JPH0440885B2 - - Google Patents
Info
- Publication number
- JPH0440885B2 JPH0440885B2 JP57130927A JP13092782A JPH0440885B2 JP H0440885 B2 JPH0440885 B2 JP H0440885B2 JP 57130927 A JP57130927 A JP 57130927A JP 13092782 A JP13092782 A JP 13092782A JP H0440885 B2 JPH0440885 B2 JP H0440885B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- power
- voltage
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は高効率パワーアンプに関し、特にパワ
ーアンプの出力レベルによつて電源電圧が変化す
る高効率アンプに関する。
ーアンプの出力レベルによつて電源電圧が変化す
る高効率アンプに関する。
この種の高効率パワーアンプの一例として従
来、第１図に示すものがある。
来、第１図に示すものがある。
図において、パワーアンプ２０はドライブ回路
２４及びプツシユプル構成をとるトランジスタ
２，３及び入力端子１、出力端子２３より成り、
出力端子２３にはスピーカ等の負荷４が接続され
ている。
２４及びプツシユプル構成をとるトランジスタ
２，３及び入力端子１、出力端子２３より成り、
出力端子２３にはスピーカ等の負荷４が接続され
ている。
パワーアンプ２０の出力２３は、制御回路１１
及び１２に入力され、可変スイツチ９，１０の制
御端子に接続され制御するようになつている。ま
た、AC入力１９は、トランス１８を介してブリ
ツジ整流器１５，１６，１７に接続され、整流器
１５のプラス側と整流器１７のマイナス側は、そ
れぞれスイツチ９，１０の入出力端子の一端に接
続される。また整流器１６のプラス側は、整流器
１５のマイナス側、及びダイオード７のアノード
に接続され、整流器１６のマイナス側は、整流器
１７のプラス側、及びダイオード８のカソードに
接続される。ダイオード７のカソードは、スイツ
チ９の入出力端子の他端とパワーアンプ２０の＋
Ｂ入力２１に接続され、ダイオード８のアノード
は、スイツチ１０の入出力端子の他端とパワーア
ンプ２０の−Ｂ入力２２に接続される。
及び１２に入力され、可変スイツチ９，１０の制
御端子に接続され制御するようになつている。ま
た、AC入力１９は、トランス１８を介してブリ
ツジ整流器１５，１６，１７に接続され、整流器
１５のプラス側と整流器１７のマイナス側は、そ
れぞれスイツチ９，１０の入出力端子の一端に接
続される。また整流器１６のプラス側は、整流器
１５のマイナス側、及びダイオード７のアノード
に接続され、整流器１６のマイナス側は、整流器
１７のプラス側、及びダイオード８のカソードに
接続される。ダイオード７のカソードは、スイツ
チ９の入出力端子の他端とパワーアンプ２０の＋
Ｂ入力２１に接続され、ダイオード８のアノード
は、スイツチ１０の入出力端子の他端とパワーア
ンプ２０の−Ｂ入力２２に接続される。
また、各整流器１５，１６，１７間には平滑用
コンデンサ５，６，１３，１４が接続されてい
る。
コンデンサ５，６，１３，１４が接続されてい
る。
かかる構成において、パワーアンプ２０の出力
２３に接続された制御回路１１は、パワーアンプ
出力がある一定値＋V2を越えた時に、スイツチ
９をオンにする。同じように制御回路１２はパワ
ーアンプ出力レベルが一定値−Vsを越えた時に、
スイツチ１０をオンにする。ここで、パワーアン
プ２０の出力レベルが±Vs以内にある時は、ス
イツチ９，１０は共にオフになり、パワーアンプ
２０の±Ｂ入力２１，２２には、整流器１５、及
び１７からの電圧が供給されず、整流器１６の電
圧供給のみとなる。次にパワーアンプ出力が＋
Vs以上になると、制御回路１１は、スイツチ９
をオンにする。すると整流器１５による直流電圧
は、スイツチ９を介して整流器１６の電圧の上に
加えられて、＋Ｂ入力２１に印加される。同じよ
うにパワーアンプ出力が−Vs以上になると、パ
ワーアンプ２０の−Ｂ入力２２に、整流器１６の
電圧と、スイツチ１０を介して整流器１７による
電圧の和が印加される事になる。
２３に接続された制御回路１１は、パワーアンプ
出力がある一定値＋V2を越えた時に、スイツチ
９をオンにする。同じように制御回路１２はパワ
ーアンプ出力レベルが一定値−Vsを越えた時に、
スイツチ１０をオンにする。ここで、パワーアン
プ２０の出力レベルが±Vs以内にある時は、ス
イツチ９，１０は共にオフになり、パワーアンプ
２０の±Ｂ入力２１，２２には、整流器１５、及
び１７からの電圧が供給されず、整流器１６の電
圧供給のみとなる。次にパワーアンプ出力が＋
Vs以上になると、制御回路１１は、スイツチ９
をオンにする。すると整流器１５による直流電圧
は、スイツチ９を介して整流器１６の電圧の上に
加えられて、＋Ｂ入力２１に印加される。同じよ
うにパワーアンプ出力が−Vs以上になると、パ
ワーアンプ２０の−Ｂ入力２２に、整流器１６の
電圧と、スイツチ１０を介して整流器１７による
電圧の和が印加される事になる。
ところでこの種の高効率パワーアンプは出力レ
ベルが一定値Vs以下状態、即ちパワーアンプの
±Ｂ入力には低電圧が供給されている状態で使用
する事がほとんどであるので、整流器１５と１７
は使用頻度が少なく、整流器１６にて供給される
電圧のみで動作しているのが通常である。
ベルが一定値Vs以下状態、即ちパワーアンプの
±Ｂ入力には低電圧が供給されている状態で使用
する事がほとんどであるので、整流器１５と１７
は使用頻度が少なく、整流器１６にて供給される
電圧のみで動作しているのが通常である。
ここで、ステレオパワーアンプを考えた場合、
Lch（左チヤンネル）用アンプとRch（右チヤンネ
ル）用アンプに±Ｂを供給する必要がある。そし
て、音質上の観点から、使用頻度の多い低電圧供
給用の整流器１６を、Lch，Rch夫々独立にし
て、使用頻度の少ない高電圧供給用の整流器１
７，１８をLch，Rch共通化する事を考えると、
第１図に示した従来の構成では実現不可能であ
る。
Lch（左チヤンネル）用アンプとRch（右チヤンネ
ル）用アンプに±Ｂを供給する必要がある。そし
て、音質上の観点から、使用頻度の多い低電圧供
給用の整流器１６を、Lch，Rch夫々独立にし
て、使用頻度の少ない高電圧供給用の整流器１
７，１８をLch，Rch共通化する事を考えると、
第１図に示した従来の構成では実現不可能であ
る。
また、高効率アンプの他の従来例として第２図
に示すものがある。この回路は整硫器１５，１６
の負側及び正側の出力を接地電位としたものであ
り、整流器１６による低電圧をＬ，Ｒ独立電源と
した場合に整流器１５，１７による高電圧をＬ，
Ｒ共通に供給することができる。しかし、低電圧
と高電圧とが並列になつているため、±Ｂ電源２
１，２２に高電圧が供給されている時に、整流器
１６の平滑用コンデンサ１３，１４には第５図に
示す電流が流れる事になる。この電流は、Ｅ級増
幅を行う場合に特有なものであり、高周波成分を
多く含んでいる。従つて、この電流がコンデンサ
１３，１４に流れると、コンデンサより、高調波
ノイズを発生し、他回路に悪影響を及ぼす事にな
る。
に示すものがある。この回路は整硫器１５，１６
の負側及び正側の出力を接地電位としたものであ
り、整流器１６による低電圧をＬ，Ｒ独立電源と
した場合に整流器１５，１７による高電圧をＬ，
Ｒ共通に供給することができる。しかし、低電圧
と高電圧とが並列になつているため、±Ｂ電源２
１，２２に高電圧が供給されている時に、整流器
１６の平滑用コンデンサ１３，１４には第５図に
示す電流が流れる事になる。この電流は、Ｅ級増
幅を行う場合に特有なものであり、高周波成分を
多く含んでいる。従つて、この電流がコンデンサ
１３，１４に流れると、コンデンサより、高調波
ノイズを発生し、他回路に悪影響を及ぼす事にな
る。
一端よりパワートランジスタに電源を供給する
第１の電源供給手段と、 前記パワートランジスタの出力と基準電位間に
接続された負荷と、 前記パワートランジスタの出力電圧を検出しそ
のレベルが所定値以上となつたとき出力を発生す
る出力レベル検出手段と、 一端が前記第１の電源供給手段の他端に接続さ
れ前記出力レベル検出手段の出力によりオンする
スイツチ手段と、 前記第１の電源供給手段の他端及び前記スイツ
チ手段の一端と基準電位間に接続された一方向性
素子と、 一端が前記スイツチ手段の他端に接続され他端
が基準電位に接続された第２の電源供給手段とを
備え、 前記パワートランジスタの出力に応じて前記ス
イツチ手段を通して前記第１の電源供給手段へ前
記第２の電源供給手段を重畳するようにしたこと
を特徴とするものである。
第１の電源供給手段と、 前記パワートランジスタの出力と基準電位間に
接続された負荷と、 前記パワートランジスタの出力電圧を検出しそ
のレベルが所定値以上となつたとき出力を発生す
る出力レベル検出手段と、 一端が前記第１の電源供給手段の他端に接続さ
れ前記出力レベル検出手段の出力によりオンする
スイツチ手段と、 前記第１の電源供給手段の他端及び前記スイツ
チ手段の一端と基準電位間に接続された一方向性
素子と、 一端が前記スイツチ手段の他端に接続され他端
が基準電位に接続された第２の電源供給手段とを
備え、 前記パワートランジスタの出力に応じて前記ス
イツチ手段を通して前記第１の電源供給手段へ前
記第２の電源供給手段を重畳するようにしたこと
を特徴とするものである。
以下、本発明について説明する。第３図はその
実施例を示す回路であり、第１図及び第２図と同
一部分は同一符号で示す。
実施例を示す回路であり、第１図及び第２図と同
一部分は同一符号で示す。
パワーアンプ２０の出力２３は、負荷４と制御
回路１１及び１２に接続される。制御回路１１は
スイツチ９の制御端子に、そして制御回路１２
は、スイツチ１０の制御端子に夫々接続される。
AC入力１９は、電源トランス１８を介して、整
流回路１５，１６及び１７に接続される。整流回
路１５のプラス側は、平滑用コンデンサ５の一端
及び、パワーアンプ２０の＋Ｂ入力２１に接続さ
れる。同じように、整流回路１７のマイナス側
は、平滑用コンデンサ６の一端、及びパワーアン
プ２０の−Ｂ入力２２に接続される。
回路１１及び１２に接続される。制御回路１１は
スイツチ９の制御端子に、そして制御回路１２
は、スイツチ１０の制御端子に夫々接続される。
AC入力１９は、電源トランス１８を介して、整
流回路１５，１６及び１７に接続される。整流回
路１５のプラス側は、平滑用コンデンサ５の一端
及び、パワーアンプ２０の＋Ｂ入力２１に接続さ
れる。同じように、整流回路１７のマイナス側
は、平滑用コンデンサ６の一端、及びパワーアン
プ２０の−Ｂ入力２２に接続される。
整流回路１６のプラス側は、平滑用コンデンサ
１３の一端と、スイツチ９の入出力端子の一端に
接続され、マイナス側は、平滑用コンデンサ１４
の一端とスイツチ１０の入出力端子の一端に接続
される。平滑用コンデンサ、１３及び１４の他端
は、夫々アースに接続される。
１３の一端と、スイツチ９の入出力端子の一端に
接続され、マイナス側は、平滑用コンデンサ１４
の一端とスイツチ１０の入出力端子の一端に接続
される。平滑用コンデンサ、１３及び１４の他端
は、夫々アースに接続される。
整流回路１５のマイナス側は、平滑用コンデン
サ５の他端とダイオード７のカソード、及びスイ
ツチ９の入出力端子の他端に接続され、同じよう
に、整流回路１７のプラス側は、平滑用コンデン
サ６の他端と、ダイオード８のアノード及びスイ
ツチ１０の入出力端子の他端に夫々接続される。
また、ダイオード７，８のアノード及びカソード
は共に接地される。
サ５の他端とダイオード７のカソード、及びスイ
ツチ９の入出力端子の他端に接続され、同じよう
に、整流回路１７のプラス側は、平滑用コンデン
サ６の他端と、ダイオード８のアノード及びスイ
ツチ１０の入出力端子の他端に夫々接続される。
また、ダイオード７，８のアノード及びカソード
は共に接地される。
次に、この発明の動作について説明する。
パワーアンプ出力２３に接続された、制御回路
１１は、パワーアンプの出力レベルがある一定値
＋Vsを越えた時に、スイツチ９をオンにする。
同じように制御回路１２は、パワーアンプの出力
レベルが−Vsを越えた時に、スイツチ１０をオ
ンにする。
１１は、パワーアンプの出力レベルがある一定値
＋Vsを越えた時に、スイツチ９をオンにする。
同じように制御回路１２は、パワーアンプの出力
レベルが−Vsを越えた時に、スイツチ１０をオ
ンにする。
ここで、パワーアンプ２０の出力レベルが±
Vs以内の時は、スイツチ９，１０は両方ともオ
フになり、ダイオード７，８は夫々オンしてパワ
ーアンプの＋Ｂ入力２１に印加される電圧は、整
流回路２５だけの電圧値となる。同じように−Ｂ
入力２２に印加される電圧は、整流回路２７のみ
の電圧値となる。
Vs以内の時は、スイツチ９，１０は両方ともオ
フになり、ダイオード７，８は夫々オンしてパワ
ーアンプの＋Ｂ入力２１に印加される電圧は、整
流回路２５だけの電圧値となる。同じように−Ｂ
入力２２に印加される電圧は、整流回路２７のみ
の電圧値となる。
次にパワーアンプの出力レベルが＋Vs以上に
なると、制御回路１１によりスイツチ９をオンに
する。すると、整流回路２６による電圧が、スイ
ツチ９を通して、整流回路２５のマイナス側に加
わり、ダイオード７がオフとなる。従つて、パワ
ーアンプの＋Ｂ入力２１の電圧は、スイツチ９に
より整流回路２６の電圧と整流回路２５の電圧と
の和となる。
なると、制御回路１１によりスイツチ９をオンに
する。すると、整流回路２６による電圧が、スイ
ツチ９を通して、整流回路２５のマイナス側に加
わり、ダイオード７がオフとなる。従つて、パワ
ーアンプの＋Ｂ入力２１の電圧は、スイツチ９に
より整流回路２６の電圧と整流回路２５の電圧と
の和となる。
同じように、パワーアンプの出力レベルが一
Vs以上になると、ダイオード８がオフとなりパ
ワーアンプ−Ｂ入力２２に、整流回路２７と整流
回路２６による電圧和が印加される事になる。
Vs以上になると、ダイオード８がオフとなりパ
ワーアンプ−Ｂ入力２２に、整流回路２７と整流
回路２６による電圧和が印加される事になる。
以上のようにパワーアンプ２０の出力レベルの
大小に応じてスイツチ９，１０をオン、オフさせ
る事により第６図に示すとおりパワーアンプのト
ランジスタ２，３のコレクタ電圧±Ｂを低出力時
には低電圧VLに高出力時には、高電圧VHを供給
することになる。
大小に応じてスイツチ９，１０をオン、オフさせ
る事により第６図に示すとおりパワーアンプのト
ランジスタ２，３のコレクタ電圧±Ｂを低出力時
には低電圧VLに高出力時には、高電圧VHを供給
することになる。
尚、上記の実施例では電源電圧を得る手段とし
てAC入力１９、トランス１８及び整流器２５，
２６，２７により構成したが、直流定電圧電源で
あつてもよい。
てAC入力１９、トランス１８及び整流器２５，
２６，２７により構成したが、直流定電圧電源で
あつてもよい。
また、制御回路１１，１２及びスイツチ９，１
０の具体例を第４図に示す。まずパワーアンプ２
０の出力２３の出力電圧がOVの場合、スイツチ
９，１０を構成するダーリントン接続トランジス
タ９１，９２及び１０１，１０２は全てオフとな
つている。その為、パワーアンプのトランジスタ
２，３のコレクタ端２１，２２には電源２５，２
６より夫々電圧が印加される。ここでパワーアン
プ２０の出力電圧が徐々に上昇し、ダイオード１
１１とツエナーダイオード１１２の直列接続によ
り構成される制御回路のダイオード１１１の順方
向電圧とツエナーダイオード１１２のツエナー電
圧の和より出力電圧が高くなると、ツエナーダイ
オード１１２はオンし、第４図Ａ点の電圧が上昇
する。このオンしたときのＡ点電圧がトランジス
タ９１，９２夫々のYBEの和からダイオード７の
順方向電圧を差し引いた電位より大きいように設
定するとトランジスタ９１，９２は共にオンす
る。するとダイオード７はオフし、新たに電源２
６１がトランジスタ９１，９２、電源２５を経過
して＋Ｂ入力２１に供給される。このときトラン
ジスタ９１，９２が充分にオンしていれば第４図
Ｂ点の電圧はほぼ電源２６１の電圧となり、＋Ｂ
入力２１に印加される電圧はＢ点電圧、即ち電源
２６１に電源２５を加えた値となる。従つて＋Ｂ
入力２１の電圧は第６図に示すようにパワーアン
プ２０の出力電圧が制御回路１１，１２及びスイ
ツチ９，１０を動作させない通常の値のときには
電源２５及び２７により±Ｂは低電圧±VLが印
加され、出力電圧が所定値以上となつたときスイ
ツチ９，１０をオンして電源２６１，２６１が重
畳され±Ｂは高電圧±VHが印加される。
０の具体例を第４図に示す。まずパワーアンプ２
０の出力２３の出力電圧がOVの場合、スイツチ
９，１０を構成するダーリントン接続トランジス
タ９１，９２及び１０１，１０２は全てオフとな
つている。その為、パワーアンプのトランジスタ
２，３のコレクタ端２１，２２には電源２５，２
６より夫々電圧が印加される。ここでパワーアン
プ２０の出力電圧が徐々に上昇し、ダイオード１
１１とツエナーダイオード１１２の直列接続によ
り構成される制御回路のダイオード１１１の順方
向電圧とツエナーダイオード１１２のツエナー電
圧の和より出力電圧が高くなると、ツエナーダイ
オード１１２はオンし、第４図Ａ点の電圧が上昇
する。このオンしたときのＡ点電圧がトランジス
タ９１，９２夫々のYBEの和からダイオード７の
順方向電圧を差し引いた電位より大きいように設
定するとトランジスタ９１，９２は共にオンす
る。するとダイオード７はオフし、新たに電源２
６１がトランジスタ９１，９２、電源２５を経過
して＋Ｂ入力２１に供給される。このときトラン
ジスタ９１，９２が充分にオンしていれば第４図
Ｂ点の電圧はほぼ電源２６１の電圧となり、＋Ｂ
入力２１に印加される電圧はＢ点電圧、即ち電源
２６１に電源２５を加えた値となる。従つて＋Ｂ
入力２１の電圧は第６図に示すようにパワーアン
プ２０の出力電圧が制御回路１１，１２及びスイ
ツチ９，１０を動作させない通常の値のときには
電源２５及び２７により±Ｂは低電圧±VLが印
加され、出力電圧が所定値以上となつたときスイ
ツチ９，１０をオンして電源２６１，２６１が重
畳され±Ｂは高電圧±VHが印加される。
また、パワーアンプ出力電圧が負の方向に動い
た時は、第４の下半分の回路で上記と全く同じよ
うに動作する。ここで、ダイオード１１１は、パ
ワーアンプ出力が負の方向に動いた時のトランジ
スタ９１，９２の破壊を防止する為に設けられて
おり、ダイオード１２１は出力が正の場合にトラ
ンジスタ１０１，１０２を保護する為に設けられ
る。
た時は、第４の下半分の回路で上記と全く同じよ
うに動作する。ここで、ダイオード１１１は、パ
ワーアンプ出力が負の方向に動いた時のトランジ
スタ９１，９２の破壊を防止する為に設けられて
おり、ダイオード１２１は出力が正の場合にトラ
ンジスタ１０１，１０２を保護する為に設けられ
る。
尚、電源２６１，２６２は第２図における整流
器２６によつて得られる電圧を示す。
器２６によつて得られる電圧を示す。
以上のように、この発明によれば、通常状態で
はパワートランジスタのコレクタ損失は低い値に
維持されると共に、大信号出力に対してはスイツ
チ手段を通して第２の電源供給手段により重畳さ
れた分だけ電源が上昇するので、大信号出力が可
能となる。
はパワートランジスタのコレクタ損失は低い値に
維持されると共に、大信号出力に対してはスイツ
チ手段を通して第２の電源供給手段により重畳さ
れた分だけ電源が上昇するので、大信号出力が可
能となる。
また本願発明を例えばステレオパワーアンプに
適用したとき、通常状態にて使用する第１の電源
供給手段を左、右独立として設けると共に、大信
号出力時に使用する第２の電源供給手段を左右共
用して用いることができる。
適用したとき、通常状態にて使用する第１の電源
供給手段を左、右独立として設けると共に、大信
号出力時に使用する第２の電源供給手段を左右共
用して用いることができる。
更にＥ級特有の電流が第２の電源供給手段に流
れないので、例えば前記第２の電源供給手段に平
滑用コンデンサを含むときには、このコンデンサ
からのＥ級特有の電流が流れないので、高調波ノ
イズの発生をなくすことができる。
れないので、例えば前記第２の電源供給手段に平
滑用コンデンサを含むときには、このコンデンサ
からのＥ級特有の電流が流れないので、高調波ノ
イズの発生をなくすことができる。
第１図及び第２図は従来の高効率パワーアンプ
を示す図、第３図は本発明の実施例を示す図、第
４図は第３図の具体的実施例を示す図、第５図は
第２図の信号電流特性を示す図、第６図は第３図
及び第４図のパワーアンプ出力特性を示す図であ
る。 １……入力端子、２，３……パワートランジス
タ、４……負荷、５，６，１３，１４……平滑用
コンデンサ、７，８，１１１，１２１……ダイオ
ード、９，１０……スイツチ、１１，１２……制
御回路、１５，１６，１７，２５，２６，２６
１，２６２，２７……整流器、１８………トラン
ス、１９……AC入力、２０……パワーアンプ、
２１，２２……±Ｂ電源、２３……出力端子、１
１２，１２２……ツエナーダイオード、９１，９
２，１０１，１０２……トランジスタ。
を示す図、第３図は本発明の実施例を示す図、第
４図は第３図の具体的実施例を示す図、第５図は
第２図の信号電流特性を示す図、第６図は第３図
及び第４図のパワーアンプ出力特性を示す図であ
る。 １……入力端子、２，３……パワートランジス
タ、４……負荷、５，６，１３，１４……平滑用
コンデンサ、７，８，１１１，１２１……ダイオ
ード、９，１０……スイツチ、１１，１２……制
御回路、１５，１６，１７，２５，２６，２６
１，２６２，２７……整流器、１８………トラン
ス、１９……AC入力、２０……パワーアンプ、
２１，２２……±Ｂ電源、２３……出力端子、１
１２，１２２……ツエナーダイオード、９１，９
２，１０１，１０２……トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ ステレオパワーアンプの左チヤンネルと右チ
ヤンネルの各パワーアンプをそれぞれパワートラ
ンジスタにより構成し、出力レベルによつて電源
電圧が変化するようにした高効率パワーアンプに
おいて、前記左右チヤンネルのパワーアンプは、
それぞれ 一端より各パワートランジスタの電源供給端子
に電源電圧を供給する第１の電源供給手段と、 前記各パワートランジスタの出力端子と基準電
位間に接続された負荷と、 前記各パワートランジスタの出力電圧を検出し
そのレベルに応じた出力を発生する出力レベル検
出手段と、 一端が前記第１の電源供給手段の他端に接続さ
れ、前記出力レベル検出手段の出力が所定レベル
を越えるまでは高インピーダンスとなり、所定レ
ベルを越えると前記出力レベル検出手段の出力に
応じてインピーダンスが低くなるようにインピー
ダンスが変化するスイツチ手段と、 前記第１の電源供給手段の他端及び前記スイツ
チ手段の一端と前記基準電位間に接続された一方
向性素子とを備えるとともに、 一端が前記各スイツチ手段のそれぞれの他端に
接続され、他端が前記基準電位に接続された前記
左右チヤンネルのパワーアンプに対して共通に設
けた第２の電源供給手段とを備え、 前記各パワートランジスタの出力レベルに応じ
て対応する前記出力レベル検出手段よりの出力が
前記所定レベルを越えない状態では、対応する前
記第１の電源供給手段より前記パワートランジス
タの電源供給端子に電源電圧を供給し、 前記出力レベル検出手段よりの出力が前記所定
レベルを越えた状態では、前記第２の電源供給手
段よりの電源電圧が前記スイツチ手段を通して前
記第１の電源供給手段の電源電圧に重畳され、前
記パワートランジスタの出力レベルに応じた電源
電圧を前記パワートランジスタの電源供給端子に
供給するようにしたことを特徴とする高効率パワ
ーアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13092782A JPS5921106A (ja) | 1982-07-27 | 1982-07-27 | 高効率パワ−アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13092782A JPS5921106A (ja) | 1982-07-27 | 1982-07-27 | 高効率パワ−アンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5921106A JPS5921106A (ja) | 1984-02-03 |
| JPH0440885B2 true JPH0440885B2 (ja) | 1992-07-06 |
Family
ID=15045975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13092782A Granted JPS5921106A (ja) | 1982-07-27 | 1982-07-27 | 高効率パワ−アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921106A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3891380T1 (de) * | 1988-08-22 | 1990-09-20 | Crown Int | Umschaltbares gleichstromnetzgeraet mit gesteigertem wirkungsgrad zur verwendung in hochleistungsverstaerkern |
| JP2541515Y2 (ja) * | 1992-02-24 | 1997-07-16 | クラウン、インターナショナル、インコーポレーテッド | 増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042645B2 (ja) * | 1976-12-08 | 1985-09-24 | 株式会社ケンウッド | 増幅回路 |
| JPS57204609A (en) * | 1981-06-10 | 1982-12-15 | Nippon Gakki Seizo Kk | Amplifier |
-
1982
- 1982-07-27 JP JP13092782A patent/JPS5921106A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5921106A (ja) | 1984-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112954544B (zh) | 驱动电路 | |
| US4409559A (en) | Supply voltage controlled stereophonic amplifier system | |
| KR0142149B1 (ko) | 출력단에서의 직류 레벨이 자동 조정되는 차동 증폭 회로 및 btl 드라이버 회로를 반파로 드라이브 하는 전력 증폭 장치 | |
| JPH0549179A (ja) | 電源切替え回路 | |
| CN112953218B (zh) | 用于具有回收能量能力的驱动电路的方法 | |
| US4445095A (en) | Audio amplifier | |
| US4636709A (en) | Regulated DC power supply | |
| US4401954A (en) | Power amplifier | |
| US6664660B2 (en) | Parallel power supply system with over-voltage protection circuit | |
| US4668921A (en) | Power supply circuit | |
| JPH0440885B2 (ja) | ||
| JP3499235B1 (ja) | スイッチング回路及びディジタル電力増幅器 | |
| US7362082B2 (en) | Switch mode power supply with output voltage equalizer | |
| US4549255A (en) | DC-To-DC conversion circuit with shared regulation of outputs | |
| JP4049332B1 (ja) | 充電制御装置 | |
| US4347481A (en) | Pulse width modulated signal amplifier | |
| JPS58103208A (ja) | 電力増幅器 | |
| TWI911620B (zh) | 多輸入電源系統 | |
| JP3359248B2 (ja) | 電力増幅器の出力電力制限回路 | |
| EP0925642B1 (en) | Device for amplifying signals | |
| JPH11355052A (ja) | 電力増幅装置 | |
| JPS6042645B2 (ja) | 増幅回路 | |
| JPH0619217Y2 (ja) | 可変インピ−ダンス回路 | |
| SU1064273A1 (ru) | Импульсный преобразователь напр жени | |
| JPS59140706A (ja) | 増幅回路 |