JPH04342229A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に、有機系材料から成るブラックマトリクスを有する
液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比　１．０）されているので、時分割
駆動方式を採用している、いわゆる単純マトリクス方式
と比べてアクティブ方式はコントラストが良く、特にカ
ラー液晶表示装置では欠かせない技術となりつつある。 スイッチング素子として代表的なものとしては薄膜トラ
ンジスタ（ＴＦＴ）がある。

【０００３】液晶表示部（液晶表示パネル）は、液晶層
を基準として下部透明ガラス基板上に薄膜トランジスタ
、透明画素電極、薄膜トランジスタの保護膜、液晶分子
の向きを設定するための下部配向膜が順次設けられた下
部基板と、上部透明ガラス基板上にブラックマトリクス
、カラーフィルタ、カラーフィルタの保護膜、共通透明
画素電極、上部配向膜が順次設けられた上部基板とを互
いの配向膜が向き合うように重ね合わせ、基板の縁周囲
に配置したシール材によって両基板を接着すると共に両
基板の間に液晶を封止する。なお、下部基板側にはバッ
クライトが配置される。

【０００４】薄膜トランジスタのチャネル形成領域とな
る半導体層に外部光（自然光または室内の螢光灯等の一
般的な照明）やバックライト光が当たると、光照射によ
る導電現象すなわち薄膜トランジスタのオフ特性の劣化
が起こる。この半導体層に光が侵入するのを防止するた
めに遮光膜を設ける。従来は、下部透明ガラス基板側か
らの光を遮光するために、下部透明ガラス基板上にＣｒ
等からなるゲート電極を大きめに設けて遮光膜としての
機能も兼ねさせ、かつ上部透明ガラス基板側からの光を
遮光するために、上部透明ガラス基板上のカラーフィル
タとカラーフィルタとの間にＣｒ等からなるブラックマ
トリクスを設けていた。これらの膜により外部光やバッ
クライト光が半導体層に当たるのを防止できる。また、
ブラックマトリクスにより画素の輪郭が明確になるので
、液晶表示のコントラストを向上させることができる。 なお、ブラックマトリクスは、シール材を設けたシール
部にも設けられ、シール部において下部透明ガラス基板
側から照射されるバックライトの光が表示画面側に漏れ
るのを防止し、表示品質の低下を抑制している。

【０００５】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば「冗長
構成を採用した１２．５型アクティブ・マトリクス方式
カラー液晶ディスプレイ」、日経エレクトロニクス、頁
１９３〜２１０、１９８６年１２月１５日、日経マグロ
ウヒル社発行、で知られている。

【０００６】

【発明が解決しようとする課題】しかし、上記のような
従来の液晶表示装置においては、表示画面側（観察側）
となる上部透明ガラス基板の内面には、Ｃｒ等の反射性
の金属材料からなり、表示画面の広い面積を占めるブラ
ックマトリクスが形成されているので、表示画面側の外
部光が表示画面で外側に反射し、画面が見にくく（鏡の
ようになる）、コントラストが低下し、表示品質が低下
する問題がある。

【０００７】また、下部透明ガラス基板側から照射され
るバックライトの光が上部透明ガラス基板の内面に形成
されたブラックマトリクスで内側に反射し、薄膜トラン
ジスタのチャネル形成領域となる半導体層に光が当り、
光照射による導電現象が生じ、薄膜トランジスタのオフ
特性が劣化する問題がある。

【０００８】このような問題を解決するために、ブラッ
クマトリクスを金属ではなく、黒色の染料や顔料を添加
したアクリル樹脂やエポキシ樹脂等の有機系材料で作製
することが提案されている。しかし、上述のようにバッ
クライトの光漏れ防止を目的としてシール部にも有機系
材料から成るブラックマトリクスを設ける場合、ブラッ
クマトリクス自体がもろく、また他の材料との密着力が
弱いので、このブラックマトリクスの箇所で透明ガラス
基板が剥がれてしまう問題がある。

【０００９】本発明は上記の課題を解決するためになさ
れたもので、その目的は、表示品質の低下や光照射によ
る導電現象を抑制することができる液晶表示装置を提供
することにある。

【００１０】本発明の他の目的は、基板の剥がれを抑制
することができる液晶表示装置を提供することにある。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、２枚の透明基板をそれぞれ透明画素電極
を設けた面が対向するように所定の間隙を隔てて重ね合
せ、前記両基板の縁周囲に設けたシール部により前記両
基板を接着すると共に前記両基板の間に前記液晶を封止
した液晶表示装置において、前記いずれか一方の透明基
板に有機系材料から成るブラックマトリクスを設け、か
つ前記シール部において前記ブラックマトリクスを部分
的に設けたことを特徴とする。

【００１２】

【作用】本発明の液晶表示装置では、ブラックマトリク
スを有機系材料で形成したので、ブラックマトリクスに
起因して外部光が表示画面で外側に反射して表示品質が
低下するという問題を解決することができる。また、ブ
ラックマトリクスを有機系材料で形成したので、一方の
透明基板側から照射されるバックライトの光が他方の透
明基板の内側に形成されたブラックマトリクスで内側に
反射し、薄膜トランジスタのチャネル形成領域となる半
導体層に光が当り、光照射による導電現象が生じ、薄膜
トランジスタのオフ特性が劣化するという問題を抑制す
ることができる。さらに、基板の剥がれの原因となる有
機系材料から成るブラックマトリクスをシール部におい
て部分的に設けたので、基板の剥がれを抑制することが
できる。

【００１３】

【実施例】以下、本発明を適用すべきアクティブ・マト
リクス方式のカラー液晶表示装置を説明する。

【００１４】なお、液晶表示装置を説明するための全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。

【００１５】以下、本発明の構成について、アクティブ
・マトリクス方式のカラー液晶表示装置に本発明を適用
した実施例とともに説明する。

【００１６】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１７】図１は、本発明の一実施例のアクティブ・
マトリクス方式のカラー液晶表示装置の液晶表示部の断
面図（後述の図２の１−１切断線における断面とシール
部付近の断面を示す図）である。

【００１８】図２は、液晶表示装置の一画素の周辺を示
す平面図であり、図３は、図２の３−３切断線における
断面図である。また、図４（要部平面図）には、図２に
示す画素を複数配置したときの平面図を示す。

【００１９】（表示部断面全体構造）図１に示すように
、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１側には
薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１が
形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフ
ィルタＦＩＬ、遮光用ブラックマトリクスパターンを形
成する遮光膜ＢＭが形成されている。下部透明ガラス基
板ＳＵＢ１は例えば　１．１［ｍｍ］程度の厚さで構成
されている。また、透明ガラス基板ＳＵＢ１、ＳＵＢ２
の両面にはディップ処理等によって形成された酸化シリ
コン膜ＳＩＯが設けられている。このため、透明ガラス
基板ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があったとして
も、鋭い傷を酸化シリコン膜ＳＩＯで覆うことができる
ので、走査信号線ＧＬ、カラーフィルタＦＩＬが損傷す
るのを有効に防止することができる。

【００２０】図１の中央部は一画素部分の断面を示して
いるが、左側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の左
側縁部分で外部引出配線の存在する部分の断面を示して
おり、右側は透明ガラス基板ＳＵＢ１、ＳＵＢ２の右側
縁部分で外部引出配線の存在しない部分の断面を示して
いる。

【００２１】図１の左側、右側のそれぞれに示すシール
材ＳＬは透明ガラス基板ＳＵＢ１とＳＵＢ２とを接着す
ると共に液晶ＬＣを封止するように構成されており、液
晶封入口（図示していない）を除く透明ガラス基板ＳＵ
Ｂ１、ＳＵＢ２の縁周囲全体に沿って形成されている。 シール材ＳＬは例えばエポキシ樹脂で形成されている。

【００２２】上部透明ガラス基板ＳＵＢ２側の共通透明
画素電極ＩＴＯ２は、少なくとも一個所において、銀ペ
ースト材ＳＩＬによって下部透明ガラス基板ＳＵＢ１側
に形成された外部引出配線に接続されている。この外部
引出配線はゲート電極ＧＴ、ソース電極ＳＤ１、ドレイ
ン電極ＳＤ２のそれぞれと同一製造工程で形成される。

【００２３】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、保護膜ＰＳＶ１
、ＰＳＶ２、絶縁膜ＧＩのそれぞれの層は、シール材Ｓ
Ｌの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそ
れぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基
板ＳＵＢ２の外側の表面に形成されている。

【００２４】液晶ＬＣは液晶分子の向きを設定する下部
配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間に封入され
、シール部ＳＬによってシールされている。

【００２５】下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。

【００２６】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００２７】この液晶表示装置は下部透明ガラス基板Ｓ
ＵＢ１側、上部透明ガラス基板ＳＵＢ２側のそれぞれの
層を別々に形成し、その後上下透明ガラス基板ＳＵＢ１
、ＳＵＢ２を重ね合わせ、両者間に液晶ＬＣを封入する
ことによって組み立てられる。

【００２８】（遮光膜ＢＭ）上部透明ガラス基板ＳＵＢ
２側には、外部光（図１では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図７
のハッチングに示すようなパターンとされている。なお
、図７は図２におけるＩＴＯ膜から成る第３導電膜ｄ３
、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描いた
平面図である。遮光膜ＢＭは、例えば黒色の染料、顔料
あるいはカーボンを添加したアクリル樹脂やエポキシ樹
脂等の有機系材料で形成されている。遮光膜ＢＭは、図
２、図７および図１から明らかなように、反射性不透明
材から成るゲート電極ＧＴとオーバーラップし、かつ面
積も大である。

【００２９】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
その部分は外部の外部光やバックライト光が当たらなく
なる。遮光膜ＢＭは図７のハッチング部分で示すように
、画素の周囲に形成され、つまり遮光膜ＢＭは格子状に
形成され（ブラックマトリクス）、この格子で１画素の
有効表示領域が仕切られている。従って、各画素の輪郭
が遮光膜ＢＭによってはっきりとし、コントラストが向
上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対す
る遮光とブラックマトリクスとの２つの機能をもつ。

【００３０】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図２右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないので
、表示特性が劣化することはない。

【００３１】図１に示すように、上部透明ガラス基板Ｓ
ＵＢ２上に有機系材料からなるブラックマトリクスＢＭ
が選択的に形成され、このブラックマトリクスＢＭの間
にカラーフィルタＦＩＬ（Ｒ）、（Ｇ）、（Ｂ）（（Ｂ
）は図示省略）が形成され、保護膜ＰＳＶ２、共通透明
画素電極ＩＴＯ２、上部配向膜ＯＲＩ２がそれぞれ表面
の凹凸に沿って形成されている。ブラックマトリクスＢ
Ｍの厚さはカラーフィルタＦＩＬよりも厚く形成されて
いる。

【００３２】このようにブラックマトリクスＢＭを有機
系材料で形成したので、ブラックマトリクスに起因して
外部光が表示画面で外側に反射して、画面が見にくい（
鏡のようになる）という問題を解決することができる。 また、下部透明ガラス基板ＳＵＢ１側から照射されるバ
ックライトＢＬの光がブラックマトリクスで内側に反射
し、薄膜トランジスタＴＦＴのチャネル形成領域となる
半導体層ＡＳに光が当り、光照射による導電現象が生じ
、薄膜トランジスタのオフ特性が劣化するという問題を
抑制することができる。また、有機系材料は従来用いた
金属等より光透過率が高いが、カラーフィルタＦＩＬよ
りも例えば１μｍ程厚く（例えばＦＩＬを１．５μｍ、
ＢＭを２．５μｍ程度に）形成するので遮光効果は十分
であり、ブラックマトリクスとしての機能を十分果たす
。さらに、カラーフィルタＦＩＬよりも厚いブラックマ
トリクスＢＭにより、光の選択性が向上し、明瞭な表示
が得られ、隣接画素の駆動による影響を低減することが
できる。

【００３３】また、カラーフィルタＦＩＬのみが形成さ
れた画素部よりも、ブラックマトリクスＢＭ部の方が高
さが高く、下部透明ガラス基板ＳＵＢ１と組み合わせた
ときの両部のセルギャップが異なる。従って、画素部に
おいて正規のセルギャップを設定することにより、カラ
ーフィルタＦＩＬより厚さが１μｍも厚いブラックマト
リクスＢＭ部では設計どおりの液晶動作が行なわれない
。従って、このようにすれば、セル内で散乱光が生じた
としても、ブラックマトリクスＢＭ部の未動作の液晶Ｌ
Ｃがこの散乱光に対する壁として働き、光照射による導
電現象を抑制することができる。

【００３４】なお、シール部ＳＬにおいて下部透明ガラ
ス基板ＳＵＢ１側から照射されるバックライトＢＬの光
が漏れると、表示品質が低下するので、このシール部Ｓ
ＬにもバックライトＢＬの光を遮光するためにブラック
マトリクスＢＭを設けている。しかし、ブラックマトリ
クスＢＭを染料、顔料、カーボンなどが添加された有機
系材料を用いて作製すると、このブラックマトリクスＢ
Ｍ自体がもろく、また他の材料との密着力が弱いので、
この部分で基板ＳＵＢ１またはＳＵＢ２が剥離すること
があった。しかし、本実施例では、有機系材料から成る
ブラックマトリクスＢＭをシール部ＳＬにおいて部分的
に設けた（ブラックマトリクスＢＭの有る部分と無い部
分を設けた）ので、有る部分でバックライトＢＬの遮光
効果があり、無い部分で接着強度を維持できる。従って
、透明ガラス基板ＳＵＢ１とＳＵＢ２とが剥がれる問題
を抑制することができる。なお、ブラックマトリクスＢ
Ｍの無い部分の光漏れを対策するために、ブラックマト
リクスＢＭの無い部分に対応する上部透明ガラス基板Ｓ
ＵＢ２の上部偏光板ＰＯＬ２の上等に遮光膜を設ける。 しかし、必ずしも設けなくてもよい。

【００３５】本実施例の製造工程について説明する。ま
ず、酸化シリコン膜ＳＩＯが形成された上部透明ガラス
基板ＳＵＢ２上にブラックマトリクスＢＭを選択的に形
成する。すなわち、まず、上部透明ガラス基板ＳＵＢ２
の表面に例えばアクリル樹脂等の有機系材料からなる染
色基材を形成し、フォトリソグラフィ技術を用いて所定
のパターンに形成した後、染色する。ブラックマトリク
スＢＭの色は遮光の点から黒が望ましい。なお、顔料、
カーボン等を予め添加した基材を基板上に形成してもよ
い。本発明では、ブラックマトリクスＢＭの材料として
従来の金属等より光透過率の高い有機系材料を用いるの
で、遮光効果を十分にする（可視光領域でＡｂｓ２．５
〜３．０以上）ために、カラーフィルタの膜厚より約１
μｍ厚く形成する。

【００３６】次に、ブラックマトリクスＢＭの間にカラ
ーフィルタＦＩＬ（Ｒ）、（Ｇ）、（Ｂ）を形成する。 すなわち、まず、上部透明ガラス基板ＳＵＢ２の表面に
アクリル樹脂等の染色基材を形成し、フォトリソグラフ
ィ技術を用いて赤色フィルタ形成領域以外の染色基材を
除去する。この後、染色基材を赤色染料で染め、固着処
理を施し、赤色フィルタ（Ｒ）を形成する。次に、同様
な工程を施すことによって、緑色フィルタ（Ｇ）、青色
フィルタ（Ｇ）を順次形成する。もちろん、カラーフィ
ルタも予め基材に顔料を添加して形成してもよい。

【００３７】次に、ブラックマトリクスＢＭとカラーフ
ィルタＦＩＬの表面の凹凸に合わせて保護膜ＰＳＶ２を
スピンコート法やロールコート法により形成し、その上
に共通透明画素電極ＩＴＯ２、上部配向膜ＯＲＩ２を順
次形成する。保護膜ＰＳＶ２は、例えば、アクリル樹脂
、エポキシ樹脂等の透明樹脂材料で形成する。保護膜Ｐ
ＳＶ２を表面の凹凸に合わせて形成する技術としては、
材料による方法と、プロセス条件による方法とがある。

【００３８】なお、上記の製造方法では、上部透明ガラ
ス基板ＳＵＢ２上に選択的に形成したブラックマトリク
スＢＭの間にカラーフィルタＦＩＬを形成し、その上に
保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２、上部配向
膜ＯＲＩ２をそれぞれ表面の凹凸に沿って形成したが、
カラーフィルタＦＩＬをそれぞれ形成した後、この上に
ブラックマトリクスＢＭを選択的に形成してもよい。こ
の場合、ブラックマトリクスＢＭの凹部にカラーフィル
タを形成する場合よりも容易に製造できる利点がある。

【００３９】また、上記の製造方法では、保護膜ＰＳＶ
２を表面の凹凸に合わせて形成したが、表面の凹凸を埋
め込むように保護膜ＰＳＶ２を平坦に形成してもよい。 従って、共通透明画素電極ＩＴＯ２、上部配向膜ＯＲＩ
２等も保護膜ＰＳＶ２上に平坦に形成される。この場合
、保護膜ＰＳＶ２でブラックマトリクスＢＭの凹部を埋
め込んだので、大画面の場合でも、セルギャップの制御
がし易い利点がある。

【００４０】なお、図１に示したように、シール材ＳＬ
とブラックマトリクスＢＭとの間に保護膜ＰＳＶ２を設
けたが、シール部ＳＬにおいて、シール材ＳＬとブラッ
クマトリクスＢＭとの間に保護膜ＰＳＶ２を設けなくて
もよい。

【００４１】（カラーフィルタＦＩＬ）カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され（
図８）、染め分けられている（図８は図４の第３導電膜
層ｄ３、遮光膜ＢＭおよびカラーフィルタＦＩＬのみを
描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩＬ
はそれぞれ、４５°、　１３５°、クロスのハッチを施
してある）。カラーフィルタＦＩＬは図７に示すように
透明画素電極ＩＴＯ１の全てを覆うように大き目に形成
され、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画
素電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極
ＩＴＯ１の周縁部より内側に形成されている。

【００４２】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この後
、染色基材を赤色染料で染め、固着処理を施し、赤色フ
ィルタＲを形成する。つぎに、同様な工程を施すことに
よって、緑色フィルタＧ、青色フィルタＢを順次形成す
る。

【００４３】（保護膜ＰＳＶ２）保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２は例えばアクリル樹脂、エポキシ樹脂等の透
明樹脂材料で形成されている。

【００４４】（画素配置）図２に示すように、各画素は
隣接する２本の走査信号線（ゲート信号線または水平信
号線）ＧＬと、隣接する２本の映像信号線（ドレイン信
号線または垂直信号線）ＤＬとの交差領域内（４本の信
号線で囲まれた領域内）に配置されている。各画素は薄
膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保
持容量素子Ｃａｄｄ　を含む。走査信号線ＧＬは列方向
に延在し、行方向に複数本配置されている。映像信号線
ＤＬは行方向に延在し、列方向に複数本配置されている
。

【００４５】（薄膜トランジスタＴＦＴ）薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくなり
、バイアスを零にすると、チャネル抵抗は大きくなるよ
うに動作する。

【００４６】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ（複数）に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、主にゲート
電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型非晶質シリコン（Ｓ
ｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ
１、ドレイン電極ＳＤ２で構成されている。なお、ソー
ス・ドレインは本来その間のバイアス極性によって決ま
り、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース・ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明でも、便宜上一方をソー
ス、他方をドレインと固定して表現する。

【００４７】（ゲート電極ＧＴ）ゲート電極ＧＴは図５
（図２の第１導電膜ｇ１、第２導電膜ｇ２およびｉ型半
導体層ＡＳのみを描いた平面図）に詳細に示すように、
走査信号線ＧＬから垂直方向（図２および図５において
上方向）に突出する形状で構成されている（Ｔ字形状に
分岐されている）。ゲート電極ＧＴは薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２のそれぞれの形成領域まで突出する
ように構成されている。薄膜トランジスタＴＦＴ１、Ｔ
ＦＴ２のそれぞれのゲート電極ＧＴは、一体に（共通ゲ
ート電極として）構成されており、走査信号線ＧＬに連
続して形成されている。ゲート電極ＧＴは、薄膜トラン
ジスタＴＦＴの形成領域において大きい段差を作らない
ように、単層の第１導電膜ｇ１で構成する。第１導電膜
ｇ１は例えばスパッタで形成されたクロム（Ｃｒ）膜を
用い、１０００［Å］程度の膜厚で形成する。

【００４８】このゲート電極ＧＴは図２、図１および図
５に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。 したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
灯等のバックライトＢＬを取り付けた場合、この不透明
なクロムからなるゲート電極ＧＴが影となって、ｉ型半
導体層ＡＳにはバックライト光が当たらず、光照射によ
る導電現象すなわち薄膜トランジスタＴＦＴのオフ特性
劣化は起きにくくなる。なお、ゲート電極ＧＴの本来の
大きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との
間をまたがるに最低限必要な（ゲート電極ＧＴとソース
電極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分
も含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き
長さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の
距離（チャネル長）Ｌとの比、すなわち相互コンダクタ
ンスｇｍを決定するファクタＷ／Ｌをいくつにするかに
よって決められる。

【００４９】この液晶表示装置におけるゲート電極ＧＴ
の大きさはもちろん、上述した本来の大きさよりも大き
くされる。

【００５０】なお、ゲート電極ＧＴのゲートおよび遮光
の機能面からだけで考えれば、ゲート電極ＧＴおよび走
査信号線ＧＬは単一の層で一体に形成してもよく、この
場合不透明導電材料としてシリコンを含有させたアルミ
ニウム（Ａｌ）、純アルミニウム、パラジウム（Ｐｄ）
を含有させたアルミニウム等を選ぶことができる。

【００５１】（走査信号線ＧＬ）走査信号線ＧＬは第１
導電膜ｇ１およびその上部に設けられた第２導電膜ｇ２
からなる複合膜で構成されている。この走査信号線ＧＬ
の第１導電膜ｇ１はゲート電極ＧＴの第１導電膜ｇ１と
同一製造工程で形成され、かつ一体に構成されている。 第２導電膜ｇ２は例えばスパッタで形成されたアルミニ
ウム膜を用い、１０００〜５５００［Å］程度の膜厚で
形成する。第２導電膜ｇ２は走査信号線ＧＬの抵抗値を
低減し、信号伝達速度の高速化（画素の情報の書込特性
向上）を図ることができるように構成されている。

【００５２】また、走査信号線ＧＬは第１導電膜ｇ１の
幅寸法に比べて第２導電膜ｇ２の幅寸法を小さく構成し
ている。すなわち、走査信号線ＧＬはその側壁の段差形
状がゆるやかになっている。

【００５３】（絶縁膜ＧＩ）絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩは例え
ばプラズマＣＶＤで形成された窒化シリコン膜を用い、
３０００［Å］程度の膜厚で形成する。

【００５４】（ｉ型半導体層ＡＳ）ｉ型半導体層ＡＳは
、図５に示すように、複数に分割された薄膜トランジス
タＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域と
して使用される。ｉ型半導体層ＡＳは非晶質シリコン膜
または多結晶シリコン膜で形成し、約１８００［Å］程
度の膜厚で形成する。

【００５５】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ３Ｎ４からなるゲート絶縁膜として使用さ
れる絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ
装置で、しかもそのプラズマＣＶＤ装置から外部に露出
することなく形成される。また、オーミックコンタクト
用のＰをドープしたＮ（＋）型半導体層ｄ０（図１）も
同様に連続して約　４００［Å］の厚さに形成される。 しかる後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装置か
ら外に取り出され、写真処理技術によりＮ（＋）型半導
体層ｄ０およびｉ型半導体層ＡＳは図２、図１および図
５に示すように独立した島状にパターニングされる。

【００５６】ｉ型半導体層ＡＳは、図２および図５に詳
細に示すように、走査信号線ＧＬと映像信号線ＤＬとの
交差部（クロスオーバ部）の両者間にも設けられている
。この交差部のｉ型半導体層ＡＳは交差部における走査
信号線ＧＬと映像信号線ＤＬとの短絡を低減するように
構成されている。

【００５７】（ソース電極ＳＤ１、ドレイン電極ＳＤ２
）複数に分割された薄膜トランジスタＴＦＴ１、ＴＦＴ
２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ２
とは、図２、図１および図６（図２の第１〜第３導電膜
ｄ１〜ｄ３のみを描いた平面図）で詳細に示すように、
ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられている
。

【００５８】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ（＋）型半導体層ｄ０に接触する下層側
から、第１導電膜ｄ１、第２導電膜ｄ２、第３導電膜ｄ
３を順次重ね合わせて構成されている。ソース電極ＳＤ
１の第１導電膜ｄ１、第２導電膜ｄ２および第３導電膜
ｄ３は、ドレイン電極ＳＤ２の第１導電膜ｄ１、第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。

【００５９】第１導電膜ｄ１はスパッタで形成したクロ
ム膜を用い、　５００〜１０００［Å］の膜厚（この液
晶表示装置では、　６００［Å］程度の膜厚）で形成す
る。クロム膜は膜厚を厚く形成するとストレスが大きく
なるので、２０００［Å］程度の膜厚を越えない範囲で
形成する。クロム膜はＮ（＋）型半導体層ｄ０との接触
が良好である。クロム膜は後述する第２導電膜ｄ２のア
ルミニウムがＮ（＋）型半導体層ｄ０に拡散することを
防止するいわゆるバリア層を構成する。第１導電膜ｄ１
としては、クロム膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ２、Ｔｉ
Ｓｉ２、ＴａＳｉ２、ＷＳｉ２）膜で形成してもよい。

【００６０】第１導電膜ｄ１を写真処理でパターニング
した後、同じ写真処理用マスクを用いて、あるいは第１
導電膜ｄ１をマスクとして、Ｎ（＋）型半導体層ｄ０が
除去される。つまり、ｉ型半導体層ＡＳ上に残っていた
Ｎ（＋）型半導体層ｄ０は第１導電膜ｄ１以外の部分が
セルフアラインで除去される。このとき、Ｎ（＋）型半
導体層ｄ０はその厚さ分は全て除去されるようエッチさ
れるので、ｉ型半導体層ＡＳも若干その表面部分でエッ
チされるが、その程度はエッチ時間で制御すればよい。

【００６１】しかる後、第２導電膜ｄ２がアルミニウム
のスパッタリングで３０００〜５５００［Å］の膜厚（
この液晶表示装置では、３５００［Å］程度の膜厚）に
形成される。 アルミニウム膜はクロム膜に比べてストレスが小さく、
厚い膜厚に形成することが可能で、ソース電極ＳＤ１、
ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低
減するように構成されている。第２導電膜ｄ２としては
アルミニウム膜の他にシリコンや銅（Ｃｕ）を添加物と
して含有させたアルミニウム膜で形成してもよい。

【００６２】第２導電膜ｄ２の写真処理技術によるパタ
ーニング後、第３導電膜ｄ３が形成される。この第３導
電膜ｄ３はスパッタリングで形成された透明導電膜（Ｉ
ｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ　　ＩＴＯ：ネサ膜）
からなり、１０００〜２０００［Å］の膜厚（この液晶
表示装置では、１２００［Å］程度の膜厚）で形成され
る。この第３導電膜ｄ３はソース電極ＳＤ１、ドレイン
電極ＳＤ２および映像信号線ＤＬを構成するとともに、
透明画素電極ＩＴＯ１を構成するようになっている。

【００６３】ソース電極ＳＤ１の第１導電膜ｄ１、ドレ
イン電極ＳＤ２の第１導電膜ｄ１のそれぞれは、上層の
第２導電膜ｄ２および第３導電膜ｄ３に比べて内側に（
チャネル領域内に）大きく入り込んでいる。つまり、こ
れらの部分における第１導電膜ｄ１は第２導電膜ｄ２、
第３導電膜ｄ３とは無関係に薄膜トランジスタＴＦＴの
チャネル長Ｌを規定できるように構成されている。

【００６４】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳの段差形状（第１導電膜ｇ１の膜厚、Ｎ（＋）型半
導体層ｄ０の膜厚およびｉ型半導体層ＡＳの膜厚を加算
した膜厚に相当する段差）に沿って構成されている。具
体的には、ソース電極ＳＤ１は、ｉ型半導体層ＡＳの段
差形状に沿って形成された第１導電膜ｄ１と、この第１
導電膜ｄ１の上部にそれに比べて透明画素電極ＩＴＯ１
と接続される側を小さいサイズで形成した第２導電膜ｄ
２と、この第２導電膜ｄ２から露出する第１導電膜ｄ１
に接続された第３導電膜ｄ３とで構成されている。ソー
ス電極ＳＤ１の第２導電膜ｄ２は第１導電膜ｄ１のクロ
ム膜がストレスの増大から厚く形成できず、ｉ型半導体
層ＡＳの段差形状を乗り越えられないので、このｉ型半
導体層ＡＳを乗り越えるために構成されている。つまり
、第２導電膜ｄ２は厚く形成することでステップカバレ
ッジを向上している。第２導電膜ｄ２は厚く形成できる
ので、ソース電極ＳＤ１の抵抗値（ドレイン電極ＳＤ２
や映像信号線ＤＬについても同様）の低減に大きく寄与
している。第３導電膜ｄ３は第２導電膜ｄ２のｉ型半導
体層ＡＳに起因する段差形状を乗り越えることができな
いので、第２導電膜ｄ２のサイズを小さくすることで、
露出する第１導電膜ｄ１に接続するように構成されてい
る。第１導電膜ｄ１と第３導電膜ｄ３とは接着性が良好
であるばかりか、両者間の接続部の段差形状が小さいの
で、ソース電極ＳＤ１と透明画素電極ＩＴＯ１とを確実
に接続することができる。

【００６５】（透明画素電極ＩＴＯ１）透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００６６】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１に接続されている。このため
、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの１つ例
えば薄膜トランジスタＴＦＴ１に欠陥が発生したときに
は、製造工程においてレーザ光等によって、薄膜トラン
ジスタＴＦＴ１と映像信号線ＤＬとを切り離すとともに
、薄膜トランジスタＴＦＴ１と透明画素電極ＩＴＯ１と
を切り離せば、点欠陥、線欠陥にはならず、しかも２つ
の薄膜トランジスタＴＦＴ１、ＴＦＴ２に同時に欠陥が
発生することはほとんどないから、点欠陥が発生する確
率を極めて小さくすることができる。

【００６７】（保護膜ＰＳＶ１）薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１は例えばプラズマＣＶＤ装置で形成した酸化
シリコン膜や窒化シリコン膜で形成されており、８００
０［Å］程度の膜厚で形成する。

【００６８】（共通透明画素電極ＩＴＯ２）共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖｃｏｍ　が印加されるように構成されている。コモン
電圧Ｖｃｏｍ　は映像信号線ＤＬに印加されるロウレベ
ルの駆動電圧Ｖｄｍｉｎとハイレベルの駆動電圧Ｖｄｍ
ａｘ　との中間電位である。

【００６９】（表示装置全体等価回路）表示マトリクス
部の等価回路とその周辺回路の結線図を図９に示す。同
図は回路図ではあるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数の画素を二次元状に配列した
マトリクス・アレイである。

【００７０】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，ｅｎｄ　は走査タイミングの順序に従
って付加されている。

【００７１】映像信号線Ｘ（添字省略）は交互に上側（
または奇数）映像信号駆動回路Ｈｅ、下側（または偶数
）映像信号駆動回路Ｈｏに接続されている。

【００７２】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００７３】（保持容量素子Ｃａｄｄ　の構造）透明画
素電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続され
る端部と反対側の端部において、隣りの走査信号線ＧＬ
と重なるように形成されている。この重ね合わせは、図
３からも明らかなように、透明画素電極ＩＴＯ１を一方
の電極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極
ＰＬ１とする保持容量素子（静電容量素子）Ｃａｄｄ　
を構成する。この保持容量素子Ｃａｄｄ　の誘電体膜は
、薄膜トランジスタＴＦＴのゲート絶縁膜として使用さ
れる絶縁膜ＧＩと同一層で構成されている。

【００７４】保持容量素子Ｃａｄｄ　は、図５からも明
らかなように、走査信号線ＧＬの第１導電膜ｇ１の幅を
広げた部分に形成されている。なお、映像信号線ＤＬと
交差する部分の第１導電膜ｇ１は映像信号線ＤＬとの短
絡の確率を小さくするため細くされている。

【００７５】保持容量素子Ｃａｄｄ　を構成するために
重ね合わされる透明画素電極ＩＴＯ１と電極ＰＬ１との
間の一部には、ソース電極ＳＤ１と同様に、段差形状を
乗り越える際に透明画素電極ＩＴＯ１が断線しないよう
に、第１導電膜ｄ１および第２導電膜ｄ２で構成された
島領域が設けられている。この島領域は、透明画素電極
ＩＴＯ１の面積（開口率）を低下しないように、できる
限り小さく構成する。（保持容量素子Ｃａｄｄ　の等価
回路とその動作）図２に示される画素の等価回路を図１
０に示す。図１０において、Ｃｇｓは薄膜トランジスタ
ＴＦＴのゲート電極ＧＴとソース電極ＳＤ１との間に形
成される寄生容量である。寄生容量Ｃｇｓの誘電体膜は
絶縁膜ＧＩである。Ｃｐｉｘ　は透明画素電極ＩＴＯ１
（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）との
間に形成される液晶容量である。液晶容量Ｃｐｉｘ　の
誘電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲ
Ｉ１、ＯＲＩ２である。Ｖｌｃは中点電位である。

【００７６】保持容量素子Ｃａｄｄ　は、薄膜トランジ
スタＴＦＴがスイッチングするとき、中点電位（画素電
極電位）Ｖｌｃに対するゲート電位変化ΔＶｇ　の影響
を低減するように働く。この様子を式で表すと、次式の
ようになる。

【００７７】ΔＶｌｃ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ
＋Ｃｐｉｘ）｝×ΔＶｇここで、ΔＶｌｃはΔＶｇ　に
よる中点電位の変化分を表わす。この変化分ΔＶｌｃは
液晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃ
ａｄｄ　を大きくすればする程、その値を小さくするこ
とができる。また、保持容量素子Ｃａｄｄ　は放電時間
を長くする作用もあり、薄膜トランジスタＴＦＴがオフ
した後の映像情報を長く蓄積する。液晶ＬＣに印加され
る直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表
示画面の切り替え時に前の画像が残るいわゆる焼き付き
を低減することができる。

【００７８】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃｇｓが大きくなり、中
点電位Ｖｌｃはゲート（走査）信号Ｖｇ　の影響を受け
易くなるという逆効果が生じる。しかし、保持容量素子
Ｃａｄｄ　を設けることによりこのデメリットも解消す
ることができる。

【００７９】保持容量素子Ｃａｄｄ　の保持容量は、画
素の書込特性から、液晶容量Ｃｐｉｘ　に対して４〜８
倍（４・Ｃｐｉｘ＜Ｃａｄｄ＜８・Ｃｐｉｘ）、寄生容
量Ｃｇｓに対して８〜３２倍（８・Ｃｇｓ＜Ｃａｄｄ＜
３２・Ｃｇｓ）程度の値に設定する。

【００８０】（保持容量素子Ｃａｄｄ　電極線の結線方
法）保持容量電極線としてのみ使用される初段の走査信
号線ＧＬ（Ｙ０）は、図９に示すように、共通透明画素
電極ＩＴＯ２（Ｖｃｏｍ　）に接続する。共通透明画素
電極ＩＴＯ２は、図１に示すように、液晶表示装置の周
縁部において銀ペースト材ＳＬによって外部引出配線に
接続されている。しかも、この外部引出配線の一部の導
電膜（ｇ１およびｇ２）は走査信号線ＧＬと同一製造工
程で構成されている。この結果、最終段の保持容量電極
線ＧＬは、共通透明画素電極ＩＴＯ２に簡単に接続する
ことができる。

【００８１】初段の保持容量電極線Ｙ０　は最終段の走
査信号線Ｙｅｎｄ　に接続、Ｖｃｏｍ　以外の直流電位
点（交流接地点）に接続するかまたは垂直走路回路Ｖか
ら１つ余分に走査パルスＹ０　を受けるように接続して
もよい。

【００８２】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。

【００８３】例えば、カラーフィルタＦＩＬとブラック
マトリクスＢＭは同じ有機系材料を用いることができる
ので、ブラックマトリクスＢＭを各カラーフィルタＦＩ
Ｌ（Ｒ）、（Ｇ）、（Ｂ）の３層の重ね合せにより形成
してもよい。この場合、ブラックマトリクスＢＭの染色
は、各カラーフィルタＦＩＬの赤、緑、青の全染料で染
めてもよい。

【００８４】また、シール部ＳＬにおいて部分的に設け
たブラックマトリクスＢＭのパターンは、図１に示した
ようなパターンに限らず、シール部ＳＬにおいてブラッ
クマトリクスＢＭが有る部分と無い部分が存在すればよ
く、例えば縞状パターン等を用いてもよい。

【００８５】また、上述実施例においては、ゲート電極
形成→ゲート絶縁膜形成→半導体層形成→ソース・ドレ
イン電極形成の逆スタガ構造を示したが、上下関係また
は作る順番がそれと逆のスタガ構造でも本発明は有効で
ある。

【００８６】

【発明の効果】以上説明したように、本発明の液晶表示
装置では、ブラックマトリクスに起因する外部光の表示
画面での外側への反射を防止できるので、表示品質を向
上することができる。また、セル内の乱反射を防止でき
るので、光照射による導電現象すなわち薄膜トランジス
タのオフ特性の劣化の問題を抑制することができる。さ
らに、シール部において有機系材料から成るブラックマ
トリクスを部分的に設けたので、基板の剥がれを抑制す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のアクティブ・マトリクス方
式のカラー液晶表示装置の液晶表示部の断面図（後述の
図２の１−１切断線における断面とシール部付近の断面
を示す図）である。

【図２】液晶表示部の一画素を示す要部平面図である。

【図３】図２の３−３切断線における断面図である。

【図４】図２に示す画素を複数配置した液晶表示部の要
部平面図である。

【図５】図２に示す画素の所定の層のみを描いた平面図
である。

【図６】図２に示す画素の所定の層のみを描いた平面図
である。

【図７】図２に示す画素の所定の層のみを描いた平面図
である。

【図８】図４に示す画素電極層、遮光膜およびカラーフ
ィルタ層のみを描いた要部平面図である。

【図９】液晶表示部の等価回路図である。

【図１０】図２に示す画素の等価回路図である。

【符号の説明】

ＳＵＢ１…下部透明ガラス基板、ＴＦＴ…薄膜トランジ
スタ、ＡＳ…ｉ型半導体層、ＩＴＯ１…透明画素電極、
ＰＳＶ１…ＴＦＴの保護膜、ＯＲＩ１…下部配向膜、Ｌ
Ｃ…液晶、ＳＵＢ２…上部透明ガラス基板、ＢＭ…ブラ
ックマトリクス、ＦＩＬ…カラーフィルタ、ＰＳＶ２…
カラーフィルタの保護膜、ＩＴＯ２…共通透明画素電極
、ＯＲＩ２…上部配向膜、ＳＬ…シール部、ＢＬ…バッ
クライト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】２枚の透明基板をそれぞれ透明画素電極を
   設けた面が対向するように所定の間隙を隔てて重ね合せ
   、前記両基板の縁周囲に設けたシール部により前記両基
   板を接着すると共に前記両基板の間に前記液晶を封止し
   た液晶表示装置において、前記いずれか一方の透明基板
   に有機系材料から成るブラックマトリクスを設け、かつ
   前記シール部において前記ブラックマトリクスを部分的
   に設けたことを特徴とする液晶表示装置。