JPH0430192B2 - - Google Patents
Info
- Publication number
- JPH0430192B2 JPH0430192B2 JP58052730A JP5273083A JPH0430192B2 JP H0430192 B2 JPH0430192 B2 JP H0430192B2 JP 58052730 A JP58052730 A JP 58052730A JP 5273083 A JP5273083 A JP 5273083A JP H0430192 B2 JPH0430192 B2 JP H0430192B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- storage diode
- electrode
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は光導電体と電荷転送素子あるいは光
導電体と固体のスイツチング走査素子を組み合わ
せた固体撮像素子に係り、特に残像特性を改善し
た固体撮像素子に関する。
導電体と固体のスイツチング走査素子を組み合わ
せた固体撮像素子に係り、特に残像特性を改善し
た固体撮像素子に関する。
固体撮像素子の進展は目覚ましくSi基板に光電
変換部と走査部を形成するモノリシツク型固体撮
像素子の他に、前記両部の機能を分けてSi基板に
CCDやMOSなどの走査部を形成し、その上部に
光導電層などの光電変換部を重畳するいわゆる
“２階建て固体撮像素子”が出現するようになつ
た。
変換部と走査部を形成するモノリシツク型固体撮
像素子の他に、前記両部の機能を分けてSi基板に
CCDやMOSなどの走査部を形成し、その上部に
光導電層などの光電変換部を重畳するいわゆる
“２階建て固体撮像素子”が出現するようになつ
た。
第１図は光導電体と電荷転送素子を組み合わせ
た固体撮像素子の一画素の断面図である。Ｐ形Si
基板１にn+の埋め込みチヤネルCCDからなる垂
直CCD２と、同じくn+の蓄積ダイオード３が形
成される。垂直CCD２の上には転送用ゲート電
極となるポリSi電極４がある。蓄積ダイオード３
の部分では熱酸化膜を含む第一酸化膜５にエツチ
ングを行ない、蓄積ダイオードのn+部が露出す
るように形成した後、例えばAlなどの第一電極
６を所定の形状に形成する。この後に第二酸化膜
７を形成し、さらにこの膜にエツチングを行な
い、第一電極は一部を露出させ、これにAlなど
の第二電極８を所定の形状に形成する。この上部
にａ−Siなどの光導電体層９をスパツタリングや
グロー放電で形成し、さらに透明導電膜１０を形
成して、走査部と光電交換部を有する固体撮像素
子を得る。
た固体撮像素子の一画素の断面図である。Ｐ形Si
基板１にn+の埋め込みチヤネルCCDからなる垂
直CCD２と、同じくn+の蓄積ダイオード３が形
成される。垂直CCD２の上には転送用ゲート電
極となるポリSi電極４がある。蓄積ダイオード３
の部分では熱酸化膜を含む第一酸化膜５にエツチ
ングを行ない、蓄積ダイオードのn+部が露出す
るように形成した後、例えばAlなどの第一電極
６を所定の形状に形成する。この後に第二酸化膜
７を形成し、さらにこの膜にエツチングを行な
い、第一電極は一部を露出させ、これにAlなど
の第二電極８を所定の形状に形成する。この上部
にａ−Siなどの光導電体層９をスパツタリングや
グロー放電で形成し、さらに透明導電膜１０を形
成して、走査部と光電交換部を有する固体撮像素
子を得る。
なお、電極の材料が第一層はポリSi、第二層は
モリブデンの例でほぼ同様の構成が特開昭57−
32183号公報に記載されている。
モリブデンの例でほぼ同様の構成が特開昭57−
32183号公報に記載されている。
このような固体撮像素子において、ａ−Siなど
の光導電体層９にて光生成されたキヤリアのう
ち、正孔は透明導電膜１０側へ電子は蓄積ダイオ
ード３に信号電荷として蓄積される。これらの蓄
積された信号電荷は1/60秒又は1/30秒後にポリSi
電極４の一部に印加されたパルスにより蓄積ダイ
オード３から垂直CCD２に転送される。この後
垂直CCDを転送された信号電荷は水平CCDレジ
スタ（図示せず）に入り水平転送後、信号出力と
して読み出される。
の光導電体層９にて光生成されたキヤリアのう
ち、正孔は透明導電膜１０側へ電子は蓄積ダイオ
ード３に信号電荷として蓄積される。これらの蓄
積された信号電荷は1/60秒又は1/30秒後にポリSi
電極４の一部に印加されたパルスにより蓄積ダイ
オード３から垂直CCD２に転送される。この後
垂直CCDを転送された信号電荷は水平CCDレジ
スタ（図示せず）に入り水平転送後、信号出力と
して読み出される。
このような固体撮像素子は従来のSiモノリシツ
クの素子に比べて、感光面積が大きくなる利点や
スミアやブルーミング特性が良好という利点があ
る反面、残像特性が問題となる場合がある。残像
の原因はａ−Siなどの光電変換膜の光応答遅れに
起因するものもあるが、蓄積ダイオードから垂直
CCDへの信号電荷の転送の際に全部の電荷が転
送されずに残るためである。転送が不完全なため
に起こる残像は第１図の固体撮像素子のみなら
ず、走査部に相当する従来のインターライン転送
形固体撮像素子でも問題となる事が知られてお
り、“インターライン転送方式CCDイメージセン
サーの残像現象”（寺西信一ほか、テレビジヨン
学会技術報告Vol.4.No.41pp25〜30）や“No
ImageLag Photodiodes Strveture in the
Interline CCD Image Sensor”（Nobukaqu
Teranishi etal IEDM82 12.6）に示されている。
クの素子に比べて、感光面積が大きくなる利点や
スミアやブルーミング特性が良好という利点があ
る反面、残像特性が問題となる場合がある。残像
の原因はａ−Siなどの光電変換膜の光応答遅れに
起因するものもあるが、蓄積ダイオードから垂直
CCDへの信号電荷の転送の際に全部の電荷が転
送されずに残るためである。転送が不完全なため
に起こる残像は第１図の固体撮像素子のみなら
ず、走査部に相当する従来のインターライン転送
形固体撮像素子でも問題となる事が知られてお
り、“インターライン転送方式CCDイメージセン
サーの残像現象”（寺西信一ほか、テレビジヨン
学会技術報告Vol.4.No.41pp25〜30）や“No
ImageLag Photodiodes Strveture in the
Interline CCD Image Sensor”（Nobukaqu
Teranishi etal IEDM82 12.6）に示されている。
すなわち第２図に示すような第１図の蓄積ダイ
オードの構成と同様のN+P接合のホト・ダイオ
ード１１を持つインターライン転送形CCDでは
不完全転送モードとなり残像が出やすいのに対し
て、第３図に示すP+NP-構造のホト・ダイオー
ド１２では完全空乏の状態を実現して完全転送モ
ードとなり、残像が除去できる。
オードの構成と同様のN+P接合のホト・ダイオ
ード１１を持つインターライン転送形CCDでは
不完全転送モードとなり残像が出やすいのに対し
て、第３図に示すP+NP-構造のホト・ダイオー
ド１２では完全空乏の状態を実現して完全転送モ
ードとなり、残像が除去できる。
第１図の構成の固体撮像素子ではN+P接合の
蓄積ダイオードが構成されているため、不完全転
送モードになるが、さらにN+P接合の静電容量
のみならず、ａ−Si光導電膜の静電容量が加わ
り、残像を遅くする原因にもなる。したがつて、
光導電体層と組み合わせた場合の蓄積ダイオード
でも完全転送となるような構成が望ましく前述の
残像を除去できるP+NP-構造の蓄積ダイオード
の採用が望ましい。しかし、第１図に見えるよう
にN+Pの蓄積ダイオードには電子が電極６を通
して流れ込むようになつており、P+NP-構成で
は電極６と接触するのはP+領域のため光励起さ
れた電子がP+領域を乗り越えてＮ領域に入る事
が出来ず、動作しない事になる。
蓄積ダイオードが構成されているため、不完全転
送モードになるが、さらにN+P接合の静電容量
のみならず、ａ−Si光導電膜の静電容量が加わ
り、残像を遅くする原因にもなる。したがつて、
光導電体層と組み合わせた場合の蓄積ダイオード
でも完全転送となるような構成が望ましく前述の
残像を除去できるP+NP-構造の蓄積ダイオード
の採用が望ましい。しかし、第１図に見えるよう
にN+Pの蓄積ダイオードには電子が電極６を通
して流れ込むようになつており、P+NP-構成で
は電極６と接触するのはP+領域のため光励起さ
れた電子がP+領域を乗り越えてＮ領域に入る事
が出来ず、動作しない事になる。
〔発明の目的〕
この発明は残像の少ない光導電体と固体のスイ
ツチング素子とを組み合わせた固体撮像装置を提
供する事を目的とする。
ツチング素子とを組み合わせた固体撮像装置を提
供する事を目的とする。
この発明は光導電体などの光電変換部からのキ
ヤリアの流入口を固体のスイツチング素子の蓄積
ダイオード部に設けると共に蓄積ダイオードの大
部分が完全転送の状態になるように固体走査部を
構成した固体撮像装置である。
ヤリアの流入口を固体のスイツチング素子の蓄積
ダイオード部に設けると共に蓄積ダイオードの大
部分が完全転送の状態になるように固体走査部を
構成した固体撮像装置である。
この発明により、残像の少ない固体撮像素子が
得られ、低照度の被写体の撮像が可能となる。ま
た光電変換層がSiの固体走査部の上部にあつて、
入射光がSi基板に到達せず、光電変換層内で吸収
されるので、従来Si基板内で発生したキヤリヤに
よるスミアやクロストークの為信号が無い良質の
画像を再生する固体撮像装置が得られる。
得られ、低照度の被写体の撮像が可能となる。ま
た光電変換層がSiの固体走査部の上部にあつて、
入射光がSi基板に到達せず、光電変換層内で吸収
されるので、従来Si基板内で発生したキヤリヤに
よるスミアやクロストークの為信号が無い良質の
画像を再生する固体撮像装置が得られる。
本発明の実施例を図面を用いて説明する。
第４図は本発明の一実施例を示す。蓄積ダイオ
ード部を除いて、第１図とほゞ同じ構成となつて
いる。蓄積ダイオード部１５の構成を図に示すよ
うにP-Si基板１に対してｎ領域１３を形成し、
さらにP+領域１４を薄く表面に形成する。この
P+領域は全面に形成せず、一部を残して形成し
ておく。さらに、Alなどの第一電極６がｎ領域
に接触するように所定の形状に形成する。その後
の形成方法は第１図と同じような手順で行なう。
ード部を除いて、第１図とほゞ同じ構成となつて
いる。蓄積ダイオード部１５の構成を図に示すよ
うにP-Si基板１に対してｎ領域１３を形成し、
さらにP+領域１４を薄く表面に形成する。この
P+領域は全面に形成せず、一部を残して形成し
ておく。さらに、Alなどの第一電極６がｎ領域
に接触するように所定の形状に形成する。その後
の形成方法は第１図と同じような手順で行なう。
蓄積ダイオード部を実施例に示したような構成
とすると、ａ−Siなどの光導電膜９にて発生した
キヤリアのうち電子が、電界により第二電極８に
捕えられ、第一電極９を通つて、蓄積ダイオード
１５へ運ばれるが、P+領域１４の一部が切れて、
ｎ領域１３への流入口となつているため、信号電
荷が容易に蓄積ダイオード１５に蓄積できる。さ
らに、従来のN+PやN+P-の構成において心配さ
れる垂直CCD部への不完全転送が減少し、
P+NP-蓄積ダイオード部、不完全転送の条件を
満足して残像現象が改善される。
とすると、ａ−Siなどの光導電膜９にて発生した
キヤリアのうち電子が、電界により第二電極８に
捕えられ、第一電極９を通つて、蓄積ダイオード
１５へ運ばれるが、P+領域１４の一部が切れて、
ｎ領域１３への流入口となつているため、信号電
荷が容易に蓄積ダイオード１５に蓄積できる。さ
らに、従来のN+PやN+P-の構成において心配さ
れる垂直CCD部への不完全転送が減少し、
P+NP-蓄積ダイオード部、不完全転送の条件を
満足して残像現象が改善される。
蓄積ダイオードの大部分の面積において、完全
転送モードとなるようにダイオードの空乏化した
時の電位がポリSi電極４で決まる転送ゲートの電
位より少くとも300ｍＶ程度高くなれば良く、P+
領域がこの役目を果す。信号電荷である電子の流
入はｎ領域から行なわれるが、この領域は電極と
の接触が、可能であれば出来るだけ小さい事が望
ましい。なお、P+NP-の構成では本来の意味の
ダイオードからはずれるが、機能としてNP-の
ダイオードが主として働らくのでP+NP-も蓄積
ダイオードと呼ぶことにする。
転送モードとなるようにダイオードの空乏化した
時の電位がポリSi電極４で決まる転送ゲートの電
位より少くとも300ｍＶ程度高くなれば良く、P+
領域がこの役目を果す。信号電荷である電子の流
入はｎ領域から行なわれるが、この領域は電極と
の接触が、可能であれば出来るだけ小さい事が望
ましい。なお、P+NP-の構成では本来の意味の
ダイオードからはずれるが、機能としてNP-の
ダイオードが主として働らくのでP+NP-も蓄積
ダイオードと呼ぶことにする。
第５図に本発明の他の実施例を示す。前述の実
施例と同じく蓄積ダイオード１７の構成が従来例
と異なる。
施例と同じく蓄積ダイオード１７の構成が従来例
と異なる。
蓄積ダイオードの大部分が完全転送の状態とな
るようにP-NP+構成をする点は第４図の実施例
と同じであるが、信号電荷である電子が流入する
場所をn+領域１６として蓄積ダイオード１７を
構成した例である。電子の流入はAlの第一電極
６からｎ領域１３へなされるがn+領域１６の存
在により電極との電気的接触が良好となり、電子
がより簡単に流入出来るようになる。図示の実施
例の構成ではp+領域を蓄積ダイオードの全面に
形成しておいた後にn+領域を形成する。図では
n+領域とp+領域の深さを同じにしてあるが、こ
れに限る事は無い。
るようにP-NP+構成をする点は第４図の実施例
と同じであるが、信号電荷である電子が流入する
場所をn+領域１６として蓄積ダイオード１７を
構成した例である。電子の流入はAlの第一電極
６からｎ領域１３へなされるがn+領域１６の存
在により電極との電気的接触が良好となり、電子
がより簡単に流入出来るようになる。図示の実施
例の構成ではp+領域を蓄積ダイオードの全面に
形成しておいた後にn+領域を形成する。図では
n+領域とp+領域の深さを同じにしてあるが、こ
れに限る事は無い。
上記実施例では、信号電荷の流入する電極が第
一の電極と第二の電極に分かれている例について
説明したが、これに限らず単一の電極でも良い事
は勿論である。また電極の接触部分はｎまたは
n+領域より小さいかあるいは等しい例を図示し
たがこれに限らず電極の接触部分がp+領域に延
びていても良い。ｎやn+領域とさえ接触してい
ればその部分を通して信号電荷が流入出来るの
で、流入が難かしいp+領域に接触しいても構わ
ない。
一の電極と第二の電極に分かれている例について
説明したが、これに限らず単一の電極でも良い事
は勿論である。また電極の接触部分はｎまたは
n+領域より小さいかあるいは等しい例を図示し
たがこれに限らず電極の接触部分がp+領域に延
びていても良い。ｎやn+領域とさえ接触してい
ればその部分を通して信号電荷が流入出来るの
で、流入が難かしいp+領域に接触しいても構わ
ない。
また実施例では信号電荷として転送するキヤリ
アを電子として説明したが、キヤリアが正孔の場
合にはｐ型とｎ型をすべて逆にすれば良い事は明
らかである。
アを電子として説明したが、キヤリアが正孔の場
合にはｐ型とｎ型をすべて逆にすれば良い事は明
らかである。
また、光電変換部は光導電形のみならず、光起
電力形でも良い事は勿論である。
電力形でも良い事は勿論である。
いずれにしろ光電変換部からの信号電荷を垂直
CCDへ転送するまでの間に存在する蓄積部分の
ダイオード構成が単なるPN形式で無く、転送が
完全転送モードとなるように薄いP+層を配した
P+NP-形式で大部分が構成され、完全転送モー
ドを実現するP+層の一部に信号電荷が流入出来
る部分つまり、信号電荷と同じ導電形（電子の場
合はｎ形、正孔の場合はｐ形）部分が存在してい
れば良い。
CCDへ転送するまでの間に存在する蓄積部分の
ダイオード構成が単なるPN形式で無く、転送が
完全転送モードとなるように薄いP+層を配した
P+NP-形式で大部分が構成され、完全転送モー
ドを実現するP+層の一部に信号電荷が流入出来
る部分つまり、信号電荷と同じ導電形（電子の場
合はｎ形、正孔の場合はｐ形）部分が存在してい
れば良い。
また、上記実施例ではSi基板がｐやp-型につい
て述べたが、例えばｎ基板にｐ形を拡散した構造
に蓄積ダイオードやCCDを形成しても良い。
て述べたが、例えばｎ基板にｐ形を拡散した構造
に蓄積ダイオードやCCDを形成しても良い。
さらに基板としてSiに限らず、半導体にて固体
走査部を製作する時には、本発明が適用できる。
走査部を製作する時には、本発明が適用できる。
第１図は従来の光電変換部と固体走査部からな
る固体撮像素子の断面図、第２図は従来の固体撮
像素子の断面図、第３図は残像を改善した固体撮
像素子の断面図、第４図は本発明の光電変換部と
固体走査部からなる固体撮像素子の断面図、及び
第５図は本発明の固体撮像素子の他の実施例であ
る。 １……ｐ形Si基板、２……垂直CCD、３……
蓄積ダイオード、４……ポリSi電極、５……第一
酸化膜、６……第一電極、７……第二酸化膜、８
……第二電極、９……光導電体層、１０……透明
導電膜、１１……平滑化酸化膜、１２……光導電
膜、１３……ｎ領域、１４……p+領域、１５…
…蓄積ダイオード、１６……n+領域、１７……
蓄積ダイオード。
る固体撮像素子の断面図、第２図は従来の固体撮
像素子の断面図、第３図は残像を改善した固体撮
像素子の断面図、第４図は本発明の光電変換部と
固体走査部からなる固体撮像素子の断面図、及び
第５図は本発明の固体撮像素子の他の実施例であ
る。 １……ｐ形Si基板、２……垂直CCD、３……
蓄積ダイオード、４……ポリSi電極、５……第一
酸化膜、６……第一電極、７……第二酸化膜、８
……第二電極、９……光導電体層、１０……透明
導電膜、１１……平滑化酸化膜、１２……光導電
膜、１３……ｎ領域、１４……p+領域、１５…
…蓄積ダイオード、１６……n+領域、１７……
蓄積ダイオード。
Claims (1)
- １ 半導体基板上に設けられた光電変換部と、半
導体基板に形成された固体走査部を有する固体撮
像素子において、該光電変換部からの信号電荷を
蓄積する半導体基板に設けられた蓄積ダイオード
の表面の一部分が、信号電荷と同じ導電形の層で
形成され、他の大部分の表面は信号電荷と反対の
導電形の層で形成され、光電変換部からの電気的
接触が少なくとも前記信号電荷と同じ導電形の層
になされて信号電荷の蓄積ダイオードへの流入を
容易にすると共に、前記信号電荷と反対の導電形
の層で表面を形成された蓄積ダイオード部分が、
同じく半導体基板に設けられた読み出し部への電
荷転送において完全転送を可能とする如く構成さ
れていることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58052730A JPS59178769A (ja) | 1983-03-30 | 1983-03-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58052730A JPS59178769A (ja) | 1983-03-30 | 1983-03-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178769A JPS59178769A (ja) | 1984-10-11 |
| JPH0430192B2 true JPH0430192B2 (ja) | 1992-05-21 |
Family
ID=12923039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58052730A Granted JPS59178769A (ja) | 1983-03-30 | 1983-03-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178769A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572130B2 (ja) * | 2005-03-09 | 2010-10-27 | 富士フイルム株式会社 | 固体撮像素子 |
| DE102008046036A1 (de) * | 2007-09-07 | 2009-04-16 | Dongbu Hitek Co., Ltd. | Bildsensor und Verfahren zu seiner Herstellung |
| JP2009065166A (ja) * | 2007-09-07 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| KR100997299B1 (ko) * | 2007-09-07 | 2010-11-29 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR101002121B1 (ko) * | 2007-12-27 | 2010-12-16 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR100882990B1 (ko) * | 2007-12-27 | 2009-02-12 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR100922924B1 (ko) * | 2007-12-28 | 2009-10-22 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| JP5501262B2 (ja) * | 2011-02-04 | 2014-05-21 | 富士フイルム株式会社 | 固体撮像素子の製造方法、固体撮像素子、撮像装置 |
-
1983
- 1983-03-30 JP JP58052730A patent/JPS59178769A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59178769A (ja) | 1984-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| JP3009730B2 (ja) | 固体イメージセンサのためのアンチブルーミング構造 | |
| JPH07176781A (ja) | 光電変換素子 | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| CN102044548B (zh) | Cmos图像传感器 | |
| US4748486A (en) | Solid-state image sensor | |
| JPH09266296A (ja) | 固体撮像装置 | |
| JP2858179B2 (ja) | Ｃｃｄ映像素子 | |
| JPH0430192B2 (ja) | ||
| US6760073B1 (en) | Solid-state image sensor | |
| JP2959460B2 (ja) | 固体撮像装置 | |
| EP0055114B1 (en) | Solid-state imaging device | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JP2521789B2 (ja) | 固体撮像装置の感光部構造 | |
| JPH06140618A (ja) | 固体撮像素子 | |
| JPS6160592B2 (ja) | ||
| JPH0425714B2 (ja) | ||
| JPH0449787B2 (ja) | ||
| JPH0789581B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JPH0135546B2 (ja) | ||
| JPH0794699A (ja) | 固体撮像素子 | |
| JP2922688B2 (ja) | 赤外固体撮像素子 | |
| Chikamura et al. | A 1/2-in. CCD image sensor overlaid with a hydrogenated amorphous silicon |