[go: up one dir, main page]

JPH0426785B2 - - Google Patents

Info

Publication number
JPH0426785B2
JPH0426785B2 JP60247619A JP24761985A JPH0426785B2 JP H0426785 B2 JPH0426785 B2 JP H0426785B2 JP 60247619 A JP60247619 A JP 60247619A JP 24761985 A JP24761985 A JP 24761985A JP H0426785 B2 JPH0426785 B2 JP H0426785B2
Authority
JP
Japan
Prior art keywords
tab
heat sink
heat
wiring pattern
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60247619A
Other languages
English (en)
Other versions
JPS62106651A (ja
Inventor
Fumio Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60247619A priority Critical patent/JPS62106651A/ja
Publication of JPS62106651A publication Critical patent/JPS62106651A/ja
Publication of JPH0426785B2 publication Critical patent/JPH0426785B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H10W76/60—
    • H10W76/157—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H10W70/63—
    • H10W72/07337—
    • H10W72/07653—
    • H10W90/734—
    • H10W90/736—

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子部品の実装構造に関し、特にテ
ープキヤリア方式で組立てられたIC（以下TAB
IC）のパツケージングにおける実装構造に関す
るものである。
［従来の技術］ 従来この種の電子部品の実装構造は、TAB IC
の絶縁と放熱を目的として、第２図の様にセラミ
ツク基板８上に厚摸技術にて配線パターン９を設
けその上にTAB IC１を熱伝導性接着剤１０を用
いて接着実装し封止し、次にセラミツク基板８の
反対側に良熱伝導材料を使用したヒートシンク２
を熱伝導性接着剤１０を用いて接着し放熱する構
造となつていた。また配線パターン９の一端と
TAB IC１との間がICリード３およびICリード
接続端子４，１１を介して接続されており、配線
パターン９の他端にはＩ／Ｏパツド５が形成され
ていた。更にTAB IC１およびICリード３は封
止用キヤツプ６で封止されていた。
［解決すべき問題点］ 上述した従来の電子部品の実装構造では、セラ
ミツク基板８上にTAB IC１を実装しそのセラミ
ツク基板８にヒートシンク２を接着する構造であ
りTAB IC１からの熱がセラミツク基板８を介し
てヒートシンク２に熱伝導され放熱する構造であ
るため、放熱効果が良くないという欠点があつ
た。またセラミツク基板８とヒートシンク２とを
使用するため、コストがかかるという欠点もあつ
た。
［問題点の解決手段］ 上述した従来の問題点を解決すべく本発明は、
セラミツク基板を除去することにより放熱効果お
よび経費効率を改善してなる電子部品の実装構造
を提供せんとするものである。
そのために本発明は、良熱伝導材料を使用した
ヒートシンク上に直接ポリイミド絶縁層と配線パ
ターンを設け、該ヒートシンク上に直接TAB IC
を取付け、該TAB ICを封止用キヤツプにて封止
してなることを特徴とする電子部品の実装構造を
提供するものである。
［実施例］ 次に本発明について添付図面を参照しつつ具体
的に説明する。
第１図は、本発明の電子部品の実装構造の一実
施例の縦断面図である。
放熱用ヒートシンク２に熱伝導性接着剤１０に
よりTAB IC１が直接接着されている。TAB IC
１のリード接続端子１１に接続されたICリード
３はポリイミド絶縁層７上の配線パターンすなわ
ちリード接続端子４に接続され、Ｉ／Ｏパツド５
に接続されている。封止用キヤツプ６はＩ／Ｏパ
ツド５の内側にTAB IC１を保護する形でポリイ
ミド絶縁層１２を介して接着されている。
従つて、Ｉ／Ｏパツド５からリード接続端子
４、ICリード３およびリード接続端子１１を介
して給電されたときTAB IC１は発熱する。
TAB IC１の発熱した熱は熱伝導性接着剤１０を
介して直接に放熱用ヒートシンク２に伝達され、
放熱用ヒートシンク２により外部環境に放出され
る。このとき放熱用ヒートシンク２とリード接続
端子４との間およびリード接続端子４と封止用キ
ヤツプ６との間にはポリイミド絶縁層７，１２が
配置されているのでリード接続端子４およびＩ／
Ｏパツド５を介して外部部材（図示せず）に対し
TAB IC１の発生した熱が伝達されることが十分
に防止されている。
［発明の効果］ 以上説明したように本発明は、良熱伝導材料を
使用した放熱用のヒートシンク上に直接ポリイミ
ド絶縁層と配線パターンを設けその上にTAB IC
を実装する構造でありTAB ICが直接ヒートシン
クに接合されているので、放熱効果が高く、パツ
ケージ１つ１つの高速化が実現できるという効果
をもつ。また放熱用のヒートシンクを基板として
代用しており高価なセラミツク基板を使用しない
ためコストが安くなるという効果がある。
【図面の簡単な説明】
第１図は本発明の電子部品の放熱構造の一実施
例を使用した電子部品の縦断面図、第２図は従来
のICパツケージング構造を使用した電子部品の
縦断面図である。 １：TAB IC、２：放熱用ヒートシンク、３：
ICリード、４：ICリード接続端子、５：Ｉ／Ｏ
パツド、６：封止用キヤツプ、７：ポリイミド絶
縁層、８：セラミツク基板、９：導体パターン、
１０：熱伝導性接着剤、１１：リード接続端子、
１２：ポリイミド絶縁層。

Claims (1)

    【特許請求の範囲】
  1. １ 良熱伝導材料を使用したヒートシンク上に直
    接ポリイミド絶縁層と配線パターンを設け、該ヒ
    ートシンク上に直接TAB ICを取付け、該TAB
    ICを封止用キヤツプにて封止してなることを特
    徴とする電子部品の実装構造。
JP60247619A 1985-11-05 1985-11-05 電子部品の実装構造 Granted JPS62106651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60247619A JPS62106651A (ja) 1985-11-05 1985-11-05 電子部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60247619A JPS62106651A (ja) 1985-11-05 1985-11-05 電子部品の実装構造

Publications (2)

Publication Number Publication Date
JPS62106651A JPS62106651A (ja) 1987-05-18
JPH0426785B2 true JPH0426785B2 (ja) 1992-05-08

Family

ID=17166201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60247619A Granted JPS62106651A (ja) 1985-11-05 1985-11-05 電子部品の実装構造

Country Status (1)

Country Link
JP (1) JPS62106651A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0524763A2 (en) * 1991-07-22 1993-01-27 Motorola, Inc. RF device package
JP2007234886A (ja) * 2006-03-01 2007-09-13 Compal Communications Inc 散熱構成を有する電子素子アセンブリ

Also Published As

Publication number Publication date
JPS62106651A (ja) 1987-05-18

Similar Documents

Publication Publication Date Title
US5710459A (en) Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
JPH06252285A (ja) 回路基板
JPS6376444A (ja) チツプキヤリア
JPS6042620B2 (ja) 半導体装置の封止体
JPH0846134A (ja) 半導体装置
JPS6221249A (ja) 半導体装置
JP2590521B2 (ja) チップキャリア
JPH07109867B2 (ja) 半導体チツプの冷却構造
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
JPH0426785B2 (ja)
JP3193142B2 (ja) 基 板
JPS622587A (ja) ハイパワ−用混成集積回路
JPS6220707B2 (ja)
JPH02278856A (ja) 半導体集積回路装置
JPS59198739A (ja) チツプキヤリア
JP2841945B2 (ja) 半導体装置
JPH0196952A (ja) 気密封止チツプキヤリア
JPS62189798A (ja) ハイブリツドｉｃの構成方法
JP3013612B2 (ja) 半導体装置
JPS645895Y2 (ja)
JPH03101256A (ja) 半導体装置
JPS61147554A (ja) ハイブリツドｉｃモジユ−ル
JPH0878616A (ja) マルチチップ・モジュール
JPS62152198A (ja) ハイブリツドｉｃ
JPH0627956Y2 (ja) 電子回路モジュール

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees