JPH04235603A

JPH04235603A - Ｐｃの信号トレース制御方式

Info

Publication number: JPH04235603A
Application number: JP1294191A
Authority: JP
Inventors: Kunio Tanaka; 久仁夫田中; Yoshiharu Saiki; 嘉春斎木
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 1991-01-10
Filing date: 1991-01-10
Publication date: 1992-08-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＣの信号トレース制御
方式に関し、特に任意のタイミングでトレースを行うＰ
Ｃの信号トレース制御方式に関する。

【０００２】

【従来の技術】ＰＣのシーケンス・プログラムの開発時
あるいは保守時には、不具合の原因を調査するために、
各部の信号の変化状態を知る必要がある。これらの信号
の変化状態は、ＰＣまたはＰＣと接続される数値制御装
置の表示装置に表示される。しかし、信号の変化が高速
であったり、発生の頻度が低いと、人間の目で確認する
のは困難な場合があった。そこで、所望の信号の変化状
態を一定時間毎に記憶し、それを表示装置の画面上でゆ
っくり再現する、所謂トレース制御方式が用いられてい
る。

【０００３】

【発明が解決しようとする課題】しかし、従来のトレー
ス制御方式では、トレースのタイミングを一定周期、例
えばシーケンス・プログラムの実行周期毎に行っていた
ので、図５に示すように、信号が一定周期内で一時的に
オフに変化しても、トレースの結果はすべて１となって
しまい、その変化を捉えることはできなかった。これは
、信号はそのプログラムの実行時に変化するのが多いの
に対し、従来はそれに関係なくトレースを行っていたか
らである。本発明はこのような点に鑑みてなされたもの
であり、所望の信号の変化状態を正確に知ることのでき
るＰＣの信号トレース制御方式を提供することを目的と
する。

【０００４】

【課題を解決するための手段】本発明では上記課題を解
決するために、シーケンス・プログラムの信号の変化状
態をトレースするＰＣ（プログラマブル・コントローラ
）の信号トレース制御方式において、前記シーケンス・
プログラムが格納されるプログラム記憶手段と、前記ト
レースすべき信号を格納するトレース信号記憶手段と、
前記プログラム記憶手段内のシーケンス・プログラムを
順次実行するプログラム実行手段と、前記プログラム実
行手段による前記シーケンス・プログラムの実行中、前
記シーケンス・プログラムにトレース命令が含まれてい
る場合には、前記トレース命令の前の命令に含まれる信
号を前記トレース信号記憶手段に格納するトレース実行
手段と、を有することを特徴とするＰＣの信号トレース
制御方式が提供される。

【０００５】

【作用】プログラム実行手段は、プログラム記憶手段内
のシーケンス・プログラムを順次実行する。この実行し
たシーケンス・プログラムにトレース命令が含まれてい
れば、トレース実行手段はトレース命令の前の命令に含
まれる信号をトレース信号記憶手段に格納する。したが
って、所望の信号の変化状態は全て記憶される。

【０００６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は本発明を実施するための数値制御装置（
ＣＮＣ）全体のハードウエアのブロック図である。ＰＭ
Ｃ（プログラマブル・マシン・コントローラ）２０は数
値制御装置（ＣＮＣ）１０に内蔵されている。プロセッ
サ１１は数値制御装置（ＣＮＣ）１０全体の制御の中心
となるプロセッサであり、バス１９を介して、ＲＯＭ１
３に格納されたシステムプログラムを読み出し、このシ
ステムプログラムに従って、数値制御装置（ＣＮＣ）１
０全体の制御を実行する。

【０００７】共有ＲＡＭ１２はＣＮＣ１０とＰＭＣ２０
とのデータの授受を行うためのＲＡＭであり、この共有
ＲＡＭ１２を経由して、互いにデータの授受を行う。ま
た、同時に双方からのアクセスに必要なデータを格納す
る。ＲＡＭ１４には一時的な計算データ、表示データ等
が格納される。ＣＭＯＳ１５は不揮発性メモリとして構
成され、工具補正量、ピッチ誤差補正量、加工プログラ
ム及びパラメータ等が格納される。ＣＭＯＳ１５は図示
されていないバッテリでバックアップされ、数値制御装
置（ＣＮＣ）１０の電源がオフされても不揮発性メモリ
となっているので、それらのデータはそのまま保持され
る。また、ＣＭＯＳ１５にはＰＭＣ２０側に必要なパラ
メータ等も格納されている。

【０００８】グラフィック制御回路１６は各軸の現在位
置、アラーム、パラメータ、画像データ等のディジタル
データを画像信号に変換して出力する。この画像信号は
ＣＲＴ／ＭＤＩユニット３０の表示装置３１に送られ、
表示装置３１に表示される。ＰＭＣ２０側のパラメータ
、ラダーダイヤグラム等も表示装置３１に表示すること
ができる。このときのデータはＰＭＣ２０から共有ＲＡ
Ｍ１２を経由して送られてくる。

【０００９】インタフェース１７はＣＲＴ／ＭＤＩユニ
ット３０内のキーボード３２からのデータを受けて、プ
ロセッサ１１に渡す。また、ＰＭＣ２０側へのデータも
キーボード３２から入力することができ、そのデータは
共有ＲＡＭ１２を経由して、ＰＭＣ２０側へ送られる。

【００１０】インタフェース１８は外部機器用のインタ
フェースであり、紙テープリーダ、紙テープパンチャー
、紙テープリーダ・パンチャー、プリンタ等の外部機器
４０が接続される。紙テープリーダからは加工プログラ
ムが読み込まれ、また、数値制御装置（ＣＮＣ）１０内
で編集された加工プログラムを紙テープパンチャーに出
力することができる。

【００１１】ＰＭＣ（プログラマブル・マシン・コント
ローラ）２０にはＰＭＣ用のプロセッサ２１があり、プ
ロセッサ２１はバス２５によって共有ＲＡＭ１２と接続
され、共有ＲＡＭ１２はＣＮＣ１０のバス１９に結合さ
れている。また、バス２５にはＲＯＭ２２が結合されて
いる。ＲＯＭ２２にはＰＭＣ２０を制御するための管理
プログラムとシーケンス・プログラムが格納されている
。シーケンス・プログラムは、本発明実施例ではラダー
言語で作成される。また、ＲＯＭ２２に代えて、ＲＯＭ
カセット用インタフェースを設け、ＲＯＭカセットにシ
ーケンス・プログラムを格納して、ＲＯＭカセット用イ
ンタフェースに接続する場合もある。このようにするこ
とにより、簡単にシーケンス・プログラムをレベルアッ
プしたり、シーケンス・プログラムを変更することがで
きる。

【００１２】さらに、バス２５にはＲＡＭ２３が結合さ
れており、ＲＡＭ２３には入出力信号が格納され、シー
ケンス・プログラムの実行に従って、その内容は書き換
えられていく。Ｉ／Ｏ制御回路２４はバス２５に接続さ
れ、ＲＡＭ２３に格納された出力信号をシリアル信号に
変換してＩ／Ｏユニット２６に送る。また、Ｉ／Ｏユニ
ット２６からのシリアルな入力信号をパラレル信号に変
換してバス２５に送る。その信号はプロセッサ２１によ
って、ＲＡＭ２３に格納される。

【００１３】プロセッサ２１はＣＮＣ１０から共有ＲＡ
Ｍ１２を経由して、Ｍ機能指令、Ｔ機能指令等の指令信
号を受け、一旦ＲＡＭ２３に格納し、その指令をＲＯＭ
２２に格納されたシーケンス・プログラムに従って処理
し、Ｉ／Ｏ制御回路２４を経由して、Ｉ／Ｏユニット２
６に出力する。この出力信号によって、機械側の油圧機
器、空圧機器、電磁機器が制御される。

【００１４】また、プロセッサ２１はＩ／Ｏユニット２
６からの機械側のリミットスイッチ信号、機械操作盤の
操作スイッチの信号等の入力信号を受けて、この入力信
号を一旦ＲＡＭ２３に格納する。ＰＭＣ２０で処理する
必要のない入力信号は共有ＲＡＭ１２を経由してプロセ
ッサ１１に送られる。その他の信号はシーケンス・プロ
グラムで処理し、一部の信号はＣＮＣ側へ、他の信号は
出力信号として、Ｉ／Ｏ制御回路２４を経由して、Ｉ／
Ｏユニット２６から機械側へ出力される。

【００１５】一方、シーケンス・プログラムには、各軸
の移動等を制御する命令を含めることができる。これら
の指令はプロセッサ２１によって読み出されると、共有
ＲＡＭ１２を経由して、プロセッサ１１に送られ、サー
ボモータを制御する。同様にして、スピンドルモータ等
もＰＭＣ側からの指令で制御することもできる。ＲＯＭ
２２に格納されたシーケンス・プログラム、ＲＡＭ２３
に格納された入出力信号はＣＲＴ／ＭＤＩユニット３０
の表示装置３１に表示することができる。また、シーケ
ンス・プログラムの実行中にトレースされた信号も表示
装置３１に表示される。

【００１６】図３は本発明の信号トレース制御方式の具
体的な命令方法を示すラダー図である。今、例えばネッ
ト５の各信号Ａ，Ｂ，Ｃのオン・オフ状態をトレースし
たい場合、その後ろのネット６にトレース命令ＴＲＡＣ
Ｅ５を入れる。ＰＭＣ２０のＣＰＵ２１は、このトレー
ス命令ＴＲＡＣＥ５を読み込むと同時に、その時点での
信号Ａ，Ｂ，Ｃのオン・オフの状態をＲＡＭ２３にトレ
ースする。

【００１７】図１はこのＣＰＵ２１による信号トレース
制御方式の手順を具体的に表す概念図である。図中、１
はＲＡＭ２３内に確保されたプログラム記憶領域であり
、ラダー・プログラムが記憶されている。２はこのラダ
ー・プログラムのうちトレースすべき信号を格納するト
レース信号記憶領域である。

【００１８】プログラム実行手段３は、プログラム記憶
領域１内のプログラムを順次実行していく。そして、ア
ドレスｎ＋３にあるトレース命令１ｄ、すなわちＴＲＡ
ＣＥ５を実行する。これと同時にトレース実行手段４は
、トレース命令１ｄで指定された各アドレスｎ，ｎ＋１
，ｎ＋２の命令１ａ，１ｂ，１ｃに含まれる信号、すな
わち、図３におけるネット５の各信号Ａ，Ｂ，Ｃのオン
・オフ状態を、それぞれトレース信号記憶手段２の各所
定のビット領域２ａ，２ｂ，２ｃに格納する。

【００１９】こうして、トレース実行手段４は、トレー
ス命令のネットの前段のネットの信号を次々にトレース
信号記憶領域２に格納していく。そして、このトレース
信号記憶領域２の内容を後で表示装置３１に表示するこ
とにより、信号の変化状態を確認することができる。な
お、トレースの指定は、ネット単位に限らず、トレース
命令の前段の命令に含まれる信号、すなわち図３で言え
ば、信号Ｃのみでもよい。このために、トレース命令に
信号を指定できるようにする必要がある。

【００２０】このように、トレースしたい信号を含む命
令のすぐ後ろでトレース命令を行うことにより、任意の
タイミングでトレースを行うことができる。すなわち、
通常、信号のオン・オフ状態が変化しやすい命令実行の
直後にトレースを行うことにより、図４のタイムチャー
トに示すように、信号の変化を正確に捉えることができ
る。

【００２１】

【発明の効果】以上説明したように本発明では、プログ
ラム実行手段が実行したシーケンス・プログラムにトレ
ース命令が含まれていれば、トレース実行手段はトレー
ス命令の前の命令に含まれる信号をトレース信号記憶手
段に格納する。したがって、任意のタイミングでトレー
スを行うことができるので、所望の信号の変化状態を正
確に捉えることができる。

【図面の簡単な説明】

【図１】本発明の信号トレース制御方式の概念図である
。

【図２】本発明を実施するための数値制御装置（ＣＮＣ
）全体のハードウエアのブロック図である。

【図３】表示画面上でのラダー図の表示例である。

【図４】本発明の信号トレース制御方式のタイムチャー
トである。

【図５】従来の信号トレース制御方式のタイムチャート
である。

【符号の説明】

１　　プログラム記憶領域２　　トレース信号記憶領域３　　プログラム実行手段４　　トレース実行手段

Claims

【特許請求の範囲】

【請求項１】　　シーケンス・プログラムの信号の変化
状態をトレースするＰＣ（プログラマブル・コントロー
ラ）の信号トレース制御方式において、前記シーケンス
・プログラムが格納されるプログラム記憶手段と、前記
トレースすべき信号を格納するトレース信号記憶手段と
、前記プログラム記憶手段内のシーケンス・プログラム
を順次実行するプログラム実行手段と、前記プログラム
実行手段による前記シーケンス・プログラムの実行中、
前記シーケンス・プログラムにトレース命令が含まれて
いる場合には、前記トレース命令の前の命令に含まれる
信号を前記トレース信号記憶手段に格納するトレース実
行手段と、を有することを特徴とするＰＣの信号トレー
ス制御方式。
【請求項２】　　前記シーケンス・プログラムはラダー
・プログラムであり、前記プログラム実行手段による前
記ラダー・プログラムの実行中、前記ラダー・プログラ
ムにトレース命令が含まれている場合には、前記トレー
ス実行手段は前記トレース命令の前のネットの命令に含
まれる信号を前記トレース信号記憶手段に格納すること
を特徴とする請求項１記載のＰＣの信号トレース制御方
式。