JPH04219006A - リミッタ／コンプレッサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は例えばＰＣＭオーディオ信号等のデジタルオー
ディオ信号をリミッタ処理あるいはコンプレッサ処理す
る際のサチユレーシンヨン不良を除去するリミッタ／コ
ンプレッサ装置に関する。

（従来の技術） 従来のオーディオ信号はアナログ的に記録再生されてい
たが、近年コンパクトディスク、８ミリＶＴＲ、Ｒ−Ｄ
ＡＴといった装置が普及し、これらの装置においてはオ
ーディオ信号がデジタル的に記録再生されるので、より
高品質の音を楽しむことができるようになってきた。

ところで、アナログオーディオ信号波形をリミッタ処理
したりコンプレス処理するには、入力レベルより大きな
電源電圧を用いれば所望のリミッタ／コンプレス特性曲
線をサチュレーシヨン不良を起さずに実現できることが
知られている。

さて、デジタルオーディオ信号を処理する信号レベル処
理装置について述べる。

第７図〜第９図は信号レベル処理装置の第１〜第３機能
ブロック図、第１０図、第１３図はそれぞれ信号レベル
処理装置を応用したオーディオ信号処理装置のブロック
図、第１１図（ａ）、（ｂ）は第１０図に示す信号レベ
ル処理装置の要部であるＣＰＵ１７の動作を表わすフロ
ーチャート、第１２図は第７図〜第９図に示す信号レベ
ル処理装置の入出力特性図である。

ここで述べる信号レベル処理装置は、ディジタルオーデ
ィオ信号をリミッタ処理あるいはコンプレス処理する場
合に、装置内の基準レベルと装置に供給されるディジタ
ルオーディオ信号の入力レベルとの差に関する関数を演
算し、この演算結果を入力レベルで除して利得係数を求
めこれを活用して上記の各処理を行なうことにより所望
の入出力特性を選択して、高品質なディジタルオーディ
オ信号が得られるように構成したものである。

第１０図は後述する信号レベル処理装置を応用したオー
ディオ信号処理装置のブロック図であり、同図に示すよ
うに、入力端子１１より供給されたディジタル信号は受
信部１２において例えばＮＲＺ信号に復調される。所謂
セルフクロック方式の場合、受信部１２は受信データか
らクロック成分を抽出しＰＬＬ回路１３に供給する。

ＰＬＬ回路１３はこのクロックに同期して連続するクロ
ックパルスを生成し受信部１２に供給する。受信部１２
はこのクロックパルスに同期して復調を行ない、復調し
たデータをディジタルシグナルプロセッサ（ＤＳＰ）１
４Ｌ１、１４Ｒ１の各入力端子ａ１に供給する（この場
合、各入力端子ａ２は使用されない）。

ＤＳＰ１４Ｌ１は左右ステレオ信号のうち左チャンネル
のオーディオ信号を、ＤＳＰ１４Ｒ１は右チャンネルの
オーディオ信号を、例えばＦＩＲディジタルフィルタ演
算することにより各々イコライザ処理した後、出力端子
ｂ、ｃより出力する。

ＤＳＰ１４Ｌ１とＤＳＰ１４Ｒ１の各出力端子をより出
力されたデータはＤＳＰ１４Ｌ２とＤＳＰ１４Ｒ２の各
入力端子ａ１に供給され、ＤＳＰ１４Ｌ１とＤＳＰ１４
Ｒ１の各出力端子ｃより出力されたデータは、ＤＳＰ１
４Ｌ２とＤＳＰ１４Ｒ２の各入力端子ａ２に供給される
。

ＤＳＰ１４Ｌ２とＤＳＰ１４Ｒ２は左右チャンネルのオ
ーディオ信号をリミッタ処理あるいはコンプレッサ処理
して得た信号を出力端子ｃより出力する。これらのＤＳ
Ｐ１４Ｌ２とＤＳＰ１４Ｒ２より出力されたデータは送
信部２０に供給され、再び伝送に適した所定のフォーマ
ットに変調（例えばバイフェイズ変調）された後、出力
端子２１より図示せぬ回路（例えばディジタルアンプ）
にシリアルに出力される。

上記した受信部１２はＤＳＰ１４Ｌ１、ＤＳＰ１４Ｌ２
、ＤＳＰ１４Ｒ１、ＤＳＰ１４Ｒ２（以下ＤＳＰ１４Ｌ
１乃至ＤＳＰ１４Ｒ２と略す）、送信部２０にシステム
クロックＸＣＬＫ、同期信号ＳＹＮＣ等を各々供給する
。

操作部１５は複数の押釦スイッチ（図示せず）を有して
おり、所望のイコライザ特性、リミッタ特性あるいはコ
ンプレッサ特性を得るために操作される。ＣＰＵ１７は
この操作に対応した表示をＣＲＴ、ランプ、ＬＥＤ等よ
りなる表示部１６に表示させると共に、ＲＯＭ１８から
所定のプログラムを読み出し指定された特性を実現させ
るべく、ＤＳＰ１４Ｌ１乃至ＤＳＰ１４Ｒ２に種々の制
御信号を出力しそれらを制御する。このときＲＡＭ１９
に必要なデータが記憶されまた読み出される。

第１１図（ａ）はＣＰＵ１７の動作のメインルーチンで
あり、同図に示すように、スタートするとＣＰＵ１７が
初期設定され（ステップ１０１）、次いでＤＳＰ１４Ｌ
１乃至ＤＳＰ１４Ｒ２が初期設定される（ステップ１０
２）。次に操作部１５における複数の押釦スイッチの操
作状態が判定され（ステップ１０３）、オフのとき一定
時間待機する状態が繰り返される（ステップ１０４）。

押釦スイッチがオンのとき押釦スイッチによる設定値が
読み込まれる（ステップ１０５）。次いでＲＯＭ１８に
予め記憶されているパラメータ（信号処理に用いる）の
うち、押釦スイッチの操作に対応するものが選択され、
それが順次、ＤＳＰ１４Ｌ１乃至ＤＳＰ１４Ｒ２に内蔵
されているパラメータメモリ（図示せず）にアドレス情
報と共に書き込まれる（ステップ１０６〜１０８）。

続いてＣＰＵ１７は切換信号ＡＤを発生し（ステップ１
０９）、さらに表示部１６にデータを送出する（ステッ
プ１１０）。

第１１図（ｂ）はＣＰＵ１７の動作の割込みルーチンで
あり、割込みが発生するとＣＰＵ１７はパルスＣＳｄを
発生し（ステップ２０１）、上述したメインルーチンに
戻る。このパルスＣＳｄがＣＰＵ１７から受信部１２に
所定の時間間隔毎に送出される。

さて、第７図〜第９図に夫々示す機能ブロック図は上記
したＤＳＰ１４Ｌ２又はＤＳＰ１４Ｒ２において実行さ
れるリミッタ処理あるいはコンプレス処理の機能を具現
化したものである。以下の説明においてはこの機能を回
路等に置換したものについて説明する。

信号レベル処理装置の第１機能ブロックは、第７図に示
すように、絶対値回路３２、コンパレータ（ＣＯＭＰ）
３３、演算回路３４、差演算回路３５、乗算回路３６、
遅延回路（ＤＥＬＡＹ）３７から構成されている。３１
は入力端子、３８は出力端子である。

絶対値回路３２は入力端子３１から供給される入力信号
（ディジタルデータ）Ｘｉｎのレベルの絶対値Ｌｉｎを
検出出力する。上記したコンパレータ３３は絶対値回路
３２から供給される絶対値Ｌｉｎを所定のスレッシュホ
ールドレベル（基準レベル）Ｌｔｈ＝Ｌ１と比較する。

絶対値Ｌｉｎがこの基準レベルＬ１より小さいときは、
後述するスイッチ４１の可動接点を同図中下側（係数０
を出力する係数回路４２側）の固定接点に切換える旨の
制御信号をスイッチ４１に出力する。これによって、上
記した演算回路３４の出力はゼロになるので遅延回路３
７を介して乗算回路３６に供給される入力信号Ｘｉｎは
乗算回路３６内の後述する乗算器４９にて係数１を乗じ
られた後増幅器５０で利得ｇで増幅されて出力される。

この結果、信号レベル処理装置の入出力特性は第１２図
の領域β（線形領域）となつて、リミッタ処理あるいは
コンプレス処理はなされない。

また、絶対値Ｌｉｎが基準レベルＬ１より大きいときに
は、スイッチ４１の可動接点を同図中上側（減算回路４
０の出力側）の固定接点に切換える旨の制御信号をスイ
ッチ４１に出力する。これによって、上記した演算回路
３４の出力は後述する演算結果（１／Ｌｉｎ）・（ｋ１
Δ２）となる結果、得られる入出力特性は第１２図の領
域α（非線形領域）となり、この特性図より明らかなよ
うに、入力信号Ｘｉｎはコンプレス又はリミットされる
ことになる。

上記した演算回路３４は基準レベル発生回路（ＲＥＦ）
３９、減算回路４０、スイッチ４１、係数回路４２、４
３、乗算器４４、４５、除算器（ＤＩＶ）４６から構成
されている。

そして、入力信号Ｘｉｎのレベルの絶対値Ｌｉｎが基準
レベルＬ１より大きいとき、入力信号Ｘｉｎの絶対値Ｌ
ｉｎレベルと基準レベルＬ１との差に関する関数を演算
し（Ｌｉｎ−Ｌ１＝Δ、ｋ１Δ２）、その演算結果を入
力信号Ｘｉｎのレベルで除して得た演算結果（１／Ｌｉ
ｎ）・（ｋ１Δ２）を出力する。

詳しくは、基準レベル発生回路３９は基準レベルＬ１を
減算回路４０に供給しており、減算回路４０は絶対値Ｌ
ｉｎと基準レベルＬ１との差の値（Ｌｉｎ−Ｌ１＝Δ）
をスイッチ４１を介して乗算器４４に供給し、乗算器４
４はこの値Δを２乗して乗算出力Δ２を乗算器４５に供
給し、そしてここで出力Δ２に係数回路４３から供給さ
れる係数ｋ１が乗算された乗算出力（ｋ１Δ２）を得る
。

この乗算出力（ｋ１Δ２）は除算器４６に供給され、こ
こで乗算出力（ｋ１Δ２）を上記した入力信号Ｘｉｎの
絶対値Ｌｉｎで除算して得た除算出力（１／Ｌｉｎ・（
ｋ１Δ２））を得ることができる。

この値が上記した演算回路３４の演算結果となる。

上記した差演算回路３５は係数１を出力する係数回路４
７と上記した演算回路３４の演算結果が供給される減算
回路４８から構成されており、この係数１と演算回路３
４の演算結果との差を求めて得た差演算出力（１−（１
／Ｌｉｎ）・（ｋ１Δ２））を上記した乗算回路３６へ
出力する。

上記した乗算回路３６は乗算器（ＭＰＹ）４９と増幅器
（ＡＭＰ）５０から構成されており、乗算器４９は遅延
回路３７にて所定サンプリング時間遅延された入力信号
Ｘｉｎに差演算回路３５からの差演算出力（１−（１／
Ｌｉｎ）・（ｋ１△２））を乗じる。

このとき、遅延時間がゼロであると仮定すると、Ｘｉｎ
≧０のとき、 Ｌｉｎ＝Ｘｉｎであるから、 Ｘｉｎ・（１−（１／Ｌｉｎ）・（ｋ１Δ２））の乗算
出力が得られ、また、Ｘｉｎ＜０のとき、の乗算出力が
得られる。

遅延時間がゼロでない場合は、上式（１）、（２）とは
ならないので、入力信号Ｘｉｎの絶対値Ｌｉｎのレベル
に応じて遅延信号（乗算器４９の入力信号）の利得を変
えることができ、従って、急激なレベル変動がある入力
信号Ｘｉｎが遅延回路３７を通つてきても、上式（１）
、（２）のような減算加算を等価的に行ないながらもコ
ンプレス又はリミットすることが可能になる。

こうして、第１２図に示す入出力特性Ｑ１が得られ、さ
らにこの乗算出力は増幅器５０に供給され、ここで利得
ｇで増幅されることによつて、同図に示す入出力特性Ｑ
２を有する信号が出力端子３８から出力される。

また、信号レベル処理装置の第２機能ブロックは、第８
図に示すように、絶対値回路３２、コンパレータ（ＣＯ
ＭＰ）３３、演算回路５１、差演算回路５２、遅延回路
（ＤＥＬＡＹ）５３、増幅回路５４から構成されている
。前述したものと同一構成部分には同一符号を付し、そ
の説明を省略する。

絶対値回路３２の出力である絶対値Ｌｉｎが基準レベル
Ｌ１より小さいときは、コンパレータ３３は後述するス
イッチ５６の可動接点を同図中左側（係数０を出力する
係数回路５５側）の固定接点に切換える旨の制御信号を
スイッチ５６に出力する。これにより上記した演算回路
５１の出力はゼロとなり、遅延回路５３を介して所定サ
ンプリング時間遅延された入力信号Ｘｉｎは増幅回路５
４にて差演算回路５２からの利得ｇで増幅された後、出
力される。これによって得られる入出力特性は第１２図
の領域β（線形領域）となり、リミッタ処理あるいはコ
ンプレス処理はなされない。

また、絶対値Ｌｉｎが基準レベルＬ１より大きいときに
は、コンパレータ３３はスイッチ５６の可動接点を同図
中右側（係数ｋ１を出力する係数回路４３側）の固定接
点に切換える旨の制御信号をスイッチ５６に出力する（
この場合、上記した演算回路５１の出力は後述した値と
なるので、得られる入出力特性は第１２図の領域α（非
線形領域）となり、入力信号Ｘｉｎはコンプレス又はリ
ミットされることになる。

上記した演算回路５１は基準レベル発生回路（ＲＥＦ）
３９、減算回路４０、係数回路４３、５５、乗算器４４
、４５、５７、除算器（ＤＩＶ）４６、スイッチ５６か
ら構成されている。そして、絶対値Ｌｉｎが基準レベル
Ｌ１より大きいとき、入力信号Ｘｉｎのレベルと基準レ
ベルＬ１との差に関する関数を演算し（Ｌｉｎ−Ｌ１＝
Δ、ｋ１Δ２）、この演算結果を入力信号Ｘｉｎのレベ
ルで除すると共に、この値に係数ｇを乗じて得た信号（
ｇ（１／Ｌｉｎ）・（ｋ１Δ２））を出力する。

上記した差演算回路５２は係数ｇを出力する係数回路５
８と減算回路４８から構成されており、係数ｇと演算回
路５１の演算出力との差を求めて得た差演算出力（ｇ−
（１／Ｌｉｎ）・（ｋ１Δ２））を出力する。

上記した増幅回路５４は遅延回路５３にて所定時間遅延
された入力信号Ｘｉｎを差演算回路５２の差演算出力（
ｇ−（１／Ｌｉｎ）・（ｋ１Δ２））を利得として用い
て増幅された後、出力端子３８から出力される。

さらに、信号レベル処理装置の第３機能ブロックは、第
９図に示すように、絶対値回路３２、コンパレータ（Ｃ
ＯＭＰ）３３、遅延回路（ＤＥＬＡＹ）４５、増幅回路
５４、演算回路５９、差演算回路６０、乗算回路６１か
ら構成されている。

前述したものと同一構成部分には同一符号を付し、その
説明を省略する。

絶対値回路３２の出力である絶対値Ｌｉｎが基準レベル
Ｌ１より小さいときは、コンパレータ３３はスイッチ４
１の可動接点を同図中下側（係数０を出力する係数回路
４２側）の固定接点に切換える旨の制御信号をスイッチ
４１に出力する。これによつて上記した演算回路５９の
出力はゼロになるので、遅延回路４５を介して所定時間
遅延された入力信号Ｘｉｎは増幅回路５４にて乗算算回
路６１からの利得ｇで増幅された後出力される。これに
よって得られる入出力特性は第１２図の領域β（線形領
域）となり、リミッタ処理あるいはコンプレス処理はな
されない。

また、絶対値Ｌｉｎが基準レベルＬ１より大きいとき、
コンパレータ３３はスイッチ４１の可動接点を同図中上
側の固定接点に切換える旨の制御信号をスイッチ４１に
出力する（この場合、上記した演算回路５９の出力に応
じた入出力特性は第１２図の領域α（非線形領域）とな
る。この特性図より明らかなように、この場合入力信号
はコンプレスあるいはリミットされることになる）。

上記した演算回路５９は基準レベル発生回路（ＲＥＦ）
３９、減算回路４０、スイッチ４１、係数回路４２、６
３、乗算器４４、４５、除算器（ＤＩＶ）６２から構成
されている。そして、入力信号Ｘｉｎの絶対値Ｌｉｎが
基準レベルＬ１より大きいとき、入力信号Ｘｉｎのレベ
ルと基準レベルＬ１との差に関する関数を演算し（Ｌｉ
ｎ−Ｌ１＝Δ、ｋ１Δ２）、その演算結果を入力信号Ｘ
ｉｎのレベルで除して得た演算出力（１／Ｌｉｎ）・（
ｋ１Δ２）を出力する。

上記した差演算回路６０は係数１を出力する係数回路４
７と減算回路４８から構成されており、この係数１と演
算回路５９の演算出力との差を求めて得た差演算出力（
１−（１／Ｌｉｎ）・（ｋ１Δ２））を出力する。

上記した乗算回路６１は乗算器６４と係数ｇを出力する
係数回路６５から構成されており、この係数ｇと差演算
回路６０の出力とを乗算する。

上記した増幅回路５４は遅延回路５３にて所定の時間遅
延された所定時間遅延された入力信号Ｘｉｎに乗算回路
６１の出力を増幅利得として増幅した後、出力端子３８
から出力される。

上記した関数の例として（Δ２）のようにΔの２次関数
をもって説明したが、Δの３次以上の関数例えば（ｋ１
Δ２＋ｋ２Δ３）をもって自由な入出力特性を得るよう
にしても良いし、逆にコンプレスのレシオが１００：１
のように大きい場合の特性の実現性はΔの１次関数で実
施するなど関数はΔ２に限るものではない。

また、上記した演算回路３４、５１、５９においては上
述したように係数ｋ１の与え方は種々あるのであって、
最終的に、 を求めるような構成にすれば良い。

さらに、入力信号Ｘｉｎのレベル検出は絶対値Ｌｉｎで
説明したが、これに限るものではなく整流回路であれば
良く、時定数をつけることも可能であることは言うまで
もない。

さて、上述した第７図〜第９図に夫々示す機能ブロック
図は、第１０図に示したＤＳＰ１４Ｌ１又はＤＳＰ１４
Ｒ１の出力端子を又は出力端子ｃのうちのいずれか一方
から出力されるデータ（左右チャンネルのディジタルオ
ーディオ信号のうちの一方のチャンネルに応じたデータ
）Ｘｉｎをリミッタあるいはコンプレス処理することに
ついて述べたものであるが、他方のチャンネルに応じた
データの処理の説明がなされていない。

そこで、ここでは、ＤＳＰ１４Ｌ１又はＤＳＰ１４Ｒ１
の２出力端子ｂ、ｃから出力される２データをリミッタ
あるいはコンプレス処理することについてつぎに述べる
。前述したものと同一構成部分には同一符号を付し、そ
の説明を省略する。

第１３図において、ＤＳＰ１４Ｌ１又はＤＳＰ１４Ｒ１
の出力端子をから出力される入力信号Ｘｉｎは入力端子
３１（ＤＳＰ１４Ｌ２又はＤＳＰ１４Ｒ２の入力端子ａ
１に対応）へ出力され、また、ＤＳＰ１４Ｌ１又はＤＳ
Ｐ１４Ｒ１の出力端子ｃから出力される入力信号Ｘ２ｉ
ｎは入力端子３１０（ＤＳＰ１４Ｌ２、１４Ｒ２の各入
力端子ａ２に対応）へ出力される。

絶対値回路３２は入力端子３１から供給される入力信号
（ディジタルデータ）Ｘｉｎのレベルの絶対値Ｌｉｎを
検出出力し、また絶対値回路３２０は入力端子３１０か
ら供給される入力信号（ディジタルデータ）Ｘ２ｉｎの
レベルの絶対値Ｌ２ｉｎを検出出力する。最大値選択回
路（ＭＡＸＳＥＬ）１００は入力信号Ｘ２ｉｎの絶対値
Ｌ２ｉｎと入力信号Ｘｉｎの絶対値Ｌｉｎとの最大値を
選択して得た最大値選択出力をコンパレータ３３及び演
算回路３４、５１、５９に供給しここからの出力信号を
差演算回路、乗算回路等にて遅延回路４５を介して所定
時間遅延された入力信号（ディジタルデータ）Ｘｉｎと
上述したのと同様な演算を行なった後、出力端子３８（
ＤＳＰ１４Ｌ２又はＤＳＰ１４Ｒ２の出力端子Ｃに対応
）から出力される。

これにより、左右２チャンネルの演算回路３４、５１、
５９の出力は一致し、音量バランスは一定に保たれる。

同図中、３５＋３６は差演算回路３５と乗算回路３６と
の機能を有するものであり、以下同様に、５２＋５４は
差演算回路５２と増幅回路５４との機能、６０＋６１＋
５４は差演算回路６０と乗算回路６１と増幅回路５４と
の機能を有している。

（発明が解決しようとする課題） 上述した信号レベル処理装置において、デジタル信号波
形をリミッタ処理したり、コンプレス処理するには、演
算上のオーバーフローが発生するため、所望のリミッタ
／コンプレス特性曲線の種類によってはサチュレーショ
ンの制約から所望の特性曲線が得られない問題があつた
。

例えば、第６図に示す特性曲線Ｑ２を実現するときには
、入力レベルの最大値と出力レベルの最大値が略一致す
るから、入力レベルが最大値を越える、つまり過大入力
が発生するとしてもこれをサチュレーションさせること
によつて、出力は最大値をとり、出力もサチュレーショ
ンすることになるから、１：１の入出力特性曲線が実現
できサチュレーション不良は生じない（第３図（ａ）に
対応する。同図中破線で示すのは１：１の入出力特性）
。これは記録メディアにできるだけ入力レベルを大きく
記録するために不可欠の特性である。

しかし、入力レベルの最大値と出力レベルの最大値が一
致しない入出力特性曲線の場合（第３図（ｂ）に対応す
る。同図中破線で示すのは折線状の入出力特性）、例え
ばその一例の特性曲線が第３図（ｃ）に示すものとし、
所定レベル以上で過大入力をサチュレーションさせると
、得られる出力は最大値Ｙｍを維持し続けるからサチュ
レーション不良が発生する（即ちスレッシュホールドレ
ベルＶｔｈを越える入力（Ｐ１−Ｐ２）は、（Ｐ１−Ｐ
３）の出力が得られない問題があった（しかし、特性曲
線Ｓ３の延長線上のＰ３がＰ２の位置にくるように特性
曲線Ｓ３を同図中下方向に平行移動すればサチュレーシ
ョン不良は回避できる）。

そこで本発明になるリミッタ／コンプレッサ装置は、過
大入力があってもサチュレーション不良が発生しないよ
うに、後述する語長拡張手段、レベル増強手段、語長縮
小手段を備えることによって、第３図（ｄ）に示す特性
曲線Ｓ４〜Ｓ６を同図中下方向に平行移動させて特性曲
線Ｓ７にすることにより、サチュレーション不良が発生
しない入出力特性曲線を得ようとするものである。この
結果、例えば放送局等の信号伝送メディアで不可欠とさ
れる、小レベルの入力を明瞭度良く再生できる。

（課題を解決するための手段） 上記した課題を解決するために、本発明は、下記の（１
）〜（６）の構成になるリミッタ／コンプレッサ装置を
提供する。

（１）入力デジタル信号の語長を拡張する語長拡張手段
と、 上記語長拡張手段よりの出力信号をレベル増強するレベ
ル増強手段と、 上記レベル増強手段よりの出力信号をリミッティングま
たはコンプレッシングするリミッタ／コンプレッサ手段
と、 上記リミッタ／コンプレッサ手段よりの出力信号をもと
の語長に縮小する語長縮小手段とを有することを特徴と
するリミッタ／コンプレッサ装置。

（２）上記語長拡張手段は上記レベル増強手段でレベル
増強可能なレベルで飽和しない十分なヘッドマージをも
つことを特徴とする請求項（１）記載のリミッタ／コン
プレッサ装置。

（３）入力デジタル信号の語長を拡張する語長拡張手段
と、 上記語長拡張手段よりの出力信号をレベル増強するレベ
ル増強手段と、 上記レベル増強手段よりの出力信号を拡張されたスレッ
シュホールドレベルでリミッティングまたはコンプレッ
シングするリミッタ／コンプレッサ手段と、 上記リミッタ／コンプレッサ手段よりの出力信号を減衰
する減衰手段と、 上記減衰手段よりの出力信号をもとの語長に縮小する語
長縮小手段とよりなることを有することを特徴とするリ
ミッタ／コンプレッサ装置。

（４）入力デジタル信号を所定の値減衰する減衰手段と
、 上記減衰手段よりの出力信号を正方向にレベルシフトす
るレベル制御手段と、 上記レベル制御手段よりの出力信号を上記入力デジタル
信号の小数点のレベルに基づいて計算して得たスレッシ
ュホールドレベルでリミッティングまたはコンプレッシ
ングするリミッタ／コンプレッサ手段と、 上記リミッタ／コンプレッサ手段よりの出力信号を上記
減衰手段の減衰量と相補的な増幅量で増幅してもとの上
記入力デジタル信号の値に戻す増幅手段とを有し、 上記リミッタ／コンプレッサ手段のスレッシュホールド
レベルを正方向にレベルシフト可能とするよう構成した
ことを特徴とするリミッタ／コンプレッサ装置。

（５）入力デジタル信号のレベルを可変する第１のレベ
ル可変部と、イコライザ部と、上記第１のレベル可変部
よりの出力信号をリミッティングまたはコンプレッシン
グするリミッタ／コンプレッサ部と、第２のレベル可変
部と、信号切換制御部とを備えたリミッタ／コンプレッ
サ装置であって、上記信号切換制御部が第１の信号切換
制御状態のとき、上記第１のレベル可変部よりの出力信
号は上記リミッタ／コンプレッサ部を介して上記イコラ
イザ部に供給され、必要に応じて上記第２のレベル可変
部にて最終レベル調整されて出力され、上記信号切換制
御部が第２の信号切換制御状態のとき、上記第１のレベ
ル可変部よりの出力信号は上記第１のレベル可変部にて
設定されたレベルに加え、所定量減衰処理された後、上
記イコライザ部を介して上記リミッタ／コンプレッサ部
に供給され、上記第２のレベル可変部にて設定されたレ
ベルに加え、上記減衰量と相補的な増幅量で増幅しても
との上記入力デジタル信号の値に戻すことにより、上記
リミッタ／コンプレッサ手段のスレッシュホールドレベ
ルを上記第１及び第２の信号切換制御状態との間で可変
とするよう構成したことを特徴とするリミッタ／コンプ
レッサ装置。

（６）入力デジタル信号のレベルを可変する第１のレベ
ル可変部と、 上記第１のレベル可変部よりの出力信号が供給されるイ
コライザ部と、 上記イコライザ部よりの出力信号をリミッティングまた
はコンプレッシングするリミッタ／コンプレッサ部と、 上記リミッタ／コンプレッサ部よりの出力信号が供給さ
れる第２のレベル可変部とを有し、上記第１及び第２の
レベル可変部の各レベル設定部及び上記リミッタ／コン
プレッサ部のスレッシュホールドレベル設定部で設定さ
れた第１の設定値で動作されると共に、上記リミッタ／
コンプレッサ部のスレッシュホールドレベル設定部で設
定された値に基づいて上記第１及び第２のレベル可変部
の各設定部の値を設定可能とするよう構成したことを特
徴とするリミッタ／コンプレッサ装置。

（実施例） 以下、本発明になるリミッタ／コンプレッサ装置につき
第１図〜第６図に沿つて説明する。前述したものと同一
構成部分には同一符号を付し、その説明を省略する。

第１図、第２図は本発明になるリミッタ／コンプレッサ
装置の第１、第２実施例ブロック構成図、第３図（ａ）
〜（ｄ）はそれぞれ本発明を説明する入出力特性図、第
４図は本発明になるリミッタ／コンプレッサ装置の機能
ブロック図、第５図（ａ）〜（ｃ）は第１図、第２図に
示すリミッタ／コンプレッサ装置の動作を説明するため
の図、第６図は正のスレッシュホルド電圧Ｖｔｈを説明
する図である。

本発明になるリミッタ／コンプレッサ装置は、第１０図
に示したＤＳＰ１４Ｌ２とＤＳＰ１４Ｒ２の信号処理に
それぞれ用いられるものであり、また機能は第４図に示
すもの、そしてそのブロック構成図は第１図、第２図に
示すものである。

さて、本発明になるリミッタ／コンプレッサ装置は、第
１０図に示すＤＳＰ１４Ｌ１とＤＳＰ１４Ｒ１の各出力
端子ｂより出力されたデータ（入力デジタル信号）がＤ
ＳＰ１４Ｌ２とＤＳＰ１４Ｒ２の各入力端子ａ１に供給
され、ＤＳＰ１４Ｌ１とＤＳＰ１４Ｒ１の各出力端子ｃ
より出力されたデータ（入力デジタル信号）は、ＤＳＰ
１４Ｌ２とＤＳＰ１４Ｒ２の各入力端子ａ２に供給され
る。

ＤＳＰ１４Ｌ２は、第１図に示すように、左チャンネル
の入力デジタルオーディオ信号の語長（第５図（ａ）に
示す１６ビットの語長）を上位ビット方向に２４ビット
拡張し、４０ビットの語長を有する信号（第５図（ｂ）
に示す信号）を出力する語長拡張手段２０２と、語長拡
張手段２０２よりの出力信号をレベル増強するレベル増
強手段２０３と、レベル増強手段２０３よりの出力信号
を第６図に示すようにリミッティングまたはコンプレッ
シングするリミッタ／コンプレッサ手段２０４と、リミ
ッタ／コンプレッサ手段２０４よりの出力信号をその最
上位ビットが語長拡張手段２０２の入力デジタル信号の
最上位ビットと等しくなるよう（第５図（ｃ）に示す信
号）、語長を縮小する語長縮小手段２０５とを有する。

そして、左チャンネルのデジタルオーディオ信号をリミ
ッタ処理あるいはコンプレッサ処理して得た信号は出力
端子ｃより出力される。コントローラ２０６は、複数の
押釦スイッチを有し所望のイコライザ特性、リミッタ特
性あるいはコンプレッサ特性を得るために操作される操
作部１５、ＣＲＴ、ランプ、ＬＥＤ等よりなる表示部１
６、操作部１５の操作に対応した表示を表示部１６に表
示させると共に、ＲＯＭ１８から所定のプログラムを読
み出し指定された特性を実現させるべく、ＤＳＰ１４Ｌ
１乃至ＤＳＰ１４Ｒ２に種々の制御信号を出力しそれら
を制御するＣＰＵ１７から構成される。

また、上記した語長拡張手段２０２はレベル増強手段２
０３でレベル増強可能なレベルで飽和しない十分なヘッ
ドマージを有している。

さらに、ＤＳＰ１４Ｌ２は、第２図に示すように、リミ
ッタ／コンプレッサ手段２０４と語長縮小手段２０５と
の間に減衰手段２０９を介挿する構成でも良い。ここで
減衰手段２０９はリミッタ／コンプレッサ手段２０４よ
りの出力信号を所定量減衰する。

上記したのは、ＤＳＰ１４Ｌ２についてのものであるが
、ＤＳＰ１４Ｒ２についてもこれと同様に構成されるこ
とは言うまでもない。

つぎに、第４図に示す本発明のリミッタ／コンプレッサ
装置の機能について説明する。

同図に示すように、本発明になるリミッタ／コンプレッ
サ装置の機能は、絶対値回路３２、コンパレータ（ＣＯ
ＭＰ）３３、差演算回路３５、乗算回路３６、遅延回路
（ＤＥＬＡＹ）３７、演算回路２０８、低域フィルタ回
路２０９から大略構成されている。３１は入力端子、３
８は出力端子である。

絶対値回路３２は入力端子３１から供給される入力信号
（ディジタルデータ）Ｘｉｎのレベルの絶対値Ｌｉｎを
検出出力する。上記したコンパレータ３３は絶対値回路
３２から供給される絶対値Ｌｉｎを所定のスレッシュホ
ールドレベルＶｔｈと比較する。絶対値Ｌｉｎがこのレ
ベルＶｔｈより小さいときは、スイッチ４１の可動接点
を同図中下側（係数０を出力する係数回路４２側）の固
定接点に切換える旨の制御信号をスイッチ４１に出力す
る。これによつて、上記した演算回路２０８の出力はゼ
ロになるので遅延回路３７を介して乗算回路３６に供給
される入力信号Ｘｉｎは乗算回路３６内の乗算器４９に
て低域フィルタ２０９を介して得た係数１を乗じられた
後、増幅器５０で利得ｇで増幅されて出力される。この
結果、入出力特性はリミッタ処理あるいはコンプレス処
理はなされない。

また、絶対値ＬｉｎがスレッシュホールドレベルＶｔｈ
より大きいときには、スイッチ４１の可動接点を同図中
上側（減算回路４０の出力側）の固定接点に切換える旨
の制御信号をスイッチ４１に出力する。これによって、
上記した演算回路２０８の出力は演算結果（（１／Ｌｉ
ｎ）・（ｐΔ＋ｑΔ２））となる結果、得られる入出力
特性はコンプレス又はリミットされることになる。

上記した演算回路２０８は基準レベル発生回路（ＲＥＦ
）３９、減算回路４０、スイッチ４１、係数回路４２、
２１１、２１２、乗算器４４、４５、２１０、除算器（
ＤＩＶ）４６、加算器２１３から構成されている。

そして、入力信号Ｘｉｎのレベルの絶対値Ｌｉｎがスレ
ッシュホールドレベルＶｔｈより大きいとき、入力信号
Ｘｉｎの絶対値ＬｉｎレベルとレベルＶｔｈとの差に関
する関数を演算し（Ｌｉｎ−Ｖｔｈ＝Δ、ｑΔ２）、同
時にこのΔに係数ｐを乗じ（ｐΔ）、このｑΔ２とｐΔ
とを加算して得た値（ｐΔ＋ｑΔ２）をＬｉｎで除して
得た演算結果（（１／Ｌｉｎ）・（ｐΔ＋ｑΔ２））を
出力する。

この値が上記した演算回路２０８の演算結果となる。上
記した差演算回路３５は係数１を出力する係数回路４７
と上記した演算回路２０８の結果が供給される減算回路
４８から構成されており、この係数１と演算回路２０８
の演算結果との差を求めて得た差演算出力（１−（（１
／Ｌｉｎ）・（ｐΔ＋ｑΔ２）））を上記した低域フィ
ルタ２０９へ出力し、ここで所定のカットオフ周波数以
下の上記差演算出力が乗算回路３６へ出力する。

乗算回路３６は乗算器４９と増幅器５０から構成されて
おり、乗算器４９は遅延回路３７にて所定サンプリング
時間遅延された入力信号Ｘｉｎに低域フィルタ２０９か
らの上記した差演算出力を乗じる。

このとき、遅延時間がゼロでないので遅延回路３７から
遅延信号（Ｘｉｎ（ｔ−ｄ））が乗算器４９に供給され
るから、急激なレベル変動がある入力信号Ｘｉｎが遅延
回路３７を通ってきても、コンプレス又はリミットする
ことが可能になる。

また、ここでは詳述しないが、本発明になるリミッタ／
コンプレッサ装置の上記した第１、第２実施例の他にも
次の構成になる第３、第４、第５実施例が考えられる。

即ち、本発明になるリミッタ／コンプレッサ装置の第３
実施例は、入力デジタル信号を所定の値減衰する減衰手
段と、この減衰手段よりの出力信号を正方向にレベルシ
フトするレベル制御手段と、このレベル制御手段よりの
出力信号を入力デジタル信号の小数点のレベルに基づい
て計算して得たスレッシュホールドレベルでリミッティ
ングまたはコンプレッシングするリミッタ／コンプレッ
サ手段と、このリミッタ／コンプレッサ手段よりの出力
信号を減衰手段の減衰量と相補的な増幅量で増幅しても
との入力デジタル信号の値に戻す増幅手段とを有し、リ
ミッタ／コンプレッサ手段のスレッシュホールドレベル
を正方向にレベルシフト可能とするよう構成したもので
ある。

また、本発明になるリミッタ／コンプレッサ装置の第４
実施例は、入力デジタル信号のレベルを可変する第１の
レベル可変部と、イコライザ部と、第１のレベル可変部
よりの出力信号をリミッティングまたはコンプレッシン
グするリミッタ／コンプレッサ部と、第２のレベル可変
部と、信号切換制御部とを備えたリミッタ／コンプレッ
サ装置であつて、この信号切換制御部が第１の信号切換
制御状態のとき、第１のレベル可変部よりの出力信号は
リミッタ／コンプレッサ部を介してイコライザ部に供給
され、必要に応じて上記第２のレベル可変部にて最終レ
ベル調整されて出力され、信号切換制御部が第２の信号
切換制御状態のとき、第１のレベル可変部よりの出力信
号は第１のレベル可変部にて設定されたレベルに加え、
所定量減衰処理された後、イコライザ部を介してリミッ
タ／コンプレッサ部に供給され、第２のレベル可変部に
て設定されたレベルに加え、減衰量と相補的な増幅量で
増幅してもとの上記入力デジタル信号の値に戻すことに
より、リミッタ／コンプレッサ手段のスレッシュホール
ドレベルを第１及び第２の信号切換制御状態との間で可
変とするよう構成したものである。

さらに、本発明になるリミッタ／コンプレッサ装置の第
５実施例は、入力デジタル信号のレベルを可変する第１
のレベル可変部と、この第１のレベル可変部よりの出力
信号が供給されるイコライザ部と、このイコライザ部よ
りの出力信号をリミッティングまたはコンプレッシング
するリミッタ／コンプレッサ部と、このリミッタ／コン
プレッサ部よりの出力信号が供給される第２のレベル可
変部とを有し、第１及び第２のレベル可変部の各レベル
設定部及びリミッタ／コンプレッサ部のスレッシュホー
ルドレベル設定部で設定された第１の設定値で動作され
ると共に、リミッタ／コンプレッサ部のスレッシュホー
ルドレベル設定部で設定された値に基づいて第１及び第
２のレベル可変部の各設定部の値を設定可能とするよう
構成したものである。

（発明の効果） 上述したように、本発明になるリミッタ／コンプレッサ
装置は特に語長拡張手段、レベル増強手段、語長縮小手
段を備えることによつて、所望の入出力特性を得るよう
にリミッタ／コンプレッサ処理を行ってもサチュレーシ
ョン不良が発生することがないので、例えば過大入力で
あっても聴感上不自然な再生音とはならないと共に、比
較的小レベルの入力にあってはこれを高忠実度再生する
ことができるので、比較的大レベルの入力に比較して比
較的小レベルの入力を明瞭度良く再現することができる
効果があり、また、上記語長拡張手段を上記レベル増強
手段でレベル増強可能なレベルで飽和しない十分なヘッ
ドマージをもたせることにより、上記レベル増強手段で
発生する正のスレッシュホールドが無飽和で任意に設定
可能となるからより自由度のある所望の入出力特性を得
ることができ、さらに、上記リミッタ／コンプレッサ手
段よりの出力信号を減衰する減衰手段を設けることによ
ってサチュレーション不良を完全に除去することができ
、さらにまた、上記リミッタ／コンプレッサ手段のスレ
ッシュホールドレベルを任意に可変するために、スレッ
シュホールドレベルを正方向にレベルシフト可能とした
り、リミッタ／コンプレッサ手段のスレッシュホールド
レベルを第１及び第２の信号切換制御状態との間で可変
とし、他方、リミッタ／コンプレッサ部のスレッシュホ
ールドレベル設定部で設定された値に基づいて入力デジ
タル信号のレベルを可変する第１及び第２のレベル可変
部の各設定部の値を設定可能とすることによって、多様
な状態にも対応可能なシステムとしての拡張性を得るこ
とができる効果がある。

【図面の簡単な説明】

第１図、第２図は本発明になるリミッタ／コンプレッサ
装置の第１、第２実施例ブロック構成図、第３図（ａ）
〜（ｄ）はそれぞれ本発明を説明する入出力特性図、第
４図は本発明になるリミッタ／コンプレッサ装置の機能
ブロック図、第５図（ａ）〜（ｃ）は第１図、第２図に
示すリミッタ／コンプレッサ装置の動作を説明するため
の図、第６図は正のスレッシュホルド電圧Ｖｔｈを説明
する図、第７図〜第９図は信号レベル処理装置の第１〜
第３機能ブロック図、第１０図、第１３図はそれぞれ信
号レベル処理装置を応用したオーディオ信号処理装置の
ブロック図、第１１図（ａ）、（ｂ）は第１０図に示す
信号レベル処理装置の要部であるＣＰＵ１７の動作を表
わすフローチャート、第１２図は第７図〜第９図に示す
信号レベル処理装置の入出力特性図である。 ３２…絶対値回路、３３…コンパレータ、３４、５１、
５９、２０８…演算回路、３５、５２、６０…差演算回
路、３６…乗算回路、３７、４５、５３…遅延回路、５
４…増幅回路、２０２…語長拡張手段、２０３…レベル
増強手段、２０４…リミッタ／コンプレッサ手段、２０
５…語長縮小手段、２０６…コントローラ、２０７…減
衰手段。 特許出願人　日本ビクター株式会社

Claims (6)

【特許請求の範囲】
1. 【請求項１】入力デジタル信号の語長を拡張する語長拡
   張 手段と、 上記語長拡張手段よりの出力信号をレベル増強するレベ
   ル増強手段と、 上記レベル増強手段よりの出力信号をリミッティングま
   たはコンプレッシングするリミッタ／コンプレッサ手段
   と、 上記リミッタ／コンプレッサ手段よりの出力信号をもと
   の語長に縮小する語長縮小手段とを有することを特徴と
   するリミッタ／コンプレッサ装置。
2. 【請求項２】上記語長拡張手段は上記レベル増強手段で
   レ ベル増強可能なレベルで飽和しない十分なヘッドマージ
   をもつことを特徴とする請求項（１）記載のリミッタ／
   コンプレッサ装置。
3. 【請求項３】入力デジタル信号の語長を拡張する語長拡
   張 手段と、 上記語長拡張手段よりの出力信号をレベル増強するレベ
   ル増強手段と、 上記レベル増強手段よりの出力信号を拡張されたスレッ
   シュホールドレベルでリミッテイングまたはコンプレッ
   シングするリミッタ／コンプレッサ手段と、 上記リミッタ／コンプレッサ手段よりの出力信号を減衰
   する減衰手段と、 上記減衰手段よりの出力信号をもとの語長に縮小する語
   長縮小手段とよりなることを有することを特徴とするリ
   ミッタ／コンプレッサ装置。
4. 【請求項４】入力デジタル信号を所定の値減衰する減衰
   手 段と、 上記減衰手段よりの出力信号を正方向にレベルシフトす
   るレベル制御手段と、 上記レベル制御手段よりの出力信号を上記入力デジタル
   信号の小数点のレベルに基づいて計算して得たスレッシ
   ュホールドレベルでリミッティングまたはコンプレッシ
   ングするリミッタ／コンプレッサ手段と、 上記リミッタ／コンプレッサ手段よりの出力信号を上記
   減衰手段の減衰量と相補的な増幅量で増幅してもとの上
   記入力デジタル信号の値に戻す増幅手段とを有し、 上記リミッタ／コンプレッサ手段のスレッシユホールド
   レベルを正方向にレベルシフト可能とするよう構成した
   ことを特徴とするリミッタ／コンプレッサ装置。
5. 【請求項５】入力デジタル信号のレベルを可変する第１
   のレベル可変部と、イコライザ部と、上記第１のレベル
   可変部よりの出力信号をリミッティングまたはコンプレ
   ッシングするリミッタ／コンプレッサ部と、第２のレベ
   ル可変部と、信号切換制御部とを備えたリミッタ／コン
   プレッサ装置であつて、上記信号切換制御部が第１の信
   号切換制御状態のとき、上記第１のレベル可変部よりの
   出力信号は上記リミッタ／コンプレッサ部を介して上記
   イコライザ部に供給され、必要に応じて上記第２のレベ
   ル可変部にて最終レベル調整されて出力され、上記信号
   切換制御部が第２の信号切換制御状態のとき、上記第１
   のレベル可変部よりの出力信号は上記第１のレベル可変
   部にて設定されたレベルに加え、所定量減衰処理された
   後、上記イコライザ部を介して上記リミッタ／コンプレ
   ッサ部に供給され、上記第２のレベル可変部にて設定さ
   れたレベルに加え、上記減衰量と相補的な増幅量で増幅
   してもとの上記入力デジタル信号の値に戻すことにより
   、上記リミッタ／コンプレッサ手段のスレッシユホール
   ドレベルを上記第１及び第２の信号切換制御状態との間
   で可変とするよう構成したことを特徴とするリミッタ／
   コンプレッサ装置。
6. 【請求項６】入力デジタル信号のレベルを可変する第１
   のレベル可変部と、 上記第１のレベル可変部よりの出力信号が供給されるイ
   コライザ部と、 上記イコライザ部よりの出力信号をリミッティングまた
   はコンプレッシングするリミッタ／コンプレッサ部と、 上記リミッタ／コンプレッサ部よりの出力信号が供給さ
   れる第２のレベル可変部とを有し、上記第１及び第２の
   レベル可変部の各レベル設定部及び上記リミッタ／コン
   プレッサ部のスレッシュホールドレベル設定部で設定さ
   れた第１の設定値で動作されると共に、上記リミッタ／
   コンプレッサ部のスレッシュホールドレベル設定部で設
   定された値に基づいて上記第１及び第２のレベル可変部
   の各設定部の値を設定可能とするよう構成したことを特
   徴とするリミッタ／コンプレッサ装置。