JPH04206836A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明（よ　電子工業における半導体装置に関するもの
であり、特に薄膜トランジスターを用いたＥ／Ｄ　（エ
ンハンスメント／デプレッション）形インバーターの製
造方法に関するものである。

従来の技術 従来の薄膜トランジスターを用いたＥ／Ｄ形イレインバ
ーター造工程において（主　イオン注入によるソース・
ドレイン形成後、　ＶＴＲ制御のためのイオン注入をレ
ジスト等のマスクを用いて更に選択的に行しく　動作形
の異なるＴＰＴを形成ＬＥＺＤ形インバインバーターし
ていた 発明が解決しようとする課題 従来のＥ／Ｄ形イレインバーター造方法ではソース・ド
レイン形成及びＶＴＲ制御のために　２回の条件の異な
るイオン注入工程を行なわなければならずミ　工程が複
雑になるという課題や、ＶＴＲ制御のためのイオン注入
で（よ　保護層やゲート電極を通してチャンネル部にＰ
やＡｓ等のイオンを注入しなげればならないことから、
イオンのエネルギーを１００ｋｅＶ以上に高くしなけれ
はならないという課題があっ九 課題を解決するための手段 同−基体上に　ゲート電極　ゲート絶縁膜　半導体薄膜
　Ｒｐ＋σ以上の膜厚の保護膜及びＲｐ以下の膜厚の保
護膜を形成し　前記保護膜をマスクとして、ＩＩＴ族の
元素及び水素を含む気体の放電分解により生成したイオ
ンを加速して前記半導体薄膜に照射・注入する。

また　同−基体上に　ゲート電極　ゲート絶縁膜　半導
体薄膜を形成し、前記半導体薄膜上に残したＲｐ＋σ以
上の膜厚のレジスト及びＲｐ以下の膜厚のレジストをマ
スクとして、ＩＩＩ族の元素及び水素を含む気体の放電
分解により生成したイオンを加速して前記半導体薄膜に
照射・注入する。

また　同−基体上にゲート電極　ゲート絶縁膜半導体薄
膜　Ｒｐ以下の膜厚の保護膜を形成し前記保護膜の一部
の上に前記保護膜との膜厚の合計がＲｐ＋σ以上となる
ような膜厚のレジストを残し　前記保護膜及び前記レジ
ストをマスクとして、ＩＩＩ族の元素及び水素を含む気
体の放電分解により生成したイオンを加速して前記半導
体薄膜に照射・注入する。

ここで、Ｒｐは前記イオンの照射・注入条件における水
素イオンの前記保護絶縁膜及びレジスト中での平均の注
入深さ、　σは前記注入深さの標準偏差である。

作用 薄膜トランジスターのソース・ドレイン領域を形成する
際に　水素イオンの平均の注入深さ（Ｒｐ）及び注入深
さの標準偏差（σ）に対して、Ｒｐ＋σ以上の膜厚の保
護膜とＲｐ以下の膜厚の保護膜　或は半導体薄膜上にＲ
ｐ＋σよりも大きな膜厚のレジストとＲｐ以下の膜厚の
レジスト、或は膜厚の合計かＲｐ＋σよりも大きい保護
膜とレジストとＲｐ以下の膜厚の保護膜を各々残し　そ
れらをマスクとして不純物を含む気体を放電分解して生
成したイオンを加速して照射・注入することにより、最
も平均の注入深さの長い水素がゲート絶縁膜及び半導体
薄膜界面に達する量を制御することによって、　１回の
ドーピングで動作形（エンハンスメント或はデプレッシ
ョン）の異なる薄膜トランジスターを形成Ｌ　　Ｅ／Ｄ
形のインバーターを作製することができる。

実施例 以下図面を用いて本発明についてさらに詳しく説明する
。

第１図（よ　本発明に係る半導体装置の製造方法を実施
するプラズマ処理装置の概略構成図である。

ガス導入管１０３から導入されベ　ガスボンベ１０５−
Ａのホスフィン（ＰＨ３）等のドーピングガ人　及びガ
スボンベ１０５−Ｂの水素（Ｈ２）との混合ガスを、高
周波電極１０７によって放電室１０１に供給する高周波
電力　及び電磁石１０８によって供給される磁場を用い
て放電分解し　生じた高励起のプラズマ１０９中のイオ
ンを、第１及び第２の電極１１０，１１１に印加される
直流電圧によって加速し　基板室１０２内の基板台１１
６上の半導体基板１１７などの試料に注入・ドーピング
を行うものである。このとき、試料に照射注入されるイ
オンのうちで、最も試料に深く注入されるイオンは水素
イオンである。

なお発明者ら（友　このような装置（基板室内の基板台
の直径−３２ｃｍ）を用いて、　９枚の３インチシリコ
ンウェハーに一括して不純物のドーピングを行ったとこ
へ　シート抵抗で測定したドーピングの均一性が±３％
と、大面積に対する均一なドーピング及びプラズマ処理
が行えることを実験により確言忍している。

第２図（訳　本発明に係る半導体装置の製造方法の第１
実施例の工程概略断面図である。ガラス等の基体２０１
＋に　形成されたゲート電極２０２−ａ、ｂの上（ζ　
プラズマＣＶＤ法により、窒化シリコンあるいは酸化シ
リコン等からなるゲート絶縁膜２０３、非晶質シリコン
薄膜２０４、窒化シリコンあるいは酸化シリコン等から
なる保護絶縁膜を堆積する。このとき、保護絶縁膜２０
５−ａの膜厚は後にイオン照射する際の条件で水素の平
均の注入深さよりも小さい膜束　保護絶縁膜２０５−ｂ
の膜厚は後にイオン照射する際の条件で水素の平均の注
入深さよりも十分大きい膜厚にしている。以上のように
パターニングした保護絶縁膜（２０５−ａ、　　ｂ）を
マスクとして、第３図の装置を用いてリン（Ｐ）及び水
素を含むイオン２０６を非晶質シリコン（２０４）に打
ち込んでドーピングし　ソース・ドレイン領域となるｎ
型のドーピング層２０７を形成する。このとき同時に注
入される水素（よ　保護絶縁膜（２０５−ａ）を介して
半導体膜（２０４）及びゲート絶縁膜（２０３）の界面
まで注入されるた敦　水素の注入層２０８が形成される
。

第３図（ｉ　本発明に係る半導体装置の第２実施例の工
程概略断面図である。ガラス等の基体３０１」二に　形
成されたゲート電極３０２−ａ、、ｂの上に　プラズマ
ＣＶＤ法により、ゲート絶縁膜３０３、非晶質シリコン
薄膜３０４を堆積する。この後レジストを非晶質シリコ
ン薄膜３０４上に塗布し　フォトリソ工程によってパタ
ーニングする。

なおレジスト３０５−ａの膜厚は　後にイオン照射する
際の条件で水素の平均の注入深さよりも小さい膜限　１
ノジスｌ−３０５−ｂの膜厚は後にイオン照射する際の
条件で水素の平均の注入深さよりも十分大きい膜厚にし
ている。以上のようにパターニングしたレジスト（３０
５−ａ、　　ｂ）をマスクとして、第３図の装置を用い
てリン（Ｐ）及び水素を含むイオン３０６を非晶質シリ
コン（３０４）に打ち込んでドーピングし　ソース・ド
レイン領域となるｎ型のドーピング層３０７を形成する
。このとき同時に注入される水素力（保護絶縁膜（３０
５−ａ）を介して半導体膜（３０４）及びゲート絶縁膜
（３０３）との界面まで注入されるたぬ　水素の注入層
３０８が形成される。

第４図（よ　本発明に係る半導体装置の第３実施例の工
程概略断面図である。ガラス等の基体４０１上に　形成
されたゲート電極４０２−ａ、ｂの上に　プラズマＣＶ
Ｄ法により、ゲート絶縁膜４０３、非晶質シリコン薄膜
４０４、保護絶縁膜を堆積する。このとき、保護絶縁膜
４０５−ａ、ｂの膜厚は後にイオン照射する際の条件で
水素の平均の注入深さよりも小さい膜厚にしており、保
護絶縁膜４０５−ｂ上にはレジスト４０６が残されてい
る。以上のようにパターニングした保護絶縁膜（４０５
−ａ、　　ｂ）及びレジスト（４０６）をマスクとして
、第１図の装置を用いてリン（Ｐ）及び水素を含むイオ
ン４０７を非晶質シリコン（４０４）に打ち込んでドー
ピングし　ソース・ドレ・イン領域となるｎ型のドーピ
ング層４０８を形成する。このとき同時に注入される水
素（友　保護絶縁膜（４０５−’ａ）を介して半導体膜
（４０４）及びゲート絶縁膜（４０３）との界面まで注
入されるた敢　水素の注入層３０８が形成される。

第５図（よ　本発明に係る半導体装置の製造方法によっ
て作製された個々の薄膜トランジスターのゲート電圧−
ドレイン電流特性を示した図である。

なおこの図において実線（よ　保護膜の膜厚かＲｐ→−
３σの薄膜トランジスター、点線は保護膜の膜厚がＲｐ
の薄膜トランジスターである。図から明らかなように　
保護膜の膜厚かＲｐで、半導体膜及びゲート絶縁膜界面
まで水素が注入されることにより、Ｄ形の薄膜トランジ
スターが作製できる。

ずなわち本発明のように水素及び　族の元素を含むイオ
ンを用いた１回のドーピングてミ　同一基板ＩＯ− 上に動作形（エンハンスメント或はデプレッション）の
異なる薄膜トランジスターを作製できることが確言忍さ
れ九 第６図は本発明によって作製した半導体装置の第３実施
例の完成断面皿　第７図は本発明によって作製した半導
体装置の第３実施例の完成上面図である。第４図に示す
工程の後、保護膜（４０５−ａ）上のレジスト（４０６
）を除去し　半導体層（４０４）及びドーピング層（４
０９）を個々の薄膜トランジスターに島分離する。ゲー
ト電極（４０２−ａ、　　ｂ）とコンタクトが取れるよ
うにゲート絶縁膜（４０３）を開孔Ｌ　　Ａ１等の電極
金属を堆積する。そしてフォトリソ及びエツチングによ
って、ＶＤＤ電極４１１−ａ、ＶＩＮ電極４１１−ｂ、
ＧＮＤ電極４１１−Ｃ１及びＤ形ＴＦＴのソース電極　
Ｄ形ＴＦＴのゲート電極　Ｅ形ＴＰＴのドレイン電極を
接続したＶＯＵＴ電極４１１−ｄを形成し　インバータ
を作製する。

第８図は本発明によって作製した半導体装置（第６図）
の入力電圧（ＶＩＮ）波形及び出力電圧（Ｖ　０ＵＴ）
波形を示したものである。良好なインバーター特性が得
られており、本発明により１回のドーピング工程のみで
Ｅ／Ｄ形イレインバーター易に製造できる。

発明の効果 本発明によれば　最も平均の注入深さの長い水素がゲー
ト絶縁膜及び半導体薄膜界面に達する量を制御して、　
１回のドーピングで同一基板上に動作形の異なる薄膜ト
ランジスターを形成Ｌ　　Ｅ／Ｄ形のインバーターを容
易に作製することができる。

まｆ、＝　　ＥｌＤ形の制御に最も平均の注入深さの長
い水素イオンを用いることから、イオンのエネルギーか
１０ｋｅｖ程度と低く、製造装置のコストが小さい。

さらに　イオン流の質量分離及び走査を必要としないプ
ラズマ処理装置を用いることか叙　大面積に対するドー
ピングが容易に実現でき、インバーター製造の生産性が
向上する。

以上のように本発明は　１回のドーピング工程のみで特
性の優れたＥ／Ｄ形イレインバーター容易にかつ低コス
トで製造できるという点で、有用性が高い。

【図面の簡単な説明】

第１図は本発明の実施例における薄膜トランジスターの
製造方法を実施するプラズマ処理装置の概略構成を示す
断面図　第２図は本発明の第一の実施例における半導体
装置の製造方法の工程概略断面図　第３図は本発明の第
二の実施例における半導体装置の製造方法の工程概略断
面図　第４図は本発明の第三の実施例における半導体装
置の製造方法の工程概略断面図　第５図は本発明の実施
例における半導体装置の製造方法によって作製された個
々の薄膜トランジスターのゲート電圧−ドレイン電流特
性を示す図　第６図は本発明の第３の実施例の方法によ
って作製した半導体装置の断面は　第７図は同半導体装
置の上面図　第８図は第６図の半導体装置の入力電圧（
ＶＡＮ）波形及び出力電圧（Ｖｏｕｙ）波形を示した図
である。 １０１・・・放電室　１０２・・・基板室　１０３・・
・ガス導入管、　１０５−Ａ・・・ガスボンベ　１０５
−Ｂ・・・ガスボンベ　１０７・・・高周波型ｆｆ１１
０８・・電磁ム　１０９・・・プラズス　１１０，１１
１・・・第１及び第２の電板　１１６・・基板台　１１
７・・・半導体基極

Claims (1)

【特許請求の範囲】
1. （１）同一基体上に、ゲート電極、ゲート絶縁膜、半導
   体薄膜、Ｒｐ＋σ以上の膜厚の保護膜及びＲｐ以下の膜
   厚の保護膜を形成し、前記保護膜をマスクとして、III
   族の元素及び水素を含む気体の放電分解により生成した
   イオンを加速して前記半導体薄膜に照射・注入すること
   を特徴とする半導体装置の製造方法。 ここで、Ｒｐは前記イオンの照射・注入条件における水
   素イオンの前記保護絶縁膜中での平均の注入深さ、σは
   前記注入深さの標準偏差である。（２）同一基体上にゲ
   ート電極、ゲート絶縁膜、半導体薄膜を形成し、前記半
   導体薄膜上に残したＲｐ＋σ以上の膜厚のレジスト及び
   Ｒｐ以下の膜厚のレジストをマスクとして、III族の元
   素及び水素を含む気体の放電分解により生成したイオン
   を加速して前記半導体薄膜に照射・注入することを特徴
   とする半導体装置の製造方法。 ここで、Ｒｐは前記イオンの照射・注入条件における水
   素イオンの前記レジスト中での平均の注入深さ、σは前
   記注入深さの標準偏差である。（３）同一基体上にゲー
   ト電極、ゲート絶縁膜、半導体薄膜、Ｒｐ以下の膜厚の
   保護膜を形成し、前記保護膜の一部の上に前記保護膜と
   の膜厚の合計がＲｐ＋σ以上となるような膜厚のレジス
   トを残し、前記保護膜及び前記レジストをマスクとして
   、III族の元素及び水素を含む気体の放電分解により生
   成したイオンを加速して前記半導体薄膜に照射・注入す
   ることを特徴とする半導体装置の製造方法。 ここで、Ｒｐは前記イオンの照射・注入条件における水
   素イオンの前記保護絶縁膜及びレジスト中での平均の注
   入深さ、σは前記注入深さの標準偏差である。