JPH04199404A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スイッチが押されている期間は電圧を変化さ
せ、スイッチが離されると電圧を一定に保つように設計
された制御装置に関するものである。

従来の技術 近年、機器の制御にマイクロプロセッサが広く使用され
ている。このような機器では、スイッチが押されている
期間は電圧を連続的に変化させ、スイッチが離されると
電圧を一定に保つ制御がよく行われている０例えば、テ
レビ受信機では、音量ボリュームスイッチを押さえてい
る間は音量が連続的に増大、または、減少方向に変化し
続け、スイッチが離されると、その時点での音量が一定
に保たれるような制御が行われている。

以下図面を参照しながら、上述した従来の制御装置の一
例について説明する。第２図は従来の制御装置の機能ブ
ロックを示すものである。

第２図において、１はオンとオフの２値のスイッチ、２
はスイッチ切換時のチャタリングを除去するシェミット
トリガ入力回路、３は制御回路プログラムに従ってデー
タ入出力などの処理を行なうマイクロプロセサ回路、４
はマイクロプロセッサ回路３にデータを入力する入力ポ
ート、５はマイクロプロセッサ回路３からデータを出力
する出力ポート、６はマイクロプロセンサ回路３に割込
処理要求信号を入力する割込入力部、７は制御プログラ
ムを格納するＲＯＭ、８はマイクロプロセッサ回路３が
処理に使うＲＡＭ、９はディジタルデータをアナログ電
圧に変換するＤＡ変換器、１５は入力ポート４からデー
タを入力する周期を計測して信号を割込入力部６に出力
するタイマカウンタである。ａはスイッチ１とシュミッ
トトリガ入力回路２を結ぶ信号線、ｂはシュミットトリ
ガ入力回路２と入力ポート４を結ぶ入力信号線、Ｃはタ
イマカウンタ１５と割込入力部６を結ぶ割込信号線、ｄ
は出力ポート５とＡＤ変換器９を結ぶ出力信号線、ｅは
マイクロプロセッサ回路３と入力ポート４、出力ポート
５、割込入力部６、ＲＯＭ７、ＲＡＭ８を結ぶアドレス
およびデータバス、ｆばＡＤ変換器９の出力端である。

以上のように構成された制御装置について、以下その動
作について説明する。

タイマカウント１５は一定周期で信号を割込入力部６に
信号を出力する。マイクロプロセッサ回路３は割入力が
有る度に入力ポート４からスイッチ１の状態を読み出す
。スイッチ１がオン状態のとき、マイクロプロセッサ回
路３は出力ポート５のデータを増加させる。また、スイ
ッチ１がオフ状態のとき、マイクロプロセッサ回路３は
出力ポート５のデータを一定に保持する。出力ポート５
のデータはＡＤ変換器９によって電圧に変化されて出力
端ｆから出力されるにうして、スイッチ１が押されてい
る期間は出力端ｆの電圧を増大させ、スイッチ１が離さ
れると出力端ｆの電圧を一定に保つ制御を行うことがで
きる。

発明が解決しようとする課題 しかしながら上記のような構成では、マイクロプロセッ
サ回路３は、常時、一定周期でスイッチの状態を入力す
るので、スイッチのオンオフ状態とは関係なくマイクロ
プロセッサ回路３を一定時間占有する。このためスイッ
チの数が多い場合や、ＤＡ変換器９の制御以外にも多く
の処理がある場合には制？ｎ速度が低下するという課題
を有していた。

本発明は上記課題に鑑み、スイッチの個数や制御対象が
増加しても制御速度がほとんど低下しない制御装置を提
供するものである。

課題を解決するための手段 上記課題を解決するために本発明の制御装置は、オン状
態オフ状態の２値のスイッチと、上記スイッチの状態が
オフからオンに変わったときは信号を１回だけ出力し、
また、状態がオンからオフに変わったときは信号を一定
回数だけ繰り返し出力する変化検出手段と、ディジタル
で指定した数値をアナログ電圧に変換して出力するＤＡ
変換器と、上記変化検出手段から信号が入力されるとス
イッチの状態を調べて、オン状態のときは上記ＤＡ変換
器に与える数値を連続して変化させ、また、オフ状態の
ときは上記ＤＡ変換器に与える数値を現在の値に保持す
る制御手段を備える。

作用 本発明は上記した構成によって、スイッチの状態を読む
のは、スイッチの状態が変化したときだけ限定されるの
で、負荷が軽減され、スイッチの個数や制限対象が増加
しても制御速度がほとんど低下しないこととなる。

実施例 以下、本発明の一実施例の制御装置について、図面を参
照しながら説明する。第１図は本発明の一実施例におけ
る制御装置の機能ブロックを示すものである。

第１図において、１スイツチ、２はンユミントトリガ入
力回路、３はマイクロプロセッサ回路、４は入力ポート
、５は出力ポート、６は割込入力部、７はＲＯＭ、８は
ＲＡＭ、９はＡＤ変換器であり、以上は従来の制御装置
の機能ブロックを示す第２図の構成と同じである。１０
はスイッチ１の状態がオフからオンに変化したときに信
号を出力する立ち上がりエツジ検出回路、１１はスイッ
チｌの状態がオンからオフに変化したときに信号を出力
する立ち下がりエツジ検出回路、１２．１３および１４
は入力された信号を一定時間だけ遅延させて出力する遅
延回路である。

ａはスイッチｌとシュミントトリガ入力回路２を結ぶ信
号線、ｂはンユミノトトリガ入力回路２と入力ポート４
を結ぶ入力信号線、ｄは出力ポート５とＡＤ変換器９を
結ぶ出力信号線、ｅはマイクロプロセンサ回路３と入力
ポート４、出力ポート５、割込入力部６、ＲＯＭ７、Ｒ
ＡＭ８を結ふアドレスバス、およびデータバス、ｆはＡ
Ｄ変換器９の出力端、ｇはシュミントトリガ入力回路２
と立ち上がりエツジ検出回路１０、立ち下がりエツジ検
出回路１１を結ぶ信号線、ｈは立ち上がり工。

ジ検出回路１０と割込入力部６を結ぶ割込信号線、ｉは
立ち下がりエツジ検出回路１１と割込入力部６を結ぶ割
込信号線、ｊは遅延回路１２と割込入力部６を結ぶ割込
信号線、ｋは遅延回路１４と割込入力部６を結ぶ割込信
号線である。

以上のように構成された制御装置について、以下第１図
を用いてその動作を説明する。

まず、スイッチ１の状態がオフからオンに変わると、ス
イッチｌの状態の変化が立ち上がりエツジ検出回路１０
によって検出されて割込信号が割込入力部６に入力され
る０割込信号が入力されるとマイクロプロセッサ回路３
は入力ポート４からスイッチの状態を読み出す、このと
きスイッチ１の状態はオンであるのでマイクロプロセン
サ回路３は出力ポート５の値を連続的に増大させる。こ
の結果ＤＡ変換器９の出力電圧が連続的に増大する。

次にスイッチ１の状態がオンからオフに変わると、スイ
ッチｌの状態が立ち下がりエツジ検出回路１１によって
検出されて割込信号が割込入力部６に入力される。また
割込信号は、１段の遅延回路１２、および、２段の遅延
回路１３．１４にも入力されて、時間を遅延させて、割
込入力部６に入力される。こうして、スイッチ１の状態
がオンからオフに変わると、割込信号が３回入力される
こととなる９割込信号が入力されるマイクロプロセッサ
回路３は入力ポート４からスイッチの状態を読み出す、
このときスイッチ１の状態はオフであるのでマイクロプ
ロセッサ回路３は出力ポート５の値を一定に保持する。

この結果ＤＡ変換器９の出力電圧も一定に保持されて出
力端ｆより出力される。

スイッチ１の状態がオフからオンに変化したときの割込
信号が１回だけであるのに、スイッチ１がオンからオフ
に変化したときの割込信号が３回入力されるのは、スイ
ッチオフの場合に発生する誤動作を重要視するからであ
る。

例えば、テレビ受信機の音量増のスイッチの場合、オン
状態が認識されない場合は再度スイッチを押しなおせば
よい。しかし、オフ状態が認識されない場合は、スイッ
チを離しているのにもかかわらず、音量が増大し続ける
こととなる。

従来例の場合には、一定周期でスイッチの状態を読み出
すので、もし誤動作が発生してもすぐに回復することが
できる。しかし、本構成のように、エツジを検出する場
合は、万が一誤動作した場合を考慮することが実用上必
要である。

以上のように本実施例によれば、スイッチ１と立ち上が
りエツジ検出回路１０と、立ち下がりエツジ検出回路１
１と、遅延回路１２．１３．１４と、入力ポート４と、
割込入力部６と、出力ポート５と、ＡＤ変換器９と、マ
イクロプロセッサ回路３と、ＲＭＡ７と、ＲＡＭ８を設
けることにより、スイッチ１の状態が変化したときだけ
、スイッチの状態を読み出し、オンの時は出力電圧を連
続して上昇させ、オフの時は一定に保つ制御が可能であ
る。

発明の効果 以上のように本発明によれば、オン状態とオフ状態の２
値のスイッチと、上記スイッチの状態が、オフからオン
に変わったときは信号を１回だけ出力し、また状態がオ
ンからオフに変わったときは信号を一定回数だけ繰り返
し出力する変化検出手段と、ＤＡ変換器と、上記変化検
出手段から信号が入力されるとスイッチの状態を調べて
、オン状態のときは上記ＤＡ変換器に与える数値を連続
して変化させ、また、オフ状態のときは上記ＤＡ変換器
に与える数値を現在の値に保持する制御手段とを設ける
ことにより、・スイッチの状態を読む回数を限定するこ
とができ、負荷が軽減されるので、スイッチの個数や制
御対象が増加しても制御速度がほとんど低下しないこと
となる。

【図面の簡単な説明】

第１図は本発明の一莫施例における制御装置の機能ブロ
ック図、第２図は従来の制御装置の機能ブロック図であ
る。 １・・・・・・スイッチ、３・・・・・・マイクロプロ
セッサ回路、４・・・・・・入力ポート、５・・・・・
・出力ポート、６・・・・・・割込入力部、７・・・・
・・ＲＯＭ、８・・・・・・ＲＡＭ、９・・・・・・Ａ
Ｄ変換器、１０・・・・・・立ち上がりエツジ検出回路
、１１・・・・・・立ち下がりエツジ検出回路、１２．
１３゜１４・・・・・・遅延回路。

Claims (1)

1. 【特許請求の範囲】 オン状態とオフ状態の２値のスイッチと、 上記スイッチの状態がオフからオンに変わったときは信
   号を１回だけ出力し、また、上記スイッチの状態がオン
   からオフに変わったときは信号を一定回数だけ繰り返し
   出力する変化検出手段と、ディジタルで指定した数値を
   アナログ電圧に変換して出力するＤＡ変換器と、 上記変化検出手段から信号が入力されるとスイッチの状
   態を調べて、オン状態のときは上記ＤＡ変換器に与える
   数値を連続して変化させ、また、オフ状態のときは上記
   ＤＡ変換器に与える数値を現在の値に保持する制御手段
   とを備えたことを特徴とする制御装置。