JPH041838A - キャッシュメモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャッシュメモリの制御に利用する。

本発明はセットアソシアティブ方式により構成されたキ
ャッシュメモリのエントリ更新時のデータ追い出し順位
の制御を行うキャッシュメモリ制御回路に関する。

〔概要〕

本発明はセットアソシアティブ方式により構成され、キ
ャッシュメモリエントリ更新を行うキャッシュメモリ制
御回路において、 利用者が残しておきたいキャッシュ内のアドレスを指定
できるレジスタを設け、キャッシュメモリ内のデータ置
き換え時には、アクセスデータの優先度を考慮して優先
度の高いアクセスデータの追い出し順位を優先度の低い
アクセスデータより後になるように制御することにより
、 優先度の高いアクセスデータがキャッシュメモリ内に残
留する時間を長くし、キャッシュメモリのヒツト率を上
昇させるようにしたものである。

〔従来の技術〕

従来、この種のキャッシュメモリ制御回路は、最新にア
クセスされたデータがキャッシュメモリ内の同一セット
内のデータの中で常に追い畠し順位が一番最後になるよ
うなＬＲＵ方式で制御を行っていた。

〔発明が解決しようとする問題点〕

上述した従来のキャッシュメモリ制御回路は最新にアク
セスしたデータの追い出し順位が常に一番最後に追い出
されるように制御されているため、将来アクセスが予想
されキャッシュメモリ内に保持しておきたいデータがあ
って、そのデータを一度キャッシュメモリ内に格納した
としても、その後に格納したデータと同じセットに割り
当てられるデータアクセスがキャッシュメモリの持つウ
ェイ数以上行われると、保持しておきたいデータがキャ
ッシュメモリ内から追い出されてしまい、次のアクセス
が実際性われたときにキャッシュメモリにミスヒツトし
てしまう欠点がある。

本発明はこのような問題を解決するもので、優先度の高
いアクセスデータがキャッシュメモリ内に残留する時間
を長くし、キャッシュメモリのヒツト率を上昇させるこ
とができる回路を提供することを目的とする。

〔問題点を解決するた６の手段〕 本発明は、キャッシュメモリ内に保持されているデータ
のアドレスを格納するタグメモリと、前記キャッシュメ
モリ内のデータを格納するデータメモリと、前記キャッ
シュメモリ内に保持されたデータの更新制御を行う制御
手段とを備えたキャッシュメモリ制御回路において、使
用者の任意の設定により優先的に前記キャッシュメモリ
内に残留させるデータのアドレスを設定する優先アドレ
スレジスタと、この優先アドレスレジスタのどのビット
を有効にするかにより優先的に前記キャッシュメモリ内
に残留させるデータのアドレスの領域を示すバリットビ
ットを設定する優先アドレスバリットレジスタと、前記
キャッシュメモリをアクセスしたアドレスを前記優先ア
ドレスレジスタおよび前記優先アドレスバリットレジス
タを照合してアクセスしたデータが優先的に保持すべき
データであるか否かを判断する優先保持判断回路とを備
えたことを特徴とする。

また、各セットアドレスごとに優先的に保持すべきデー
タがどれだけ前記キャッシュメモリ内に存在しているか
を示す優先データカウントメモリと、前記キャッシュメ
モリ内のデータの入れ替えを行うときに、その追い出さ
れる順番を保持する追い出し順位メモリと、使用者の任
意の設定により前記キャッシュメモリ内に優先的に保持
可能なデータの個数を設定する優先保持数レジスタと、
この優先保持数レジスタの個数を越えた場合に優先保持
しているデータのうち最も古くアクセスしたデータの優
先度をさげて追い出し順位を決定する追い出し順位制御
回路とを備えることが望ましい。

〔作用〕

現在アクセスしているアドレスが優先度が低いと判断さ
れた場合に、追い出し順位制御によってキャッシュメモ
リから追い出される順番を優先度の高いデータよりも先
に追い出されるような順位となるように制御する。

すなわち、使用者が前もってキャッシュメモリ内に長く
保持しておきたいアクセス領域をレジスタにセットし、
アクセスデータに優先度の高低をつけ、キャッシュメモ
リ内のデータ置き換え時にその追い出し順位を決定する
にあたってアクセスデータの優先度を考慮して優先度の
高いアクセスデータの追い出′し順位を優先度の低いア
クセスデータより後になるように制御する。

これにより、優先度の高いアクセスデータがキャッシュ
メモリ内に残留する時間を長くすることができ、キャッ
シュメモリのヒツト率を上昇させることができる。

〔実施例〕

次に、本発明実施例を図面に基づいて説明する。

第１図は本発明実施例の構成を示すブロック図である。

本発明実施例は、図外のキャッシュメモリ内に保持され
ているデータのアドレスを格納するタグメモリ１と、キ
ャッシュメモリ内のデータを格納するデータメモリ２と
、使用者の任意の設定により優先的にキャッシュメモリ
内に残留させるデータのアドレスを設定する優先アドレ
スレジスタ５と、この優先アドレスレジスタ５のどのビ
ットを有効にするかにより優先的にキャッシュメモリ内
に残留させるデータのアドレスの領域を示すバリットビ
ットを設定する優先アドレスバリットレジスタ６と、キ
ャッシュメモリをアクセスしたアドレスを優先アドレス
レジスタ５および優先アドレスバリットレジスタ６を照
合してアクセスしたデータが優先的に保持すべきデータ
であるか否かを判断する優先保持判断回路７と、各セッ
トアドレスごとに優先的に保持すべきデータがどれだけ
キャッシュメモリ内に存在しているかを示す優先データ
カウントメモリ４と、キャッシュメモリ内のデータの入
れ替えを行うときに、その追い出される順番を保持する
追い出し順位メモリ３と、使用者の任意の設定によりキ
ャッジコメモリ内に優先的に保持可能なデータの個数を
設定する優先保持数レジスタ８と、この優先保持数レジ
スタ８の個数を越えた場合に優先保持しているデータの
うち最も古（アクセスしたデータの優先度をさげて追い
出し順位を決定する追い出し順位制御回路９と、タグメ
モリ１のアドレスとキャッシュメモリが出力するキャッ
シュメモリアクセスアドレス２１とを比較し、キャッシ
ュメモリ内にデータが存在するか否かを判断するヒツト
・ミス判定回路１０と、キャッシュメモリヒツト時にア
クセスされたデータを選択するデータ選択回路１１とを
備える。

タグメモリ１はキャッシュメモリ内に保持されているデ
ータのタグアドレスを格納し、データメモリ２はキャッ
シュメモリ内のデータを格納する。

追い出し順位メモリ３はキャッシュメモリ内のデータの
置き換えを行う場合その追い出し順位を格納し、優先デ
ータカウントメモリ４はキャッシュメモリ内に格納され
ているデータのうち優先度の高いデータの個数を格納す
る。

優先アドレスレジスタ５は使用者が任意にキャッシュメ
モリ内に残留する優先度を高くしたいアドレスを設定保
持し、優先アドレスバリットレジスタ６は優先アドレス
レジスタ５の各ビットごとのハｊＪットビットを保持し
、バリットビットのアドレスのみを有効にすることで優
先度を高くしたいアドレスの領域を設定する。

優先保持判断回路７はキャッシュメモリをアクセスする
アドレスと優先アドレスレジスタ５、および優先アドレ
スバリットレジスタ６によりアクセスしたデータの優先
度を判断し、優先保持数レジスタ８はキャッシュメモリ
内に格納するデータのうち優先度の高いものをいくつま
で格納しておけるかを示す。

追い出し順位制御回路９はデータの優先度をみて次の追
い出し順位を決定し、ヒツト・ミス判定回路１０はタグ
メモリ１の出力とキャッシュメモリアクセスアドレス２
１のタグアドレスを比較し、キャッシニメモリ内にデー
タが存在するか否かを判断し、データ選択回路１１はキ
ャッシュメモリヒツト時にアクセスされたデータをｎ個
のデータメモリ出力より選択する。

キャッシュメモリアクセスアドレス２１はキャッシュメ
モリをアクセスするアドレスである。セットアドレス２
２はキャッシュメモリ内の各メモリをアクセスするため
のアドレスでキャッシュメモリアクセスアドレス２１の
一部である。また、タグアドレス２３はキャッシュメモ
リのヒツトおよびミスを判定するための比較対象となる
キャッシュメモリアクセスアドレス２１の一部であり、
データバス２４はキャッシュメモリからのデータを転送
するバスである。

次に、本発胡実施例の動作について説明する。

キャッシュメモリの使用者はまず優先アドレスレジスタ
１５および優先アドレスバリットレジスタ１６にデータ
をセットすることにより優先度を高くしたい領域を設定
する。例えば、第２図に示すように優先アドレスレジス
タ１５および優先アドレスバリットレジスタ１６が設定
されたとすると、このようなアクセスアドレスならば優
先度が高いと判断される。

優先アドレスレジスタ１５および優先アドレスバリット
レジスタ１６は再設定されるまで前の値を保持する。ま
た、優先保持数レジスタ８にはキャッシュメモリ内に保
持されているデータのうち何個を優先度の高いデータと
みなすかを設定しておく。

キャッシュメモリに対して読みだしアクセスを行った場
合、まずキャッシュメモリアクセスアドレス２１が優先
アドレスレジスタ１５および優先アドレスバリットレジ
スタ１６によって設定された領域にあるかどうかを優先
保持判断回路７によって判定し、アクセスデータの優先
度の高低を決定する。

セットアドレス２２によってタグメモリ１をアクセスし
、アクセスの結果とタグアドレス２３をヒツト・ミス判
定回路１０に入力し、キャツシュヒツトの場合にはデー
タ選択回路１１よりアクセスされたデータをデータバス
２４に出力する。キャッシュミスの場合にはミスヒツト
の信号を出力し、外部メモリアクセスによって得られた
データをデータバス２４よりデータメモリ２へ取り込む
。

書き込みアクセスの場合も読みだしアクセス同様に優先
保持判断回路７により優先度の高低を決定する。ヒツト
・ミス判定回路１０によってキャツシュヒツトと判定さ
れた場合には、ヒツトしたタグと対応するデータメモリ
２のデータを置き換え、キャッシュミスヒツトと判定し
た場合にはあらたにタグとデータをタグメモリ１とデー
タメモリ２へ取り込む動作を行う。

ここで、優先保持数レジスタ８に格納している値と比較
し、キャッシュメモリアクセス時セットアドレス２２に
よって優先データカウントメモリ４から読み出された値
が小さい場合について説明する。キャッシュメモリにミ
スヒツトである場合で、優先保持判断回路７が優先度が
高いと判断した場合には、第３図に示すようにアクセス
データの追い出し順位は一番最後に追い出されるように
追い出し順位制御回路９が制御を行う。このとき、優先
データカウントメモリ４には前の値をインクリメントし
たものを書き戻す。同図中Ａ−Ｎは同一セット内のデー
タであり、２は新しいアクセスデータである。

優先保持判断回路７が優先度が低いと判断した場合には
、第４図に示すように優先度の低いデータの中で一番最
後に追い出されるように優先データカウントメモリ４の
示す順位につける。

ここでキャッシュメモリにヒツトである場合、第５図に
示すように優先保持判断回路７にて優先度が高いと判断
したときに一番最後に追い出されるように追い出し順位
を制御し、第６図に示すように優先保持判断回路７が優
先度が低いと判断したときに優先データカウントメモリ
４が示す順位につける。

次に、優先保持数レジスタ８に格納されている値とキャ
ッシュメモリアクセス時のセットアドレス２２によって
優先データカウントメモリ４より読み出された値が等し
い場合について説明する。

キャッシュメモリにミスヒツトである場合で、優先保持
判断回路７が優先度が高いと判断した場合、今アクセス
されたデータは追い出し順位が一番最後となるよう順位
が決定される。

このとき、第７図に示すように優先データカウントメモ
リ４の値は優先保持数レジスタ８の値を越えないように
制御され、優先度の高いデータの中で一番最近アクセス
されず追い出し順位が早くなっているデータを優先度が
低いグループにいれることになる。

優先保持判断回路７により優先度が低いと判断された場
合には第８図に示すように優先度の低いデータの中で一
番最後に追い圧されるような順位とする。キャッシュメ
モリにヒツトした場合で、優先保持判断回路７が優先度
が高いと判断した場合には、第９図に示すようにヒツト
したデータを最後に追い出す順位になるようにする。優
先保持判断回路７が優先度が低いと判断した場合には、
第１０図に示すように優先度の一番低いものの中で一番
最後に追い出すような順位にする。

〔発明の効果〕

以上説明したように本発明によれば、優先度の高いアク
セスデータがキャッシュメモリ内に残留する時間を長く
し、キャッシュメモリのヒツト率を上昇させることがで
きる効果がある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック図。 第２図は本発明実施例における優先度の設定方法を説明
する図。 第３図〜第１０図は本発明実施例におけるキャッシュメ
モリアクセス時の追い畠し順位制御回路による追い出し
順位制御を説明する図。 １・・・タグメモリ、２・・・データメモリ、３・・・
追い出し順位メモリ、４・・・優先データカウントメモ
リ、５．１５・・・優先アドレスレジスタ、６．１６・
・・優先アドレスバリットレジスタ、７・・・優先保持
判断回路、８・・・優先保持数レジスタ、９・・・追い
出し順位制御回路、１０・・・ヒツト・ミス判定回路、
１１・・・データ選択回路、２１・・・キャッシュメモ
リアクセスアドレス、２２・・・セットアドレス、２３
川タグアドレス、２４・・・データバス。 ｍΣ「Ｐ二工工可−１５優ｔアドレスレジスタ突シビト
；イＶす 第 図 鯨柁例 第 図 優Ｔ度高十 ７７でス丁゛−タ Ｖ＆尤廚ト← ７り乞スデータ リＣ乃Ｈツリ 第 図

Claims (1)

1. 【特許請求の範囲】 １、キャッシュメモリ内に保持されているデータのアド
   レスを格納するタグメモリと、 前記キャッシュメモリ内のデータを格納するデータメモ
   リと、 前記キャッシュメモリ内に保持されたデータの更新制御
   を行う制御手段と を備えたキャッシュメモリ制御回路において、使用者の
   任意の設定により優先的に前記キャッシュメモリ内に残
   留させるデータのアドレスを設定する優先アドレスレジ
   スタと、 この優先アドレスレジスタのどのビットを有効にするか
   により優先的に前記キャッシュメモリ内に残留させるデ
   ータのアドレスの領域を示すバリットビットを設定する
   優先アドレスバリットレジスタと、 前記キャッシュメモリをアクセスしたアドレスを前記優
   先アドレスレジスタおよび前記優先アドレスバリットレ
   ジスタを照合してアクセスしたデータが優先的に保持す
   べきデータであるか否かを判断する優先保持判断回路と
   を備えたことを特徴とするキャッシュメモリ制御回路。 ２、各セットアドレスごとに優先的に保持すべきデータ
   がどれだけ前記キャッシュメモリ内に存在しているかを
   示す優先データカウントメモリと、前記キャッシュメモ
   リ内のデータの入れ替えを行うときに、その追い出され
   る順番を保持する追い出し順位メモリと、 使用者の任意の設定により前記キャッシュメモリ内に優
   先的に保持可能なデータの個数を設定する優先保持数レ
   ジスタと、 この優先保持数レジスタの個数を越えた場合に優先保持
   しているデータのうち最も古くアクセスしたデータの優
   先度をさげて追い出し順位を決定する追い出し順位制御
   回路と を備えた請求項１記載のキャッシュメモリ制御回路。