JPH04171910A - 面実装形ネットワーク電子部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は面実装形ネットワーク電子部品に関するもので
ある。

従来の技術 近年、電子機器の軽薄短小化にともない、抵抗、コンデ
ンサ、コイル等の複数個の受動素子等を同一パッケージ
内に形成したネットワーク電子部品の進展が著しい。特
にディジタル回路に多用されるプルアップ・プルダウン
用等の抵抗ネットワーク、インターフェースノイズ対策
用のＲＣネットワーク、Ｌ−Ｃ−Ｒの各種フィルタ部品
等は、実装密度の向上と、実装工数の削減に太き（貢献
している。

以下、図面を参照しながらネットワーク電子部品の従来
技術について説明する。第１Ｏ図は、ネットワーク電子
部品の使用例としてディジタル回路用の各ＩＣ間のイン
ターフェース受動素子回路の一例を示すものである。第
１０図においてＩＣＩとＩＣ２との４ｂｉｔパラレル信
号に対し、それぞれＶＣＣに接続されるプルアップ抵抗
回路を構成する並列形抵抗ネットワークと、４ｂｉｔ信
号に対して直列接続される独立形抵抗ネットワークとノ
イズ対策用のコンデンサがそれぞれＧＮＤに接続される
並列形コンデンサネットワーク等が一般的に使用されて
いる。

第１１図は、前述したネットワーク電子部品として最も
汎用的に使用されてきたＳＩＰ形抵抗抵抗ネットワーク
す図である。

第１１図において、２５は絶縁基板であり、アルミナ等
のセラミック基板が一般的に使用される。前記絶縁基板
の表面に配線用導体２６１１子接続用導体２７．抵抗体
２８が膜状で形成されている。導体材料はＡｇ系または
Ａｇｅｄ系の厚膜電極ペースト、抵抗体材料はＲｕＯ２
系厚膜抵抗ペーストを一般的に使用し、スクリーン印刷
法により、着膜、乾燥した後、８００〜９５０℃空気中
焼成によって形成される。２９はリード端子を示してお
り、クリップ部２９ａに絶縁基板２５を挿入した後、は
んだ３０によって導体２７に機械的かつ電気的に接続さ
れる。３１は封止樹脂である。

以上のＳＩＰ形ネットワーク電子部品は第１にプリント
基板に対して縦形に実装するため、ＤＩＰＩＣパッケー
ジべて占有面積が小さく、従来汎用的に使用されてきた
挿入形のＩＣパッケージ・コネクタとの端子ピッチ互換
性があり実装面積及び配線効率の点で特長を有していた
。また第２の特長として、シングルインライン形の入力
端子構造のため、第１０図に示すＢブロック、Ｃブロッ
ク等のパスラインに並列接続される受動素子回路に最も
遺している。しかも必要に応じて素体基板の表裏面に抵
抗素子、コンデンサ素子等を組みあわせて形成すること
により、第１２図（ａ）〜げ）に示すような多種のネッ
トワーク回路構成に対応できるため、ディジタル・イン
ターフェースにおける応用範囲が非常に広かった。

しかしながら、近年表面実装技術の進展には著しいもの
があり、ＩＣパッケージは２．５４■ピツチのＤＩＰ形
から、ＳＯ２形、ＱＦＰ形、ＰＬＣＣ形、ＬＣＣ形に移
行しており、端子ピッチも１．２７ｍ、１．０ｍ、０．
８ｍ、０．６５ｍ、０．５−と縮小化の流れをたどって
いる。

ところが従来のＳＩＰ形ネットワーク電子部品は端子ピ
ッチ２．５４−または１．７８−が−船釣であり、また
プリント基板上のリード挿入穴ピッチも１．２７−以下
にできないため、前述したＩＣとの端子ピッチの互換性
が取れなくなっている。

また、他の受動部品のチップ化が進展し、Ｉ１０用のコ
ネクタ部品についても表面実装化と端子ピッチの縮小化
が進展したため、すべての電子部品を面実装化してプリ
ント基板の両面に配置した高密度実装プリント基板が増
加しつつある。

そのため、従来のＳＩＰ形ネットワーク電子部品は、周
辺部品がすべて面実装化された回路の中では逆にスルー
ホール形成や表裏面での複雑な配線引きまわしが必要と
なり、プリント基板が高価になったり、実装工程が複雑
化する等の欠点が発生してきている。

以上のような、挿入タイプのＳＩＰ形ネットワーク電子
部品の欠点を克服する目的で、第２の従来技術として面
実装形のネットワーク電子部品が多数考案されている。

以下、図面を参照しながら、従来の面実装形ネットワー
ク電子部品について述べる。

第１３図（ａ）　、　（ｂ）は従来の面実装形抵抗ネッ
トワークの一例としてＳＯＰ形抵抗抵抗ネットワークす
図である。第１３図（ａ）はパッケージ上面図を示して
おり、３２は封止樹脂、３３はリード端子を示している
。マウンタによる自動実装を容易にするため、トランス
ファーモールド成形あるいは射出成形等により、外形寸
法精度を確保したものである。第１３図（ｂ）は断面図
を示している。内蔵する素体基板は第１の従来例におい
て述べたＳＩＰ形抵抗抵抗ネットワーク同様縁基板３４
上に端子接続用導体３５及び抵抗体３６等を形成して作
成される。リード端子３３と端子接続用導体３５ははん
だ３７で接続される場合が一般的であり、ワイヤーボン
ディング等の他の接続技術を用いる場合もある。第１３
図（ａ）　、　（ｂ）に示す通り、従来のＳＯＰ形抵抗
抵抗ネットワーク体基板を横形に配置し、その素体基板
の長辺方向両側からリード端子を導出したデュアル・イ
ンライン形となっている。そのため第１０図に示す回路
使用例においてＡブロックの独立形抵抗ネットワークの
パターン配線に遺しており、第１３図（Ｃ）の回路が多
用されている。また、ＳＩＰ形ネットワーク電子部品の
欠点であった端子ピッチについても、１．２７−以下の
縮小化が可能である。

しかしながら、従来のＳＯＰ形ネットワーク電子部品は
、プリント基板に対して横形に素体基板を実装するため
、パッケージ幅寸法の縮小化に限界があり、実用上３−
以下のパッケージ幅寸法は不可能であった。

また第１０図におけるＣブロックのプルアップ回路等に
応用する場合、デュアルインライン形の第１３図（ｄ）
の回路となるため、第１４図に示すように、プリント基
板のパターン配線が複雑となり、結果的に部品占有面積
に加えてパターン占有面積が非常に大きくなるという欠
点を有していた。

次に面実装形ネットワーク電子部品の他の従来技術とし
て、多連チップ形ネットワーク電子部品について説明す
る。

第１５図は、多連チップ形抵抗ネットワークを示す図で
ある。第１５図において、４３は絶縁基板を示しており
、前記絶縁基板の長辺方向の両端部に半円形の凹部を設
け、そして外部取出用電極４４を基板表面と半円形の凹
部の内面に形成し、その電極間に抵抗体４５を印刷・焼
成し、更に保護膜４６を形成した構成となっている。こ
の多連チップ形抵抗ネットワークは、独立の抵抗素子が
複数個連続した配置となっており、第１０図で示したＡ
ブロックのように、パスラインに直列接続される回路に
遺している。しかしながら、欠点として第１にプリント
基板と直接的に外部取出用電極４４がはんだ接続される
ため、プリント基板と絶縁基板４３の線膨張係数の違い
から、はんだ付け部のクラックが発生しやすい。また、
絶縁基板４３内に収納する素子数を増加すると、絶縁基
板４３が長くなり、プリント基板が機械的応力を受けて
曲げられる際に絶縁基板４３が折損する。また、外部取
出用電極４４は、プリント基板実装時に直接はんだ付け
されるため、はんだ付け温度が高すぎたり、はんだ付け
時間が長い場合に、電極喰われが発生する。以上のよう
に多連チップ形ネットワーク電子部品の第１の欠点は、
はんだ接続信頼性が低く、かつ機械的ストレスに弱いこ
とである。

第２の欠点として、多連チップ形ネットワーク電子部品
は、単純に複数素子がアレイ化されたもので内部配線機
能を有しないものがほとんどのため、プルアップ／ダウ
ンのような第１０図で示すＣブロック、あるいは各パス
ラインからコンデンサを介して共通してアース接続され
るノイズ対策用コンデンサネットワークのようなりブロ
ック等の応用の場合、プリント基板上で、Ｖｃｃ、’Ｇ
ＮＤ等との共通接続配線が必要であり、かつ、配線交鎖
部を両面配線または多層配線で処理する必要がある。以
上の理由により、プリント基板上の配線占有面積が増大
するとともに、スルーホールや多層化によるコストアッ
プが発生する。

発明が解決しようとする課題 本発明は上記のような従来技術の課題を解消することを
目的としている。

ＳＩＰ形ネットワーク電子部品においては、他の電子部
品の面実装化が進展する中で、挿入端子方式のために、
端子ピッチの縮小化に限界があり、スペースメリットが
得られないという欠点を有していた。

また、ＳＯＰ形ネットワーク電子部品は、プリント基板
に対して横形に素体基板を実装するためにパッケージ幅
寸法の縮小化が困難である点と、デュアルインライン形
のため、ディジタル−路のパスラインに並列接続される
プルアップ／ダウン等の回路形成時に、配線パターンが
複離化゛し配線占有面積が増大する点が欠点であった。

また、多連チップ形′ネットワーク電子部品についても
、ＳＯＰ形と同様、デュアルインライン形であり、かつ
単純なアレイ構造のため、°プリント基板上でのパター
ン配線が複雑となり、パターン交鎖部を両面あるいは多
層化する必要があると同時に、実装品質として、はんだ
接続信頼性が低くかつ機械的ストレスに弱いという欠点
を有していた。

本発明は、かかる点に鑑みてなされたものであり、面実
装対応でしかも、微小端子ピッチ化が容易であり、かつ
、パッケージ幅寸法が３−以下の小形部品化を実現する
ことを第１の目的とする。

またプリント基板実装時のはんだ接続信頼性が高く、ま
た機械的ストレスに強い面実装形ネットワーク電子部品
を提供することを第２の目的としている。

さらに、・回路機能的に従来の面実装形ネットワーク電
子部品にはなかったシングルインライン形と等価の内部
接続配線機能を有し、ディジタル・インターフェースに
おけるプルアップ／ダウンをはじめとした広範囲な回路
形成において、プリント基板の配線レイアウトを簡素化
させ、配線占有面積の縮小化を図るとともに、スルーホ
ール数の低減・プリント基板層数の低減を実現させるこ
とを第３の目的としている。

課題を解決するための手段 上記目的を達成するために本発明は、絶縁基板の少なく
とも一方の主面あるいは絶縁基板の内部に複数の導体及
び複数の受動素子を並設するとともに、絶縁基板の下端
部の近傍に複数の端子接続用導体を備えてなる素体基板
と、前記端子接続用導体とそれぞれはんだ接続された複
数のリード端子と、前記素体基板及びリード端子の一部
を封止する封止樹脂とからなり、実装されるべき取り付
け基板に対して前記素体基板は主面がほぼ垂直になるよ
うに立設されて配置されかつ、前記リード端子の疑似コ
の字形リード部絶縁基板の下端面側から素体基板をはさ
み込まれるように構成され、さらに前記リード端子は封
止樹脂内を貫通して封止樹脂外に突出させて封止樹脂の
側面に沿って下方に曲げ加工し、素体基板の下端部側に
アウターリード部を設け、このアウターリード部を介し
て取り付け基板に実装することを特徴とするものである
。

作用 本発明によれば、アウターリード部が素体基板の下端部
側の左右両側に並んで設けられているため、取り付け基
板に対してほぼ垂直に立設した形で、面実装対応でかっ
ＳＯＰ形ネットワーク電子部品に比ベパッケージ輻寸法
を小さくすることができる。また、従来の挿入タイプの
ネットワーク電子部品におけるプリント基板の穴ピツチ
限界とされていた１、２７−以下の端子ピッチにも対応
できる。

また、多連チップ形ネットワーク電子部品の課題であっ
たはんだ接続部の信頼性と機械的ストレスが飛躍的に向
上する。すなわちはんだ接続部の信頼性向上と抗折強度
の向上は、アロターリード部のプリント基板はんだ接続
部と素体基板の端子接続用導体との距離を長くとること
により達成され、またリード端子に機械的変位を吸収す
るフレキシビリティが生まれ、線膨張率の違いによる熱
応力やプリント基板のソリや振動等による機械的応力を
緩和することとなる。しかも、シングルインライン形と
等価の回路機能を有するため、広範囲な回路に応用する
ことも可能で、かつプルアップ等の使用時におけるＳＯ
Ｐ形ネットワーク電子部品の欠点であった配線パターン
の複雑化と配線占有面積の増大という課題が解消される
。

実施例 （実施例１） 以下、本発明の一実施例について図面を参照しながら、
詳細に説明する。

まず、第１に、第１０図のＣブロックのプルアップ回路
を構成する並列形抵抗ネットワークにあたる一実施例を
説明する。

第１図〜第６図（ａ）、（ロ）、　’　（ｃ）　、　（
ｄ）は本発明の一実施例における並列形抵抗ネットワー
クを示すものである。第４図（ａ）は素体基板の表面を
示す斜視図、第４図（ｂ）は素体基板の裏面を示す斜視
図である。第４図（ａ）及び■において１は絶縁基板を
示しており、９６％アルミナ等の無機系セラミック基板
を一般的に使用している。２，２゛は絶縁基板１の下端
面の近傍に配置した端子接続用導体を示している。３は
配線用導体を示している。前記絶縁基板上の表面及び裏
面に形成される端子接続用導体２，２゛と配線用導体３
は、Ａｇ系、Ａ　ｇ　Ｐ　ｄ系。

Ｃｕ系、Ａｕ系等の厚膜導体ペーストが一般的に使用さ
れ、スクリーン印刷で着膜した後、８００〜９５０℃の
焼成温度で空気中あるいは窒素雰囲気中で焼成される。

４は抵抗体であり８００〜９５０℃の焼成温度で使用さ
れるＲｕＯ２系抵抗ペースト、あるいは、窒素焼成可能
なその他の厚膜抵抗ペーストが用いられる。

第１図は、本実施例の並列形抵抗ネットワークのパッケ
ージ断面図を示している。第１図において５は素体基板
、６はリード端子、７は封止樹脂、８は高温はんだを示
している。素体基板５は、両生面に設けられた端子接続
用導体２，２゛が下側になるようにかつ主面を立てた形
で配置している。リード端子６は、疑似コの字形インナ
ーリード部６゛によって絶縁基板の下端面側から素体基
板５をはさみ込むように保持しており、また端子接続用
導体２，２′、高温はんだ８により電気的に接続されて
いる。更にリード端子６は、素体基板の表裏両生面に沿
って上方に伸び、さらに水平方向に左右の封止樹脂７内
を貫通して封止樹脂外に突出している。さらにパッケー
ジ外側面に沿って下方に伸びかつ下面で曲げ加工された
Ｌ形アウターリード部６°を有している。以上のように
、リード端子６は、パッケージ左右のＬ形アウターリー
ド部６°、及び封止樹脂内部の素体基板と機械的・電気
的に接続された疑似コの字形インナーリード部６゛と、
それらの連結部が１本の共通な端子によって構成されて
いるため、従来のシングルインラインパッケージと等価
の回路機能を有するものである。

第２図は、本実施例の並列形抵抗ネットワークのパッケ
ージ外観斜視図を示している。第１図で示した左右のリ
ード端子はパッケージ長辺方向に対して等ピッチで配置
されており、左右共通端子の５ビンパツケージを構成し
ている。

第３図は本実施例の並列形抵抗ネットワークの回路図を
示しており、１及び１゛ビンがそれぞれの抵抗素子に接
続されるコモン端子となっている。

以上、本実施例で説明した並列形抵抗ネットワークは、
従来のＳＩＰ形抵抗抵抗ネットワーク一機能のままで、
端子ピッチの縮小化が可能であり、しかも、素体基板５
をプリント基板に立設した形で左右のＬ形アウターリー
ド部６°を介してプリント基板に表面実装できる。した
がって、プルアップ回路での使用の際、表面実装主体の
プリント基板において、第５図に示すように、Ｉ１０用
コネクタ１１やディジタルＩＣ１２との端子ピッチ互換
性が得られ、配線パターンの簡素化と占有面積の大幅な
縮小が実現される。しかも、回路配゛線の交鎖部を抵抗
ネットワーク部品内部で構成できるため、プリント基板
のスルーホールや多層構造が不要となる。また、左右の
リード端子６は内部的に接続されているため、プリント
基板上のパスラインを左右のリード端子６のはんだ付け
ランド部で分断し、その間の製品下部に他の配線パター
ンを配置することができる。

また、疑似コの字形インナーリード部６゛と、プリント
基板にはんだ付けされるＬ形アウターリード部６°との
距離が長いために、プリント基板の収縮、膨張、ソリ等
による応力を吸収でき、接続信頼性が向上する。すなわ
ち、はんだ接続部の信頼性向上と抗折強度の向上は、ア
ウターリード部のプリント基板はんだ接続部と素体基板
の端子接続用導体との距離を長くとることにより達成さ
れ、またリード端子に機械的変位を吸収するフレキシビ
リティが生まれ、線膨張率の違いによる熱応力やプリン
ト基板のソリや振動等による機械的応力を緩和すること
となる。

なお、本実施例においては、Ｌ形アウターリード６°を
有するリード端子６について説明したが、第６図（ａ）
に示すガルウィング形アウターリード部１３あるいは、
第６図■に示すＪ形アウターリード部１４を有するリー
ド端子であってもよい。

（実施例２） 次に、第１０図に示したＣブロックのプルアップ回路を
構成する並列形抵抗ネットワークとＢブロックのノイズ
吸収用並列形コンデンサネットワークを一体形成した、
ＲＣ複合ネットワーク電子部品について本発明の他の実
施例を第７図〜第９図（ａ）　、　（ｂ）を参照しなが
ら説明する。

第９図（ａ）は素体基板の表面を示す斜視図、第９ｙＪ
（ｂ）は素体基板の裏面を示す斜視図、第７図はパッケ
ージ断面図、第８図は回路図を示している。第９図（ａ
）及び（ロ）において、１５は絶縁基板、１６．１６°
は端子接続用導体、１７は配線用導体、１８は抵抗体を
示しており、第１の実施例と同様の材料及び製造方法で
形成されている。１９は絶縁基板裏面に形成されたコン
デンサ用下部導体、２０はコンデンサ用上部導体を示し
ており、誘電体２１を介して対向した３層構造によって
、コンデンサを形成している。コンデンサ下部導体１９
、上部導体２０についても第１の実施例同様、Ａｇ系、
Ａｇｅｄ系、Ｃｕ系、Ａｕ系等の厚膜導体ペーストが一
般的に使用される。

また誘電体２１はＴｉＯ２系、ＢａＴｉＯ３系。

ＰｂＴｉＯ３系等の誘電体厚膜ペーストを使用し、空気
中あるいは窒素中で焼成することにより形成される。

本実施例の素体基板においては、端子接続用導体１６を
表面で１番ビン〜６番ピン、裏面で１′番ビン〜６゛番
ビンまで配置し、１番ビンを並列形抵抗ネットワークの
コモン端子として共通接続している。また、６°番ピン
を並列形コンデンサネットワークのコモン端子として共
通接続している。

第７図のパッケージ断面図において２２は素体基板、２
３はリード端子、２３′は疑似コの字形インナーリード
部、２３”はＬ形アウターリード部、２４は封止樹脂、
２５は高温はんだを示している。素体基板の裏面にコン
デンサ素子を形成した以外、その他の構成は第１の実施
例と同様である。

以上の構成からなる本実施例のＲＣ複合ネットワーク電
子部品は、第８の回路構成となり、第１０図で示したＣ
ブロックのプルアップ回路を構成する並列形抵抗ネット
ワーク回路と、Ｂブロックのノイズ吸収用並列形コンデ
ンサネットワーク回路を高密度一体化している。

実際の使用例では、４ｂｉｔのディジタル信号に対し、
２番−２゛番ビン〜５番−５′番ビンを直列接続し、１
番または１゛番ビンをＶＣＣに接続し、６番または６゛
番ビンをＧＮＤ接続するだけで回路配線が実現される。

パッケージ占有面積の縮小のみならず、ＶＣＣライン、
ＧＮＤラインと各ディジタル信号ラインの交鎖部まで内
蔵できるため、プリント基板上の配線レイアウトを大幅
に簡素化し、しかもスルーホール穴や多層構造が不要と
なる。以上の効果により、プリント基板の製造コストも
低減される。

なお、第１の実施例および第２の実施例において導体、
抵抗体、誘電体、絶縁体は、それぞれ厚膜ペースト材料
を使用したが、蒸着法あるいはスパッタリング法による
薄膜素子であってもよい。

以上２つの実施例で説明したように、本発明による面実
装形ネットワーク電子部品は、第１０従来の挿入タイプ
のネットワーク電子部品に比べて微小端子ピッチ化が容
易となる。第２として素体基板と縦形配置しているため
、従来のＳＯＰ形ネットワーク電子部品に比べて著しく
占有面積が縮小される。更に第３として、表面、裏面全
面に抵抗素子、コンデンサ素子、インダクタ素子等を形
成し、表裏の端子接続用導体とリード端子によって、そ
れぞれ相互接続することで複数のブロック回路を機能的
かつ高密度に内蔵することができる。第４として縦形配
置した素体基板に対して、左右共通のリード端子群を有
するシングルインラインパッケージと等価のパッケージ
構造であるため、４ｂｉｔ・８ｂｉｔ等の並列ディジタ
ル信号に対し、直列接続される左右の端子対と、コモン
接続端子とを適当に配置することで、ＶＣＣ。

ＧＮＤと各ディジタル信号ラインとの交鎖部がなくなり
、プリント基板上の配線レイアウトが簡素化する。第５
として疑似コの字形インナーリード部とプリント基板に
はんだ接続されるアウターリード部との距離が長いため
に、プリント基板実装時の応力吸収効果が高まり、接続
信頼性が向上する。

以上のように本発明によれば高密度でかつ接続信頼性に
優れ、しかもディジタルインターフェース回路に適した
面実装形ネットワーク電子部品が提供できるため、その
実用的効果は大なるものがある。

発明の効果 以上のように、本発明によれば、左右共通の複数のアウ
ターリード群が素体基板の下端部側に並んで設けられて
いるため、素体基板をプリント基板に対して垂直に立て
て実装できる。よって微小端子ピッチ化も容易で、パッ
ケージ幅寸法が３−以下の高密度面実装パッケージとな
る。またプリント基板実装時のはんだ接続信頼性が高く
、また機械的ストレスに強いものとなる。さらにシング
ルインラインパッケージと等価の回路機能を有する面実
装形ネットワーク電子部品を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における並列形抵抗ネットワ
ークのパッケージの断面図、第２図は同パッケージの斜
視図、第３図は同ネットワークの回路図、第４図（ａ）
は同ネットワークの素体基板の表面を示す斜視図、第４
図（ｂ）は同ネットワークの素体基板の裏面を示す斜視
図、第５図は本発明の一実施例における並列形抵抗ネッ
トワークのプリント基板実装例を示す平面図、第６図（
ａ）は同ネットワークのガルウィング形アウターリード
を有する実施例を示すパッケージの断面図、第６図（ｂ
）は同ネットワークのＪ形アウターリードを有する実施
例を示すパッケージの断面図、第７図は本発明の他の実
施例におけるＲＣ複合ネットワーク電子部品のパッケー
ジの断面図、第８図は同ＲＣ複合−ネットワーク電子部
品の回路図、第９図（ａ）は同ＲＣ複合ネットワーク電
子部品の素体基板の表面を示す斜視図、第９図（ｂ）は
同ネットワークの素体基板の裏面を示す斜視図、第１０
図はディジタル回路用の各ＩＣ間のインターフェース受
動素子回路の一例を示す回路図、第１１図は従来のＳＩ
Ｐ形抵りの回路構成を示す回路図、第１３図（ａ）は従
来の面実装形ネットワーク電子部品の一例としてＳＯＰ
形抵抗抵抗ネットワークッケージの上面図、第１３図（
ｂ）は同パッケージの断面図、第１３図（Ｃ）はＳＯＰ
形抵抗抵抗ネットワーク立回路を示す回路図、第１３図
（ｄ）はＳｏＰ形抵抗抵抗ネットワーク列回路を示す回
路図、第１４図は、従来のＳＯＰ形抵抗抵抗ネットワー
クルアップ回路におけるプリント基板実装例を示す平面
図、第１５図（ａ）は従来の面実装形ネットワーク電子
部品の他の例七して多連チップ形抵抗ネットワークを示
す斜視図、第１５図（ｂ）は多連チップ形抵抗ネットワ
ークの回路図である。 １．１５．２５，３４．４３・・・・・・絶縁基板、２
．２°、１６．１６’、２７．３５・・・・・・端子接
続用導体、３，１７．２６・・・・・・配線用導体、４
゜１８．２８，３６．４５・・・・・・抵抗体、５，２
２・・・・・・素体基板、６，２３，２９．３３・・・
・・・リード端子、６°。 ２３′・・・・・・疑似コの字形インナーリード部、６
″。 ２３°・・・・・・Ｌ形アウターリード部、１３・・・
・・・ガルウィング形アウターリード部、１４・・・・
・・Ｊ形アウターリード部、７，２４，３１．３２・・
・・・・封止樹脂、８，２５・・・・・・高温はんだ、
３０．３７・・・・・・はんだ、９，３８・・・・・・
プリント基板、１９・・・・・・コンデンサ用下部導体
、２０・・・・・・コンデンサ用上部導体、２１・・・
・・・誘電体。 代理人の氏名　弁理士小鍜治明　ほか２名第１図 第２図 第３図 第４図 第５図 第６図 第７図 ／、７ 第８図 第９図 第１０図 第１２図 ＣＤ）（ｂ） （ｅ） ＋ｇ） 第１３図 Ｚ ＼　　　　　　　　　　　　　　　　　　　７う＜ｃ）
ｔｄ）

Claims (1)

【特許請求の範囲】
1. 　絶縁基板の少なくとも一方の主面あるいは絶縁基板の
   内部に複数の導体及び複数の受動素子を並設するととも
   に、絶縁基板の下端部の近傍に複数の端子接続用導体を
   備えてなる素体基板と、前記端子接続用導体とそれぞれ
   はんだ接続された複数のリード端子と、前記素体基板及
   びリード端子の一部を封止する封止樹脂とからなり、実
   装されるべき取り付け基板に対して前記素体基板は主面
   がほぼ垂直になるように立設されて配置されかつ、前記
   リード端子の疑似コの字形リード部絶縁基板の下端面側
   からはさみ込まれるように構成され、さらに前記リード
   端子は封止樹脂内を貫通して封止樹脂外に突出させて、
   封止樹脂の側面に沿って下方に曲げ加工し、素体基板の
   下端部側にアウターリード部を設け、このアウターリー
   ド部を介して取り付け基板に実装することを特徴とする
   面実装形ネットワーク電子部品。