JPH0413692Y2 - - Google Patents
Info
- Publication number
- JPH0413692Y2 JPH0413692Y2 JP15656182U JP15656182U JPH0413692Y2 JP H0413692 Y2 JPH0413692 Y2 JP H0413692Y2 JP 15656182 U JP15656182 U JP 15656182U JP 15656182 U JP15656182 U JP 15656182U JP H0413692 Y2 JPH0413692 Y2 JP H0413692Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- power supply
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003503 early effect Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
(イ) 技術分野
本考案は、定電流回路の改良に関するもので、
特に電源電圧の変動に対して安定な出力電流を得
ることが出来る定電流回路を提供せんとするもの
である。
特に電源電圧の変動に対して安定な出力電流を得
ることが出来る定電流回路を提供せんとするもの
である。
(ロ) 技術の背景
定電流回路においては、電源電圧の変動、例え
ば電源にリツプルがのつたりした場合でも一定の
電流を発生する様に構成しなければならない。例
えば第1図は、従来の定電流回路を使用したバイ
アス回路を示すもので、電源(+Vcc)とアース
との間に抵抗1とダイオード2及び3との直列回
路を接続し、前記ダイオード2及び3によつて得
られる定電圧をNPNトランジスタ4のベースに
印加し、該NPNトランジスタ4のコレクタ電流
をダイオード接続されたPNPトランジスタ5に
流し、該PNPトランジスタ5と電流ミラー接続
されたPNPトランジスタ6のコレクタに定電流
を得、該PNPトランジスタ6のコレクタに接続
された負荷抵抗7の一端から定電圧を発生させる
ものである。しかして、第1図の回路において
は、電源電圧(+Vcc)が変動すると、ダイオー
ド2及び3に流れる電流が変化し、該ダイオード
2及び3の両端電圧が変化する為、NPNトラン
ジスタ4及びPNPトランジスタ6のコレクタ電
流が変化して定電流が得られなくなるという欠点
を有していた。
ば電源にリツプルがのつたりした場合でも一定の
電流を発生する様に構成しなければならない。例
えば第1図は、従来の定電流回路を使用したバイ
アス回路を示すもので、電源(+Vcc)とアース
との間に抵抗1とダイオード2及び3との直列回
路を接続し、前記ダイオード2及び3によつて得
られる定電圧をNPNトランジスタ4のベースに
印加し、該NPNトランジスタ4のコレクタ電流
をダイオード接続されたPNPトランジスタ5に
流し、該PNPトランジスタ5と電流ミラー接続
されたPNPトランジスタ6のコレクタに定電流
を得、該PNPトランジスタ6のコレクタに接続
された負荷抵抗7の一端から定電圧を発生させる
ものである。しかして、第1図の回路において
は、電源電圧(+Vcc)が変動すると、ダイオー
ド2及び3に流れる電流が変化し、該ダイオード
2及び3の両端電圧が変化する為、NPNトラン
ジスタ4及びPNPトランジスタ6のコレクタ電
流が変化して定電流が得られなくなるという欠点
を有していた。
電源電圧の変動、特にリツプルがのつた場合に
は、電源ラインにリツプルフイルタを挿入するこ
とによつてその悪影響を防止し得る。しかしなが
ら、リツプルフイルタを使用すると電源電圧の降
下を招くので、特に低電圧電源を使用する機器に
は前記リツプルフイルタを使用することが出来な
かつた。
は、電源ラインにリツプルフイルタを挿入するこ
とによつてその悪影響を防止し得る。しかしなが
ら、リツプルフイルタを使用すると電源電圧の降
下を招くので、特に低電圧電源を使用する機器に
は前記リツプルフイルタを使用することが出来な
かつた。
(ハ) 考案の要点
本考案は、上述の点に鑑み成されたもので、リ
ツプル除去特性が優れ、低電源電圧で使用し得る
IC(集積回路)化に適した定電流回路を提供せん
とするものであり、第1極性の第1及び第2トラ
ンジスタと第1極性と逆の第2極性の第3トラン
ジスタとを備え、該第3トランジスタのベースに
定電圧を印加するとともに、前記第2トランジス
タのコレクタを前記第3トランジスタのエミツタ
に接続して負帰還路を形成した点を特徴とするも
のである。
ツプル除去特性が優れ、低電源電圧で使用し得る
IC(集積回路)化に適した定電流回路を提供せん
とするものであり、第1極性の第1及び第2トラ
ンジスタと第1極性と逆の第2極性の第3トラン
ジスタとを備え、該第3トランジスタのベースに
定電圧を印加するとともに、前記第2トランジス
タのコレクタを前記第3トランジスタのエミツタ
に接続して負帰還路を形成した点を特徴とするも
のである。
(ニ) 実施例
第2図は本考案の一実施例を示すもので、8は
エミツタが抵抗9を介して電源(+Vcc)に接続
され、コレクタに定電流を発生するPNP型の第
1トランジスタ、10はエミツタが前記電源(+
Vcc)に、べースが前記第1トランジスタ8のベ
ースにそれぞれ接続されたPNP型の第2トラン
ジスタ、11はコレクタが前記第1及び第2トラ
ンジスタ8及び10の共通ベースに、エミツタが
定電流源12を介してアースに接続されたNPN
型の第3トランジスタ、13及び14は該第3ト
ランジスタ11のベースバイアス電圧を発生する
ダイオード、15はエミツタ及びベースが前記第
2トランジスタ10のエミツタ及びベースと共通
接続され、そのコレクタ電流を前記ダイオード1
3及び14に供給する様に接続された第4トラン
ジスタ、及び16は起動抵抗である。
エミツタが抵抗9を介して電源(+Vcc)に接続
され、コレクタに定電流を発生するPNP型の第
1トランジスタ、10はエミツタが前記電源(+
Vcc)に、べースが前記第1トランジスタ8のベ
ースにそれぞれ接続されたPNP型の第2トラン
ジスタ、11はコレクタが前記第1及び第2トラ
ンジスタ8及び10の共通ベースに、エミツタが
定電流源12を介してアースに接続されたNPN
型の第3トランジスタ、13及び14は該第3ト
ランジスタ11のベースバイアス電圧を発生する
ダイオード、15はエミツタ及びベースが前記第
2トランジスタ10のエミツタ及びベースと共通
接続され、そのコレクタ電流を前記ダイオード1
3及び14に供給する様に接続された第4トラン
ジスタ、及び16は起動抵抗である。
次に動作を説明する。ある時点で電源を投入す
ると、起動抵抗16を介してダイオード13及び
14に電流が流れ、第3トランジスタ11のベー
スが所定電圧となるので、前記第3トランジスタ
11のコレクタ電流が流れる。その為、第1、第
2及び第4トランジスタ8,10及び15のベー
ス電流が流れ、それに応じてそれぞれのコレクタ
電流が流れる。しかして、第4トランジスタ15
のコレクタ電流はダイオード13及び14に供給
され、第3トランジスタ11のベース電圧の定電
圧化が計れる。また、第2トランジスタ10のコ
レクタは第3トランジスタ11のエミツタに接続
されているので、前記第2トランジスタ10のコ
レクタ電流は、第3トランジスタ11のエミツタ
電流とともに定電流源12に流れる。その際、前
記第2トランジスタ10のコレクタ電流は、前記
第3トランジスタ11のエミツタ電流に比べて十
分大であるので、前記第2トランジスタ10のコ
レクタ電流は前記定電流源12に流れる電流と略
等しくなる。更に、第1トランジスタ8のコレク
タ電流は、出力端子17に得られ、第2トランジ
スタ10のコレクタ電流が一定であるならば、前
記第1トランジスタ8のコレクタ電流も一定とな
り、従つて出力端子17に得られる出力電流も一
定となる。
ると、起動抵抗16を介してダイオード13及び
14に電流が流れ、第3トランジスタ11のベー
スが所定電圧となるので、前記第3トランジスタ
11のコレクタ電流が流れる。その為、第1、第
2及び第4トランジスタ8,10及び15のベー
ス電流が流れ、それに応じてそれぞれのコレクタ
電流が流れる。しかして、第4トランジスタ15
のコレクタ電流はダイオード13及び14に供給
され、第3トランジスタ11のベース電圧の定電
圧化が計れる。また、第2トランジスタ10のコ
レクタは第3トランジスタ11のエミツタに接続
されているので、前記第2トランジスタ10のコ
レクタ電流は、第3トランジスタ11のエミツタ
電流とともに定電流源12に流れる。その際、前
記第2トランジスタ10のコレクタ電流は、前記
第3トランジスタ11のエミツタ電流に比べて十
分大であるので、前記第2トランジスタ10のコ
レクタ電流は前記定電流源12に流れる電流と略
等しくなる。更に、第1トランジスタ8のコレク
タ電流は、出力端子17に得られ、第2トランジ
スタ10のコレクタ電流が一定であるならば、前
記第1トランジスタ8のコレクタ電流も一定とな
り、従つて出力端子17に得られる出力電流も一
定となる。
いま、電源電圧が変動したとすると、アーリー
効果によつて第1、第2及び第4トランジスタ
8,10及び15のコレクタ電流が変化する。し
かして、第2トランジスタ10のコレクタ電流が
アーリー効果により増大すると、定電流源12に
流れる電流と比較され、第3トランジスタ11の
エミツタ電流が減少する。その為、前記第3トラ
ンジスタ11のコレクタ電流が減少し、それに応
じて第1、第2及び第4トランジスタ8,10及
び15のベース電流が減少する。従つて、第1、
第2及び第4トランジスタ8,10及び15のコ
レクタ電流のうち、アーリー効果によつて増大し
た分の電流の減少が行なわれ、第1、第2及び第
4トランジスタ8,10及び15のコレクタ電流
は、元の安定状態に戻る。それ故、第1トランジ
スタ8のコレクタ電流は、リツプルがのつたりし
て電源電圧が変動しても変化せず、極めて安定な
定電流を得ることが出来る。尚、第2トランジス
タ10のアーリー効果によるコレクタ電流の増
大、第3トランジスタ11のエミツタ電流及びコ
レクタ電流の減少、第2トランジスタ10のベー
ス電流の減少、そのコレクタ電流の減少という負
帰還動作は急速に行なわれる為、定電流化は正確
であり、また電源電圧の変動に応じて第2トラン
ジスタ10のコレクタ電流がアーリー効果により
減少する場合も同一に考えられる。
効果によつて第1、第2及び第4トランジスタ
8,10及び15のコレクタ電流が変化する。し
かして、第2トランジスタ10のコレクタ電流が
アーリー効果により増大すると、定電流源12に
流れる電流と比較され、第3トランジスタ11の
エミツタ電流が減少する。その為、前記第3トラ
ンジスタ11のコレクタ電流が減少し、それに応
じて第1、第2及び第4トランジスタ8,10及
び15のベース電流が減少する。従つて、第1、
第2及び第4トランジスタ8,10及び15のコ
レクタ電流のうち、アーリー効果によつて増大し
た分の電流の減少が行なわれ、第1、第2及び第
4トランジスタ8,10及び15のコレクタ電流
は、元の安定状態に戻る。それ故、第1トランジ
スタ8のコレクタ電流は、リツプルがのつたりし
て電源電圧が変動しても変化せず、極めて安定な
定電流を得ることが出来る。尚、第2トランジス
タ10のアーリー効果によるコレクタ電流の増
大、第3トランジスタ11のエミツタ電流及びコ
レクタ電流の減少、第2トランジスタ10のベー
ス電流の減少、そのコレクタ電流の減少という負
帰還動作は急速に行なわれる為、定電流化は正確
であり、また電源電圧の変動に応じて第2トラン
ジスタ10のコレクタ電流がアーリー効果により
減少する場合も同一に考えられる。
第3図、は電源電圧(+Vcc)を変化させた場
合に、第1図の出力端子18に得られる電圧の変
化(点線)及び第2図の出力端子17に第1図の
如く負荷抵抗を接続した際に該負荷抵抗の両端に
発生する電圧の変化(実線)を示すもので、第3
図から明らかな如く、本考案に係る第2図の実施
例の方が極めて安定な出力電圧を発生させること
が出来る。
合に、第1図の出力端子18に得られる電圧の変
化(点線)及び第2図の出力端子17に第1図の
如く負荷抵抗を接続した際に該負荷抵抗の両端に
発生する電圧の変化(実線)を示すもので、第3
図から明らかな如く、本考案に係る第2図の実施
例の方が極めて安定な出力電圧を発生させること
が出来る。
尚、抵抗9は、アーリー効果のバラツキを補償
する為に接続されているものであり、仮りに第1
トランジスタ8のアーリー効果と第2トランジス
タ10のアーリー効果とが等しければ、前記抵抗
9を省略することが出来る。
する為に接続されているものであり、仮りに第1
トランジスタ8のアーリー効果と第2トランジス
タ10のアーリー効果とが等しければ、前記抵抗
9を省略することが出来る。
(ホ) 効果
以上述べた如く、本考案に依れば、第3トラン
ジスタ11のベース電圧の定電圧化を図るととも
に、各トランジスタのアーリー効果による電流変
化を補償する回路構成と成されているので、極め
て安定な定電流回路が提供出来るという利点を有
する。また、リツプルフイルタ等を挿入した場合
の如く、電圧損失を生じることが無いので、低電
源電圧で使用出来、例えば3Vの電池で駆動する
増幅回路等に利用し得るという利点を有する。更
に、本考案に係る定電流回路は、コンデンサ等の
IC化の困難な素子を使用する必要が無いので、
IC内に簡単に組み込むことが出来、かつ適当な
負荷を接続するだけで定電圧回路としても使用出
来る実用的なものである。
ジスタ11のベース電圧の定電圧化を図るととも
に、各トランジスタのアーリー効果による電流変
化を補償する回路構成と成されているので、極め
て安定な定電流回路が提供出来るという利点を有
する。また、リツプルフイルタ等を挿入した場合
の如く、電圧損失を生じることが無いので、低電
源電圧で使用出来、例えば3Vの電池で駆動する
増幅回路等に利用し得るという利点を有する。更
に、本考案に係る定電流回路は、コンデンサ等の
IC化の困難な素子を使用する必要が無いので、
IC内に簡単に組み込むことが出来、かつ適当な
負荷を接続するだけで定電圧回路としても使用出
来る実用的なものである。
第1図は従来の定電流回路を使用したバイアス
回路を示す回路図、第2図は本考案の一実施例を
示す回路図、及び第3図は本考案の説明に供する
為の特性図である。 主な図番の説明、8……第1トランジスタ、1
0……第2トランジスタ、11……第3トランジ
スタ、17……出力端子。
回路を示す回路図、第2図は本考案の一実施例を
示す回路図、及び第3図は本考案の説明に供する
為の特性図である。 主な図番の説明、8……第1トランジスタ、1
0……第2トランジスタ、11……第3トランジ
スタ、17……出力端子。
Claims (1)
- エミツタが電源の一端に接続された第1極性の
第1トランジスタと、エミツタが前記電源の一端
に、ベースが前記第1トランジスタと共通接続さ
れた第1極性の第2トランジスタと、コレクタが
前記第1及び第2トランジスタの共通ベースに、
エミツタが定電流源を介して電源の他端に、ベー
スが定電圧源に接続された第2極性の第3トラン
ジスタと、前記第1トランジスタのコレクタに接
続された出力端子とから成り、前記第2トランジ
スタのコレクタを前記第3トランジスタのエミツ
タに接続することにより、前記第2トランジスタ
のコレクタ電流に応じた前記第1及び第2トラン
ジスタのベース電流の制御を行い、前記第1トラ
ンジスタのコレクタ電流が一定となる様にし、前
記出力端子に定電流を得ることを特徴とする定電
流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15656182U JPS5963714U (ja) | 1982-10-15 | 1982-10-15 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15656182U JPS5963714U (ja) | 1982-10-15 | 1982-10-15 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963714U JPS5963714U (ja) | 1984-04-26 |
| JPH0413692Y2 true JPH0413692Y2 (ja) | 1992-03-30 |
Family
ID=30345421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15656182U Granted JPS5963714U (ja) | 1982-10-15 | 1982-10-15 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963714U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3380845B2 (ja) * | 1997-10-30 | 2003-02-24 | シャープ株式会社 | 直流安定化電源回路 |
| WO2011108978A1 (en) * | 2010-03-03 | 2011-09-09 | Yngve Linder | A current generator, voltage monitor and charge circuit |
-
1982
- 1982-10-15 JP JP15656182U patent/JPS5963714U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963714U (ja) | 1984-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0563111U (ja) | 低電圧電流ミラー回路 | |
| JPH0413692Y2 (ja) | ||
| JP2533201B2 (ja) | Am検波回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JPH0321927B2 (ja) | ||
| US3989997A (en) | Absolute-value circuit | |
| JPS6011550B2 (ja) | 直流モ−タの速度制御装置 | |
| JP2598266B2 (ja) | バイアス回路 | |
| JPH0434567Y2 (ja) | ||
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2650390B2 (ja) | 比較装置 | |
| JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
| JPH0326435B2 (ja) | ||
| JP3076129B2 (ja) | 差動増幅装置 | |
| JPH0512812Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JP2702140B2 (ja) | 電源回路 | |
| JPH022545B2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH083769B2 (ja) | 定電流源回路 |