JPH04128051U - power circuit - Google Patents
power circuitInfo
- Publication number
- JPH04128051U JPH04128051U JP4185491U JP4185491U JPH04128051U JP H04128051 U JPH04128051 U JP H04128051U JP 4185491 U JP4185491 U JP 4185491U JP 4185491 U JP4185491 U JP 4185491U JP H04128051 U JPH04128051 U JP H04128051U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level
- regulator
- input voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 入力電圧上昇時の電圧検知レベルを下降時の
検知レベルよりも高くして、動作開始と動作停止にヒス
テリシス特性をもつ電源回路を提供すること。
【構成】 入力電圧VDDがレベルV2に達するとレギュ
レータBが動作を開始してその出力電圧Voにより、そ
のレギュレータBの制御端子11の電位が自己保持され
て例え入力電圧VDDがレベルV2より低下してもその動
作が継続される。入力電圧VDDがレベルV2よりも低い
レベルV1を下回ると、上記自己保持が解除されて制御
端子11の電位が変化し、レギュレータBの動作が停止
する。これにより、レギュレータはレベルV1とV2の
間でヒステリシスをもって動作する。
(57) [Summary] [Purpose] To provide a power supply circuit that has hysteresis characteristics at the start and stop of operation by making the voltage detection level when the input voltage increases higher than the detection level when it decreases. [Structure] When the input voltage VDD reaches the level V2, the regulator B starts operating, and the potential of the control terminal 11 of the regulator B is self-maintained by the output voltage Vo, even if the input voltage VDD falls below the level V2. The operation continues even if When the input voltage V DD falls below the level V1, which is lower than the level V2, the self-holding is released, the potential of the control terminal 11 changes, and the operation of the regulator B is stopped. This causes the regulator to operate with hysteresis between levels V1 and V2.
Description
【0001】0001
本考案は、外部電圧を入力して所定の定電圧を出力する電源回路に係り、特に 外部電圧のレベルに応じて動作/不動作を制御するようにした電源回路に関する ものである。 The present invention relates to a power supply circuit that inputs an external voltage and outputs a predetermined constant voltage. Regarding a power supply circuit that controls operation/non-operation according to the level of external voltage It is something.
【0002】0002
通常の電源回路は、外部電圧検知回路を内蔵させて、その検知回路に予め1個 の検知レベルを設定しておき、外部入力電圧がその検知レベルよりも高いか低い かを検知して、電源回路の動作/不動作を制御するものであった。よって、外部 入力電圧が立上がる際と立下がる際は同一検知レベルで検知されるため、外部入 力電圧が上記レベルより高ければ動作し、低ければ動作しないという動作モード となる。 A normal power supply circuit has an external voltage detection circuit built in, and one Detection level is set and the external input voltage is higher or lower than that detection level. It was designed to detect whether the power supply circuit is operating or not and control the operation/non-operation of the power supply circuit. Therefore, external Since the rise and fall of the input voltage are detected at the same detection level, external input Operation mode in which it operates if the power voltage is higher than the above level, and does not operate if it is lower. becomes.
【0003】0003
ところで、電池を外部電源として使用する機器では、消耗した電池の使用を避 けるために、電池電圧があるレベル以上の電圧のときに始めて動作を開始させる ことが望ましく、また使用中の消耗により電池電圧が低下した場合には、その電 圧が低いレベルに達しても機器の動作を継続させることが望ましい。 By the way, in devices that use batteries as an external power source, avoid using exhausted batteries. In order to ensure that the battery voltage is higher than a certain level, It is desirable that the battery voltage decreases due to consumption during use. It is desirable to allow equipment to continue operating even when pressure reaches low levels.
【0004】 このような要望に応えるには、電圧検知レベルが1個の従来の回路では不可能 であり、電圧上昇時と電圧下降時とで異なったレベルで電圧検知を行う回路が望 まれる。0004 To meet such demands, it is impossible to use conventional circuits with a single voltage detection level. Therefore, it is desirable to have a circuit that detects voltage at different levels when the voltage rises and when the voltage falls. be caught.
【0005】 本考案の目的は、入力電圧上昇時は高いレベルで電圧を検知して動作を開始し 、入力電圧下降時は低いレベルで電圧を検知して動作を停止するようにし、上記 したような要望を満足させることができるようにした電源回路を提供することで ある。[0005] The purpose of this invention is to detect the voltage at a high level and start operation when the input voltage increases. , when the input voltage drops, the voltage is detected at a low level and the operation is stopped. By providing a power supply circuit that can satisfy such demands, be.
【0006】[0006]
このため本考案は、入力端子に印加する入力電圧が第1のレベルに達すると接 地電位を出力し、該第1のレベルを下回ると上記入力電圧を出力する第1のスイ ッチング素子と、上記入力端子に印加する電圧が第1のレベルよりも高い第2の レベルに達すると接地電位を出力し、該第2のレベルを下回ると上記入力電圧を 出力する第2のスイッチング素子と、上記入力電圧を入力し制御端子が接地電位 になると動作し所定電位となると不動作となるレギュレータと、該レギュレータ が不動作のとき上記第2のスイッチング素子が出力する電位を上記制御端子に与 え動作中では与えない第3のスイッチング素子と、上記レギュレータが動作中の とき上記第1のスイッチング素子が出力する電位を上記制御端子に与え、不動作 では与えない第4のスイッチング素子とを具備するように構成した。 Therefore, in the present invention, the connection is made when the input voltage applied to the input terminal reaches the first level. a first switch that outputs the earth potential and outputs the input voltage when the voltage falls below the first level; a second switching element whose voltage applied to the input terminal is higher than the first level; When the level is reached, the ground potential is output, and when it falls below the second level, the above input voltage is output. The second switching element that outputs and the control terminal that inputs the above input voltage are connected to ground potential. A regulator that operates when the voltage reaches a certain level and stops operating when the voltage reaches a certain level; When the second switching element is inactive, the potential outputted by the second switching element is applied to the control terminal. The third switching element does not provide power when the regulator is in operation, and the When the potential output by the first switching element is applied to the control terminal, the first switching element becomes inactive. The fourth switching element is not provided in the fourth switching element.
【0007】[0007]
以下、本考案の実施例について説明する。図1はその一実施例の電源回路の回 路図である。ブロックAの部分が電圧検知部、ブロックBの部分がその電圧検知 部Aの検知出力により動作/不動作を制御されるレギュレータである。すなわち 、このレギュレータBは、電圧検知部Aの出力が接地電位のとき動作し、電源電 圧のとき不動作となる。 Examples of the present invention will be described below. Figure 1 shows the circuit diagram of a power supply circuit in one embodiment. It is a road map. The block A part is the voltage detection part, and the block B part is the voltage detection part. This is a regulator whose operation/non-operation is controlled by the detection output of section A. i.e. , this regulator B operates when the output of voltage detection section A is at ground potential, and when the power supply voltage is It becomes inoperable when pressure is applied.
【0008】 電圧検知部Aにおいて、1は外部電源の入力端子、2は検知電圧V1が設定さ れた第1コンパレータ、3は検知電圧V2(>V1)が設定された第2コンパレ ータ、4はドレインが入力端子1にゲートが接地に接続されて常時オン状態にあ るプルアップ抵抗としてのPMOS、5、6はそのPMOS4と接地との間に直 列接続されたNMOSである。そして、一方のNMOS6は第1コンパレータ2 の出力電圧Vaが立ち上がるとオンし、他方のNMOS7は第2コンパレータ3 の出力電圧Vbが立ち上がるとオンする。7は第1コンパレータ2の出力電圧が 立ち下がるとオンするPMOS、8は常時オン状態にあるプルダウン抵抗として のNMOSであり、これらMOS7、8は電源と接地間に直列接続されている。 9はPMOS、10はNMOSであり、MOS4、5の共通接続点とMOS7、 8の共通接続点の間に直列接続されている。そして、このMOS9、10の共通 接続点の電圧が、電圧検知部Aの検知電圧VcとしてレギュレータBに入力する 。また、このMOS9、10のゲートにはそのレギュレータBの出力電圧Voが 印加し、その電圧Voが接地電位0vのときは一方のMOS9がオンし、立ち上 がると他方のMOS10がオンする。[0008] In the voltage detection section A, 1 is the input terminal of the external power supply, and 2 is the detection voltage V1 set. 3 is the second comparator set to the detection voltage V2 (>V1). The drain of the terminal 4 is connected to the input terminal 1, and the gate is connected to the ground, so that it is always on. PMOS, 5 and 6 as pull-up resistors are connected directly between PMOS4 and ground. It is a column-connected NMOS. One NMOS 6 is connected to the first comparator 2. When the output voltage Va rises, the other NMOS 7 turns on and the second comparator 3 It turns on when the output voltage Vb rises. 7 is the output voltage of the first comparator 2. PMOS turns on when falling, 8 acts as a pull-down resistor that is always on. These MOSs 7 and 8 are connected in series between the power supply and ground. 9 is PMOS, 10 is NMOS, and the common connection point of MOS4 and 5 and MOS7, They are connected in series between 8 common connection points. And this MOS9 and 10 common The voltage at the connection point is input to regulator B as the detection voltage Vc of voltage detection section A. . Moreover, the output voltage Vo of the regulator B is applied to the gates of MOS9 and 10. When the voltage Vo is ground potential 0v, one MOS9 turns on and rises. When the voltage is turned on, the other MOS 10 is turned on.
【0009】 レギュレータBにおいて、11は電圧検知部Aの検知電圧Vcを受ける制御端 子、12は入力端子1の電圧が印加する電源入力端子、13は出力端子であり、 電源入力端子12の電圧か所定値以上になった状態で制御端子11の電圧Vcが 接地電位のとき出力端子13に一定の電圧Voを出力(動作)し、立ち上がった ときは出力電圧を接地電位にする(不動作)。[0009] In the regulator B, 11 is a control terminal that receives the detection voltage Vc of the voltage detection section A. 12 is a power input terminal to which the voltage of input terminal 1 is applied, 13 is an output terminal, When the voltage at the power input terminal 12 exceeds a predetermined value, the voltage Vc at the control terminal 11 When it is at ground potential, a constant voltage Vo is output (operated) to the output terminal 13, and it starts up. In this case, the output voltage is set to ground potential (non-operating).
【0010】 さて、以上において、外部電源投入時(入力端子1の電源電圧VDD=0v)で は、両コンパレータ2、3の出力電圧Va、Vbは0vである。また、レギュレ ータBの出力も0vである。よってMOS5、6、8、10はオフ状態にあり、 またMOS7、9はオン状態にある。このため、レギュレータBの制御端子11 には、入力端子1の電圧(VDD)がプルアップ抵抗としてのMOS4→MOS9 のルートを経由して印加し、その出力電圧は0vのままである。Now, in the above, when the external power is turned on (the power supply voltage V DD of the input terminal 1 = 0v), the output voltages Va and Vb of both the comparators 2 and 3 are 0v. Further, the output of regulator B is also 0V. Therefore, MOS5, 6, 8, and 10 are in the off state, and MOS7 and 9 are in the on state. Therefore, the voltage (V DD ) of the input terminal 1 is applied to the control terminal 11 of the regulator B via the route from MOS4 to MOS9 as a pull-up resistor, and its output voltage remains at 0V.
【0011】 この後、入力端子1の電圧が上昇してくると、まずVDD=V1に達した時点で 第1コンパレータ2がオンして電圧Vaが立ち上がる。このとき、MOS5がオ ンし、MOS7がオフする。しかし、この時点ではまだMOS9、10のオン/ オフ状態は変化はせず、レギュレータBの制御端子11の電圧はVDDである。[0011] After that, when the voltage at the input terminal 1 increases, first when V DD =V1 is reached, the first comparator 2 is turned on and the voltage Va rises. At this time, MOS5 is turned on and MOS7 is turned off. However, at this point, the on/off states of MOSs 9 and 10 do not change yet, and the voltage at the control terminal 11 of regulator B is VDD.
【0012】 次に、VDD=V2に達すると、第2コンパレータ3の出力電圧Vbが立ち上が る。この結果、MOS4とMOS5の共通接続点が0vとなるので、その電圧が MOS9のルートを経由してレギュレータBの制御端子11に加わる。この結果 、レギュレータBが動作を開始して、その出力端子13に一定の電圧Voが発生 する。Next, when V DD =V2 is reached, the output voltage Vb of the second comparator 3 rises. As a result, the common connection point between MOS4 and MOS5 becomes 0V, so that voltage is applied to the control terminal 11 of regulator B via the route of MOS9. As a result, regulator B starts operating, and a constant voltage Vo is generated at its output terminal 13.
【0013】 このため、この電圧Voをゲートに受けるMOS9がオフし、MOS10がオ ンする。このとき、MOS7はオフ状態のまである。よって、レギュレータBの 制御端子11は、オンしたMOS10とプルダウン抵抗として働くMOS8のル ート経由して接地されるので、このルートによりレギュレータBの動作が自己保 持されることになる。[0013] Therefore, MOS9 whose gate receives this voltage Vo is turned off, and MOS10 is turned on. Turn on. At this time, MOS7 is in an off state. Therefore, regulator B's The control terminal 11 connects the turned-on MOS 10 and the MOS 8 which acts as a pull-down resistor. The operation of regulator B is self-protected through this route. It will be held.
【0014】 この後、入力端子1の電圧が低下して、V1<VDD<V2になると、第2コン パレータ3の出力電圧Vbが立ち下がり、MOS6がオフするが、レギュレータ Bの制御端子11は上記したようにMOS10→MOS8のルートで接地電位が 印加された状態から変化しないので、レギュレータBの出力端子13には定電圧 Voが出力け続ける。After this, when the voltage at the input terminal 1 decreases and becomes V1<V DD <V2, the output voltage Vb of the second comparator 3 falls and the MOS 6 is turned off, but the control terminal 11 of the regulator B is As described above, since there is no change from the state where the ground potential is applied on the route from MOS10 to MOS8, the constant voltage Vo continues to be output to the output terminal 13 of regulator B.
【0015】 更に入力端子1の電圧が低下して、VDD<V1になると、第1コンパレータ2 の出力電圧Vaが立ち下がり、MOS5がオフしMOS7がオンする。この結果 、入力端子1の電圧VDDがMOS7、10のルートを経由してレギュレータBの 制御端子11に加わり、そのレギュレータBは動作を停止する。よって、その出 力端子13の電圧Voが0vに立下がり、MOS9がオン、MO10がオフして 、入力端子1の電圧VDDがMOS4→MOS9のルートを経由して制御端子11 に加わり、以後MOS7がオフしても無関係にこの状態が続く。[0015] When the voltage at the input terminal 1 further decreases to V DD <V1, the output voltage Va of the first comparator 2 falls, MOS 5 is turned off, and MOS 7 is turned on. As a result, the voltage VDD at the input terminal 1 is applied to the control terminal 11 of the regulator B via the route of the MOSs 7 and 10, and the regulator B stops operating. Therefore, the voltage Vo at the output terminal 13 falls to 0V, MOS9 is turned on, MO10 is turned off, and the voltage V DD at the input terminal 1 is applied to the control terminal 11 via the route from MOS4 to MOS9, and from then on MOS7 This state continues regardless of whether it is turned off.
【0016】 以上のようにレギュレータBは、入力端子1の電源電圧VDDが立上がる際には 、検知レベルの高い第2コンパレータ3の出力が立ち上がった時点で動作を開始 し、電源電圧VDDが下降する際には検知レベルの低い第1コンパレータ2の出力 電圧が立下がった時点で動作を停止するような、ヒステリシス動作となる。以上 の動作のタイミングチャートを図2に示した。なお、MOS4、8は通常の抵抗 素子に置き換えることができる。As described above, when the power supply voltage V DD of the input terminal 1 rises, the regulator B starts operating when the output of the second comparator 3, which has a high detection level, rises, and the power supply voltage V DD rises. When falling, a hysteresis operation is performed in which the operation is stopped when the output voltage of the first comparator 2, which has a low detection level, falls. A timing chart of the above operation is shown in FIG. Note that the MOSs 4 and 8 can be replaced with ordinary resistance elements.
【0017】[0017]
以上から本考案によれば、入力電圧の立上り時の検知レベルよりも立下がり時 の検知レベルが低くなるようなヒステリシス特性を持たせることができる。この ため、入力電圧源を電池電圧とした場合に、電池電圧が上記した高い検知レベル に達しなければその電圧を検知しないので、消耗した電池の使用を防止すること ができ不測の事態を招くおそれがなくなる。また、使用中に電池電圧が低下した 場合には、低い検知レベルに達するまでは検知しないので、みだりに回路が停止 することが防止できる。 From the above, according to the present invention, the detection level at the falling edge of the input voltage is higher than the detection level at the rising edge of the input voltage. It is possible to provide a hysteresis characteristic that lowers the detection level. this Therefore, when the input voltage source is battery voltage, the battery voltage will reach the high detection level mentioned above. The voltage will not be detected unless the voltage reaches the specified voltage, thus preventing the use of exhausted batteries. This eliminates the risk of causing unexpected situations. Also, the battery voltage may drop during use. In some cases, the circuit is not detected until it reaches a low detection level, so the circuit may stop inadvertently. This can be prevented.
【図1】 本考案の一実施例の電圧検知回路の回路図で
ある。FIG. 1 is a circuit diagram of a voltage detection circuit according to an embodiment of the present invention.
【図2】 同実施例の回路の動作のタイミングチャート
である。FIG. 2 is a timing chart of the operation of the circuit of the same embodiment.
A:電圧検知部、B:レギュレータ、1:入力端子、
2、第1コンパレータ、3:第2コンパレータ、4:P
MOS、5、6:NMOS、7:PMOS、8:NMO
S、9:PMOS、10:NMOS、11:制御端子、
12:電源入力端子、13:出力端子。A: Voltage detection section, B: Regulator, 1: Input terminal,
2. First comparator, 3: Second comparator, 4: P
MOS, 5, 6: NMOS, 7: PMOS, 8: NMO
S, 9: PMOS, 10: NMOS, 11: Control terminal,
12: Power input terminal, 13: Output terminal.
Claims (1)
ベルに達すると接地電位を出力し、該第1のレベルを下
回ると上記入力電圧を出力する第1のスイッチング素子
と、上記入力端子に印加する電圧が第1のレベルよりも
高い第2のレベルに達すると接地電位を出力し、該第2
のレベルを下回ると上記入力電圧を出力する第2のスイ
ッチング素子と、上記入力電圧を入力し制御端子が接地
電位になると動作し所定電位となると不動作となるレギ
ュレータと、該レギュレータが不動作のとき上記第2の
スイッチング素子が出力する電位を上記制御端子に与え
動作中では与えない第3のスイッチング素子と、上記レ
ギュレータが動作中のとき上記第1のスイッチング素子
が出力する電位を上記制御端子に与え、不動作では与え
ない第4のスイッチング素子とを具備することを特徴と
する電源回路。1. A first switching element that outputs a ground potential when an input voltage applied to an input terminal reaches a first level, and outputs the input voltage when the input voltage falls below the first level; and the input terminal. When the voltage applied to the second level reaches a second level higher than the first level, the ground potential is output, and the second level is higher than the first level.
a second switching element that outputs the input voltage when the input voltage falls below the level of the second switching element; a regulator that inputs the input voltage and operates when the control terminal reaches a ground potential and becomes inoperable when the control terminal reaches a predetermined potential; When the third switching element applies the potential output by the second switching element to the control terminal and does not apply it during operation, and the potential output from the first switching element when the regulator is in operation is applied to the control terminal. A power supply circuit comprising: a fourth switching element that supplies power to the current state and does not provide power when inactive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185491U JP2546812Y2 (en) | 1991-05-09 | 1991-05-09 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185491U JP2546812Y2 (en) | 1991-05-09 | 1991-05-09 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04128051U true JPH04128051U (en) | 1992-11-20 |
| JP2546812Y2 JP2546812Y2 (en) | 1997-09-03 |
Family
ID=31922520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4185491U Expired - Lifetime JP2546812Y2 (en) | 1991-05-09 | 1991-05-09 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546812Y2 (en) |
-
1991
- 1991-05-09 JP JP4185491U patent/JP2546812Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2546812Y2 (en) | 1997-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| US20020121883A1 (en) | Voltage generator with standby operating mode | |
| US7106042B1 (en) | Replica bias regulator with sense-switched load regulation control | |
| US9627962B2 (en) | Fast blocking switch | |
| US6549048B2 (en) | Threshold amplifier | |
| JPH0214814B2 (en) | ||
| JP2002051449A (en) | High-side switch handling inrush current and overcurrent control method | |
| JPH07244123A (en) | Semiconductor integrated circuit | |
| US6118188A (en) | Apparatus and method for switching between two power supplies of an integrated circuit | |
| US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
| EP1250606A1 (en) | Magnetic digital signal coupler monitor | |
| JPH11127547A (en) | Power supply unit on / off control device | |
| US20050151522A1 (en) | Constant-voltage power supply circuit | |
| JPH06208423A (en) | Power supply circuit | |
| JP2863658B2 (en) | Microprocessor reset device especially for automotive applications | |
| US6636089B2 (en) | Power supply detection device | |
| JPH0464209B2 (en) | ||
| JPH1131956A (en) | Reset signal generation circuit | |
| JP2001127609A (en) | Power-on reset circuit | |
| JP2000050526A (en) | Power supply controller | |
| JPH04128051U (en) | power circuit | |
| US6476651B1 (en) | Power-off detection circuit | |
| JPH08205403A (en) | Inrush current prevention circuit | |
| JP3082782B2 (en) | Voltage detection circuit | |
| US6359474B1 (en) | Input interface circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970318 |