JPH04107903U - 集中定数アイソレータ - Google Patents

Abstract

(57)【要約】 【目的】 本考案は、ポート数３の集中定数サーキュレ
ータの１ポートに終端抵抗を接続してアイソレータを構
成した集中定数アイソレータに関し、超高周波高出力増
幅器と集中定数アイソレータが縦続に接続される高周波
高出力増幅装置において、低コスト化および小型化を可
能とし、さらに高出力および高効率の高性能化を可能に
することを目的とする。 【構成】 集中定数サーキュレータの第１端子に接続さ
れるキャパシタの容量値を第２端子（出力端子）および
第３端子にそれぞれ接続されるキャパシタの各容量値と
比較して大きな値に設定し、第１端子にインダクタの一
端を接続し、該インダクタの他端を入力端子とすること
を特徴とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ポート数３の集中定数サーキュレータの１ポートに終端抵抗を接続 してアイソレータを構成した集中定数アイソレータに関する。 なお、本考案の集中定数アイソレータは、高周波高出力増幅器を安定動作させ る目的でその後段に接続して使用される。

【０００２】

【従来の技術】

集中定数サーキュレータの基本構造は、フェライト板に互いに 120°の角度を なすように巻線を施し、各ポートに並列容量を付加したものである。 図３は、従来の集中定数サーキュレータおよび集中定数アイソレータの構造を 示す図である。なお、図３(a) は、集中定数サーキュレータ３０の立体構造を示 し、図３(b) は２枚のフェライト板３１₁ ，３１₂ を除いた集中定数サーキュレ ータ３０および集中定数アイソレータ３５の平面構成を示す。

【０００３】 図において、集中定数サーキュレータ３０は、一端が接地された３本の導体３ ２₁ ，３２₂ ，３２₃ を互いに網目形状に組み、入出力端子とする各導体の他端 にそれぞれ等しい容量値Ｃ₀ を有するキャパシタ３３₁ ，３３₂ ，３３₃ を接続 した構造である。なお、集中定数サーキュレータ３０の詳細な構造と設計法は文 献「マイクロ波集積回路」（小西良弘、株式会社産報、第２章、pp.104〜110 ） に詳しく記載されている。

【０００４】 集中定数アイソレータ３５は、この集中定数サーキュレータ３０の３つの入出 力端子の第１端子を入力端子３４₁ とし、第２端子を出力端子３４₂ とし、第３ 端子３４₃ に端子インピーダンスＲに等しい終端抵抗器３６を接続した構成であ る。なお、この構造の集中定数アイソレータ３５では、入力端子３４₁ および出 力端子３４₂ のインピーダンスは等しく、一般に50Ωになっている。

【０００５】 このような集中定数アイソレータ３５は、図４に示すように、超高周波高出力 増幅器４０を安定動作させる目的でその後段に接続される。 ここで、超高周波高出力増幅器４０は、入力端子４１，出力端子４２，入力側 バイアス端子４３および出力側バイアス端子４４を有し、ＦＥＴ４５あるいはバ イポーラ・トランジスタその他の能動素子と、入力整合回路４６，出力整合回路 ４７およびバイアス供給回路４８，４９の受動素子から構成され、その出力端子 ４２に集中定数アイソレータ３５の入力端子３４₁ が接続される。

【０００６】 この超高周波高出力増幅器４０および集中定数アイソレータ３５の入出力イン ピーダンスは一般に50Ωに設定されており、入力整合回路４６および出力整合回 路４７の主な機能は、ＦＥＴ４５などの能動素子固有の入出力インピーダンスと 超高周波高出力増幅器４０の入出力インピーダンス50Ωとの間のインピーダンス 変換にある。

【０００７】

【考案が解決しようとする課題】

ところで、図４に示す超高周波高出力増幅器４０では、ＦＥＴ４５などの能動 素子の占有面積に比較して、入力整合回路４６および出力整合回路４７などの受 動素子部分の占有面積が極めて大きい。例えば、１ＧHz帯の高周波高出力増幅器 では、能動素子の占有面積に対して受動素子の占有面積はその10倍以上になるこ とがあった。これは、ガリウムひ素基板上に製作するモノリシック増幅器の場合 では、高価な半導体基板の大部分を半導体であることを必要としない受動素子が 占めることなり、結果として製造コストを大きく引き上げる要因になっていた。

【０００８】 さらに、超高周波高出力増幅器４０の出力整合回路４７と集中定数アイソレー タ３５の挿入損失は、増幅装置としての出力および電力付加効率の悪化に直接影 響し、それらの低損失化が重要な課題になっている。 また、移動無線用の高出力増幅器では、高出力および高効率と合わせて小型化 が望まれているが、出力整合回路４７の小型化と損失量はトレードオフの関係に あり、出力整合回路４７を小型化しようとすると出力および効率も低下する結果 になっていた。

【０００９】 本発明は、超高周波高出力増幅器４０と集中定数アイソレータ３５が縦続に接 続される高周波高出力増幅装置において、低コスト化および小型化を可能とし、 さらに高出力および高効率の高性能化を可能にする集中定数アイソレータを提供 することを目的とする。

【００１０】

【課題を解決するための手段】

本考案は、２枚のフェライト板の間に一端が接地された３本の導体を互いに網 目形状に組み、入出力端子とする各導体の他端にそれぞれキャパシタを接続した 集中定数サーキュレータを有し、前記集中定数サーキュレータの３つの入出力端 子の第１端子を入力端子とし、第２端子を出力端子とし、第３端子に端子インピ ーダンスに等しい終端抵抗器を接続した集中定数アイソレータにおいて、前記集 中定数サーキュレータの第１端子に接続されるキャパシタの容量値を前記第２端 子および前記第３端子にそれぞれ接続されるキャパシタの各容量値と比較して大 きな値に設定し、前記第１端子にインダクタの一端を接続し、該インダクタの他 端を前記入力端子とすることを特徴とする。

【００１１】

【作用】

本考案の集中定数アイソレータは、集中定数サーキュレータの第１端子に接続 されるキャパシタの容量値を第２端子および第３端子にそれぞれ接続されるキャ パシタの各容量値と比較して大きな値に設定し、その第１端子と入力端子との間 にインダクタを接続することにより、入力端子および出力端子のインピーダンス を異なった値に設定することができる。これは、集中定数アイソレータが、非相 反機能の他にインピーダンス変換機能を備えたことと等価である。

【００１２】 したがって、集中定数アイソレータの出力インピーダンスを50Ωのままで、入 力インピーダンスを超高周波高出力増幅器の能動素子固有の出力インピーダンス （例えば12Ω）に等しくすることができる。 すなわち、集中定数アイソレータにインピーダンス変換機能を備えることによ り、超高周波高出力増幅器の出力整合回路を不要にし、能動素子に直接集中定数 アイソレータの入力端子を接続することができる。

【００１３】

【実施例】

図１は、本考案の集中定数アイソレータの実施例構成を示す図である。 図において、集中定数サーキュレータ１０を構成する３本の導体３２₁,３２₂, ３２₃ およびキャパシタ１３₁,１３₂,１３₃ の接続関係は従来と同様である。 本考案の特徴は、集中定数サーキュレータ１０において、キャパシタ１３₁ の 容量値Ｃ₁ を、キャパシタ１３₂ ，１３₃ の容量値Ｃ₂ ，Ｃ₃ に比べて大きな値 とするところにある。また、集中定数アイソレータ１５において、集中定数サー キュレータ１０の第２端子を出力端子３４₂ とし、第３端子３４₃ に終端抵抗器 ３６を接続する従来の構成に加えて、入力端子３４₁ と集中定数サーキュレータ １０の第１端子（導体３２₁ ）との間にインダクタ１４を接続する構成を特徴と する。

【００１４】 本実施例では、周波数 933ＭHzの高出力増幅装置を実現する場合について具体 的に説明する。 キャパシタ１３₂ ，１３₃ の容量値Ｃ₂ ，Ｃ₃ は、従来の集中定数サーキュレ ータ３０の入出力端子のインピーダンスがすべて50Ωであったときのキャパシタ ３３₂ ，３３₃ の容量値Ｃ₀ に等しくする。一方、キャパシタ１３₁ の容量値Ｃ ₁ は、キャパシタ１３₂ ，１３₃ の容量値よりも６ｐＦ大きい値に設定する。ま た、インダクタ１４のインダクタンスＬを 3.7ｎＨとする。この値では、周波数 933ＭHzにおいて、入力端子３４₁ のインピーダンスを12Ω、出力端子３４₂ の インピーダンスを50Ωとすることができる。

【００１５】 図２は、本考案の集中定数アイソレータが接続される超高周波高出力増幅器の 構成例を示すブロック図である。 上述したように、集中定数アイソレータ１５の入力インピーダンスとＦＥＴ４ ５の出力インピーダンスとを一致させることができるので、出力整合回路（４７ ）を介さずに直接接続することができる。

【００１６】

【考案の効果】

以上説明したように、本考案の集中定数アイソレータはインピーダンス変換機 能を有するので、その入力インピーダンスを超高周波高出力増幅器の能動素子固 有の出力インピーダンスに近い値に設定することができる。 したがって、本考案の集中定数アイソレータを用いることにより、超高周波高 出力増幅器の出力整合回路を介さずに、その能動素子と集中定数アイソレータと を直接接続することができる。

【００１７】 これは、超高周波高出力増幅器と集中定数アイソレータとを有する増幅装置に おいては、超高周波高出力増幅器の受動素子の一つである出力整合回路が不要に するものである。たとえば、 933ＭHz帯の増幅装置では、能動素子の占有面積に 対する受動歳の占有面積の割合を従来の１／２程度にすることができる。 このように、本考案の集中定数アイソレータを用いることにより、ガリウムひ 素基板に製作したモノリシック増幅器の場合では、効果な半導体基板の面積を小 さくできるので、小型化できるとともに製造コストを大幅に低減させることがで きる。

【００１８】 また、出力整合回路の挿入損失がなくなるので、超高周波高出力増幅器の高出 力化および高能率化を容易に実現することができる。

【図面の簡単な説明】

【図１】本考案の集中定数アイソレータの実施例構成を
示す図である。

【図２】本考案の集中定数アイソレータが接続される超
高周波高出力増幅器の構成例を示すブロック図である。

【図３】従来の集中定数サーキュレータおよび集中定数
アイソレータの構造を示す図である。

【図４】従来の集中定数アイソレータが接続される超高
周波高出力増幅器の構成例を示すブロック図である。

【符号の説明】

１０ 集中定数サーキュレータ １３ キャパシタ １４ インダクタ １５ 集中定数アイソレータ ３０ 集中定数サーキュレータ ３１ フェライト板 ３２ 導体 ３３ キャパシタ ３４₁ 入力端子 ３４₂ 出力端子 ３４₃ 第３端子 ３５ 集中定数アイソレータ ４０ 超高周波高出力増幅器 ４１ 入力端子 ４２ 出力端子 ４３ 入力側バイアス端子 ４４ 出力側バイアス端子 ４５ ＦＥＴ ４６ 入力整合回路 ４７ 出力整合回路 ４８，４９ バイアス供給回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ２枚のフェライト板の間に一端が接地さ
   れた３本の導体を互いに網目形状に組み、入出力端子と
   する各導体の他端にそれぞれキャパシタを接続した集中
   定数サーキュレータを有し、前記集中定数サーキュレー
   タの３つの入出力端子の第１端子を入力端子とし、第２
   端子を出力端子とし、第３端子に端子インピーダンスに
   等しい終端抵抗器を接続した集中定数アイソレータにお
   いて、前記集中定数サーキュレータの第１端子に接続さ
   れるキャパシタの容量値を前記第２端子および前記第３
   端子にそれぞれ接続されるキャパシタの各容量値と比較
   して大きな値に設定し、前記第１端子にインダクタの一
   端を接続し、該インダクタの他端を前記入力端子とする
   ことを特徴とする集中定数アイソレータ。