JP7738271B2 - バックアップ電源制御システム、バックアップ電源システム、及び移動体 - Google Patents

Description

本開示は、バックアップ電源制御システム、バックアップ電源システム、及び移動体に関する。より詳細には、本開示は、主電源が失陥した場合に副電源から負荷に電力を供給可能なバックアップ電源制御システム、バックアップ電源システム、及び移動体に関する。

特許文献１に記載の昇圧電源回路は、バッテリからの給電の停止時に、各種負荷に対して、バックアップ電源であるリチウムイオン電池からの電力を供給する。昇圧電源回路は、リチウムイオン電池の直流電圧を昇圧して各種負荷に給電する。

特開２０２０－５４８１号公報

特許文献１の昇圧電源回路では、バッテリ（主電源）の失陥時にリチウムイオン電池（副電源）から負荷に電力を供給するのであるが、リチウムイオン電池から供給される電力がバッテリ側に流れないように、バッテリと負荷との間に接続されるＭＯＳＦＥＴをオフにする。ＭＯＳＦＥＴはゲート・ソース間に寄生容量を有しているため、ターンオフに時間を要し、バッテリの失陥時に、バッテリと負荷との間に接続されるＭＯＳＦＥＴがオンからオフに切り替わるのが遅れる可能性があった。バッテリの失陥時に、ＭＯＳＦＥＴのターンオフが遅れると、リチウムイオン電池から負荷への電力供給の開始が遅れる可能性があった。

本開示の目的は、主電源の失陥時に副電源から負荷へ電力を供給可能になるまでの時間を短縮可能なバックアップ電源制御システム、バックアップ電源システム、及び移動体を提供することにある。

本開示の一態様のバックアップ電源制御システムは、第１半導体スイッチと、副電源用スイッチと、失陥検知部と、第１駆動部と、第２駆動部と、を備える。前記第１半導体スイッチは、主電源と負荷とを繋ぐ主給電経路を導通状態又は遮断状態に切り替える。前記副電源用スイッチは、副電源と前記負荷とを繋ぐ副給電経路を導通状態又は遮断状態に切り替える。前記失陥検知部は、前記主電源が失陥状態であるか非失陥状態であるかを検知する。前記第１駆動部は、前記非失陥状態では前記第１半導体スイッチをオン、前記失陥状態では前記第１半導体スイッチをオフに制御する。前記第２駆動部は、前記非失陥状態では前記副電源用スイッチをオフ、前記失陥状態では前記副電源用スイッチをオンに制御する。前記第１半導体スイッチはＭＩＳＦＥＴである。前記第１駆動部は、前記主給電経路の電圧を分圧した電圧を前記第１半導体スイッチのゲート・ソース間に印加する分圧回路と、前記第１半導体スイッチのゲート・ソース間に接続される第２半導体スイッチと、を含む。前記失陥検知部が前記非失陥状態を検知すると、前記第１駆動部は、前記第２半導体スイッチをオフに制御することによって、前記第１半導体スイッチをオンに制御する。前記失陥状態において、前記第１駆動部は、前記第２半導体スイッチの駆動電圧として前記第１半導体スイッチのゲート・プラトー電圧を少なくとも確保する。前記失陥検知部が前記失陥状態を検知すると、前記第１駆動部は、前記第２半導体スイッチをオンに制御することによって、前記第１半導体スイッチをオフに制御する。

本開示の一態様のバックアップ電源システムは、前記バックアップ電源制御システムと、前記副電源と、を備える。前記バックアップ電源制御システムは、前記主電源の前記失陥状態では、前記副電源から前記負荷に電力を供給可能な状態とする。

本開示の一態様の移動体は、前記バックアップ電源システムと、移動体本体と、を備える。前記移動体本体には、前記バックアップ電源システム及び前記負荷が搭載される。

本開示によれば、主電源の失陥時に副電源から負荷へ電力を供給可能になるまでの時間を短縮することができる。

図１は、本開示の一実施形態に係るバックアップ電源制御システム及びそれを備えるバックアップ電源システムの概略的な回路図である。 図２は、同上のバックアップ電源制御システムが備える第１半導体スイッチのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、及びドレイン電流Ｉｄを説明する説明図である。 図３は、同上のバックアップ電源制御システムが備える第１及び第３半導体スイッチの、主電源の失陥時におけるゲート・ソース間電圧Ｖｇｓの説明図である。 図４は、同上のバックアップ電源システムを搭載した車両の一部を破断した側面図である。

（実施形態）
（１）概要
以下の実施形態において説明する各図は、模式的な図であり、各図中の各構成要素の大きさ及び厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

本実施形態に係るバックアップ電源制御システム１０、及び、それを備えるバックアップ電源システム１について、図面を参照して説明する。本実施形態で説明する構成は、本開示の一例に過ぎない。本開示は、本実施形態に限定されず、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

バックアップ電源システム１は、例えば車両１００（図４参照）に搭載されている。バックアップ電源システム１は、車両１００に搭載される主電源Ｅ１が失陥した場合に、副電源Ｅ２から負荷５０に電力を供給するために用いられる。これにより、負荷５０は、主電源Ｅ１が失陥した場合でも、副電源Ｅ２から電力の供給を受けて動作を継続可能である。ここで、主電源Ｅ１が失陥している「失陥状態」とは、主電源Ｅ１の故障又は劣化、或いは、主電源Ｅ１と負荷５０とを繋ぐ配線の断線又は短絡等によって、主電源Ｅ１から負荷５０への電力の供給が停止する状態である。なお、電力の供給が停止するとは、主電源Ｅ１が負荷５０に出力する出力電圧Ｖ１がゼロになる状態を含むほか、主電源Ｅ１の出力電圧Ｖ１が負荷５０の最低動作電圧を下回る状態を含んでもよい。また、主電源Ｅ１の「非失陥状態」は、主電源Ｅ１から負荷５０に電力が供給されている状態を含み、主電源Ｅ１が負荷５０に出力する出力電圧Ｖ１が負荷５０の最低動作電圧以上である状態を含む。

本実施形態のバックアップ電源制御システム１０は、第１半導体スイッチＱ１と、副電源用スイッチＱ５と、失陥検知部１１と、第１駆動部１２と、第２駆動部１３と、を備える。

第１半導体スイッチＱ１は、主電源Ｅ１と負荷５０とを繋ぐ主給電経路ＬＮ１を導通状態又は遮断状態に切り替える。

副電源用スイッチＱ５は、副電源Ｅ２と負荷５０とを繋ぐ副給電経路ＬＮ２を導通状態又は遮断状態に切り替える。

失陥検知部１１は、主電源Ｅ１が失陥状態であるか非失陥状態であるかを検知する。

第１駆動部１２は、非失陥状態では第１半導体スイッチＱ１をオン、失陥状態では第１半導体スイッチＱ１をオフに制御する。

第２駆動部１３は、非失陥状態では副電源用スイッチＱ５をオフ、失陥状態では副電源用スイッチＱ５をオンに制御する。

第１半導体スイッチＱ１はＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）である。

第１駆動部１２は、主給電経路ＬＮ１の電圧（つまり、主電源Ｅ１の出力電圧Ｖ１）を分圧した電圧を第１半導体スイッチＱ１のゲート・ソース間に印加する分圧回路１５と、第１半導体スイッチＱ１のゲート・ソース間に接続される第２半導体スイッチＱ２と、を含む。

失陥検知部１１が非失陥状態を検知すると、第１駆動部１２は、第２半導体スイッチＱ２をオフに制御することによって、第１半導体スイッチＱ１をオンに制御する。

失陥状態において、第１駆動部１２は、第２半導体スイッチＱ２の駆動電圧として第１半導体スイッチＱ１のゲート・プラトー電圧を少なくとも確保する。

失陥検知部１１が失陥状態を検知すると、第１駆動部１２は、第２半導体スイッチＱ２をオンに制御することによって、第１半導体スイッチＱ１をオフに制御する。

主電源Ｅ１が失陥した場合に、第１半導体スイッチＱ１をオフに制御するためには、第２半導体スイッチＱ２をオンに制御する必要があるが、主電源Ｅ１とバックアップ電源制御システム１０との間を接続する電線の短絡時にも、第２半導体スイッチＱ２の駆動電圧を確保する必要がある。ここで、図２は、ＭＩＳＦＥＴである第１半導体スイッチＱ１のゲートに定電流を印加した場合のゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、及びドレイン電流Ｉｄをそれぞれ示している。第１半導体スイッチＱ１のゲートに定電流が印加され、ゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ１を超えるとドレイン電流Ｉｄが流れ始める。そして、ゲート・ソース間電圧Ｖｇｓがゲート・プラトー電圧Ｖｐに達すると、ドレイン電流Ｉｄが飽和して、ドレイン・ソース間電圧Ｖｄｓが降下し始める。第１半導体スイッチＱ１が完全にターンオンすると、ミラー効果が無くなって、ゲート・ソース間電圧Ｖｇｓの増加の傾きが大きくなる。

ここで、主電源Ｅ１の短絡時に第１半導体スイッチＱ１のゲート容量に蓄積された電荷が放出されると、ゲート容量に蓄積される電荷量の減少に応じて第１半導体スイッチＱ１のゲート・ソース間電圧Ｖｇｓが低下するのであるが、ゲート・ソース間電圧Ｖｇｓがゲート・プラトー電圧Ｖｐで略一定となる期間が発生する。本実施形態では、主電源Ｅ１の短絡が発生した場合でも第１駆動部１２が、少なくともゲート・プラトー電圧Ｖｐを第２半導体スイッチＱ２の駆動電圧として確保しており、第２半導体スイッチＱ２をオンに制御することができる。なお、第１駆動部１２は、第２半導体スイッチＱ２の駆動電圧として、第１半導体スイッチＱ１のゲート・プラトー電圧Ｖｐに加えて、負荷５０が有する容量成分に発生する残電圧を確保してもよい。また、バックアップ電源制御システム１０は、主給電経路ＬＮ１における第１半導体スイッチＱ１と負荷５０との間の電路と、基準電位との間に接続されたコンデンサＣ１を有している。コンデンサＣ１は例えば電解コンデンサであり、第１駆動部１２は、コンデンサＣ１の残電圧を第２半導体スイッチＱ２の駆動電圧として利用してもよい。これにより、主電源Ｅ１が失陥した場合でも、第１駆動部１２が、少なくとも第１半導体スイッチＱ１のゲート・プラトー電圧Ｖｐを駆動電圧として第２半導体スイッチＱ２をオンに制御することで、第１半導体スイッチＱ１のゲート・ソース間を短絡して、第１半導体スイッチＱ１をオンからオフに切り替えることができる。

ところで、第１半導体スイッチＱ１のゲート・ソース間に第１抵抗器と第２抵抗器とが接続され、第１抵抗器及び第２抵抗器の接続点と基準電位との間にスイッチが接続されているような駆動回路では、スイッチをオフにして、第１半導体スイッチＱ１のゲート容量に蓄積された電荷を第１抵抗器及び第２抵抗器に放電させることで、第１半導体スイッチＱ１をオフさせる。この場合、第１半導体スイッチＱ１のゲート容量と、ゲート・ソース間の第１抵抗器及び第２抵抗器との放電時定数で、第１半導体スイッチＱ１のターンオフ時間が決定されるため、ターンオフ時間が長くなる可能性がある。また、放電時定数を小さくするために、ゲート・ソース間の第１抵抗器及び第２抵抗器の抵抗値を小さくすると、非失陥状態においてソースと基準電位との間に接続されている抵抗器を介して流れる暗電流が増加するという問題がある。

それに対して、本実施形態の第１駆動部１２は、第２半導体スイッチＱ２をオンに制御して、第１半導体スイッチＱ１のゲート・ソース間を第２半導体スイッチＱ２で短絡することによって第１半導体スイッチＱ１をオフに制御する。これにより、第１半導体スイッチＱ１のゲート容量に蓄積された電荷は第２半導体スイッチＱ２を介して短時間で放電されるので、主電源Ｅ１が失陥してから第１半導体スイッチＱ１がオフになるまでの時間を短縮できる。したがって、主電源Ｅ１の失陥時に副電源Ｅ２から負荷５０へ電力を供給可能になるまでの時間を短縮可能なバックアップ電源制御システム１０を実現できる。また、分圧回路１５のインピーダンスを高い値に設定しても、第１半導体スイッチＱ１がオンからオフに切り替わるまでの時間には影響しないので、分圧回路１５のインピーダンスを高い値に設定することで、暗電流を低減することができる。

また、本実施形態のバックアップ電源システム１は、バックアップ電源制御システム１０と、副電源Ｅ２と、を備える。バックアップ電源制御システム１０は、主電源Ｅ１の失陥状態が発生すると、副電源Ｅ２から負荷５０に電力を供給可能な状態とする。

また、本実施形態のバックアップ電源システム１は、負荷５０を備える移動体（例えば車両１００）に搭載される（図４参照）。すなわち、移動体である車両１００は、上記のバックアップ電源システム１と、移動体本体である本体１０１と、を備える。本体１０１にはバックアップ電源システム１及び負荷５０が搭載される。

なお、以下の実施形態では、バックアップ電源システム１が自動車のような車両１００に搭載される場合を例示するが、バックアップ電源システム１は、車両１００以外の移動体（例えば飛行機、船舶又は電車）に搭載されてもよい。ここにおいて、車両１００には、主電源Ｅ１の失陥時に副電源Ｅ２から電力の供給を受ける負荷５０が複数ある。複数の負荷５０は、例えば、電動のアクチュエータ（例えばブレーキシステム、パワーステアリングシステム等）と、アクチュエータを制御する制御回路（ＥＣＵ：Electronic ControlUnit）、等を含む。

（２）詳細
以下、本実施形態に係るバックアップ電源制御システム１０及びそれを備えるバックアップ電源システム１について図面を参照して詳しく説明する。

（２．１）構成
以下、バックアップ電源システム１の各構成について詳細に説明する。

バックアップ電源システム１は、上述したように、バックアップ電源制御システム１０と、副電源Ｅ２と、を備えている。

バックアップ電源制御システム１０は、主電源Ｅ１が電気的に接続される入力端子Ｐ１と、負荷５０が電気的に接続される出力端子Ｐ２と、を備えている。また、バックアップ電源制御システム１０は、上述したように、第１半導体スイッチＱ１と、第２半導体スイッチＱ２と、副電源用スイッチＱ５と、失陥検知部１１と、第１駆動部１２と、第２駆動部１３と、オンオフ検知部１４と、を更に備えている。

バックアップ電源制御システム１０は、主電源Ｅ１の失陥が発生していない状態（非失陥状態）では、主電源Ｅ１の出力電力を負荷５０に供給する。つまり、非失陥状態では、バックアップ電源制御システム１０は、主電源Ｅ１と負荷５０とを繋ぐ主給電経路ＬＮ１を導通状態に、副電源Ｅ２と負荷５０とを繋ぐ副給電経路ＬＮ２を遮断状態にそれぞれ切り替える。

また、バックアップ電源制御システム１０は、主電源Ｅ１の失陥が発生した状態（失陥状態）では、主電源Ｅ１に代わって副電源Ｅ２から負荷５０に電力を供給可能な状態にする。つまり、失陥状態では、バックアップ電源制御システム１０は、主給電経路ＬＮ１を遮断状態に、副給電経路ＬＮ２を導通状態にそれぞれ切り替える。

ここにおいて、主電源Ｅ１は、例えば車両１００に搭載される１２Ｖ用又は２４Ｖ用のバッテリである。副電源Ｅ２は、充放電が可能な蓄電デバイスであり、非失陥状態において主電源Ｅ１によって充電され、失陥状態において主電源Ｅ１の代わりに負荷５０に給電する。副電源Ｅ２は例えば電気二重層キャパシタのような蓄電デバイスを含むものであるが、リチウムイオン電池、ニッケル水素電池などの蓄電デバイスを含むものでもよい。

主給電経路ＬＮ１は、主電源Ｅ１の出力電力を負荷５０に供給するための電路である。バックアップ電源制御システム１０は、主給電経路ＬＮ１の一部を含み、入力端子Ｐ１と出力端子Ｐ２との間に第１半導体スイッチＱ１が電気的に接続されている。

副給電経路ＬＮ２は、副電源Ｅ２の出力電力を負荷５０に供給するための電路である。主給電経路ＬＮ１において第１半導体スイッチＱ１と出力端子Ｐ２との間の分岐点Ｐ３から分岐した分岐路ＬＮ３には、副電源Ｅ２を充電する充電回路３０が接続されており、充電回路３０は主電源Ｅ１から供給される電力で副電源Ｅ２を充電する。そして、主給電経路ＬＮ１において、分岐点Ｐ３と出力端子Ｐ２との間の合流点Ｐ４で副給電経路ＬＮ２が主給電経路ＬＮ１に接続されている。副給電経路ＬＮ２において、副電源Ｅ２と副電源用スイッチＱ５との間には降圧回路４０が接続されている。降圧回路４０は、副電源Ｅ２の出力電圧を、負荷５０に適合した電圧値の直流電圧に変換して負荷５０に供給する。

第１半導体スイッチＱ１は、主給電経路ＬＮ１に挿入されている。具体的には、第１半導体スイッチＱ１のドレインは入力端子Ｐ１に電気的に接続され、第１半導体スイッチＱ１のソースは出力端子Ｐ２に電気的に接続されている。第１半導体スイッチＱ１はＭＩＳＦＥＴであり、本実施形態では例えばＰチャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１半導体スイッチＱ１は第１駆動部１２によってオン／オフが切り替えられる。第１半導体スイッチＱ１のオン／オフに応じて、負荷５０から主電源Ｅ１に電流が流れる向きにおいて、主給電経路ＬＮ１が導通状態又は遮断状態に切り替えられる。本実施形態では、第１半導体スイッチＱ１が寄生ダイオードを備えているので、第１半導体スイッチＱ１は、主電源Ｅ１から負荷５０に向かって流れる電流を阻止できず、非失陥状態では主電源Ｅ１から負荷５０へ電力供給が可能である。なお、本実施形態では、第１半導体スイッチＱ１が片方向の電流を遮断可能に構成されているが、双方向の電流を遮断可能に構成されていてもよい。

副電源用スイッチＱ５は、降圧回路４０と合流点Ｐ４との間に電気的に接続されている。副電源用スイッチＱ５は、例えば電磁リレーであり、第２駆動部１３によってオン／オフが切り替えられる。

失陥検知部１１は、主電源Ｅ１が失陥状態であるか非失陥状態であるかを検知する。失陥検知部１１は、主電源Ｅ１の出力電圧Ｖ１の電圧値に基づいて、失陥状態であるか非失陥状態であるかを検知する。具体的には、失陥検知部１１は、主電源Ｅ１から入力端子Ｐ１に入力される電圧（主電源Ｅ１の出力電圧Ｖ１）と基準電圧Ｖ２との高低を比較するコンパレータＣＰ１を有する。基準電圧Ｖ２は失陥状態であるか非失陥状態であるかを判定するための閾値である。非失陥状態では出力電圧Ｖ１が基準電圧Ｖ２以上となり、コンパレータＣＰ１の出力電圧の電圧レベルがローになる。一方、失陥状態では、出力電圧Ｖ１が基準電圧Ｖ２未満となり、コンパレータＣＰ１の出力電圧の電圧レベルがハイになる。コンパレータＣＰ１の出力端子は、第１駆動部１２が備える第４半導体スイッチＱ４のゲートに接続されている。

第１駆動部１２は、分圧回路１５、第２半導体スイッチＱ２、及び第４半導体スイッチＱ４等を備えている。

分圧回路１５は、第１インピーダンス要素である抵抗器Ｒ１と、第２インピーダンス要素である抵抗器Ｒ２との直列回路を有している。すなわち、分圧回路１５は、第１半導体スイッチＱ１のソースと主電源Ｅ１の基準電位（バックアップ電源制御システム１０の基準電位）との間に接続された抵抗器Ｒ１，Ｒ２の直列回路を有している。抵抗器Ｒ１，Ｒ２の接続点は第１半導体スイッチＱ１のゲートに接続されている。すなわち、第１半導体スイッチＱ１のゲート・ソース間に第１インピーダンス要素である抵抗器Ｒ１が接続され、第１半導体スイッチＱ１のゲートと主電源Ｅ１の基準電位との間に第２インピーダンス要素である抵抗器Ｒ２が接続されている。したがって、主電源Ｅ１の出力電圧Ｖ１を抵抗器Ｒ１と抵抗器Ｒ２とで分圧した電圧（抵抗器Ｒ１の両端電圧）が、第１半導体スイッチＱ１のゲート・ソース間に印加される。

また、ローサイドの抵抗器Ｒ２と並列にダイオードＤ１が接続されている。ダイオードＤ１のカソードは第１半導体スイッチＱ１のゲートに接続され、ダイオードＤ１のアノードは主電源Ｅ１の基準電位に接続されている。ダイオードＤ１を備えることで、基準電位からダイオードＤ１を介して第１半導体スイッチＱ１のソースへと電荷が流れる放電経路が形成される。したがって、主電源Ｅ１の短絡による失陥時には、第１半導体スイッチＱ１のゲート・ソース間容量に充電された電荷を、ダイオードＤ１を含む上記の放電経路を介して放電させることができる。また、第１半導体スイッチＱ１のゲート電位は、基準電位からダイオードＤ１の順方向電圧だけ下がった電圧にクランプされるので、少なくとも第１半導体スイッチＱ１のゲート・プラトー電圧Ｖｐにより第２半導体スイッチＱ２の駆動電圧が確保される。したがって、主電源Ｅ１の失陥時には、少なくともゲート・プラトー電圧を駆動電圧として第２半導体スイッチＱ２をオフからオンに切り替えることができ、第１半導体スイッチＱ１を短時間でオンからオフに切り替えることができる。

ここで、非失陥状態における暗電流を低減するため、抵抗器Ｒ１，Ｒ２の合成抵抗値は数ＭΩ程度の抵抗値に設定されるのが好ましい。また、第１インピーダンス要素である抵抗器Ｒ１のインピーダンス値は、第２インピーダンス要素である抵抗器Ｒ２のインピーダンス値よりも大きい値に設定されている。なお、第１半導体スイッチＱ１のゲート・ソース間電圧が閾値電圧を超えるように、抵抗器Ｒ１の抵抗値は、抵抗器Ｒ２の抵抗値の数十倍～数百倍程度の抵抗値に設定されるのが好ましい。なお、本実施形態では、分圧回路１５が、第１インピーダンス要素である抵抗器Ｒ１と、第２インピーダンス要素である抵抗器Ｒ２との直列回路で構成されているが、第１インピーダンス要素及び第２インピーダンス要素は抵抗器Ｒ１，Ｒ２に限定されず、適宜変更が可能である。

第１半導体スイッチＱ１のゲート・ソース間には、第２半導体スイッチＱ２が接続されている。第２半導体スイッチＱ２はＭＩＳＦＥＴであり、本実施形態では例えばＰチャネル型ＭＯＳＦＥＴである。第２半導体スイッチＱ２のソースが第１半導体スイッチＱ１のソースに接続され、第２半導体スイッチＱ２のドレインが第１半導体スイッチＱ１のゲートに接続されている。第２半導体スイッチＱ２のゲート・ソース間には抵抗器Ｒ３が接続されている。また、第２半導体スイッチＱ２のゲートは、Ｎチャネル型ＭＯＳＦＥＴである第４半導体スイッチＱ４のドレインに接続され、第４半導体スイッチＱ４のソースは主電源Ｅ１の基準電位に接続されている。そして、第４半導体スイッチＱ４のゲートは、コンパレータＣＰ１の出力端子に接続されている。第４半導体スイッチＱ４は、失陥検知部１１の出力に応じてオン／オフが切り替えられ、非失陥状態ではオフになり、失陥状態ではオンになる。

オンオフ検知部１４は、第１半導体スイッチＱ１がオンであるかオフであるかを検知する。オンオフ検知部１４は、第３半導体スイッチＱ３と、抵抗器Ｒ４と、を含む。第３半導体スイッチＱ３はＭＩＳＦＥＴであり、本実施形態では第１半導体スイッチＱ１と同じＰチャネル型ＭＯＳＦＥＴである。第１半導体スイッチＱ１と第３半導体スイッチＱ３とは、ソース同士、及び、ゲート同士がそれぞれ接続されている。第３半導体スイッチＱ３のドレインは、抵抗器Ｒ４を介して主電源Ｅ１の基準電位に接続されている。なお、第３半導体スイッチＱ３には、第１半導体スイッチＱ１のターンオフ電圧に比べてターンオフ電圧が低いＭＯＳＦＥＴが用いられる。すなわち、第３半導体スイッチＱ３がオンからオフに切り替わるときの閾値電圧Ｖｔｈ３は、第１半導体スイッチＱ１がオンからオフに切り替わるときの閾値電圧Ｖｔｈ１以下である。

第３半導体スイッチＱ３のゲート・ソース間には、第１半導体スイッチＱ１のゲート・ソース間電圧に応じた電圧が印加されており、本実施形態では第１半導体スイッチＱ１のゲート・ソース間電圧と略同じ電圧が印加されている。なお、２つの電圧が略同じ電圧であるとは、全く同一の電圧であることに限定されず、２つの電圧の差が所定の許容誤差以下である状態を含み得る。オンオフ検知部１４は、第３半導体スイッチＱ３のオン／オフに基づいて第１半導体スイッチＱ１のオン／オフを間接的に検知し、第１半導体スイッチＱ１のオン／オフに応じた信号レベルの出力信号を第２駆動部１３に出力する。本実施形態では、オンオフ検知部１４は、第３半導体スイッチＱ３がオンの場合は電圧レベルがハイの出力信号を第２駆動部１３に出力し、第３半導体スイッチＱ３がオフの場合は電圧レベルがローの出力信号を第２駆動部１３に出力する。

第２駆動部１３はＮＯＴゲートＮ１を有している。ＮＯＴゲートＮ１の入力端子には、オンオフ検知部１４の出力信号として、第３半導体スイッチＱ３と抵抗器Ｒ４との接続点Ｐ５の電圧信号が入力されている。非失陥状態で第３半導体スイッチＱ３がオンの場合、接続点Ｐ５の電圧信号の電圧レベルがハイになるので、ＮＯＴゲートＮ１の出力端子の電圧レベルがローになる。このとき、副電源用スイッチＱ５がオフになり、副給電経路ＬＮ２が遮断状態となる。一方、失陥状態で第３半導体スイッチＱ３がオフになると、接続点Ｐ５の電圧信号の電圧レベルがローになるので、ＮＯＴゲートＮ１の出力端子の電圧レベルがハイになる。このとき、副電源用スイッチＱ５がオンになり、副給電経路ＬＮ２が導通状態となる。

つまり、オンオフ検知部１４が第１半導体スイッチＱ１のオンを検知すると、第２駆動部１３は副電源用スイッチＱ５をオフに制御する。オンオフ検知部１４が第１半導体スイッチＱ１のオフを検知すると、第２駆動部１３は副電源用スイッチＱ５をオンに制御する。

また、バックアップ電源システム１は、バックアップ電源制御システム１０と、副電源Ｅ２とを備えている。本実施形態では、バックアップ電源システム１は、充電回路３０と、降圧回路４０と、を更に備えている。なお、バックアップ電源システム１が充電回路３０及び降圧回路４０を備えることは必須ではなく、充電回路３０及び降圧回路４０は適宜省略が可能である。

充電回路３０は、例えばドロッパ方式の充電回路であり、主電源Ｅ１を電源として副電源Ｅ２に充電電流を供給して、副電源Ｅ２を充電する。

降圧回路４０は、例えば降圧チョッパ方式の電源回路である。降圧回路４０は、副電源Ｅ２の出力電圧を降圧して負荷５０に適合した電圧値の直流電圧に変換し、負荷５０に供給する。

（２．２）動作説明
以下、バックアップ電源システム１の主要な動作について図面を参照して説明する。

（２．２．１）主電源の非失陥状態
主電源Ｅ１の失陥が発生していない非失陥状態では、コンパレータＣＰ１の出力電圧の電圧レベルがローになり、第４半導体スイッチＱ４はオフになる。第４半導体スイッチＱ４がオフであれば、第２半導体スイッチＱ２のゲート・ソース間に電位差が発生せず、第２半導体スイッチＱ２はオフになる。

このとき、第１半導体スイッチＱ１のゲート・ソース間には、主電源Ｅ１の出力電圧Ｖ１を分圧回路１５で分圧した電圧が発生し、第１半導体スイッチＱ１がオンになり、主給電経路ＬＮ１が導通状態となる。したがって、主電源Ｅ１から主給電経路ＬＮ１を介して負荷５０に電力が供給される。

また、第３半導体スイッチＱ３のゲート・ソース間にも、主電源Ｅ１の出力電圧Ｖ１を分圧回路１５で分圧した電圧が発生し、第３半導体スイッチＱ３がオンになる。このとき、ＮＯＴゲートＮ１の出力電圧の電圧レベルはローになり、副電源用スイッチＱ５がオフになるので、副給電経路ＬＮ２が遮断状態となる。

これにより、主電源Ｅ１の非失陥状態では、主給電経路ＬＮ１が導通状態、副給電経路ＬＮ２が遮断状態となるので、主電源Ｅ１から主給電経路ＬＮ１を介して負荷５０に電力が供給される。また、主電源Ｅ１から分岐路ＬＮ３を介して充電回路３０に電力が供給され、充電回路３０が副電源Ｅ２を充電する。なお、主電源Ｅ１の非失陥状態では、副給電経路ＬＮ２は遮断状態となっているので、副電源Ｅ２から負荷５０へ電力が供給されることはない。

（２．２．２）主電源の失陥状態
主電源Ｅ１の失陥が発生した失陥状態になると、コンパレータＣＰ１の出力電圧の電圧レベルがハイになり、第４半導体スイッチＱ４がオンになる。失陥状態では主電源Ｅ１の出力電圧Ｖ１は基準電圧Ｖ２未満に低下するが、失陥状態が発生した直後は、負荷５０が備える容量成分によって負荷５０に残電圧が発生する。したがって、第１駆動部１２は、第１半導体スイッチＱ１のゲート・プラトー電圧Ｖｐ、コンデンサＣ１の残電圧又は負荷５０の容量成分に発生する残電圧を第２半導体スイッチＱ２の駆動電圧として確保する。したがって、第１駆動部１２は、第４半導体スイッチＱ４がオンになると、第１半導体スイッチＱ１のゲート・プラトー電圧Ｖｐ、コンデンサＣ１の残電圧又は負荷５０の残電圧を駆動電圧として、第２半導体スイッチＱ２をオンに制御する。

第２半導体スイッチＱ２がオンになると、第１半導体スイッチＱ１のゲート・ソース間が第２半導体スイッチＱ２によって短絡されるため、第１半導体スイッチＱ１のゲート・ソース間電圧Ｖｇｓが急激に低下する。そして、第１半導体スイッチＱ１のゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ１を下回ると、第１半導体スイッチＱ１がオンからオフに切り替わり、第１半導体スイッチＱ１によって主給電経路ＬＮ１が導通状態から遮断状態に切り替えられる。

ここで、第３半導体スイッチＱ３のゲート・ソース間には、第１半導体スイッチＱ１のゲート・ソース間電圧Ｖｇｓと同じ電圧が印加される。第３半導体スイッチＱ３のターンオフ電圧（閾値電圧Ｖｔｈ３）は第１半導体スイッチＱ１のターンオフ電圧（閾値電圧Ｖｔｈ１）よりも低いので、第１半導体スイッチＱ１がオフした後に、第３半導体スイッチＱ３がオフになる。第３半導体スイッチＱ３がオフになると、ＮＯＴゲートＮ１の出力電圧の電圧レベルがハイになり、副電源用スイッチＱ５がオンになるので、副給電経路ＬＮ２が遮断状態から導通状態に切り替わる。これにより、副電源Ｅ２から副給電経路ＬＮ２を介して負荷５０に電力が供給される。

また、副給電経路ＬＮ２が導通状態に切り替わる前に、主給電経路ＬＮ１が遮断状態に切り替わっているので、副電源Ｅ２からの出力電力が主給電経路ＬＮ１を介して主電源Ｅ１側の回路に供給されることがなく、副電源Ｅ２の電力を負荷５０に確実に供給することができる。

ところで、第１半導体スイッチＱ１のゲート・ソース間に第１抵抗器及び第２抵抗器が接続され、ゲートと基準電位との間に第２抵抗器とスイッチとが接続されているような駆動回路では、スイッチをオフにして、第１半導体スイッチＱ１のゲート容量に蓄積された電荷を第１抵抗器及び第２抵抗器に放電させることで、第１半導体スイッチＱ１をオフさせる。また、駆動回路がスイッチをオフからオンに切り替えた時点から所定時間の経過後に、副電源用スイッチＱ５をオンにするような制御を行う場合、所定時間は、放電時定数のばらつき等を考慮して、第１半導体スイッチＱ１がオンからオフに切り替わるまでの所要時間の最大値に設定する必要がある。このように、所定時間を、実際の所要時間よりも長めに設定した場合、副電源Ｅ２から負荷５０への電力供給の開始が遅れるため、負荷５０に電力が供給されない期間が長くなるという問題がある。

本実施形態では、オンオフ検知部１４が第３半導体スイッチＱ３のオフを検知することによって第１半導体スイッチＱ１のオフを検知した後に、副電源用スイッチＱ５をオンに切り替えているので、第１半導体スイッチＱ１がオフになってから副電源用スイッチＱ５をオンにするまでの時間を短縮できる。よって、主電源Ｅ１の失陥時に負荷５０に対して電力が供給されない期間を短くすることができる。

ところで、本実施形態のバックアップ電源制御システム１０において、主電源Ｅ１の負極側の出力端子が入力端子Ｐ１に誤って接続された場合、第１半導体スイッチＱ１はオフを維持するので、負荷５０に逆極性の直流電圧が印加されることはない。

また、主電源Ｅ１がバックアップ電源制御システム１０に対して正しい極性で接続されている状態で、ユーザが主電源Ｅ１を一旦外して再接続する際に主電源Ｅ１の極性を誤って接続した場合、主電源Ｅ１を外してから再接続するまでに数ｍ秒の時間がかかる。本実施形態では主電源Ｅ１が外されると、失陥検知部１１が失陥状態を検知して第４半導体スイッチＱ４をオンにし、第２半導体スイッチＱ２をオンにすることで、第１半導体スイッチＱ１が数ｍ秒以内にオフになる。これにより、主電源Ｅ１の極性を誤って再接続された場合には、第１半導体スイッチＱ１が既にオフになっているので、負荷５０に逆極性の直流電圧が印加される事態を回避することができる。

（３）変形例
上記実施形態は、本開示の様々な実施形態の一つに過ぎない。上記実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。

以下、上記の実施形態の変形例を列挙する。以下に説明する変形例は、適宜組み合わせて適用可能である。

上記実施形態において、失陥検知部１１、第１駆動部１２、第２駆動部１３及びオンオフ検知部１４等の回路構成は一例であり、適宜変更が可能である。

上記実施形態では、バックアップ電源制御システム１０が主給電経路ＬＮ１の一部を含んでいるが、バックアップ電源制御システム１０が主給電経路ＬＮ１を含むことは必須ではない。バックアップ電源制御システム１０は、バックアップ電源制御システム１０の外部に設けられた主給電経路ＬＮ１を、主給電経路ＬＮ１に接続された第１半導体スイッチＱ１をオン／オフすることで、導通状態又は遮断状態に切り替えるように構成されてもよい。

上記実施形態では、第３半導体スイッチＱ３のターンオフ電圧（閾値電圧Ｖｔｈ３）は第１半導体スイッチＱ１のターンオフ電圧（閾値電圧Ｖｔｈ１）よりも低くなっているが、閾値電圧Ｖｔｈ３は閾値電圧Ｖｔｈ１以下であればよい。これにより、第１半導体スイッチＱ１がオフになるのと同時、又は、第１半導体スイッチＱ１がオフになった後に、第３半導体スイッチＱ３がオフになり、副電源用スイッチＱ５がオンになる。したがって、主給電経路ＬＮ１が導通状態から遮断状態に切り替わるのと同時か、遮断状態に切り替わった後に、副給電経路ＬＮ２を遮断状態から導通状態に切り替えることができる。

上記実施形態では、副電源用スイッチＱ５が電磁リレーであったが、副電源用スイッチＱ５は電磁リレーに限定されない。副電源用スイッチＱ５は、ＭＯＳＦＥＴ、トライアック、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチでもよい。

上記実施形態では、第１半導体スイッチＱ１が１つのＰチャネル型ＭＯＳＦＥＴで構成されており、負荷５０から主電源Ｅ１へ電流が流れる向きにおいて導通状態と遮断状態とを切替可能に構成されているが、双方向で導通状態と遮断状態とを切替可能に構成されてもよい。例えば、第１半導体スイッチが、ソース同士が互いに接続された２つのＭＯＳＦＥＴの直列回路で構成されてもよく、双方向で導通状態と遮断状態とを切替可能なように構成されてもよい。

（まとめ）
以上説明したように、第１の態様のバックアップ電源制御システム（１０）は、第１半導体スイッチ（Ｑ１）と、副電源用スイッチ（Ｑ５）と、失陥検知部（１１）と、第１駆動部（１２）と、第２駆動部（１３）と、を備える。第１半導体スイッチ（Ｑ１）は、主電源（Ｅ１）と負荷（５０）とを繋ぐ主給電経路（ＬＮ１）を導通状態又は遮断状態に切り替える。副電源用スイッチ（Ｑ５）は、副電源（Ｅ２）と負荷（５０）とを繋ぐ副給電経路（ＬＮ２）を導通状態又は遮断状態に切り替える。失陥検知部（１１）は、主電源（Ｅ１）が失陥状態であるか非失陥状態であるかを検知する。第１駆動部（１２）は、非失陥状態では第１半導体スイッチ（Ｑ１）をオン、失陥状態では第１半導体スイッチ（Ｑ１）をオフに制御する。第２駆動部（１３）は、非失陥状態では副電源用スイッチ（Ｑ５）をオフ、失陥状態では副電源用スイッチ（Ｑ５）をオンに制御する。第１半導体スイッチ（Ｑ１）はＭＩＳＦＥＴである。第１駆動部（１２）は、主給電経路（ＬＮ１）の電圧を分圧した電圧を第１半導体スイッチ（Ｑ１）のゲート・ソース間に印加する分圧回路（１５）と、第１半導体スイッチ（Ｑ１）のゲート・ソース間に接続される第２半導体スイッチ（Ｑ２）と、を含む。失陥検知部（１１）が非失陥状態を検知すると、第１駆動部（１２）は、第２半導体スイッチ（Ｑ２）をオフに制御することによって、第１半導体スイッチ（Ｑ１）をオンに制御する。失陥状態において、第１駆動部（１２）は、第２半導体スイッチ（Ｑ２）の駆動電圧として第１半導体スイッチ（Ｑ１）のゲート・プラトー電圧を少なくとも確保する。失陥検知部（１１）が失陥状態を検知すると、第１駆動部（１２）は、第２半導体スイッチ（Ｑ２）をオンに制御することによって、第１半導体スイッチ（Ｑ１）をオフに制御する。

この態様によれば、主電源（Ｅ１）が失陥した場合でも、第１駆動部（１２）が、少なくともゲート・プラトー電圧を駆動電圧として第２半導体スイッチ（Ｑ２）をオンに制御することで、第１半導体スイッチ（Ｑ１）のゲート・ソース間を短絡して、第１半導体スイッチ（Ｑ１）をオンからオフに切り替えることができる。また、第１駆動部（１２）が第２半導体スイッチ（Ｑ２）をオンに制御して、第１半導体スイッチ（Ｑ１）のゲート・ソース間を第２半導体スイッチ（Ｑ２）で短絡することによって第１半導体スイッチ（Ｑ１）をオフに制御するので、主電源（Ｅ１）が失陥してから第１半導体スイッチ（Ｑ１）がオフに切り替わるまでの時間を短縮できる。これにより、主電源（Ｅ１）の失陥時に副電源（Ｅ２）から負荷（５０）へ電力を供給可能になるまでの時間を短縮可能なバックアップ電源制御システム（１０）を実現できる。

第２の態様のバックアップ電源制御システム（１０）は、第１の態様において、第１半導体スイッチ（Ｑ１）がオンであるかオフであるかを検知するオンオフ検知部（１４）を、更に備える。オンオフ検知部（１４）が第１半導体スイッチ（Ｑ１）のオンを検知すると、第２駆動部（１３）は副電源用スイッチ（Ｑ５）をオフに制御する。オンオフ検知部（１４）が第１半導体スイッチ（Ｑ１）のオフを検知すると、第２駆動部（１３）は副電源用スイッチ（Ｑ５）をオンに制御する。

この態様によれば、第１半導体スイッチ（Ｑ１）がオフした後に副電源用スイッチ（Ｑ５）がオンに制御されるので、副電源（Ｅ２）から出力される電力が主電源（Ｅ１）側の回路に供給されるのを抑制することができ、副電源（Ｅ２）から負荷（５０）に供給される電力が低下する可能性を低減できる。

第３の態様のバックアップ電源制御システム（１０）では、第２の態様において、オンオフ検知部（１４）は、ＭＩＳＦＥＴである第３半導体スイッチ（Ｑ３）を含む。第３半導体スイッチ（Ｑ３）のゲート・ソース間には、第１半導体スイッチ（Ｑ１）のゲート・ソース間電圧に応じた電圧が印加される。オンオフ検知部（１４）は、第３半導体スイッチ（Ｑ３）のオン／オフに基づいて第１半導体スイッチ（Ｑ１）のオン／オフを検知する。

この態様によれば、オンオフ検知部（１４）は、第３半導体スイッチ（Ｑ３）のオン／オフに基づいて、第１半導体スイッチ（Ｑ１）のオン／オフを間接的に検知することができる。

第４の態様のバックアップ電源制御システム（１０）では、第３の態様において、第１半導体スイッチ（Ｑ１）と第３半導体スイッチ（Ｑ３）とは、ゲート同士、ソース同士がそれぞれ電気的に接続されている。第３半導体スイッチ（Ｑ３）がオンからオフに切り替わる閾値電圧（Ｖｔｈ３）が、第１半導体スイッチ（Ｑ１）がオンからオフに切り替わる閾値電圧（Ｖｔｈ１）以下である。

この態様によれば、第１半導体スイッチ（Ｑ１）の閾値電圧（Ｖｈｔ１）にばらつきがある場合でも、オンオフ検知部（１４）は、第３半導体スイッチ（Ｑ３）がオフであることから第１半導体スイッチ（Ｑ１）のオフをより確実に検知できる。

第５の態様のバックアップ電源制御システム（１０）では、第１～４のいずれかの態様において、第２半導体スイッチ（Ｑ２）は、第１半導体スイッチ（Ｑ１）のソースにソースが接続され、第１半導体スイッチ（Ｑ１）のゲートにドレインが接続されたＭＩＳＦＥＴである。第１駆動部（１２）は、抵抗器（Ｒ３）と、第４半導体スイッチ（Ｑ４）と、を更に含む。抵抗器（Ｒ３）は第２半導体スイッチ（Ｑ２）のゲート・ソース間に接続される。第４半導体スイッチ（Ｑ４）は、第２半導体スイッチ（Ｑ２）のゲートと基準電位との間に接続されて、非失陥状態ではオフ、失陥状態ではオンになる。

この態様によれば、第１駆動部（１２）の第４半導体スイッチ（Ｑ４）をオンにすることで、第２半導体スイッチ（Ｑ２）をオンにして、第１半導体スイッチ（Ｑ１）をオフにすることができる。

第６の態様のバックアップ電源制御システム（１０）では、第１～５のいずれかの態様において、分圧回路（１５）は、第１半導体スイッチ（Ｑ１）のゲート・ソース間に接続された第１インピーダンス要素（Ｒ１）と、第１半導体スイッチ（Ｑ１）のゲートと主電源（Ｅ１）の基準電位との間の接続された第２インピーダンス要素（Ｒ２）と、を含む。第１インピーダンス要素（Ｒ１）のインピーダンス値が、第２インピーダンス要素（Ｒ２）のインピーダンス値よりも大きい。

この態様によれば、主電源（Ｅ１）の非失陥状態では、分圧回路（１５）によって第１半導体スイッチ（Ｑ１）のゲート・ソース間に閾値電圧（Ｖｔｈ１）を超える電圧が印加されるので、第１半導体スイッチ（Ｑ１）をオンにすることができる。

第７の態様のバックアップ電源制御システム（１０）では、第６の態様において、第１半導体スイッチ（Ｑ１）のゲートにカソードが、基準電位にアノードがそれぞれ接続されたダイオード（Ｄ１）を更に備える。

この態様によれば、主電源（Ｅ１）が失陥した場合に、第１半導体スイッチ（Ｑ１）のゲート・プラトー電圧が発生したとしても、第１半導体スイッチ（Ｑ１）のゲート電位と基準電位からダイオード（Ｄ１）の順方向電圧だけ下がった電圧にクランプできる。よって、第１半導体スイッチ（Ｑ１）のゲート・プラトー電圧を少なくとも含む駆動電圧により第２半導体スイッチ（Ｑ２）をオンに制御できる。

第８の態様のバックアップ電源制御システム（１０）では、第１～７のいずれかの態様において、第１半導体スイッチ（Ｑ１）はＰチャネル型ＭＯＳＦＥＴである。

この態様によれば、主電源（Ｅ１）の失陥時に副電源（Ｅ２）から負荷（５０）へ電力を供給可能になるまでの時間を短縮可能なバックアップ電源制御システム（１０）を実現できる。

第９の態様のバックアップ電源システム（１）では、第１～８のいずれかの態様のバックアップ電源制御システム（１０）と、副電源（Ｅ２）と、を備える。バックアップ電源制御システム（１０）は、主電源（Ｅ１）の失陥状態では、副電源（Ｅ２）から負荷（５０）に電力を供給可能な状態とする。

この態様によれば、主電源（Ｅ１）の失陥時に副電源（Ｅ２）から負荷（５０）へ電力を供給可能になるまでの時間を短縮可能なバックアップ電源システム（１）を実現できる。

第１０の態様のバックアップ電源システム（１）では、第９の態様において、副電源（Ｅ２）は、電気二重層キャパシタを含む。

この態様によれば、電気二重層キャパシタを含む副電源（Ｅ２）を備えたバックアップ電源システム（１）を実現できる。

第１１の態様のバックアップ電源システム（１）は、第９又は１０の態様において、主電源（Ｅ１）から供給される電力で副電源（Ｅ２）を充電する充電回路（３０）を、更に備える。

この態様によれば、主電源（Ｅ１）の非失陥状態では、主電源（Ｅ１）から負荷（５０）に電力を供給するとともに、副電源（Ｅ２）を充電でき、主電源（Ｅ１）の失陥状態では、副電源（Ｅ２）から負荷（５０）に電力を供給することができる。

第１２の態様の移動体（１００）は、第９～１１のいずれかの態様のバックアップ電源システム（１）と、移動体本体（１０１）と、を備える。移動体本体（１０１）には、バックアップ電源システム（１）及び負荷（５０）が搭載される。

この態様によれば、主電源（Ｅ１）の失陥時に副電源（Ｅ２）から電力を供給可能になるまでの時間を短縮可能なバックアップ電源システム（１）を備えた移動体（１００）を実現できる。

第２～８の態様に係る構成については、バックアップ電源制御システム（１０）に必須の構成ではなく、適宜省略可能である。第１０～１１の態様に係る構成については、バックアップ電源システム（１）に必須の構成ではなく、適宜省略可能である。

１ バックアップ電源システム
１０ バックアップ電源制御システム
１１ 失陥検知部
１２ 第１駆動部
１３ 第２駆動部
１４ オンオフ検知部
１５ 分圧回路
３０ 充電回路
５０ 負荷
１００ 車両（移動体）
１０１ 本体（移動体本体）
Ｄ１ ダイオード
Ｅ１ 主電源
Ｅ２ 副電源
ＬＮ１ 主給電経路
ＬＮ２ 副給電経路
Ｑ１ 第１半導体スイッチ
Ｑ２ 第２半導体スイッチ
Ｑ３ 第３半導体スイッチ
Ｑ４ 第４半導体スイッチ
Ｑ５ 副電源用スイッチ
Ｒ１ 抵抗器（第１インピーダンス要素）
Ｒ２ 抵抗器（第２インピーダンス要素）
Ｒ３ 抵抗器
Ｖｔｈ１，Ｖｔｈ３ 閾値電圧

Claims (12)

1. 主電源と負荷とを繋ぐ主給電経路を導通状態又は遮断状態に切り替える第１半導体スイッチと、
   副電源と前記負荷とを繋ぐ副給電経路を導通状態又は遮断状態に切り替える副電源用スイッチと、
   前記主電源が失陥状態であるか非失陥状態であるかを検知する失陥検知部と、
   前記非失陥状態では前記第１半導体スイッチをオン、前記失陥状態では前記第１半導体スイッチをオフに制御する第１駆動部と、
   前記非失陥状態では前記副電源用スイッチをオフ、前記失陥状態では前記副電源用スイッチをオンに制御する第２駆動部と、を備え、
   前記第１半導体スイッチはＭＩＳＦＥＴであり、
   前記第１駆動部は、前記主給電経路の電圧を分圧した電圧を前記第１半導体スイッチのゲート・ソース間に印加する分圧回路と、前記第１半導体スイッチのゲート・ソース間に接続される第２半導体スイッチと、を含み、
   前記失陥検知部が前記非失陥状態を検知すると、前記第１駆動部は、前記第２半導体スイッチをオフに制御することによって、前記第１半導体スイッチをオンに制御し、
   前記失陥状態において、前記第１駆動部は、前記第２半導体スイッチの駆動電圧として前記第１半導体スイッチのゲート・プラトー電圧を少なくとも確保し、
   前記失陥検知部が前記失陥状態を検知すると、前記第１駆動部は、前記第２半導体スイッチをオンに制御することによって、前記第１半導体スイッチをオフに制御する、
   バックアップ電源制御システム。
2. 前記第１半導体スイッチがオンであるかオフであるかを検知するオンオフ検知部を、更に備え、
   前記オンオフ検知部が前記第１半導体スイッチのオンを検知すると、前記第２駆動部は前記副電源用スイッチをオフに制御し、
   前記オンオフ検知部が前記第１半導体スイッチのオフを検知すると、前記第２駆動部は前記副電源用スイッチをオンに制御する、
   請求項１に記載のバックアップ電源制御システム。
3. 前記オンオフ検知部は、ＭＩＳＦＥＴである第３半導体スイッチを含み、
   前記第３半導体スイッチのゲート・ソース間には、前記第１半導体スイッチのゲート・ソース間電圧に応じた電圧が印加され、
   前記オンオフ検知部は、前記第３半導体スイッチのオン／オフに基づいて前記第１半導体スイッチのオン／オフを検知する、
   請求項２に記載のバックアップ電源制御システム。
4. 前記第１半導体スイッチと前記第３半導体スイッチとは、ゲート同士、ソース同士がそれぞれ電気的に接続されており、
   前記第３半導体スイッチがオンからオフに切り替わる閾値電圧が、前記第１半導体スイッチがオンからオフに切り替わる閾値電圧以下である、
   請求項３に記載のバックアップ電源制御システム。
5. 前記第２半導体スイッチは、
   前記第１半導体スイッチのソースにソースが接続され、前記第１半導体スイッチのゲートにドレインが接続されたＭＩＳＦＥＴであり、
   前記第１駆動部は、
   前記第２半導体スイッチのゲート・ソース間に接続された抵抗器と、
   前記第２半導体スイッチのゲートと基準電位との間に接続されて、前記非失陥状態ではオフ、前記失陥状態ではオンになる第４半導体スイッチと、を更に含む、
   請求項１～４のいずれか１項に記載のバックアップ電源制御システム。
6. 前記分圧回路は、前記第１半導体スイッチのゲート・ソース間に接続された第１インピーダンス要素と、前記第１半導体スイッチのゲートと前記主電源の基準電位との間の接続された第２インピーダンス要素と、を含み、
   前記第１インピーダンス要素のインピーダンス値が、前記第２インピーダンス要素のインピーダンス値よりも大きい、
   請求項１～５のいずれか１項に記載のバックアップ電源制御システム。
7. 前記第１半導体スイッチのゲートにカソードが、前記基準電位にアノードがそれぞれ接続されたダイオードを更に備える、
   請求項６に記載のバックアップ電源制御システム。
8. 前記第１半導体スイッチはＰチャネル型ＭＯＳＦＥＴである、
   請求項１～７のいずれか１項に記載のバックアップ電源制御システム。
9. 請求項１～８のいずれか１項に記載のバックアップ電源制御システムと、
   前記副電源と、を備え、
   前記バックアップ電源制御システムは、前記主電源の前記失陥状態では、前記副電源から前記負荷に電力を供給可能な状態とする、
   バックアップ電源システム。
10. 前記副電源は、電気二重層キャパシタを含む、
    請求項９に記載のバックアップ電源システム。
11. 前記主電源から供給される電力で前記副電源を充電する充電回路を、更に備える、
    請求項９又は１０に記載のバックアップ電源システム。
12. 請求項９～１１のいずれか１項に記載のバックアップ電源システムと、
    前記バックアップ電源システム及び前記負荷が搭載される移動体本体と、を備える、
    移動体。