JP7728381B6 - 電源回路 - Google Patents

Description

本実施形態は、電源回路に関する。

従来、出力トランジスタのオンデューティを制御ループにより調整し、平滑コンデンサへの充電を制御して出力電圧を調整する電源回路の技術が開示されている。平滑コンデンサの容量値によって負荷応答が変化する。平滑コンデンサの容量値が大きい場合には、回路動作は安定するが負荷応答が遅い。一方、平滑コンデンサの容量値が小さい場合には、負荷応答は早いが発振の問題が生じる為、発振を回避する構成が必要になる。平滑コンデンサの容量値に依存せず、安定した動作を行う電源回路が望まれる。

特開２００５－１８４９６２号公報

一つの実施形態は、平滑コンデンサの容量値に依存せず、安定した動作を行う電源回路を提供することを目的とする。

一つの実施形態によれば、電源回路は、出力トランジスタからの充電電流で充電され、前記充電により生じた電圧を出力電圧として出力する平滑コンデンサと、前記出力電圧と参照電圧の差分値に応じて前記出力トランジスタの導通状態を制御する制御ループと、を具備し、前記制御ループは、前記出力電圧と前記参照電圧の差分値をデジタル信号である誤差値に変換するＡＤ変換回路と、オンデューティ比を調整するための信号を生成するデューティ調整回路と、前記デューティ調整回路によりデューティが調整された時の前記誤差値の変動量に基づいて、前記平滑コンデンサの容量値を算出して算出信号として出力する容量算出回路と、前記算出信号に基づいて前記制御ループの利得を調整する利得調整回路と、前記誤差値に応じて前記出力電圧と前記参照電圧とが等しくなるように制御値を生成するデジタル補償回路と、前記デジタル補償回路の出力である前記制御値と前記デューティ調整回路の出力信号とを加算する加算回路と、前記加算回路の出力信号に応じてＰＷＭ信号を生成するＰＷＭ信号生成回路と、前記ＰＷＭ信号生成回路との出力信号に基づいて駆動信号を生成し、前記駆動信号を前記出力トランジスタに供給する駆動回路と、を備え、前記利得調整回路は、前記算出信号に基づいて前記デジタル補償回路の補償係数を調整する。

図１は、第１の実施形態の電源回路の構成を示す図。 図２は、制御ループの利得調整方法を説明する為の図。 図３は、制御ループの利得調整を行う一つの構成例を示す図。 図４は、制御ループの利得調整の効果を説明する為の図。 図５は、制御ループの利得調整を行う他の構成例を示す図。 図６は、制御ループの利得調整の他の方法を説明する為の図。 図７は、第２の実施形態の電源回路の構成を示す図。 図８は、第３の実施形態の電源回路の構成を示す図。

以下に添付図面を参照して、実施形態にかかる電源回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態の電源回路の構成を示す図である。本実施形態は、直流電圧源１０を有する。直流電圧源１０は、入力電圧Ｖｉｎを入力端子１に供給する。本実施形態は、出力トランジスタＱ１、Ｑ２を有する。出力トランジスタＱ１のソースは入力端子１に接続され、ドレインはインダクタＬの一端に接続される。出力トランジスタＱ２のドレインは出力トランジスタＱ１のドレインとインダクタＬの一端に接続され、ソースは接地される。出力トランジスタＱ１、Ｑ２は、駆動回路７０からの駆動信号に応答して交互にオン／オフし、導通状態が制御される。第１の実施形態は、スイッチング電源回路のＤＣ／ＤＣコンバータを構成する。

インダクタＬの他端は、平滑コンデンサＣの一端に接続される。平滑コンデンサＣの他端は、接地される。平滑コンデンサＣはインダクタＬから供給される電流によって充電される。平滑コンデンサＣの充電電圧、すなわち、平滑コンデンサＣの一端の電圧は、出力電圧Ｖｏｕｔとして出力端子２に供給される。負荷１２には、出力電圧Ｖｏｕｔが印加される。

本実施形態は、出力電圧Ｖｏｕｔを参照電圧Ｖｒｅｆに等しくする制御を行う制御ループを有する。制御ループは、エラーアンプ４０、比較回路６０を有する。エラーアンプ４０は、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆを比較して、その差分値に応じた制御信号ｃｏｎｔｒｏｌを出力する。出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆよりも高くなると制御信号ｃｏｎｔｒｏｌのレベルが高くなり、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆより低くなると制御信号ｃｏｎｔｒｏｌのレベルが低くなる。

比較回路６０は、制御信号ｃｏｎｔｒｏｌと三角波生成回路５０からの三角波を比較して、制御信号ｃｏｎｔｒｏｌのレベルに応じてオンデューティが変化するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号ＰＷＭを生成し、駆動回路７０に供給する。駆動回路７０は、ＰＷＭ信号ＰＷＭに応答して出力トランジスタＱ１、Ｑ２に駆動信号を供給する。駆動回路７０は、出力トランジスタＱ１、Ｑ２が同時にオン状態になることで生じる貫通電流を回避する為、駆動信号にデッドタイムを設けて出力トランジスタＱ１、Ｑ２のゲートに供給する。

本実施形態は、電流センサ１１、電流検出回路２０、及び利得調整回路３０を有する。電流センサ１１は、出力トランジスタＱ１が出力する入力電流Ｉｉｎをセンスして、入力電流Ｉｉｎに応じた信号を電流検出回路２０に供給する。以降、便宜的に、電流センサ１１が検出した入力電流Ｉｉｎの値がそのまま電流検出回路２０に供給されるものとして説明する。また、便宜的に、入力電流Ｉｉｎを、平滑コンデンサＣの充電電流と呼ぶ場合がある。

電流検出回路２０は、入力電流Ｉｉｎに応じた検出信号Ｄｅｔを利得調整回路３０に供給する。利得調整回路３０は、電流検出回路２０からの検出信号Ｄｅｔに応じてエラーアンプ４０の利得を調整する利得調整信号Ｇｎを生成して、エラーアンプ４０に供給する。例えば、利得調整回路３０は、入力電流Ｉｉｎに応じた利得調整信号Ｇｎをデータテーブル（図示せず）から選択して出力する。エラーアンプ４０の利得は、利得調整信号Ｇｎに応じて調整される。

制御ループの利得調整の方法を、図２を用いて説明する。図２の横軸は時間、縦軸は入力電流Ｉｉｎを示す。電源回路の起動時においては、平滑コンデンサＣの充電電圧、従って、出力電圧Ｖｏｕｔは、ゼロである。電源回路を起動し、出力トランジスタＱ１がオンすると、平滑コンデンサＣへの充電が開始する。この時の入力電流Ｉｉｎは、入力電圧Ｖｉｎと平滑コンデンサＣの充電電圧である出力電圧Ｖｏｕｔとの差電圧に応じた値となる。

平滑コンデンサＣの値が大きい場合は、平滑コンデンサＣの充電に時間を要する為、出力電圧Ｖｏｕｔの立上りが遅くなる。この為、起動時においては平滑コンデンサＣの容量値が大きい程、入力電流Ｉｉｎが大きくなる。従って、平滑コンデンサＣの容量値が小さい値から大きい値になるに従い、図２の実線１１１から実線１１２、１１３に示す様に増加する。すなわち、平滑コンデンサＣの容量値が大きい程、検出時間Ｔ_Ｃにおける入力電流Ｉｉｎは大きい値となる。検出時間Ｔ_Ｃにおける入力電流Ｉｉｎの値を検出することで、平滑コンデンサＣの容量値の大小関係を検出することができる。

本実施形態では、平滑コンデンサＣの容量値の違いに起因する入力電流Ｉｉｎの変化を検出して、制御ループの利得を調整する。しきい値Ｉｔｈ１、Ｉｔｈ２と入力電流Ｉｉｎを比較し、その比較結果に応じた利得調整信号Ｇｎをエラーアンプ４０に供給してエラーアンプ４０の利得を調整する。入力電流Ｉｉｎがしきい値Ｉｔｈ１よりも小さい場合にはゲインＧ１に設定し、ゲインＧ１に応答した利得調整信号Ｇｎをエラーアンプ４０に供給する。同様に、入力電流Ｉｉｎがしきい値Ｉｔｈ１以上でしきい値Ｉｔｈ２より小さい場合にはゲインＧ２に設定し、入力電流Ｉｉｎがしきい値Ｉｔｈ２以上の場合にはゲインＧ３に設定する。利得は、ゲインＧ１からＧ３の順に、小さい値から大きい値に設定する。尚、しきい値Ｉｔｈｎの数、及び、対応する利得調整信号Ｇｎの数を増やすことで、平滑コンデンサＣの容量値の検出の精度を高め、きめの細い制御ループの利得調整が可能となる。

図３を用いて、エラーアンプ４０の利得調整の一つの構成例を説明する。既述した実施形態に対応する構成には、同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。本構成例においては、エラーアンプ４０にバイアス電流を供給する電流源４１の電流値を利得調整回路３０からの利得調整信号Ｇｎによって調整する。エラーアンプ４０のバイアス電流を大きくすることで、エラーアンプ４０の利得を上げることができる。エラーアンプ４０の利得を上げることで制御ループの利得を上げ、制御ループの帯域を広げることができる。

図４を用いて、本実施形態の効果について説明する。図４の上段は、利得調整を行う前の制御ループの帯域を示す。一点鎖線１００は、利得０を示す。破線１０１は、平滑コンデンサＣの容量値が最も小さい値の場合を示す。破線１０２は、平滑コンデンサＣの容量値が次に小さい場合を示し、実線１０３は、平滑コンデンサＣの容量値が最も大きい場合を示す。平滑コンデンサＣの容量値が最も小さい場合には負荷応答が早く、利得が０となる周波数Ｆ１は最も高く制御ループの帯域は最も広い。平滑コンデンサＣの容量値が大きくなるに従って、利得が０になる周波数は、Ｆ２からＦ３へと低下し、制御ループの帯域が狭まる。

下段は、本実施形態の制御ループの利得調整による効果を示す。平滑コンデンサＣの容量値に応じてエラーアンプ４０の利得を調整する。破線１０１Ａは、上段の破線１０１に対応し、平滑コンデンサＣの容量値が最も小さい場合である。この場合には、エラーアンプ４０の利得が最も高くなる様に、利得調整信号Ｇｎによって調整する。係る調整により、制御ループの負荷応答が早くなり、利得が０になる周波数をＦ０まで高めることが出来る。すなわち、制御ループの帯域を広げることができる。

同様に、平滑コンデンサＣの容量値に応じてエラーアンプ４０の利得を調整して、制御ループの帯域を調整する。係る調整により、例えば、平滑コンデンサＣの容量値に拘らず、全ての平滑コンデンサＣの容量値に対して帯域を示す周波数をＦ０まで広げる調整を行うことができる。起動時の入力電流Ｉｉｎを検出して制御ループの利得を自動で調整することにより、平滑コンデンサＣの容量値に拘らず制御ループの帯域を同じにする調整を行うことができる。係る調整により、電源回路の平滑コンデンサＣの容量値に依存しない、安定した動作を行う電源回路を提供することができる。例えば、ユーザの要求に応じて平滑コンデンサＣの容量値を変更する場合、あるいは、経時変化による平滑コンデンサＣの容量値の変動に対して、安定した動作を行う電源回路を提供することができる。

図５は、制御ループの利得調整を行う他の構成例を示す図である。本構成の電流検出回路２０は、比較回路２１を有する。比較回路２１は、入力電流Ｉｉｎと参照電流Ｉａを比較する。比較回路２１は、入力電流Ｉｉｎが参照電流Ｉａより大きくなるとＨレベルの検出信号Ｄｅｔを出力する。

本構成の利得調整回路３０は、カウンタ３１、フリップフロップ３２、及び設定回路３３を有する。カウンタ３１は、クロック信号ＣＫをカウントする。フリップフロップ３２は、カウンタ３１の出力と検出信号Ｄｅｔに応答する。フリップフロップ３２は、検出信号ＤｅｔがＨレベルになった時のカウンタ３１のカウント値を設定回路３３に供給する。すなわち、フリップフロップ３２の出力は、入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間を示す信号となる。設定回路３３は、フリップフロップ３２の出力としきい値Ｔｔｈｎを比較する。設定回路３３は、フリップフロップ３２の出力としきい値Ｔｔｈｎとの比較結果に応じた利得調整信号Ｇｎを出力する。

図６を用いて、本構成例の利得調整回路３０による調整方法を説明する。図６の横軸は時間を示し、縦軸は入力電流Ｉｉｎを示す。入力電流Ｉｉｎが参照電流Ｉａに達するタイミングが比較回路２１によって検出される。入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間に応じた信号がフリップフロップ３２から出力され、設定回路３３においてしきい値Ｔｔｈｎと比較される。平滑コンデンサＣの容量値が大きい場合には、起動時の入力電流Ｉｉｎが大きくなる為、実線１２３に示す様に、入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間Ｔ１は短い。

平滑コンデンサＣの容量値が小さくなる程、実線１２２、１２１に示す様に、入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間Ｔ２、Ｔ３は長くなる。従って、電源回路の起動時の入力電流Ｉｉｎを検出し、入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間Ｔ１、Ｔ２、Ｔ３を検出することによって、平滑コンデンサＣの値の大小関係を検知することができる。

入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間Ｔ３が、しきい値Ｔｔｈ２以上の場合には、利得が最も小さいゲインＧ１が選択される。入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間Ｔ２がしきい値Ｔｔｈ２よりも短く、しきい値Ｔｔｈ１以上の場合には、ゲインＧ２が選択され、入力電流Ｉｉｎが参照電流Ｉａに達するまでの時間Ｔ１がしきい値Ｔｔｈ１よりも短い場合には、利得が最も大きいゲインＧ３が選択される。ゲインＧ１からＧ３に応じてエラーアンプ４０の利得が調整される。

係る調整により、平滑コンデンサＣの容量値が大きい時には、エラーアンプ４０の利得を高くする調整が行われる為、エラーアンプ４０を含む制御ループの利得が高くなり負荷応答が早まる。これにより、制御ループの帯域を広げることができる。平滑コンデンサＣの容量値の大きさに応じて自動的に制御ループの利得が調整され、制御ループの帯域が自動的に調整される電源回路が構成される。

（第２の実施形態）
図７は、第２の実施形態の電源回路の構成を示す図である。本実施形態の制御ループは、減算回路７１を有する。減算回路７１は、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆの差分値に応じた出力信号を出力する。減算回路７１は、例えば差動増幅回路で構成される。減算回路７１の出力信号は、Ａ／Ｄコンバータ７２に供給される。Ａ／Ｄコンバータ７２としては、逐次比較型Ａ／Ｄコンバータ、フラッシュ型Ａ／Ｄコンバータ等、種々のＡ／Ｄコンバータを用いることができる。

Ａ／Ｄコンバータ７２は、減算回路７１の出力信号に応じて、デジタル信号の誤差値ＥＲ［ｎ］を出力する。誤差値ＥＲ［ｎ］は、デジタル補償回路７３に供給される。

デジタル補償回路７３は、Ａ／Ｄコンバータ７２が出力する誤差値ＥＲ［ｎ］を受け、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆに等しくなるようにＰＩＤ(Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇｒａｌ Ｄｅｒｉｖａｔｉｖｅ)制御を行う為の制御値ＣＴ［ｎ］を、ＰＩＤ演算によって算出して出力する。

デジタル補償回路７３が出力する制御値ＣＴ［ｎ］は、例えば、次の式（１）で示される。
ＣＴ［ｎ］＝ＣＴ［ｎ－１］＋Ｋ１×ＥＲ［ｎ］＋Ｋ２×ＥＲ［ｎ－１］
＋Ｋ３×［ｎ－２］＋Ｋ４×ＥＲ［ｎ－３］ ・・・ （１）
ここで、ＥＲは誤差値、Ｋ１、Ｋ２、Ｋ３及びＫ４は補償係数を示す。また、［ｎ］は、現在の値、［ｎ－１］は、一つ前のスイッチングサイクルにおける値、［ｎ－２］は、２つ前のスイッチングサイクルにおける値、［ｎ－３］は３つ前のスイッチングサイクルにおける値であることを示している。デジタル補償回路７３の制御値ＣＴ［ｎ］は、加算回路７７に供給される。

本実施形態は、容量算出回路７４、利得調整回路７５、デューティ調整回路７６を有する。デューティ調整回路７６は、ＰＷＭ信号のデューティを変える調整信号ＤＴを生成して、加算回路７７に供給する。

容量算出回路７４は、誤差値ＥＲ［ｎ］の変動量に基づいて、平滑コンデンサＣの容量値に応じた算出信号ＶＣを生成する。平滑コンデンサＣの容量値が大きい場合には、デューティ指示信号ｄｕｔｙの変化に対する出力電圧Ｖｏｕｔの変化量が小さい。容量算出回路７４は、デューティ指示信号ｄｕｔｙを変化させた時の出力電圧Ｖｏｕｔの変化の程度を算出し、その大小に応じて平滑コンデンサＣの容量値に応じた算出信号ＶＣを生成して出力する。デューティが調整されたことを示す情報は、デューティ調整回路７６から容量算出回路７４に供給される。

加算回路７７において、制御値ＣＴ［ｎ］と調整信号ＤＴが加算されたデューティ指示信号ｄｕｔｙがデジタルＰＷＭ回路７８に供給される。デジタルＰＷＭ回路７８は、デューティ指示信号ｄｕｔｙに応答してＰＷＭ信号ＰＷＭを生成し、駆動回路７０に供給する。

デューティ調整回路７６からの調整信号ＤＴにより、ＰＷＭ信号ＰＷＭのオンデューティが変化して、出力トランジスタＱ１、Ｑ２のオン時間が変化する。出力トランジスタＱ１、Ｑ２のオン時間の変化により、出力電圧Ｖｏｕｔが変化する。この為、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆの差分値が変化し、Ａ／Ｄコンバータ７２から容量算出回路７４に供給される誤差値ＥＲ［ｎ］が変化する。

利得調整回路７５は、容量算出回路７４からの算出信号ＶＣを、予め設定したしきい値（図示せず）と比較し、その比較結果に応じた利得調整信号Ｇｎをデータテーブル（図示せず）から選択してデジタル補償回路７３に供給する。利得調整信号Ｇｎにより、デジタル補償回路７３の補償係数Ｋ１、Ｋ２、Ｋ３、及びＫ４が調整される。

平滑コンデンサＣの容量値が小さいことを検出した時には、補償係数Ｋ１、Ｋ２、Ｋ３、及びＫ４を小さくする調整を行い、容量値が大きいことを検出した場合には、補償係数Ｋ１、Ｋ２、Ｋ３、及びＫ４を大きくする調整を行う。補償係数Ｋ１、Ｋ２、Ｋ３、及びＫ４の調整によりデジタル補償回路７３の利得が調整され、制御ループの利得が調整される。すなわち、平滑コンデンサＣの容量値に応じて制御ループの利得を調整することができる為、例えば、平滑コンデンサＣの容量値に拘らず、制御ループの帯域を一定にする調整を行うことができる。尚、デジタル補償回路７３の補償係数の調整は全ての補償係数Ｋ１からＫ４についてではなく、例えば、補償係数Ｋ１のみを調整しても良い。

本実施形態によれば、出力トランジスタＱ１、Ｑ２のオンデューティを意図的に変化させ、その変化によって生じる出力電圧Ｖｏｕｔの変化量を検出することで平滑コンデンサＣの容量値の大小を算出し、その算出結果に基づいてデジタル補償回路７３を含む制御ループの利得を調整する。平滑コンデンサＣの容量値に応じて制御ループの利得が調整される為、平滑コンデンサＣの容量値に拘らず安定した動作を行う電源回路が提供される。また、デジタル補償回路７３の利得をデジタル的に調整する為、本実施形態における制御ループの利得調整はノイズ等の影響を受けにくい。また、本実施形態は、出力電圧Ｖｏｕｔの変化量に基づく制御である為、既述した実施形態の電流センサ１１、電流検出回路２０を省くことができる。尚、デューティ調整回路７６によるオンデューティの調整は、電源回路の起動後の安定した動作状態の時に行うことができる。

（第３の実施形態）
図８は、第３の実施形態の電源回路の構成を示す図である。本実施形態は、第１の実施形態と同様、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆを比較して、その差分出力に応じて制御信号ｃｏｎｔｒｏｌを出力するエラーアンプ４０を有する。エラーアンプ４０は、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆに等しくなる様に、出力トランジスタＱ１の導通状態を調整する制御ループを構成する。出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆよりも高くなるとエラーアンプ４０が出力する制御信号ｃｏｎｔｒｏｌのレベルが高くなり、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆより低くなると制御信号ｃｏｎｔｒｏｌのレベルは低くなる。制御信号ｃｏｎｔｒｏｌのレベルに応じてＰチャンネル型の出力トランジスタＱ１のゲート電圧が変化することで出力トランジスタＱ１の導通状態が制御され、出力電圧Ｖｏｕｔを参照電圧Ｖｒｅｆに等しくする制御が行われる。

エラーアンプ４０の利得は、利得調整回路３０からの利得調整信号Ｇｎによって調整される。起動時における入力電流Ｉｉｎをしきい値Ｉｔｈ１、Ｉｔｈ２と比較して、その結果に応じて利得調整信号Ｇｎを生成する構成は、第１の実施形態と同様の構成とすることができる。

本実施形態は、出力トランジスタＱ１の導通状態を制御して出力電圧Ｖｏｕｔを参照電圧Ｖｒｅｆに等しくする、所謂、リニアレギュレータを構成する。制御ループを構成するエラーアンプ４０の利得を平滑コンデンサＣの容量値に応じて自動的に調整することで、制御ループの帯域を自動的に調整することができる。この為、平滑コンデンサＣの容量値に依存しない、安定した動作を行う電源回路を提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 入力端子、２ 出力端子、Ｑ１、Ｑ２ 出力トランジスタ、Ｃ 平滑コンデンサ、１０ 直流電圧源、１２ 負荷、２０ 電流検出回路、３０ 利得調整回路、４０ エラーアンプ、５０ 三角波生成回路、６０ 比較回路、７０ 駆動回路、７３ デジタル補償回路、７４ 容量算出回路、７５ 利得調整回路、７６ デューティ調整回路。

Claims (2)

1. 出力トランジスタからの充電電流で充電され、前記充電により生じた電圧を出力電圧として出力する平滑コンデンサと、
   前記出力電圧と参照電圧の差分値に応じて前記出力トランジスタの導通状態を制御する制御ループと、
   を具備し、
   前記制御ループは、
   前記出力電圧と前記参照電圧の差分値をデジタル信号である誤差値に変換するＡＤ変換回路と、
   オンデューティ比を調整するための信号を生成するデューティ調整回路と、
   前記デューティ調整回路によりデューティが調整された時の前記誤差値の変動量に基づいて、前記平滑コンデンサの容量値を算出して算出信号として出力する容量算出回路と、
   前記算出信号に基づいて前記制御ループの利得を調整する利得調整回路と、
   前記誤差値に応じて前記出力電圧と前記参照電圧とが等しくなるように制御値を生成するデジタル補償回路と、
   前記デジタル補償回路の出力である前記制御値と前記デューティ調整回路の出力信号とを加算する加算回路と、
   前記加算回路の出力信号に応じてＰＷＭ信号を生成するＰＷＭ信号生成回路と、
   前記ＰＷＭ信号生成回路との出力信号に基づいて駆動信号を生成し、前記駆動信号を前記出力トランジスタに供給する駆動回路と、
   を備え、
   前記利得調整回路は、前記算出信号に基づいて前記デジタル補償回路の補償係数を調整する、
   ことを特徴とする電源回路。
2. 前記利得調整回路は、前記算出信号に基づいて前記出力電圧の変化量が小さくなった場合に前記デジタル補償回路の補償係数を増加させる調整を行う、
   請求項１に記載の電源回路。