JP7700069B2 - 不揮発性メモリ - Google Patents

Description

本実施形態は、不揮発性メモリに関する。

ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリは、使用温度に依存して動作特性が変動することがある。また、不揮発性メモリにおけるライト時の温度の記録は、故障解析に使用され得る。よって、不揮発性メモリにおけるライト時の温度を適正に記録することが望まれる。

米国特許出願公開第２０２０／０２９３２９３号明細書

一つの実施形態は、ライト時の温度を適正に記録できる不揮発性メモリを提供することを目的とする。

一つの実施形態によれば、不揮発性メモリは、第１複数のメモリセルと、温度センサと、インタフェースと、制御回路と、を備える。第１複数のメモリセルのそれぞれのゲートがワード線に接続される。インタフェースは、ライトデータを受信するように構成される。制御回路は、第１プログラム動作を実行し、第１プログラム動作の後、第２プログラム動作を実行する、ように構成される。制御回路は、第１プログラム動作では、ワード線にプログラミング電圧を印加することによって、第１複数のメモリセルのうちの第２複数のメモリセルのそれぞれのしきい値電圧を複数の第１区間のうちの前記ライトデータに応じた第１区間に設定するとともに、第１複数のメモリセルのうちの第２複数のメモリセルと異なる第３複数のメモリセルのそれぞれのしきい値電圧を複数の第１区間のうちの第２区間に設定する、ように構成される。制御回路は、第２プログラム動作では、ワード線にさらにプログラミング電圧を印加することによって、第２複数のメモリセルのそれぞれのしきい値電圧を複数の第１区間よりも広い範囲に設けられた複数の第３区間のうちのライトデータに応じた第３区間に設定するとともに、第３複数のメモリセルのそれぞれのしきい値電圧を複数の第３区間のうちの第２区間と同じか高電圧側に設定された２つの第４区間のうちの温度センサによって検出された第１温度情報に応じた第４区間に設定する、ように構成される。

第１の実施形態のメモリチップを備えたメモリシステムの構成の一例を示す模式的な図。 第１の実施形態のメモリセルアレイの構成の一例を示す模式的な図。 第１の実施形態のブロックの回路構成の一例を示す模式的な図。 第１の実施形態のメモリチップにおいてＴＬＣモードでライト動作が実行された場合に形成されるメモリセルＭＴのしきい値電圧の複数の分布の一例を示す図。 第１の実施形態のデータコーディングの一例を示す図。 第１の実施形態のメモリチップが実行するフォギーファインプログラム動作によるしきい値電圧の分布の変化を説明するための模式的な図。 第１の実施形態のメモリセルグループＭＣＧにおける温度情報ＴＥＭＰのライト位置の例を示す模式的な図。 第１の実施形態の温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図。 第１の実施形態の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図。 第１の実施形態のメモリチップのプログラム動作の一例を示すフローチャート。 第１の実施形態のメモリコントローラによる、４つのデータグループから温度情報ＴＥＭＰを取得する動作の一例を示すフローチャート。 第１の実施形態の第１の変形例の温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図。 第１の実施形態の第１の変形例の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図。 第１の実施形態の第２の変形例の温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図。 第１の実施形態の第２の変形例の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図。 第２の実施形態の温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図。 第２の実施形態の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図。 第２の実施形態のメモリチップのプログラム動作の一例を示すフローチャート。 第３の実施形態のメモリチップが実行するＩＤＬプログラム動作によるしきい値電圧の分布の変化を説明するための模式的な図。 第３の実施形態のデータコーディングの一例を示す図。 第３の実施形態の温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図。 第３の実施形態の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成されるデータを説明するための図。 第３の実施形態のメモリチップのプログラム動作の一例を示すフローチャート。 第４の実施形態のメモリセルグループＭＣＧに設けられた冗長領域ＡＲｒｅｄにおける温度情報ＴＥＭＰのライト位置の例を示す模式的な図。 第４の実施形態の温度記憶領域ＡＲｔｅｍｐ０を構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図。 第４の実施形態の温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図。 第４の実施形態の温度記憶領域ＡＲｔｅｍｐ０、ＡＲｔｅｍｐ１に対するプログラム動作の際に生成される３ビットのデータを説明するための図。

実施形態にかかる不揮発性メモリは、データを不揮発に記憶するが、その記憶の信頼性が使用温度に依存する特性を有する。例えば、不揮発性メモリでは、ライト動作時の温度と、リード動作時の温度と、によって、エラービット数を最小にする検出電圧Ｖｓｅｎｓｅが変動する。

ここで、実施形態と比較される技術について説明する。実施形態と比較される技術を、比較例と表記する。比較例によれば、不揮発性メモリでは、温度補正を行わないか、または、温度センサでリード時に検出された温度を用いて検出電圧Ｖｓｅｎｓｅの補正を行う。

リード時の温度を用いる場合、検出電圧Ｖｓｅｎｓｅを適正に補正できない場合がある。例えば、データのライト時の温度とリード時の温度とが大きく異なる場合、すなわち温度交差がある場合、リード時の温度に基づいて得られる検出電圧Ｖｓｅｎｓｅは、適正な検出電圧Ｖｓｅｎｓｅ、つまりエラービット数を最小にする検出電圧Ｖｓｅｎｓｅから乖離する。このようなケースでは、比較例のメモリシステムのエラービット数は増加する可能性がある。

比較例では、ライト時の温度情報は不揮発性メモリの外部に設けられたメモリコントローラで管理し、記録する。例えば、メモリコントローラからの温度ステータス取得コマンドに応じて不揮発性メモリが温度を検出する。不揮発性メモリは、検出した温度情報をメモリコントローラに返す。温度情報は、メモリコントローラからのコマンドに応じて不揮発性メモリのメモリセルアレイにメタデータとしてライトされる。この場合、温度が検出される時点とデータのライト時点とにタイムラグがある。よって、リード時に検出された温度とメタデータ中の温度情報とを用いて補正を行っても、温度交差の補正を正確に行うことが困難である。

また、メモリコントローラにより管理される温度は、データのライトの単位より大きな単位（例えば、ブロック単位）について代表される情報である。そのため、メモリコントローラがデータのライトの単位ごとにメタデータの温度を参照した場合に、その温度がライト時点の温度から大きく乖離している可能性がある。この観点からも、リード時に検出された温度とメタデータ中の温度情報とを用いて温度交差の補正を行っても、温度交差の補正を正確に行うことは困難である。

また、不揮発性メモリの使用温度の記録は、故障解析のための情報として重要である。比較例では、データのライトの単位より大きな単位について、代表される温度情報が記録される。そのため、故障解析の際に、メモリコントローラがデータのライトの単位ごとに温度情報を参照した場合に、ライト時の正確な温度を知ることができない。

そこで、本実施形態では、不揮発性メモリにおいて、メモリセルアレイにデータをライトする際、メモリセルアレイにおける冗長な記憶領域に、内蔵の温度センサで検出された温度情報を制御回路がライトする。これによって、データのライト時の温度情報が適正に記録・管理される。

以下に添付図面を参照して、実施形態にかかる不揮発性メモリを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態のメモリチップ１０を備えたメモリシステム１の構成の一例を示す模式的な図である。

メモリシステム１は、ホスト１００に通信可能に接続され、ホスト１００に対する外部記憶装置として機能する。メモリシステム１は、メモリカード等であってもよいし、ＳＳＤ（Solid State Drive）等であってもよい。ホスト１００は、例えば、パーソナルコンピュータ、サーバ、ストレージボックスなどの情報処理装置であってもよいし、携帯電話、撮像装置、タブレットコンピュータやスマートフォンなどの携帯端末であってもよいし、ゲーム機器であってもよいし、カーナビゲーションシステムなどの車載端末であってもよい。

メモリシステム１は、メモリコントローラ２、およびメモリ群３を有する。メモリコントローラ２は、ホストインタフェース２１、メモリインタフェース２２、制御部２３、およびＥＣＣ（Error Checking and Correction）部２４を有する。メモリ群３は、複数のメモリチップ１０－１～１０－ｎを備える。複数のメモリチップ１０－１～１０－ｎ（ｎは、任意の２以上の整数）のそれぞれをメモリチップ１０と表記する。なお、メモリチップ１０は、実施形態の不揮発性メモリの一例である。

メモリコントローラ２は、例えばＳｏＣ（System-on-a-Chip）として構成される半導体集積回路である。以下で説明するメモリコントローラ２の各構成要素の動作の一部又は全部は、ＣＰＵ（Central Processing Unit）がファームウェアを実行することによって実現されてもよいし、ハードウェアで実現されてもよい。

メモリコントローラ２において、メモリインタフェース２２は、メモリバス５によってメモリ群３に接続され、ホストインタフェース２１は、ホストバス６によってホスト１００に接続される。制御部２３は、ホスト１００からホストインタフェース２１を介して受信されたホストライトコマンドに従って、メモリ群３へのライト処理を制御する。また、制御部２３は、ホスト１００からホストインタフェース２１を介して受信されたホストリードコマンドに従って、メモリ群３からのリード処理を制御する。ホストバス６の準拠する規格としては、たとえば、ＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＰＣＩｅ（登録商標）（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）（ＮＶＭ ｅｘｐｒｅｓｓ（登録商標）を含む）など、任意の規格が採用可能である。

メモリバス５は、メモリインタフェース２２に従った信号の送受信を行う。メモリインタフェース２２がいわゆるＮＡＮＤインタフェースである場合、この信号の具体例には、チップイネーブル信号ＣＥｎ、コマンドラッチイネーブル信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、ライトイネーブル信号ＷＥｎ、リードイネーブル信号ＲＥｎ、レディ・ビジー信号ＲＢｎ、入出力信号Ｉ／Ｏ等が含まれ得る。

信号ＣＥｎは、メモリチップ１０をイネーブルにするための信号である。信号ＣＬＥは、メモリチップ１０への入力信号Ｉ／Ｏがコマンドであることをメモリチップ１０に通知する信号である。信号ＡＬＥは、メモリチップ１０への入力信号Ｉ／Ｏがアドレスであることをメモリチップ１０に通知する信号である。信号ＷＥｎは入力信号Ｉ／Ｏをメモリチップ１０に取り込ませるための信号である。信号ＲＥｎは、メモリチップ１０から出力信号Ｉ／Ｏをリードするための信号である。レディ・ビジー信号ＲＢｎは、メモリチップ１０がレディ状態（メモリコントローラ２からのコマンドを受信できる状態）であるか、それともビジー状態（メモリコントローラ２からのコマンドを受信できない状態）であるかを示す信号である。入出力信号Ｉ／Ｏは、例えば８ビットの信号である。入出力信号Ｉ／Ｏは、メモリチップ１０とメモリコントローラ２との間で送受信されるデータの実体であり、コマンド、アドレス、ライトデータ（ライト対象のデータ）、リードデータ（リードされたデータ）等である。

ＥＣＣ部２４は、リードデータにおける誤り検出および誤り訂正のために、データの符号化および復号を行う。具体的には、ＥＣＣ部２４は、メモリ群３にライトされるデータ（ライトデータ）を符号化する。また、ＥＣＣ部２４は、メモリ群３からリードされたデータ（リードデータ）を復号する。ＥＣＣ部２４は、復号によって、リードデータにおける誤り検出および誤り訂正を実行する。ＥＣＣ部２４は、誤り訂正に失敗した場合には、誤り訂正の失敗を制御部２３に通知する。ＥＣＣ部２４による符号化および復号のアルゴリズムには、ＲＳ（リード・ソロモン）符号やＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号や低密度パリティ検査（ＬＤＰＣ）符号等を用いた任意のアルゴリズムを適用することが可能である。

例えば、ライト処理時において、ＥＣＣ部２４は、制御部２３による制御のもと、ライトコマンドでメモリ群３にライトすべきユーザデータを受け、ユーザデータに基づいてパリティを生成し、パリティをユーザデータに付してライトデータとする。メモリ群３には、パリティを含むライトデータが、符号化データとしてライトされる。

リード処理時において、ＥＣＣ部２４は、制御部２３による制御のもと、リードコマンドでメモリ群３からリードされたリードデータを受け、リードデータからパリティを抽出する。ECC部２４は、パリティに基づきシンドロームを生成し、ユーザデータ内のエラービットの有無を判断する。ＥＣＣ部２４は、ユーザデータにエラービットが含まれる場合、エラービットの位置を特定する。ＥＣＣ部２４が訂正可能なエラービットの数は、例えばパリティのビット数等によって決まる。訂正可能なエラービットの数以下のエラービットがユーザデータに含まれる場合、ＥＣＣ部２４は、そのエラービットを訂正し、訂正成功の旨を制御部２３へ通知する。訂正可能なエラービットの数を超える数のエラービットがユーザデータに含まれる場合には、ＥＣＣ部２４は、誤り訂正ができない（ｕｎｃｏｒｒｅｃｔａｂｌｅ）として、訂正失敗の旨を制御部２３へ通知する。

メモリ群３を構成するメモリチップ１０は、データを不揮発に記憶するメモリであり、例えば、ＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤデバイスともいう）である。以下の説明では、メモリチップ１０としてＮＡＮＤデバイスが用いられた場合を例示するが、メモリ群３として３次元構造フラッシュメモリ、ＲｅＲＡＭ（Resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）等のＮＡＮＤデバイス以外の記憶媒体を用いることも可能である。

各メモリチップ１０は、メモリセルアレイ１１、温度センサ１２、Ｉ／Ｏインタフェース１３、データバッファ１４、および制御回路１５を有する。制御回路１５は、シーケンサ１６、ロウモジュール１７、およびカラムモジュール１８を有する。

ロウモジュール１７は、ロウデコーダおよびドライバ回路を有し、ロウデコーダで、アクセス対象のブロックを選択し、更に選択したブロックにおけるロウを選択する。ドライバ回路は、選択されたブロックに対して、ロウデコーダを介して電圧を供給する。

カラムモジュール１８は、センスアンプと、複数のラッチ回路よりなるデータラッチと、を含む。カラムモジュール１８は、プログラム動作においては、メモリコントローラ２からＩ／Ｏインタフェース１３およびデータバッファ１４を介してデータラッチへ供給されたライトデータをメモリセルアレイ１１にライトする。また、カラムモジュール１８は、リード動作においては、メモリセルアレイ１１にライトされたデータをセンスし、必要な演算を行う。そして、カラムモジュール１８は、得られたリードデータをデータラッチ、データバッファ１４、およびＩ／Ｏインタフェース１３を介してメモリコントローラ２に出力する。

なお、本明細書中で、プログラム動作は、メモリチップ１０においてメモリセルアレイ１１にデータをライトする一連の動作のことである。リード動作は、メモリチップ１０においてメモリセルアレイ１１からデータをリードする一連の動作のことである。イレース動作は、メモリチップ１０においてメモリセルアレイ１１内のデータをイレースする動作のことである。

温度センサ１２は、メモリチップ１０におけるメモリセルアレイ１１の周辺に配され、メモリセルアレイ１１の周辺の温度を検出し、検出された温度を示す信号ＴＥＭＰを生成する。

メモリセルアレイ１１は、複数のメモリセルトランジスタＭＴを有する。各メモリセルトランジスタＭＴは、ロウおよびカラムに対応付けられている。メモリセルアレイ１１は、メモリコントローラ２からライトコマンドで指示されたデータを記憶する。

図２は、第１の実施形態のメモリセルアレイ１１の構成の一例を示す模式的な図である。

メモリセルアレイ１１は、複数のブロック３０を備える。１つのブロック３０にライトされたデータは、一括にイレースされる。各ブロック３０は、複数のメモリセルグループＭＣＧを備える。各ブロックに対しては、メモリセルグループＭＣＧの単位でプログラム動作およびリード動作が実行される。

図３は、第１の実施形態のブロック３０の回路構成の一例を示す模式的な図である。各ブロックは、共通した回路構成を有する。

ブロック３０は、複数のストリングユニットＳＵ０～ＳＵ３を有する。複数のストリングユニットＳＵ０～ＳＵ３は、複数の選択ゲートラインＳＧＤＬ０～ＳＧＤＬ３に対応しているとともに選択ゲートラインＳＧＳＬを共有している。各ストリングユニットＳＵ０～ＳＵ３は、ブロック３０における駆動単位として機能する。各ストリングユニットＳＵ０～ＳＵ３は、複数の選択ゲートラインＳＧＤＬ０～ＳＧＤＬ３のうちその対応する選択ゲートラインと選択ゲートラインＳＧＳＬとで駆動され得る。また、各ストリングユニットＳＵ０～ＳＵ３は、複数のメモリストリングＭＳＴを含む。

各メモリストリングＭＳＴは、例えば６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）および選択トランジスタＳＤＴ，ＳＳＴを含んでいる。メモリセルトランジスタＭＴは、コントロールゲートと電荷蓄積膜とを有し、データを不揮発に保持する。そして６４個のメモリセルトランジスタＭＴ（ＭＴ０～ＭＴ６３）は、選択トランジスタＳＤＴのソースと選択トランジスタＳＳＴのドレインとの間に直列接続されている。なお、メモリストリングＭＳＴ内のメモリセルトランジスタＭＴの個数は６４個に限定されない。

複数のワード線ＷＬ０～ＷＬ６３は、ブロック３０内の各ストリングユニットＳＵ内の各メモリストリングＭＳＴ間で、メモリセルトランジスタＭＴのコントロールゲートを共通に接続している。つまり、ブロック３０内の各ストリングユニットＳＵ内において同一行にあるメモリセルトランジスタＭＴのコントロールゲートは、同一のワード線ＷＬに接続される。すなわち、ブロック３０のストリングユニットＳＵは複数のワード線ＷＬに対応した複数のメモリセルグループＭＣＧを含み、各メモリセルグループＭＣＧは同一のワード線ＷＬに接続される（ｐ＋１）個のメモリセルトランジスタＭＴを含む。

メモリセルグループＭＣＧごとにプログラム動作およびリード動作が行われる。そして、メモリセルトランジスタＭＴにライトされる１ビットのデータをメモリセルグループＭＣＧの分だけ集めたデータは、ページとして扱われる。

以降、メモリセルトランジスタＭＴを単にメモリセルＭＴと表記する。

プログラム動作においては、メモリセルＭＴのしきい値電圧は、データに対応した区間に設定される。より具体的には、メモリセルＭＴのしきい値電圧がとり得る範囲は、Ｎビット（ただしＮは１以上の整数）のそれぞれ異なるデータが対応付けられた２^Ｎ個の区間に分割される。そして、プログラム動作においては、メモリセルＭＴの電荷蓄積層に電荷が注入されることによって、当該メモリセルＭＴのしきい値電圧が２^Ｎ個の区間のうちのデータに対応した区間内に設定される。

リード動作においては、隣り合う区間の境界に対応した１以上の電圧が検出電圧Ｖｓｅｎｓｅとして順次印加されることにより、メモリセルＭＴのしきい値電圧を含む区間が特定される。そして、特定された区間に対応するデータが、メモリセルＭＴに格納されていたデータとして取得される。

メモリセルＭＴには、１以上のビット数のデータが格納され得る。メモリセルＭＴに１ビットのデータが格納される方式は、ＳＬＣ（Single Level Cell）と称される。メモリセルＭＴに２ビットのデータが格納される方式は、ＭＬＣ（Multi Level Cell）と称される。メモリセルＭＴに３ビットのデータが格納される方式は、ＴＬＣ（Triple Level Cell）と称される。メモリセルＭＴに４ビットのデータが格納される方式は、ＱＬＣ（Quad-Level Cell）と称される。メモリセルＭＴに５ビットのデータが格納される方式は、ＰＬＣ（Penta-Level Cell）と称される。

実施形態は、メモリセルＭＴに２以上のビット数のデータが格納される方式であれば、任意の方式が適用可能である。以下では一例として、ＴＬＣの方式が適用された場合について説明する。

図４は、第１の実施形態のメモリチップ１０においてＴＬＣモードでライト動作が実行された場合に形成される、メモリセルＭＴのしきい値電圧の複数の分布の一例を示す図である。

ＴＬＣの場合、それぞれは異なる３ビットのデータが対応付けられた８個の区間Ｒ０～Ｒ７が設けられる。

例えば最も低電圧側には、電圧Ｖａ１までの区間Ｒ０が設けられる。区間Ｒ０よりも高電圧側には、電圧Ｖａ１から電圧Ｖｃ２までの区間Ｒ１、電圧Ｖａ２から電圧Ｖａ３までの区間Ｒ２、電圧Ｖａ３から電圧Ｖｃ４までの区間Ｒ３、電圧Ｖａ４から電圧Ｖａ５までの区間Ｒ４、電圧Ｖａ５から電圧Ｖｃ６までの区間Ｒ５、電圧Ｖａ６から電圧Ｖａ７までの区間Ｒ６、電圧Ｖａ７からの区間Ｒ７が設けられる。

プログラム動作では、各メモリセルＭＴのしきい値電圧は、データに対応した区間内に設定される。その結果、複数のメモリセルＭＴのしきい値電圧は、区間毎にローブ状の分布を形成する。区間ＲＸを状態ＳＸと表記する場合がある。Ｘは、２以上の整数であり、図４に示される例では、０から７までの整数である。

イレース動作では、メモリセルＭＴのしきい値電圧は、電圧Ｖｃ１よりも低い状態、即ちＳ０、に設定される。つまり、状態Ｓ０は、データがイレースされた状態とも見なされる。イレース動作の後に実行されるプログラム動作によって、メモリセルＭＴのしきい値電圧は、状態Ｓ０～Ｓ７のうちの何れかに設定される。なお、メモリセルＭＴのしきい値電圧が状態Ｓ０に設定されるとは、メモリセルＭＴのしきい値電圧の上昇が行われずに、メモリセルＭＴが状態Ｓ０に維持されることと同義である。

リード動作では、隣り合う区間Ｒの境界に対応する電圧が検出電圧Ｖｓｅｎｓｅとして設定されることによって、メモリセルＭＴのしきい値電圧がどの区間ＲＸ（換言すると状態ＳＸ）に含まれるかが判定される。例えば、図４に示された電圧Ｖａ１、Ｖａ２、Ｖａ３、Ｖａ４、Ｖａ５、Ｖａ６、およびＶａ７が検出電圧Ｖｓｅｎｓｅとして使用される。

ＴＬＣの方式によれば、各メモリセルＭＴには、３ビットのデータが格納される。３ビットのうちのＬＳＢ（Least Significant Bit）はロアービット、ＭＳＢ（Most Significant Bit）はアッパービット、ＬＳＢとＭＳＢとの間のビットはミドルビットと称される。また、３ビットのデータのうちのロアービットのデータをメモリセルグループＭＣＧの分だけ集めたデータは、ロアーページと称される。３ビットのデータのうちのアッパービットのデータをメモリセルグループＭＣＧの分だけ集めたデータは、アッパーページと称される。３ビットのデータのうちのミドルビットのデータをメモリセルグループＭＣＧの分だけ集めたデータは、ミドルページと称される。

前述されたように、しきい値電圧が設定され得る各区間ＲＸ（換言すると各状態ＳＸ）には、データが対応付けられている。区間ＲＸとデータとの対応関係は、データコーディングと称される。

図５は、第１の実施形態のデータコーディングの一例を示す図である。なお、本明細書においてデータ“ａｂｃ”と表記した場合、“ａ”はロアービットの値、“ｂ”はミドルビットの値、“ｃ”はアッパービットの値を示すこととする。

図５に示されるデータコーディングの例によれば、区間Ｒ０にはデータ“１１１”、区間Ｒ１にはデータ“０１１”、区間Ｒ２にはデータ“００１”、区間Ｒ３にはデータ“０００”、区間Ｒ４にはデータ“０１０”、区間Ｒ５にはデータ“１１０”、区間Ｒ６にはデータ“１００”、区間Ｒ７にはデータ“１０１”が対応付けられている。

なお、上記のデータコーディングは一例である。データコーディングは任意に変更可能である。

メモリセルＭＴのしきい値電圧は、セル間相互干渉を含む種々の要因によって変動し得る。よって、各区間ＲＸに形成されたローブ状の分布の高電圧側の一部または低電圧側の一部が、隣接する区間ＲＸにはみ出す場合がある。

或る区間ＲＸに形成されたローブ状の分布の一部が隣接する区間ＲＸにはみ出している場合、リード動作においては、当該分布のうちの隣接する区間ＲＸにはみ出した部分に含まれるメモリセルＭＴからは、誤ったデータ、つまりエラー、がリードされる。誤ったデータは、メモリコントローラ２に送られて、メモリコントローラ２が備えるＥＣＣ部２４によって訂正される。

しかしながら、ＥＣＣ部２４によって訂正可能なエラービット数には限界がある。よって、各メモリセルＭＴのしきい値電圧は、プログラム動作時に、目標の区間ＲＸから出来るだけはみ出さないようにしきい値電圧を設定されることが望ましい。

各メモリセルＭＴのしきい値電圧を目標の区間Ｒから出来るだけはみ出さないようにするために、メモリチップ１０は、マルチステージプログラム動作を実行可能に構成される。マルチステージプログラム動作は、複数のステージに分けて実行するプログラム動作である。第１の実施形態では、メモリチップ１０は、マルチステージプログラム動作の一例として、フォギーファインプログラム動作を実行する。

フォギーファインプログラム動作では、第１のメモリセルＭＴに全ビット（例えばＴＬＣの方式の場合には３ビット）のデータが粗くライトされる。すなわち、全ビットのデータに応じて第１のメモリセルＭＴのしきい値電圧が粗く設定される。その後、第１のメモリセルＭＴに隣接する第２のメモリセルＭＴに全ビットのデータが粗くライトされる。換言すると、第１のメモリセルＭＴが接続されたワード線ＷＬに隣接するワード線ＷＬに接続された第２のメモリセルＭＴ、に全ビットのデータが粗くライトされる。その後、第１のメモリセルＭＴに全ビットのデータが精密に再ライトされる。つまり、各メモリセルＭＴに対し、全ビットのデータが粗くライトされる第１ステージのプログラム動作と、全ビットのデータが精密に再ライトされる第２ステージのプログラム動作が実行される。

フォギーファインプログラム動作の、第２ステージのプログラム動作によって、各メモリセルＭＴのしきい値電圧が精密に設定されることが可能である。フォギーファインプログラム動作を用いることで、各メモリセルのしきい値電圧の変移量は小さくされることが可能である。これによって、隣接するメモリセルＭＴから各メモリセルＭＴが受けるセル間相互干渉を抑制でき、セル間相互干渉に起因するしきい値電圧の変動を抑制できる。つまり、セル間相互干渉に起因して、各メモリセルＭＴのしきい値電圧が目標の区間ＲＸからはみ出すことを抑制できる。

図６は、第１の実施形態のメモリチップ１０が実行するフォギーファインプログラム動作によるしきい値電圧の分布の変化を説明するための模式的な図である。図６には、１つのメモリセルグループＭＣＧを構成するメモリセルＭＴのしきい値電圧の分布の変化を示す３つのグラフが示されている。各グラフにおいて、横軸は電圧を示し、縦軸はメモリセルＭＴの数を示す。

イレース動作の後のブロック３０においては、全てのメモリセルＭＴのしきい値電圧は状態Ｓ０になっている。特に、イレース動作の後にまだプログラム動作が開始されていない場合、図６の最上段のグラフに示されるように、電圧Ｖｃ１よりも低い範囲に大きく広がるローブの形状の分布が形成される。

イレース動作の後の状態のメモリセルグループＭＣＧに対し、第１ステージのプログラム動作が実行される。フォギーファインプログラム動作における第１ステージのプログラム動作は、フォギープログラム動作と表記される。

フォギープログラム動作では、各メモリセルＭＴのしきい値電圧は、８つの区間Ｒ０～Ｒ７のうちの目標の区間ＲＸにできるだけ近くなるように、粗く設定される。

より詳細には、区間Ｒ０と略等しい区間Ｒ０’、区間Ｒ１を若干低電圧側にシフトした区間Ｒ１’、区間Ｒ２を若干低電圧側にシフトした区間Ｒ２’、区間Ｒ３を若干低電圧側にシフトした区間Ｒ３’、区間Ｒ４を若干低電圧側にシフトした区間Ｒ４’、区間Ｒ５を若干低電圧側にシフトした区間Ｒ５’、区間Ｒ６を若干低電圧側にシフトした区間Ｒ６’、および区間Ｒ７を若干低電圧側にシフトした区間Ｒ７’が設けられる。

具体的には、図６に示された例では、区間Ｒ０’は電圧Ｖａ１までの区間とされ、区間Ｒ１’は電圧Ｖｂ１（ただしＶｂ１＜Ｖａ１）から電圧Ｖｂ２（ただしＶｂ２＜Ｖａ２）までの区間とされ、区間Ｒ２’は電圧Ｖｂ２から電圧Ｖｂ３（ただしＶｂ３＜Ｖａ３）までの区間とされ、区間Ｒ３’は電圧Ｖｂ３から電圧Ｖｂ４（ただしＶｂ４＜Ｖａ４）までの区間とされ、区間Ｒ４’は電圧Ｖｂ４から電圧Ｖｂ５（ただしＶｂ５＜Ｖａ５）までの区間とされ、区間Ｒ５’は電圧Ｖｂ５から電圧Ｖｂ６（ただしＶｂ６＜Ｖａ６）までの区間とされ、区間Ｒ６’は電圧Ｖｂ６から電圧Ｖｂ７（ただしＶｂ７＜Ｖａ７）までの区間とされ、区間Ｒ７’は電圧Ｖｂ７からの区間とされている。そして、区間Ｒ１’～Ｒ７’は区間Ｒ１～Ｒ７に比べて若干低電圧側に設定されるため、区間Ｒ１’～Ｒ７’が設定される範囲Ｒ１１は、区間Ｒ１～Ｒ７が設定される範囲Ｒ１０よりも狭い。

フォギープログラム動作においては、最終的に設定される区間が区間ＲＸであるメモリセルＭＴのしきい値電圧は、区間ＲＸ’に設定される。これによって、各メモリセルＭＴのしきい値電圧は、区間Ｒ０’～Ｒ７’のうちの何れかに属するように設定される。なお、第２ステージのプログラム動作（この例ではファインプログラム動作）によって最終的に設定される区間を、最終目標の区間、と表記することがある。また、区間ＲＸ’のように、第１ステージのプログラム動作（この例ではフォギープログラム動作）において設定される区間を、中間目標の区間、と表記することがある。

メモリセルＭＴのしきい値電圧は、ワード線ＷＬを介して当該メモリセルＭＴのゲートにパルス状のプログラム電圧（プログラムパルスともいう）が印加されることで上昇せしめられる。フォギープログラム動作では、プログラムパルスの印加一回あたりのメモリセルＭＴのしきい値電圧の変移量が、後述されるファインプログラム動作のプログラムパルスの印加一回あたりのメモリセルＭＴのしきい値電圧の変移量に比べて大きくなるように、一つのプログラムパルスの波高、パルス幅、またはそれら両方が設定されている。よって、フォギープログラム動作では、短い期間でしきい値電圧を大きく変移させることが可能である。ただし、プログラムパルスの印加一回あたりのメモリセルＭＴのしきい値電圧の変移量が大きいため、しきい値電圧が中間目標の区間内に収まらない場合がある。

また、フォギープログラム動作によって、指定したメモリセルＭＴのしきい値電圧が中間目標の区間内に設定された場合であっても、指定したメモリセルＭＴに隣接するメモリセルＭＴとのセル間相互干渉に起因して、指定したメモリセルＭＴのしきい値電圧が中間目標の区間の外に変動する場合がある。そのため、図６の中段のグラフに示されるように、フォギープログラム動作後には、区間Ｒ０’～Ｒ７’に対応する８つのローブ状の分布のそれぞれは、対応する区間の境界からはみ出し得る。

なお、以降、区間ＲＸ’を状態ＳＸ’と表記する場合がある。

なお、区間Ｒ０が最終目標の区間であるメモリセルＭＴに対しては、フォギープログラム動作では、実際にはしきい値電圧の上昇は実行されない。よって、区間Ｒ０が最終目標の区間であるメモリセルＭＴのしきい値電圧は、フォギープログラム動作では、状態Ｓ０に維持される。つまり、図６に示された例において、状態Ｓ０’は、状態Ｓ０と等しい。

フォギープログラム動作の後、第２ステージのプログラム動作が実行される。フォギーファインプログラム動作における第２ステージのプログラム動作は、ファインプログラム動作と表記される。

ファインプログラム動作では、各メモリセルＭＴのしきい値電圧は最終目標の区間ＲＸに設定される。ファイプログラム動作では、プログラムパルスの印加一回あたりのしきい値電圧の変移量がフォギープログラム動作の印加一回あたりのしきい値電圧の変移量に比べて小さくなるように、一つのプログラムパルスの波高、印加期間、またはそれら両方が設定されている。

ファインプログラム動作では、プログラムパルスの印加一回あたりのしきい値電圧の変移量がフォギープログラム動作の印加一回あたりのしきい値電圧の変移量に比べて小さいため、各分布の形状を細くすることが可能である。つまり、各分布が対応する区間ＲＸ内から、メモリセルＭＴのしきい値電圧が出来るだけはみ出さないような精密な設定が可能である。

また、ファインプログラム動作が行われる前にフォギープログラム動作が行われることで、各メモリセルＭＴのしきい値電圧は、イレース動作の後の状態のメモリセルＭＴのしきい値電圧よりも最終目標の区間ＲＸに近くなる。このため、ファインプログラム動作における各メモリセルＭＴのしきい値電圧の変移量は抑制される。よって、ファインプログラム動作では、セル間相互干渉を小さくできる。

また、ファインプログラム動作は、プログラムパルスの印加一回あたりのメモリセルＭＴのしきい値電圧の変移量が小さい。このため、ファインプログラム動作だけでメモリセルＭＴのしきい値電圧を変化させる場合、比較的多くの時間がかかる。しかしながら、予めフォギープログラム動作が実行されることによって、ファインプログラム動作における各メモリセルＭＴのしきい値電圧のトータルの変移量が抑制されているため、ファインプログラム動作の完了に要する時間の増大が抑制される。

前述されたように、メモリセルアレイ１１に対するライトは、メモリセルグループＭＣＧ単位で実行される。第１の実施形態では、メモリチップ１０は、メモリセルグループＭＣＧにデータのライトを行う毎に、ライト先のメモリセルグループＭＣＧが備える複数のメモリセルＭＴのうちの一部に温度情報ＴＥＭＰをライトする。

図７は、第１の実施形態のメモリセルグループＭＣＧにおける温度情報ＴＥＭＰのライト位置の例を示す模式的な図である。

メモリセルグループＭＣＧは、記憶領域ＡＲｍｃｇを構成する。そして、メモリセルグループＭＣＧのうちの一部の複数のメモリセルＭＴは、冗長領域ＡＲｒｅｄを構成し、他の複数のメモリセルＭＴは、メモリコントローラ２から受信したデータがライトされるユーザ領域ＡＲｕｓｒを構成する。

ブロック３０は、故障に備えて、冗長な複数のメモリセルＭＴを含む。ブロック３０内の各メモリセルグループＭＣＧは、必要とされる数のメモリセルＭＴよりも多いメモリセルＭＴを備える。ユーザ領域ＡＲｕｓｒにアサインされた何れかのメモリセルＭＴに故障が見つかった場合、故障したメモリセルＭＴの機能は冗長なメモリセルＭＴによって代替される。メモリコントローラ２は、原則的に、この冗長な複数のメモリセルＭＴのうちの、故障したメモリセルＭＴを代替していないメモリセルＭＴにはデータのライトを行うことができない。冗長領域ＡＲｒｅｄは、冗長な複数のメモリセルＭＴのうちの故障したメモリセルＭＴを代替していない複数のメモリセルＭＴによって構成される記憶領域である。

ユーザ領域ＡＲｕｓｒには、３ページ（即ちアッパーページ、ミドルページ、ロアーページ）分のユーザデータと、各ページのユーザデータから生成されたＥＣＣパリティと、がライトされる。なお、ここでは一例として、各ページのユーザデータは１６ｋＢｙｔｅのサイズを有し、各ページのユーザデータから生成されたＥＣＣパリティは２ｋＢｙｔｅのサイズを有することとしているが、各データのサイズはこれらに限定されない。

冗長領域ＡＲｒｅｄには、複数の温度記憶領域ＡＲｔｅｍｐが設けられている。温度情報ＴＥＭＰは複数に多重化され、複数の温度記憶領域ＡＲｔｅｍｐのそれぞれには複数の温度情報ＴＥＭＰのうちのひとつがライトされる。この例では、冗長領域ＡＲｒｅｄには４つの温度記憶領域ＡＲｔｅｍｐが設けられ、温度情報ＴＥＭＰは４つに多重化されてライトされることとしている。

また、この例では、温度情報ＴＥＭＰは、摂氏マイナス１２７度から摂氏１２７度までの範囲の温度を８ビットで表現したものである。なお、温度情報ＴＥＭＰのビット列の長さおよび表現可能な温度範囲はこれに限定されない。

フォギーファインプログラム動作では、フォギープログラム動作とファインプログラム動作とでは、同一のデータがライトされることを前提としている。第１の実施形態では、ユーザ領域ＡＲｕｓｒへのライトに関してはこの前提が守られ、冗長領域ＡＲｒｅｄへの温度情報ＴＥＭＰのライトに関してはこの前提は守られない。

また、プログラム動作では、メモリチップ１０はメモリセルＭＴのしきい値電圧を維持または上昇させることはできるが、下降させることはできない。つまり、フォギープログラム動作時にメモリセルＭＴのしきい値電圧を上昇させた後、ファインプログラム動作時に、上昇させたしきい値よりも低いしきい値をメモリセルＭＴに設定することができなくなる。よって第１の実施形態では、メモリコントローラ２は、フォギープログラム動作時には温度情報ＴＥＭＰのライトは行わず、ファインプログラム動作時に温度情報ＴＥＭＰのライトを行う。

さらに、第１の実施形態では、メモリチップ１０は、温度情報ＴＥＭＰに関しては、メモリセルＭＴ当たりに１ビットの情報をライトする。１つの温度記憶領域ＲＡｔｅｍｐは、８個のメモリセルＭＴによって構成される。すなわち１つの温度記憶領域ＲＡｔｅｍｐは、８ビットの情報を記憶可能である。１個の温度情報ＴＥＭＰは８ビットである。よって、４個の温度情報ＴＥＭＰ（３２ビット）は、４つの温度記憶領域ＲＡｔｅｍｐ（合計３２個のメモリセルＭＴ）を用いて保持される。以降、温度情報ＴＥＭＰを構成する各桁の１ビットの値を、温度ビット値ＴＥＭＰ－ｂと表記する。

図８は、第１の実施形態の温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図である。本図においては、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴが含まれ得る分布にはハッチングが施されている。なお、本図の説明においては、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

フォギープログラム動作では、メモリセルＭＴのしきい値電圧は、当該メモリセルＭＴにライトされる温度ビット値ＴＥＭＰ－ｂに関係なく最も低電圧側の区間Ｒ０’、即ち状態Ｓ０’に設定される。つまり、フォギープログラム動作では、メモリセルＭＴに対するしきい値電圧の上昇は実行されない。メモリセルＭＴのしきい値電圧は状態Ｓ０’（即ち状態Ｓ０）に維持される。

続くファインプログラム動作では、メモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０または状態Ｓ１に設定される。一例では、温度ビット値ＴＥＭＰ－ｂが“１”である場合、メモリセルＭＴのしきい値電圧は状態Ｓ０に設定される。温度ビット値ＴＥＭＰ－ｂが“０”である場合、メモリセルＭＴのしきい値電圧は状態Ｓ１に設定される。なお、温度ビット値ＴＥＭＰ－ｂと２つの状態Ｓ０、Ｓ１との対応関係は、設計者が任意に決定できる。

図８に示されたしきい値電圧の変移の例によれば、ファインプログラム動作においては、メモリセルＭＴのしきい値電圧の変移量は、最大でも状態Ｓ０’（即ち状態Ｓ０）から状態Ｓ１までの量であり、区間Ｒ０～区間Ｒ７が設けられた範囲Ｒ１０に比べて十分小さい。よって、温度記憶領域ＡＲｔｅｍｐに作用するセル間相互干渉は抑制される。

また、ファインプログラム動作におけるメモリセルＭＴのしきい値電圧の変移量が十分小さいので、メモリコントローラ２がメモリセルＭＴに対しファインプログラム動作を完了するまでに必要とする時間を抑制できる。

前述したように、Ｓ０～Ｓ７の各状態には３ビットのデータが対応付けられている。よって、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴに対しては、そのしきい値電圧を状態Ｓ０または状態Ｓ１に設定するために、実際には、温度ビット値ＴＥＭＰ－ｂの代わりに状態Ｓ０または状態Ｓ１に対応した３ビットのデータがカラムモジュール１８を介して、メモリセルＭＴにライトされる。具体的には、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂと図５に示されたデータコーディングとに基づき、状態Ｓ０または状態Ｓ１に対応する３ビットのデータを生成する。カラムモジュール１８は、シーケンサ１６から当該３ビットのデータを受信して、受信された当該３ビットのデータを、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴにライトする。

図９は、第１の実施形態の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図である。本図の説明においても、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

フォギープログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらずデータ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、そのメモリセルＭＴに保持される温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらず状態Ｓ０’（Ｓ０）に設定される。

ファインプログラム動作において、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“０１１”を生成し、データ“０１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、“０”の温度ビット値ＴＥＭＰ－ｂに対応する状態Ｓ１に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、“１”の温度ビット値ＴＥＭＰ－ｂに対応する状態Ｓ０に設定される。

続いて、第１の実施形態のメモリシステム１の動作を説明する。

図１０は、第１の実施形態のメモリチップ１０のプログラム動作の一例を示すフローチャートである。

Ｉ／Ｏインタフェース１３は、メモリコントローラ２からライトコマンドとともに３ページ分のデータを受信する（ＳＴ１０１）。メモリコントローラ２から受信する３ページ分のデータは、ロアーページ、ミドルページ、およびアッパーページの分のデータである。各ページのデータは、ＥＣＣパリティが付されたユーザデータである。制御回路１５（より詳しくは制御回路１５内のカラムモジュール１８）は、３ページ分のデータの受信に応じてフォギープログラム動作を実行する（ＳＴ１）。

フォギープログラム動作では、シーケンサ１６は、温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴにライトされるデータ“１１１”を生成する（ＳＴ１０２）。そして、制御回路１５は、プログラムパルスをライト先のメモリセルグループＭＣＧに接続されたワード線ＷＬに１回以上印加することによって、３ページ分のデータをユーザ領域ＡＲｕｓｒにライトする。つまり、制御回路１５は、データ“１１１”を、温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴにライトする（ＳＴ１０３）。これによって、フォギープログラム動作が終了する。

続いて、制御回路１５は、ファインプログラム動作を実行する（ＳＴ２）。

ファインプログラム動作では、シーケンサ１６は、温度センサ１２から温度情報ＴＥＭＰを取得する（ＳＴ１０４）。シーケンサ１６は、温度情報ＴＥＭＰに基づき、“０”の温度ビット値ＴＥＭＰ－ｂに対応するデータ“０１１”または“１”の温度ビット値ＴＥＭＰ－ｂに対応する“１１１”を、各温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴ毎に生成する（ＳＴ１０５）。

そして、制御回路１５は、プログラムパルスをライト先のメモリセルグループＭＣＧに接続されたワード線ＷＬに１回以上印加することによって、３ページ分のデータをユーザ領域ＡＲｕｓｒにライトする。つまり、制御回路１５は、ＳＴ１０５において生成されたデータ“０１１”または“１１１”を、各温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴにライトする（ＳＴ１０６）。そして、ファインプログラム動作が終了し、メモリチップ１０におけるプログラム動作が終了する。

このように、メモリチップ１０は、メモリコントローラ２から受信したユーザデータをメモリセルグループＭＣＧにライトするプログラム動作において、自律的に温度情報ＴＥＭＰを取得して温度記憶領域ＡＲｔｅｍｐにライトする。

メモリチップ１０は、温度記憶領域ＡＲｔｅｍｐにライトされた温度情報ＴＥＭＰをメモリコントローラ２からのリードコマンドに応じて出力することが可能である。

メモリコントローラ２は、メモリチップ１０にリード動作を実行させる場合、センスコマンドとデータアウトコマンドとから構成されたリードコマンドを用いる。センスコマンドは、リード先のメモリセルグループＭＣＧから、データラッチを介してデータバッファ１４にデータを転送することを指示するコマンドである。データアウトコマンドは、センスコマンドに応じてデータバッファ１４に格納されたデータの一部または全部をメモリコントローラ２に出力することを指示するコマンドである。データアウトコマンドは、センスコマンドの後、１回以上使用され得る。

データアウトコマンドは、データバッファ１４内のデータのうちの出力対象のデータを指定する情報としてカラムアドレスを含む。メモリチップ１０から温度情報ＴＥＭＰを取得する場合、メモリコントローラ２は温度記憶領域ＡＲｔｅｍｐが設けられたカラムを指すアドレスを、カラムアドレスとして指定する。

温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴには、温度情報ビット値ＴＥＭＰ－ｂに対応する３ビットのデータがライトされている。よって、メモリコントローラ２は、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴ１つあたり、３ビットのデータを取得する。つまり、メモリコントローラ２は、１つの温度記憶領域ＡＲｔｅｍｐ当たりに、３ビットのデータを８セット集めたデータグループを取得する。

メモリコントローラ２は、４つの温度記憶領域ＡＲｔｅｍｐから４つのデータグループを取得し、４つのデータグループに基づいて温度情報ＴＥＭＰを取得する。

図１１は、第１の実施形態のメモリコントローラ２による、４つのデータグループから温度情報ＴＥＭＰを取得する動作の一例を示すフローチャートである。

メモリコントローラ２は、４つのデータグループに含まれるデータ“１１１”を、データ“１１１”に対応する温度情報ビット値ＴＥＭＰ－ｂである“１”に変換する（ＳＴ２０１）。同様に、メモリコントローラ２は、４つのデータグループに含まれるデータ“０１１”を、データ“０１１”に対応する温度情報ビット値ＴＥＭＰ－ｂである“０”に変換する（ＳＴ２０２）。

前述されたように、メモリセルＭＴのしきい値電圧は、種々の要因で変動し得る。そして、温度情報ＴＥＭＰは、誤り訂正符号化されずに温度記憶領域ＡＲｔｅｍｐにライトされる。よって、温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴには、ライトされた３ビットのデータと異なる３ビットのデータがリードされる場合がある。

例えば、あるケースでは、しきい値電圧が状態Ｓ０から状態Ｓ１に変動したり、状態Ｓ１から状態Ｓ０に変動したりする。このようなパターンでしきい値電圧が変動した場合、４つのデータグループは、データ“１１１”としてライトされたデータがデータ“０１１”としてリードされたデータ、またはデータ“０１１”としてライトされたデータがデータ“１１１”としてリードされたデータを含み得る。このような、状態Ｓ０と状態Ｓ１との間での変動により正しく取得できなかったデータは、後述する多数決の処理（ＳＴ２０４）によって訂正される。

また、別のケースでは、４つのデータグループは、例えば、データ“１１１”およびデータ“０１１”の何れにも該当しないデータ、つまり状態Ｓ２～Ｓ７の何れかに対応するデータ、を含み得る。変動前の状態と変動後の状態との間の距離に基づけば、状態Ｓ０から状態Ｓ２～Ｓ７に変動する確率よりも、状態Ｓ１から状態Ｓ２～Ｓ７に変動する確率のほうが高い。つまり、４つのデータグループに状態Ｓ２～Ｓ７の何れかに対応するデータが含まれる場合、当該データは、ライト時には状態Ｓ１に対応するデータ“０１１”であった可能性が高い。よって、メモリコントローラ２は、４つのデータグループに状態Ｓ２～Ｓ７の何れかに対応するデータが含まれる場合、当該データをデータ“０１１”から変化したデータと見なす。つまり、４つのデータグループに、データ“１１１”およびデータ“０１１”の何れにも該当しないデータが含まれている場合、メモリコントローラ２は、当該データを温度情報ビット値ＴＥＭＰ－ｂである“０”に変換する（ＳＴ２０３）。

ＳＴ２０１～ＳＴ２０３によって、状態Ｓ０に対応する３ビットのデータは温度情報ビット値ＴＥＭＰ－ｂとして“１”に、状態Ｓ１～Ｓ７に対応する３ビットのデータは温度情報ビット値ＴＥＭＰ－ｂとして“０”に、それぞれ変換される。これによって、４つのデータグループのそれぞれから、温度情報ＴＥＭＰが取得される。ただし、各温度情報ＴＥＭＰは、状態Ｓ０と状態Ｓ１との間での変動にもとづくエラーを含み得る。よって、メモリコントローラ２は、変換によって得られた４個の温度情報ＴＥＭＰの間で桁毎の多数決を行うことで、１個の温度情報ＴＥＭＰを決定する（ＳＴ２０４）。

具体的には、メモリコントローラ２は、先頭からｉ番目（ただしｉは１から８までの整数）のビット値について４つの温度情報ＴＥＭＰの間で多数決をとり、ｉ番目のビット値を決定する。メモリコントローラ２は、８ビットのビット列の各桁において上記した多数決を行うことで、１個の温度情報ＴＥＭＰを決定する。

ＳＴ２０４の後、温度情報ＴＥＭＰを取得する動作が終了する。

図１１に示された例では、メモリコントローラ２は、メモリチップ１０からメモリセルＭＴあたり３ビットのデータを取得し、取得された３ビットのデータに基づいて温度情報ＴＥＭＰを取得した。温度情報ＴＥＭＰの取得方法はこれに限定されない。

例えば、メモリチップ１０は、たとえメモリセルＭＴ当たりに複数ビットのデータがライトされた場合であっても、ＳＬＣモードでのリード動作が可能に構成される場合がある。ＳＬＣモードでのリード動作では、メモリチップ１０は、各メモリセルＭＴのしきい値電圧がメモリコントローラ２から指定された１つの検出電圧Ｖｓｅｎｓｅより高いか低いかに応じて“１”または“０”を出力する。メモリコントローラ２は、ＳＬＣモードでのリード動作を利用して４つの温度記憶領域ＡＲｔｅｍｐのそれぞれから温度情報ＴＥＭＰを取得することが可能である。

メモリチップ１０は、ＳＬＣモードでのリード動作において、例えば、メモリセルＭＴのしきい値電圧が検出電圧Ｖｓｅｎｓｅより低い場合には“１”を出力し、メモリセルＭＴのしきい値電圧が検出電圧Ｖｓｅｎｓｅより高い場合には“０”を出力する。メモリチップ１０がこのように構成される場合には、メモリコントローラ２は、電圧Ｖａ１（図８参照）を検出電圧Ｖｓｅｎｓｅと設定し、ＳＬＣモードでのリード動作をメモリチップ１０に指示する。これによって、メモリコントローラ２は、状態Ｓ０にあるメモリセルＭＴからは“１”、状態Ｓ１～Ｓ７にあるメモリセルＭＴからは“０”を取得する。つまり、メモリコントローラ２は、図９に示された対応関係に従ってライトされた温度情報ＴＥＭＰを、各温度記憶領域ＡＲｔｅｍｐから直接に取得することができる。換言すれば、メモリコントローラ２は、図９に示された対応関係に従ってライトされた温度情報ＴＥＭＰを、各温度記憶領域ＡＲｔｅｍｐからデータコーディングを参照せずに取得することができる。メモリコントローラ２は、各温度記憶領域ＡＲｔｅｍｐから温度情報ＴＥＭＰを取得した後、図１１に示されたＳＴ２０４の処理、つまり多数決の処理、を実行することで、状態Ｓ０と状態Ｓ１との間での変動に起因するエラーを除去した温度情報ＴＥＭＰを取得する。

このように、温度情報ビット値ＴＥＭＰ－ｂに応じてメモリセルＭＴが状態Ｓ０または状態Ｓ１に設定される場合、メモリコントローラ２は、メモリセルＭＴが状態Ｓ０にあるか状態Ｓ１～Ｓ７にあるかを特定できる限り、任意の方法で温度情報ＴＥＭＰを取得することができる。

なお、第１の実施形態で説明した例では、温度情報ＴＥＭＰは４つに多重化された。多重化された後の温度情報ＴＥＭＰの数は４に限定されない。例えば、メモリコントローラ２が多重化された温度情報ＴＥＭＰ間での桁毎の多数決によって１つの温度情報ＴＥＭＰを必ず決定できるように、メモリチップ１０は温度情報ＴＥＭＰを奇数個に多重化するように構成されてもよい。

以上述べたように、第１の実施形態によれば、制御回路１５は、第１ステージのプログラム動作であるフォギープログラム動作において、メモリセルグループＭＣＧのうちのユーザ領域ＡＲｕｓｒを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を区間Ｒ０’～Ｒ７’のうちのライトデータに応じた区間ＲＸ’に設定する。さらに制御回路１５は、フォギープログラム動作において、メモリセルグループＭＣＧのうちの温度記憶領域ＡＲｔｅｍｐを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を区間Ｒ０’～Ｒ７’のうちの区間Ｒ０’に設定する。制御回路１５は、第２ステージのプログラム動作であるファインプログラム動作において、ユーザ領域ＡＲｕｓｒを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を区間Ｒ０～Ｒ７のうちのライトデータに応じた区間ＲＸに設定する。さらに制御回路１５は、ファインプログラム動作において、温度記憶領域ＡＲｔｅｍｐを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を、区間Ｒ０および区間Ｒ１のうちの温度情報ＴＥＭＰに応じた区間ＲＸに設定する。

よって、データのライトの単位（即ちメモリセルグループＭＣＧの単位）よりも大きな単位ではなく、データのライトの単位で温度を記録することが可能となる。つまり、ライト時の温度を適正に記録することが可能である。

第１の実施形態は種々の変形が可能である。以下に、第１の実施形態のいくつかの変形例を説明する。

（第１の実施形態の第１の変形例）
第１の実施形態では、ファインプログラム動作において、メモリセルＭＴのしきい値電圧は、温度情報ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０または状態Ｓ１に設定された。メモリセルＭＴのしきい値電圧が温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得る２つの状態は、状態Ｓ０および状態Ｓ１に限定されない。

設計者は、メモリセルＭＴのしきい値電圧がフォギープログラム動作後における状態と同じ電圧の状態か、またはより高電圧側の状態である限り、温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得るメモリセルＭＴのしきい値電圧の２つの状態を任意に決定することが可能である。ただし、セル間相互干渉を抑制し、かつファインプログラム動作の完了に要する時間をできるだけ抑制するために、ファインプログラム動作によるメモリセルＭＴのしきい値電圧の変移量は小さいことが望まれる。

第１の実施形態の第１の変形例では、図１２に示されるように、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧は、ファインプログラム動作において、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０または状態Ｓ３に設定される。

図１２に示された例によれば、メモリセルＭＴのしきい値電圧の変移量は、最大でも状態Ｓ０’（換言すると状態Ｓ０）から状態Ｓ３での量であり、区間Ｒ０～区間Ｒ７が設けられた範囲Ｒ１０に比べて十分小さい。よって、温度記憶領域ＡＲｔｅｍｐに関し、セル間相互干渉を抑制できる。また、ファインプログラム動作の完了に要する時間を抑制できる。

図１３は、第１の実施形態の第１の変形例の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図である。本図の説明においても、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

フォギープログラム動作においては、シーケンサ１６は、第１の実施形態と同様、温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらずデータ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、そのメモリセルＭＴに保持される温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらず状態Ｓ０’（Ｓ０）に設定される。

ファインプログラム動作において、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“０００”を生成し、データ“０００”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“０”が、アッパービットとして“０”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は状態Ｓ３に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は状態Ｓ０に設定される。

メモリコントローラ２は、温度情報ＴＥＭＰを取得する際には、第１の実施形態と同様、メモリセルＭＴ１つ当たり３ビットのデータをリードしてもよいし、ＳＬＣモードでのリード動作をメモリチップ１０に指示してもよい。ただし、第１の実施形態の第１の変形例では、状態Ｓ０～Ｓ１にあるメモリセルＭＴからは状態Ｓ０に対応する温度ビット値ＴＥＭＰ－ｂである“１”、状態Ｓ２～Ｓ７にあるメモリセルＭＴからは状態Ｓ３に対応する温度ビット値ＴＥＭＰ－ｂである“０”を取得する。

メモリコントローラ２がメモリセルＭＴ１つ当たりに３ビットのデータをリードするように構成された場合、メモリコントローラ２は、３ビットのデータを次のように変換する。即ち、メモリコントローラ２は、状態Ｓ０に対応するデータ“１１１”だけでなく、状態Ｓ１に対応するデータ“０１１”を、温度ビット値ＴＥＭＰ－ｂの“１”に変換する。メモリコントローラ２は、状態Ｓ３に対応するデータ“０００”だけでなく、状態Ｓ２に対応するデータ“００１”、状態Ｓ４に対応するデータ“０１０”、状態Ｓ５に対応するデータ“１１０”、状態Ｓ６に対応するデータ“１００”、および状態Ｓ７に対応するデータ“１０１”を、温度ビット値ＴＥＭＰ－ｂの“０”に変換する。

メモリコントローラ２がＳＬＣモードでのリード動作によって温度情報ＴＥＭＰを取得するように構成された場合、メモリコントローラ２は、電圧Ｖａ２（図１２参照）を検出電圧Ｖｓｅｎｓｅと設定してＳＬＣモードでのリード動作をメモリチップ１０に指示する。これによって、メモリコントローラ２は、しきい値電圧が状態Ｓ０～Ｓ１にあるメモリセルＭＴからは“１”、しきい値電圧が状態Ｓ２～Ｓ７にあるメモリセルＭＴからは“０”を取得する。つまり、メモリコントローラ２は、図１３に示された対応関係に従ってライトされた温度情報ＴＥＭＰを、各温度記憶領域ＡＲｔｅｍｐから直接に取得することができる。換言すれば、メモリコントローラ２は、図１３に示された対応関係に従ってライトされた温度情報ＴＥＭＰを、各温度記憶領域ＡＲｔｅｍｐからデータコーディングを参照せずに取得することができる。

第１の実施形態の変形例１では、温度ビット値ＴＥＭＰ－ｂに対応する２つの状態Ｓ０、Ｓ３は、２つの状態Ｓ１、Ｓ２を挟むように互いに離間しており、温度情報ＴＥＭＰのリードの際には、メモリセルＭＴのしきい値電圧が２つの状態Ｓ０、Ｓ３の中間の電圧（上記された例では電圧Ｖａ１）よりも高いか低いかによって温度ビット値ＴＥＭＰ－ｂが判定される。よって、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０または状態Ｓ３に設定されたメモリセルＭＴがたとえ隣接する状態に変動したとしても、エラーなく温度ビット値ＴＥＭＰ－ｂを取得することが可能である。つまり、温度情報ＴＥＭＰをリードする際、エラーの発生を抑制することが可能になる。

なお、第１の実施形態の変形例１では、温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得る２つの状態は、間に別の２つの状態を挟むように互いに離間する。温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得る２つの状態は、間に別の３つ以上の状態を挟むように互いに離間するよう、温度情報ビット値ＴＥＭＰ－ｂと状態との対応関係が設定されてもよい。また、温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得る２つの状態は、間に別の１つの状態を挟むように互いに離間するよう、温度情報ビット値ＴＥＭＰ－ｂと状態との対応関係が設定されてもよい。前述されたように、ファインプログラム動作において設定される２つの状態は、フォギープログラム動作後の状態と同じ電圧の状態か、またはより高電圧側の状態である限り、設計者が任意に選択することができる。

（第１の実施形態の第２の変形例）
イレースされた状態に対応する状態Ｓ０は、他の状態Ｓ１～Ｓ７と異なる特徴を有する。具体的には、状態Ｓ０にしきい値電圧が設定されたメモリセルＭＴの分布は、状態Ｓ１～Ｓ７などに比べて広範囲に広がり得る。したがって、状態Ｓ０から隣接する状態Ｓ１へのしきい値電圧の変移量は、他の状態から隣接する状態へのしきい値電圧の変移量に比べて大きい。

第１の実施形態の第２の変形例では、ファインプログラム動作において、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移量をできるだけ小さくするために、フォギープログラム動作においては、メモリセルＭＴのしきい値電圧は、状態Ｓ０’～Ｓ７’のうちの低電圧側から２番目以降に位置する状態ＳＸ’に設定される。

例えば、図１４に示されるように、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧は、フォギープログラム動作において、状態Ｓ１’に設定される。続くファインプログラム動作においては、メモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ１または状態Ｓ２に設定される。

図１５は、第１の実施形態の第２の変形例の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図である。本図の説明においても、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

フォギープログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらずデータ“０１１”を生成し、データ“０１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、そのメモリセルＭＴに保持される温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらず状態Ｓ１’に設定される。

ファインプログラム動作において、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“００１”を生成し、データ“００１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“０”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ２に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“０１１”を生成し、データ“０１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ１に設定される。

メモリコントローラ２は、温度情報ＴＥＭＰを取得する際には、第１の実施形態と同様、メモリセルＭＴ１つ当たり３ビットのデータをリードしてもよいし、ＳＬＣモードでのリード動作をメモリチップ１０に指示してもよい。ただし、第１の実施形態の第２の変形例では、しきい値電圧が状態Ｓ０～Ｓ１にあるメモリセルＭＴからは状態Ｓ１に対応する温度ビット値ＴＥＭＰ－ｂである“１”、しきい値電圧が状態Ｓ２～Ｓ７にあるメモリセルＭＴからは状態Ｓ２に対応する温度ビット値ＴＥＭＰ－ｂである“０”を取得する。

なお、上記の例では、フォギープログラム動作においてメモリセルＭＴのしきい値電圧は状態Ｓ１’に設定された。フォギープログラム動作においてメモリセルＭＴのしきい値電圧が設定される状態は状態Ｓ１’に限定されない。設計者は、フォギープログラム動作においてメモリセルＭＴのしきい値電圧を、状態Ｓ２’～Ｓ６’のうちから任意に選択することが可能である。

また、上記の例では、ファインプログラム動作においてメモリセルＭＴのしきい値電圧は温度情報ビット値ＴＥＭＰ－ｂに応じて状態Ｓ１または状態Ｓ２に設定された。ファインプログラム動作において温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得るメモリセルＭＴの閾値電圧の２つの状態は、状態Ｓ１および状態Ｓ２に限定されない。ファインプログラム動作においては、フォギーファインプログラム動作における状態と同じ電圧の状態か、またはより高電圧側の状態である限り、メモリセルＭＴは、任意の２つの状態に設定され得る。例えば、第１の実施形態の第１の変形例に示されたように、ファインプログラム動作においてしきい値電圧が設定され得る２つの状態は、間に１つ以上の状態を挟むように互いに離間していてもよい。

第１の実施形態およびその変形例では、制御回路１５は、ファインプログラム動作時に温度センサ１２から温度情報ＴＥＭＰを取得した。

よって、メモリセルグループＭＣＧに対する全ページ分のデータのライトの完了の時点に近い時点における温度の記録が可能になる。

なお、温度情報ＴＥＭＰの取得のタイミングはファインプログラム動作時に限定されない。例えば、制御回路１５は、フォギープログラム動作時に温度情報ＴＥＭＰを取得し、当該温度情報ＴＥＭＰをファインプログラム動作時に温度記憶領域ＡＲｔｅｍｐにライトしてもよい。

（第２の実施形態）
第１の実施形態およびその変形例では、フォギープログラム動作においては、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧は、そのメモリセルＭＴに保持される温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらず共通の状態に設定された。フォギープログラム動作においては、メモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに応じて２つの状態の何れかに設定されてもよい。

例えば図１６に示されるように、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧は、フォギープログラム動作において、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０’（Ｓ０）または状態Ｓ２’に設定される。

続くファインプログラム動作では、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ２または状態Ｓ４に設定される。

状態Ｓ２および状態Ｓ４は、フォギープログラム動作において設定される２つの状態のうちの電圧が高いほうの状態Ｓ２’より高電圧側に位置する。よって、ファインプログラム動作においては、メモリセルＭＴのしきい値電圧は、フォギープログラム動作後の状態に関わらず、状態Ｓ２および状態Ｓ４のいずれにも設定され得る。よって、フォギープログラム動作の際と、ファインプログラム動作の際とで、それぞれ異なる値の温度情報ＴＥＭＰがライトされ得る。メモリチップ１０は、フォギープログラム動作の際と、ファインプログラム動作の際と、のそれぞれにおいて、温度センサ１２からの温度情報ＴＥＭＰの取得と、取得した温度情報ＴＥＭＰのライトと、を実行する。

図１７は、第２の実施形態の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成される３ビットのデータを説明するための図である。本図の説明においても、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

フォギープログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“００１”を生成し、データ“００１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“０”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ２’に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ０’（Ｓ０）に設定される。

ファインプログラム動作において、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“００１”を生成し、データ“００１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“０”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ２に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“０１０”を生成し、データ“０１０”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして０”が、ミドルビットとして“１”が、アッパービットとして“０”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ４に設定される。

図１８は、第２の実施形態のメモリチップ１０のプログラム動作の一例を示すフローチャートである。

Ｉ／Ｏインタフェース１３がメモリコントローラ２からライトコマンドとともに３ページ分のデータを受信すると（ＳＴ３０１）、制御回路１５は、フォギープログラム動作を実行する（ＳＴ３）。

フォギープログラム動作では、シーケンサ１６は、温度センサ１２から温度情報ＴＥＭＰを取得する（ＳＴ３０２）。そして、シーケンサ１６は、ＳＴ３０２によって取得された温度情報ＴＥＭＰに基づき、“０”の温度ビット値ＴＥＭＰ－ｂに対応するデータ“００１”または“１”の温度ビット値ＴＥＭＰ－ｂに対応する“１１１”を、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴ毎に生成する（ＳＴ３０３）。

そして、制御回路１５は、プログラムパルスをライト先のメモリセルグループＭＣＧに接続されたワード線ＷＬ１回以上に印加することによって、３ページ分のデータをユーザ領域ＡＲｕｓｒにライトする。つまり、制御回路１５は、ＳＴ３０３で生成されたデータ“００１”またはデータ“１１１”を、温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴに、ライトする（ＳＴ３０４）。そして、フォギープログラム動作が終了する。

フォギープログラム動作の後、制御回路１５は、ファインプログラム動作を実行する（ＳＴ４）。

ファインプログラム動作では、シーケンサ１６は、温度センサ１２から温度情報ＴＥＭＰを取得する（ＳＴ３０５）。そして、シーケンサ１６は、ＳＴ３０５によって取得された温度情報ＴＥＭＰに基づき、“０”の温度ビット値ＴＥＭＰ－ｂに対応するデータ“００１”または“１”の温度ビット値ＴＥＭＰ－ｂに対応するデータ“０１０”を、各温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴ毎に生成する（ＳＴ３０６）。

そして、制御回路１５は、１回以上のプログラムパルスをライト先のメモリセルグループＭＣＧに接続されたワード線ＷＬに印加することによって、ＳＴ３０１で受信した３ページ分のデータをユーザ領域ＡＲｕｓｒにライトし、ＳＴ３０６で生成されたデータ“００１”またはデータ“０１０”を、各温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴにライトする（ＳＴ３０７）。そして、ファインプログラム動作が終了し、メモリチップ１０によるプログラム動作が終了する。

メモリコントローラ２は、ファインプログラム動作によってライトされた温度情報ＴＥＭＰを、第１の実施形態またはその変形例にて説明された方法と同様の方法で取得することができる。

また、メモリコントローラ２は、ファインプログラム動作が開始するまでは、フォギープログラム動作によってライトされた温度情報ＴＥＭＰを取得することができる。具体的には、メモリコントローラ２は、状態Ｓ０’と状態Ｓ２’との間の電圧（例えば図１６の電圧Ｖｂ１０）を検出電圧Ｖｓｅｎｓｅと指定し、ＳＬＣモードでのリード動作をメモリチップ１０に指示する。これによって、メモリコントローラ２は、しきい値電圧が電圧Ｖｂ１０より低電圧側にあるメモリセルＭＴからは状態Ｓ０’（Ｓ０）に対応する温度ビット値ＴＥＭＰ－ｂである“１”、しきい値電圧が電圧Ｖｂ１０より高電圧側にあるメモリセルＭＴからは状態Ｓ２’に対応する温度ビット値ＴＥＭＰ－ｂである“０”を取得することができる。

メモリコントローラ２は、フォギープログラム動作によってライトされた温度情報ＴＥＭＰまたはファインプログラム動作によってライトされた温度情報ＴＥＭＰを４つの温度記憶領域ＡＲｔｅｍｐから４個、取得する。そして、メモリコントローラ２は、取得された４個の温度情報ＴＥＭＰに対して多数決の処理（例えば図１１のＳＴ２０４と同じ処理）を実行することによって１つの温度情報ＴＥＭＰを決定することができる。

このように、第２の実施形態によれば、制御回路１５は、第１ステージのプログラム動作であるフォギープログラム動作において、温度センサ１２から温度情報ＴＥＭＰを取得する。そして、制御回路１５は、ユーザ領域ＡＲｕｓｒを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を状態Ｓ０’～Ｓ７’のうちのライトデータに応じた状態に設定する。さらに制御回路１５は、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧を２つの状態Ｓ０’、Ｓ２’のうちのフォギープログラム動作において取得された温度情報ＴＥＭＰに応じた状態に設定する。

また、制御回路１５は、第２ステージのプログラム動作であるファインプログラム動作において、温度センサ１２から温度情報ＴＥＭＰを取得する。そして、制御回路１５は、ユーザ領域ＡＲｕｓｒを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を状態Ｓ０～Ｓ７のうちのライトデータに応じた状態に設定する。さらに制御回路１５は、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧を２つの状態Ｓ２、Ｓ４のうちのファインプログラム動作において取得された温度情報ＴＥＭＰに応じた状態に設定する。

よって、メモリチップ１０はフォギープログラム動作時の温度情報ＴＥＭＰを記録できる。メモリコントローラ２は、ファインプログラム動作が開始するまでは、当該フォギーファインプログラム動作時の温度情報ＴＥＭＰをメモリチップ１０から取得することが可能である。

よって、例えばフォギープログラム動作が終わってからファインプログラム動作が開始するまでの間にメモリチップ１０が故障した場合、故障時の温度情報として、フォギープログラム動作時の温度情報ＴＥＭＰが取得されることが可能である。

なお、第２の実施形態では、フォギープログラム動作においては、メモリセルＭＴのしきい値電圧は、温度情報ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０’またはＳ２’に設定された。ファインプログラム動作においては、メモリセルＭＴのしきい値電圧は、温度情報ビット値ＴＥＭＰ－ｂに応じて状態Ｓ２またはＳ４に設定された。フォギープログラム動作およびファインプログラム動作においてメモリセルＭＴのしきい値電圧が温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得る２つの状態は、これらの例に限定されない。

ファインプログラム動作において設定され得る２つの状態のうちの低電圧側の状態が、フォギープログラム動作において設定され得る２つの状態のうちの高電圧側の状態と同じかより高電圧側の状態であるかぎり、設計者は、フォギープログラム動作およびファインプログラム動作において設定され得る状態を任意に選択することができる。

例えば、ファインプログラム動作において設定され得る２つの状態は、互いに隣接していてもよいし、間に１つ以上の状態を挟むように互いに離間していてもよい。

また、フォギープログラム動作において設定され得る２つの状態は、状態Ｓ１’～状態Ｓ６’のうちから選択されてもよい。

（第３の実施形態）
マルチステージプログラム動作としては、フォギーファインプログラム動作の他に、インターナルデータロードを用いたマルチステージプログラム動作が知られている。第３の実施形態では、インターナルデータロードを用いたマルチステージプログラム動作が可能なメモリチップ１０について説明する。インターナルデータロード（ＩＤＬ）を用いたマルチステージプログラム動作を、ＩＤＬプログラム動作、と表記する。

ＩＤＬプログラム動作の第１ステージのプログラム動作においては、メモリチップ１０は、最終的にメモリセルＭＴにライトされる複数ビットのデータのうちの一部のビットのデータをメモリセルＭＴにライトする。最終的にメモリセルＭＴにライトされるデータのビット数を（Ｐ＋Ｑ）ビットと表記し、第１ステージのプログラム動作においてメモリセルＭＴにライトされるデータのビット数をＰビットと表記する。Ｐ、Ｑはともに１以上の整数である。つまり、第１ステージのプログラム動作では、メモリセルＭＴのしきい値電圧は、それぞれはＰビットのデータが対応付けられた２^Ｐ個の区間のうちの何れかに設定される。

ＩＤＬプログラム動作の第２ステージのプログラム動作では、メモリチップ１０は、既にライト済みのＰビットのデータをメモリセルＭＴからリードする。リードされた当該Ｐビットのデータとメモリコントローラ２から受信するＱビットのデータとを合わせた（Ｐ＋Ｑ）ビットのデータはメモリセルＭＴにライトされる。メモリセルＭＴのしきい値電圧は、それぞれは（Ｐ＋Ｑ）ビットのデータが対応付けられた２^{（Ｐ＋Ｑ）}個の区間のうちの何れかに設定される。なお、メモリチップ１０が既にライト済みのＰビットのデータをメモリセルＭＴからリードする動作は、インターナルデータロード、と称される。

メモリチップ１０は、各ステージのプログラム動作の対象とされるメモリセルＭＴを、例えば、フォギーファインプログラム動作と同様の方法で選択する。即ち、メモリチップ１０は、第１のメモリセルＭＴと、第１のメモリセルＭＴに隣接する第２のメモリセルＭＴと、に対して第１ステージのプログラム動作を実行し、その後、第１のメモリセルＭＴに対して第２ステージのプログラム動作を実行する。これによって、セル間相互干渉が抑制される。

図１９は、第３の実施形態のメモリチップ１０が実行するＩＤＬプログラム動作によるしきい値電圧の分布の変化を説明するための模式的な図である。本図の説明では、一例として、ＴＬＣモードでライトされる３ビットのデータのうちの２ビットのデータが第１ステージのプログラム動作においてライトされることとする。つまり、Ｐは“２”であり、Ｑは“１”であることとする。第１ステージのプログラム動作を、メモリセルＭＴ当たりに２ビットのデータをライトするという意味で、ＭＬＣプログラム動作、と表記する。また、第２ステージのプログラム動作を、ファインプログラム動作、と表記する。

イレース動作の後のブロック３０においては、図１９の最上段のグラフに示されるように、全てのメモリセルＭＴは状態Ｓ０になっている。

イレース動作の後の状態のメモリセルグループＭＣＧに対し、第１ステージのプログラム動作であるＭＬＣプログラム動作が実行される。

ＭＬＣプログラム動作では、各メモリセルＭＴのしきい値電圧は、それぞれは２ビットのデータが対応付けられた４個の区間Ｒ０”～Ｒ３”のうちの何れかに属するように設定される。区間Ｒ０”は、電圧Ｖｃ１（ただしＶｃ１≦Ｖａ１）より低電圧側の区間である。区間Ｒ１”は、電圧Ｖｃ１から電圧Ｖｃ２（ただしＶｃ２≦Ｖａ３）までの区間である。区間Ｒ２”は、電圧Ｖｃ２から電圧Ｖｃ３（ただしＶｃ３≦Ｖａ５）までの区間である。区間Ｒ３”は、電圧Ｖｃ３より高電圧側の区間である。以降、区間ＲＸ”を状態ＳＸ”と表記する場合がある。

ＭＬＣプログラム動作によって、状態Ｓ０”～Ｓ３”のそれぞれにしきい値電圧が設定されたメモリセルＭＴの群は、ローブ状の分布を形成する。

ここで、各分布が隣接する状態にできるだけはみ出ないように、ＭＬＣプログラム動作が実行される。つまり、ＭＬＣプログラム動作によれば、互いに分離した４個の分布Ｓ０”～Ｓ３”が形成される。

インターナルデータロードでは、メモリチップ１０は、ＭＬＣプログラム動作が完了したメモリセルＭＴに対し、例えば電圧Ｖｃ１、Ｖｃ２、およびＶｃ３を検出電圧Ｖｓｅｎｓｅとして使用したリード動作を行う。そして、各分布は、隣接する状態にできるだけはみ出ないように設定されている。よって、メモリチップ１０は、当該メモリセルＭＴからエラーが少ない２ビットのデータを取得することが可能である。

ファインプログラム動作では、新たにメモリコントローラ２から受信する１ビットのデータに応じて各メモリセルＭＴのしきい値電圧が維持または若干上昇せしめられることにより、各メモリセルＭＴのしきい値電圧は、８個の区間Ｒ０～Ｒ７のうちの何れかに属するように設定される。

具体的には、ＭＬＣプログラム動作後に状態Ｓ０”にあるメモリセルＭＴのしきい値電圧は、新たに入力される１ビットのデータに応じて、状態Ｓ０”（Ｓ０）に維持されるかまたは状態Ｓ１に設定される。ＭＬＣプログラム動作後に状態Ｓ１”にあるしきい値電圧は、新たに入力される１ビットのデータに応じて、状態Ｓ２または状態Ｓ３に設定される。ＭＬＣプログラム動作後に状態Ｓ２”にあるしきい値電圧は、新たに入力される１ビットのデータに応じて、状態Ｓ４または状態Ｓ５に設定される。ＭＬＣプログラム動作後に状態Ｓ３”にあるしきい値電圧は、新たに入力される１ビットのデータに応じて、状態Ｓ６または状態Ｓ７に設定される。

図２０は、第３の実施形態のデータコーディングの一例を示す図である。なお、本図に示されるデータコーディングは、ＭＬＣプログラム動作ではロアービットおよびアッパービットがライトされ、ファインプログラム動作ではアッパービットが新たにライトされることを示している。本明細書においてデータ“ａｂ”と表記した場合、“ａ”はロアービットの値、“ｂ”はミドルビットの値を示すこととする。

図２０に示されるように、区間Ｒ０”（状態Ｓ０”）には、データ“１１”が対応付けられている。区間Ｒ１”（状態Ｓ１”）には、データ“１０”が対応付けられている。区間Ｒ２”（状態Ｓ２”）には、データ“００”が対応付けられている。区間Ｒ３”（状態Ｓ３”）には、データ“０１”が対応付けられている。

そして、区間Ｒ０（状態Ｓ０）にはデータ“１１１”、区間Ｒ１（状態Ｓ１）にはデータ“１１０”、区間Ｒ２（状態Ｓ１）にはデータ“１００”、区間Ｒ３（状態Ｓ３）にはデータ“１０１”、区間Ｒ４（状態Ｓ４）にはデータ“００１”、区間Ｒ５（状態Ｓ５）にはデータ“０００”、区間Ｒ６（状態Ｓ６）にはデータ“０１０”、区間Ｒ７（状態Ｓ７）にはデータ“００１”が対応付けられている。

このデータコーディングの例によれば、ロアーページの値と、ミドルページの値とは、アッパービットの値に関係なく同じ値に設定されている。よって、ＭＬＣプログラム動作によってロアービットとミドルビットとをライトした後に、ファインプログラム動作においてアッパーページを追加して３ページ分のデータをライトすることが可能である。

第３の実施形態では、メモリチップ１０は、ＭＬＣプログラム動作の際と、ファインプログラム動作の際とで、ロアーページ、ミドルページ、およびアッパーページのうちのそれぞれ異なるページに温度情報ＴＥＭＰのライトを行う。

図２１は、第３の実施形態の温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図である。本図においては、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴが含まれ得る分布にはハッチングが施されている。なお、本図の説明においては、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

ＭＬＣプログラム動作では、メモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０”（Ｓ０）または状態Ｓ１”に設定される。

続くファインプログラム動作では、メモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０～Ｓ３の何れかに設定される。ＭＬＣプログラム動作によって状態Ｓ０”に設定されたメモリセルＭＴのしきい値電圧は、ファインプログラム動作では、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０または状態Ｓ１に設定される。ＭＬＣプログラム動作によって状態Ｓ１”に設定されたメモリセルＭＴのしきい値電圧は、ファインプログラム動作では、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ２または状態Ｓ３に設定される。

図２２は、第３の実施形態の温度記憶領域ＡＲｔｅｍｐに対するプログラム動作の際に生成されるデータを説明するための図である。本図の説明においても、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

ＭＬＣプログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“１１”を生成し、データ“１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ０”に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“１０”を生成し、データ“１０”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“０”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ１”に設定される。

ファインプログラム動作において、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、シーケンサ１６は、アッパービットのデータとして“０”を生成する。そして、制御回路１５は、既にメモリセルＭＴにライトされた２ビットのデータ、つまりロアービットおよびアッパービットの値を、インターナルデータロードによってリードする。そして、シーケンサ１６は、リードされたロアービットおよびアッパービットの値と、生成されたアッパービットの値とを組み合わせた、３ビットのデータをカラムモジュール１８に供給する。

例えば、ＭＬＣプログラム動作においてライトされた温度ビット値ＴＥＭＰ－ｂが“０”であった場合、インターナルデータロードによってデータ“１１”がリードされる。シーケンサ１６は、リードされたデータ“１１”とアッパービット“０”とを組み合わせたデータ“１１０”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“０”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ１に設定される。

ＭＬＣプログラム動作においてライトされた温度ビット値ＴＥＭＰ－ｂが“１”であった場合、インターナルデータロードによってデータ“１０”がリードされる。シーケンサ１６は、リードされたデータ“１０”とアッパービット“０”とを組み合わせたデータ“１００”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルページビットとして“０”が、アッパービットとして“０”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ２に設定される。

ファインプログラム動作において、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、シーケンサ１６は、アッパービットのデータとして“１”を生成する。そして、制御回路１５は、既にメモリセルＭＴにライトされた２ビットのデータ、つまりロアービットおよびアッパービットの値を、インターナルデータロードによってリードする。そして、シーケンサ１６は、リードされたロアービットおよびアッパービットの値と、生成されたアッパービットの値とを組み合わせた、３ビットのデータをカラムモジュール１８に供給する。

例えば、ＭＬＣプログラム動作においてライトされた温度ビット値ＴＥＭＰ－ｂが“０”であった場合、インターナルデータロードによってデータ“１１”がリードされる。シーケンサ１６は、リードされたデータ“１１”とアッパービット“１”とを組み合わせたデータ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ０に設定される。

ＭＬＣプログラム動作においてライトされた温度ビット値ＴＥＭＰ－ｂが“１”であった場合、インターナルデータロードによってデータ“１０”がリードされる。シーケンサ１６は、リードされたデータ“１０”とアッパービット“１”とを組み合わせたデータ“１０１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“０”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、状態Ｓ４に設定される。

つまり、図２２に示された例によれば、ミドルページにＭＬＣプログラム動作時の温度情報ＴＥＭＰ（より正確には温度情報ＴＥＭＰをビット反転した数値情報）がライトされ、アッパーページにファインプログラム動作時の温度情報ＴＥＭＰがライトされる。

よって、メモリコントローラ２は、アッパーページをリードの対象としたリード動作をメモリチップ１０に指示することで、ファインプログラム動作時の温度情報ＴＥＭＰを取得することができる。メモリコントローラ２は、ミドルページをリードの対象としたリード動作をメモリチップ１０に指示することで、ＭＬＣプログラム動作時の温度情報ＴＥＭＰを取得することができる。

なお、ＭＬＣプログラム動作の際に温度情報ＴＥＭＰがライトされるページはミドルページでなくてもよい。ＭＬＣプログラム動作の際にロアーページに温度情報ＴＥＭＰがライトされるようにメモリチップ１０が構成されてもよい。

図２３は、第３の実施形態のメモリチップ１０のプログラム動作の一例を示すフローチャートである。

Ｉ／Ｏインタフェース１３は、メモリコントローラ２から、ライトコマンドとともに２ページ分のデータ、より正確にはロアーページおよびミドルページのデータ、を受信する（ＳＴ４０１）。すると、制御回路１５は、ＭＬＣプログラム動作を実行する（ＳＴ５）。

ＭＬＣプログラム動作では、シーケンサ１６は、温度センサ１２から温度情報ＴＥＭＰを取得する（ＳＴ４０２）。そして、シーケンサ１６は、ＳＴ４０２によって取得された温度情報ＴＥＭＰに基づいて、“０”の温度ビット値ＴＥＭＰ－ｂに対応したデータ“１１”または“１”の温度ビット値ＴＥＭＰ－ｂに対応した“１０”を、各温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴ毎に生成する（ＳＴ４０３）。

そして、制御回路１５は、プログラムパルスをライト先のメモリセルグループＭＣＧに接続されたワード線ＷＬに１回以上印加することによって、ＳＴ４０１で受信した２ページ分のデータをユーザ領域ＡＲｕｓｒにライトする。すなわち、制御回路１５は、ＳＴ４０３で生成されたデータ“１１”またはデータ“１０”を、各温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴにライトする（ＳＴ４０４）。つまり、制御回路１５は、メモリセルＭＴ当たりに２ビットのデータをユーザ領域ＡＲｕｓｒおよび温度記憶領域ＡＲｔｅｍｐにライトする。そして、ＭＬＣプログラム動作が終了する。

続いて、Ｉ／Ｏインタフェース１３は、メモリコントローラ２から、１ページ分のデータ、より正確にはアッパーページのデータ、を受信する（ＳＴ４０５）。すると、制御回路１５は、ファインプログラム動作を実行する（ＳＴ６）。

ファインプログラム動作では、シーケンサ１６は、温度センサ１２から温度情報ＴＥＭＰを取得する（ＳＴ４０６）。制御回路１５は、インターナルデータロードによって、ＳＴ４０４でライトされた２ページ分のデータをユーザ領域ＡＲｕｓｒから取得し、ＳＴ４０４でライトされたデータ“１１”またはデータ“１０”を温度記憶領域ＡＲｔｅｍｐから取得する（ＳＴ４０７）。つまり、制御回路１５は、ユーザ領域ＡＲｕｓｒおよび温度記憶領域ＡＲｔｅｍｐからメモリセルＭＴ当たり２ビットのデータを取得する。

シーケンサ１６は、ＳＴ４０６で取得された温度情報ＴＥＭＰに基づいて、“０”の温度ビット値ＴＥＭＰ－ｂに対応したデータ“０”または“１”の温度ビット値ＴＥＭＰ－ｂに対応した“０”を、各温度記憶領域ＡＲｔｅｍｐを構成するメモリセルＭＴ毎に生成する（ＳＴ４０８）。

そして、制御回路１５は、プログラムパルスをライト先のメモリセルグループＭＣＧに接続されたワード線ＷＬに１回以上印加することによって、ユーザ領域ＡＲｕｓｒにＳＴ４０７でリードされた２ページ分のデータとＳＴ４０５で受信された１ページ分のデータとを組み合わせた３ページ分のデータをライトする（ＳＴ４０９）。さらに制御回路１５は、各温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴにＳＴ４０７でリードされたメモリセルＭＴ当たり２ビットのデータとＳＴ４０８で生成されたデータ“０”または“１”とを組み合わせた３ビットのデータをライトする（ＳＴ４０９）。そして、ファインプログラム動作が終了し、第３の実施形態のプログラム動作が終了する。

メモリコントローラ２は、ミドルページをリードの対象としたリード動作をメモリチップ１０に指示することで、ＭＬＣプログラム動作の際にライトされた温度情報ＴＥＭＰを取得することができる。また、メモリコントローラ２は、アッパーページをリードの対象としたリード動作をメモリチップ１０に指示することで、ファインプログラム動作の際にライトされた温度情報ＴＥＭＰを取得することができる。

なお、上記の例では、Ｐは“２”であり、Ｑは“１”であることとした。Ｐ、Ｑの値はこれらに限定されない。

第３の実施形態によれば、Ｉ／Ｏインタフェース１３は、メモリセルＭＴ当たりＰビットのデータ、つまりＰページ分のデータを受信する。Ｉ／Ｏインタフェース１３は、Ｐページ分のデータの後にメモリセルＭＴ当たりＱビットのデータ、つまりＱページ分のデータを受信する。制御回路１５は、Ｉ／Ｏインタフェース１３がＰページ分のデータを受信した場合、第１ステージのプログラム動作を実行する。

第１ステージのプログラム動作では、制御回路１５は、温度センサ１２から温度情報を取得する。そして、制御回路１５は、ユーザ領域ＡＲｕｓｒを構成する各メモリセルＭＴのしきい値電圧を、２^Ｐ個の区間のうちのＰページ分のデータに応じた区間に設定する。さらに制御回路１５は、温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴのしきい値電圧を２^Ｐ個の区間のうちの第１ステージのプログラム動作で取得された温度情報ＴＥＭＰに応じた区間に設定する。

第１ステージのプログラム動作の後、Ｉ／Ｏインタフェース１３がＱページ分のデータを受信した場合、制御回路１５は、第２ステージのプログラム動作を実行する。

第２ステージのプログラム動作では、制御回路１５は、温度センサ１２から温度情報を取得する。そして、制御回路１５は、インターナルデータロードによって、ユーザ領域ＡＲｕｓｒからＰページ分のデータを取得する。制御回路１５は、温度記憶領域ＡＲｔｅｍｐから第１ステージのプログラム動作で取得された温度情報ＴＥＭＰに対応した、メモリセルＭＴ当たり２ビットのデータを取得する。制御回路１５は、ユーザ領域ＡＲｕｓｒを構成する各メモリセルＭＴのしきい値電圧を、２^{（Ｐ＋Ｑ）}個の区間のうちの、インターナルデータロードによって取得されたＰページ分のデータとＩ／Ｏインタフェース１３によって受信されたＱページ分のデータとを組み合わせた、（Ｐ＋Ｑ）ページ分のデータに応じた区間に設定する。つまり、制御回路１５は、ユーザ領域ＡＲｕｓｒに（Ｐ＋Ｑ）ページ分のデータをライトする。制御回路１５は、ユーザ領域ＡＲｕｓｒに（Ｐ＋Ｑ）ページ分のデータをライトする。さらに制御回路１５は、温度記憶領域ＡＲｔｅｍｐを構成する各メモリセルＭＴのしきい値電圧を、２^{（Ｐ＋Ｑ）}個の区間のうちの、インターナルデータロードによって取得された温度情報ＴＥＭＰと第２ステージのプログラム動作で温度センサ１２から取得された温度情報ＴＥＭＰとの組み合わせに応じた第２区間に設定する。

よって、第２ステージのプログラム動作が完了したメモリセルグループＭＣＧから、第１ステージのプログラム動作時の温度情報ＴＥＭＰおよび第２ステージのプログラム動作時の温度情報ＴＥＭＰの両方を取得することが可能になる。

（第４の実施形態）
第２の実施形態にて説明されたフォギーファインプログラム動作によれば、フォギープログラム動作時とファインプログラム動作時との両方において、温度情報ＴＥＭＰがライトされる。しかしながら、フォギープログラム動作時にライトされた温度情報ＴＥＭＰは、ファインプログラム動作後は取得することができない。

そこで、第４の実施形態では、フォギープログラム動作時と、ファインプログラム動作時と、でメモリセルグループＭＣＧ内のそれぞれ異なる複数のメモリセルＭＴに温度情報ＴＥＭＰがライトされる。これによって、ファインプログラム動作が完了した後であっても、フォギープログラム動作時の温度情報ＴＥＭＰを取得できるようにする。

図２４は、第４の実施形態のメモリセルグループＭＣＧに設けられた冗長領域ＡＲｒｅｄにおける温度情報ＴＥＭＰのライト位置の例を示す模式的な図である。

図２４に示されるように、冗長領域ＡＲｒｅｄには、フォギープログラム動作時に温度情報ＴＥＭＰがライトされる温度記憶領域ＡＲｔｅｍｐ０と、ファインプログラム動作時に温度情報ＴＥＭＰがライトされる温度記憶領域ＡＲｔｅｍｐ１と、の対が複数、設けられている。ここでは一例として、温度記憶領域ＡＲｔｅｍｐ０と温度記憶領域ＡＲｔｅｍｐ１との対が４個設けられている。つまり、メモリセルグループＭＣＧは、フォギープログラム動作時に４個の温度情報ＴＥＭＰがライトされる３２個のメモリセルＭＴと、ファインプログラム動作時に４個の温度情報ＴＥＭＰがライトされる３２個のメモリセルＭＴと、を含む。

図２５は、第４の実施形態の温度記憶領域ＡＲｔｅｍｐ０を構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図である。本図においては、温度記憶領域ＡＲｔｅｍｐ０を構成するメモリセルＭＴが含まれ得る分布にはハッチングが施されている。なお、本図の説明においては、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐ０を構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

フォギープログラム動作において、メモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０’（Ｓ０）または状態Ｓ３’に設定される。

ファインプログラム動作においては、メモリセルＭＴのしきい値電圧は、フォギープログラム動作後の状態に維持される。

図２６は、第４の実施形態の温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴのしきい値電圧の変移の一例を説明するための模式的な図である。本図においては、温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴが含まれ得る分布にはハッチングが施されている。なお、本図の説明においては、特に明記されない限り、温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴを、単に、メモリセルＭＴと表記する。

フォギープログラム動作においては、第１の実施形態と同様、メモリセルＭＴのしきい値電圧は、温度ビット値ＴＥＭＰ－ｂに関係なく状態Ｓ０’（Ｓ０）に設定される。

ファインプログラム動作においては、メモリセルＭＴのしきい値電圧は、第１の実施形態と同様、温度ビット値ＴＥＭＰ－ｂに応じて状態Ｓ０または状態Ｓ１に設定される。

図２７は、第４の実施形態の温度記憶領域ＡＲｔｅｍｐ０、ＡＲｔｅｍｐ１に対するプログラム動作の際に生成される３ビットのデータを説明するための図である。

温度記憶領域ＡＲｔｅｍｐ０に対しては、フォギープログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“０００”を生成し、データ“０００”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“０”が、アッパービットとして“０”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は状態Ｓ３’に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は状態Ｓ０’（Ｓ０）に設定される。

温度記憶領域ＡＲｔｅｍｐ０に対しては、ファインプログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”か“１”であるかに関わらず、データ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。

データ“１１１”は、状態Ｓ０～Ｓ７のうちの最も低電圧側の状態Ｓ０に対応する。しかしながら、フォギープログラム動作後は、メモリセルＭＴのしきい値は、状態Ｓ０と等しい状態Ｓ０’か、または状態Ｓ０よりも高電圧側に設定された状態Ｓ３’にある。よって、ファインプログラム動作においては、状態Ｓ０’（Ｓ０）または状態Ｓ３’にあるしきい値電圧は、ファインプログラム動作においては上昇せしめられず、状態Ｓ０’（Ｓ０）または状態Ｓ３’に維持される。

温度記憶領域ＡＲｔｅｍｐ１に対しては、フォギープログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”であるか“１”であるかに関わらず、データ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は状態Ｓ０’（Ｓ０）に設定される。

温度記憶領域ＡＲｔｅｍｐ１に対しては、ファインプログラム動作においては、シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“０”である場合には、データ“０１１”を生成し、データ“０１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“０”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、“０”の温度ビット値ＴＥＭＰ－ｂに対応する状態Ｓ１に設定される。シーケンサ１６は、温度ビット値ＴＥＭＰ－ｂが“１”である場合には、データ“１１１”を生成し、データ“１１１”をカラムモジュール１８に供給する。メモリセルＭＴのロアービットとして“１”が、ミドルビットとして“１”が、アッパービットとして“１”が書き込まれる。よって、メモリセルＭＴのしきい値電圧は、“１”の温度ビット値ＴＥＭＰ－ｂに対応する状態Ｓ０に設定される。

第４の実施形態によれば、制御回路１５は、第１ステージのプログラム動作であるフォギープログラム動作においては、温度センサ１２から温度情報ＴＥＭＰを取得する。そして、制御回路１５は、ユーザ領域ＡＲｕｓｒを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を状態Ｓ０’～Ｓ７’のうちのライトデータに応じた状態に設定する。さらに制御回路１５は、温度記憶領域ＡＲｔｅｍｐ０を構成するメモリセルＭＴのしきい値電圧を２つの状態Ｓ０’、Ｓ３’のうちのフォギープログラム動作において取得された温度情報ＴＥＭＰに応じた状態に設定する。

また、制御回路１５は、第２ステージのプログラム動作であるファインプログラム動作においては、温度センサ１２から温度情報ＴＥＭＰを取得する。そして、制御回路１５は、ユーザ領域ＡＲｕｓｒを構成する複数のメモリセルＭＴのそれぞれのしきい値電圧を状態Ｓ０～Ｓ７のうちのライトデータに応じた状態に設定する。さらに制御回路１５は、温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴのしきい値電圧を２つの状態Ｓ０、Ｓ１のうちのファインプログラム動作温度情報ＴＥＭＰに応じた状態に設定する。

よって、メモリコントローラ２は、温度記憶領域ＡＲｔｅｍｐ０をリードの対象としたリード動作をメモリチップ１０に指示することで、フォギープログラム動作時の温度情報ＴＥＭＰを取得することができる。また、メモリコントローラ２は、温度記憶領域ＡＲｔｅｍｐ１をリードの対象としたリード動作をメモリチップ１０に指示することで、ファインプログラム動作の際にライトされた温度情報ＴＥＭＰを取得することができる。

なお、フォギープログラム動作およびファインプログラム動作においてメモリセルＭＴのしきい値電圧が温度情報ビット値ＴＥＭＰ－ｂに応じて設定され得る２つの状態は、上記された例に限定されない。

例えば、温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴに対しては、フォギープログラム動作において、制御回路１５は、第１の実施形態の第２の変形例と同様、しきい値電圧を、状態Ｓ０’～Ｓ７’のうちの低電圧側から２番目以降に位置する状態に設定してもよい。

また、ファインプログラム動作において、制御回路１５は温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴのしきい値電圧を間に１つ以上の状態を挟むように離間した２つの状態の何れかに設定してもよい。また、制御回路１５は、第１の実施形態の第１の変形例と同様、温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴのしきい値電圧を、間に別の２つの状態を挟むように互いに離間する２つの状態の何れかに設定してもよい。

ファインプログラム動作後における温度記憶領域ＡＲｔｅｍｐ１を構成するメモリセルＭＴの状態がフォギープログラム動作後におけるメモリセルＭＴの状態と同じ電圧の状態か、またはより高電圧側の状態である限り、設計者は、ファインプログラム動作において、メモリセルＭＴのしきい値電圧が設定され得る２つの状態を任意に決定することが可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ メモリシステム、２ メモリコントローラ、３ メモリ群、５ メモリバス、６ ホストバス、１０ メモリチップ、１１ メモリセルアレイ、１２ 温度センサ、１４ データバッファ、１５ 制御回路、１６ シーケンサ、１７ ロウモジュール、１８ カラムモジュール、２１ ホストインタフェース、２２ メモリインタフェース、２３ 制御部、２４ ＥＣＣ部、３０ ブロック、１００ ホスト。

Claims (9)

1. それぞれのゲートがワード線に接続された第１複数のメモリセルと、
   温度センサと、
   ライトデータを受信するように構成されたインタフェースと、
   前記ワード線にプログラミング電圧を印加することによって、前記第１複数のメモリセルのうちの第２複数のメモリセルのそれぞれのしきい値電圧を複数の第１区間のうちの前記ライトデータに応じた第１区間に設定するとともに、前記第１複数のメモリセルのうちの前記第２複数のメモリセルと異なる第３複数のメモリセルのそれぞれのしきい値電圧を前記複数の第１区間のうちの第２区間に設定する、第１プログラム動作を実行し、
   前記第１プログラム動作の後、前記ワード線にさらにプログラミング電圧を印加することによって、前記第２複数のメモリセルのそれぞれのしきい値電圧を前記複数の第１区間よりも広い範囲に設けられた複数の第３区間のうちの前記ライトデータに応じた第３区間に設定するとともに、前記第３複数のメモリセルのそれぞれのしきい値電圧を前記複数の第３区間のうちの前記第２区間と同じか高電圧側に設定された２つの第４区間のうちの前記温度センサによって検出された第１温度情報に応じた第４区間に設定する、第２プログラム動作を実行する、
   ように構成された制御回路と、
   を備えた不揮発性メモリ。
2. 前記制御回路は、前記第２プログラム動作において、前記温度センサから前記第１温度情報を取得する、ように構成された、
   請求項１に記載の不揮発性メモリ。
3. 前記制御回路は、
   前記第１プログラム動作において、前記温度センサから第２温度情報を取得し、前記第３複数のメモリセルのそれぞれのしきい値電圧をそれぞれは前記第２区間に該当する２つの第５区間のうちの前記第２温度情報に応じた第５区間に設定し、
   前記第２プログラム動作において、前記温度センサから前記第１温度情報を取得する、
   ように構成された、
   請求項１に記載の不揮発性メモリ。
4. 前記第２区間は、前記複数の第１区間のうちの低電圧側から２番目以降に位置する第１区間である、
   請求項１から請求項３の何れか一項に記載の不揮発性メモリ。
5. 前記２つの第４区間は、前記複数の第３区間のうちの２以上の第３区間を挟んで互いに離間している、
   請求項１から請求項４の何れか一項に記載の不揮発性メモリ。
6. それぞれのゲートがワード線に接続された第１複数のメモリセルと、
   温度センサと、
   メモリセル当たりにＰ（Ｐは１以上の整数）ビットの第１ライトデータを受信し、前記第１ライトデータの後にメモリセル当たりにＱ（Ｑは１以上の整数）ビットの第２ライトデータを受信する、ように構成されたインタフェースと、
   前記インタフェースが前記第１ライトデータを受信した場合、前記温度センサから第１温度情報を取得し、前記ワード線にプログラミング電圧を印加することによって、前記第１複数のメモリセルのうちの第２複数のメモリセルのそれぞれのしきい値電圧を２^Ｐ個の第１区間のうちの前記第１ライトデータに応じた第１区間に設定するとともに、前記第１複数のメモリセルのうちの前記第２複数のメモリセルと異なる第３複数のメモリセルのそれぞれのしきい値電圧を前記２^Ｐ個の第１区間のうちの前記第１温度情報に応じた第１区間に設定する、第１プログラム動作を実行し、
   前記インタフェースが前記第２ライトデータを受信した場合、前記温度センサから第２温度情報を取得し、前記第１複数のメモリセルから前記第１ライトデータと前記第１温度情報とをリードし、前記ワード線にさらにプログラミング電圧を印加することによって、前記第２複数のメモリセルのそれぞれのしきい値電圧を２^{（Ｐ＋Ｑ）}個の第２区間のうちの前記第１ライトデータおよび前記第２ライトデータとの組み合わせに応じた第２区間に設定するとともに、前記第３複数のメモリセルのそれぞれのしきい値電圧を前記２^{（Ｐ＋Ｑ）}個の第２区間のうちの前記第１温度情報と前記第２温度情報との組み合わせに応じた第２区間に設定する、第２プログラム動作を実行する、
   ように構成された制御回路と、
   を備えた不揮発性メモリ。
7. それぞれのゲートがワード線に接続された第１複数のメモリセルと、
   温度センサと、
   ライトデータを受信するように構成されたインタフェースと、
   前記温度センサから第１温度情報を取得し、前記ワード線にプログラミング電圧を印加することによって、前記第１複数のメモリセルのうちの第２複数のメモリセルのそれぞれのしきい値電圧を複数の第１区間のうちの前記ライトデータに応じた第１区間に設定するとともに、前記第１複数のメモリセルのうちの前記第２複数のメモリセルと異なる第３複数のメモリセルのそれぞれのしきい値電圧を前記複数の第１区間のうちの２つの第２区間のうちの前記第１温度情報に応じた第２区間に設定し、前記第１複数のメモリセルのうちの前記第２複数のメモリセルとも前記第３複数のメモリセルとも異なる第４複数のメモリセルのそれぞれのしきい値電圧を前記複数の第１区間のうちの第３区間に設定する、第１プログラム動作と、
   前記第１プログラム動作の後、前記温度センサから第２温度情報を取得し、前記ワード線にさらにプログラミング電圧を印加することによって、前記第２複数のメモリセルのそれぞれのしきい値電圧を前記複数の第１区間よりも広い範囲に設けられた複数の第４区間のうちの前記ライトデータに応じた第４区間に設定するとともに、前記第４複数のメモリセルのそれぞれのしきい値電圧を前記複数の第４区間のうちの前記第３区間と同じか高電圧側に設定された２つの第５区間のうちの前記第２温度情報に応じた第５区間に設定する、第２プログラム動作を実行する、
   ように構成された制御回路と、
   を備えた不揮発性メモリ。
8. 前記第３区間は、前記複数の第１区間のうちの低電圧側から２番目以降に位置する第１区間である、
   請求項７に記載の不揮発性メモリ。
9. 前記２つの第５区間は、前記複数の第４区間のうちの２以上の第４区間を挟んで互いに離間している、
   請求項７または請求項８に記載の不揮発性メモリ。

Images