JP7746691B2 - 電源回路、電源装置 - Google Patents

Description

本発明は、電源回路、及び電源装置に関する。

交流電圧から所定レベルの出力電圧を生成する電源回路がある（例えば、特許文献１～５）。

特開２０１３－０９６９０２号公報 特開２０１４－１５３４５１号公報 特開２０１４－１９３０１８号公報 特開２０１４－２２０８６７号公報 特開２０１４－２３３１２９号公報

ところで、電源回路には、所定レベルの出力電圧を生成するため、ツェナーダイオードを用いるものがある。

しかしながら、一般にツェナーダイオードを用いた電源回路では、所定レベルの出力電圧を生成する際に、ツェナーダイオードに定常的に電流が流れるため、消費電力を低減することが難しい。

本発明は、上記のような従来の問題に鑑みてなされたものであって、交流電圧から所定レベルの出力電圧を生成する電源回路の消費電力を低減することを目的とする。

前述した課題を解決する主たる本発明の電源回路は、交流電圧から所定レベルの出力電圧を生成する降圧型の電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路に電気素子としてのインダクタを介さずに接続される第１ラインと、接地側の第２ラインと、前記第１及び第２ラインの間に接続されるスイッチと、前記出力電圧のレベルが前記所定レベルとなるよう、前記スイッチを制御する制御回路と、を備える。

前述した課題を解決する主たる本発明の電源装置は、交流電圧から所定レベルの第１出力電圧を生成する降圧型の第１電源回路と、前記交流電圧から第２出力電圧を生成する昇圧型の第２電源回路と、第１制御回路と、を備える電源装置であって、前記第１電源回路は、前記交流電圧を整流する第１整流回路と、前記第１整流回路に電気素子としてのインダクタを介さずに接続される第１ラインと、接地側の第２ラインと、前記第１及び第２ラインの間に接続される第１スイッチと、前記第１出力電圧のレベルが前記所定レベルとなるよう、前記第１スイッチを制御する第２制御回路と、を含み、前記第２電源回路は、前記交流電圧が一端に印加される第２スイッチと、前記第２スイッチの他端が接続され、前記第２スイッチがオンとなると、前記交流電圧を整流する第２整流回路と、前記第２整流回路に接続されたインダクタ及び前記インダクタに流れる電流を制御する第３スイッチを含み、前記第２整流回路からの第２整流電圧に基づいて、前記第２出力電圧を出力する出力回路と、を備え、前記第１制御回路は、前記第１出力電圧を電源電圧として動作するとともに、所定の指示に基づいて、前記第２スイッチを制御する。

本発明によれば、交流電圧から所定レベルの出力電圧を生成する電源回路の消費電力を低減することができる。

電源装置１０の一例を示す図である。 電源回路１２の一例を示す図である。 電源回路１２の充電動作時の電流の経路の例を示す図である。 電源回路１２の還流動作時の電流の経路の例を示す図である。 力率改善回路２０の一例を示す図である。 ＬＬＣ共振回路２１の一例を示す図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜電源装置１０の概要＞＞＞
図１は、電源装置１０の一例を示す図である。電源装置１０は、例えば、テレビ（不図示）用の電源として利用される。電源装置１０は、電源回路１２，１３、負荷１４、マイクロコンピュータ（ＭＣＵ）１５、コンデンサ１６、フォトダイオード１７、及びスイッチ１８を含んで構成される。なお、ノードＮ０，Ｎ１は電源回路１２の入力ノードであり、ノードＮ２，Ｎ３は、電源回路１３の入力ノードである。

交流電源１１は、交流電圧Ｖａｃを電源回路１２，１３に供給する。電源回路１２は、ノードＮ０，Ｎ１に印加される交流電圧Ｖａｃから降圧して出力電圧Ｖｄｄを生成する降圧型の電源回路である。ここで、交流電圧Ｖａｃの実効値は、１００～２４０Ｖであり、出力電圧Ｖｄｄの電圧値は、５Ｖ～１０Ｖ程度である。

電源回路１３は、ノードＮ２，Ｎ３に印加される交流電圧Ｖａｃから出力電圧Ｖｏｕｔを生成し、負荷１４（例えば、テレビ）に電力を供給する。

マイクロコンピュータ１５は、利用者からの指示に基づいて、電源装置１０を制御する。マイクロコンピュータ１５は、電源回路１２から出力電圧Ｖｄｄを受けて動作し、コンデンサ１６は、出力電圧Ｖｄｄを安定させるために設けられている。

また、マイクロコンピュータ１５は、フォトダイオード１７が負荷１４をオンするためにリモコン（不図示）から送信される信号を受信すると、リレーとしてのスイッチ１８をオンする信号ＳＷ＿ｓｉｇを送る。この結果、スイッチ１８はオンとなるため、交流電圧Ｖａｃが電源回路１３に印加される。その後、マイクロコンピュータ１５は、電源回路１３を起動する信号Ｗｕｐ＿ｓｉｇを電源回路１３に送る。そして、電源回路１３は、電源回路１３を起動する信号Ｗｕｐ＿ｓｉｇを受けると、起動し、負荷１４へ電力を供給する。

一方、マイクロコンピュータ１５は、フォトダイオード１７が負荷１４をオフするためにリモコンから送信される信号を受信すると、スイッチ１８をオフする信号ＳＷ＿ｓｉｇを送る。この結果、スイッチ１８はオフとなるため、電源回路１３への交流電圧Ｖａｃの供給は停止される。その後、電源回路１３は、負荷１４への電力の供給を停止し、負荷１４は待機状態となる。なお、マイクロコンピュータ１５の詳細は後述する。また、電源回路１２は、「電源回路」及び「第１電源回路」に相当し、マイクロコンピュータ１５は、「第１負荷」に相当する。

＜＜＜電源回路１２の概要＞＞＞
図２は、電源回路１２の一例を示す図である。電源回路１２は、ノードＮ０，Ｎ１に印加される交流電圧Ｖａｃから降圧して、マイクロコンピュータ１５用の直流の電源電圧Ｖｄｄを生成する降圧型の電源回路である。また、電源回路１２は、マイクロコンピュータ１５に最大電力Ｐ１を供給できる。電源回路１２は、コンデンサ３０，３１，３９、ダイオード３２～３６、制御ＩＣ３７、及びＮＭＯＳトランジスタ３８を含んで構成される。また、電源回路１２は、電気素子としてのコイル（すなわち、インダクタ）を含まずに電源電圧Ｖｄｄを生成する回路である。なお、電源電圧Ｖｄｄは、「出力電圧」及び「第１出力電圧」に相当する。また、最大電力Ｐ１は、電源回路１２が負荷に供給できる「第１電力」に相当する。

コンデンサ３０，３１は、電源回路１２に生じるノイズの除去、交流電源１１からの電流の制限、交流電圧Ｖａｃの直流成分の除去、交流電圧Ｖａｃの電流への変換等のために用いられる。なお、コンデンサ３０は、「第１コンデンサ」に相当し、コンデンサ３１は、「第２コンデンサ」に相当する。

ダイオード３２～３５は、交流電圧Ｖａｃを全波整流する全波整流回路ＲＣ０を構成する。また、全波整流回路ＲＣ０は、コンデンサ３０，３１からの交流電圧を全波整流し、第１ラインＬＮ１に接続されたダイオード３６のアノード及びＮＭＯＳトランジスタ３８のドレインに整流電圧Ｖｒｅｃ０を印加する。また、ダイオード３２，３３のカソードは、電気素子としてのコイルを介さずに第１ラインＬＮ１に接続され、ダイオード３４，３５のアノードは、接地側の第２ラインＬＮ２に接続される。すなわち、電源回路１２は、全波整流回路ＲＣ０と、後述のダイオード３６との間（すなわち、第１ラインＬＮ１）に、電気素子としてのコイルを含まない。ここで、「電気素子」とは、いわゆるディスクリートの電子部品である。このため、「電気素子としてのコイル（または、インダクタ）を介さずに第１ラインＬＮ１が接続されている状態」とは、配線の寄生インダクタンス以外のインダクタンスを用いることなく、ダイオード３２，３３と、第１ラインＬＮ１とが接続されている状態である。

また、ダイオード３２のアノードと、ダイオード３４のカソードは、コンデンサ３０を介してノードＮ０に接続される。そして、ダイオード３３のアノードと、ダイオード３５のカソードは、コンデンサ３１を介してノードＮ１に接続される。すなわち、交流電圧Ｖａｃは、コンデンサ３０，３１に印加される。なお、ダイオード３２～３５は、「整流回路」及び「第１整流回路」に相当し、整流電圧Ｖｒｅｃ０は、「第１整流電圧」に相当する。また、ダイオード３２のアノードと、ダイオード３４のカソードとの接続点は、「第１入力端子」に相当し、ダイオード３３のアノードと、ダイオード３５のカソードとの接続点は、「第２入力端子」に相当する。

ダイオード３６は、コンデンサ３９から全波整流回路ＲＣ０側へ電流が逆流することを抑制する。具体的には、ダイオード３６は、ダイオード３６のアノードの電圧がコンデンサ３９の充電電圧よりダイオード３６の順方向電圧分以上高い場合オンし、電流をコンデンサ３９に供給してコンデンサ３９を充電する。

一方、ダイオード３６は、ダイオード３６のアノードの電圧がコンデンサ３９の充電電圧より低い場合、オフし、コンデンサ３９への電流の供給を停止する。この結果、この場合において、コンデンサ３９が充電されることはない。また、ダイオード３６は、アノードが第１ラインＬＮ１に接続され、カソードがコンデンサ３９に接続される。

＜＜＜＜制御ＩＣ３７の詳細＞＞＞＞
制御ＩＣ３７は、電源電圧Ｖｄｄのレベルが所定レベルとなるようＮＭＯＳトランジスタ３８を制御する。制御ＩＣ３７は、抵抗４０，４１，４５，４６、基準電圧回路４２、ヒステリシスコンパレータ４３、及びＮＭＯＳトランジスタ４４を含んで構成される。抵抗４０，４１は、分圧回路を構成し、電源電圧Ｖｄｄを分圧した分圧電圧Ｖｄｉｖを生成する。基準電圧回路４２は、電源電圧Ｖｄｄを所定レベルとするための基準電圧Ｖｒｅｆ０を出力する。

ヒステリシスコンパレータ４３は、分圧電圧Ｖｄｉｖと、基準電圧Ｖｒｅｆ０に応じた高い閾値電圧ＶｒｅｆＨ及び低い閾値電圧ＶｒｅｆＬとを比較し、ＮＭＯＳトランジスタ４４をオンオフする。なお、ヒステリシスコンパレータ４３は、基準電圧Ｖｒｅｆ０に応じた高い閾値電圧ＶｒｅｆＨ及び低い閾値電圧ＶｒｅｆＬを有する。なお、高い閾値電圧ＶｒｅｆＨは、低い閾値電圧ＶｒｅｆＬより高い。

具体的には、ヒステリシスコンパレータ４３は、分圧電圧Ｖｄｉｖが高い閾値電圧ＶｒｅｆＨより高くなると、ローレベル（以下、“Ｌ”レベルとする。）の信号Ｖｈｉｓを出力し、ＮＭＯＳトランジスタ４４をオフする。

一方、ヒステリシスコンパレータ４３は、分圧電圧Ｖｄｉｖが高い閾値電圧ＶｒｅｆＨより高くなった後低い閾値電圧ＶｒｅｆＬより低くなると、ハイレベル（以下、“Ｈ”レベルとする。）の信号Ｖｈｉｓを出力し、ＮＭＯＳトランジスタ４４をオンする。

なお、分圧電圧Ｖｄｉｖが低い閾値電圧ＶｒｅｆＬとなる際の電源電圧ＶｄｄのレベルＶＬ１は、「第１レベル」に相当し、分圧電圧Ｖｄｉｖが高い閾値電圧ＶｒｅｆＨとなる際の電源電圧ＶｄｄのレベルＶＬ２は、「第２レベル」に相当する。

抵抗４５，４６は、ＮＭＯＳトランジスタ４４のオンオフに応じて変化するゲート電圧Ｖｇを生成する。具体的には、抵抗４５，４６は、ＮＭＯＳトランジスタ４４がオンすると、ＮＭＯＳトランジスタ３８をオフするゲート電圧Ｖｇを生成する。一方、抵抗４５，４６は、ＮＭＯＳトランジスタ４４がオフすると、ＮＭＯＳトランジスタ３８を線形領域でオンするゲート電圧Ｖｇを生成する。

したがって、制御ＩＣ３７は、電源電圧ＶｄｄがレベルＶＬ１となると、ＮＭＯＳトランジスタ３８をオフするゲート電圧Ｖｇを出力する。一方、制御ＩＣ３７は、電源電圧ＶｄｄがレベルＶＬ２となると、ＮＭＯＳトランジスタ３８をオンするゲート電圧Ｖｇを出力する。なお、レベルＶＬ２は、レベルＶＬ１より高い。

＜＜＜電源回路１２における充電電流の経路＞＞＞
ＮＭＯＳトランジスタ３８は、ドレインが第１ラインＬＮ１に接続され、ソースが第２ラインＬＮ２に接続される。また、ＮＭＯＳトランジスタ３８は、制御ＩＣ３７からのゲート電圧Ｖｇにより制御され、スイッチとして動作する。また、ＮＭＯＳトランジスタ３８は、電源電圧ＶｄｄがレベルＶＬ１となる（すなわち、分圧電圧Ｖｄｉｖが低い閾値電圧ＶｒｅｆＬとなる）と、オフする。この場合、整流電圧Ｖｒｅｃ０は、ダイオード３６を介してコンデンサ３９に印加される。これにより、コンデンサ３９は、整流電圧Ｖｒｅｃ０で充電され、電源電圧Ｖｄｄを生成する。なお、電源電圧Ｖｄｄは、例えば、５Ｖである。また、この場合の電流経路について、図３を用いて以下に詳述する。

図３は、電源回路１２の充電動作時の電流の経路の例を示す図である。なお、一点鎖線で示される電流経路は、ノードＮ０に正の交流電圧Ｖａｃが印加された場合の電流Ｉａの経路である。また、二点鎖線で示される電流経路は、ノードＮ０に負の交流電圧Ｖａｃが印加された場合の電流Ｉｂの経路である。

ＮＭＯＳトランジスタ３８がオフされ、ノードＮ０に正の交流電圧Ｖａｃが印加されると、交流電圧Ｖａｃに応じた電流Ｉａは、一点鎖線に示すよう流れる。

具体的には、ＮＭＯＳトランジスタ３８がオフされ、ノードＮ０に印加される交流電圧Ｖａｃが正の電圧である場合、ノードＮ０から入力される電流Ｉａは、コンデンサ３０、ダイオード３２，３６、コンデンサ３９、ダイオード３５、及びコンデンサ３１を順に経由し、ノードＮ１に流れる。

一方、ＮＭＯＳトランジスタ３８がオフされ、ノードＮ０に負の交流電圧Ｖａｃが印加されると、交流電圧Ｖａｃに応じた電流Ｉｂは、二点鎖線に示すよう流れる。

具体的には、ＮＭＯＳトランジスタ３８がオフされ、ノードＮ０に印加される交流電圧Ｖａｃが負の電圧である場合、ノードＮ１から入力される電流Ｉｂは、コンデンサ３１、ダイオード３３，３６、コンデンサ３９、ダイオード３４、及びコンデンサ３０を順に経由し、ノードＮ０に流れる。

したがって、電源電圧ＶｄｄがレベルＶＬ１となり、ＮＭＯＳトランジスタ３８がオフすると、コンデンサ３９は、交流電圧Ｖａｃに応じた電流Ｉａ，Ｉｂで充電される。結果として、電源電圧ＶｄｄはレベルＶＬ１から上昇する。

＜＜＜電源回路１２における還流電流の経路＞＞＞
また、ＮＭＯＳトランジスタ３８は、電源電圧ＶｄｄがレベルＶＬ２となる（すなわち、分圧電圧Ｖｄｉｖが高い閾値電圧ＶｒｅｆＨとなる）と、オンする。この場合、整流電圧Ｖｒｅｃ０は、ダイオード３６を介してコンデンサ３９に印加されない。そのため、コンデンサ３９は、整流電圧Ｖｒｅｃ０で充電されない。代わりに、ＮＭＯＳトランジスタ３８は、整流電圧Ｖｒｅｃ０に応じた電流をダイオード３２～３５を介して交流電源１１に還流する。なお、この場合の電流経路について、図４を用いて以下に詳述する。

図４は、電源回路１２の還流動作時の電流の経路の例を示す図である。なお、一点鎖線で示される電流経路は、ノードＮ０に正の交流電圧Ｖａｃが印加された場合の電流Ｉｃの経路である。また、二点鎖線で示される電流経路は、ノードＮ０に負の交流電圧Ｖａｃが印加された場合の電流Ｉｄの経路である。

ＮＭＯＳトランジスタ３８がオンされ、ノードＮ０に正の交流電圧Ｖａｃが印加されると、交流電圧Ｖａｃに応じた電流Ｉｃは、一点鎖線に示すよう流れる。

具体的には、ＮＭＯＳトランジスタ３８がオンされ、ノードＮ０に印加される交流電圧Ｖａｃが正の電圧である場合、ノードＮ０から入力される電流Ｉｃは、コンデンサ３０、ダイオード３２、ＮＭＯＳトランジスタ３８、ダイオード３５、及びコンデンサ３１を順に経由し、ノードＮ１に流れる。

一方、ＮＭＯＳトランジスタ３８がオンされ、ノードＮ０に負の交流電圧Ｖａｃが印加されると、交流電圧Ｖａｃに応じた電流Ｉｄは、二点鎖線に示すように流れる。

具体的には、ＮＭＯＳトランジスタ３８がオンされ、ノードＮ０に印加される交流電圧Ｖａｃが負の電圧である場合、ノードＮ１から入力される電流Ｉｄは、コンデンサ３１、ダイオード３３、ＮＭＯＳトランジスタ３８、ダイオード３４、及びコンデンサ３０を順に経由し、ノードＮ０に流れる。

したがって、電源電圧ＶｄｄがレベルＶＬ２となり、ＮＭＯＳトランジスタ３８がオンすると、交流電圧Ｖａｃに応じた電流Ｉｃ，ＩｄはＮＭＯＳトランジスタ３８を介して交流電源１１に還流される。そのため、コンデンサ３９は、交流電圧Ｖａｃに応じた電流Ｉｃ，Ｉｄで充電されない。結果として、電源電圧ＶｄｄはレベルＶＬ２から低下する。

以上から、電源電圧ＶｄｄがレベルＶＬ１となる場合、制御ＩＣ３７は、コンデンサ３９を充電するため、交流電源１１からの電流Ｉａ，Ｉｂをコンデンサ３９に供給する。一方、電源電圧ＶｄｄがレベルＶＬ２となる場合、制御ＩＣ３７は、ノードＮ０，Ｎ１から入力される電流Ｉｃ，Ｉｄを交流電源１１に還流する。これにより、制御ＩＣ３７は、電源回路１２の消費電力を低減しつつ、マイクロコンピュータ１５に所定レベルの電源電圧Ｖｄｄを安定的に印加することができる。

また、電源電圧Ｖｄｄは、整流電圧Ｖｒｅｃ０が印加されるコンデンサ３９で生成される。そのため、コンデンサ３９の充電電圧（すなわち、電源電圧Ｖｄｄ）は、整流電圧Ｖｒｅｃ０に応じたリップル成分を有しつつ、コンデンサ３９の充電電圧の平均が電源電圧Ｖｄｄの所定レベルとなる。なお、制御ＩＣ３７は、「制御回路」、「第２制御回路」に相当し、ＮＭＯＳトランジスタ３８は、「第１スイッチ」に相当する。

＜＜＜電源回路１３の概要＞＞＞
図１を再度参照すると、電源回路１３は、交流電圧Ｖａｃから出力電圧Ｖｏｕｔを生成し、負荷１４（例えば、テレビ）に電力を供給する。電源回路１３は、力率改善回路２０、ＬＬＣ共振回路２１を含んで構成される。力率改善回路２０は、交流電圧Ｖａｃから直流電圧Ｖｄｃを生成するＡＣ－ＤＣコンバータであり、ＬＬＣ共振回路２１は、直流電圧Ｖｄｃを降圧し出力電圧Ｖｏｕｔを生成するＤＣ－ＤＣコンバータである。

＜＜＜＜力率改善回路２０の概要＞＞＞＞
図５は、力率改善回路２０の一例を示す図である。力率改善回路２０は、商用電源の交流電圧Ｖａｃから目的レベルの直流電圧Ｖｄｃを生成する昇圧チョッパー型の電源回路である。ここで、交流電圧Ｖａｃの実効値は、１００～２４０Ｖであり、直流電圧Ｖｄｃの電圧値は、４００Ｖ程度である。すなわち、力率改善回路２０は、交流電圧Ｖａｃを昇圧して直流電圧Ｖｄｃを生成する昇圧型の電源回路である。また、力率改善回路２０は、ＬＬＣ共振回路２１に最大電力Ｐ２を供給できる。力率改善回路２０は、全波整流回路ＲＣ１、出力回路５０を含んで構成される。なお、最大電力Ｐ２は、力率改善回路２０が負荷に供給できる「第２電力」に相当する。また、最大電力Ｐ１の１００倍は、最大電力Ｐ２より小さい。すなわち、最大電力Ｐ２は、最大電力Ｐ１と比較して２桁以上大きい。

また、出力回路５０は、コイルＬ０、コンデンサ５１，５４，６０，６１、ＮＭＯＳトランジスタ５２、ダイオード５３、抵抗５５，５７，５８，５９、及び集積回路（ＩＣ）５６を含んで構成される。

全波整流回路ＲＣ１は、ノードＮ２，Ｎ３に印加される所定の交流電圧Ｖａｃを全波整流した整流電圧Ｖｒｅｃ１を、コンデンサ５１と、コイルＬ０とに印加する。ここで、交流電圧Ｖａｃは、例えば、１００～２４０Ｖ、周波数が５０～６０Ｈｚの電圧である。また、コンデンサ５１は、整流電圧Ｖｒｅｃ１を平滑化する素子である。なお、全波整流回路ＲＣ１は、「第２整流回路」に相当し、整流電圧Ｖｒｅｃ１は、「第２整流電圧」に相当する。

整流電圧Ｖｒｅｃ１は、コイルＬ０の一端に直接印加されているが、例えば、抵抗（不図示）等の素子を介してコイルＬ０に印加されても良い。

また、コイルＬ０は、ＮＭＯＳトランジスタ５２、ダイオード５３、及びコンデンサ５４とともに昇圧チョッパー回路を構成する。このため、コンデンサ５４の充電電圧が直流電圧Ｖｄｃとなる。ここで、コイルＬ０の他端は、第３ラインＬＮ３に接続され、ＮＭＯＳトランジスタ５２は、第３ラインＬＮ３と、接地側の第４ラインＬＮ４との間に、スイッチとして接続される。また、ＮＭＯＳトランジスタ５２がオンすると、コイルＬ０には、整流電圧Ｖｒｅｃ１に応じたインダクタ電流ＩＬが流れる。また、ＮＭＯＳトランジスタ５２がオンする際のインダクタ電流ＩＬは、コイルＬ０のインダクタンス値及び整流電圧Ｖｒｅｃ１に応じて定まる傾きで、ＮＭＯＳトランジスタ５２がオンする間増加する。

その後、ＮＭＯＳトランジスタ５２がオフすると、コイルＬ０には逆起電力が生じ、逆起電力がダイオード５３をオンするのに十分である間、コイルＬ０からコンデンサ５４へコンデンサ５４を充電するインダクタ電流ＩＬが流れる。なお、直流電圧Ｖｄｃは、例えば、４００Ｖである。

抵抗５５は、コイルＬ０に流れるインダクタ電流ＩＬを電圧に変換し、負電圧として出力する素子である。また、抵抗５５に生じる負電圧は、後述の集積回路５６の端子ＣＳに印加される。また、集積回路５６は、抵抗５５に生じる負電圧に基づいて、インダクタ電流ＩＬが流れ終わるタイミングを検出し、ＮＭＯＳトランジスタ５２をオンする。

集積回路５６は、力率改善回路２０の力率を改善しつつ、直流電圧Ｖｄｃのレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ５２を駆動する集積回路である。具体的には、集積回路５６は、インダクタ電流ＩＬ、及び直流電圧Ｖｄｃに基づいて、ＮＭＯＳトランジスタ５２を駆動する。

集積回路５６には、端子ＶＣＣ，ＦＢ，ＣＳ，ＣＯＭＰ，ＯＵＴ，ＧＮＤが設けられている。なお、集積回路５６には、上述した６つの端子ＶＣＣ，ＦＢ，ＣＳ，ＣＯＭＰ，ＯＵＴ，ＧＮＤ以外にも端子が設けられているが、ここでは便宜上省略されている。

ＮＭＯＳトランジスタ５２は、ＬＬＣ共振回路２１への電力を制御するためのトランジスタである。なお、本実施形態では、ＮＭＯＳトランジスタ５２は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたがこれに限られない。ＮＭＯＳトランジスタ５２は、電力を制御できるトランジスタであれば、例えば、バイポーラトランジスタであっても良い。また、ＮＭＯＳトランジスタ５２のゲートは、端子ＯＵＴからの信号により駆動されるように接続されている。

抵抗５７，５８は、直流電圧Ｖｄｃを分圧する分圧回路を構成し、ＮＭＯＳトランジスタ５２を駆動する際に用いられる帰還電圧Ｖｆｂ＿ａを生成する。なお、抵抗５７，５８が接続されるノードに生成される帰還電圧Ｖｆｂ＿ａは、端子ＦＢに印加される。

抵抗５９及びコンデンサ６０，６１は、フィードバック制御される集積回路５６の位相補償用の素子である。端子ＣＯＭＰと、接地との間に、抵抗５９及びコンデンサ６０が直列に設けられ、これに対し並列にコンデンサ６１が設けられている。なお、端子ＣＯＭＰに生じる電圧を電圧Ｖｃｏｍｐとする。また、電圧Ｖｃｏｍｐは、直流電圧Ｖｄｃが上昇し帰還電圧Ｖｆｂ＿ａが上昇すると、低下し、直流電圧Ｖｄｃが低下し帰還電圧Ｖｆｂ＿ａが低下すると、上昇する。

端子ＣＳには、上述した通り、抵抗５５に生じる負電圧が印加される。また、端子ＶＣＣには、後述のＬＬＣ共振回路２１で生成される電源電圧Ｖｃｃが印加され、端子ＧＮＤは、接地される。また、集積回路５６には、マイクロコンピュータ１５からの起動信号Ｗｕｐ＿ｓｉｇが入力される。集積回路５６は、起動信号Ｗｕｐ＿ｓｉｇが入力されると、力率改善回路２０を起動する。

以上から、集積回路５６は、力率改善回路２０の力率を改善し、力率改善回路２０に目的レベルの直流電圧Ｖｄｃを出力させるよう動作する。具体的には、集積回路５６は、抵抗５５に生じる負電圧がゼロとなると、ＮＭＯＳトランジスタ５２をオンする。

そして、集積回路５６は、ＮＭＯＳトランジスタ５２がオンされると上昇するランプ電圧が帰還電圧Ｖｆｂ＿ａに応じた電圧Ｖｃｏｍｐとなると、ＮＭＯＳトランジスタ５２をオフする。これにより、直流電圧Ｖｄｃが上昇すると、電圧Ｖｃｏｍｐが低下するため、ＮＭＯＳトランジスタ５２のオン時間は短縮する。これに伴い、ＮＭＯＳトランジスタ５２がオフする際にコイルＬ０に生じる逆起電力は低下し、コンデンサ５４を充電する電流は少なくなる。

一方、直流電圧Ｖｄｃが低下すると、電圧Ｖｃｏｍｐが上昇するため、ＮＭＯＳトランジスタ５２のオン時間は延長する。これに伴い、ＮＭＯＳトランジスタ５２がオフする際にコイルＬ０に生じる逆起電力は上昇し、コンデンサ５４を充電する電流は多くなる。このように、集積回路５６は、ＮＭＯＳトランジスタ５２のオン時間を調整することで、力率改善回路２０に目的レベルの直流電圧Ｖｄｃを生成させる。

ここで、ＮＭＯＳトランジスタ５２がオンしている間にコイルＬ０に流れるインダクタ電流ＩＬの最大値は、整流電圧Ｖｒｅｃ１に応じた値となる。そのため、インダクタ電流ＩＬの平均値は、交流電圧Ｖａｃを全波整流した整流電圧Ｖｒｅｃ１と相似形となる。なお、交流電圧Ｖａｃの周波数が５０Ｈｚ又は６０Ｈｚであるのに対し、ＮＭＯＳトランジスタ５２のスイッチング周波数は、ｋＨｚの単位となる周波数範囲を有する周波数である。

言い換えると、力率改善回路２０は、ノードＮ２，Ｎ３に印加される交流電圧Ｖａｃの波形と、ノードＮ２，Ｎ３から入力される入力電流の平均を示す波形を相似形とし、力率を改善する。なお、力率改善回路２０は、「第２電源回路」に相当する。また、直流電圧Ｖｄｃは、「第２出力電圧」に相当し、ＮＭＯＳトランジスタ５２は、「第３スイッチ」に相当する。

＜＜＜＜ＬＬＣ共振回路２１の概要＞＞＞＞
図６は、ＬＬＣ共振回路２１の一例を示す図である。ＬＬＣ共振回路２１は、直流電圧Ｖｄｃから出力電圧Ｖｏｕｔを生成する。また、ＬＬＣ共振回路２１は、所定の直流電圧Ｖｄｃから、目的レベルの出力電圧Ｖｏｕｔを負荷１４に生成するＬＬＣ電流共振型のコンバータである。

ＬＬＣ共振回路２１は、ＮＭＯＳトランジスタ７０，７１、トランス７２、コンデンサ７３，７７，７９，８２、検出回路７４、集積回路（ＩＣ）７５、フォトトランジスタ７６、ダイオード７８，８０，８１、定電圧回路８３、及び発光ダイオード８４を含んで構成される。

ＮＭＯＳトランジスタ７０は、ハイサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ７１は、ローサイド側のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ７０，７１が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタであっても良い。

トランス７２は、１次コイルＬ１、２次コイルＬ２，Ｌ３、及び補助コイルＬａを備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬａとの間は絶縁されている。トランス７２においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生し、２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬａの電圧が発生する。

また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ７０のソースと、ＮＭＯＳトランジスタ７１のドレインが接続され、他端にＮＭＯＳトランジスタ７１のソースがコンデンサ７３を介して接続されている。

したがって、ＮＭＯＳトランジスタ７０，７１の駆動が開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬａの夫々の電圧が変化することとなる。なお、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と補助コイルＬａも、同極性で電磁結合されている。

検出回路７４は、コンデンサ７３に流れる共振電流Ｉｃｒを検出する。検出回路７４は、共振電流Ｉｃｒの極性を後述の集積回路７５に出力する。なお、フォトトランジスタ７６、コンデンサ７７，７９、ダイオード７８については後述する。

ダイオード８０，８１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ８２は、整流された電圧を平滑化する。この結果、コンデンサ８２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。

定電圧回路８３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。

発光ダイオード８４は、出力電圧Ｖｏｕｔと、定電圧回路８３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ７６とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード８４からの光の強度は強くなる。

集積回路７５は、ＮＭＯＳトランジスタ７０，７１を駆動する集積回路であり、端子ＶＣＣ，ＧＮＤ，ＦＢ，ＩＳ，ＨＯ，ＬＯを有する。

端子ＶＣＣは、集積回路７５を動作させるための電源電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、ダイオード７８のカソードと、一端が接地されたコンデンサ７９とが接続されている。このため、コンデンサ７９は、アノードが補助コイルＬａに接続されたダイオード７８からの電流により充電され、コンデンサ７９の充電電圧が、集積回路７５を動作させる電源電圧Ｖｃｃとなる。

端子ＧＮＤは、接地電圧が印加される端子であり、例えば電源装置１０が設けられる装置の筐体等に接続される。

端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂ＿ｂが発生する端子であり、フォトトランジスタ７６、及びコンデンサ７７が接続される。フォトトランジスタ７６は、発光ダイオード８４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流し、コンデンサ７７は、端子ＦＢと、接地との間のノイズを除去するために設けられる。

このため、フォトトランジスタ７６は、シンク電流を生成するトランジスタとして動作する。また、集積回路７５は、内部に端子ＦＢと電源電圧（不図示）との間に設けられた抵抗（不図示）を有する。そして、帰還電圧Ｖｆｂ＿ｂは、バイアス電流Ｉ１が抵抗に流れることによる電圧降下に基づいて生成される。

端子ＩＳは、検出回路７４から１次コイルＬ１の共振電流Ｉｃｒの電流値に応じた電圧が印加される端子である。

端子ＨＯは、ＮＭＯＳトランジスタ７０を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ７０のゲートが接続される。

端子ＬＯは、ＮＭＯＳトランジスタ７１を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ７１のゲートが接続される。なお、集積回路７５は、検出回路７４が検出する共振電流Ｉｃｒの極性に基づいて、いわゆる共振外れが生じないよう、駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。また、駆動信号Ｖｄｒ１，Ｖｄｒ２は、デューティ比が原則として一定（例えば、５０％）のパルス状の信号である。

また、集積回路７５には、後述のマイクロコンピュータ１５からの起動信号Ｗｕｐ＿ｓｉｇが入力される。集積回路７５は、起動信号Ｗｕｐ＿ｓｉｇが入力されると、ＬＬＣ共振回路２１を起動する。

以上から、集積回路７５は、ＬＬＣ共振回路２１に目的レベルの出力電圧Ｖｏｕｔを生成させるよう動作する。具体的には、出力電圧Ｖｏｕｔが目的レベルより上昇すると、発光ダイオード８４からの光の強度が高くなるため、バイアス電流Ｉ１が増加し、帰還電圧Ｖｆｂ＿ｂが低下する。この場合、集積回路７５は、直流電圧Ｖｄｃに対する出力電圧Ｖｏｕｔの比であるゲインを低下させるため、駆動信号Ｖｄｒ１，Ｖｄｒ２の周波数を上昇させる。

なお、ゲインは、周波数を横軸にとり、ゲインを縦軸にとると、一般に、コイルＬ１及びコンデンサ７３の共振周波数において頂点となる上に凸の形状を示す。また、駆動信号Ｖｄｒ１，Ｖｄｒ２の周波数は、いわゆる共振外れを防止するため、共振周波数より高くなるよう設定される。

一方、出力電圧Ｖｏｕｔが目的レベルより低下すると、発光ダイオード８４からの光の強度が低くなるため、バイアス電流Ｉ１が減少し、帰還電圧Ｖｆｂ＿ｂが上昇する。この場合、集積回路７５は、ゲインを上昇させるため、駆動信号Ｖｄｒ１，Ｖｄｒ２の周波数を低下させる。

これにより、集積回路７５は、ＬＬＣ共振回路２１に目的レベルの出力電圧Ｖｏｕｔを生成させる。なお、ＬＬＣ共振回路２１は、「第２負荷」に相当する。

＜＜＜マイクロコンピュータ１５の詳細＞＞＞
図１を再度参照すると、マイクロコンピュータ１５は、電源装置１０を制御する。マイクロコンピュータ１５は、端子ＶＤＤ，ＲＣＶ，ＧＮＤを有する。端子ＶＤＤには、電源回路１２からの電源電圧Ｖｄｄが印加され、マイクロコンピュータ１５は、電源電圧Ｖｄｄを電源電圧として用いて動作する。また、コンデンサ１６は、端子ＶＤＤと接地との間に設けられ、電源電圧Ｖｄｄを安定させる。

フォトダイオード１７は、端子ＲＣＶと接地との間に設けられ、例えば、テレビのリモコン（不図示）からの赤外線を用いた信号を受信する。なお、マイクロコンピュータ１５は、フォトダイオード１７が受信した信号に基づいて、テレビの動作を制御する。

マイクロコンピュータ１５は、フォトダイオード１７がリモコンからテレビをオンするために送信された信号を受信すると、スイッチ１８をオンする信号ＳＷ＿ｓｉｇを出力する。スイッチ１８がオンされると、ノードＮ２，Ｎ３に交流電圧Ｖａｃが印加され、交流電圧Ｖａｃが電源回路１３に印加される。その後、マイクロコンピュータ１５は、電源回路１３中の集積回路５６，７５に起動信号Ｗｕｐ＿ｓｉｇを出力する。なお、信号ＳＷ＿ｓｉｇは、「所定の指示」に相当し、スイッチ１８は、「第２スイッチ」に相当する。

これにより、電源回路１３中の力率改善回路２０及びＬＬＣ共振回路２１は起動し、負荷１４（例えば、テレビ）に電力が供給される。

一方、マイクロコンピュータ１５は、フォトダイオード１７がリモコンからテレビをオフするために送信された信号を受信すると、スイッチ１８をオフする信号ＳＷ＿ｓｉｇを出力する。スイッチ１８がオフされると、ノードＮ２，Ｎ３に交流電圧Ｖａｃが印加されなくなるため、電源回路１３は、負荷１４への電力の供給を停止し、テレビは待機状態となる。

また、テレビは待機状態となっているが、交流電圧Ｖａｃは、依然として電源回路１２へ印加されているため、電源回路１２は、電源電圧Ｖｄｄをマイクロコンピュータ１５に印加し続ける。これにより、マイクロコンピュータ１５は、テレビが待機状態であっても動作し、リモコンからの信号を受信できる。なお、マイクロコンピュータ１５は、「第１制御回路」に相当する。

＝＝＝まとめ＝＝＝
以上、本実施形態の電源装置１０について説明した。電源回路１２は、全波整流回路ＲＣ０と、ＮＭＯＳトランジスタ３８と、制御ＩＣ３７とを備える。制御ＩＣ３７は、電源電圧Ｖｄｄが所定レベルとなるようＮＭＯＳトランジスタ３８を制御する。また、ＮＭＯＳトランジスタ３８がオンされる場合、電源回路１２は、交流電源１１に交流電圧Ｖａｃに応じた入力電流を還流する。これにより、電源回路１２は、交流電源１１からの電力を無駄にすることなく、電源電圧Ｖｄｄを所定レベルに維持できる。したがって、交流電圧から所定レベルの出力電圧を生成する電源回路の消費電力を低減することができる。

また、電源回路１２は、ダイオード３６と、コンデンサ３９とを備える。ダイオード３６は、ダイオード３６のアノードの電圧がコンデンサ３９の充電電圧よりダイオード３６の順方向電圧分以上高い場合、オンし、コンデンサ３９に電流を供給する。その結果、コンデンサ３９は充電される。一方、ダイオード３６は、ダイオード３６のアノードの電圧がコンデンサ３９の充電電圧より低い場合、オフし、コンデンサ３９への電流の供給を停止する。その結果、コンデンサ３９は充電されない。これにより、ダイオード３６は、コンデンサ３９から全波整流回路ＲＣ０側へ電流が逆流することを抑制する。

また、制御ＩＣ３７は、電源電圧ＶｄｄのレベルがレベルＶＬ１となると、ＮＭＯＳトランジスタ３８をオフし、電源電圧ＶｄｄがレベルＶＬ２となると、ＮＭＯＳトランジスタ３８をオンする。これにより、制御ＩＣ３７は、電源電圧ＶｄｄのレベルがレベルＶＬ１となると、コンデンサ３９を充電し、電源電圧ＶｄｄがレベルＶＬ２となると、ＮＭＯＳトランジスタ３８を介して交流電源１１へ電流を還流する。これにより、電源回路１２は、所定レベルの電源電圧Ｖｄｄを生成することができる。

また、電源回路１２は、整流回路として全波整流回路ＲＣ０を有する。これにより、電源回路１２は、交流電源１１からの電力を所定レベルの電源電圧Ｖｄｄの生成のために効率よく用いることができる。

また、電源回路１２は、スイッチとしてＮＭＯＳトランジスタ３８を有する。これにより、電源回路１２は、ＮＭＯＳトランジスタ３８を線形領域でオンさせ、還流電流の電流値を制限できる。

また、電源装置１０は、電源回路１２，１３と、スイッチ１８と、マイクロコンピュータ１５とを備える。これにより、マイクロコンピュータ１５は、電源回路１２が印加する電源電圧Ｖｄｄに基づいて、テレビが待機状態であっても、リモコンから送信された信号を受信することができる。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１０ 電源装置
１１ 交流電源
１２，１３ 電源回路
１４ 負荷
１５ マイクロコンピュータ
１６，３０，３１，３９，５１，５４，６０，６１，７３，７７，７９，８２ コンデンサ
１７ フォトダイオード
１８ スイッチ
２０ 力率改善回路
２１ ＬＬＣ共振回路
３２～３６，５３，７８，８０，８１ ダイオード
３８，４４，５２，７０，７１ ＮＭＯＳトランジスタ
４０，４１，４５，４６，５５，５７，５８，５９ 抵抗
４２ 基準電圧回路
４３ ヒステリシスコンパレータ
５０ 出力回路
５６，７５ 集積回路
７２ トランス
７４ 検出回路
７６ フォトトランジスタ
８３ 定電圧回路
８４ 発光ダイオード
ＲＣ０，ＲＣ１ 全波整流回路

Claims (6)

1. 交流電圧から所定レベルの出力電圧を生成する降圧型の電源回路であって、
   前記交流電圧を整流する全波整流回路と、
   前記全波整流回路に電気素子としてのインダクタを介さずに接続される第１ラインと、
   接地側の第２ラインと、
   前記第１及び第２ラインの間に接続されるスイッチと、
   前記出力電圧のレベルが前記所定レベルとなるよう、前記スイッチを制御する制御回路と、
   前記第１ラインにアノードが接続されるダイオードと、
   前記ダイオードのカソードと、前記第２ラインとに接続され、前記出力電圧が生成されるコンデンサと、
   を備え、
   前記スイッチは、
   前記全波整流回路と、前記ダイオードのアノードとの間の前記第１ラインに接続され、
   前記制御回路は、
   前記ダイオードのカソードと、前記第２ラインとに接続された分圧回路、
   を含み、
   前記制御回路は、前記分圧回路に生じる分圧電圧に基づいて、前記スイッチを制御し、
   前記コンデンサの一方のノードは前記第１ラインの第一点に接続され、他方のノードは前記第２ラインの第二点に接続され、
   前記分圧回路の一方のノードは前記第１ラインの第三点に接続され、他方のノードは前記第２ラインの第四点に接続され、
   前記ダイオードのアノードは前記第１ラインの第五点に接続され、前記ダイオードのカソードは前記第１ラインの第六点に接続され、
   前記スイッチの一方のノードは前記第１ラインの第七点に接続され、他方のノードは前記第２ラインの第八点に接続され、
   前記第１ライン上にて、前記第一点、前記第三点、前記第六点、前記第五点、前記第七点の順番にて並んでおり、
   前記第２ライン上にて、前記第二点、前記第四点、前記第八点の順番にて並んでいる、
   電源回路。
2. 請求項１に記載の電源回路であって、
   前記全波整流回路の第１入力端子に接続される第１コンデンサと、
   前記全波整流回路の第２入力端子に接続される第２コンデンサと、
   を備え、
   前記交流電圧は、前記第１及び第２コンデンサに印加される、
   電源回路。
3. 請求項１または請求項２に記載の電源回路であって、
   前記制御回路は、前記出力電圧のレベルが第１レベルとなると、前記スイッチをオフし、前記出力電圧のレベルが前記第１レベルより高い第２レベルとなると、前記スイッチをオンするヒステリシス比較器と、
   前記ヒステリシス比較器の出力をゲートに受ける他のスイッチと、
   前記他のスイッチの出力を受ける他の分圧回路とを有し、
   前記他の分圧回路は一方のノードが前記第１ラインの第九点に接続され他方のノードが第十点に接続された第一抵抗と、一方のノードが前記第十点に接続され他方のノードが前記第２ラインの第十一点の接続された第二抵抗とを有し、
   前記他のスイッチの出力が前記第十点に接続され、
   前記第十点の出力が前記スイッチに入力されることで、前記スイッチのオンオフが制御される、
   電源回路。
4. 請求項１～３の何れか一項に記載の電源回路であって、
   前記スイッチは、前記第１ラインにドレインで接続され、前記第２ラインにソースが接続されたＭＯＳトランジスタである、
   電源回路。
5. 交流電圧から所定レベルの第１出力電圧を生成する降圧型の第１電源回路と、前記交流電圧から第２出力電圧を生成する昇圧型の第２電源回路と、第１制御回路と、を備える電源装置であって、
   前記第１電源回路は、
   前記交流電圧を整流する第１全波整流回路と、
   前記第１全波整流回路に電気素子としてのインダクタを介さずに接続される第１ラインと、
   接地側の第２ラインと、
   前記第１及び第２ラインの間に接続される第１スイッチと、
   前記第１出力電圧のレベルが前記所定レベルとなるよう、前記第１スイッチを制御する第２制御回路と、
   前記第１ラインにアノードが接続されるダイオードと、
   前記ダイオードのカソードと、前記第２ラインとに接続され、前記第１出力電圧が生成されるコンデンサと、
   を含み、
   前記第１スイッチは、
   前記第１全波整流回路と、前記ダイオードのアノードとの間の前記第１ラインに接続され、
   前記第２制御回路は、
   前記ダイオードのカソードと、前記第２ラインとに接続された分圧回路、
   を含み、
   前記第２制御回路は、前記分圧回路に生じる分圧電圧に基づいて、前記第１スイッチを制御し、
   前記コンデンサの一方のノードは前記第１ラインの第一点に接続され、他方のノードは前記第２ラインの第二点に接続され、
   前記分圧回路の一方のノードは前記第１ラインの第三点に接続され、他方のノードは前記第２ラインの第四点に接続され、
   前記ダイオードのアノードは前記第１ラインの第五点に接続され、前記ダイオードのカソードは前記第１ラインの第六点に接続され、
   前記第１スイッチの一方のノードは前記第１ラインの第七点に接続され、他方のノードは前記第２ラインの第八点に接続され、
   前記第１ライン上にて、前記第一点、前記第三点、前記第六点、前記第五点、前記第七点の順番にて並んでおり、
   前記第２ライン上にて、前記第二点、前記第四点、前記第八点の順番にて並んでいる、
   前記第２電源回路は、
   前記交流電圧が一端に印加される第２スイッチと、
   前記第２スイッチの他端が接続され、前記第２スイッチがオンとなると、前記交流電圧を整流する第２整流回路と、
   前記第２整流回路に接続されたインダクタ及び前記インダクタに流れる電流を制御する第３スイッチを含み、前記第２整流回路からの第２整流電圧に基づいて、前記第２出力電圧を出力する出力回路と、を備え、
   前記第１制御回路は、前記第１出力電圧を電源電圧として動作するとともに、所定の指示に基づいて、前記第２スイッチを制御する、
   電源装置。
6. 請求項５に記載の電源装置であって、
   前記第１電源回路が前記第１電源回路の第１負荷に供給できる第１電力は、前記第２電源回路が前記第２電源回路の第２負荷に供給できる第２電力より小さい、
   電源装置。