JP7530581B2 - ローパスフィルタ、積層型ローパスフィルタおよびフィルタ特性調整方法 - Google Patents

Description

本発明は、ローパスフィルタ、積層型ローパスフィルタ、フィルタ特性調整方法に関する。

特許文献１（実開昭６１-１５７２１号全文明細書）に、ローパスフィルタが開示されている。図２２（Ａ）に、特許文献１に開示されたローパスフィルタ１０００を示す。

ローパスフィルタ１０００は、第１の入出力端子１０１と第２の入出力端子１０２とを備えている。第１の入出力端子１０１と第２の入出力端子１０２との間に、信号ライン１０３が構成されている。

信号ライン１０３に、第１のインダクタ１０４、第２のインダクタ１０５、第３のインダクタ１０６が、順に接続されている。第１のインダクタ１０４と第２のインダクタ１０５との接続点と、グランドとの間に、第１のキャパシタ１０７が接続されている。第２のインダクタ１０５と第３のインダクタ１０６の接続点と、グランドとの間に、第２のキャパシタ１０８が接続されている。

図２２（Ｂ）に示すように、ローパスフィルタ１０００を基板１０９に構成した場合、第１のインダクタ１０４、第２のインダクタ１０５、第３のインダクタ１０６は、それぞれ、複数ターンの線路状導体１１０によって構成される場合がある。

ローパスフィルタ１０００は、周波数特性に、所望の通過帯域が形成され、さらに通過帯域よりも高周波側に阻止帯域が形成される。

実開昭６１-１５７２１号全文明細書

ローパスフィルタにおいては、周波数特性において、通過帯域の外側に良好な減衰が形成され、かつ、阻止帯域に障害となるスプリアスが発生しないことが要求される。しかしなら、これらの２つの要求に同時に十分に応えたローパスフィルタの設計は難しかった。

そこで、本発明は、通過帯域の高周波側の外側に良好な減衰が形成されるとともに、阻止帯域に発生するスプリアスを容易に制御することができるローパスフィルタを提供することを目的とする。

本発明の一実施態様にかかるローパスフィルタは、上述した従来の課題を解決するために、第１の入出力端子と、第２の入出力端子と、第１の入出力端子と第２の入出力端子との間に接続された信号ラインと、信号ラインにおいて、最も第１の入出力端子側に接続された第１のインダクタと、信号ラインにおいて、第１のインダクタよりも第２の入出力端子側に接続された、少なくとも１つの第２のインダクタと、第１のインダクタと第２のインダクタとの接続点と、グランドとの間に接続されるか、または、２つの第２のインダクタが隣接している場合には、第１のインダクタと第２のインダクタとの接続点と、グランドとの間、および、隣接する第２のインダクタ同士の接続点と、グランドとの間に、それぞれ接続された、第１のキャパシタと、を備えたローパスフィルタであって、第１のインダクタと並列に、第２のキャパシタが接続され、第１のインダクタと第２のキャパシタとで第１のＬＣ並列共振器が構成され、第２のインダクタは、いずれのキャパシタとも並列接続されてれておらず、第２のインダクタの少なくとも１つが、複数の分割インダクタに分割され、分割インダクタが、順に接続された、第１の分割インダクタ、第２の分割インダクタ、第３の分割インダクタの３つで構成され、第１の分割インダクタと第３の分割インダクタとが、相互に結合しているものとする。

本発明のローパスフィルタは、通過帯域の高周波側の外側に良好な減衰が形成される。

また、本発明のローパスフィルタは、たとえば、少なくとも１つの第２のインダクタは複数の分割インダクタに分割され、分割された分割インダクタ同士が結合し、その結合度合いにより、当該第２のインダクタの見かけ上のインダクタンス値が調整され、阻止帯域に発生するスプリアスの周波数や減衰量が調整されて、スプリアスが障害にならないように制御することができる。

第１実施形態にかかるローパスフィルタ１００の等価回路図である。 ローパスフィルタ１００の分解斜視図である。 ローパスフィルタ１００の周波数特性を示すグラフである。 図４（Ａ）は、比較例のローパスフィルタ１１００の等価回路図である。図４（Ｂ）は、ローパスフィルタ１１００の周波数特性を示すグラフである。 実験１の回路Ａ～Ｅを示す等価回路図である。 回路Ａ～Ｅの周波数特性を示すグラフである。 第２実施形態にかかるローパスフィルタ２００Ａ、２００Ｂ、２００Ｃの要部分解斜視図である。 ローパスフィルタ２００Ａ、２００Ｂ、２００Ｃの周波数特性を示すグラフである。 第３実施形態にかかるローパスフィルタ３００の等価回路図である。 ローパスフィルタ３００の分解斜視図である。 第４実施形態にかかるローパスフィルタ４００の等価回路図である。 第５実施形態にかかるローパスフィルタ５００の等価回路図である。 第６実施形態にかかるローパスフィルタ６００の等価回路図である。 第７実施形態にかかるローパスフィルタ７００の等価回路図である。 ローパスフィルタ７００の分解斜視図である。 ローパスフィルタ７００の周波数特性を示すグラフである。 図１７（Ａ）は、実験２の回路Ｆを示す等価回路図である。図１７（Ｂ）は、回路Ｆの周波数特性を示すグラフである。 実験３の回路Ｇ～Jを示す等価回路図である。 回路Ｇ～Ｊの周波数特性を示すグラフである。 第８実施形態にかかるローパスフィルタ８００の分解斜視図である。 ローパスフィルタ８００の周波数特性を示すグラフである。 図２２（Ａ）は、特許文献１に開示されたローパスフィルタ１０００の等価回路図である。図２２（Ｂ）は、ローパスフィルタ１０００の平面図である。

以下、図面とともに、本発明を実施するための形態について説明する。

なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

［第１実施形態］
図１、図２に、第１実施形態にかかるローパスフィルタ１００を示す。ただし、図１はローパスフィルタ１００の等価回路図である。図２は、ローパスフィルタ１００の分解斜視図である。ただし、図２のローパスフィルタ１００は、ローパスフィルタ１００を、複数の絶縁体層が積層された積層体を使って電子部品として構成したものである。

ローパスフィルタ１００は、図１に示す等価回路を備えている。

ローパスフィルタ１００は、第１の入出力端子Ｔ１と、第２の入出力端子Ｔ２とを備えている。第１の入出力端子Ｔ１と第２の入出力端子Ｔ２との間に、信号ラインＳＬが構成されている。

信号ラインＳＬに、順に、第１段のインダクタＬ１、第３段のインダクタＬ３、第５段のインダクタＬ５が接続されている。

第３段のインダクタＬ３は、第１の分割インダクタＬ３ａと、第２の分割インダクタＬ３ｂと、第３の分割インダクタＬ３ｃとの３つの分割インダクタに分割されている。

第１段のインダクタＬ１と第３段のインダクタＬ３との接続点と、グランドとの間に、第２段のキャパシタＣ２が接続されている。第３段のインダクタＬ３と第５段のインダクタＬ５の接続点と、グランドとの間に、第４段のキャパシタＣ４が接続されている。

第１段のインダクタＬ１と並列に、さらにキャパシタＣａ１が接続されている。そして、インダクタＬ１とキャパシタＣａ１とで、第１のＬＣ並列共振器が構成されている。後述するが、このＬＣ並列共振器は、通過帯域の高周波側の外側に良好な減衰を形成するのに寄与している。

ローパスフィルタ１００は、第１の入出力端子Ｔ１と第２の入出力端子Ｔ２との間に、順に、第１段の第１段のインダクタＬ１、第２段のキャパシタＣ２、第３段のインダクタＬ３、第４段のキャパシタＣ４、第５段のインダクタＬ５が接続された、５段のローパスフィルタである。

なお、ローパスフィルタ１００において、インダクタＬ１を第１のインダクタ、インダクタＬ３、Ｌ５を第２のインダクタ、キャパシタＣ２、Ｃ４を第１のキャパシタ、キャパシタＣａ１を第２のキャパシタと呼ぶ場合がある。

ローパスフィルタ１００は、最も第１の入出力端子Ｔ１に近い回路素子が、信号ラインＳＬに接続された回路素子（インダクタＬ１）であり、最も第２の入出力端子Ｔ２に近い回路素子も、信号ラインＳＬに接続された回路素子（インダクタＬ５）であり、いずれも、信号ラインＳＬとグランドとの間に接続された回路素子ではないため、いわゆるＴ型のローパスフィルタを構成している。

上述したとおり、図２のローパスフィルタ１００は、ローパスフィルタ１００を複数の絶縁体層１ａ～１ｉが積層された積層体１を使って電子部品として構成したものである。

積層体１（絶縁体層１ａ～１ｉ）の材質は任意であるが、たとえば、セラミックを使用することができる。なお、各絶縁体層１ａ～１ｉ自体が、それぞれ、複数の層で構成される場合がある。すなわち、たとえば、絶縁体層１ａ自体が、複数のセラミックの層によって構成される場合がある。

以下に、各絶縁体層１ａ～１ｉの構成について説明する。

絶縁体層１ａの下側主面に、第１の入出力端子Ｔ１と、第２の入出力端子Ｔ２と、グランド端子ＴＧとが設けられている。

絶縁体層１ａの上下両主面間を貫通して、８つのビア導体２ａ～２ｈが設けられている。

絶縁体層１ａの上側主面に、グランド電極３が設けられている。

絶縁体層１ｂの上下両主面間を貫通して、上述したビア導体２ａ、２ｂが設けられている。

絶縁体層１ｂの上側主面に、キャパシタ電極４ａ、４ｂが設けられている。

絶縁体層１ｃの上下両主面間を貫通して、上述したビア導体２ａ、２ｂと、新たなビア導体２ｉ、２ｊが設けられている。

絶縁体層１ｃの上側主面に、キャパシタ電極４ｃが設けられている。

絶縁体層１ｄの上下両主面間を貫通して、上述したビア導体２ａ、２ｂ、２ｉ、２ｊが設けられている。

絶縁体層１ｄの上側主面に、キャパシタ電極４ｄが設けられている。

絶縁体層１ｅの上下両主面間を貫通して、上述したビア導体２ａ、２ｂ、２ｉ、２ｊが設けられている。

絶縁体層１ｅの上側主面に、キャパシタ電極４ｅが設けられている。

絶縁体層１ｆの上下両主面間を貫通して、上述したビア導体２ａ、２ｂ、２ｉ、２ｊが設けられている。

絶縁体層１ｆの上側主面に、線路状導体５ａ、５ｂが設けられている。

絶縁体層１ｇの上下両主面間を貫通して、上述したビア導体２ｉ、２ｊが設けられている。

絶縁体層１ｇの上側主面に、線路状導体５ｃが設けられている。

絶縁体層１ｈの上下両主面間を貫通して、上述したビア導体２ｉ、２ｊと、新たなビア導体２ｋ、２ｌが設けられている。

絶縁体層１ｈの上側主面に、線路状導体５ｄ、５ｅが設けられている。

絶縁体層１ｉは保護層であり、電極や、ビア導体や、線路状導体は設けられていない。

次に、図２に示すローパスフィルタ１００における、第１の入出力端子Ｔ１、第２の入出力端子Ｔ２、グランド端子ＴＧ、ビア導体２ａ～２ｌ、グランド電極３、キャパシタ電極４ａ～４ｅ、線路状導体５ａ～５ｅの接続関係について説明する。

第１の入出力端子Ｔ１が、ビア導体２ａによって、キャパシタ電極４ｄと、線路状導体５ａの一端とに接続されている。

第２の入出力端子Ｔ２が、ビア導体２ｂによって、線路状導体５ｂの一端に接続されている。

グランド端子ＴＧが、ビア導体２ｃ～２ｈによって、グランド電極３に接続されている。

線路状導体５ａの他端が、ビア導体２ｉによって、キャパシタ電極４ａ、４ｃ、４ｅと、線路状導体５ｄの他端とに接続されている。

線路状導体５ｂの他端が、ビア導体２ｊによって、キャパシタ電極４ｂと、線路状導体５ｅの他端とに接続されている。

線路状導体５ｄの他端が、ビア導体２ｋによって、線路状導体５ｃの一端に接続されている。

線路状導体５ｅの他端が、ビア導体２ｌによって、線路状導体５ｃの他端に接続されている。

第１の入出力端子Ｔ１、第２の入出力端子Ｔ２、グランド端子ＴＧ、ビア導体２ａ～２ｌ、グランド電極３、キャパシタ電極４ａ～４ｅ、線路状導体５ａ～５ｅの材質には、任意の金属を使用することができる。第１の入出力端子Ｔ１、第２の入出力端子Ｔ２、グランド端子ＴＧの表面には、めっき処理を施してもよい。

次に、図１に示すローパスフィルタ１００の等価回路と、図２に示すローパスフィルタ１００の構造との関係について説明する。

図１おける信号ラインＳＬは、図２において、第１の入出力端子Ｔ１を起点にして、ビア導体２ａ、線路状導体５ａ、ビア導体２ｉ、線路状導体５ｄ、ビア導体２ｋ、線路状導体５ｃ、ビア導体２ｌ、線路状導体５ｅ、ビア導体２ｊ、線路状導体５ｂ、ビア導体２ｂを経由し、第２の入出力端子Ｔ２を終点とする導体線路によって構成されている。

第１段のインダクタＬ１は、主に線路状導体５ａによって構成されている。

上述したとおり、第３段のインダクタＬ３は、第１の分割インダクタＬ３ａと、第２の分割インダクタＬ３ｂと、第３の分割インダクタＬ３ｃとの３つに分割されている。第１の分割インダクタＬ３ａは、主に線路状導体５ｄによって構成されている。第２の分割インダクタＬ３ｂは、主に線路状導体５ｃによって構成されている。第３の分割インダクタＬ３ｃは、主に線路状導体５ｅによって構成されている。

なお、上述したとおり、第１の分割インダクタＬ３ａを構成する線路状導体５ｄと、第３の分割インダクタＬ３ｃを構成する線路状導体５ｅとは、いずれも絶縁体層１ｈの上側主面に設けられており、相互に結合している。結合の態様は、たとえば、磁気結合である。線路状導体５ｄと線路状導体５ｅとは、たとえば、順方向に結合していることが好ましい。

第５段のインダクタＬ５は、主に線路状導体５ｂによって構成されている。

なお、本実施形態においては、第１の分割インダクタＬ３ａと第２の分割インダクタＬ３ｂと第３の分割インダクタＬ３ｃとに分割された、第３段のインダクタＬ３の合計のインダクタ長が、第１段のインダクタＬ１のインダクタ長、および、第５段のインダクタＬ５のインダクタ長よりも、それぞれ大きくなっている。

第２段のキャパシタＣ２は、キャパシタ電極４ａと、グランド電極３との間の容量によって構成されている。

第４段のキャパシタＣ４は、キャパシタ電極４ｂと、グランド電極３との間の容量によって構成されている。

キャパシタＣａ１は、キャパシタ電極４ｄと、キャパシタ電極４ｃ、４ｅとの間の容量によって構成されている。

以上のように、図２に示すローパスフィルタ１００の構造によって、図１示すローパスフィルタ１００の等価回路が構成されている。

図３に、ローパスフィルタ１００の周波数特性を示す。

比較のために、図４（Ａ）に示す、比較例にかかるローパスフィルタ１１００を作製した。ローパスフィルタ１１００は、ローパスフィルタ１００からキャパシタＣａ１を削除するとともに、ローパスフィルタ１００において３つの分割インダクタＬ３ａ、Ｌ３ｂ、Ｌ３ｃに分割されていたインダクタＬ３を１つのインダクタで構成したものである。

図４（Ｂ）に、比較例にかかるローパスフィルタ１１００の周波数特性を示す。

図３から分かるように、ローパスフィルタ１００の周波数特性には、通過帯域の高周波側の外側に、良好な減衰（急峻な減衰）を備えた極Ｐが発生している。この極Ｐは、第１段のインダクタＬ１と並列にキャパシタＣａ１が接続され、インダクタＬ１とキャパシタＣａ１とで第１のＬＣ並列共振器が構成されていることにより発生したものであると考えられる。

また、ローパスフィルタ１００の周波数特性には、阻止帯域に、スプリアスＳＰ１～ＳＰ３が発生しているが、いずれも、スプリアスが発生すると問題となる周波数から外れており、かつ、いずれも、ある程度、大きな減衰量があるため、障害にはなっていない。これは、第３段のインダクタＬ３が、第１の分割インダクタＬ３ａと、第２の分割インダクタＬ３ｂと、第３の分割インダクタＬ３ｃとの３つの分割インダクタに分割され、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとが結合し、かつ、その結合度合いによって、第３段のインダクタＬ３の見かけ上のインダクタンス値が調整され、各スプリアスが発生する周波数および減衰量が調整されたことによる効果であると考えられる。

なお、スプリアスが発生すると障害になる周波数や減衰量は、ローパスフィルタ１００が使用される電子機器（通信機器等）ごとに異なる。

一方、比較例のローパスフィルタ１１００の周波数特性は、図４（Ｂ）に示すように、通過帯域の高周波側の外側は、周波数が高くなるにつれて減衰量が緩やかに大きくなっており、良好な極は発生していない。第１段のインダクタＬ１と並列にキャパシタＣａ１が接続されず、第１のＬＣ並列共振器が構成されていないからであると考えられる。

また、ローパスフィルタ１１００の周波数特性では、阻止帯域に、スプリアスＳＰ４、５が発生している。スプリアスＳＰ４、５は、減衰量が小さく、障害になる虞がある。スプリアスＳＰ４、５は、第３段のインダクタＬ３が分割インダクタに分割されておらず、分割インダクタ同士が結合せず、周波数特性が調整されなかったため、減衰量が大きくなっていると考えられる。

本実施形態においては、第３段のインダクタＬ３の合計のインダクタ長が、第１段のインダクタＬ１のインダクタ長、および、第５段のインダクタＬ５のインダクタ長よりも大きいため、第１の分割インダクタＬ３ａのインダクタ長、および、第３の分割インダクタＬ３ｃのインダクタ長も、それぞれ大きく、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合度合いの調整が容易になっている。すなわち、第１の分割インダクタＬ３ａを構成する線路状導体と、第３の分割インダクタＬ３ｃを構成する線路状導体との間の距離が短いと結合が強くなり、第１の分割インダクタＬ３ａを構成する線路状導体と、第３の分割インダクタＬ３ｃを構成する線路状導体との間の距離が長いと結合が弱くなる。

本発明の一実施態様にかかるローパスフィルタにおいては、信号ラインに接続されたインダクタのうち、最も第１の入出力端子Ｔ１に近いインダクタと並列に、付加的なキャパシタが接続され、それらのインダクタとキャパシタとで第１のＬＣ並列共振器が構成されている。また、本発明の別の実施態様にかかるローパスフィルタにおいては、第１のＬＣ並列共振器に加えて、最も第２の入出力端子Ｔ２に近いインダクタと並列に、付加的なキャパシタが接続され、それらのインダクタとキャパシタとで第２のＬＣ並列共振器が構成されている。なお、「付加的」とは、「キャパシタＣ２、Ｃ４とは別に追加して」という意味である。

一実施態様にかかるローパスフィルタ、および、別の実施態様にかかるローパスフィルタは、それぞれ、次に説明する実験１から導き出された構成である。以下、なぜこの構成を採用したのか、その理由について説明する

（実験１）
まず、基本となるローパスフィルタとして、ローパスフィルタ１００と同様に、第１の入出力端子と第２の入出力端子との間に、第１段のインダクタＬ１、第２段のキャパシタＣ２、第３段のインダクタＬ３、第４段のキャパシタＣ４、第５段のインダクタＬ５が順に接続された、５段のローパスフィルタを作製した。そして、付加的なキャパシタＣａが接続される位置および付加的なキャパシタＣａの数を変えて、図５に示す、回路Ａ～回路Ｅの５つの回路を作製した。

回路Ａでは、第１段のインダクタＬ１と並列に付加的なキャパシタＣａ１、第３段のインダクタＬ３と並列に付加的なキャパシタＣａ３、第５段のインダクタＬ５と並列に付加的なキャパシタＣａ５が、それぞれ接続されている。回路Ｂでは、第１段のインダクタＬ１と並列に付加的なキャパシタＣａ１、第５段のインダクタＬ５と並列に付加的なキャパシタＣａ５が、それぞれ接続されている。回路Ｃでは、第１段のインダクタＬ１と並列に付加的なキャパシタＣａ１が接続されている。なお、回路Ｃは、信号ラインを逆方向に見れば、第５段のインダクタＬ５と並列にキャパシタＣａ５が接続されている場合と等価である。回路Ｄでは、第３段のインダクタＬ３と並列に付加的なキャパシタＣａ３が接続されている。回路Ｅでは、付加的なキャパシタＣａは接続されていない。

図６に、回路Ａ～回路Ｅの周波数特性（Ｓ（２、１）特性）を、それぞれ示す。

回路Ａおよび回路Ｄは、いずれも、通過帯域の高周波側の外側に良好な減衰（極）が発生したが、阻止帯域における減衰量が十分ではなかった。回路Ｂおよび回路Ｃは、いずれも、通過帯域の高周波側の外側に良好な減衰（極）が発生し、阻止帯域における減衰量も十分であった。回路Ｅは、阻止帯域における減衰量は十分であったが、通過帯域の高周波側の外側に良好な減衰（極）が発生しなかった。

以上の結果より、本発明の一実施態様にかかるローパスフィルタでは、信号ラインに接続されたインダクタのうち、最も第１の入出力端子Ｔ１に近いインダクタと並列に、付加的にキャパシタが接続される。また、本発明の別の実施態様にかかるローパスフィルタは、信号ラインに接続されたインダクタのうち、最も第１の入出力端子Ｔ１に近いインダクタ、および、最も第２の入出力端子Ｔ２に近いインダクタと並列に、それぞれ、付加的にキャパシタが接続される。なお、第１実施形態にかかるローパスフィルタ１００では、第１段のインダクタＬ１と並列に、付加的にキャパシタＣａ１が接続されている。

［第２実施形態］
図７に、第２実施形態にかかる３つのローパスフィルタ２００Ａ、２００Ｂ、２００Ｃを示す。ただし。図７は、要部分解斜視図であり、それぞれのローパスフィルタの絶縁体層１ｇおよび絶縁体層１ｈを示している。

ローパスフィルタ２００Ａ、２００Ｂ、２００Ｃは、基本となる等価回路は図１に示した第１実施形態にかかるローパスフィルタ１００の等価回路と同じであり、基本となる構造は図２に示したローパスフィルタ１００の構造と同じである。

ローパスフィルタ２００Ａ、２００Ｂ、２００Ｃは、ローパスフィルタ１００における、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合度合いが、結合度大、結合度中、結合度小の３通りに調整されたものである。

すなわち、ローパスフィルタ２００Ａは、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合度合いを大とした。ローパスフィルタ２００Ｂは、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合度合いを中とした。ローパスフィルタ２００Ｃは、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合度合いを小とした。結合度合いは、第１の分割インダクタＬ３ａを構成する線路状導体５ｄと、第３の分割インダクタＬ３ｃを構成する線路状導体５ｅとの間の距離によって調整される。具体的には、第１の分割インダクタＬ３ａを構成する線路状導体５ｄと、第３の分割インダクタＬ３ｃを構成する線路状導体５ｅとの間の距離が短いと結合が強くなり、第１の分割インダクタＬ３ａを構成する線路状導体５ｄと、第３の分割インダクタＬ３ｃを構成する線路状導体５ｅとの間の距離が長いと結合が弱くなる。

図８に、ローパスフィルタ２００Ａ、２００Ｂ、２００Ｃの周波数特性（Ｓ（２、１）特性）を、それぞれ示す。図８から分かるように、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合度合いが調整されることにより、通過帯域などの基本的なフィルタ特性が変化せずに、通過帯域に発生するスプリアスの周波数や減衰量が調整される。

本発明によれば、容易に、阻止帯域に発生するスプリアスの周波数や減衰量が調整されて、スプリアスが障害にならないように制御することができる。

［第３実施形態］
図９、図１０に、第３実施形態にかかるローパスフィルタ３００を示す。ただし、図９はローパスフィルタ３００の等価回路図である。図１０は、ローパスフィルタ３００の分解斜視図である。

ローパスフィルタ３００では、第１実施形態にかかるローパスフィルタ１００に新たな構成が追加されている。具体的には、ローパスフィルタ１００では、第１段のインダクタＬ１と並列に、付加的なキャパシタＣａ１が接続されていた。ローパスフィルタ３００では、キャパシタＣａ１に加えて、第５段のインダクタＬ５と並列に、付加的なキャパシタＣａ２が接続されている。

なお、ローパスフィルタ３００において、インダクタＬ１を第１のインダクタ、インダクタＬ３を第２のインダクタ、インダクタＬ５を第３のインダクタ、キャパシタＣ２を第１のキャパシタ、キャパシタＣａ１を第２のキャパシタ、キャパシタＣ４を第３のキャパシタ、キャパシタＣａ２を第４のキャパシタと呼ぶ場合がある。

より具体的には、図１０に示すように、絶縁体層１ｃの上側主面にビア導体２ｊと接続されたキャパシタ電極３４ｆが設けられ、絶縁体層１ｄの上側主面にビア導体２ｂと接続されたキャパシタ電極３４ｇが設けられ、絶縁体層１ｅの上側主面にビア導体２ｊと接続されたキャパシタ電極３４ｈが設けられている。そして、キャパシタ電極３４ｆ、３４ｈと、キャパシタ電極３４ｇとの間の容量によって、第５段のインダクタＬ５と並列に接続された付加的なキャパシタＣａ２が構成されている。

ローパスフィルタ３００においても、通過帯域の高周波側の外側に良好な減衰が発生し、かつ、阻止帯域に障害となるようなスプリアスが発生しにくい。

［第４実施形態］
図１１に、第４実施形態にかかるローパスフィルタ４００を示す。ただし、図１１はローパスフィルタ４００の等価回路図である。

ローパスフィルタ４００においても、第１実施形態にかかるローパスフィルタ１００の構成の一部が変更されている。具体的には、ローパスフィルタ１００は５段のローパスフィルタであったが、ローパスフィルタ４００は３段のローパスフィルタである。具体的には、ローパスフィルタ４００は、ローパスフィルタ１００から、第４段のキャパシタＣ４と、第５段のインダクタＬ５とが削除された構成である。

なお、ローパスフィルタ４００において、インダクタＬ１を第１のインダクタ、インダクタＬ３を第２のインダクタ、キャパシタＣ２を第１のキャパシタ、キャパシタＣａ１を第２のキャパシタと呼ぶ場合がある。

ローパスフィルタ４００においても、通過帯域の高周波側の外側に良好な減衰が発生し、かつ、阻止帯域に障害となるようなスプリアスが発生しにくい。

［第５実施形態］
図１２に、第５実施形態にかかるローパスフィルタ５００を示す。ただし、図１２はローパスフィルタ５００の等価回路図である。

ローパスフィルタ５００においても、第１実施形態にかかるローパスフィルタ１００の構成の一部が変更されている。具体的には、ローパスフィルタ１００は５段のローパスフィルタであったが、ローパスフィルタ５００は７段のローパスフィルタである。具体的には、ローパスフィルタ５００は、ローパスフィルタ１００の第５段のインダクタＬ５と、第２の入出力端子Ｔ２との間に、第６段のキャパシタＣ６と、第７段のインダクタＬ７が追加された構成である。

なお、ローパスフィルタ５００において、インダクタＬ１を第１のインダクタ、インダクタＬ３、Ｌ５、Ｌ７を第２のインダクタ、キャパシタＣ２、Ｃ３、Ｃ４を第１のキャパシタ、キャパシタＣａ１を第２のキャパシタと呼ぶ場合がある。

なお、ローパスフィルタ５００では、第３段のインダクタＬ３が分割インダクタＬ３ａ～Ｌ３ｃに分割されているが、これに代えて、第５段のインダクタＬ５、または第７段のインダクタＬ７が、分割インダクタに分割されていてもよい。

ローパスフィルタ５００においても、通過帯域の高周波側の外側に良好な減衰が発生し、かつ、阻止帯域に障害となるようなスプリアスが発生しにくい。

［第６実施形態］
図１３に、第６実施形態にかかるローパスフィルタ６００を示す。ただし、図１３はローパスフィルタ６００の等価回路図である。

ローパスフィルタ６００においても、第１実施形態にかかるローパスフィルタ１００の構成の一部が変更されている。具体的には、ローパスフィルタ１００は５段のＴ型のローパスフィルタであったが、ローパスフィルタ６００は、７段のπ型のローパスフィルタである。具体的には、ローパスフィルタ６００では、第１の入出力端子Ｔ１に最も近い第１段の回路素子を、信号ラインＳＬとグランドとの間に接続されたキャパシタＣ１とし、第２の入出力端子Ｔ２に最も近い第７段（最終段）の回路素子を、信号ラインＳＬとグランドとの間に接続されたキャパシタＣ７とした。そして、第２段のインダクタＬ２と並列に、付加的にキャパシタＣａ１が接続されている。

なお、ローパスフィルタ６００において、インダクタＬ２を第１のインダクタ、インダクタＬ４、Ｌ６を第２のインダクタ、キャパシタＣ３、Ｃ５を第１のキャパシタ、キャパシタＣａ１を第２のキャパシタと呼ぶ場合がある。

ローパスフィルタ６００においても、通過帯域の高周波側の外側に良好な減衰が発生し、かつ、阻止帯域に障害となるようなスプリアスが発生しにくい。

［第７実施形態］
図１４、図１５に、第７実施形態にかかるローパスフィルタ７００を示す。ただし、図１４はローパスフィルタ７００の等価回路図である。図１５は、ローパスフィルタ７００の分解斜視図である。

ローパスフィルタ７００では、第１実施形態にかかるローパスフィルタ１００に新たな構成が追加されている。具体的には、図１４に示すように、第２段のキャパシタＣ２とグランドとの間に、付加的なインダクタＬａ１が接続されている。そして、キャパシタＣ２とインダクタＬａ１によって、直列共振回路が構成されている。

ローパスフィルタ７００では、図１５に示すように、第１実施形態にかかるローパスフィルタ１００の積層体１において最も下側に配置されていた絶縁体層１ａが、絶縁体層１ａと構成が異なる絶縁体層７１ａに置き換えられている。なお、ローパスフィルタ７００において、絶縁体層７１ａの上に配置される、他の絶縁体層１ｂ～１ｉの構成は変更されていない。

絶縁体層７１ａの構成について説明する。

絶縁体層７１ａの下側主面に、第１の入出力端子Ｔ１と、第２の入出力端子Ｔ２と、グランド端子ＴＧとが設けられている。

絶縁体層７１ａの上下両主面間を貫通して、ビア導体２ａ、２ｂ、７２ｍ、７２ｎ、７２ｏが設けられている。

絶縁体層７１ａの上側主面に、グランド電極７３が設けられている。グランド電極７３が、ビア導体７２ｍ、７２ｎ、７２ｏによって、グランド端子ＴＧに接続されている。

絶縁体層７１ａの上側主面に、キャパシタ電極７４ｆが設けられている。

絶縁体層７１ａの上側主面に、線路状導体７５ｆが設けられている。線路状導体７５ｆは、キャパシタ電極７４ｆとグランド電極７３とを接続している。

上述したとおり、ローパスフィルタ７００の他の構成は、第１実施形態にかかるローパスフィルタ１００と同じである。

ローパスフィルタ７００においては、キャパシタ電極４ａと、キャパシタ電極７４ｆとの間の容量によって、第２段のキャパシタＣ２が構成されている。線路状導体７５ｆによって、付加的なインダクタＬａ１が構成されている。キャパシタ電極４ｂと、グランド電極７３との間の容量によって、第３段のキャパシタＣ３が構成されている。

以上により、図１５に示すローパスフィルタ７００の構造によって、図１４示すローパスフィルタ７００の等価回路が構成されている。

なお、ローパスフィルタ７００において、インダクタＬ１を第１のインダクタ、インダクタＬ３、Ｌ５を第２のインダクタ、キャパシタＣ２、Ｃ４を第１のキャパシタ、キャパシタＣａ１を第２のキャパシタ、インダクタＬａ１を第４のインダクタと呼ぶ場合がある。

図１６に、ローパスフィルタ７００のＳ（１、１）特性、Ｓ（２、１）特性を示す。また、図１６に、比較のために、ローパスフィルタ１００のＳ（１、１）特性、Ｓ（２、１）特性を示す。

ローパスフィルタ７００は、Ｓ（２、１）特性から分かるように、通過帯域の高周波側の外側に、２つの極Ｐ１、Ｐ２が発生している。ローパスフィルタ７００は、極Ｐ１、Ｐ２により、通過帯域の高周波側の外側に良好な減衰が得られ、周波数特性が改善されている。これに対し、ローパスフィルタ１００は、通過帯域の高周波側の外側に、１つの極Ｐ１しか発生していない。ローパスフィルタ７００では、第２段のキャパシタＣ２とグランドとの間に付加的なインダクタＬａ１が接続され、キャパシタＣ２とインダクタＬａ１とで直列共振回路が構成されていることにより、極Ｐ２が発生したものと考えられる。

また、ローパスフィルタ７００は、阻止帯域に新たなスプリアスは発生しておらず、良好な減衰特性が維持されている。

（実験２）
ローパスフィルタ７００は、付加的なインダクタＬａ１のインダクタンス値が調整されることにより、極の数や極の発生する位置が調整される。このことを明らかにするために、次の実験２を実施した。

図１７（Ａ）に示す回路Ｆを、付加的なインダクタＬａ１のインダクタンス値を異ならせて、３通りに作製した。具体的には、インダクタＬａ１のインダクタンス値を、小、中、大の３通りとした。

図１７（Ｂ）に、それぞれのＳ（２、１）特性を示す。図１７（Ｂ）から分かるように、回路ＦのインダクタＬａ１のインダクタンス値の大きさによって、極の数や極の発生する位置が異なっている。ローパスフィルタ７００においても、付加的なインダクタＬａ１のインダクタンス値が調整されることにより、極の数や極の発生する位置が調整される。

（実験３）
ローパスフィルタ７００では、第２段のキャパシタＣ２とグランドとの間に付加的なインダクタＬａ１が接続されていた。これに代えて、第４段のキャパシタＣ４とグランドとの間に付加的なインダクタＬａ１が接続されていても、同様に、通過帯域の高周波側の外側に、新たな極が発生する。このことを明らかにするために、次の実験３を実施した。

図１８に示す４つの回路Ｇ～Ｊを作製した。回路Ｇには、付加的なインダクタＬａは接続されていない。回路Ｈでは、第４段のキャパシタＣ４とグランドとの間に付加的なインダクタＬａ１が接続されている。回路Ｉでは、第２段のキャパシタＣ２とグランドとの間に付加的なインダクタＬａ１が接続されている。回路Ｊでは、第２段のキャパシタＣ２とグランドとの間に付加的なインダクタＬａ１が接続され、第４段のキャパシタＣ４とグランドとの間に付加的なインダクタＬａ２が接続されている。

図１９に、回路Ｇ～ＪのＳ（１、１）特性、および、Ｓ（２、１）特性を、それぞれ示す。回路Ｇでは、通過帯域の高周波側の外側に１つの極が発生した。回路Ｈ、Ｉでは、それぞれ、通過帯域の高周波側の外側に２つの極が発生した。回路Ｊでは、通過帯域の高周波側の外側に２つの極が発生したが、阻止帯域の減衰量が全体的に小さくなった。

以上より、ローパスフィルタ７００において、第２段のキャパシタＣ２とグランドとの間に付加的なインダクタＬａ１が接続される代わりに、第４段のキャパシタＣ４とグランドとの間に付加的なインダクタＬａ１が接続されても、通過帯域の高周波側の外側に複数の極が発生し、周波数特性を改善できることが確認できた。

第７実施形態にかかるローパスフィルタ７００は、通過帯域の高周波側の外側に複数の極が発生し、良好な減衰量が得られ、周波数特性が改善されている。

［第８実施形態］
図２０に、第８実施形態にかかるローパスフィルタ８００を示す。ただし、図２０はローパスフィルタ８００の分解斜視図である。

ローパスフィルタ８００は、図３に示す第３実施形態にかかるローパスフィルタ３００と同一の等価回路を備えている。

ローパスフィルタ８００では、積層型ローパスフィルタを構成するにあたり、図１０に示す第３実施形態にかかるローパスフィルタ３００の構成の一部に変更を加えられている。

具体的には、図１０に示すローパスフィルタ３００では、絶縁体層１ａ～１ｉが、この順番に積層されて積層体１が構成されている。ローパスフィルタ８００では、ローパスフィルタ３００の絶縁体層１ａ～１ｉから絶縁体層１ｇが省略され、代わりに、絶縁体層１ｂと絶縁体層１ｃとの間に、絶縁体層８１ｇが追加されている。

絶縁体層８１ｇは、上下両主面間を貫通して、ビア導体２ａ、２ｂ、２ｉ、２ｊが設けられている。

絶縁体層８１ｇの上側主面に、線路状導体８５ｃが設けられている。

また、図１０に示すローパスフィルタ３００では、絶縁体層１ｈの上下両主面間を貫通して、ビア導体２ｋ、２ｌが設けられている。これに対し、ローパスフィルタ８００では、ローパスフィルタ３００のビア導体２ｋ、２ｌが省略され、代わりに、絶縁体層１ｃ～１ｈに、それぞれ、上下両主面間を貫通したビア導体８２ｋ、８２ｌが設けられている。

ローパスフィルタ８００は、線路状導体８５ｃの一端が、ビア導体８２ｋによって、線路状導体５ｄに接続されている。線路状導体８５ｃの他端が、ビア導体８２ｌによって、線路状導体５ｅに接続されている。

ローパスフィルタ８００の他の構成は、ローパスフィルタ３００と同一である。

上述したとおり、ローパスフィルタ８００は、図３に示すローパスフィルタ３００と同一の等価回路を備えている。ローパスフィルタ８００は、第１の分割インダクタＬ３ａが、主に線路状導体５ｄによって構成されている。第２の分割インダクタＬ３ｂが、主に線路状導体８５ｃによって構成されている。第３の分割インダクタＬ３ｃが、主に線路状導体５ｅによって構成されている。

ローパスフィルタ８００では、第１の分割インダクタＬ３ａを構成する線路状導体５ｄ、および、第３の分割インダクタＬ３ｃを構成する線路状導体５ｅと、第２の分割インダクタＬ３ｂを構成する線路状導体８５ｃとの間の距離が長いことを特徴としている。ローパスフィルタ８００では、線路状導体５ｄ、５ｅと、線路状導体８５ｃとの間に、５つの絶縁体層１ｃ、１ｄ、１ｅ、１ｆ、１ｈが配置されている。

ローパスフィルタ８００では、第１の分割インダクタＬ３ａを構成する線路状導体５ｄ、および、第３の分割インダクタＬ３ｃを構成する線路状導体５ｅと、第２の分割インダクタＬ３ｂを構成する線路状導体８５ｃとの間の距離が長いことにより、第２の分割インダクタＬ３ｂのインダクタンス値が大きくなるとともに、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合が大きくなっている。すなわち、ローパスフィルタ８００は、線路状導体５ｄ、５ｅと線路状導体８５ｃとの間の距離が長いことにより、ビア導体８２ｋとビア導体８２ｌが長くなってインダクタンス値が大きくなるとともに、線路状導体８５ｃが発生させる磁束に起因する、線路状導体５ｄと線路状導体５ｅとの結合の低下が抑制され、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合が大きくなっている。

図２１に、ローパスフィルタ８００のＳ（１、１）特性、Ｓ（２、１）特性を示す。ローパスフィルタ８００は、通過帯域の高周波側の外側に複数の極が発生し、通過帯域の高周波側の外側に大きな減衰量が得られている。この特性の改善は、第１の分割インダクタＬ３ａを構成する線路状導体５ｄ、および、第３の分割インダクタＬ３ｃを構成する線路状導体５ｅと、第２の分割インダクタＬ３ｂを構成する線路状導体８５ｃとの間の距離が長く、また、第２の分割インダクタＬ３ｂのインダクタンス値が大きく、第１の分割インダクタＬ３ａと第３の分割インダクタＬ３ｃとの結合が大きいことによる効果であると考えられる。

以上、第１実施形態～第８実施形態にかかるローパスフィルタ１００、２００Ａ、２００Ｂ、２００Ｃ、３００、４００、５００、６００、７００、８００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。

たとえば、ローパスフィルタ１００等では、インダクタＬ３が、分割インダクタＬ３ａ～Ｌ３ｃの３つに分割されているが、分割される分割インダクタの数は任意である。たとえば、５つに分割されてもよい。そして、分割された分割インダクタのうち、任意のものが相互に結合すればよい。

本願発明の一実施態様にかかるローパスフィルタは、「課題を解決するための手段」の欄に記載したとおりである。

このローパスフィルタにおいて、第２のインダクタのうち、最も第２の入出力端子側に接続されたものと、第２の入出力端子との間に、第３のインダクタが接続され、最も第２の入出力端子側に接続された第２のインダクタと、第３のインダクタとの接続点と、グランドとの間に、第３のキャパシタが接続され、第３のインダクタと並列に、第４のキャパシタが接続され、第３のインダクタと第４のキャパシタとで第２のＬＣ並列共振器が構成されることも好ましい。この場合においても、通過帯域の高周波側の外側に良好な減衰が発生する。

少なくとも１つの第２のキャパシタとグランドとの間に、第４のインダクタが接続され、当該第２のキャパシタと第４のインダクタとで、ＬＣ直列共振器が構成されることも好ましい。この場合には、通過帯域の高周波側の外側に複数の極が発生し、良好な減衰量が得られ、周波数特性が改善される。

Ｔ型のローパスフィルタであることも好ましい。

第１のインダクタ、第２のインダクタ、第３のインダクタ、第１のキャパシタ、第３のキャパシタの合計数が、５以上であることも好ましい。この場合には、ローパスフィルタの基本的な周波数特性を良好にすることができる。

第２インダクタの少なくとも１つが、複数の分割インダクタに分割されることも好ましい。この場合には、少なくとも２つの分割インダクタ同士が結合し、その結合度合いによって、容易に、阻止帯域に発生するスプリアスの周波数および減衰量を制御（調整）することができる。

複数の分割インダクタに分割された第２のインダクタのインダクタ長が、信号ラインに接続された、他のインダクタのインダクタ長よりも大きいことも好ましい。この場合には、分割インダクタのインダクタ長を大きくすることができるため、分割が容易になる。

複数の前記分割インダクタのうち、少なくとも２つの分割インダクタが、相互に結合することも好ましい。この場合には、その結合度合いによって、容易に、阻止帯域に発生するスプリアスの周波数および減衰量を制御（調整）することができる。

分割インダクタが、順に接続された、第１の分割インダクタ、第２の分割インダクタ、第３の分割インダクタの３つで構成され、第１の分割インダクタと第３の分割インダクタとが、相互に結合することも好ましい。この場合には、両者の結合度合いの調整が容易になる。

複数の絶縁体層が積層された積層体と、絶縁体層の層間に設けられた、グランド電極と、絶縁体層の層間に設けられた、線路状導体と、絶縁体層の層間に設けられた、キャパシタ電極と、を備え、キャパシタが、１対のキャパシタ電極の間の容量、または、キャパシタ電極とグランド電極との間の容量によって構成され、インダクタ、および、分割インダクタが、それぞれ、主に線路状導体によって構成され、相互に結合した、少なくとも２つの分割インダクタが、それぞれ、絶縁体層の同一の層間に設けられた線路状導体によって構成されることによって、上述したローパスフィルタを、積層型ローパスフィルタとして構成することも好ましい。

この場合において、相互に結合した、少なくとも２つの分割インダクタを構成する線路状導体が、それぞれ、絶縁体層の積層方向において、その他の分割インダクタを構成する線路状導体よりも、グランド電極から離れた位置に設けられることも好ましい。この場合には、分割された分割インダクタの結合度合いの調整が容易になる。

相互に結合した、少なくとも２つの分割インダクタを構成する線路状導体と、その他の分割インダクタを構成する線路状導体との間に、少なくとも２つの絶縁体層が配置されることも好ましい。この場合には、当該分割インダクタの結合が大きくなり、通過帯域の高周波側の外側の減衰量を改善することができる。また、当該少なくとも２つの絶縁体層の層間に、分割インダクタ以外のインダクタを構成する線路状導体や、キャパシタ電極が設けられる。

相互に結合した、少なくとも２つの分割インダクタを構成する、絶縁体層の同一の層間に設けられた、少なくとも２つの線路状導体の間の距離の大きさによって、少なくとも２つの分割インダクタの間の結合の強さが調整され、上述した積層型ローパスフィルタのフィルタ特性が調整されることも好ましい。この場合には、阻止帯域に障害となるスプリアスが発生することを、容易に抑制することができる。

１・・・積層体
１ａ～１ｉ、７１ａ、８１ｇ・・・絶縁体層
２ａ～２ｌ、７２ｍ、７２ｎ、７２ｏ、８２ｋ、８２ｌ・・・ビア導体
３、７３・・・グランド電極
４ａ～４ｅ、３４ｆ～３４ｈ、７４ｆ・・・キャパシタ電極
５ａ～５ｅ、７５ｆ、８５ｃ・・・線路状導体

Claims (11)

1. 第１の入出力端子と、
   第２の入出力端子と、
   前記第１の入出力端子と前記第２の入出力端子との間に接続された信号ラインと、
   前記信号ラインにおいて、最も前記第１の入出力端子側に接続された第１のインダクタと、
   前記信号ラインにおいて、前記第１のインダクタよりも前記第２の入出力端子側に接続された、少なくとも１つの第２のインダクタと、
   前記第１のインダクタと前記第２のインダクタとの接続点と、グランドとの間に接続されるか、または、２つの前記第２のインダクタが隣接している場合には、前記第１のインダクタと前記第２のインダクタとの接続点と、前記グランドとの間、および、隣接する前記第２のインダクタ同士の接続点と、前記グランドとの間に、それぞれ接続された、第１のキャパシタと、を備えたローパスフィルタであって、
   前記第１のインダクタと並列に、第２のキャパシタが接続され、前記第１のインダクタと前記第２のキャパシタとで第１のＬＣ並列共振器が構成され、
   前記第２のインダクタは、いずれのキャパシタとも並列接続されておらず、
   前記第２のインダクタの少なくとも１つが、複数の分割インダクタに分割され、
   前記分割インダクタが、順に接続された、第１の分割インダクタ、第２の分割インダクタ、第３の分割インダクタの３つで構成され、
   前記第１の分割インダクタと前記第３の分割インダクタとが、相互に結合している、
   ローパスフィルタ。
2. 前記第２のインダクタのうち、最も前記第２の入出力端子側に接続されたものと、前記第２の入出力端子との間に、第３のインダクタが接続され、
   最も前記第２の入出力端子側に接続された前記第２のインダクタと、前記第３のインダクタとの接続点と、前記グランドとの間に、第３のキャパシタが接続され、
   前記第３のインダクタと並列に、第４のキャパシタが接続され、前記第３のインダクタと前記第４のキャパシタとで第２のＬＣ並列共振器が構成された、
   請求項１に記載されたローパスフィルタ。
3. 少なくとも１つの前記第２のキャパシタと前記グランドとの間に、第４のインダクタが接続され、当該第２のキャパシタと前記第４のインダクタとで、ＬＣ直列共振器が構成された、
   請求項１または２に記載されたローパスフィルタ。
4. Ｔ型のローパスフィルタである、
   請求項１ないし３のいずれか１項に記載されたローパスフィルタ。
5. 前記第１のインダクタ、前記第２のインダクタ、前記第３のインダクタ、前記第１のキャパシタ、前記第３のキャパシタの合計数が、５以上である、
   請求項２に記載されたローパスフィルタ。
6. 複数の前記分割インダクタに分割された前記第２のインダクタのインダクタ長が、
   前記信号ラインに接続された、他のインダクタのインダクタ長よりも大きい、
   請求項１ないし５のいずれか１項に記載されたローパスフィルタ。
7. 複数の絶縁体層が積層された積層体と、
   前記絶縁体層の層間に設けられた、グランド電極と、
   前記絶縁体層の層間に設けられた、線路状導体と、
   前記絶縁体層の層間に設けられた、キャパシタ電極と、を備え、
   前記キャパシタが、１対の前記キャパシタ電極の間の容量、または、前記キャパシタ電極と前記グランド電極との間の容量によって構成され、
   前記インダクタ、および、前記分割インダクタが、それぞれ、主に前記線路状導体によって構成され、
   相互に結合した、少なくとも２つの前記分割インダクタが、それぞれ、前記絶縁体層の同一の層間に設けられた前記線路状導体によって構成された、
   請求項１ないし６のいずれか１項に記載されたローパスフィルタを構成した積層型ローパスフィルタ。
8. 相互に結合した、少なくとも２つの前記分割インダクタを構成する前記線路状導体が、それぞれ、
   前記絶縁体層の積層方向において、
   その他の前記分割インダクタを構成する前記線路状導体よりも、
   前記グランド電極から離れた位置に設けられた、
   請求項７に記載された積層型ローパスフィルタ。
9. 相互に結合した、少なくとも２つの前記分割インダクタを構成する前記線路状導体と、
   その他の前記分割インダクタを構成する前記線路状導体との間に、
   少なくとも２つの前記絶縁体層が配置された、
   請求項７または８に記載された積層型ローパスフィルタ。
10. 相互に結合した、少なくとも２つの前記分割インダクタを構成する前記線路状導体と、 その他の前記分割インダクタを構成する前記線路状導体との間に配置された前記絶縁体層の層間に、
    前記分割インダクタ以外の前記インダクタを構成する前記線路状導体、および、前記キャパシタ電極の少なくとも一方が設けられた、
    請求項９に記載された積層型ローパスフィルタ。
11. 相互に結合した、少なくとも２つの前記分割インダクタを構成する、前記絶縁体層の同一の層間に設けられた、少なくとも２つの前記線路状導体の間の距離の大きさによって、
    少なくとも２つの前記分割インダクタの間の結合の強さを調整し、
    請求項７ないし１０のいずれか１項に記載された積層型ローパスフィルタのフィルタ特性を調整する、
    フィルタ特性調整方法。

Images