[go: up one dir, main page]

JP7528185B2 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP7528185B2
JP7528185B2 JP2022205416A JP2022205416A JP7528185B2 JP 7528185 B2 JP7528185 B2 JP 7528185B2 JP 2022205416 A JP2022205416 A JP 2022205416A JP 2022205416 A JP2022205416 A JP 2022205416A JP 7528185 B2 JP7528185 B2 JP 7528185B2
Authority
JP
Japan
Prior art keywords
transistor
liquid crystal
wiring
electrode
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022205416A
Other languages
Japanese (ja)
Other versions
JP2023040062A5 (en
JP2023040062A (en
Inventor
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020157019A external-priority patent/JP6895574B2/en
Priority claimed from JP2021094969A external-priority patent/JP7201742B2/en
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2022205416A priority Critical patent/JP7528185B2/en
Priority to JP2023033443A priority patent/JP7297175B2/en
Publication of JP2023040062A publication Critical patent/JP2023040062A/en
Publication of JP2023040062A5 publication Critical patent/JP2023040062A5/ja
Priority to JP2024118824A priority patent/JP2024144575A/en
Application granted granted Critical
Publication of JP7528185B2 publication Critical patent/JP7528185B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は物、方法、または、物を生産する方法に関する。特に、表示装置または半導体
装置に関する。特に、表示装置に関する。特に、アクティブマトリクス型液晶表示装置に
関する。
The present invention relates to an article, a method, or a method for producing an article, and in particular to a display device or semiconductor device, in particular to a display device, and in particular to an active matrix liquid crystal display device.

近年、表示装置として、液晶表示装置及びEL表示装置の開発が急速に進んでいる。特
に、液晶表示装置の普及はめざましい。液晶表示装置には高輝度、高コントラスト、高速
応答性、及び広視野角等が求められる。また、携帯型の電子機器に搭載される液晶表示装
置では消費電力の低減、軽量化、及び小型化も重要な課題である。
In recent years, the development of liquid crystal display devices and EL display devices as display devices has progressed rapidly. In particular, the spread of liquid crystal display devices has been remarkable. Liquid crystal display devices are required to have high brightness, high contrast, high-speed response, wide viewing angle, etc. In addition, reduction of power consumption, weight reduction, and size reduction are also important issues for liquid crystal display devices mounted on portable electronic devices.

液晶表示装置の視野角を拡げるために、様々な技術が開発されている。視野角を拡げる
技術として、例えば、MVA(Multi Vertical Domain。以下、M
VAという。)方式PVA(Patterned Vertical Alignmen
t。以下、PVAという。)方式及びCPA(Continuous Pinwheel
Alignment)方式がある。このような技術により従来よりも視野角は拡がった
ものの、不十分であった。そのため、一画素を二のサブピクセルに分割することにより液
晶の配向状態を異ならせて、見かけ上は液晶分子の傾斜角が平均化されてどの方向から見
ても均一な表示となるように錯覚を生じさせ、視野角特性の向上を図る技術が開発されて
いる(例えば、特許文献1)。
Various technologies have been developed to widen the viewing angle of liquid crystal display devices. For example, MVA (Multi Vertical Domain) is a technology for widening the viewing angle.
PVA (Patterned Vertical Alignment) method
t. Hereafter referred to as PVA.) method and CPA (Continuous Pinwheel
Although this technology has expanded the viewing angle compared to the past, it is still insufficient. Therefore, a technology has been developed to improve the viewing angle characteristics by dividing one pixel into two sub-pixels to make the alignment state of the liquid crystal different, and creating the illusion that the tilt angle of the liquid crystal molecules is averaged and a uniform display is obtained from any direction (for example, Patent Document 1).

特開2006-276582号公報JP 2006-276582 A

液晶表示装置では、画素にサブピクセルを設けて画素に複数の配向状態を有せしめるこ
とで、視野角特性を向上させることができる。しかし、視野角特性はまだ十分とは言えず
、サブピクセルを更に追加することで、視野角特性を向上させることができる可能性があ
る。
In liquid crystal display devices, the viewing angle characteristics can be improved by providing sub-pixels in a pixel and allowing the pixel to have multiple alignment states. However, the viewing angle characteristics are still not sufficient, and there is a possibility that the viewing angle characteristics can be improved by adding further sub-pixels.

しかし、サブピクセルの数を単純に増加させると、開口率の低下及び駆動回路の増加と
いう不都合が生じ、製造コストの増大を招くのみならず、表示装置としての性能自体が低
下するという弊害を生じる。具体的には、開口率が低下すると輝度及びコントラストが低
下し、消費電力が増加してしまう。または、画素のレイアウト密度が高くなり、製造歩留
まりが低下し、コストが上昇する。または、サブピクセル数の増加により、入力すべき画
像信号の数も増える。そのため、ガラス基板と、外付けの駆動回路との接続点数が増えて
しまう。その結果、接触不良等により、信頼性が低くなってしまう。
However, simply increasing the number of subpixels leads to problems such as a decrease in aperture ratio and an increase in the number of driving circuits, which not only increases manufacturing costs but also reduces the performance of the display device itself. Specifically, a decrease in aperture ratio leads to a decrease in brightness and contrast, and an increase in power consumption. Alternatively, the layout density of pixels increases, which reduces manufacturing yield and increases costs. Alternatively, an increase in the number of subpixels increases the number of image signals to be input. This increases the number of connection points between the glass substrate and the external driving circuits. As a result, reliability decreases due to poor contact, etc.

本発明は、表示装置としての性能を維持しつつ、視野角特性に優れた表示装置を提供す
ることを課題とする。または、本発明は、信頼性の高い表示装置を提供することを課題と
する。または、本発明は、コントラストの高い表示装置を提供することを課題とする。ま
たは、本発明は、軽量な表示装置を提供することを課題とする。または、本発明は、サイ
ズが小さい表示装置を提供することを課題とする。または、本発明は、輝度の高い表示装
置を提供することを課題とする。または、本発明は、消費電力の低い表示装置を提供する
ことを課題とする。または、本発明は、開口率の高い表示装置を提供することを課題とす
る。または、本発明は、製造コストの低い表示装置を提供することを課題とする。
An object of the present invention is to provide a display device having excellent viewing angle characteristics while maintaining performance as a display device. Alternatively, an object of the present invention is to provide a display device having high reliability. Alternatively, an object of the present invention is to provide a display device having high contrast. Alternatively, an object of the present invention is to provide a lightweight display device. Alternatively, an object of the present invention is to provide a display device having a small size. Alternatively, an object of the present invention is to provide a display device having high brightness. Alternatively, an object of the present invention is to provide a display device having low power consumption. Alternatively, an object of the present invention is to provide a display device having a high aperture ratio. Alternatively, an object of the present invention is to provide a display device having low manufacturing costs.

本発明の一は、一画素に三以上の液晶素子を有し、該液晶素子の各々に印加される電圧
値が異なる液晶表示装置である。各液晶素子に印加される電圧を異ならせるには、加えた
電圧を分圧する素子を配置することにより行う。または、電流を電圧に変換する素子、ま
たは、電圧を電流に変換する素子を配置することにより行う。例としては、容量素子、抵
抗素子、非線形素子、スイッチ、トランジスタ、ダイオード接続されたトランジスタ、ダ
イオード(PIN型、PN型、ショットキー型、MIM型、MIS型等)、インダクタ素
子等を配置することにより行う。
One aspect of the present invention is a liquid crystal display device having three or more liquid crystal elements per pixel, with a different voltage value applied to each of the liquid crystal elements. Different voltages are applied to each liquid crystal element by arranging an element that divides the applied voltage. Alternatively, an element that converts a current to a voltage, or an element that converts a voltage to a current, is arranged. Examples of such an element include a capacitance element, a resistance element, a nonlinear element, a switch, a transistor, a diode-connected transistor, a diode (PIN type, PN type, Schottky type, MIM type, MIS type, etc.), and an inductor element.

なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイ
ッチや機械的なスイッチ等がある。つまり、電流の流れを制御できるものであればよく、
特定のものに限定されない。例えば、スイッチとして、トランジスタ(例えば、バイポー
ラトランジスタ、MOSトランジスタ等)、ダイオード(例えば、PNダイオード、PI
Nダイオード、ショットキーダイオード、MIM(Metal Insulator M
etal)ダイオード、MIS(Metal Insulator Semicondu
ctor)ダイオード、ダイオード接続のトランジスタ等)、サイリスタ等を用いること
ができる。または、これらを組み合わせた論理回路をスイッチとして用いることができる
The switch may be of various types. Examples include electrical switches and mechanical switches. In other words, any switch that can control the flow of current may be used.
For example, the switch may be a transistor (e.g., a bipolar transistor, a MOS transistor, etc.), a diode (e.g., a PN diode, a PI
N-Diode, Schottky Diode, MIM (Metal Insulator M
etal) diode, MIS (Metal Insulator Semiconductor
A diode, a diode-connected transistor, a thyristor, etc. can be used as the switch. Alternatively, a logic circuit combining these can be used as the switch.

機械的なスイッチの例としては、デジタルマイクロミラーデバイス(DMD)のように
、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによ
って、接続と非接続とを制御して動作する。
An example of a mechanical switch is a switch using MEMS (microelectromechanical system) technology, such as a digital micromirror device (DMD). The switch has an electrode that can be mechanically moved, and operates by controlling connection and disconnection by the movement of the electrode.

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとし
て動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流
を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オ
フ電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート
構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタの
ソース端子の電位が、低電位側電源(Vss、GND、0V等)の電位に近い状態で動作
する場合はNチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電
位が、高電位側電源(Vdd等)の電位に近い状態で動作する場合はPチャネル型トラン
ジスタを用いることが望ましい。なぜなら、Nチャネル型トランジスタではソース端子が
低電位側電源の電位に近い状態で動作するとき、Pチャネル型トランジスタではソース端
子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値
を大きくできるため、スイッチとして、動作しやすいからである。ソースフォロワ動作を
してしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないから
である。
When a transistor is used as a switch, the transistor operates simply as a switch, so the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desired to suppress the off-current, it is desirable to use a transistor with a polarity with a smaller off-current. Examples of transistors with a smaller off-current include transistors having an LDD region and transistors having a multi-gate structure. Alternatively, when the potential of the source terminal of a transistor operated as a switch operates in a state close to the potential of a low-potential power supply (Vss, GND, 0V, etc.), it is desirable to use an N-channel transistor. On the other hand, when the potential of the source terminal operates in a state close to the potential of a high-potential power supply (Vdd, etc.), it is desirable to use a P-channel transistor. This is because, when an N-channel transistor operates in a state close to the potential of a low-potential power supply, and when a P-channel transistor operates in a state close to the potential of a high-potential power supply, the absolute value of the voltage between the gate and the source can be increased, so that it is easy to operate as a switch. This is because the magnitude of the output voltage is less likely to be reduced because the source follower operation is less likely to occur.

なお、Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMO
S型のスイッチをスイッチとして用いてもよい。CMOS型のスイッチにすると、Pチャ
ネル型トランジスタまたはNチャネル型トランジスタのどちらか一方のトランジスタが導
通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入
力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることができる。さ
らに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることができ
るので、消費電力を小さくすることもできる。
In addition, both N-channel and P-channel transistors are used to form a CMOS
An S-type switch may be used as the switch. If a CMOS type switch is used, a current flows if either a P-channel transistor or an N-channel transistor is conductive, so that the switch can function easily as a switch. For example, whether the voltage of the input signal to the switch is high or low, the switch can output an appropriate voltage. Furthermore, the voltage amplitude value of the signal for turning the switch on or off can be reduced, so that power consumption can be reduced.

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子(ソース端子
またはドレイン端子の一方)と、出力端子(ソース端子またはドレイン端子の他方)と、
導通を制御する端子(ゲート端子)とを有している。一方、スイッチとしてダイオードを
用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、ト
ランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を
少なくすることができる。
In addition, when a transistor is used as a switch, the switch has an input terminal (one of the source terminal and the drain terminal), an output terminal (the other of the source terminal and the drain terminal),
A switch has a terminal (gate terminal) for controlling conduction. On the other hand, when a diode is used as a switch, the switch may not have a terminal for controlling conduction. Therefore, using a diode as a switch rather than a transistor can reduce the amount of wiring for controlling the terminal.

なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接
続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続さ
れている場合とを含むものとする。ここで、A、Bは、対象物(例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、等)であるとする。従って、所定の接続関係、例え
ば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以
外のものも含むものとする。
In addition, when it is explicitly stated that A and B are connected, this includes the cases where A and B are electrically connected, where A and B are functionally connected, and where A and B are directly connected. Here, A and B are objects (e.g., devices, elements, circuits, wiring, electrodes, terminals, conductive films, layers, etc.). Therefore, it is not limited to a specific connection relationship, for example, a connection relationship shown in a figure or text, but also includes connection relationships other than those shown in a figure or text.

例えば、AとBとが電気的に接続されている場合として、AとBとの電気的な接続を可
能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード等)が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが
機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路(例えば
、論理回路(インバータ、NAND回路、NOR回路等)、信号変換回路(DA変換回路
、AD変換回路、ガンマ補正回路等)、電位レベル変換回路(電源回路(昇圧回路、降圧
回路等)、信号の電位レベルを変えるレベルシフタ回路等)、電圧源、電流源、切り替え
回路、増幅回路(信号振幅または電流量等を大きくできる回路、オペアンプ、差動増幅回
路、ソースフォロワ回路、バッファ回路等)、信号生成回路、記憶回路、制御回路等)が
、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが直接接続されて
いる場合として、AとBとの間に他の素子や他の回路を挟まずに、AとBとが直接接続さ
れていてもよい。
For example, in the case where A and B are electrically connected, one or more elements (e.g., switches, transistors, capacitive elements, inductors, resistive elements, diodes, etc.) that enable the electrical connection between A and B may be arranged between A and B. Alternatively, in the case where A and B are functionally connected, one or more circuits (e.g., logic circuits (inverters, NAND circuits, NOR circuits, etc.), signal conversion circuits (DA conversion circuits, AD conversion circuits, gamma correction circuits, etc.), potential level conversion circuits (power supply circuits (boosting circuits, step-down circuits, etc.), level shifter circuits that change the potential level of a signal, etc.), voltage sources, current sources, switching circuits, amplifier circuits (circuits that can increase the signal amplitude or current amount, operational amplifiers, differential amplifier circuits, source follower circuits, buffer circuits, etc.), signal generation circuits, memory circuits, control circuits, etc.) that enable the functional connection between A and B may be arranged between A and B. Alternatively, in the case where A and B are directly connected, A and B may be directly connected without any other elements or circuits between A and B.

なお、AとBとが直接接続されている、と明示的に記載する場合は、AとBとが直接接
続されている場合(つまり、AとBとの間に他の素子や他の回路を間に介さずに接続され
ている場合)と、AとBとが電気的に接続されている場合(つまり、AとBとの間に別の
素子や別の回路を挟んで接続されている場合)とを含むものとする。
In addition, when it is explicitly stated that A and B are directly connected, this includes the case where A and B are directly connected (i.e., the case where A and B are connected without any other element or circuit between them) and the case where A and B are electrically connected (i.e., the case where A and B are connected with another element or circuit between them).

なお、AとBとが電気的に接続されている、と明示的に記載する場合は、AとBとが電
気的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接続さ
れている場合)と、AとBとが機能的に接続されている場合(つまり、AとBとの間に別
の回路を挟んで機能的に接続されている場合)と、AとBとが直接接続されている場合(
つまり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合)とを含むも
のとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続さ
れている、とのみ明示的に記載されている場合と同じであるとする。
In addition, when it is explicitly stated that A and B are electrically connected, it means the following cases: when A and B are electrically connected (i.e., when A and B are connected with another element or circuit between them), when A and B are functionally connected (i.e., when A and B are functionally connected with another circuit between them), and when A and B are directly connected (
In other words, the term "electrically connected" includes the case where A and B are connected without any other element or circuit between them. In other words, when it is explicitly stated that A and B are electrically connected, it is the same as when it is explicitly stated that A and B are connected.

表示装置
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する
装置である発光装置は、様々な形態を用いることができ、様々な素子を有することができ
る。例えば、表示素子、表示装置、発光素子または発光装置としては、EL素子(有機物
及び無機物を含むEL素子、有機EL素子、無機EL素子)、電子放出素子、液晶素子、
電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプ
レイ(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプ
レイ、カーボンナノチューブ、等、電気磁気的作用により、コントラスト、輝度、反射率
、透過率等が変化する表示媒体を用いることができる。なお、EL素子を用いた表示装置
としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッシ
ョンディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface
-conduction Electron-emitter Disply)等、液晶
素子を用いた表示装置としては液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液
晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディス
プレイ)、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
Display device Note that the display element, the display device which is a device having the display element, the light emitting element, and the light emitting device which is a device having the light emitting element can be in various forms and can have various elements. For example, the display element, the display device, the light emitting element, or the light emitting device can be an EL element (EL element including organic and inorganic materials, organic EL element, inorganic EL element), an electron emission element, a liquid crystal element,
Display media whose contrast, brightness, reflectance, transmittance, etc. change due to electro-magnetic effects can be used, such as electronic ink, electrophoretic elements, grating light valves (GLV), plasma displays (PDP), digital micromirror devices (DMD), piezoelectric ceramic displays, carbon nanotubes, etc. In addition, display devices using EL elements include EL displays, and display devices using electron emission elements include field emission displays (FEDs) and SED type flat panel displays (SEDs).
Examples of display devices using liquid crystal elements include liquid crystal displays (transmissive liquid crystal displays, semi-transmissive liquid crystal displays, reflective liquid crystal displays, direct-view liquid crystal displays, and projection liquid crystal displays), and examples of display devices using electronic ink or electrophoretic elements include electronic paper.

なお、EL素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたEL層とを有する
素子である。なお、EL層としては、1重項励起子からの発光(蛍光)を利用するもの、
3重項励起子からの発光(燐光)を利用するもの、1重項励起子からの発光(蛍光)を利
用するものと3重項励起子からの発光(燐光)を利用するものとを含むもの、有機物によ
って形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと
無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材
料と低分子の材料とを含むもの等を用いることができる。ただし、これに限定されず、E
L素子として様々なものを用いることができる。
The EL element is an element having an anode, a cathode, and an EL layer sandwiched between the anode and the cathode. The EL layer may be one that utilizes light emission (fluorescence) from singlet excitons,
Examples of materials that can be used include those that utilize light emission from triplet excitons (phosphorescence), those that utilize light emission from singlet excitons (fluorescence) and those that utilize light emission from triplet excitons (phosphorescence), those formed from organic substances, those formed from inorganic substances, those that include those formed from organic substances and those formed from inorganic substances, polymeric materials, low molecular weight materials, and those that include polymeric materials and low molecular weight materials. However, the present invention is not limited to these, and E
A variety of elements can be used as the L element.

なお、電子放出素子とは、先鋭な陰極に高電界を集中して電子を引き出す素子である。
例えば、電子放出素子として、スピント型、カーボンナノチューブ(CNT)型、金属―
絶縁体―金属を積層したMIM(Metal-Insulator-Metal)型、金
属―絶縁体―半導体を積層したMIS(Metal-Insulator-Semico
nductor)型、MOS型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面
伝導エミッタSCD型、オード型、ダイヤモンド型、表面伝導エミッタSCD型、金属―
絶縁体―半導体-金属型等の薄膜型、HEED型、EL型、ポーラスシリコン型、表面伝
導(SED)型等を用いることができる。ただし、これに限定されず、電子放出素子とし
て様々なものを用いることができる。
The electron-emitting device is an element that extracts electrons by concentrating a high electric field on a sharp cathode.
For example, the electron-emitting element may be a Spindt type, a carbon nanotube (CNT) type, a metal-
MIM (Metal-Insulator-Metal) type, which stacks insulator-metal, and MIS (Metal-Insulator-Semiconductor) type, which stacks metal-insulator-semiconductor.
inductor type, MOS type, silicon type, thin film diode type, diamond type, surface conduction emitter SCD type, anode type, diamond type, surface conduction emitter SCD type, metal
It is possible to use thin film types such as an insulator-semiconductor-metal type, HEED type, EL type, porous silicon type, surface conduction (SED) type, etc. However, it is not limited to these, and various types can be used as the electron emission element.

なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する
素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、
液晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制
御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチッ
ク液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶、リオトロ
ピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型
高分子液晶、プラズマアドレス液晶(PDLC)、バナナ型液晶、TN(Twisted
Nematic)モード、STN(Super Twisted Nematic)モ
ード、IPS(In-Plane-Switching)モード、FFS(Fringe
Field Switching)モード、MVA(Multi-domain Ve
rtical Alignment)モード、PVA(Patterned Verti
cal Alignment)、ASV(Advanced Super View)モ
ード、ASM(Axially Symmetric aligned Micro-c
ell)モード、OCB(Optical Compensated Birefrin
gence)モード、ECB(Electrically Controlled Bi
refringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqu
id Crystal)モード、PDLC(Polymer Dispersed Li
quid Crystal)モード、ゲストホストモード等を用いることができる。ただ
し、これに限定されず、液晶素子として様々なものを用いることができる。
A liquid crystal element is an element that controls the transmission or non-transmission of light by the optical modulation action of liquid crystal, and is composed of a pair of electrodes and liquid crystal.
It is controlled by an electric field (including a horizontal electric field, a vertical electric field, or an oblique electric field) applied to the liquid crystal. The liquid crystal element may be a nematic liquid crystal, a cholesteric liquid crystal, a smectic liquid crystal, a discotic liquid crystal, a thermotropic liquid crystal, a lyotropic liquid crystal, a low molecular weight liquid crystal, a polymer liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, a main chain type liquid crystal, a side chain type polymer liquid crystal, a plasma addressed liquid crystal (PDLC), a banana type liquid crystal, a twisted nematic (TN) type liquid crystal, or a combination thereof.
Nematic mode, STN (Super Twisted Nematic) mode, IPS (In-Plane-Switching) mode, FFS (Fringe
Field Switching mode, MVA (Multi-domain Ve)
Vertical Alignment mode, PVA (Patterned Verti
cal Alignment), ASV (Advanced Super View) mode, ASM (Axially Symmetric aligned Micro-c)
ell) mode, OCB (Optical Compensated Birefringent
ence) mode, ECB (Electrically Controlled Bi
reference mode, FLC (Ferroelectric Liquid)
Crystal) mode, AFLC (AntiFerroelectric Liquor)
id Crystal) mode, PDLC (Polymer Dispersed Li
A liquid crystal display (Quid Crystal) mode, a guest-host mode, etc., can be used. However, the present invention is not limited to these, and various types of liquid crystal elements can be used.

なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示され
るもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フ
ィルムの一端が移動することにより表示されるもの、分子の発色/相変化により表示され
るもの、分子の光吸収により表示されるもの、電子とホールが結合して時発光により表示
されるもの等のことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動
、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール
、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレク
トロウェッテイング、光散乱(透明白濁)、コレステリック液晶/光導電層、コレステリ
ック液晶、双安定性ネマチック液晶、強誘電性液晶、2色性色素・液晶分散型、可動フィ
ルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジ
ション、フレキシブル有機EL等を用いることができる。ただし、これに限定されず、電
子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気泳
動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決するこ
とができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリー性
等のメリットを有する。
The electronic paper may be displayed by molecules such as optical anisotropy and dye molecule orientation, particles such as electrophoresis, particle movement, particle rotation, and phase change, one end of the film may be moved, molecular coloring/phase change, molecular light absorption, or electrons and holes may be combined to emit light. For example, the electronic paper may be a microcapsule type electrophoresis, a horizontal movement type electrophoresis, a vertical movement type electrophoresis, a spherical twist ball, a magnetic twist ball, a cylindrical twist ball system, a charged toner, an electronic liquid powder, a magnetic electrophoresis type, a magnetic heat sensitive system, an electrowetting, a light scattering (transparent and opaque), a cholesteric liquid crystal/photoconductive layer, a cholesteric liquid crystal, a bistable nematic liquid crystal, a ferroelectric liquid crystal, a dichroic dye/liquid crystal dispersion type, a movable film, a leuco dye coloring/discoloration, a photochromic, an electrochromic, an electrodeposition, or a flexible organic EL. However, the electronic paper is not limited to these, and various types may be used as the electronic paper. Here, by using microcapsule-type electrophoresis, it is possible to solve the problems of the electrophoretic method, such as aggregation and precipitation of electrophoretic particles. Electronic liquid powders have the advantages of high-speed response, high reflectance, wide viewing angle, low power consumption, and memory properties.

なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表
面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入
した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体
を光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、D
C型PDP、AC型PDPでもよい。ここで、プラズマディスプレイパネルとしては、A
SW(Address While Sustain)駆動、サブフレームをリセット期
間、アドレス期間、維持期間に分割するADS(Address Display Se
parated)駆動、CLEAR(Low Energy Address and
Reduction of False Contour Sequence)駆動、A
LIS(Alternate Lighting of Surfaces)方式、TE
RES(Techbology of Reciprocal Susfainer)駆
動等を用いることができる。ただし、これに限定されず、プラズマディスプレイとして様
々なものを用いることができる。
A plasma display has a structure in which a substrate with electrodes formed on its surface and a substrate with electrodes and minute grooves formed on its surface and a phosphor layer formed in the grooves are placed facing each other at a narrow gap, and rare gas is sealed inside. By applying a voltage between the electrodes, ultraviolet light is generated, causing the phosphor to glow, and display can be performed.
The plasma display panel may be an A-type PDP or an AC-type PDP.
SW (Address While Sustain) drive, ADS (Address Display Set) that divides a subframe into a reset period, an address period, and a sustain period
Parated) drive, CLEAR (Low Energy Address and
Reduction of False Contour Sequence) drive, A
LIS (Alternate Lighting of Surfaces) method, TE
RES (Technology of Reciprocal Susfainer) driving, etc. can be used. However, the present invention is not limited to this, and various types of plasma displays can be used.

なお、光源を必要とする表示装置、例えば、液晶ディスプレイ(透過型液晶ディスプレ
イ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投
射型液晶ディスプレイ)、グレーティングライトバルブ(GLV)を用いた表示装置、デ
ジタルマイクロミラーデバイス(DMD)を用いた表示装置等の光源としては、エレクト
ロルミネッセンス、冷陰極管、熱陰極管、LED、レーザー光源、水銀ランプ等を用いる
ことができる。ただし、これに限定されず、光源して様々なものを用いることができる。
In addition, as light sources for display devices that require a light source, such as liquid crystal displays (transmissive liquid crystal displays, semi-transmissive liquid crystal displays, reflective liquid crystal displays, direct-view liquid crystal displays, projection liquid crystal displays), display devices using grating light valves (GLVs), display devices using digital micromirror devices (DMDs), etc., electroluminescence, cold cathode tubes, hot cathode tubes, LEDs, laser light sources, mercury lamps, etc. can be used. However, the light source is not limited to these, and various other light sources can be used.

トランジスタの種類
なお、トランジスタとして、様々な形態のトランジスタを用いることができる。よって
、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、
微結晶(マイクロクリスタル、セミアモルファスとも言う)シリコン等に代表される非単
結晶半導体膜を有する薄膜トランジスタ(TFT)等を用いることができる。TFTを用
いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造
できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を
大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を
製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基
板を用いることができる。そのため、透明基板上にトランジスタを製造できる。そして、
透明な基板上のトランジスタを用いて表示素子での光の透過を制御することができる。あ
るいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過
させることができる。そのため、開口率が向上させることができる。
Transistor Types Various types of transistors can be used as the transistor. Therefore, there is no limitation on the type of transistor to be used. For example, a transistor made of amorphous silicon, a transistor made of polycrystalline silicon,
Thin film transistors (TFTs) having a non-single crystal semiconductor film, such as microcrystalline (also called semi-amorphous) silicon, can be used. There are various advantages to using TFTs. For example, since they can be manufactured at a lower temperature than single crystal silicon, it is possible to reduce manufacturing costs or increase the size of the manufacturing equipment. Since the manufacturing equipment can be made larger, they can be manufactured on a large substrate. Therefore, since a large number of display devices can be manufactured at the same time, they can be manufactured at low cost. Furthermore, since the manufacturing temperature is low, a substrate with poor heat resistance can be used. Therefore, transistors can be manufactured on a transparent substrate. And,
The light transmission in the display element can be controlled by using a transistor on a transparent substrate. Alternatively, since the film thickness of the transistor is thin, a part of the film constituting the transistor can transmit light. Therefore, the aperture ratio can be improved.

なお、多結晶シリコンを製造するときに、触媒(ニッケル等)を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その
結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路(信号線駆動回路)
、信号処理回路(信号生成回路、ガンマ補正回路、DA変換回路等)を基板上に一体形成
することができる。
In addition, by using a catalyst (nickel, etc.) when manufacturing polycrystalline silicon, it is possible to further improve the crystallinity and manufacture transistors with good electrical characteristics. As a result, it is possible to manufacture transistors with good electrical characteristics such as gate driver circuits (scanning line driver circuits) and source driver circuits (signal line driver circuits).
Signal processing circuits (signal generation circuits, gamma correction circuits, DA conversion circuits, etc.) can be integrally formed on the substrate.

なお、微結晶シリコンを製造するときに、触媒(ニッケル等)を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。この
とき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることが
できる。その結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路の一部
(アナログスイッチ等)を基板上に一体形成することができる。さらに、結晶化のために
レーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのた
め、綺麗な画像を表示することができる。
In addition, when manufacturing microcrystalline silicon, by using a catalyst (nickel, etc.), it is possible to further improve the crystallinity and manufacture a transistor with good electrical characteristics. In this case, the crystallinity can be improved by simply applying heat treatment without performing laser irradiation. As a result, a gate driver circuit (scanning line driving circuit) and a part of a source driver circuit (analog switch, etc.) can be integrally formed on a substrate. Furthermore, when laser irradiation is not performed for crystallization, unevenness in the crystallinity of silicon can be suppressed. Therefore, a beautiful image can be displayed.

ただし、触媒(ニッケル等)を用いずに、多結晶シリコンや微結晶シリコンを製造する
ことは可能である。
However, it is possible to produce polycrystalline silicon or microcrystalline silicon without using a catalyst (such as nickel).

なお、シリコンの結晶性を、多結晶または微結晶等へと向上させることは、パネル全体
で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリ
コンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選
択的に照射すること等により可能である。例えば、画素以外の領域である周辺回路領域に
のみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路
等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部(
例えば、アナログスイッチ)の領域にのみ、レーザー光を照射してもよい。その結果、回
路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができ
る。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題
なく画素回路を動作させることができる。結晶性を向上させる領域が少なくて済むため、
製造工程も短くすることができ、スループットが向上し、製造コストを低減させることが
できる。必要とされる製造装置の数も少なくて製造できるため、製造コストを低減させる
ことができる。
It is desirable to improve the crystallinity of silicon to polycrystalline or microcrystalline, etc., over the entire panel, but this is not a limitation. The crystallinity of silicon may be improved only in a partial region of the panel. Selective improvement of crystallinity is possible by selectively irradiating a laser beam, etc. For example, the laser beam may be irradiated only to a peripheral circuit region other than the pixels. Alternatively, the laser beam may be irradiated only to regions such as the gate driver circuit and the source driver circuit. Alternatively, the laser beam may be irradiated only to a portion of the source driver circuit (
For example, the laser light may be irradiated only to the region of the semiconductor device (analog switch). As a result, the crystallization of silicon can be improved only in the region where the circuit needs to operate at high speed. Since the pixel region does not need to operate at high speed, the pixel circuit can operate without any problem even if the crystallinity is not improved. Since the region where the crystallinity needs to be improved is small,
The manufacturing process can be shortened, throughput can be improved, and manufacturing costs can be reduced. A smaller number of manufacturing devices are also required, which can reduce manufacturing costs.

または、半導体基板やSOI基板等を用いてトランジスタを形成することができる。こ
れらにより、特性やサイズや形状等のバラツキが少なく、電流供給能力が高く、サイズの
小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の
低消費電力化、又は回路の高集積化を図ることができる。
Alternatively, transistors can be formed using a semiconductor substrate, an SOI substrate, or the like. This makes it possible to manufacture transistors that have little variation in characteristics, size, shape, and the like, have a high current supply capability, and are small in size. By using these transistors, it is possible to reduce the power consumption of a circuit or to increase the integration density of the circuit.

または、ZnO、a-InGaZnO、SiGe、GaAs、IZO、ITO、SnO
等の化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物
半導体または酸化物半導体を薄膜化した薄膜トランジスタ等を用いることができる。これ
らにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能とな
る。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トラン
ジスタを形成することができる。なお、これらの化合物半導体または酸化物半導体を、ト
ランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることもできる。
例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極とし
て用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため
、コストを低減できる。
Or, ZnO, a-InGaZnO, SiGe, GaAs, IZO, ITO, SnO
It is possible to use transistors having compound semiconductors or oxide semiconductors such as those mentioned above, and further, thin film transistors in which these compound semiconductors or oxide semiconductors are thin-filmed. This allows the manufacturing temperature to be lowered, and it is possible to manufacture transistors at room temperature, for example. As a result, it is possible to form transistors directly on substrates with low heat resistance, such as plastic substrates and film substrates. It is to be noted that these compound semiconductors or oxide semiconductors can be used not only in the channel portion of a transistor, but also for other purposes.
For example, these compound semiconductors or oxide semiconductors can be used as resistor elements, pixel electrodes, transparent electrodes, etc. Furthermore, they can be formed or deposited simultaneously with transistors, thereby reducing costs.

または、インクジェットや印刷法を用いて形成したトランジスタ等を用いることができ
る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができ
る。マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタの
レイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、
材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全
面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストに
できる。
Alternatively, a transistor formed by inkjet or printing can be used. This allows manufacturing at room temperature, low vacuum, or on a large substrate. Since manufacturing can be performed without using a mask (reticle), the layout of the transistor can be easily changed. Furthermore, since there is no need to use a resist,
This reduces material costs and the number of processes. Furthermore, because the film is applied only to the necessary parts, there is less waste of material and costs are lower than with a method that involves forming a film over the entire surface and then etching it.

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることがで
きる。これらにより、曲げることが可能な基板上にトランジスタを形成することができる
。そのため、衝撃に強くできる。
Alternatively, a transistor having an organic semiconductor or a carbon nanotube can be used. This allows the transistor to be formed on a substrate that can be bent, and therefore the transistor can be made resistant to impact.

さらに、様々な構造のトランジスタを用いることができる。例えば、MOS型トランジ
スタ、接合型トランジスタ、バイポーラトランジスタ等をトランジスタとして用いること
ができる。MOS型トランジスタを用いることにより、トランジスタのサイズを小さくす
ることができる。よって、多数のトランジスタを搭載することができる。バイポーラトラ
ンジスタを用いることにより、大きな電流を流すことができる。よって、高速に回路を動
作させることができる。
Furthermore, transistors of various structures can be used. For example, MOS transistors, junction transistors, bipolar transistors, etc. can be used as transistors. By using MOS transistors, the size of the transistors can be reduced. Therefore, a large number of transistors can be mounted. By using bipolar transistors, a large current can be passed. Therefore, the circuit can be operated at high speed.

なお、MOS型トランジスタ、バイポーラトランジスタ等を1つの基板に混在させて形
成してもよい。これにより、低消費電力、小型化、高速動作等を実現することができる。
It is also possible to form a mixture of MOS transistors, bipolar transistors, etc. on one substrate, thereby achieving low power consumption, miniaturization, high speed operation, etc.

その他、様々なトランジスタを用いることができる。 Various other transistors can also be used.

なお、トランジスタは、様々な基板を用いて形成することができる。基板の種類は、特
定のものに限定されることはない。その基板としては、例えば、単結晶基板、SOI基板
、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材
基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエス
テル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)等を含
む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板等を用いることができる。あるいは、人等の動物の皮膚(皮表、真皮)又は皮下
組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その
後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。ト
ランジスタが転置される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板
、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維
(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維
(アセテート、キュプラ、レーヨン、再生ポリエステル)等を含む)、皮革基板、ゴム基
板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板等を用いること
ができる。あるいは、人等の動物の皮膚(皮表、真皮)又は皮下組織を基板として用いて
もよい。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くして
もよい。研磨される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プ
ラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹
、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(ア
セテート、キュプラ、レーヨン、再生ポリエステル)等を含む)、皮革基板、ゴム基板、
ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板等を用いることがで
きる。あるいは、人等の動物の皮膚(皮表、真皮)又は皮下組織を基板として用いてもよ
い。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さ
いトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図
ることができる。
The transistors can be formed using various substrates. The type of substrate is not limited to a specific one. Examples of the substrate include a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (including natural fibers (silk, cotton, hemp), synthetic fibers (nylon, polyurethane, polyester), or regenerated fibers (acetate, cupra, rayon, regenerated polyester), etc.), a leather substrate, a rubber substrate, a stainless steel substrate, a substrate having stainless steel foil, etc. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. Alternatively, a transistor may be formed using a certain substrate, and then the transistor may be transferred to another substrate, and the transistor may be disposed on the other substrate. The substrate on which the transistor is transferred may be a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (including natural fibers (silk, cotton, hemp), synthetic fibers (nylon, polyurethane, polyester) or regenerated fibers (acetate, cupra, rayon, regenerated polyester) or the like), a leather substrate, a rubber substrate, a stainless steel substrate, a substrate having stainless steel foil, or the like. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. Alternatively, a transistor may be formed using a certain substrate, and the substrate may be polished to make it thinner. The substrate to be polished may be a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (including natural fibers (silk, cotton, hemp), synthetic fibers (nylon, polyurethane, polyester) or regenerated fibers (acetate, cupra, rayon, regenerated polyester) or the like), a leather substrate, a rubber substrate,
A stainless steel substrate, a substrate having stainless steel foil, or the like can be used. Alternatively, the skin (superficial layer, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. By using such a substrate, it is possible to form transistors with good characteristics, form transistors with low power consumption, manufacture devices that are not easily broken, provide heat resistance, and reduce the weight or thickness of the device.

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定され
ない。例えば、ゲート電極が2個以上のマルチゲート構造を用いてもよい。マルチゲート
構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続
された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上
による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域
で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があま
り変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。電圧・電流特
性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値
をもつ能動負荷を実現することができる。その結果、特性のよい差動回路やカレントミラ
ー回路を実現することができる。別の例として、チャネルの上下にゲート電極が配置され
ている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることによ
り、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによる
S値の低減を図ることができる。チャネルの上下にゲート電極が配置されると、複数のト
ランジスタが並列に接続されたような構成となる。
The transistor configuration can take various forms. It is not limited to a specific configuration. For example, a multi-gate structure with two or more gate electrodes may be used. With the multi-gate structure, the channel regions are connected in series, resulting in a configuration in which multiple transistors are connected in series. The multi-gate structure can reduce the off-current and improve the transistor's withstand voltage, thereby improving reliability. Alternatively, with the multi-gate structure, even if the drain-source voltage changes when operating in the saturation region, the drain-source current does not change much, and the slope of the voltage-current characteristic can be made flat. By utilizing the characteristic that the slope of the voltage-current characteristic is flat, an ideal current source circuit or an active load with a very high resistance value can be realized. As a result, a differential circuit or a current mirror circuit with good characteristics can be realized. As another example, a structure in which gate electrodes are arranged above and below the channel may be used. By using a structure in which gate electrodes are arranged above and below the channel, the channel region increases, so that the current value can be increased, or the S value can be reduced by making it easier for a depletion layer to be formed. When gate electrodes are arranged above and below the channel, a configuration in which multiple transistors are connected in parallel is achieved.

あるいは、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル
領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆
スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領
域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。ある
いは、チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なっていても
よい。チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なる構造にす
ることにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐこ
とができる。あるいは、LDD領域を設けても良い。LDD領域を設けることにより、オ
フ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あ
るいは、LDD領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間
電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きが
フラットな特性にすることができる。
Alternatively, the gate electrode may be disposed above the channel region, or the gate electrode may be disposed below the channel region. Alternatively, the gate electrode may be disposed in a positive staggered structure or an inverted staggered structure, the channel region may be divided into a plurality of regions, the channel region may be connected in parallel, or the channel region may be connected in series. Alternatively, the source electrode or the drain electrode may overlap the channel region (or a part thereof). By forming a structure in which the source electrode or the drain electrode overlaps the channel region (or a part thereof), it is possible to prevent charges from accumulating in a part of the channel region, which may cause the operation to become unstable. Alternatively, an LDD region may be provided. By providing the LDD region, it is possible to reduce the off-current or improve the reliability by improving the breakdown voltage of the transistor. Alternatively, by providing the LDD region, even if the drain-source voltage changes when operating in the saturation region, the drain-source current does not change much, and the slope of the voltage-current characteristic can be made flat.

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成さ
せることができる。従って、所定の機能を実現させるために必要な回路の全てが、同一の
基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全て
が、ガラス基板、プラスチック基板、単結晶基板、またはSOI基板を用いて形成されて
いてもよく、さまざまな基板を用いてに形成されていてもよい。所定の機能を実現させる
ために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減
によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることが
できる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成
されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成さ
れていてもよい。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を
用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の
一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現させるために
必要な回路の別の一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトラン
ジスタで構成されたICチップをCOG(Chip On Glass)でガラス基板に
接続して、ガラス基板上にそのICチップを配置してもよい。あるいは、そのICチップ
をTAB(Tape Automated Bonding)やプリント基板を用いてガ
ラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることに
より、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼
性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い部分
の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成
せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で構成
されたICチップを用いるようにすれば、消費電力の増加を防ぐことができる。
In addition, various types of transistors can be used, and various substrates can be used to form the transistors. Therefore, all of the circuits required to realize the predetermined function may be formed on the same substrate. For example, all of the circuits required to realize the predetermined function may be formed using a glass substrate, a plastic substrate, a single crystal substrate, or an SOI substrate, or may be formed using various substrates. By forming all of the circuits required to realize the predetermined function using the same substrate, it is possible to reduce the cost by reducing the number of components, or to improve the reliability by reducing the number of connections with the circuit components. Alternatively, a part of the circuit required to realize the predetermined function may be formed on a certain substrate, and another part of the circuit required to realize the predetermined function may be formed on another substrate. In other words, all of the circuits required to realize the predetermined function may not be formed using the same substrate. For example, a part of the circuit required to realize a predetermined function may be formed on a glass substrate using transistors, and another part of the circuit required to realize a predetermined function may be formed on a single crystal substrate, and an IC chip composed of transistors formed using the single crystal substrate may be connected to the glass substrate by COG (Chip On Glass), and the IC chip may be disposed on the glass substrate. Alternatively, the IC chip may be connected to the glass substrate by TAB (Tape Automated Bonding) or a printed circuit board. In this way, by forming a part of the circuit on the same substrate, it is possible to reduce the cost by reducing the number of components, or to improve reliability by reducing the number of connections with the circuit components. Alternatively, since the circuits of the parts with high driving voltage and high driving frequency consume large power consumption, the circuits of such parts are not formed on the same substrate, but instead, for example, the circuits of those parts are formed on a single crystal substrate, and an IC chip composed of those circuits is used, thereby preventing an increase in power consumption.

なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例と
しては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する
。従って、そのときは、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場
合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるも
のとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、RGB以外
の色を用いても良い。例えば、白色を加えて、RGBW(Wは白)としてもよい。あるい
は、RGBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色等を一
色以上追加してもよい。あるいは、例えば、RGBの中の少なくとも一色に類似した色を
、RGBに追加してもよい。例えば、R、G、B1、B2としてもよい。B1とB2とは
、どちらも青色であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとし
てもよい。このような色要素を用いることにより、より実物に近い表示を行うことができ
る。このような色要素を用いることにより、消費電力を低減することができる。別の例と
しては、1つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域
一つ分を一画素としてもよい。よって、一例として、面積階調を行う場合または副画素(
サブ画素)を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、
その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素として
もよい。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あ
るいは、明るさを制御する領域が1つの色要素の中に複数あっても、それらをまとめて、
1つの色要素を1画素としてもよい。よって、その場合は、一つの色要素は、一つの画素
で構成されることとなる。あるいは、1つの色要素について、複数の領域を用いて明るさ
を制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある
。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給
する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、1
つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていて
もよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視
野角を広くすることができる。
In addition, one pixel indicates one element whose brightness can be controlled. Therefore, as an example, one pixel indicates one color element, and the brightness is expressed by one color element. In this case, in the case of a color display device consisting of color elements of R (red), G (green), and B (blue), the minimum unit of an image is composed of three pixels, an R pixel, a G pixel, and a B pixel. In addition, the color elements are not limited to three colors, and three or more colors may be used, or colors other than RGB may be used. For example, white may be added to make it RGBW (W is white). Alternatively, one or more colors such as yellow, cyan, magenta, emerald green, and vermilion may be added to RGB. Alternatively, for example, a color similar to at least one of the colors in RGB may be added to RGB. For example, it may be R, G, B1, and B2. B1 and B2 are both blue, but have slightly different frequencies. Similarly, it may be R1, R2, G, and B. By using such color elements, it is possible to display an image closer to the real thing. By using such color elements, it is possible to reduce power consumption. As another example, when brightness is controlled using multiple regions for one color element, one of the regions may be regarded as one pixel. Therefore, as an example, when area gradation is performed or when sub-pixels (
When the pixel has a subpixel, there are multiple regions for controlling brightness for one color element,
The gradation is expressed by the whole, but one area for controlling brightness may be regarded as one pixel. In that case, one color element is composed of multiple pixels. Or, even if there are multiple areas for controlling brightness in one color element, they can be collectively expressed as
One color element may be one pixel. In that case, one color element is composed of one pixel. Alternatively, when brightness is controlled using multiple regions for one color element, the size of the region that contributes to the display may differ depending on the pixel. Alternatively, the viewing angle may be widened by slightly differentiating the signals supplied to the multiple regions for controlling brightness per color element.
The potentials of the pixel electrodes of the multiple regions for each of the four color elements may be different from each other, so that the voltages applied to the liquid crystal molecules differ from pixel electrode to pixel electrode, thereby making it possible to widen the viewing angle.

なお、一画素(三色分)と明示的に記載する場合は、RとGとBの三画素分を一画素と
考える場合であるとする。一画素(一色分)と明示的に記載する場合は、一つの色要素に
つき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
In addition, when it is explicitly stated that one pixel (three colors) is used, it means that one pixel is considered to consist of three pixels of R, G, and B. When it is explicitly stated that one pixel (one color), it means that when there are multiple regions for one color element, all of them are considered to be one pixel.

なお、画素は、マトリクス状に配置(配列)されている場合がある。ここで、画素がマ
トリクスに配置(配列)されているとは、縦方向もしくは横方向において、画素が直線上
に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって
、例えば三色の色要素(例えばRGB)でフルカラー表示を行う場合に、ストライプ配置
されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに
、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上で
もよく、例えば、RGBW(Wは白)、又はRGBに、イエロー、シアン、マゼンタ等を
一色以上追加したもの等がある。なお、色要素のドット毎にその表示領域の大きさが異な
っていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができ
る。
In addition, the pixels may be arranged (distributed) in a matrix. Here, the arrangement (arrangement) of the pixels in a matrix includes the case where the pixels are arranged in a straight line in the vertical or horizontal direction, or the case where they are arranged in a jagged line. Therefore, for example, when performing full-color display with three color elements (for example, RGB), it includes the case where the pixels are arranged in stripes, or the case where the dots of the three color elements are arranged in delta. Furthermore, it also includes the case where the pixels are arranged in a Bayer arrangement. In addition, the color elements are not limited to three colors, and may be more than three colors, for example, RGBW (W is white), or RGB with one or more colors such as yellow, cyan, magenta, etc. added. In addition, the size of the display area may be different for each dot of the color elements. This can reduce power consumption or extend the life of the display element.

なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を
有しないパッシブマトリクス方式を用いることができる。
Note that an active matrix system in which pixels have active elements, or a passive matrix system in which pixels do not have active elements can be used.

アクティブマトリクス方式では、能動素子(アクティブ素子、非線形素子)として、ト
ランジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いるこ
とができる。例えば、MIM(Metal Insulator Metal)やTFD
(Thin Film Diode)等を用いることも可能である。これらの素子は、製
造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さら
に、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度
化をはかることができる。
In the active matrix method, not only transistors but also various other active elements (non-linear elements) can be used as active elements. For example, MIM (Metal Insulator Metal) and TFD
It is also possible to use thin film diodes (Thin Film Diodes). These elements require fewer manufacturing steps, which allows for reduced manufacturing costs and improved yields. Furthermore, the size of the elements is small, which allows for improved aperture ratios, lower power consumption, and higher brightness.

なお、アクティブマトリクス方式以外のものとして、能動素子(アクティブ素子、非線
形素子)を用いないパッシブマトリクス型を用いることも可能である。能動素子(アクテ
ィブ素子、非線形素子)を用いないため、製造工程が少なく、製造コストの低減、又は歩
留まりの向上を図ることができる。能動素子(アクティブ素子、非線形素子)を用いない
ため、開口率を向上させることができ、低消費電力化や高輝度化をはかることができる。
As an alternative to the active matrix type, a passive matrix type that does not use active elements (active elements, nonlinear elements) can also be used. Since no active elements (active elements, nonlinear elements) are used, the number of manufacturing steps is reduced, and it is possible to reduce manufacturing costs and improve yields. Since no active elements (active elements, nonlinear elements) are used, it is possible to improve the aperture ratio, thereby achieving low power consumption and high brightness.

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ド
レイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソ
ースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソ
ースまたはドレインであるかを限定することが困難である。そこで、本書類(明細書、特
許請求の範囲又は図面等)においては、ソース及びドレインとして機能する領域を、ソー
スもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端
子、第2端子と表記する場合がある。あるいは、それぞれを第1の電極、第2の電極と表
記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。
A transistor is an element having at least three terminals including a gate, a drain, and a source, and has a channel region between the drain region and the source region, and can pass a current through the drain region, the channel region, and the source region. Here, the source and the drain vary depending on the structure and operating conditions of the transistor, so it is difficult to determine which is the source or the drain. Therefore, in this document (specification, claims, drawings, etc.), the regions that function as the source and the drain may not be called the source or the drain. In that case, as an example, they may be referred to as the first terminal and the second terminal, respectively. Alternatively, they may be referred to as the first electrode and the second electrode, respectively. Alternatively, they may be referred to as the source region and the drain region.

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第
2端子と表記する場合がある。
The transistor may be an element having at least three terminals including a base, an emitter, and a collector. In this case, the emitter and the collector may be similarly referred to as a first terminal and a second terminal.

なお、ゲートとは、ゲート電極とゲート配線(ゲート線、ゲート信号線、走査線、走査
信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極
とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている
部分の導電膜のことを言う。なお、ゲート電極の一部は、LDD(Lightly Do
ped Drain)領域またはソース領域(またはドレイン領域)と、ゲート絶縁膜を
介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電
極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又
はゲート電極と別の配線とを接続するための配線のことを言う。
The term "gate" refers to the whole including the gate electrode and the gate wiring (also called a gate line, gate signal line, scanning line, scanning signal line, etc.), or a part of them. The term "gate electrode" refers to a conductive film that overlaps the semiconductor forming the channel region with a gate insulating film interposed therebetween. A part of the gate electrode is called an LDD (Lightly Doped) film.
In some cases, the gate wiring may overlap with a gate-insulating film between the gate electrodes of the transistors, between the gate electrodes of the pixels, or between another wiring.

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分(領域、
導電膜、配線等)も存在する。そのような部分(領域、導電膜、配線等)は、ゲート電極
と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、
明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線
の一部とチャネル領域がオーバーラップしている場合、その部分(領域、導電膜、配線等
)はゲート配線として機能しているが、ゲート電極としても機能していることになる。よ
って、そのような部分(領域、導電膜、配線等)は、ゲート電極と呼んでも良いし、ゲー
ト配線と呼んでも良い。
However, there are some areas (regions,
Such a portion (region, conductive film, wiring, etc.) may be called a gate electrode or a gate wiring. In other words, the gate electrode and the gate wiring are
There are also regions that cannot be clearly distinguished. For example, when a part of the extended gate wiring overlaps with the channel region, that part (region, conductive film, wiring, etc.) functions as a gate wiring, but also functions as a gate electrode. Therefore, such a part (region, conductive film, wiring, etc.) may be called either a gate electrode or a gate wiring.

なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島(アイランド)を形成し
てつながっている部分(領域、導電膜、配線等)も、ゲート電極と呼んでも良い。同様に
、ゲート配線と同じ材料で形成され、ゲート配線と同じ島(アイランド)を形成してつな
がっている部分(領域、導電膜、配線等)も、ゲート配線と呼んでも良い。このような部
分(領域、導電膜、配線等)は、厳密な意味では、チャネル領域とオーバーラップしてい
ない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製
造時の仕様等の関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極
またはゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜
、配線等)がある。よって、そのような部分(領域、導電膜、配線等)もゲート電極また
はゲート配線と呼んでも良い。
In addition, a part (region, conductive film, wiring, etc.) formed of the same material as the gate electrode and connected to form the same island as the gate electrode may also be called a gate electrode. Similarly, a part (region, conductive film, wiring, etc.) formed of the same material as the gate wiring and connected to form the same island as the gate wiring may also be called a gate wiring. In the strict sense, such a part (region, conductive film, wiring, etc.) may not overlap with the channel region or may not have the function of connecting to another gate electrode. However, due to the relationship of the specifications at the time of manufacture, there is a part (region, conductive film, wiring, etc.) formed of the same material as the gate electrode or gate wiring and connected to form the same island as the gate electrode or gate wiring. Therefore, such a part (region, conductive film, wiring, etc.) may also be called a gate electrode or gate wiring.

なお、例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲー
ト電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのよ
うな部分(領域、導電膜、配線等)は、ゲート電極とゲート電極とを接続させるための部
分(領域、導電膜、配線等)であるため、ゲート配線と呼んでも良いが、マルチゲートの
トランジスタを1つのトランジスタと見なすこともできるため、ゲート電極と呼んでも良
い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲー
ト配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線等)
は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線
とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料
で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
For example, in a multi-gate transistor, one gate electrode and another gate electrode are often connected by a conductive film made of the same material as the gate electrodes. Such a portion (region, conductive film, wiring, etc.) may be called a gate wiring because it is a portion (region, conductive film, wiring, etc.) for connecting the gate electrodes, but since a multi-gate transistor can also be regarded as one transistor, it may also be called a gate electrode. In other words, a portion (region, conductive film, wiring, etc.) that is made of the same material as the gate electrode or gate wiring and is connected to form the same island as the gate electrode or gate wiring is called a gate wiring.
Furthermore, for example, a conductive film that connects a gate electrode and a gate wiring and is made of a material different from that of the gate electrode or the gate wiring may also be called a gate electrode or a gate wiring.

なお、ゲート端子とは、ゲート電極の部分(領域、導電膜、配線等)または、ゲート電
極と電気的に接続されている部分(領域、導電膜、配線等)について、その一部分のこと
を言う。
Note that the gate terminal refers to a part of a gate electrode (a region, a conductive film, a wiring, etc.) or a part electrically connected to a gate electrode (a region, a conductive film, a wiring, etc.).

なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線等と呼ぶ場合、配線
にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート
線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された
配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと
同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線
、基準電位供給配線等がある。
In addition, when a wiring is referred to as a gate wiring, a gate line, a gate signal line, a scanning line, a scanning signal line, or the like, the gate of a transistor may not be connected to the wiring. In this case, the gate wiring, the gate line, the gate signal line, the scanning line, or the scanning signal line may mean a wiring formed in the same layer as the gate of a transistor, a wiring formed from the same material as the gate of a transistor, or a wiring formed at the same time as the gate of a transistor. Examples include a storage capacitor wiring, a power supply line, a reference potential supply wiring, and the like.

なお、ソースとは、ソース領域とソース電極とソース配線(ソース線、ソース信号線、
データ線、データ信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを
言う。ソース領域とは、P型不純物(ボロンやガリウム等)やN型不純物(リンやヒ素等
)が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が
含まれる領域、いわゆる、LDD(Lightly Doped Drain)領域は、
ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソー
ス領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース
電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジ
スタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続する
ための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
The source includes a source region, a source electrode, and a source wiring (a source line, a source signal line,
The source region refers to the whole or a part of the semiconductor device including the P-type impurity (such as boron or gallium) or N-type impurity (such as phosphorus or arsenic). Therefore, a region that contains only a small amount of P-type or N-type impurity, a so-called LDD (Lightly Doped Drain) region,
It is not included in the source region. The source electrode is a conductive layer formed of a material different from the source region and electrically connected to the source region. However, the source electrode may also be called the source electrode including the source region. The source wiring is a wiring for connecting the source electrodes of each transistor, a wiring for connecting the source electrodes of each pixel, or a wiring for connecting the source electrode to another wiring.

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分(
領域、導電膜、配線等)も存在する。そのような部分(領域、導電膜、配線等)は、ソー
ス電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線
とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソー
ス配線の一部とソース領域とがオーバーラップしている場合、その部分(領域、導電膜、
配線等)はソース配線として機能しているが、ソース電極としても機能していることにな
る。よって、そのような部分(領域、導電膜、配線等)は、ソース電極と呼んでも良いし
、ソース配線と呼んでも良い。
However, there is a portion that functions as both a source electrode and a source wiring (
Such a portion (region, conductive film, wiring, etc.) may be called either a source electrode or a source wiring. In other words, there are also regions where the source electrode and the source wiring cannot be clearly distinguished. For example, when a part of the extended source wiring overlaps with the source region, that portion (region, conductive film, wiring, etc.) may be called either a source electrode or a source wiring.
The portion (region, conductive film, wiring, etc.) functions as a source wiring, but also functions as a source electrode. Therefore, such a portion (region, conductive film, wiring, etc.) may be called either a source electrode or a source wiring.

なお、ソース電極と同じ材料で形成され、ソース電極と同じ島(アイランド)を形成し
てつながっている部分(領域、導電膜、配線等)や、ソース電極とソース電極とを接続す
る部分(領域、導電膜、配線等)も、ソース電極と呼んでも良い。さらに、ソース領域と
オーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ
材料で形成され、ソース配線と同じ島(アイランド)を形成してつながっている領域も、
ソース配線と呼んでも良い。このような部分(領域、導電膜、配線等)は、厳密な意味で
は、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様
等の関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソー
ス配線とつながっている部分(領域、導電膜、配線等)がある。よって、そのような部分
(領域、導電膜、配線等)もソース電極またはソース配線と呼んでも良い。
Note that a portion (region, conductive film, wiring, etc.) that is made of the same material as the source electrode and is connected to the source electrode to form the same island, and a portion (region, conductive film, wiring, etc.) that connects source electrodes to each other may also be called a source electrode. Furthermore, a portion that overlaps with the source region may also be called a source electrode. Similarly, a region that is made of the same material as the source wiring and is connected to the source electrode to form the same island may also be called a source electrode.
It may be called source wiring. Strictly speaking, such a part (region, conductive film, wiring, etc.) may not have the function of connecting to another source electrode. However, due to the specifications at the time of manufacture, there are parts (region, conductive film, wiring, etc.) that are formed of the same material as the source electrode or source wiring and are connected to the source electrode or source wiring. Therefore, such parts (region, conductive film, wiring, etc.) may also be called source electrodes or source wiring.

なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソ
ース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも
良いし、ソース配線と呼んでも良い。
In addition, for example, a conductive film that connects a source electrode and a source wiring and is made of a material different from the source electrode or the source wiring may also be called a source electrode or a source wiring.

なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接
続されている部分(領域、導電膜、配線等)について、その一部分のことを言う。
The source terminal refers to a part of the source region, the source electrode, or a portion electrically connected to the source electrode (a region, a conductive film, a wiring, or the like).

なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線等と呼ぶ場合、
配線にトランジスタのソース(ドレイン)が接続されていない場合もある。この場合、ソ
ース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース
(ドレイン)と同じ層で形成された配線、トランジスタのソース(ドレイン)と同じ材料
で形成された配線またはトランジスタのソース(ドレイン)と同時に成膜された配線を意
味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線等があ
る。
In addition, when referring to a source wiring, a source line, a source signal line, a data line, a data signal line, etc.,
There are cases where the source (drain) of a transistor is not connected to the wiring. In this case, the source wiring, source line, source signal line, data line, and data signal line may mean wiring formed in the same layer as the source (drain) of a transistor, wiring formed from the same material as the source (drain) of a transistor, or wiring formed at the same time as the source (drain) of a transistor. Examples include storage capacitor wiring, power supply wiring, and reference potential supply wiring.

なお、ドレインについては、ソースと同様である。 The drain is the same as the source.

なお、半導体装置とは半導体素子(トランジスタ、ダイオード、サイリスタ等)を含む
回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全
般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と
言う。
Note that a semiconductor device refers to a device having a circuit including a semiconductor element (transistor, diode, thyristor, etc.). Furthermore, any device that can function by utilizing semiconductor characteristics may be called a semiconductor device. Alternatively, a device having a semiconductor material is called a semiconductor device.

なお、表示素子とは、光学変調素子、液晶素子、発光素子、EL素子(有機EL素子、
無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、電気泳動素子、放
電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス(DMD)、等のこ
とを言う。ただし、これに限定されない。
The display element includes an optical modulation element, a liquid crystal element, a light emitting element, an EL element (organic EL element,
This refers to, but is not limited to, an inorganic EL element or an EL element containing organic and inorganic materials), an electron emission element, an electrophoretic element, a discharge element, an optical reflection element, an optical diffraction element, a digital micromirror device (DMD), etc.

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素
子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周
辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の
画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプ
等によって基板上に配置された周辺駆動回路、いわゆる、チップオングラス(COG)で
接続されたICチップ、または、TAB等で接続されたICチップを含んでいても良い。
なお、表示装置は、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタ等が取
り付けられたフレキシブルプリントサーキット(FPC)を含んでもよい。なお、表示装
置は、フレキシブルプリントサーキット(FPC)等を介して接続され、ICチップ、抵
抗素子、容量素子、インダクタ、トランジスタ等が取り付けられたプリント配線基盤(P
WB)を含んでいても良い。なお、表示装置は、偏光板または位相差板等の光学シートを
含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサ等を
含んでいても良い。ここで、バックライトユニットのような照明装置は、導光板、プリズ
ムシート、拡散シート、反射シート、光源(LED、冷陰極管等)、冷却装置(水冷式、
空冷式)等を含んでいても良い。
The display device refers to a device having a display element. The display device may include a plurality of pixels including a display element. The display device may include a peripheral driver circuit for driving the plurality of pixels. The peripheral driver circuit for driving the plurality of pixels may be formed on the same substrate as the plurality of pixels. The display device may include a peripheral driver circuit arranged on a substrate by wire bonding, bumps, or the like, so-called an IC chip connected by chip-on-glass (COG), or an IC chip connected by TAB or the like.
The display device may include a flexible printed circuit (FPC) on which an IC chip, a resistive element, a capacitive element, an inductor, a transistor, etc. are attached. The display device may include a printed wiring board (PWB) on which an IC chip, a resistive element, a capacitive element, an inductor, a transistor, etc. are attached, which is connected via a flexible printed circuit (FPC) or the like.
The display device may include an optical sheet such as a polarizing plate or a retardation plate. The display device may include an illumination device, a housing, an audio input/output device, an optical sensor, etc. Here, an illumination device such as a backlight unit may include a light guide plate, a prism sheet, a diffusion sheet, a reflection sheet, a light source (LED, cold cathode fluorescent lamp, etc.), a cooling device (water-cooled type,
Air-cooled type) may be included.

なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反
射シート、光源(LED、冷陰極管、熱陰極管等)、冷却装置等を有している装置のこと
をいう。
The illumination device refers to a device that includes a backlight unit, a light guide plate, a prism sheet, a diffusion sheet, a reflective sheet, a light source (LED, cold cathode tube, hot cathode tube, etc.), a cooling device, etc.

なお、発光装置とは、発光素子等を有している装置のことをいう。表示素子として発光
素子を有している場合は、発光装置は、表示装置の具体例の一つである。
Note that the light-emitting device refers to a device having a light-emitting element, etc. When a light-emitting element is used as a display element, the light-emitting device is a specific example of a display device.

なお、反射装置とは、光反射素子、光回折素子、光反射電極等を有している装置のこと
をいう。
The reflecting device refers to a device having a light reflecting element, a light diffractive element, a light reflecting electrode, and the like.

なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、
直視型、投写型、透過型、反射型、半透過型等がある。
Note that the liquid crystal display device refers to a display device having a liquid crystal element.
There are direct-view, projection, transmissive, reflective, and semi-transmissive types.

なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例
えば、ソース信号線から画素内への信号の入力を制御するトランジスタ(選択用トランジ
スタ、スイッチング用トランジスタ等と呼ぶことがある)、画素電極に電圧または電流を
供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタ等は、駆動装
置の一例である。さらに、ゲート信号線に信号を供給する回路(ゲートドライバ、ゲート
線駆動回路等と呼ぶことがある)、ソース信号線に信号を供給する回路(ソースドライバ
、ソース線駆動回路等と呼ぶことがある)等は、駆動装置の一例である。
The driving device refers to a device having a semiconductor element, an electric circuit, and an electronic circuit. For example, a transistor that controls the input of a signal from a source signal line into a pixel (sometimes called a selection transistor, a switching transistor, etc.), a transistor that supplies a voltage or current to a pixel electrode, a transistor that supplies a voltage or current to a light-emitting element, etc. are examples of the driving device. Furthermore, a circuit that supplies a signal to a gate signal line (sometimes called a gate driver, a gate line driving circuit, etc.), a circuit that supplies a signal to a source signal line (sometimes called a source driver, a source line driving circuit, etc.), etc. are examples of the driving device.

なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置等
は、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光
装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有し
ている場合がある。
Note that the display device, the semiconductor device, the lighting device, the cooling device, the light-emitting device, the reflecting device, the driving device, and the like may overlap with one another. For example, a display device may include a semiconductor device and a light-emitting device. Alternatively, a semiconductor device may include a display device and a driving device.

なお、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的
に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、AとBと間に別の対象物が介在する場合も含むものとする。
ここで、A、Bは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、等)であるとする。
In addition, when it is explicitly stated that B is formed on A, or B is formed on A, it is not limited to B being formed directly on A. It also includes the case where B is not in direct contact with A, that is, the case where another object is interposed between A and B.
Here, A and B are assumed to be objects (for example, a device, an element, a circuit, a wiring, an electrode, a terminal, a conductive film, a layer, etc.).

従って例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、と明示的に
記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に
直接接して別の層(例えば層Cや層D等)が形成されていて、その上に直接接して層Bが
形成されている場合とを含むものとする。なお、別の層(例えば層Cや層D等)は、単層
でもよいし、複層でもよい。
Therefore, for example, when it is explicitly stated that layer B is formed on layer A (or on layer A), this includes the case where layer B is formed directly on layer A, and the case where another layer (e.g. layer C or layer D, etc.) is formed directly on layer A, and layer B is formed directly on the other layer. The other layer (e.g. layer C or layer D, etc.) may be a single layer or multiple layers.

さらに、Aの上方にBが形成されている、と明示的に記載されている場合についても同
様であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、
という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接し
て別の層(例えば層Cや層D等)が形成されていて、その上に直接接して層Bが形成され
ている場合とを含むものとする。なお、別の層(例えば層Cや層D等)は、単層でもよい
し、複層でもよい。
The same applies to cases where it is explicitly stated that B is formed above A, and this does not necessarily mean that B is directly on top of A, but also includes cases where another object is present between A and B. Therefore, for example, if layer B is formed above layer A,
This includes cases where layer B is formed directly on layer A, and cases where another layer (e.g., layer C or layer D) is formed directly on layer A, and layer B is formed directly on the other layer. The other layer (e.g., layer C or layer D) may be a single layer or multiple layers.

なお、Aの上にBが直接接して形成されている、と明示的に記載する場合は、Aの上に
直接接してBが形成されている場合を含み、AとBと間に別の対象物が介在する場合は含
まないものとする。
In addition, when it is explicitly stated that B is formed directly on A, this includes the case where B is formed directly on A, and does not include the case where another object is interposed between A and B.

なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。 The same applies when B is placed below A, or B is placed below A.

なお、明示的に単数として記載されているものについては、単数であることが望ましい
。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数とし
て記載されているものについては、複数であることが望ましい。ただし、これに限定され
ず、単数であることも可能である。
In addition, when something is explicitly described as singular, it is preferable that it is singular. However, this is not limited, and it is also possible to use plural. Similarly, when something is explicitly described as plural, it is preferable that it is plural. However, this is not limited, and it is also possible to use singular.

本発明により、表示装置の性能を維持しつつ、視野角特性を従来よりも向上させること
ができる。または、本発明により、信頼性の高い表示装置を提供することができる。また
は、本発明により、コントラストの高い表示装置を提供することができる。または、本発
明により、軽量な表示装置を提供することができる。または、本発明により、サイズが小
さい表示装置を提供することができる。または、本発明により、輝度の高い表示装置を提
供することができる。または、本発明により、消費電力の低い表示装置を提供することが
できる。または、本発明により、開口率の高い表示装置を提供することができる。または
、本発明により、製造コストの低い表示装置を提供することができる。
According to the present invention, it is possible to improve the viewing angle characteristics compared to the conventional art while maintaining the performance of the display device. Alternatively, according to the present invention, it is possible to provide a highly reliable display device. Alternatively, according to the present invention, it is possible to provide a display device with high contrast. Alternatively, according to the present invention, it is possible to provide a lightweight display device. Alternatively, according to the present invention, it is possible to provide a display device with a small size. Alternatively, according to the present invention, it is possible to provide a display device with high brightness. Alternatively, according to the present invention, it is possible to provide a display device with low power consumption. Alternatively, according to the present invention, it is possible to provide a display device with a high aperture ratio. Alternatively, according to the present invention, it is possible to provide a display device with low manufacturing costs.

本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路が有する分圧素子を説明する図。1A and 1B are diagrams illustrating a voltage dividing element included in a pixel circuit of a display device of the present invention. 本発明の表示装置を説明する図。1A to 1C are diagrams illustrating a display device of the present invention. 本発明の表示装置の画素の上面レイアウトの一例を説明する図。FIG. 2 is a diagram illustrating an example of a top surface layout of a pixel of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素の上面レイアウトの一例を説明する図。FIG. 2 is a diagram illustrating an example of a top surface layout of a pixel of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を説明する図。FIG. 2 is a diagram illustrating a pixel circuit of a display device of the present invention. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG. 本発明を説明する図。FIG.

(実施の形態1)
本実施の形態では、本発明の液晶表示装置が有する画素回路の構成及び画素回路の動作
について、図面を参照して説明する。本発明の液晶表示装置の画素回路は、一画素に複数
の液晶素子を有し、これらの液晶素子の各々に印加される電圧を異ならせる構成を有して
いる。具体的には、液晶素子に接続された容量素子若しくは抵抗素子の一方、又は双方を
設けて液晶素子に印加される電圧を異ならせる。
(Embodiment 1)
In this embodiment mode, the configuration and operation of a pixel circuit included in a liquid crystal display device of the present invention will be described with reference to the drawings. The pixel circuit of the liquid crystal display device of the present invention has a configuration in which a plurality of liquid crystal elements are included in one pixel, and voltages applied to the liquid crystal elements are made different. Specifically, one or both of a capacitance element and a resistance element are provided connected to the liquid crystal element to make the voltages applied to the liquid crystal element different.

ただし、表示素子は液晶素子に限定されず、様々な表示素子(例えば、発光素子(EL
素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、電子放出素子
)、電気泳動素子等)を用いることができる。
However, the display element is not limited to a liquid crystal element, and various display elements (e.g., light-emitting elements (EL
Elements (EL elements containing organic and inorganic materials, organic EL elements, inorganic EL elements, electron emission elements), electrophoretic elements, etc.) can be used.

本実施の形態を適用できる液晶の動作モードとしては様々なものがある。例えば、TN
(Twisted Nematic)モード、IPS(In-Plane-Switch
ing)モード、FFS(Fringe Field Switching)モード、M
VA(Multi-domain Vertical Alignment)モード、P
VA(Patterned Vertical Alignment)、CPA(Con
tinuous Pinwheel Alignment)モード、ASM(Axial
ly Symmetric aligned Micro-cell)モード、OCB(
Optical Compensated Birefringence)モード、FL
C(Ferroelectric Liquid Crystal)モード、AFLC(
AntiFerroelectric Liquid Crystal)等がある。ただ
し、これに限定されない。なお、CPAモードを適用した液晶はASV(Advance
d Super View)液晶と呼ばれることがある。
There are various operation modes of liquid crystal to which the present embodiment can be applied. For example,
(Twisted Nematic) mode, IPS (In-Plane-Switch
Fringe Field Switching (FFS) mode, M
VA (Multi-domain Vertical Alignment) mode, P
VA (Patterned Vertical Alignment), CPA (Con
Tinuous Pinwheel Alignment mode, ASM (Axial
ly Symmetric aligned Micro-cell) mode, OCB (
Optical Compensated Birefringence) mode, FL
C (Ferroelectric Liquid Crystal) mode, AFLC (
However, there is no limitation to this. The liquid crystal to which the CPA mode is applied is ASV (Advanced Liquid Crystal).
It is sometimes called LC (Substrate-less Liquid Crystal) (Substrate-less Liquid Crystal: 3D Super View).

図1(A)は、本発明の液晶表示装置が有する一画素の構成の一例を示す。画素100
は第1のスイッチ101と、第2のスイッチ102と、第1の液晶素子103と、第2の
液晶素子104と、第3の液晶素子105と、第1の容量素子106と、第2の容量素子
107と、を有する。
FIG. 1A shows an example of the configuration of one pixel in a liquid crystal display device of the present invention.
The liquid crystal display device includes a first switch 101 , a second switch 102 , a first liquid crystal element 103 , a second liquid crystal element 104 , a third liquid crystal element 105 , a first capacitor element 106 , and a second capacitor element 107 .

第1の配線108と、第1の液晶素子103の第1の電極及び第1の容量素子106の
第1の電極とは第1のスイッチ101を介して接続されている。第2の配線109と第2
の液晶素子104の第1の電極及び第2の容量素子107の第1の電極は第2のスイッチ
102を介して接続されている。第1の容量素子106の第2の電極は第2の容量素子1
07の第2の電極及び第3の液晶素子105の第1の電極に接続されている。
The first wiring 108 is connected to the first electrode of the first liquid crystal element 103 and the first electrode of the first capacitor element 106 through the first switch 101.
The first electrode of the liquid crystal element 104 and the first electrode of the second capacitor element 107 are connected via the second switch 102. The second electrode of the first capacitor element 106 is connected to the first electrode of the second capacitor element 107 via the second switch 102.
The second electrode of the third liquid crystal element 107 is connected to a first electrode of the third liquid crystal element 105 .

第1の液晶素子103、第2の液晶素子104及び第3の液晶素子105の第2の電極
は、共通電極111に接続されている。
The second electrodes of the first liquid crystal element 103 , the second liquid crystal element 104 and the third liquid crystal element 105 are connected to a common electrode 111 .

第1の配線108及び第2の配線109は、信号線として機能する。従って、第1の配
線108及び第2の配線109には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていてもよい。
The first wiring 108 and the second wiring 109 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 108 and the second wiring 109. However, this is not limited to this. A constant signal may be supplied regardless of the image.

第1のスイッチ101及び第2のスイッチ102は、スイッチとして機能するものであ
れば特に限定されない。例えばトランジスタを用いることができる。以下、第1のスイッ
チ101及び第2のスイッチ102としてトランジスタを用いる場合について説明する(
図1(B)を参照)。トランジスタを用いる場合には、その極性はPチャネル型でもよい
し、Nチャネル型でもよい。例えば、Nチャネル型トランジスタはゲート・ソース間電圧
(Vgs)がしきい値電圧(Vth)を上回ったとき、ソース・ドレイン間が導通状態に
なるものとする。なお、トランジスタのドレイン・ソース間電圧はVdsと記す。
The first switch 101 and the second switch 102 are not particularly limited as long as they function as switches. For example, transistors can be used. Hereinafter, a case where transistors are used as the first switch 101 and the second switch 102 will be described (
(See FIG. 1B). When a transistor is used, its polarity may be P-channel or N-channel. For example, when the gate-source voltage (V gs ) of an N-channel transistor exceeds the threshold voltage (V th ), the source-drain is brought into a conductive state. The drain-source voltage of a transistor is denoted as V ds .

図1(B)はスイッチとしてNチャネル型トランジスタを用いた場合、図1(C)はス
イッチとしてPチャネル型トランジスタを用いた場合を示す。図1(B)及び(C)にお
いて、第1のスイッチ101N(又は第1のスイッチ101P)及び第2のスイッチ10
2N(又は第2のスイッチ102P)のゲートは第3の配線110に接続されている。第
3の配線110は、走査線として機能する。
1B shows a case where an N-channel transistor is used as a switch, and FIG. 1C shows a case where a P-channel transistor is used as a switch. In FIG. 1B and FIG. 1C, a first switch 101N (or a first switch 101P) and a second switch 10
The gate of 2N (or the second switch 102P) is connected to the third wiring 110. The third wiring 110 functions as a scan line.

なお、図49に示すように走査線を2本有していても良い。図49に示す回路は図8に
示す回路において信号線を2本設けたものと同様である。
It is to be noted that two scanning lines may be provided as shown in Fig. 49. The circuit shown in Fig. 49 is similar to the circuit shown in Fig. 8 except that two signal lines are provided.

なお、スイッチとしてPチャネル型トランジスタを用いた場合は図1にのみ示している
が、これに限定されない。他の図においても、トランジスタの少なくとも1つをPチャネ
ル型トランジスタに置き換えることができる。
Note that although the case where P-channel transistors are used as switches is shown only in Fig. 1, this is not limiting. In other figures as well, at least one of the transistors can be replaced with a P-channel transistor.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1の配線108及び第2の配線109には、ビデオ信号が入力されている。第3の配
線110には走査信号が入力されている。走査信号はHレベル又はLレベルのデジタル電
圧信号である。第1のスイッチ101がNチャネル型トランジスタの場合、走査信号のH
レベルは第1のスイッチ101及び第2のスイッチ102をオンできる電位であり、走査
信号のLレベルは第1のスイッチ101及び第2のスイッチ102をオフできる電位であ
る。あるいは、第1のスイッチ101及び第2のスイッチ102がPチャネル型トランジ
スタの場合、走査信号のHレベルは第1のスイッチ101及び第2のスイッチ102をオ
フできる電位であり、走査信号のLレベルは第1のスイッチ101及び第2のスイッチ1
02をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、これに
限定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でもよい
。そして、このビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走
査信号のHレベルよりも低く、走査信号のLレベルよりも高い電位であることが望ましい
A video signal is input to the first wiring 108 and the second wiring 109. A scanning signal is input to the third wiring 110. The scanning signal is a digital voltage signal of H level or L level. When the first switch 101 is an N-channel transistor, the H level of the scanning signal
The high level of the scanning signal is a potential that can turn on the first switch 101 and the second switch 102, and the low level of the scanning signal is a potential that can turn off the first switch 101 and the second switch 102. Alternatively, when the first switch 101 and the second switch 102 are P-channel transistors, the high level of the scanning signal is a potential that can turn off the first switch 101 and the second switch 102, and the low level of the scanning signal is a potential that can turn off the first switch 101 and the second switch 102.
02 can be turned on. The video signal is an analog voltage. However, the present invention is not limited to this, and the video signal may be a digital voltage. Alternatively, the video signal may be a current. The current of the video signal may be either analog or digital. It is desirable that the video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

画素100の動作について、第1のスイッチ101及び第2のスイッチ102がオンし
ている場合と、第1のスイッチ101及び第2のスイッチ102がオフしている場合とに
分けて説明する。
The operation of the pixel 100 will be described separately for a case where the first switch 101 and the second switch 102 are on and a case where the first switch 101 and the second switch 102 are off.

第1のスイッチ101がオンしている場合には、第1の配線108と、第1の液晶素子
103の第1の電極(画素電極)及び第1の容量素子106の第1の電極とが電気的に接
続される。第2のスイッチ102がオンしている場合には、第2の配線109と、第2の
液晶素子104の第1の電極(画素電極)及び第2の容量素子107の第1の電極とが電
気的に接続される。従って、ビデオ信号は、第1の配線108から第1の液晶素子103
の第1の電極(画素電極)及び第1の容量素子106の第1の電極に入力される。または
、ビデオ信号は第2の配線109から第2の液晶素子104の第1の電極(画素電極)及
び第2の容量素子107の第1の電極に入力される。従って、第1の液晶素子103に入
力される信号の電位V103は第1の配線108から入力される電位に概ね等しく、第2
の液晶素子104に入力される信号の電位V104は第2の配線109から入力される電
位に概ね等しい。また、第3の液晶素子105の第1の電極の電位V105は第1の容量
素子106と第2の容量素子107とによって、分圧された値となる。ここで、第1の容
量素子106の容量値をC106、第2の容量素子107の容量値をC107とする。す
ると、V105=ΔV×C107/(C106+C107)+V103となる。ここで、
ΔV=V104―V103である。ただし、各容量素子に、初期電荷が無い場合である。
ここで、C106とC107とが同じ大きさである場合、V105は、V103とV10
の和の半分になる。ここで共通電極の電位を0とすると、第1の液晶素子に印加される
電圧はV103、第2の液晶素子に印加される電圧はV104、第3の液晶素子に印加さ
れる電圧はV105=(V103+V104)/2と表される。第1の配線108から入
力される信号と第2の配線109から入力される信号の電位を異ならせると、各々の液晶
素子に印加される電圧を異ならせることができ、各々の配向状態を異ならせることができ
る。そのため、第1の配線108から入力される信号と第2の配線109から入力される
信号は異なる電位とすることが好ましい。
When the first switch 101 is on, the first wiring 108 is electrically connected to the first electrode (pixel electrode) of the first liquid crystal element 103 and the first electrode of the first capacitor element 106. When the second switch 102 is on, the second wiring 109 is electrically connected to the first electrode (pixel electrode) of the second liquid crystal element 104 and the first electrode of the second capacitor element 107. Therefore, a video signal is transmitted from the first wiring 108 to the first liquid crystal element 103.
The video signal is input to the first electrode (pixel electrode) of the second liquid crystal element 104 and the first electrode of the first capacitor element 106 from the second wiring 109. Alternatively, the video signal is input to the first electrode (pixel electrode) of the second liquid crystal element 104 and the first electrode of the second capacitor element 107 from the second wiring 109. Therefore, the potential V103 of the signal input to the first liquid crystal element 103 is approximately equal to the potential input from the first wiring 108,
The potential V104 of the signal input to the third liquid crystal element 104 is approximately equal to the potential input from the second wiring 109. The potential V105 of the first electrode of the third liquid crystal element 105 is a value obtained by dividing the potential between the first capacitor 106 and the second capacitor 107. Here, the capacitance value of the first capacitor 106 is C106 , and the capacitance value of the second capacitor 107 is C107 . Then, V105 =ΔV× C107 /( C106 + C107 )+ V103 . Here,
ΔV=V 104 −V 103 , where each capacitance element has no initial charge.
Here, when C 106 and C 107 are the same size, V 105 is equal to V 103 and V 10
4. Here, when the potential of the common electrode is 0, the voltage applied to the first liquid crystal element is expressed as V 103 , the voltage applied to the second liquid crystal element is expressed as V 104 , and the voltage applied to the third liquid crystal element is expressed as V 105 = (V 103 + V 104 )/2. By making the potential of the signal input from the first wiring 108 and the potential of the signal input from the second wiring 109 different, the voltage applied to each liquid crystal element can be made different, and each alignment state can be made different. Therefore, it is preferable that the signal input from the first wiring 108 and the signal input from the second wiring 109 have different potentials.

このように、電位の異なる2つの信号を供給し、容量素子を用いることによって、画素
内部で電圧を分割し、2つの信号の中間の電圧(第3の電圧)を作り出すことができる。
そして、第3の電圧を第3の液晶素子105に印加することによって、液晶を容易に制御
することができる。更に、第3の電圧は、第1の液晶素子103に印加される電圧と、第
2の液晶素子104に印加される電圧との間の電圧である。そのため、どのような階調を
表示する場合であっても、適切な階調を表示することができる。また、画像信号の極性が
正極(共通電極よりも画像信号の方が高い場合)の場合でも、負極(共通電極よりも画像
信号の方が低い場合)の場合でも、適切な階調を表示することができる。
In this way, by supplying two signals with different potentials and using a capacitive element, it is possible to divide the voltage inside the pixel and generate a voltage (third voltage) that is intermediate between the two signals.
Then, by applying the third voltage to the third liquid crystal element 105, the liquid crystal can be easily controlled. Furthermore, the third voltage is a voltage between the voltage applied to the first liquid crystal element 103 and the voltage applied to the second liquid crystal element 104. Therefore, no matter what kind of gradation is to be displayed, an appropriate gradation can be displayed. Furthermore, no matter whether the polarity of the image signal is positive (when the image signal is higher than the common electrode) or negative (when the image signal is lower than the common electrode), an appropriate gradation can be displayed.

更に、走査線、信号線及びトランジスタ等の増加を抑えて、第3の電圧を作り出して第
3の液晶素子105を制御することができる。これにより開口率を高くすることができ、
消費電力を低減することができる。また、画素のレイアウトも余裕をもって配置すること
ができるため、製造工程にて発生した粉塵等によって起こりうるショート等の不良を低減
する事ができ、歩留まりが向上する。その結果、製造コストを低減することができる。ま
た、第3の液晶素子を制御するための信号線として機能する配線を新たに設けることなく
第3の液晶素子105を制御できるため、ガラス基板と、外付けの駆動回路との接続点数
が増加しない。その結果、高い信頼性を保つことができる。
Furthermore, the third voltage can be generated to control the third liquid crystal element 105 while suppressing an increase in the number of scanning lines, signal lines, transistors, etc. This makes it possible to increase the aperture ratio.
Power consumption can be reduced. In addition, since the layout of pixels can be arranged with a margin, defects such as short circuits that may occur due to dust generated in the manufacturing process can be reduced, and the yield is improved. As a result, manufacturing costs can be reduced. In addition, since the third liquid crystal element 105 can be controlled without providing new wiring that functions as a signal line for controlling the third liquid crystal element, the number of connection points between the glass substrate and an external driver circuit does not increase. As a result, high reliability can be maintained.

なお、第1の容量素子106と第2の容量素子107とは、容量値は概ね等しいことが
望ましい。二つの容量素子の容量値が概ね等しいことによって、分圧された電位は、二つ
の容量素子に供給される電位の中間値となる。もし、容量値に差があれば、どちらかの電
位に偏ってしまい、均等に液晶素子を制御することができない。したがって、第1の容量
素子106の容量値と第2の容量素子107の容量値は概ね等しいことが望ましい。ただ
し、これに限定されない。
It is preferable that the capacitance values of the first capacitor 106 and the second capacitor 107 are approximately equal. When the capacitance values of the two capacitors are approximately equal, the divided potential becomes an intermediate value of the potentials supplied to the two capacitors. If there is a difference in the capacitance values, the potential will be biased toward one of the potentials, and the liquid crystal element cannot be controlled uniformly. Therefore, it is preferable that the capacitance value of the first capacitor 106 and the capacitance value of the second capacitor 107 are approximately equal. However, this is not limiting.

第1のスイッチ101がオフしている場合には、第1の配線108と、第1の液晶素子
103の第1の電極(画素電極)及び第1の容量素子106の第1の電極とが電気的に遮
断される。第2のスイッチ102がオフしている場合には、第2の配線109と、第2の
液晶素子104の第1の電極(画素電極)及び第2の容量素子107の第1の電極とが電
気的に遮断される。従って、第1の液晶素子103の第1の電極、第1の容量素子106
の第1の電極、第2の液晶素子104の第1の電極及び第2の容量素子107の第1の電
極は浮遊状態となる。そして、第3の液晶素子105は、第1の液晶素子103とは、第
1の容量素子106を介して接続されている。しかし、電荷保存則のため、第3の液晶素
子105に保存された電荷は、第1の液晶素子103の方に漏れることはない。同様に、
第3の液晶素子105は、第2の液晶素子104とは、第2の容量素子107を介して接
続されている。しかし、電荷保存則のため、第3の液晶素子105に保存された電荷は、
第2の液晶素子104の方に漏れることはない。従って、第1乃至第3の液晶素子は、直
前に入力された信号の電位が保持されることになる。
When the first switch 101 is off, the first wiring 108 is electrically disconnected from the first electrode (pixel electrode) of the first liquid crystal element 103 and the first electrode of the first capacitor 106. When the second switch 102 is off, the second wiring 109 is electrically disconnected from the first electrode (pixel electrode) of the second liquid crystal element 104 and the first electrode of the second capacitor 107. Therefore, the first electrode of the first liquid crystal element 103 and the first capacitor 106 are electrically disconnected from each other.
The first electrode of the third liquid crystal element 105, the first electrode of the second liquid crystal element 104, and the first electrode of the second capacitor element 107 are in a floating state. The third liquid crystal element 105 is connected to the first liquid crystal element 103 via the first capacitor element 106. However, due to the law of conservation of charge, the charge stored in the third liquid crystal element 105 does not leak to the first liquid crystal element 103. Similarly,
The third liquid crystal element 105 is connected to the second liquid crystal element 104 via the second capacitor element 107. However, due to the law of conservation of charge, the charge stored in the third liquid crystal element 105 is
There is no leakage to the second liquid crystal element 104. Therefore, the first to third liquid crystal elements hold the potential of the signal that was input immediately before.

なお、第1の液晶素子103、第2の液晶素子104及び第3の液晶素子105はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 103, the second liquid crystal element 104, and the third liquid crystal element 105 have transmittances according to a video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

なお、各液晶素子は、複数に分割されていてもよい。例えば、第3の液晶素子105が
第3の液晶素子105aと第4の液晶素子105bの2つに分割されている場合を図11
に示す。同様に、第1の液晶素子103及び第2の液晶素子104についても、複数個に
分割されていてもよい。なお、図1以外の図についても同様である。
Each liquid crystal element may be divided into a plurality of elements. For example, the third liquid crystal element 105 may be divided into two elements, a third liquid crystal element 105a and a fourth liquid crystal element 105b, as shown in FIG.
Similarly, the first liquid crystal element 103 and the second liquid crystal element 104 may also be divided into a plurality of pieces. This also applies to the figures other than FIG.

なお、図1及び図11において、第1のスイッチ101と第2のスイッチ102がトラ
ンジスタである場合、これらのゲートは、第3の配線110に接続されている。しかし、
これに限定されない。第1のスイッチ101のゲートと、第2のトランジスタのゲートと
は、別々の配線に接続されていてもよい(図49を参照)。これらは図1及び図11以外
の図についても同様である。
1 and 11, when the first switch 101 and the second switch 102 are transistors, their gates are connected to a third wiring 110.
The gate of the first switch 101 and the gate of the second transistor may be connected to different wirings (see FIG. 49). The same applies to figures other than FIG. 1 and FIG. 11.

なお、図1及び図11において、第1のスイッチ101と、第2のスイッチ102とは
、異なる信号線に接続されているが、これに限定されない。図8又は図17に示すように
、第1のスイッチ101と、第2のスイッチ102とは、同じ配線に接続されていても良
い。これらは図1及び図11以外の図についても同様である。
1 and 11, the first switch 101 and the second switch 102 are connected to different signal lines, but this is not limited to this. As shown in Fig. 8 or 17, the first switch 101 and the second switch 102 may be connected to the same wiring. This also applies to figures other than Fig. 1 and 11.

なお、液晶素子は電圧保持特性を示すがその保持率は100%ではない。そのため、図
1及び図11において、各液晶素子に、保持容量となる容量素子(以下、単に保持容量と
いう。)を配置することで電圧を保持してもよい。保持容量は全ての液晶素子に対して配
置してもよいし、一部の液晶素子のみに配置してもよい。保持容量は、各画素電極と、こ
れに接続される容量線として機能する配線との間に配置する。各保持容量は、異なる容量
線に接続されていてもよいし、同一の容量線に接続されていてもよい。または、一部の保
持容量が同一の容量線に接続され、その他の保持容量が異なる容量線に接続されていても
よい。また、容量線は、別の画素と共用してもよい。例えば、1つ前の行の画素と、1つ
後の行の画素とで、共用することができる。異なる画素間で容量線を共用することで配線
数を減らすことができ、開口率を向上させることができる。また、容量線は、走査線と共
用してもよい。容量線を走査線と共用すると配線数を減らすことができ、開口率を向上さ
せることができる。容量線を走査線と共用する場合には、隣接する行の画素(1つ前の行
の画素)の走査線を用いることが望ましい。なぜなら、i-1番目の行(1つ前の行)は
、i番目の行の画素を選択しているとき、既に信号の選択が終了しているためである。な
お、液晶が、IPS又はFFS等の場合、共通電極は、トランジスタが形成されている基
板に配置されている。したがって、容量線は共通電極と共用してもよい。容量線を共通電
極と共用すると、配線数を減らすことができ、開口率を向上させることができる。なお、
保持容量は、図11における液晶素子と同様、複数に分割されていてもよい。これらは図
1及び図11以外の図についても同様である。
In addition, the liquid crystal element shows a voltage retention characteristic, but the retention rate is not 100%. Therefore, in FIG. 1 and FIG. 11, a capacitive element (hereinafter simply referred to as a retention capacitance) that becomes a retention capacitance may be arranged in each liquid crystal element to retain the voltage. The retention capacitance may be arranged for all liquid crystal elements, or may be arranged only for some liquid crystal elements. The retention capacitance is arranged between each pixel electrode and a wiring that functions as a capacitance line connected thereto. Each retention capacitance may be connected to a different capacitance line, or may be connected to the same capacitance line. Alternatively, some retention capacitances may be connected to the same capacitance line, and other retention capacitances may be connected to different capacitance lines. In addition, the capacitance line may be shared with another pixel. For example, it can be shared between a pixel in the previous row and a pixel in the next row. By sharing the capacitance line between different pixels, the number of wirings can be reduced, and the aperture ratio can be improved. In addition, the capacitance line may be shared with a scanning line. By sharing the capacitance line with the scanning line, the number of wirings can be reduced, and the aperture ratio can be improved. When the capacitance line is shared with the scanning line, it is desirable to use the scanning line of the adjacent row of pixels (the pixel in the previous row). This is because the signal selection for the i-1th row (the row previous to the i-1th row) has already been completed when the pixel in the i-th row is selected. Note that, when the liquid crystal is IPS or FFS, the common electrode is disposed on the substrate on which the transistors are formed. Therefore, the capacitance line may be shared with the common electrode. Sharing the capacitance line with the common electrode makes it possible to reduce the number of wirings and improve the aperture ratio. Note that,
The storage capacitor may be divided into a plurality of parts, similarly to the liquid crystal element in Fig. 11. This also applies to figures other than Fig. 1 and Fig. 11.

次に、上述した図1の画素100を有する表示装置について図31を参照して説明する
Next, a display device having the pixel 100 shown in FIG. 1 will be described with reference to FIG.

表示装置は、信号線駆動回路1911、走査線駆動回路1912及び画素部1913を
有する。画素部1913には、信号線駆動回路1911から列方向に伸張して配置された
第1の配線S1_1~Sm_1、第2の配線S1_2~Sm_2及び走査線駆動回路19
12から行方向に伸張して配置された第3の配線G1~Gn、並びにマトリクス状に配置
された画素1914を有する。第1及び第2の配線は信号線として機能する。第3の配線
は走査線として機能する。そして、各画素1914は、第1の配線Sj_1(信号線S1
_1~Sm_1のうちいずれか一)、第2の配線Sj_2(信号線S1_2~Sm_2の
うちいずれか一)及び第3の配線Gi(走査線G1~Gnのうちいずれか一)と接続され
ている。
The display device includes a signal line driver circuit 1911, a scanning line driver circuit 1912, and a pixel portion 1913. The pixel portion 1913 includes first wirings S1_1 to Sm_1, second wirings S1_2 to Sm_2, and a scanning line driver circuit 1912. The first wirings S1_1 to Sm_1, second wirings S1_2 to Sm_2, and a scanning line driver circuit 1912 are arranged to extend in the column direction from the signal line driver circuit 1911.
The pixel 1914 has third wirings G1 to Gn arranged extending in the row direction from the pixel 1912, and pixels 1914 arranged in a matrix. The first and second wirings function as signal lines. The third wiring functions as a scanning line. Each pixel 1914 is connected to the first wiring Sj_1 (signal line S1
1, a second wiring Sj_2 (one of the signal lines S1_2 to Sm_2), and a third wiring Gi (one of the scanning lines G1 to Gn).

なお、第1の配線Sj_1、第2の配線Sj_2、第3の配線Giは、それぞれ図1に
おける第1の配線108、第2の配線109、第3の配線110に相当する。
Note that the first wiring Sj_1, the second wiring Sj_2, and the third wiring Gi correspond to the first wiring 108, the second wiring 109, and the third wiring 110 in FIG. 1, respectively.

走査線駆動回路1912から出力される信号により、動作させる画素の行を選択すると
、同じ行に属するそれぞれの画素が同時に選択される。選択された行の画素に信号線駆動
回路1911から出力されたビデオ信号を書き込む。このとき、それぞれの画素の輝度デ
ータに応じた電位が第1の配線S1_1~Sm_1及び第2の配線S1_2~Sm_2に
供給される。
When a row of pixels to be operated is selected by a signal output from the scanning line driver circuit 1912, each pixel belonging to the same row is selected at the same time. A video signal output from the signal line driver circuit 1911 is written to the pixels of the selected row. At this time, a potential corresponding to the luminance data of each pixel is supplied to the first wirings S1_1 to Sm_1 and the second wirings S1_2 to Sm_2.

例えばi行目のデータ書き込み期間を終えるとi+1行目に属する画素へ信号の書き込
みを行う。そして、i行目においてデータ書き込み期間を終えた画素は、信号に応じた透
過率となる。
For example, when the data write period for the i-th row is completed, a signal is written to the pixels in the (i+1)-th row. Then, the pixels in the i-th row for which the data write period has been completed have a transmittance according to the signal.

なお、信号線駆動回路1911または走査線駆動回路1912は、複数個配置されてい
てもよい。例えば、第1の配線Sj_1(信号線S1_1~Sm_1のうちいずれか一)
は、第1の信号線駆動回路で駆動し、第2の配線Sj_2(信号線S1_2~Sm_2の
うちいずれか一)は、第2の信号線駆動回路で駆動してもよい。その場合、画素部191
3を挟んで、上下に、第1の信号線駆動回路および第2の信号線駆動回路を配置してもよ
い。例えば、基板の主表面上の一辺側に第1の信号線駆動回路を配置し、対向する他の一
辺側に第2の信号線駆動回路を配置し、2つの信号線駆動回路で挟まれた領域に画素部1
913を配置してもよい。
Note that a plurality of signal line driver circuits 1911 or a plurality of scanning line driver circuits 1912 may be arranged. For example, the first wiring Sj_1 (one of the signal lines S1_1 to Sm_1)
The pixel portion 191 may be driven by a first signal line driver circuit, and the second wiring Sj_2 (one of the signal lines S1_2 to Sm_2) may be driven by a second signal line driver circuit.
For example, the first signal line driver circuit may be disposed on one side of the main surface of the substrate, the second signal line driver circuit may be disposed on the other opposite side, and the pixel section 1 may be disposed in the region between the two signal line driver circuits.
913 may be placed.

なお、液晶材料の劣化やちらつき(フリッカ)等の表示ムラを抑制するために、一定期
間毎に液晶容量における共通電極の電位(コモン電位)に対して画素電極に印加される電
圧の極性を反転させて駆動させる反転駆動を用いることが好ましい。本明細書において、
共通電極より画素電極の電位の方が高い場合には正極性の電圧が、画素電極より対向電極
の電位の方が高い場合には負極性の電圧が液晶容量に印加されたと表記する。また、液晶
容量に正極性の電圧が印加される際に信号線より入力される画像信号を正極性の信号とし
、負極性の電圧が印加される際に信号線より入力される画像信号を負極性の信号として表
記する。なお、反転駆動の例としては、フレーム反転駆動をはじめ、ソースライン反転駆
動、ゲートライン反転駆動、ドット反転駆動等が挙げられる。
In order to suppress deterioration of the liquid crystal material and display unevenness such as flickering, it is preferable to use an inversion drive in which the polarity of the voltage applied to the pixel electrode is inverted with respect to the potential of the common electrode (common potential) in the liquid crystal capacitance at regular intervals.
When the potential of the pixel electrode is higher than that of the common electrode, a positive voltage is applied to the liquid crystal capacitance, and when the potential of the counter electrode is higher than that of the pixel electrode, a negative voltage is applied to the liquid crystal capacitance. In addition, when a positive voltage is applied to the liquid crystal capacitance, an image signal input from a signal line is expressed as a positive signal, and when a negative voltage is applied, an image signal input from a signal line is expressed as a negative signal. Examples of inversion driving include frame inversion driving, source line inversion driving, gate line inversion driving, and dot inversion driving.

フレーム反転駆動とは、1フレーム期間毎に液晶容量に印加される電圧の極性を反転さ
せる駆動方法である。なお、1フレーム期間とは、1画素分の画像を表示する期間に相当
し、その期間には特に限定はないが、画像をみる人がちらつき(フリッカ)を感じないよ
うに少なくとも1/60秒以下とすることが好ましい。
Frame inversion driving is a driving method in which the polarity of the voltage applied to the liquid crystal capacitance is inverted every frame period. Note that one frame period corresponds to a period during which an image for one pixel is displayed, and although there is no particular limit to this period, it is preferable that the period be at least 1/60 seconds or less so that the person viewing the image does not perceive flickering.

また、ソースライン反転駆動とは、同一の信号線に接続された画素に属する液晶容量に
印加される電圧の極性を、隣接する信号線に接続された画素に属する液晶容量に対し反転
させ、さらに各画素に対しフレーム反転を行う駆動方法である。一方、ゲートライン反転
駆動とは、走査線として機能する同一の配線に接続された画素に属する液晶容量に印加さ
れる電圧の極性を、隣接する走査線に接続された画素に属する液晶容量に対し反転させ、
さらに各画素に対しフレーム反転を行う駆動方法である。
Source line inversion driving is a driving method in which the polarity of the voltage applied to the liquid crystal capacitance of pixels connected to the same signal line is inverted with respect to the liquid crystal capacitance of pixels connected to an adjacent signal line, and frame inversion is performed for each pixel. Meanwhile, gate line inversion driving is a driving method in which the polarity of the voltage applied to the liquid crystal capacitance of pixels connected to the same wiring functioning as a scanning line is inverted with respect to the liquid crystal capacitance of pixels connected to an adjacent scanning line,
Furthermore, this is a driving method in which frame inversion is performed for each pixel.

また、ドット反転駆動とは、隣接する画素間で液晶容量に印加される電圧の極性を反転
させる駆動方法であり、ソースライン反転駆動とゲートライン反転駆動を組み合わせた駆
動方法である。
Moreover, dot inversion driving is a driving method in which the polarity of the voltage applied to the liquid crystal capacitance between adjacent pixels is inverted, and is a driving method that combines source line inversion driving and gate line inversion driving.

ところで、上記のフレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動等を採用した場合、信号線に書き込まれる画像信号に必要となる電位の幅
は、反転駆動を行わない場合に比べて2倍となる。そのため、これを解消するためにフレ
ーム反転駆動やゲートライン反転駆動の場合、さらに対向電極の電位を反転させるコモン
反転駆動を採用することもある。
By the way, the above-mentioned frame inversion driving, source line inversion driving, gate line inversion driving,
When dot inversion driving or the like is adopted, the width of the potential required for the image signal written to the signal line becomes twice as large as when inversion driving is not performed. Therefore, in order to solve this problem, when using frame inversion driving or gate line inversion driving, common inversion driving, which further inverts the potential of the opposing electrode, may be adopted.

コモン反転駆動とは液晶容量に印加される極性の反転と同期して共通電極の電位を変化
させる駆動方法であり、コモン反転駆動を行うことによって信号線に書き込まれる画像信
号に必要となる電位の幅を低減させることができる。
Common inversion driving is a driving method in which the potential of the common electrode is changed in synchronization with the reversal of polarity applied to the liquid crystal capacitance, and by performing common inversion driving, the potential width required for the image signal written to the signal line can be reduced.

また、一画素に上述した画素構成を複数有していても良い。例えば、一画素が複数のサ
ブ画素を有し、これら複数のサブ画素を用いて一つの画素の階調を表現するようにすると
よい。異なるサブ画素に接続されている信号線はサブ画素間で共有して用いられていても
よい。なお、サブ画素に接続される容量線の各々に異なる電位を供給することで、それぞ
れのサブ画素に属する液晶容量に異なる電圧を印加することもできる。このようにして、
それぞれのサブ画素における液晶の配向の違いを利用して、さらに視野角を向上させるこ
とも可能となる。
Furthermore, one pixel may have a plurality of the pixel configurations described above. For example, one pixel may have a plurality of sub-pixels, and the gradation of one pixel may be expressed using these sub-pixels. Signal lines connected to different sub-pixels may be shared between the sub-pixels. It is also possible to apply different voltages to the liquid crystal capacitances belonging to the respective sub-pixels by supplying different potentials to the capacitance lines connected to the sub-pixels. In this way,
By utilizing the difference in the orientation of the liquid crystal in each sub-pixel, it is possible to further improve the viewing angle.

なお、図1では、保持容量を明記していないが、上述のように保持容量を配置すること
が望ましい。保持容量を配置することにより、液晶素子の漏れ電流の影響を低減すること
ができ、電位を保持しやすくすることができる。また、フィードスルー等のようなスイッ
チングノイズの影響を低減することもできる。そこで、保持容量を図示する場合の一例と
して、図1の回路に保持容量を配置した場合を図16に示す。
Although the storage capacitor is not clearly shown in FIG. 1, it is desirable to arrange the storage capacitor as described above. By arranging the storage capacitor, the influence of leakage current of the liquid crystal element can be reduced, and the potential can be easily maintained. In addition, the influence of switching noise such as feedthrough can be reduced. Therefore, as an example of a case where a storage capacitor is illustrated, a case where a storage capacitor is arranged in the circuit of FIG. 1 is shown in FIG. 16.

図16において、画素400は、第1のスイッチ401と、第2のスイッチ402と、
第1の液晶素子403と、第2の液晶素子404と、第3の液晶素子405と、第1の容
量素子406と、第2の容量素子407と、第3の容量素子408と、第4の容量素子4
09と、第5の容量素子417と、を有する。
In FIG. 16, a pixel 400 includes a first switch 401, a second switch 402, and
A first liquid crystal element 403, a second liquid crystal element 404, a third liquid crystal element 405, a first capacitor element 406, a second capacitor element 407, a third capacitor element 408, and a fourth capacitor element 409.
09 and a fifth capacitor 417.

第1の配線410は、第1のスイッチ401を介して第1の液晶素子403の第1の電
極、第1の容量素子406の第1の電極及び第2の容量素子407の第1の電極に接続さ
れている。第2の配線411は、第2のスイッチ402を介して第2の液晶素子404の
第1の電極、第3の容量素子408の第1の電極及び第4の容量素子409の第1の電極
に接続されている。第1の容量素子406の第2の電極と第3の容量素子408の第2の
電極は第3の液晶素子405の第1の電極と第5の容量素子417の第1の電極に接続さ
れている。第2の容量素子407の第2の電極は第4の配線413に接続され、第4の容
量素子409の第2の電極は第5の配線414に接続されている。第5の容量素子417
の第2の電極は第6の配線415に接続されている。
The first wiring 410 is connected to the first electrode of the first liquid crystal element 403, the first electrode of the first capacitor 406, and the first electrode of the second capacitor 407 through the first switch 401. The second wiring 411 is connected to the first electrode of the second liquid crystal element 404, the first electrode of the third capacitor 408, and the first electrode of the fourth capacitor 409 through the second switch 402. The second electrode of the first capacitor 406 and the second electrode of the third capacitor 408 are connected to the first electrode of the third liquid crystal element 405 and the first electrode of the fifth capacitor 417. The second electrode of the second capacitor 407 is connected to the fourth wiring 413, and the second electrode of the fourth capacitor 409 is connected to the fifth wiring 414. The fifth capacitor 417
The second electrode of the second electrode is connected to a sixth wiring 415 .

第1の液晶素子403、第2の液晶素子404及び第3の液晶素子405の第2の電極
は、共通電極416に接続されている。
The second electrodes of the first liquid crystal element 403 , the second liquid crystal element 404 , and the third liquid crystal element 405 are connected to a common electrode 416 .

第1の配線410及び第2の配線411は、信号線として機能する。したがって、第1
の配線410及び第2の配線411には、通常、画像信号が供給される。ただし、これに
限定されない。画像によらず、一定の信号が供給されていてもよい。第3の配線412は
走査線として機能する。第4の配線413、第5の配線414及び第6の配線415は容
量線として機能する。
The first wiring 410 and the second wiring 411 function as signal lines.
An image signal is usually supplied to the first wiring 410 and the second wiring 411. However, this is not limiting. A constant signal may be supplied regardless of the image. The third wiring 412 functions as a scan line. The fourth wiring 413, the fifth wiring 414, and the sixth wiring 415 function as capacitance lines.

第1のスイッチ401及び第2のスイッチ402はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。以下、第1のスイッ
チ401及び第2のスイッチ402としてトランジスタを用いる場合について説明する。
トランジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でも
よい。
The first switch 401 and the second switch 402 are not particularly limited as long as they function as switches. For example, transistors can be used. Hereinafter, a case in which transistors are used as the first switch 401 and the second switch 402 will be described.
When a transistor is used, the polarity may be either P-channel type or N-channel type.

図16(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図16
(B)において、第1のスイッチ401N及び第2のスイッチ402Nのゲートは第3の
配線412に接続されている。第3の配線760は、走査線として機能する。
FIG. 16B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 401N and the second switch 402N are connected to a third wiring 412. The third wiring 760 functions as a scan line.

なお、図16のように、全ての液晶素子に保持容量を配置してもよいが、これに限定さ
れない。例えば、図7に示すように、一部の液晶素子にのみ、保持容量を配置してもよい
。なお、各保持容量は、それぞれ異なる容量線に接続されていてもよいし、同一の容量線
に接続されていてもよいし、一部が同一で、一部が異なる容量線に接続されていてもよい
。また、容量線は、別の画素と共用してもよい。例えば、1つ前の行の画素と、1つ後の
行の画素とで、共用することができる。異なる画素間で容量線を共用すると配線数を減ら
すことができ、開口率を向上させることができる。または、容量線は、走査線と共用して
もよい。容量線を走査線と共用すると配線数を減らすことができ、開口率を向上させるこ
とができる。容量線を走査線と共用する場合には、隣接する画素(1つ前の行の画素)の
走査線を用いることが望ましい。なぜなら、i-1番目の行(1つ前の行)は、i番目の
行の画素を選択しているとき、既に信号の選択が終了しているためである。なお、液晶が
、IPS、FFS等の場合、共通電極は、トランジスタが形成されている基板に配置され
ている。したがって、容量線は、共通電極と共用してもよい。容量線を共通電極と共用す
ると、配線数を減らすことができ、開口率を向上させることができる。
As shown in FIG. 16, a storage capacitor may be arranged in all the liquid crystal elements, but this is not limited thereto. For example, as shown in FIG. 7, a storage capacitor may be arranged in only some of the liquid crystal elements. Each storage capacitor may be connected to a different capacitance line, or may be connected to the same capacitance line, or some may be connected to the same capacitance line and some may be connected to different capacitance lines. The capacitance line may be shared with another pixel. For example, it may be shared by a pixel in the previous row and a pixel in the next row. Sharing a capacitance line between different pixels can reduce the number of wirings and improve the aperture ratio. Alternatively, the capacitance line may be shared with a scanning line. Sharing a capacitance line with a scanning line can reduce the number of wirings and improve the aperture ratio. When a capacitance line is shared with a scanning line, it is desirable to use the scanning line of an adjacent pixel (pixel in the previous row). This is because the i-1th row (the previous row) has already finished signal selection when selecting a pixel in the ith row. When the liquid crystal is an IPS, FFS, or the like, the common electrode is arranged on a substrate on which a transistor is formed. Therefore, the capacitance line may be used in common with the common electrode, which can reduce the number of wirings and improve the aperture ratio.

なお、容量線には、一定の電位が供給されていることが望ましい。ただし、これに限定
されない。例えば、図7において、1フレーム期間中に、各容量線、つまり、第4の配線
413及び第5の配線414に、周期的に複数回変化する信号を供給してもよい。そして
、各容量線、つまり、第4の配線413及び第5の配線414には、互いに反転した信号
を加えても良い。その結果、第1の液晶素子404及び第2の液晶素子403等に加えら
れる実効電圧を変えることができる。
It is preferable that a constant potential is supplied to the capacitance line. However, this is not limiting. For example, in FIG. 7, a signal that periodically changes multiple times may be supplied to each capacitance line, that is, the fourth wiring 413 and the fifth wiring 414, during one frame period. In addition, mutually inverted signals may be applied to each capacitance line, that is, the fourth wiring 413 and the fifth wiring 414. As a result, the effective voltage applied to the first liquid crystal element 404, the second liquid crystal element 403, etc. can be changed.

なお、図16では容量線として機能する配線を2本有するが、これに限定されない。容
量線は一本にまとめることができる。更には、共通電極と容量線は共用することができる
。共通電極と容量線は、どちらも等しい電位に保たれている必要がある以外には、特に限
定されないからである。容量線を一本にまとめ、共通電極と容量線を共用した場合の図を
図50に示す。図50は図16と同様の効果を有する。
In addition, although there are two wirings functioning as capacitance lines in Fig. 16, this is not limiting. The capacitance lines can be combined into one. Furthermore, the common electrode and the capacitance line can be shared. This is because there are no particular limitations on the common electrode and the capacitance line other than the fact that both must be kept at the same potential. Fig. 50 shows a diagram in which the capacitance lines are combined into one and the common electrode and the capacitance line are shared. Fig. 50 has the same effect as Fig. 16.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

なお、以上の説明にもちいた図1等の他の図において、第1のスイッチ又は第2のスイ
ッチとして用いるトランジスタは、各々、異なる信号線に接続されているが、これに限定
されない。これらは同一の信号線に接続されていてもよい。例えば、図1では2本設けた
信号線を1本とし、複数の走査線を設けた場合の例を図8に示す。または、図8における
走査線を一本にまとめた場合の例を図17に示す。
In the above description, the transistors used as the first switch and the second switch are connected to different signal lines in other figures such as FIG. 1, but are not limited to this. They may be connected to the same signal line. For example, FIG. 8 shows an example in which the two signal lines in FIG. 1 are combined into one, and multiple scanning lines are provided. FIG. 17 shows an example in which the scanning lines in FIG. 8 are combined into one.

なお、図8及び図17において、上記した図7及び図16のように、異なる液晶素子に
保持容量を配置することも可能である。そこで、一例として、第1及び第2の液晶素子に
図7と同様に保持容量を配置した場合の例を、図18及び図19に示す。
In Fig. 8 and Fig. 17, it is also possible to arrange the storage capacitors in different liquid crystal elements as in Fig. 7 and Fig. 16. As an example, Fig. 18 and Fig. 19 show a case where storage capacitors are arranged in the first and second liquid crystal elements in the same manner as in Fig. 7.

したがって、図1及び図7で述べた内容は、図8、図16、図17及び図18にも適用
することができる。
Therefore, the contents described with reference to FIGS. 1 and 7 can also be applied to FIGS. 8, 16, 17 and 18.

図8において、画素450は、第1のスイッチ451と、第2のスイッチ452と、第
1の液晶素子453と、第2の液晶素子454と、第3の液晶素子455と、第1の容量
素子456と、第2の容量素子457と、を有する。
In FIG. 8, a pixel 450 includes a first switch 451, a second switch 452, a first liquid crystal element 453, a second liquid crystal element 454, a third liquid crystal element 455, a first capacitor element 456, and a second capacitor element 457.

第1の配線458と、第1の液晶素子453の第1の電極及び第1の容量素子456の
第1の電極とは、第1のスイッチ451を介して接続されている。また、第1の配線45
8と、第2の液晶素子454の第1の電極及び第2の容量素子457の第1の電極とは、
第2のスイッチ452を介して接続されている。第1の容量素子456の第2の電極と第
2の容量素子457の第2の電極は第3の液晶素子455の第1の電極に接続されている
The first wiring 458 is connected to the first electrode of the first liquid crystal element 453 and the first electrode of the first capacitor element 456 through the first switch 451.
8, a first electrode of the second liquid crystal element 454, and a first electrode of the second capacitor element 457 are
The third liquid crystal element 455 is connected to a first electrode of the third liquid crystal element 455 via a second switch 452. A second electrode of the first capacitor 456 and a second electrode of the second capacitor 457 are connected to a first electrode of the third liquid crystal element 455.

なお、スイッチとしてはトランジスタを用いることができる。第1のスイッチ451N
のゲートは第2の配線459に接続されている。第2のスイッチ452Nのゲートは第3
の配線460に接続されている。
A transistor can be used as the switch.
The gate of the second switch 452N is connected to the second wiring 459.
4. The signal line 460 is connected to the signal line 460.

第1の液晶素子453、第2の液晶素子454及び第3の液晶素子455の第2の電極
は、共通電極461に接続されている。
Second electrodes of the first liquid crystal element 453 , the second liquid crystal element 454 , and the third liquid crystal element 455 are connected to a common electrode 461 .

第1の配線458は、信号線として機能する。したがって、第1の配線458には、通
常、画像信号が供給される。ただし、これに限定されない。画像によらず、一定の信号が
供給されていてもよい。第2の配線459及び第3の配線460は走査線として機能する
The first wiring 458 functions as a signal line. Therefore, an image signal is usually supplied to the first wiring 458. However, this is not limited to this. A constant signal may be supplied regardless of the image. The second wiring 459 and the third wiring 460 function as scan lines.

まず、図8及び図18の動作について考える。最初に、第3の配線460にアクティブ
な信号が供給され、第2のスイッチ452がオンする。ここでアクティブな信号とは、第
2のスイッチ452をオンさせることのできる信号をいう。第2のスイッチ452がオン
すると、第2の液晶素子454の第1の電極(画素電極)及び第2の容量素子457の第
1の電極に、第1の配線458からビデオ信号が供給される。
8 and 18 will be considered first. First, an active signal is supplied to the third wiring 460, and the second switch 452 is turned on. Here, the active signal means a signal that can turn on the second switch 452. When the second switch 452 is turned on, a video signal is supplied from the first wiring 458 to the first electrode (pixel electrode) of the second liquid crystal element 454 and the first electrode of the second capacitor element 457.

次に、第2のスイッチ452がオフし、第2の配線459にアクティブな信号が供給さ
れ、第1のスイッチ451がオンする。ここでアクティブな信号とは、第2のスイッチ4
52をオンさせることのできる信号をいう。すると、第1の液晶素子453の第1の電極
(画素電極)及び第1の容量素子456の第1の電極に、第1の配線458からビデオ信
号が供給される。このときに供給されるビデオ信号は、第2のスイッチ452がオンした
ときとは、異なる電位であることが望ましい。電位が異なることにより、各液晶素子に異
なる電圧を供給することができ、視野角を向上させることができる。
Next, the second switch 452 is turned off, an active signal is supplied to the second wiring 459, and the first switch 451 is turned on.
The potential of the video signal supplied from the first wiring 458 is different from that when the second switch 452 is turned on. The potentials of the video signal supplied from the first wiring 458 are different from those when the second switch 452 is turned on. By using different potentials, different voltages can be supplied to the liquid crystal elements, and the viewing angle can be improved.

なお、第1のスイッチ451がオンしているとき、第3の液晶素子455は、第1の容
量素子456を介して、第1の液晶素子453の画素電極と容量結合している。したがっ
て、第3の液晶素子455の画素電極の電位は、第1のスイッチ451がオンしていると
きに第1の配線458から供給される電圧に応じて、変化する。
When the first switch 451 is on, the third liquid crystal element 455 is capacitively coupled to the pixel electrode of the first liquid crystal element 453 through the first capacitor 456. Therefore, the potential of the pixel electrode of the third liquid crystal element 455 changes according to the voltage supplied from the first wiring 458 when the first switch 451 is on.

同様に、第1のスイッチ451がオンしているとき、第2の液晶素子454は、第1の
容量素子456及び第2の容量素子457を介して、第1の液晶素子453の画素電極と
容量結合している。したがって、第2の液晶素子454の画素電極の電位は、第1のスイ
ッチ451がオンしているときに第1の配線458から供給される電圧に応じて変化する
Similarly, when the first switch 451 is on, the second liquid crystal element 454 is capacitively coupled to the pixel electrode of the first liquid crystal element 453 through the first capacitor 456 and the second capacitor 457. Therefore, the potential of the pixel electrode of the second liquid crystal element 454 changes according to the voltage supplied from the first wiring 458 when the first switch 451 is on.

次に、第1のスイッチ451がオフし、各液晶素子の電位が保持される。
このように動作させることによって、各液晶素子に印加される電圧が異なるようにするこ
とができる。その結果、視野角を広くすることができる。ただし、駆動方法は、これに限
定されない。各トランジスタをオン・オフするタイミングや信号線の電位等、様々な方法
で駆動させることができる。
Next, the first switch 451 is turned off, and the potential of each liquid crystal element is maintained.
By operating in this way, it is possible to make the voltage applied to each liquid crystal element different. As a result, it is possible to widen the viewing angle. However, the driving method is not limited to this. It is possible to drive in various ways, such as the timing of turning on and off each transistor, the potential of the signal line, etc.

なお、図18において、各容量線には、一定の電位が供給されていることが望ましい。
ただし、これに限定されない。例えば、1フレーム期間中に、各容量線、つまり、第1の
容量線および第2の容量線に、周期的に複数回変化する信号を供給してもよい。そして、
各容量線、つまり、第1の容量線および第2の容量線には、互いに反転した信号を加えて
も良い。その結果、第1の液晶素子453及び第2の液晶素子454等に加えられる実効
電圧を変えることができる。このように動作させることによって、各液晶素子の電位が異
なるようにすることができる。その結果、視野角を広くすることができる。
In addition, in FIG. 18, it is desirable that a constant potential is supplied to each capacitance line.
However, the present invention is not limited to this. For example, a signal that changes periodically multiple times may be supplied to each capacitance line, i.e., the first capacitance line and the second capacitance line, during one frame period.
Mutually inverted signals may be applied to each capacitance line, that is, the first capacitance line and the second capacitance line. As a result, the effective voltage applied to the first liquid crystal element 453, the second liquid crystal element 454, etc. can be changed. By operating in this way, the potentials of the liquid crystal elements can be made different. As a result, the viewing angle can be widened.

次に、図17および図19の動作について考える。 Next, consider the operations shown in Figures 17 and 19.

第2の配線459にアクティブな信号が供給され、第1のスイッチ451および第2の
スイッチ452がオンする。すると、第1の液晶素子453の第1の電極(画素電極)、
第1の容量素子456の第1の電極、第2の液晶素子454の第1の電極(画素電極)及
び第2の容量素子457の第1の電極に、第1の配線458からビデオ信号が供給される
An active signal is supplied to the second wiring 459, and the first switch 451 and the second switch 452 are turned on. Then, the first electrode (pixel electrode) of the first liquid crystal element 453,
A video signal is supplied from a first wiring 458 to a first electrode of the first capacitor 456 , a first electrode (pixel electrode) of the second liquid crystal element 454 , and a first electrode of the second capacitor 457 .

このとき、第1のスイッチ451と第2のスイッチ452にトランジスタを用いるとオ
ン抵抗が生ずる。第1のスイッチ451のオン抵抗は、第2のスイッチ452のオン抵抗
よりも、高いことが望ましい。トランジスタのオン抵抗が高いとは、チャネル長Lに対す
るチャネル幅の比(W/L)が小さいことを意味している。このように、トランジスタの
オン抵抗を高くすることによって、各液晶素子の画素電極の電位は、各容量素子や各保持
容量等の漏れ電流等のバランスによって、決定されることとなる。そして、各液晶素子に
異なる電圧を印加することができ、視野角を向上させることができる。ただし、これに限
定されず、第1のスイッチ451と第2のスイッチ452とは、概ね等しいオン抵抗であ
ることも可能である。
At this time, when transistors are used for the first switch 451 and the second switch 452, an on-resistance is generated. The on-resistance of the first switch 451 is desirably higher than the on-resistance of the second switch 452. A high on-resistance of a transistor means that the ratio of the channel width to the channel length L (W/L) is small. In this way, by increasing the on-resistance of the transistor, the potential of the pixel electrode of each liquid crystal element is determined by the balance of leakage currents of each capacitance element and each storage capacitance. Then, different voltages can be applied to each liquid crystal element, and the viewing angle can be improved. However, this is not limited, and the first switch 451 and the second switch 452 can also have approximately the same on-resistance.

次に、第1のスイッチ451及び第2のスイッチ452がオフし、各液晶素子に印加さ
れた電圧が保持される。
Next, the first switch 451 and the second switch 452 are turned off, and the voltage applied to each liquid crystal element is maintained.

このように動作させることによって、各液晶素子に印加される電圧を異ならせることが
できる。その結果、視野角を広くすることができる。ただし、駆動方法は、これに限定さ
れない。各トランジスタをオン・オフするタイミングや信号線の電位等、様々な方法で駆
動させることができる。
By operating in this way, it is possible to make the voltage applied to each liquid crystal element different. As a result, it is possible to widen the viewing angle. However, the driving method is not limited to this. It is possible to drive in various ways, such as the timing of turning on and off each transistor, the potential of the signal line, etc.

なお、図19において、各容量線には、一定の電位が供給されていることが望ましい。
ただし、これに限定されない。例えば、1フレーム期間中に、各容量線、つまり、第1の
容量線463および第2の容量線465、周期的に複数回変化する信号を供給してもよい
。そして、各容量線、つまり、第1の容量線463および第2の容量線465には、互い
に反転した信号を加えても良い。その結果、第1の液晶素子453及び第2の液晶素子4
54等に加えられる実効電圧を変えることができる。このように動作させることによって
、各液晶素子の電位を異ならせることができる。その結果、視野角を広くすることができ
る。
In addition, in FIG. 19, it is desirable that a constant potential is supplied to each capacitance line.
However, this is not limiting. For example, during one frame period, a signal that changes periodically multiple times may be supplied to each capacitance line, that is, the first capacitance line 463 and the second capacitance line 465. Furthermore, mutually inverted signals may be applied to each capacitance line, that is, the first capacitance line 463 and the second capacitance line 465. As a result, the first liquid crystal element 453 and the second liquid crystal element 466 may be inverted.
By operating in this manner, the potential of each liquid crystal element can be made different, thereby widening the viewing angle.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

図2は、本発明の液晶表示装置が有する画素回路の構成について、図1とは異なる構成
の一例を示す。画素150は第1のスイッチ151と、第2のスイッチ152と、第1の
液晶素子153と、第2の液晶素子154と、第3の液晶素子155と、第1の容量素子
156と、第2の容量素子157と、第3の容量素子161と、を有する。
Fig. 2 shows an example of a pixel circuit configuration of a liquid crystal display device of the present invention, which is different from that shown in Fig. 1. A pixel 150 includes a first switch 151, a second switch 152, a first liquid crystal element 153, a second liquid crystal element 154, a third liquid crystal element 155, a first capacitor 156, a second capacitor 157, and a third capacitor 161.

第1の配線158は第1の液晶素子153の第1の電極及び第1の容量素子156の第
1の電極に、第1のスイッチ151を介して接続されている。第2の配線159は第2の
液晶素子154の第1の電極及び第2の容量素子157の第1の電極に、第2のスイッチ
152を介して接続されている。第1の容量素子156の第2の電極は第2の容量素子1
57の第2の電極及び第3の容量素子161の第1の電極に接続され、第3の容量素子1
61の第2の電極は第3の液晶素子155の第1の電極に接続されている。
The first wiring 158 is connected to a first electrode of the first liquid crystal element 153 and a first electrode of the first capacitor 156 through a first switch 151. The second wiring 159 is connected to a first electrode of the second liquid crystal element 154 and a first electrode of the second capacitor 157 through a second switch 152.
57 and a first electrode of the third capacitor element 161.
The second electrode of the third liquid crystal element 61 is connected to the first electrode of the third liquid crystal element 155 .

第1の液晶素子153、第2の液晶素子154及び第3の液晶素子155の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 153, the second liquid crystal element 154, and the third liquid crystal element 155 are connected to a common electrode.

第1の配線158及び第2の配線159は、信号線として機能する。従って、第1の配
線158及び第2の配線159には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず一定の信号が供給されていてもよい。第3の配線160は走査線
として機能する。
The first wiring 158 and the second wiring 159 function as signal lines. Therefore, image signals are usually supplied to the first wiring 158 and the second wiring 159. However, this is not limited to this. A constant signal may be supplied regardless of the image. The third wiring 160 functions as a scan line.

第1のスイッチ151及び第2のスイッチ152はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。以下、第1のスイッ
チ151及び第2のスイッチ152としてトランジスタを用いる場合について説明する。
トランジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でも
よい。
The first switch 151 and the second switch 152 are not particularly limited as long as they function as switches. For example, transistors can be used. Hereinafter, a case in which transistors are used as the first switch 151 and the second switch 152 will be described.
When a transistor is used, the polarity may be either P-channel type or N-channel type.

図2(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図2(B
)において、第1のスイッチ151N及び第2のスイッチ152Nのゲートは第3の配線
110に接続されている。第3の配線160は、走査線として機能する。
FIG. 2B shows a case where an N-channel transistor is used as a switch.
), gates of a first switch 151N and a second switch 152N are connected to a third wiring 110. The third wiring 160 functions as a scan line.

なお、図2においても図1と同様、図49に示すように走査線を2本有していても良い

なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
As in FIG. 1, in FIG. 2 as well, two scanning lines may be provided as shown in FIG.
It is also possible to use a P-channel transistor as the switch.

第1の配線158及び第2の配線159には、ビデオ信号が入力されている。第3の配
線160には走査信号が入力されている。走査信号はHレベル又はLレベルのデジタル電
圧信号である。第1のスイッチ151及び第2のスイッチ152がNチャネル型トランジ
スタの場合、走査信号のHレベルは第1のスイッチ151及び第2のスイッチ152をオ
ンできる電位であり、走査信号のLレベルは第1のスイッチ151及び第2のスイッチ1
52をオフできる電位である。あるいは、第1のスイッチ151及び第2のスイッチ15
2がPチャネル型トランジスタの場合、走査信号のHレベルは第1のスイッチ151及び
第2のスイッチ152をオフできる電位であり、走査信号のLレベルは第1のスイッチ1
51及び第2のスイッチ152をオンできる電位である。なお、ビデオ信号はアナログ電
圧である。ただし、これに限定されず、ビデオ信号はデジタルの電圧でもよい。または、
ビデオ信号は電流でもよい。そして、このビデオ信号の電流は、アナログでもデジタルで
もよい。ビデオ信号は、走査信号のHレベルよりも低く、走査信号のLレベルよりも高い
電位である。
A video signal is input to the first wiring 158 and the second wiring 159. A scanning signal is input to the third wiring 160. The scanning signal is an H-level or L-level digital voltage signal. When the first switch 151 and the second switch 152 are N-channel transistors, the H-level of the scanning signal is a potential that can turn on the first switch 151 and the second switch 152, and the L-level of the scanning signal is a potential that can turn on the first switch 151 and the second switch 152.
Alternatively, the first switch 151 and the second switch 15
When the transistor 2 is a P-channel transistor, the H level of the scanning signal is a potential that can turn off the first switch 151 and the second switch 152, and the L level of the scanning signal is a potential that can turn off the first switch 151 and the second switch 152.
The potential is a potential that can turn on the first switch 151 and the second switch 152. The video signal is an analog voltage. However, the present invention is not limited to this, and the video signal may be a digital voltage. Alternatively,
The video signal may be a current, and may be analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

図2における画素150の動作について、第1のスイッチ151及び第2のスイッチ1
52がオンしている場合と、第1のスイッチ151及び第2のスイッチ152がオフして
いる場合とに分けて説明する。
Regarding the operation of the pixel 150 in FIG.
The following describes two cases: when the switch 152 is on, and when the first switch 151 and the second switch 152 are off.

第1のスイッチ151がオンしている場合には、第1の配線158と、第1の液晶素子
153の第1の電極(画素電極)及び第1の容量素子156の第1の電極とが電気的に接
続される。第2のスイッチ152がオンしている場合には、第2の配線159と、第2の
液晶素子154の第1の電極(画素電極)及び第2の容量素子157の第1の電極とが電
気的に接続される。従って、ビデオ信号は、第1の配線158から第1の液晶素子153
の第1の電極(画素電極)及び第1の容量素子156の第1の電極に入力され、第2の配
線159から第2の液晶素子154の第1の電極(画素電極)及び第2の容量素子157
の第1の電極に入力される。従って、第1の液晶素子153に入力される信号の電位V
53は第1の配線158から入力される電位に概ね等しく、第2の液晶素子154に入力
される信号の電位V154は第2の配線159から入力される電位に概ね等しい。また、
第3の容量素子161の第1の電極の電位V161は図1における第3の液晶素子105
の第1の電極の電位V105と同様であり、C106とC107とが同じ大きさである場
合、第3の容量素子161の第1の電極の電位V161は、V153とV154の和の半
分と概ね等しい。なお、第3の液晶素子155の第1の電極の電位はV155とおく。こ
こで共通電極の電位を0とすると、第3の液晶素子155に印加される電圧はV155
なる。V155は、第3の容量素子161と、第3の液晶素子155とで、分圧された値
となる。このように、容量素子を用いることによって、さらに、異なった電圧を液晶素子
に供給することができる。このように、各々の液晶素子に印加される電圧を異ならせるこ
とができ、各々の配向状態を異ならせることができる。
When the first switch 151 is on, the first wiring 158 is electrically connected to the first electrode (pixel electrode) of the first liquid crystal element 153 and the first electrode of the first capacitor 156. When the second switch 152 is on, the second wiring 159 is electrically connected to the first electrode (pixel electrode) of the second liquid crystal element 154 and the first electrode of the second capacitor 157. Therefore, a video signal is transmitted from the first wiring 158 to the first liquid crystal element 153.
and the first electrode of the first capacitor 156, and the first electrode (pixel electrode) of the second liquid crystal element 154 and the second capacitor 157 are input from the second wiring 159.
Therefore, the potential V 1 of the signal input to the first liquid crystal element 153 is
The potential V 53 is approximately equal to the potential input from the first wiring 158, and the potential V 154 of the signal input to the second liquid crystal element 154 is approximately equal to the potential input from the second wiring 159.
The potential V 161 of the first electrode of the third capacitor element 161 is the same as that of the third liquid crystal element 105 in FIG.
The potential V161 of the first electrode of the third capacitor 161 is approximately equal to half the sum of V153 and V154 when C106 and C107 are the same. Note that the potential of the first electrode of the third liquid crystal element 155 is V155. If the potential of the common electrode is set to 0, the voltage applied to the third liquid crystal element 155 is V155 . V155 is a value obtained by dividing the voltage between the third capacitor 161 and the third liquid crystal element 155. In this way, by using a capacitor, different voltages can be further supplied to the liquid crystal element. In this way, the voltages applied to the liquid crystal elements can be made different, and the orientation states of the liquid crystal elements can be made different.

このように、電位の異なる2つの信号を供給し、容量素子を用いることによって、画素
内部で電圧を分割し、第3の電圧を作り出すことができる。そして、第3の電圧を第3の
液晶素子105に印加することによって、液晶を容易に制御することができる。更に、第
3の電圧は、第1の液晶素子103に供給される電圧と、第2の液晶素子104に供給さ
れる電圧との間の電圧である。そのため、どのような階調を表示する場合であっても、適
切な階調を表示することができる。また、画像信号の極性が正極(共通電極よりも画像信
号の方が高い場合)の場合でも、負極(共通電極よりも画像信号の方が低い場合)の場合
でも、適切な階調を表示することができる。
In this way, by supplying two signals with different potentials and using a capacitive element, the voltage can be divided inside the pixel to generate a third voltage. Then, by applying the third voltage to the third liquid crystal element 105, the liquid crystal can be easily controlled. Furthermore, the third voltage is a voltage between the voltage supplied to the first liquid crystal element 103 and the voltage supplied to the second liquid crystal element 104. Therefore, no matter what kind of gradation is displayed, an appropriate gradation can be displayed. Furthermore, no matter whether the polarity of the image signal is positive (when the image signal is higher than the common electrode) or negative (when the image signal is lower than the common electrode), an appropriate gradation can be displayed.

さらに、走査線、信号線及びトランジスタ等の増加を抑えて、第3の電圧を作り出して
第3の液晶素子155を制御することができる。これにより、開口率を高くすることがで
き、消費電力を低減することができる。また、画素のレイアウトも余裕をもって配置する
ことができるため、製造工程にて発生した粉塵等によってショートする等の不良を低減す
る事ができ、歩留まりが向上する。その結果、製造コストを低減することができる。また
、信号線を新たに設けることなく第3の液晶素子155を制御できるため、ガラス基板と
、外付けの駆動回路との接続点数は増加しない。その結果、高い信頼性を保つことができ
る。
Furthermore, the third voltage can be generated to control the third liquid crystal element 155 while suppressing the increase in the number of scanning lines, signal lines, transistors, etc. This allows the aperture ratio to be increased and power consumption to be reduced. In addition, the layout of the pixels can be arranged with a margin, so that defects such as short circuits caused by dust generated in the manufacturing process can be reduced, and the yield is improved. As a result, the manufacturing cost can be reduced. In addition, since the third liquid crystal element 155 can be controlled without providing new signal lines, the number of connection points between the glass substrate and the external driving circuit does not increase. As a result, high reliability can be maintained.

第1のスイッチ151がオフしている場合には、第1の配線158と、第1の液晶素子
153の第1の電極(画素電極)及び第1の容量素子156の第1の電極とが電気的に遮
断される。第2のスイッチ152がオフしている場合には、第2の配線159と、第2の
液晶素子154の第1の電極(画素電極)及び第2の容量素子157の第1の電極とが電
気的に遮断される。従って、第1の液晶素子153の第1の電極、第1の容量素子156
の第1の電極、第2の液晶素子154の第1の電極及び第2の容量素子157の第1の電
極は浮遊状態となる。そして、第3の液晶素子155は、第1の液晶素子153とは第1
の容量素子156及び第3の容量素子161を介して接続されている。しかし、電荷保存
則のため、第3の液晶素子105に保存された電荷は、第1の液晶素子153に漏れるこ
とはない。第1の液晶素子153とは第2の容量素子157を介して接続されている。し
かし、電荷保存則のため、第3の液晶素子155に保存された電荷は、第2の液晶素子1
54の方に漏れることはない。したがって、第1乃至第3の液晶素子は、直前に入力され
た信号の電位が保持されることになる。
When the first switch 151 is off, the first wiring 158 is electrically disconnected from the first electrode (pixel electrode) of the first liquid crystal element 153 and the first electrode of the first capacitor 156. When the second switch 152 is off, the second wiring 159 is electrically disconnected from the first electrode (pixel electrode) of the second liquid crystal element 154 and the first electrode of the second capacitor 157. Therefore, the first electrode of the first liquid crystal element 153 and the first capacitor 156 are electrically disconnected from each other.
The first electrode of the third liquid crystal element 155, the first electrode of the second liquid crystal element 154, and the first electrode of the second capacitor element 157 are in a floating state.
The third liquid crystal element 105 is connected to the first liquid crystal element 153 via a second capacitor 156 and a third capacitor 161. However, due to the law of conservation of charge, the charge stored in the third liquid crystal element 105 does not leak to the first liquid crystal element 153. The third liquid crystal element 105 is connected to the first liquid crystal element 153 via a second capacitor 157. However, due to the law of conservation of charge, the charge stored in the third liquid crystal element 155 does not leak to the second liquid crystal element 153.
There is no leakage to the electrode 54. Therefore, the first to third liquid crystal elements hold the potential of the signal that was input immediately before.

なお、第1の液晶素子153、第2の液晶素子154及び第3の液晶素子155はビデ
オ信号に応じた透過率となる。
It is to be noted that the first liquid crystal element 153, the second liquid crystal element 154, and the third liquid crystal element 155 have transmittance according to a video signal.

つまり、図2は、図1と比較すると、図1の第3の液晶素子105の部分を、図2の第
3の容量素子161と第3の液晶素子155とが直列接続されたものに、置き換えた場合
に相当する。したがって、図1で述べた内容は、図2にも適用することができる。例えば
、図15に示すように、第3の容量素子161と第3の液晶素子155とが直列接続され
たものは、複数に分割されていてもよい。または、図12に示すように、容量素子を省い
て、液晶素子のみを複数に分割してもよい。
That is, compared with Fig. 1, Fig. 2 corresponds to a case where the third liquid crystal element 105 in Fig. 1 is replaced with the third capacitance element 161 and the third liquid crystal element 155 in Fig. 2 connected in series. Therefore, the contents described in Fig. 1 can also be applied to Fig. 2. For example, as shown in Fig. 15, the third capacitance element 161 and the third liquid crystal element 155 connected in series may be divided into a plurality of elements. Alternatively, as shown in Fig. 12, the capacitance element may be omitted and only the liquid crystal element may be divided into a plurality of elements.

なお、図2では、図1の第3の液晶素子105の部分を、第3の容量素子161と第3
の液晶素子155とが直列接続されたもので置き換えたが、これに限定されない。別の液
晶素子に置き換えても良い。例えば、第1の液晶素子153を容量素子と液晶素子とが直
列接続されたものに置き換えた場合を図13に示す。この場合も、図12と同様、図14
に示すように、複数に分割されていてもよい。
In FIG. 2, the portion of the third liquid crystal element 105 in FIG. 1 is a third capacitance element 161 and a third
13 shows a case where the first liquid crystal element 153 is replaced with a capacitor element and a liquid crystal element connected in series. In this case, as in FIG. 12, the first liquid crystal element 153 is replaced with a capacitor element and a liquid crystal element connected in series.
As shown in FIG.

図2は、図1における第3の液晶素子105の部分を、図2の第3の容量素子161と
第3の液晶素子155とが直列接続されたものに、置き換えたものであるため、図1と同
様の変形が可能である。つまり、図7に示すように各液晶素子の一部に保持容量を追加し
てもよいし、図16に示すように液晶素子の全てに保持容量を追加しても良い。また、図
8又は図18に示すように走査線を2本にして信号線を1本にまとめてもよいし、図17
又は図19に示すように走査線と信号線の双方を1本にまとめてもよい。
2 is obtained by replacing the third liquid crystal element 105 in FIG. 1 with the third capacitance element 161 and the third liquid crystal element 155 in FIG. 2 connected in series, and therefore the same modifications as those in FIG. 1 are possible. That is, a storage capacitor may be added to a part of each liquid crystal element as shown in FIG. 7, or a storage capacitor may be added to all of the liquid crystal elements as shown in FIG. 16. Also, the number of scanning lines may be two and the signal line may be combined into one as shown in FIG. 8 or FIG. 18, or a storage capacitor may be added to all of the liquid crystal elements as shown in FIG. 17.
Alternatively, as shown in FIG. 19, both the scanning line and the signal line may be combined into one line.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

図3は、本発明の液晶表示装置が有する画素回路の構成について、他とは異なる構成の
一例を示す。画素200は、第1のスイッチ201と、第2のスイッチ202と、トラン
ジスタ203と、第1の液晶素子204と、第2の液晶素子205と、第3の液晶素子2
06と、第1の容量素子207と、第2の容量素子208と、を有する。
3 shows an example of a pixel circuit configuration different from others in the liquid crystal display device of the present invention. The pixel 200 includes a first switch 201, a second switch 202, a transistor 203, a first liquid crystal element 204, a second liquid crystal element 205, and a third liquid crystal element 206.
06 , a first capacitor 207 , and a second capacitor 208 .

第1の配線209は、第1の液晶素子204の第1の電極及び第1の容量素子207の
第1の電極に第1のスイッチ201を介して接続されている。第2の配線210は、第2
の液晶素子205の第1の電極及び第2の容量素子208の第1の電極に第2のスイッチ
202を介して接続されている。また、第2の配線210は第3の液晶素子206の第1
の電極にトランジスタ203を介して接続されている。第1のスイッチ201、第2のス
イッチ202及びトランジスタ203のゲートは第3の配線211に接続されている。第
1の容量素子207の第2の電極は第2の容量素子208の第2の電極及び第3の液晶素
子206の第1の電極に接続されている。
The first wiring 209 is connected to a first electrode of the first liquid crystal element 204 and a first electrode of the first capacitor element 207 via a first switch 201.
The second wiring 210 is connected to a first electrode of the third liquid crystal element 206 and a first electrode of the second capacitor element 208 through the second switch 202.
A second electrode of the first capacitor 207 is connected to a second electrode of the second capacitor 208 and a first electrode of the third liquid crystal element 206 through a transistor 203. Gates of the first switch 201, the second switch 202, and the transistor 203 are connected to a third wiring 211. A second electrode of the first capacitor 207 is connected to a second electrode of the second capacitor 208 and a first electrode of the third liquid crystal element 206.

なお、トランジスタ203は、第1のスイッチ201と第2のスイッチ202よりもオ
ン抵抗が高いスイッチとして動作する。つまり、抵抗素子が直列に接続されたスイッチと
同様に扱うことができる。しかし、これに限定されない。トランジスタ203のオン抵抗
は第1のスイッチ201及び第2のスイッチ202よりもオン抵抗が低くてもよい。
The transistor 203 operates as a switch having a higher on-resistance than the first switch 201 and the second switch 202. In other words, the transistor 203 can be treated as a switch having resistive elements connected in series. However, the present invention is not limited to this. The on-resistance of the transistor 203 may be lower than the on-resistance of the first switch 201 and the second switch 202.

なお、図3ではトランジスタ203をNチャネル型としているが、これに限定されない
。つまり、トランジスタ203はPチャネル型トランジスタであってもよい。
3, the transistor 203 is an N-channel transistor, but is not limited to this, that is, the transistor 203 may be a P-channel transistor.

第1の液晶素子204、第2の液晶素子205及び第3の液晶素子206の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 204, the second liquid crystal element 205 and the third liquid crystal element 206 are connected to a common electrode.

第1の配線209及び第2の配線210は、信号線として機能する。従って、第1の配
線209及び第2の配線210には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていてもよい。第3の配線211は走査
線として機能する。
The first wiring 209 and the second wiring 210 function as signal lines. Therefore, image signals are usually supplied to the first wiring 209 and the second wiring 210. However, this is not limited to this. A constant signal may be supplied regardless of the image. The third wiring 211 functions as a scanning line.

第1のスイッチ201及び第2のスイッチ202はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。以下、第1のスイッチ
101及び第2のスイッチ102としてトランジスタを用いる場合について説明するトラ
ンジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でもよい
The first switch 201 and the second switch 202 are not particularly limited as long as they function as switches. For example, transistors can be used. Hereinafter, a case where transistors are used as the first switch 101 and the second switch 102 will be described. When transistors are used, the polarity of the transistors may be P-channel type or N-channel type.

図3(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図2(B
)において、第1のスイッチ201N及び第2のスイッチ202Nのゲートは第3の配線
110に接続されている。第3の配線211Aは、走査線として機能する。
FIG. 3B shows a case where an N-channel transistor is used as a switch.
2, gates of a first switch 201N and a second switch 202N are connected to a third wiring 110. A third wiring 211A functions as a scan line.

なお、図2においても図1と同様、図49に示すように走査線を2本有していても良い

なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
As in FIG. 1, in FIG. 2 as well, two scanning lines may be provided as shown in FIG.
It is also possible to use a P-channel transistor as the switch.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1の配線209及び第2の配線210には、ビデオ信号が入力されている。第3の配
線211には走査信号が入力されている。走査信号はHレベル又はLレベルのデジタル電
圧信号である。第1及び第2のスイッチ、並びにトランジスタ203がNチャネル型の場
合、走査信号のHレベルは第1乃至第3のトランジスタをオンできる電位であり、走査信
号のLレベルは第1及び第2のスイッチ、並びにトランジスタ203をオフできる電位で
ある。あるいは第1及び第2のスイッチ、並びにトランジスタ203がPチャネル型の場
合、走査信号のHレベルは第1及び第2のスイッチ、並びにトランジスタ203をオフで
きる電位であり、走査信号のLレベルは第1及び第2のスイッチ、並びにトランジスタ2
03をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、これに
限定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でもよい
。そして、このビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走
査信号のHレベルよりも低く、走査信号のLレベルよりも高い電位である。
A video signal is input to the first wiring 209 and the second wiring 210. A scanning signal is input to the third wiring 211. The scanning signal is an H-level or L-level digital voltage signal. When the first and second switches and the transistor 203 are N-channel type, the H-level of the scanning signal is a potential that can turn on the first to third transistors, and the L-level of the scanning signal is a potential that can turn off the first and second switches and the transistor 203. Alternatively, when the first and second switches and the transistor 203 are P-channel type, the H-level of the scanning signal is a potential that can turn off the first and second switches and the transistor 203, and the L-level of the scanning signal is a potential that can turn off the first and second switches and the transistor 203.
03 can be turned on. The video signal is an analog voltage. However, the present invention is not limited to this, and the video signal may be a digital voltage. Alternatively, the video signal may be a current. The current of the video signal may be either analog or digital. The video signal is at a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

つまり、図3は、図1と比較すると、図1の第3の液晶素子206の画素電極と、第2
の配線210とを接続しているトランジスタ203が追加されたものであると言える。図
1の場合、第1の容量素子207と第2の容量素子208とが接続されている点に、何か
のノイズや漏れ電流が入ってしまった場合、そこに電荷がたまってしまう。その結果、液
晶素子に加える電圧が影響を受けてしまい、画質が低下する可能性がある。しかしながら
、図3のように、トランジスタ203を追加することにより、たまった電荷を引き抜くこ
とができる。その結果、焼き付き等の画質不良を低減することができる。
That is, in comparison with FIG. 1, FIG. 3 shows that the pixel electrode of the third liquid crystal element 206 in FIG.
It can be said that the transistor 203 connected to the wiring 210 of the first capacitor element 207 is added. In the case of FIG. 1, if some noise or leakage current enters the connection point between the first capacitor element 207 and the second capacitor element 208, electric charge accumulates there. As a result, the voltage applied to the liquid crystal element is affected, and there is a possibility that image quality will deteriorate. However, by adding the transistor 203 as shown in FIG. 3, it is possible to extract the accumulated electric charge. As a result, image quality defects such as burn-in can be reduced.

なお、上記のように、トランジスタ203のオン抵抗は、第1のスイッチ201または
第2のスイッチ202のオン抵抗よりも高いことが望ましい。トランジスタのオン抵抗が
高いとは、チャネル幅Wとチャネル長Lとの比(W/L)が小さいことを意味している。
このように、トランジスタのオン抵抗を高くすることによって、第1の容量素子207と
第2の容量素子208とが接続されている点の電位は、各容量素子や各保持容量等の漏れ
電流等のバランスによって、決定されることとなる。ただし、これに限定されず、第1乃
至第3のトランジスタを同程度のサイズで形成し、第3のトランジスタ203と直列に抵
抗素子が接続されていても良い。
As described above, it is desirable that the on-resistance of the transistor 203 is higher than the on-resistance of the first switch 201 or the second switch 202. A high on-resistance of a transistor means that the ratio (W/L) of the channel width W to the channel length L is small.
In this way, by increasing the on-resistance of the transistor, the potential at the point where the first capacitance element 207 and the second capacitance element 208 are connected is determined by the balance of leakage currents of the capacitance elements and the storage capacitances, etc. However, this is not limited to this, and the first to third transistors may be formed to have approximately the same size, and a resistance element may be connected in series with the third transistor 203.

したがって、図1及び図2等で述べた内容は、図3にも適用することができる。例えば
、図3に図2を適用した場合を図4に示す。
Therefore, the contents described in Figures 1 and 2 can also be applied to Figure 3. For example, Figure 4 shows a case where Figure 2 is applied to Figure 3.

なお、図3及び図4等において、第1のスイッチ201N(又は第1のスイッチ251
N)、第2のスイッチ202N(又は第2のスイッチ252N)及びトランジスタ203
(トランジスタ253)は、第3の配線211(又は第3の配線262)により制御され
ているが、これに限定されない。これらが異なる配線に接続され、別々に制御されていて
もよい。または、一部が別の配線に接続されていてもよい。
In addition, in FIG. 3 and FIG. 4, the first switch 201N (or the first switch 251
N), a second switch 202N (or a second switch 252N), and a transistor 203
The transistor 253 is controlled by the third wiring 211 (or the third wiring 262), but is not limited to this. These may be connected to different wirings and controlled separately. Alternatively, a part of each of the transistors may be connected to a different wiring.

なお、図3ではトランジスタ203は第2の配線210に接続されているが、第1の配
線209に接続されていても良い。第3のトランジスタ203が第1の配線209に接続
されている場合でも、同様である。図3と同様に、図4ではトランジスタ253が第2の
配線261に接続されているが、第1の配線260に接続されていても良い。
3, the transistor 203 is connected to the second wiring 210, but may be connected to the first wiring 209. The same applies to the case where the third transistor 203 is connected to the first wiring 209. As in FIG. 3, the transistor 253 is connected to the second wiring 261 in FIG. 4, but may be connected to the first wiring 260.

または、トランジスタを接続するための別の配線を設けてもよい。その場合を図5に示
す。図5(B)では、走査線は2本配置され、第1のスイッチ301N及び第2のスイッ
チ302Nを制御する走査線と、トランジスタ303を制御する走査線を異なる配線とし
ているが、これに限定されない。第1のスイッチ301N、第2のスイッチ302N及び
トランジスタ303は同一の走査線に接続されていてもよい。したがって、図1等の他の
図で述べた内容は、図5にも適用することができる。例えば、図2を図5に適用した場合
を図6に示す。
Alternatively, a separate wiring may be provided to connect the transistor. This case is shown in Fig. 5. In Fig. 5B, two scan lines are arranged, and the scan line that controls the first switch 301N and the second switch 302N and the scan line that controls the transistor 303 are different wirings, but this is not limited to this. The first switch 301N, the second switch 302N, and the transistor 303 may be connected to the same scan line. Therefore, the contents described in other figures such as Fig. 1 can also be applied to Fig. 5. For example, a case in which Fig. 2 is applied to Fig. 5 is shown in Fig. 6.

なお、図5においてトランジスタ303がオンになるのは、第1のスイッチ301又は
第2のスイッチ302が、オフになっているときが望ましいが、これに限定されない。第
1のスイッチ301又は第2のスイッチ302が、オンになっているとき、又は、オンに
なっているときの一部の期間(前半が望ましい)に、トランジスタ303がオンになって
いてもよい。
5, the transistor 303 is preferably turned on when the first switch 301 or the second switch 302 is turned off, but is not limited to this. The transistor 303 may be turned on when the first switch 301 or the second switch 302 is turned on, or during a part of the period (preferably the first half) when the first switch 301 or the second switch 302 is turned on.

なお、第5の配線313の電位は、共通電極と概ね等しい電位にすることが望ましいが
、これに限定されない。第1の配線309又は第2の配線310の電位と概ね等しい電位
にすることも可能である。
Note that the potential of the fifth wiring 313 is preferably set to be substantially equal to the potential of the common electrode, but is not limited to this. It is also possible for the potential of the fifth wiring 313 to be substantially equal to the potential of the first wiring 309 or the second wiring 310.

なお、第5の配線313は、別の配線と共用することが可能である。例えば、容量線、
走査線等と共用する事ができる。なお、共用する配線は、別の画素の配線でもよい。これ
らにより、開口率を向上させることができる。なお、図1等の他の図で述べた内容は、図
5にも適用することができる。つまり、トランジスタの少なくとも1つをPチャネル型に
してもよいし、液晶素子を複数に分割しても良い。
The fifth wiring 313 can be used in common with other wirings. For example, a capacitance line,
The wiring can be shared with a scanning line, etc. The shared wiring may be wiring for another pixel. This can improve the aperture ratio. The contents described in other figures such as FIG. 1 can also be applied to FIG. 5. That is, at least one of the transistors may be a P-channel type, and the liquid crystal element may be divided into multiple elements.

なお、図6では、トランジスタ353は、第3の容量素子359に接続されているが、
これに限定されない。第3の容量素子359と第3の液晶素子356との接点と、第5の
配線364との間に、トランジスタ353が接続されていてもよい。なお、図1等の他の
図で述べた内容は、図6にも適用することができる。
In FIG. 6, the transistor 353 is connected to the third capacitor 359.
The present invention is not limited to this. A transistor 353 may be connected between a contact point between the third capacitor element 359 and the third liquid crystal element 356 and a fifth wiring 364. Note that the contents described with reference to other diagrams such as FIG. 1 can also be applied to FIG. 6.

なお、上記の第1乃至第3の液晶素子は、ビデオ信号に応じた透過率となる。 The transmittance of the first to third liquid crystal elements described above corresponds to the video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

なお、これまでは、信号線の間にスイッチを介して接続された容量素子が2個の場合に
ついて述べてきたが、これに限定されない。更に多くの容量素子を配置することが可能で
ある。容量素子を追加することによって、液晶素子に印可する電圧を更に異ならせること
ができる。そして、その各々の電圧を、各々の液晶素子に印加することにより、印加され
る電圧の異なった液晶素子を多く配置することができる。その結果、視野角を広くするこ
とができる。
Although the above description has been given of the case where two capacitive elements are connected between the signal lines via a switch, this is not limiting. It is possible to arrange many more capacitive elements. By adding capacitive elements, the voltages applied to the liquid crystal elements can be made to be more different. Then, by applying each of these voltages to each liquid crystal element, it is possible to arrange many liquid crystal elements to which different voltages are applied. As a result, the viewing angle can be widened.

そこで、図1に対して、容量素子及び液晶素子を更に追加して配置した場合の例を図9
に示す。または、図3に対して、容量素子及び液晶素子を更に追加して配置した場合の例
を図20に示す。液晶素子は更に追加しても良い。そして、第1の液晶素子503は第3
の液晶素子505に同様に接続されていても良い。同様に、他の図に示した回路において
も、容量素子及び液晶素子を追加することが可能である。なお、他の図の説明で述べた内
容は、図9及び図20にも適用することができる。
Therefore, an example in which a capacitance element and a liquid crystal element are further added to the arrangement shown in FIG.
20 shows an example in which a capacitor element and a liquid crystal element are further added to FIG. 3. A liquid crystal element may be further added. The first liquid crystal element 503 is a third
9 and 20. The liquid crystal element 505 may be connected to the liquid crystal element 505 in the same manner. Similarly, a capacitor element and a liquid crystal element can be added to the circuits shown in the other figures. The contents described in the explanation of the other figures can also be applied to FIG. 9 and FIG. 20.

図9において、画素500は、第1のスイッチ501と、第2のスイッチ502と、第
1の液晶素子503と、第2の液晶素子504と、第3の液晶素子505と、第4の液晶
素子506と、第1の容量素子507と、第2の容量素子508と、第3の容量素子50
9と、第1の配線510と、第2の配線511と、第3の配線512と、を有する。
In FIG. 9, a pixel 500 includes a first switch 501, a second switch 502, a first liquid crystal element 503, a second liquid crystal element 504, a third liquid crystal element 505, a fourth liquid crystal element 506, a first capacitor element 507, a second capacitor element 508, and a third capacitor element 509.
9 , a first wiring 510 , a second wiring 511 , and a third wiring 512 .

第1の配線510は第1の液晶素子503の第1の電極及び第1の容量素子507の第
1の電極に第1のスイッチ501を介して接続されている。第2の配線511は第2の液
晶素子504の第1の電極及び第3の容量素子509の第1の電極に第2のスイッチ50
2を介して接続されている。第1の容量素子507の第2の電極は第2の容量素子508
の第1の電極及び第3の液晶素子505の第1の電極に接続されている。第2の容量素子
508の第2の電極は第3の容量素子509の第2の電極及び第4の液晶素子506の第
1の電極に接続されている。
The first wiring 510 is connected to the first electrode of the first liquid crystal element 503 and the first electrode of the first capacitor element 507 via the first switch 501. The second wiring 511 is connected to the first electrode of the second liquid crystal element 504 and the first electrode of the third capacitor element 509 via the second switch 501.
The second electrode of the first capacitor 507 is connected to the second capacitor 508 via a terminal 2.
A second electrode of the second capacitor 508 is connected to a first electrode of the third capacitor 509 and a first electrode of the fourth liquid crystal element 506. A second electrode of the second capacitor 508 is connected to a second electrode of the third capacitor 509 and a first electrode of the fourth liquid crystal element 506.

第1の液晶素子503、第2の液晶素子504、第3の液晶素子505及び第4の液晶
素子506の第2の電極は、共通電極に接続されている。
Second electrodes of the first liquid crystal element 503, the second liquid crystal element 504, the third liquid crystal element 505 and the fourth liquid crystal element 506 are connected to a common electrode.

第1の配線510及び第2の配線511は、信号線として機能する。したがって、第1
の配線510及び第2の配線511には、通常、画像信号が供給される。ただし、これに
限定されない。画像によらず、一定の信号が供給されていてもよい。第3の配線512は
走査線として機能する。
The first wiring 510 and the second wiring 511 function as signal lines.
An image signal is usually supplied to the first wiring 510 and the second wiring 511. However, this is not limiting. A constant signal may be supplied regardless of the image. The third wiring 512 functions as a scan line.

第1のスイッチ501及び第2のスイッチ502はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いる場合には、その極性はPチャネル型で
もよいし、Nチャネル型でもよい。
There is no particular limitation on the first switch 501 and the second switch 502 as long as they function as switches. For example, when a transistor is used, the polarity may be either a P-channel type or an N-channel type.

図9(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図9(B
)において、第1のスイッチ501N及び第2のスイッチ502Nのゲートは第3の配線
512に接続されている。第3の配線512は、走査線として機能する。
FIG. 9B shows a case where an N-channel transistor is used as a switch.
), the gates of the first switch 501N and the second switch 502N are connected to a third wiring 512. The third wiring 512 functions as a scan line.

なお、図9においても図1と同様、図49に示すように走査線を2本有していても良い

なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
9, similarly to FIG. 1, two scanning lines may be provided as shown in FIG.
It is also possible to use a P-channel transistor as the switch.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

更には、図11等に示すように液晶素子を複数に分割しても良い。 Furthermore, the liquid crystal element may be divided into multiple parts as shown in Figure 11, etc.

なお、第1の液晶素子503、第2の液晶素子504、第3の液晶素子505及び第4
の液晶素子506はビデオ信号に応じた透過率となる。
Note that the first liquid crystal element 503, the second liquid crystal element 504, the third liquid crystal element 505, and the fourth liquid crystal element 506 are
The liquid crystal element 506 has a transmittance according to a video signal.

以上説明したように、一画素あたりの液晶素子を4つとすることも可能であるし、一画
素あたりの液晶素子を更に増やすことも可能である。一画素あたりの液晶素子の数を増や
すことで様々な配向状態を有せしめることができ、より広い視野角を有する液晶表示装置
を提供することができる。
As described above, it is possible to provide four liquid crystal elements per pixel, or to further increase the number of liquid crystal elements per pixel. By increasing the number of liquid crystal elements per pixel, it is possible to provide various alignment states, and it is possible to provide a liquid crystal display device having a wider viewing angle.

なお、図9、図20では、容量素子を追加することで液晶素子を追加する場合について
述べた。ただし、これに限定されない。トランジスタ、信号線等を増やすことによって、
一画素内に配置される液晶素子を増やすことができる。そこで、一例として、図1の回路
に対して、トランジスタと信号線とを増やすことによって液晶素子を追加して配置した場
合を、図10に示す。ただし、この構成に限定されない。図10では、走査線は追加する
ことなく信号線を追加しているが、信号線を追加することなく走査線を追加することも可
能である。図21には、信号線を追加することなく容量素子584を追加し、信号線と第
4の液晶素子557との間に配置することで、信号線から供給される電位を分圧した場合
を示す。図22には、信号線を追加することなく容量素子を追加し、信号線と第1の液晶
素子554との間に容量素子572を追加し、信号線と第1の液晶素子554との間に配
置することで、信号線から供給される電位を分圧した場合を示す。図21及び図22に示
す構成とすることで、信号線を追加することなく、4つの液晶素子に異なる電圧を印加す
ることができる。
9 and 20, the liquid crystal element is added by adding a capacitor element. However, this is not limited to this. By increasing the number of transistors, signal lines, etc.,
The number of liquid crystal elements disposed in one pixel can be increased. Thus, as an example, FIG. 10 shows a case where a liquid crystal element is added and disposed by increasing the number of transistors and signal lines in the circuit of FIG. 1. However, the present invention is not limited to this configuration. In FIG. 10, a signal line is added without adding a scanning line, but a scanning line can be added without adding a signal line. FIG. 21 shows a case where a capacitor element 584 is added without adding a signal line and disposed between the signal line and the fourth liquid crystal element 557, thereby dividing a potential supplied from the signal line. FIG. 22 shows a case where a capacitor element is added without adding a signal line, a capacitor element 572 is added between the signal line and the first liquid crystal element 554, and disposed between the signal line and the first liquid crystal element 554, thereby dividing a potential supplied from the signal line. By using the configurations shown in FIG. 21 and FIG. 22, different voltages can be applied to four liquid crystal elements without adding a signal line.

なお、図21及び図22では、第4の液晶素子557は第1の配線560に接続されて
いるが、第4の液晶素子557は第2の配線561に接続されていても良い。
Although the fourth liquid crystal element 557 is connected to the first wiring 560 in FIG. 21 and FIG. 22, the fourth liquid crystal element 557 may be connected to the second wiring 561 .

なお、図1の場合と同様に、他の図に示した回路においても、液晶素子を追加して配置
することが可能である。なお、他の図の説明で述べた内容は、図10にも適用することが
できる。つまり、トランジスタをPチャネル型としてもよいし、液晶素子を複数に分割し
ても良い。
It should be noted that, similarly to the case of Fig. 1, liquid crystal elements can be added and arranged in the circuits shown in the other figures. The contents described in the explanation of the other figures can also be applied to Fig. 10. In other words, the transistors may be of the P-channel type, and the liquid crystal element may be divided into a plurality of elements.

図10において、画素550は、第1のスイッチ551と、第2のスイッチ552と、
第3のスイッチ553と、第1の液晶素子554と、第2の液晶素子555と、第3の液
晶素子556と、第4の液晶素子557と、第1の容量素子558と、第2の容量素子5
59と、を有する。
In FIG. 10, a pixel 550 includes a first switch 551, a second switch 552, and
A third switch 553, a first liquid crystal element 554, a second liquid crystal element 555, a third liquid crystal element 556, a fourth liquid crystal element 557, a first capacitor element 558, and a second capacitor element 559.
59 and.

第1の配線560は第1の液晶素子554の第1の電極及び第1の容量素子558の第
1の電極に第1のスイッチ551を介して接続されている。第2の配線561は第2の液
晶素子555の第1の電極及び第2の容量素子559の第1の電極に接続されている。第
3の配線562は第4の液晶素子557の第1の電極に第3のスイッチ553を介して接
続されている。第1の容量素子558の第2の電極は第2の容量素子559の第2の電極
及び第3の液晶素子556の第1の電極の一方に接続されている。
The first wiring 560 is connected to a first electrode of the first liquid crystal element 554 and a first electrode of the first capacitor 558 via a first switch 551. The second wiring 561 is connected to a first electrode of the second liquid crystal element 555 and a first electrode of the second capacitor 559. The third wiring 562 is connected to a first electrode of the fourth liquid crystal element 557 via a third switch 553. The second electrode of the first capacitor 558 is connected to a second electrode of the second capacitor 559 and one of the first electrodes of the third liquid crystal element 556.

図10(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図10
(B)において、第1のスイッチ551N及び第2のスイッチ552Nのゲートは第4の
配線563に接続されている。第4の配線563は、走査線として機能する。
FIG. 10B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 551N and the second switch 552N are connected to a fourth wiring 563. The fourth wiring 563 functions as a scan line.

なお、図10においても図1と同様、図49に示すように走査線を2本有していても良
い。
なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
10, similarly to FIG. 1, two scanning lines may be provided as shown in FIG.
It is also possible to use a P-channel transistor as the switch.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

更には、図11等に示すように液晶素子を更に複数に分割しても良い。 Furthermore, the liquid crystal element may be divided into several parts as shown in FIG. 11, etc.

第1の液晶素子503、第2の液晶素子504、第3の液晶素子505及び第4の液晶
素子506の第2の電極は、共通電極に接続されている。
Second electrodes of the first liquid crystal element 503, the second liquid crystal element 504, the third liquid crystal element 505 and the fourth liquid crystal element 506 are connected to a common electrode.

第1の配線560、第2の配線561及び第3の配線562は、信号線として機能する
。したがって、第1の配線560、第2の配線561及び第3の配線562には、通常、
画像信号が供給される。ただし、これに限定されない。画像によらず、一定の信号が供給
されていてもよい。第4の配線563は走査線として機能する。
The first wiring 560, the second wiring 561, and the third wiring 562 function as signal lines.
An image signal is supplied. However, this is not limiting. A constant signal may be supplied regardless of the image. The fourth wiring 563 functions as a scan line.

なお、液晶素子と、信号線として機能する配線との間に容量素子を設けても良い。図2
1に示すように容量素子566を設けることで液晶素子に印加される電圧を異ならせるこ
とができる。従って、図10における第1の配線560と、第3の配線562とを一本に
まとめることができる。
Note that a capacitor may be provided between the liquid crystal element and the wiring functioning as a signal line.
1, the voltage applied to the liquid crystal element can be made different by providing a capacitor 566. Therefore, the first wiring 560 and the third wiring 562 in FIG.

なお、容量素子を追加して配置する位置は第4の液晶素子と信号線の間に限定される物
ではなく、図22に示すように、他の液晶素子と信号線との間に容量素子(例えば、容量
素子565)を設けても良い。この場合にも、複数の信号線を一本にまとめることができ
る。
Note that the position where the capacitor element is added is not limited to between the fourth liquid crystal element and the signal line, and a capacitor element (for example, a capacitor element 565) may be provided between another liquid crystal element and the signal line as shown in Fig. 22. In this case, a plurality of signal lines can be integrated into one.

以上説明したように、一画素あたりの液晶素子を4つとすることも可能であるし、一画
素あたりの液晶素子を更に増やすことも可能である。一画素あたりの液晶素子の数を増や
すことで様々な配向状態を有せしめることができ、より広い視野角を有する液晶表示装置
を提供することができる。
As described above, it is possible to provide four liquid crystal elements per pixel, or to further increase the number of liquid crystal elements per pixel. By increasing the number of liquid crystal elements per pixel, it is possible to provide various alignment states, and it is possible to provide a liquid crystal display device having a wider viewing angle.

本発明を適用した液晶表示装置の画素の上面図の一例を図32に示す。また、図33は
、図32の回路図を示す。なお、図32と図33は対応する部分には同じ符号を用いてい
る。
An example of a top view of a pixel of a liquid crystal display device to which the present invention is applied is shown in Fig. 32. Also, Fig. 33 shows a circuit diagram of Fig. 32. Note that the same reference numerals are used for corresponding parts in Fig. 32 and Fig. 33.

図32に示す画素1000は、走査線及び容量線となる配線を構成する第1の導電層(
第3の配線1013のハッチパターンで示す。)上に第1の絶縁膜(図示しない)が設け
られ、第1の絶縁膜上に半導体膜が設けられ、半導体膜上に第2の導電層(第1の配線1
011のハッチパターンで示す。)が設けられ、第2の導電層上に第2の絶縁膜(図示し
ない)が設けられ、第2の絶縁膜上に第3の導電層(第1の液晶素子1003のハッチパ
ターンで示す。)が設けられている。
The pixel 1000 shown in FIG. 32 includes a first conductive layer (
A first insulating film (not shown) is provided on the third wiring 1013, a semiconductor film is provided on the first insulating film, and a second conductive layer (the first wiring 1013 is shown by a hatched pattern) is provided on the semiconductor film.
A first conductive layer (indicated by a hatch pattern of 011) is provided on the first insulating film (not shown), and a third conductive layer (indicated by a hatch pattern of the first liquid crystal element 1003) is provided on the second insulating film.

図33において、画素1000は、第1のスイッチ1001と、第2のスイッチ100
2と、第1の液晶素子1003と、第2の液晶素子1004と、第3の液晶素子1005
と、第4の液晶素子1006と、第1の容量素子1007と、第2の容量素子1008と
、第3の容量素子1009と、第4の容量素子1010と、第5の容量素子1016と、
第6の容量素子1017と、を有する。
In FIG. 33, a pixel 1000 includes a first switch 1001 and a second switch 100
2, a first liquid crystal element 1003, a second liquid crystal element 1004, and a third liquid crystal element 1005.
a fourth liquid crystal element 1006, a first capacitor 1007, a second capacitor 1008, a third capacitor 1009, a fourth capacitor 1010, and a fifth capacitor 1016,
and a sixth capacitor 1017.

第1の配線1011は、第4の液晶素子1006、第1の容量素子1007の第1の電
極及び第2の容量素子1008の第1の電極に第1のトランジスタ1001を介して接続
されている。第2の配線1012は、第1の液晶素子1003、第4の容量素子1010
の第1の電極及び第3の容量素子1009の第1の電極に第2のトランジスタ1002を
介して接続されている。第2の容量素子1008の第2の電極は、第3の容量素子100
9の第2の電極、第5の容量素子1016の第1の電極、第2の液晶素子1004の第1
の電極、第6の容量素子1017の第1の電極及び第3の液晶素子1005の第1の電極
に接続されている。第1の容量素子1007の第2の電極及び第6の容量素子1017の
第2の電極は第5の配線1015に接続されている。第5の容量素子1016の第2の電
極及び第4の容量素子1010の第2の電極は第4の配線1014に接続されている。
The first wiring 1011 is connected to the fourth liquid crystal element 1006, a first electrode of the first capacitor 1007, and a first electrode of the second capacitor 1008 through the first transistor 1001.
The second electrode of the second capacitor 1008 is connected to the first electrode of the third capacitor 1009 through the second transistor 1002.
the second electrode of the fifth capacitor 1016, the first electrode of the second liquid crystal element 1004,
The first electrode of the first capacitor 1007 and the second electrode of the sixth capacitor 1017 are connected to a fifth wiring 1015. The second electrode of the fifth capacitor 1016 and the second electrode of the fourth capacitor 1010 are connected to a fourth wiring 1014.

なお、図33は、図11(B)のすべての液晶素子の各々に保持容量を設けたものであ
る。つまり、図11と図16を組み合わせたものであると言える。従って、図33は、図
1と同様の構成を適用できる。即ち、容量線として機能する配線は図50に示すように共
通電極と共用してもよいし、スイッチはトランジスタに置き換えることが可能であり、ト
ランジスタにはNチャネル型を用いてもよいし、Pチャネル型を用いてもよい。
In addition, Fig. 33 shows a configuration in which a storage capacitor is provided for each of all the liquid crystal elements in Fig. 11(B). In other words, it can be said to be a combination of Fig. 11 and Fig. 16. Therefore, Fig. 33 can be applied with the same configuration as Fig. 1. That is, the wiring functioning as the capacitance line may be shared with the common electrode as shown in Fig. 50, and the switch can be replaced with a transistor, and either an N-channel type or a P-channel type may be used for the transistor.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1の配線1011及び第2の配線1012は、信号線として機能する。従って、第1
の配線1011及び第2の配線1012には、通常、画像信号が供給される。ただし、こ
れに限定されない。画像によらず、一定の信号が供給されていても良い。第3の配線10
13は走査線として機能する。第4の配線1014及び第5の配線1015は、容量線と
して機能する。
The first wiring 1011 and the second wiring 1012 function as signal lines.
An image signal is usually supplied to the first wiring 1011 and the second wiring 1012. However, this is not limited to this. A constant signal may be supplied regardless of the image.
The fourth wiring 1014 and the fifth wiring 1015 function as capacitance lines.

図32に示した上面図のような画素を設けることで、各々の液晶素子に様々な配向状態
を有せしめることができ、より広い視野角を有する液晶表示装置を提供することができる
By providing a pixel as shown in the top view of FIG. 32, each liquid crystal element can have various alignment states, and a liquid crystal display device having a wider viewing angle can be provided.

なお、本実施の形態では、一画素に設けられる全てのトランジスタの導電型が同一の場
合についてのみ説明したが、本発明はこれに限定されない。つまり、一画素内に設けられ
るトランジスタは、異なる導電型を有していてもよい。
In this embodiment, the case where all the transistors provided in one pixel have the same conductivity type has been described, but the present invention is not limited to this. In other words, the transistors provided in one pixel may have different conductivity types.

更には、本実施の形態におけるトランジスタの種類も特に限定されず、様々なものを用
いることができる。そのため、結晶性半導体膜を用いた薄膜トランジスタ(TFT)、非
晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ
、半導体基板やSOI基板を用いて形成されるトランジスタ、MOS型トランジスタ、接
合型トランジスタ、バイポーラトランジスタ、ZnOやa-InGaZnO等の化合物半
導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、
その他のトランジスタを適用することができる。ただし、オフ電流が少ないトランジスタ
を用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域が設けら
れた薄膜トランジスタ又はマルチゲート構造を有する薄膜トランジスタ等がある。また、
Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。
Furthermore, the type of transistor in this embodiment is not particularly limited, and various types can be used. For this reason, thin film transistors (TFTs) using a crystalline semiconductor film, thin film transistors using a non-single crystal semiconductor film such as amorphous silicon or polycrystalline silicon, transistors formed using a semiconductor substrate or SOI substrate, MOS type transistors, junction type transistors, bipolar transistors, transistors using compound semiconductors such as ZnO or a-InGaZnO, transistors using organic semiconductors or carbon nanotubes,
Other transistors can be used. However, it is preferable to use a transistor with a low off-current. Examples of a transistor with a low off-current include a thin film transistor provided with an LDD region and a thin film transistor having a multi-gate structure.
Both N-channel and P-channel types may be used to form a CMOS switch.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
の一部又は全部は、別の図で述べた内容の一部又は全部に対して、適用し、組み合わせ、
又は置き換えること等を自由に行うことができる。さらに、これまでに述べた図において
、各々の部分に関して別の部分を組み合わせることにより、更に多くの構成が考えられ、
本実施の形態の記載はこれを妨げるものではない。
In this embodiment, various drawings have been used to describe the present invention. However, a part or all of the contents described in each drawing may be applied to, combined with, or used in conjunction with a part or all of the contents described in another drawing.
Furthermore, in the figures described above, by combining each part with another part, many more configurations can be considered.
The description of this embodiment does not preclude this.

同様に、本実施の形態の各々の図において述べた内容の一部又は全部は、別の実施の形
態の図において述べた内容の一部又は全部に対して、適用し、組み合わせ、又は置き換え
ること等を自由に行うことができる。更に、本実施の形態の図において、各々の部分に関
して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成が考えら
れ、本実施の形態の記載はこれを妨げるものではない。
Similarly, a part or all of the contents described in each figure of this embodiment can be freely applied to, combined with, or replaced with a part or all of the contents described in the figures of another embodiment. Furthermore, by combining each part of the figures of this embodiment with parts of another embodiment, even more figures can be configured, and the description of this embodiment does not prevent this.

なお、本実施の形態は、他の実施の形態で述べた内容の一部又は全部について、具体化し
た場合、多少の変形を加えた場合、一部に変更を加えた場合、改良した場合、詳細に記載
した場合、応用した場合、関連がある場合についての一例を示している。従って、他の実
施の形態で述べた内容は、本実施の形態へ適用し、組み合わせ、又は置き換えること等を
自由に行うことができる。
This embodiment shows an example of a case where a part or all of the contents described in the other embodiments are embodied, slightly modified, partially changed, improved, described in detail, applied, or related. Therefore, the contents described in the other embodiments can be freely applied to this embodiment, combined, or replaced.

(実施の形態2)
実施の形態1では、容量素子を用いて電圧を分割することで新たな電圧を作り、液晶素
子に供給していた。ただし、新たな電圧を作るための素子は、容量素子に限定されない。
電圧を分割する素子、電流を電圧に変換する素子、非線形素子、抵抗成分を有する素子、
容量成分を有する素子、インダクタ、ダイオード、トランジスタ、抵抗素子、スイッチ等
の様々な素子を用いることができる。また。これらを直列又は並列に接続して組み合わせ
ることで所望の回路を実現することができる。このような素子を、分圧素子と呼ぶことと
する。
(Embodiment 2)
In the first embodiment, a new voltage is generated by dividing a voltage using a capacitive element and supplied to the liquid crystal element, but the element for generating the new voltage is not limited to a capacitive element.
Voltage dividing elements, current to voltage converting elements, non-linear elements, elements with resistance components,
Various elements such as elements having capacitance components, inductors, diodes, transistors, resistors, and switches can be used. Furthermore, by connecting and combining these in series or parallel, a desired circuit can be realized. Such elements are called voltage dividing elements.

図1の容量素子を分圧素子とし、一般化した場合を図23に示す。したがって、実施の
形態1で述べた内容は、図23にも適用することができる
23 shows a generalized case in which the capacitance element in FIG. 1 is used as a voltage dividing element. Therefore, the contents described in the first embodiment can also be applied to FIG.

図23(A)は、本発明の液晶表示装置が有する画素回路の構成についての一例を示す
。画素600は、第1のスイッチ601と、第2のスイッチ602と、第1の液晶素子6
03と、第2の液晶素子604と、第3の液晶素子605と、第1の分圧素子606と、
第2の分圧素子607と、を有する。
23A shows an example of the configuration of a pixel circuit included in a liquid crystal display device of the present invention. A pixel 600 includes a first switch 601, a second switch 602, and a first liquid crystal element 6
03, a second liquid crystal element 604, a third liquid crystal element 605, and a first voltage dividing element 606,
and a second voltage dividing element 607.

第1の配線608は第1の液晶素子603の第1の電極及び第1の分圧素子606の一
端に第1のスイッチ601を介して接続されている。第2の配線609は第2の液晶素子
604の第1の電極及び第2の分圧素子607の一端に第2のスイッチを介して接続され
ている。第1の分圧素子606と第2の分圧素子607は直列に接続され、第3の液晶素
子605の第1の電極は第1の分圧素子606と第2の分圧素子607の間に接続されて
いる。
The first wiring 608 is connected to a first electrode of the first liquid crystal element 603 and one end of the first voltage dividing element 606 via a first switch 601. The second wiring 609 is connected to a first electrode of the second liquid crystal element 604 and one end of the second voltage dividing element 607 via a second switch. The first voltage dividing element 606 and the second voltage dividing element 607 are connected in series, and the first electrode of the third liquid crystal element 605 is connected between the first voltage dividing element 606 and the second voltage dividing element 607.

第1の液晶素子603、第2の液晶素子604及び第3の液晶素子605の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 603, the second liquid crystal element 604, and the third liquid crystal element 605 are connected to a common electrode.

図23(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図23
(B)において、第1のスイッチ601N及び第2のスイッチ602Nのゲートは第3の
配線610に接続されている。第3の配線760は、走査線として機能する。
FIG. 23B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 601N and the second switch 602N are connected to a third wiring 610. The third wiring 760 functions as a scan line.

なお、図26においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
26, similarly to FIG. 1, two scanning lines may be provided as shown in FIG. 49, and P-channel transistors may be used as switches.
As shown in the above, the liquid crystal element may be further divided into a plurality of elements.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1の配線608及び第2の配線609は、信号線として機能する。従って、第1の配
線608及び第2の配線609には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線610は走査
線として機能する。
The first wiring 608 and the second wiring 609 function as signal lines. Therefore, image signals are usually supplied to the first wiring 608 and the second wiring 609. However, this is not limited to this. A constant signal may be supplied regardless of the image. The third wiring 610 functions as a scanning line.

なお、第1の液晶素子603、第2の液晶素子604及び第3の液晶素子605はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 603, the second liquid crystal element 604, and the third liquid crystal element 605 have transmittance according to a video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

なお、第1の分圧素子606及び第2の分圧素子607としては、容量素子だけでなく
、様々な素子を用いることができる。例えば、電圧を分割する素子、電流を電圧に変換す
る素子、非線形素子、抵抗成分を有する素子、容量成分を有する素子、インダクタ、ダイ
オード、トランジスタ、抵抗素子、スイッチ等を分圧素子として用いることができる。図
30は分圧素子の例を図示している。
Note that not only capacitive elements but also various other elements can be used as the first voltage dividing element 606 and the second voltage dividing element 607. For example, an element that divides a voltage, an element that converts a current into a voltage, a nonlinear element, an element having a resistive component, an element having a capacitive component, an inductor, a diode, a transistor, a resistive element, a switch, etc. can be used as the voltage dividing element. Fig. 30 illustrates an example of the voltage dividing element.

まず、図30(J)及び(K)に示すように、Nチャネル型トランジスタ及びPチャネ
ル型トランジスタを用いることができる。
First, as shown in FIGS. 30(J) and (K), an N-channel transistor and a P-channel transistor can be used.

図30(A)は、ダイオード接続されたNチャネル型トランジスタである。図30(B
)は、図30(A)の接続される向きを逆にしたものである。図30(C)は、図30(
A)と図30(B)に示す素子を並列に接続している。図30(D)及び図30(E)は
図30(A)及び図30(B)のNチャネル型トランジスタをPチャネル型トランジスタ
に置き換えたものである。Pチャネル型トランジスタを図30(C)と同様に、並列に接
続しても良い。または、図30(F)に示すように、Pチャネル型トランジスタとNチャ
ネル型トランジスタを並列に接続しても良い。
FIG. 30A shows a diode-connected N-channel transistor.
30(C) is the same as FIG. 30(A) except that the connection direction is reversed.
In this example, the elements shown in Fig. 30A and Fig. 30B are connected in parallel. In Fig. 30D and Fig. 30E, the N-channel transistors in Fig. 30A and Fig. 30B are replaced with P-channel transistors. The P-channel transistors may be connected in parallel as in Fig. 30C. Alternatively, as shown in Fig. 30F, a P-channel transistor and an N-channel transistor may be connected in parallel.

図30(G)及び(L)は、抵抗素子と容量素子が直列又は並列に接続された分圧素子
である。
30(G) and (L) show voltage dividing elements in which a resistive element and a capacitive element are connected in series or in parallel.

図30(H)及び(I)では、抵抗素子と、Pチャネル型トランジスタ又はNチャネル
型トランジスタとを直列に接続している。
In FIGS. 30H and 30I, a resistor element and a P-channel transistor or an N-channel transistor are connected in series.

なお、図30(H)、(I)、(J)及び(K)に示されるトランジスタのゲートが接
続される配線は特に限定されない。走査線、容量線又は信号線に接続すればよい。また、
当該画素に隣接する行の走査線等に接続されていても良い。ゲートの電位を制御すること
により、分圧素子の抵抗値を制御することができる。
Note that there is no particular limitation on the wiring to which the gates of the transistors shown in Figures 30H, 30I, 30J, and 30K are connected. The wiring may be a scanning line, a capacitance line, or a signal line.
It may be connected to a scanning line of a row adjacent to the pixel in question. By controlling the potential of the gate, the resistance value of the voltage dividing element can be controlled.

図30(M)及び(N)はダイオードを示す。ダイオードには様々な種類があるが、分
圧素子として用いることの出来るダイオードは特に限定されない。例えば、PN型、PI
N型、ショットキー型、MIM型、MIS型等のダイオードを用いることができる。更に
は、図30(O)に示すように、2つのダイオードを逆向きに並列に接続しても良い。
30(M) and (N) show diodes. There are various types of diodes, but the diodes that can be used as voltage dividing elements are not particularly limited. For example, PN type, PI type,
It is possible to use diodes of N-type, Schottky type, MIM type, MIS type, etc. Furthermore, as shown in Fig. 30(O), two diodes may be connected in parallel in the opposite directions.

更には、図30(P)に示すインダクタ素子を用いても良いし、図30(Q)に示すよ
うに抵抗素子を用いても良い。抵抗素子としては、図30(R)に示すように抵抗値が可
変のものを用いてもよい。
Furthermore, an inductor element as shown in Fig. 30(P) may be used, or a resistive element as shown in Fig. 30(Q) may be used. As the resistive element, one having a variable resistance value as shown in Fig. 30(R) may be used.

したがって、実施の形態1で述べた構成において、容量素子を、図30に示す分圧素子
に置き換えて、新たな回路を構成することができる。したがって、実施の形態1で述べた
内容は、図23および、容量素子を分圧素子で置き換えて構成した回路にも適用すること
ができる。
Therefore, in the configuration described in the first embodiment, a new circuit can be configured by replacing the capacitive element with the voltage dividing element shown in Fig. 30. Therefore, the contents described in the first embodiment can be applied to the circuit shown in Fig. 23 and configured by replacing the capacitive element with a voltage dividing element.

図23に示す分圧素子606及び分圧素子607を、図30に示す様々な素子に置き換
えて構成した回路図を図36乃至図48に示す。従って、図36乃至図48は、図1と同
様の構成を適用できる。即ち、図7に示すように、一部又は全部の液晶素子の第1の電極
が容量線に接続されていてもよい。容量線は図50に示すように共通電極と共用してもよ
い。スイッチはトランジスタに置き換えることが可能であり、トランジスタにはNチャネ
ル型を用いてもよいし、Pチャネル型を用いてもよい。トランジスタを用いる場合には各
トランジスタのゲートは同一の走査線に接続されていても良いし、異なる走査線に接続さ
れていてもよい。また、図11に示すように、液晶素子を複数に分割しても良い。信号線
は複数有しても良いし、図8に示すように一本にまとめてもよい。更には、図2及び図1
2等に示すように、適当な位置に分圧素子を適宜配置しても良い。
36 to 48 show circuit diagrams in which the voltage dividing element 606 and the voltage dividing element 607 shown in FIG. 23 are replaced with various elements shown in FIG. 30. Therefore, the same configuration as that of FIG. 1 can be applied to FIG. 36 to FIG. 48. That is, as shown in FIG. 7, the first electrodes of some or all of the liquid crystal elements may be connected to a capacitance line. The capacitance line may be shared with a common electrode as shown in FIG. 50. The switches can be replaced with transistors, and the transistors may be of N-channel type or P-channel type. When transistors are used, the gates of the transistors may be connected to the same scanning line or different scanning lines. Also, as shown in FIG. 11, the liquid crystal element may be divided into a plurality of elements. There may be a plurality of signal lines, or they may be combined into one as shown in FIG. 8. Furthermore, the liquid crystal element shown in FIG. 2 and FIG. 1 ...
As shown in FIG. 2, a voltage dividing element may be disposed at an appropriate position.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

なお、分圧素子の抵抗値は一定でなくともよく、時間又は画素により抵抗値が異なるよ
うに設定しても良い。抵抗値を変化させるには分圧素子がトランジスタを有しているとよ
い。トランジスタを用いる場合には、該トランジスタにおいて、時間により又は画素によ
りゲートの電位を変化させればよい。
The resistance value of the voltage dividing element does not have to be constant, and may be set to vary depending on time or pixel. In order to change the resistance value, the voltage dividing element may have a transistor. When a transistor is used, the potential of the gate of the transistor may be changed depending on time or pixel.

なお、液晶素子の間に分圧素子を接続する場合、信号線と液晶素子との接続がオフにな
ったとき、各液晶素子間で電荷が漏れてしまう場合がある。電荷の漏れを防止するために
は、分圧素子とスイッチとを直列接続させ、それを各液晶素子間に接続すればよい。その
場合の例を図24に示す。なお、分圧素子とスイッチとの接続は逆にしてもよい。
When voltage dividing elements are connected between liquid crystal elements, charge may leak between each liquid crystal element when the connection between the signal line and the liquid crystal element is turned off. In order to prevent charge leakage, the voltage dividing element and a switch are connected in series and connected between each liquid crystal element. An example of this case is shown in Figure 24. Note that the connection between the voltage dividing element and the switch may be reversed.

なお、液晶素子間に、分圧素子と、スイッチとを1つずつ配置しているが、これに限定
されない。複数個配置してもよい。なお、実施の形態1および図23で述べた内容は、図
24にも適用することができる。
Although one voltage dividing element and one switch are disposed between the liquid crystal elements, the present invention is not limited to this. A plurality of voltage dividing elements and switches may be disposed between the liquid crystal elements. The contents described in the first embodiment and FIG. 23 can also be applied to FIG. 24.

画素650は、第1のスイッチ651と、第2のスイッチ652と、第1の液晶素子6
53と、第2の液晶素子654と、第3の液晶素子655と、第1の分圧素子656と、
第2の分圧素子657と、第3のスイッチ658と、第4のスイッチ659と、を有する
The pixel 650 includes a first switch 651, a second switch 652, and a first liquid crystal element 6
53, a second liquid crystal element 654, a third liquid crystal element 655, and a first voltage dividing element 656,
The circuit includes a second voltage dividing element 657 , a third switch 658 , and a fourth switch 659 .

第1の配線660は第1の液晶素子653の第1の電極及び第3のスイッチ658の一
端に、第1のスイッチ651を介して接続されている。第2の配線661は第2の液晶素
子654の第1の電極及び第4のスイッチ659の一端に接続されている。第3のスイッ
チ658と第4のスイッチ659は直列に接続され、第3のスイッチ658と第4のスイ
ッチ659の間には直列に接続された第1の分圧素子656と第2の分圧素子657が設
けられ、第3の液晶素子655の第1の電極は第1の分圧素子656と第2の分圧素子6
57の間に接続されている。
The first wiring 660 is connected to a first electrode of the first liquid crystal element 653 and one end of the third switch 658 via the first switch 651. The second wiring 661 is connected to a first electrode of the second liquid crystal element 654 and one end of the fourth switch 659. The third switch 658 and the fourth switch 659 are connected in series, and a first voltage dividing element 656 and a second voltage dividing element 657 connected in series are provided between the third switch 658 and the fourth switch 659. The first electrode of the third liquid crystal element 655 is connected to the first voltage dividing element 656 and the second voltage dividing element 657.
57.

第1の液晶素子653、第2の液晶素子654及び第3の液晶素子655の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 653, the second liquid crystal element 654, and the third liquid crystal element 655 are connected to a common electrode.

第1の配線660及び第2の配線661は、信号線として機能する。従って、第1の配
線660及び第2の配線661には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線662は走査
線として機能する。
The first wiring 660 and the second wiring 661 function as signal lines. Therefore, image signals are usually supplied to the first wiring 660 and the second wiring 661. However, this is not limited to this. A constant signal may be supplied regardless of the image. The third wiring 662 functions as a scanning line.

第1のスイッチ651及び第2のスイッチ652はスイッチとして機能するものであれ
ば、特に限定されない。例えば、トランジスタを用いることができる。以下、第1のスイ
ッチ651及び第2のスイッチ652としてトランジスタを用いる場合には、その極性は
Pチャネル型でもよいし、Nチャネル型でもよい。
The first switch 651 and the second switch 652 are not particularly limited as long as they function as switches. For example, transistors can be used. Hereinafter, when transistors are used as the first switch 651 and the second switch 652, the polarity of the transistors may be P-channel type or N-channel type.

第3のスイッチ658及び第4のスイッチ659はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。第3のスイッチ65
8及び第4のスイッチ659に用いるトランジスタの極性はPチャネル型でもよいし、N
チャネル型でもよい。
The third switch 658 and the fourth switch 659 are not particularly limited as long as they function as switches. For example, transistors can be used.
The polarity of the transistors used for the eighth and fourth switches 659 may be P-channel or N-channel.
It may be of a channel type.

図24(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図24
(B)において、第1のスイッチ651N及び第2のスイッチ652Nのゲートは第3の
配線662に接続されている。第3の配線662は、走査線として機能する。
FIG. 24B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 651N and the second switch 652N are connected to a third wiring 662. The third wiring 662 functions as a scan line.

なお、図24においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In addition, in FIG. 24, similarly to FIG. 1, etc., two scanning lines may be provided as shown in FIG. 49, and P-channel transistors may be used as switches.
As shown in the above, the liquid crystal element may be further divided into a plurality of elements.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

なお、第1の液晶素子653、第2の液晶素子654及び第3の液晶素子655はビデ
オ信号に応じた透過率となる。
It is to be noted that the first liquid crystal element 653, the second liquid crystal element 654, and the third liquid crystal element 655 have transmittance according to a video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

次に、図23および図24に、図30の分圧素子を適用した場合の具体例を示す。まず
、図30(J)を用いる場合について図25を参照して説明する。ゲートは、走査線に接
続される。図23および図24は、図1における第1の容量素子106及び第2の容量素
子107をトランジスタに置き換えたものに相当する。したがって、実施の形態1、図2
3及び図24にて述べた内容は、図25にも適用することができる。
23 and 24 show a specific example in which the voltage dividing element in FIG. 30 is applied. First, the case in which FIG. 30(J) is used will be described with reference to FIG. 25. The gate is connected to a scanning line. FIGS. 23 and 24 correspond to a case in which the first capacitance element 106 and the second capacitance element 107 in FIG. 1 are replaced with transistors. Therefore, the first embodiment and FIG. 2
The contents described with reference to FIG. 3 and FIG. 24 can also be applied to FIG.

画素700は、第1のスイッチ701と、第2のスイッチ702と、第1の液晶素子7
03と、第2の液晶素子704と、第3の液晶素子705と、第1のトランジスタ706
と、第2のトランジスタ707と、を有する。
The pixel 700 includes a first switch 701, a second switch 702, and a first liquid crystal element 703.
03, a second liquid crystal element 704, a third liquid crystal element 705, and a first transistor 706.
and a second transistor 707 .

第1の配線708は第1の液晶素子703の第1の電極及び第1のトランジスタ706
のソース又はドレインの一方に第1のスイッチ701を介して接続されている。第2の配
線709は第2の液晶素子704の第1の電極及び第2のトランジスタ707のソース又
はドレインの一方に第2のスイッチ702を介して接続されている。第1のトランジスタ
706のソース又はドレインの他方及び第2のトランジスタ707のソース又はドレイン
の他方は第3の液晶素子705の第1の電極に接続されている。第1及び第2のトランジ
スタは第3の配線710に接続されている。
The first wiring 708 is connected to the first electrode of the first liquid crystal element 703 and the first transistor 706
A second wiring 709 is connected to a first electrode of a second liquid crystal element 704 and one of a source or a drain of a second transistor 707 through a second switch 702. The other of the source or the drain of the first transistor 706 and the other of the source or the drain of the second transistor 707 are connected to a first electrode of a third liquid crystal element 705. The first and second transistors are connected to a third wiring 710.

第1の液晶素子703、第2の液晶素子704及び第3の液晶素子705の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 703, the second liquid crystal element 704, and the third liquid crystal element 705 are connected to a common electrode.

第1の配線708及び第2の配線709は、信号線として機能する。従って、第1の配
線708及び第2の配線709には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線710は走査
線として機能する。
The first wiring 708 and the second wiring 709 function as signal lines. Therefore, image signals are usually supplied to the first wiring 708 and the second wiring 709. However, this is not limiting. A constant signal may be supplied regardless of the image. The third wiring 710 functions as a scanning line.

第1のスイッチ701及び第2のスイッチ702はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。以下、第1のスイッチ
701及び第2のスイッチ702としてトランジスタを用いる場合について説明する。ト
ランジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でもよ
い。
The first switch 701 and the second switch 702 are not particularly limited as long as they function as switches. For example, transistors can be used. Hereinafter, a case where transistors are used as the first switch 701 and the second switch 702 will be described. When transistors are used, the polarity thereof may be a P-channel type or an N-channel type.

図25(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図25
(B)において、第1のスイッチ701N及び第2のスイッチ702Nのゲートは第3の
配線710に接続されている。第3の配線710は、走査線として機能する。
FIG. 25B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 701N and the second switch 702N are connected to a third wiring 710. The third wiring 710 functions as a scan line.

なお、図25においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In addition, in FIG. 25, similarly to FIG. 1, etc., two scanning lines may be provided as shown in FIG. 49, and P-channel transistors may be used as switches.
As shown in the above, the liquid crystal element may be further divided into a plurality of elements.

第1のトランジスタ706及び第2のトランジスタ707は分圧素子として機能すれば
よく、第1のトランジスタ706及び第2のトランジスタ707の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 706 and the second transistor 707 are only required to function as a voltage dividing element, and the polarity of the first transistor 706 and the second transistor 707 may be either a P-channel type or an N-channel type.

次に、画素700の動作について述べる。まず、第3の配線710により選択されて、
第1のスイッチ701および第2のスイッチ702がオンになる。すると、第1の配線7
08および第2の配線709から、ビデオ信号が供給される。第1及び第2のスイッチと
同時に、第1のトランジスタ706および第2のトランジスタ707もオンになる。した
がって、第1の配線708と第2の配線709とが、トランジスタを介して接続されるこ
ととなる。そして、トランジスタには抵抗成分(オン抵抗)があるため、各トランジスタ
で分圧されることとなる。このとき、第1のトランジスタ706および第2のトランジス
タ707のオン抵抗が高い場合には、電圧の多くが、それらのトランジスタに加わること
となる。
Next, the operation of the pixel 700 will be described. First, the pixel 700 is selected by the third wiring 710.
The first switch 701 and the second switch 702 are turned on. Then, the first wiring 7
A video signal is supplied from the first wiring 708 and the second wiring 709. At the same time as the first and second switches, the first transistor 706 and the second transistor 707 are also turned on. Therefore, the first wiring 708 and the second wiring 709 are connected via a transistor. Since the transistor has a resistance component (on-resistance), the voltage is divided by each transistor. At this time, if the on-resistance of the first transistor 706 and the second transistor 707 is high, most of the voltage is applied to these transistors.

したがって、第1の液晶素子703の画素電極には、第1の配線708の電位とほぼ等
しい電位が加わる。より正確には、第1の配線708の電位から、第1のスイッチ701
で電圧降下した分の電位が第1の液晶素子703の画素電極に加わる。同様に、第2の液
晶素子704の画素電極には、第2の配線709の電位とほぼ等しい電位が加わる。より
正確には、第2の配線709の電位から、第2のスイッチ702で電圧降下した分の電位
が第2の液晶素子704の画素電極に加わる。
Therefore, a potential substantially equal to the potential of the first wiring 708 is applied to the pixel electrode of the first liquid crystal element 703. More precisely, the potential of the first wiring 708 is applied to the first switch 701.
A potential equivalent to the voltage drop caused by the second switch 702 is applied to the pixel electrode of the first liquid crystal element 703. Similarly, a potential approximately equal to the potential of the second wiring 709 is applied to the pixel electrode of the second liquid crystal element 704. More precisely, a potential equivalent to the voltage drop caused by the second switch 702 from the potential of the second wiring 709 is applied to the pixel electrode of the second liquid crystal element 704.

そして、第1の液晶素子703の画素電極の電位と、第2の液晶素子704の画素電極
の電位とが、第1のトランジスタ706および第2のトランジスタ707によって分圧さ
れて、第3の液晶素子705の画素電極に供給される。仮に、第1のトランジスタ706
および第2のトランジスタ707のオン抵抗が概ね等しい場合には、第3の液晶素子70
5の画素電極の電位は、第1の液晶素子703の画素電極の電位と、第2の液晶素子70
4の画素電極の電位の中間になる。
The potential of the pixel electrode of the first liquid crystal element 703 and the potential of the pixel electrode of the second liquid crystal element 704 are divided by the first transistor 706 and the second transistor 707 and supplied to the pixel electrode of the third liquid crystal element 705.
When the on-resistances of the second transistor 707 and the third liquid crystal element 70 are approximately equal to each other,
The potential of the pixel electrode of the first liquid crystal element 703 and the potential of the pixel electrode of the second liquid crystal element 705 are
The potential of the pixel electrode 4 is intermediate between these.

なお、第1のスイッチ701、第2のスイッチ702、第1のトランジスタ706及び
第2のトランジスタ707等のオン抵抗が小さい場合には、大きな電流が流れてしまう。
したがって、分圧させるためのトランジスタである第1のトランジスタ706、第2のト
ランジスタ707は、オン抵抗が高いことが望ましい。例えば、第1のトランジスタ70
6又は第2のトランジスタ707よりも、第1のスイッチ701又は第2のスイッチ70
2の方が、チャネル幅Wとチャネル長Lとの比(W/L)が小さいことが望ましい。例え
ば、第1のトランジスタ706又は第2のトランジスタ707は、マルチゲート構造にす
ることによって、チャネル長Lを大きくしてもよい。
Note that when the on-resistance of the first switch 701, the second switch 702, the first transistor 706, the second transistor 707, and the like is small, a large current flows.
Therefore, it is desirable that the first transistor 706 and the second transistor 707, which are transistors for voltage division, have high on-resistance.
6 or the second transistor 707, the first switch 701 or the second switch 70
It is desirable that the ratio (W/L) of the channel width W to the channel length L is smaller in the second transistor 702. For example, the first transistor 706 or the second transistor 707 may have a multi-gate structure to increase the channel length L.

なお、第1のトランジスタ706と第2のトランジスタ707とは、概ね等しいオン抵
抗を有することが望ましい。オン抵抗が概ね等しいことによって、分割された電圧は中間
の電位となる。もし、オン抵抗に差があれば、どちらかの電位に偏ってしまい、均等に、
液晶素子を制御することができないからである。例えば、第1のトランジスタ706と第
2のトランジスタ707のチャネル幅Wとチャネル長Lとの比(W/L)は、概ね等しい
ことが望ましい。ただし、これに限定されない。
It is preferable that the first transistor 706 and the second transistor 707 have approximately equal on-resistance. When the on-resistances are approximately equal, the divided voltage becomes an intermediate potential. If there is a difference in the on-resistance, the potential will be biased toward one of the two.
This is because the liquid crystal element cannot be controlled. For example, it is preferable that the ratio (W/L) of the channel width W to the channel length L of the first transistor 706 and the second transistor 707 be approximately equal to each other. However, this is not limiting.

第3の配線710が非選択状態になると、第1のスイッチ701、第2のスイッチ70
2、第1のトランジスタ706および第2のトランジスタ707がオフになる。すると、
各液晶素子に供給された電圧が保持されるようになる。このように動作させることによっ
て、各液晶素子に印加される電圧を異ならせることができる。その結果、視野角を広くす
ることができる。ただし、駆動方法は、これに限定されない。各トランジスタをオン・オ
フするタイミングや信号線の電位等は、様々な方法で制御することができる。
When the third wiring 710 is in a non-selected state, the first switch 701 and the second switch 70
2. The first transistor 706 and the second transistor 707 are turned off. Then,
The voltage supplied to each liquid crystal element is maintained. By operating in this manner, the voltage applied to each liquid crystal element can be made different. As a result, the viewing angle can be widened. However, the driving method is not limited to this. The timing of turning on and off each transistor, the potential of the signal line, etc. can be controlled by various methods.

なお、第1のトランジスタ706及び第2のトランジスタ707もオフになるため、各
液晶素子間で、電荷が漏れることはない。したがって、第1のトランジスタ706および
第2のトランジスタ707は、図24における分圧素子とスイッチとを、1つの素子で実
現したものであるということもできる。
In addition, since the first transistor 706 and the second transistor 707 are also turned off, no charge leaks between the liquid crystal elements. Therefore, it can be said that the first transistor 706 and the second transistor 707 realize the voltage dividing element and the switch in FIG. 24 by a single element.

なお、第1の液晶素子703、第2の液晶素子704及び第3の液晶素子705はビデ
オ信号に応じた透過率となる。
It is to be noted that the first liquid crystal element 703, the second liquid crystal element 704, and the third liquid crystal element 705 have transmittances according to a video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

なお、第1のトランジスタ706及び第2のトランジスタ707は図示した構成に限定
されない。例えば、第1のトランジスタ706と第2のトランジスタ707の一方又は双
方がマルチゲート構造であってもよい。マルチゲート構造にすることで、シングルゲート
構造の場合よりも第1のトランジスタ706と第2のトランジスタ707の抵抗値の調整
を容易にすることができる。更には、シングルゲート構造の場合よりも第1のトランジス
タ706と第2のトランジスタ707のオン抵抗を大きくすることができる。
Note that the first transistor 706 and the second transistor 707 are not limited to the configuration shown in the figure. For example, one or both of the first transistor 706 and the second transistor 707 may have a multi-gate structure. The multi-gate structure makes it easier to adjust the resistance values of the first transistor 706 and the second transistor 707 than in the case of a single-gate structure. Furthermore, the on-resistance of the first transistor 706 and the second transistor 707 can be made larger than in the case of a single-gate structure.

なお、第1のトランジスタ706及び第2のトランジスタ707の抵抗値は一定でなく
ともよく、時間又は画素により抵抗値が異なるように設定しても良い。抵抗値を変化させ
るには、分圧素子として機能する第1のトランジスタ706及び第2のトランジスタ70
7において、時間により又は画素によりゲートの電位を変化させればよい。
Note that the resistance values of the first transistor 706 and the second transistor 707 do not need to be constant, and may be set to vary depending on time or pixels. In order to change the resistance value, the first transistor 706 and the second transistor 707 function as voltage dividing elements.
7, the potential of the gate may be changed depending on time or on the pixel.

なお、図23乃至図25には、保持容量を明記していないが、図1等で述べたように、
保持容量を配置してよい。一例として、図25において、各液晶素子に保持容量を配置し
た場合を図26に示す。
Although the storage capacitance is not shown in FIGS. 23 to 25, as described in FIG. 1, etc.,
As an example, a case in which a storage capacitor is provided for each liquid crystal element in FIG.

図26において、画素750は、第1のスイッチ751と、第2のスイッチ752と、
第1の液晶素子753と、第2の液晶素子754と、第3の液晶素子755と、第1のト
ランジスタ756と、第2のトランジスタ757と、第1の容量素子762と、第2の容
量素子763と、第3の容量素子764と、を有する。
In FIG. 26, a pixel 750 includes a first switch 751, a second switch 752, and
The liquid crystal display device includes a first liquid crystal element 753 , a second liquid crystal element 754 , a third liquid crystal element 755 , a first transistor 756 , a second transistor 757 , a first capacitor 762 , a second capacitor 763 , and a third capacitor 764 .

第1の配線758は第1の液晶素子753の第1の電極、第1のトランジスタ756の
ソース又はドレインの一方及び第3の容量素子764の第1の電極に第1のスイッチ75
1を介して接続されている。第2の配線759は第2の液晶素子754の第1の電極、第
2のトランジスタ757のソース又はドレインの一方及び第1の容量素子762の第1の
電極に接続されている。第1のトランジスタ756のソース又はドレインの他方と、第2
のトランジスタ757のソース又はドレインの他方は第3の液晶素子755の第1の電極
及び第2の容量素子763の第1の電極に接続されている。第1及び第2のスイッチ並び
第1及び第2のトランジスタは第3の配線760に接続されている。第1の容量素子76
2、第2の容量素子763及び第3の容量素子764の第2の電極は第4の配線761に
接続されている。
The first wiring 758 is connected to the first electrode of the first liquid crystal element 753, one of the source and drain of the first transistor 756, and the first electrode of the third capacitor element 764.
The second wiring 759 is connected to a first electrode of the second liquid crystal element 754, one of the source and the drain of the second transistor 757, and a first electrode of the first capacitor element 762.
The other of the source and the drain of the transistor 757 is connected to a first electrode of the third liquid crystal element 755 and a first electrode of the second capacitor 763. The first and second switches and the first and second transistors are connected to a third wiring 760.
Second electrodes of the second capacitor 763 and the third capacitor 764 are connected to a fourth wiring 761 .

第1の液晶素子753、第2の液晶素子754及び第3の液晶素子755の第2の電極
は、共通電極に接続されている。
Second electrodes of the first liquid crystal element 753, the second liquid crystal element 754, and the third liquid crystal element 755 are connected to a common electrode.

第1の配線758及び第2の配線759は、信号線として機能する。第3の配線760
は走査線として機能する。第4の配線761は容量線として機能する。
The first wiring 758 and the second wiring 759 function as signal lines.
The fourth wiring 761 functions as a capacitance line.

第1のスイッチ751及び第2のスイッチ752はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。第1のスイッチ751
及び第2のスイッチ752としてトランジスタを用いる場合には、その極性はPチャネル
型でもよいし、Nチャネル型でもよい。
The first switch 751 and the second switch 752 are not particularly limited as long as they function as switches. For example, transistors can be used.
When a transistor is used as the second switch 752, the polarity thereof may be either a P-channel type or an N-channel type.

図26(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図26
(B)において、第1のスイッチ751N及び第2のスイッチ752Nのゲートは第3の
配線760に接続されている。第3の配線760は、走査線として機能する。
FIG. 26B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 751N and the second switch 752N are connected to a third wiring 760. The third wiring 760 functions as a scan line.

なお、図26においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In addition, in FIG. 26, similarly to FIG. 1, etc., two scanning lines may be provided as shown in FIG. 49, and P-channel transistors may be used as switches.
As shown in the above, the liquid crystal element may be further divided into a plurality of elements.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1のトランジスタ756及び第2のトランジスタ757は分圧素子として機能すれば
よく、第1のトランジスタ756及び第2のトランジスタ757の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 756 and the second transistor 757 are only required to function as a voltage dividing element, and the polarity of the first transistor 756 and the second transistor 757 may be either a P-channel type or an N-channel type.

なお、第1の液晶素子753、第2の液晶素子754及び第3の液晶素子755はビデ
オ信号に応じた透過率となる。
Note that the first liquid crystal element 753, the second liquid crystal element 754, and the third liquid crystal element 755 have transmittance according to a video signal.

なお、第1のトランジスタ756及び第2のトランジスタ757の抵抗値は一定でなく
ともよく、時間又は画素により抵抗値が異なるように設定しても良い。抵抗値を変化させ
るには、抵抗として機能する第1のトランジスタ756及び第2のトランジスタ757に
おいて、時間により又は画素によりゲートの電位を変化させればよい。
Note that the resistance values of the first transistor 756 and the second transistor 757 do not need to be constant, and may be set to vary depending on time or pixel. In order to change the resistance value, the potential of the gate of the first transistor 756 and the second transistor 757 functioning as a resistor may be changed depending on time or pixel.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることができ、視野
角を広くすることができる。
As described above, each liquid crystal element can be made to have a different alignment state, and the viewing angle can be made wider.

なお、図25及び図26において、第1及び第2のトランジスタのゲートは走査線に接
続されているが、これに限定されない。別の配線を配置して、その配線に接続してもよい
。または、複数の別の配線を配置して、第1のトランジスタおよび第2のトランジスタの
ゲートを、各々別の配線に接続してもよい。図27(B)は、図27(A)において、第
1のトランジスタおよび第2のトランジスタのゲートを、第4の配線に接続した場合を示
す。このようにすることで、第1のトランジスタ及び第2のトランジスタのゲートの電位
を、第1及び第2のスイッチから独立して制御することが可能となり、第1及び第2のト
ランジスタのオン抵抗を、容易に制御することが可能となる。例えば、負極(ビデオ信号
の方が、共通電極の電位よりも低い)のビデオ信号を入力する場合、第1及び第2のトラ
ンジスタのゲート・ソース間電圧が、非常に大きくなる。そのため、第1のトランジスタ
および第2のトランジスタのオン抵抗が低下し、電流が多く流れるために、消費電力が大
きくなってしまう場合がある。そこで、第1及び第2のトランジスタをオンして分圧させ
るときに、正極(ビデオ信号の方が、共通電極の電位よりも高い)のビデオ信号を入力す
る場合よりも、負極のビデオ信号を入力する場合の方が、第1及び第2のトランジスタの
ゲート電位が低くなるようにする。その結果、電流が多くながれてしまうことを防止する
ことができる。
In FIG. 25 and FIG. 26, the gates of the first and second transistors are connected to the scanning line, but this is not limiting. A separate wiring may be arranged and connected to the wiring. Alternatively, a plurality of separate wirings may be arranged and the gates of the first and second transistors may be connected to the separate wirings. FIG. 27B shows a case where the gates of the first and second transistors are connected to the fourth wiring in FIG. 27A. In this way, the potentials of the gates of the first and second transistors can be controlled independently from the first and second switches, and the on-resistances of the first and second transistors can be easily controlled. For example, when a video signal of a negative polarity (the video signal is lower than the potential of the common electrode) is input, the gate-source voltages of the first and second transistors become very large. Therefore, the on-resistances of the first and second transistors decrease, and a large current flows, which may result in high power consumption. Therefore, when the first and second transistors are turned on to divide the voltage, the gate potentials of the first and second transistors are set lower when a negative video signal is input than when a positive video signal (the video signal has a higher potential than the common electrode) is input, thereby preventing a large current from flowing.

画素800は、第1のスイッチ801と、第2のスイッチ802と、第1のトランジス
タ803と、第2のトランジスタ804と、第1の液晶素子805と、第2の液晶素子8
06と、第3の液晶素子807と、を有する。
The pixel 800 includes a first switch 801, a second switch 802, a first transistor 803, a second transistor 804, a first liquid crystal element 805, and a second liquid crystal element 806.
806 and a third liquid crystal element 807.

第1の配線808は、第1の液晶素子805の第1の電極及び第1のトランジスタ80
3のソース又はドレインの一方に第1のスイッチ801を介して接続されている。第2の
配線809は第2の液晶素子806の第1の電極及び第2のトランジスタ804のソース
又はドレインの一方に第2のスイッチ802に接続されている。第1のトランジスタ80
3のソース又はドレインの他方と、第2のトランジスタ804のソース又はドレインの他
方は第3の液晶素子807の第1の電極に接続されている。第1のスイッチ801と第2
のスイッチ802のゲートは第3の配線810に接続されている。第1のトランジスタ8
03と第2のトランジスタ804のゲートは第4の配線811に接続されている。
The first wiring 808 is connected to the first electrode of the first liquid crystal element 805 and the first transistor 80
The second wiring 809 is connected to a first electrode of the second liquid crystal element 806 and one of a source or a drain of the second transistor 804 through a first switch 802.
The other of the source or the drain of the first switch 801 and the other of the source or the drain of the second transistor 804 are connected to a first electrode of a third liquid crystal element 807.
The gate of the switch 802 is connected to the third wiring 810.
The gates of the second transistor 803 and the second transistor 804 are connected to a fourth wiring 811 .

第1の液晶素子805、第2の液晶素子806及び第3の液晶素子807の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 805, the second liquid crystal element 806, and the third liquid crystal element 807 are connected to a common electrode.

第1の配線808及び第2の配線809は、信号線として機能する。従って、第1の配
線808及び第2の配線809には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず。一定の信号が供給されていても良い。第3の配線810及び第
4の配線811は走査線として機能する。
The first wiring 808 and the second wiring 809 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 808 and the second wiring 809. However, this is not limited to this. Regardless of the image, a constant signal may be supplied. The third wiring 810 and the fourth wiring 811 function as scanning lines.

第1のスイッチ801及び第2のスイッチ802はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。第1のスイッチ801
及び第2のスイッチ802としてトランジスタを用いる場合には、その極性はPチャネル
型でもよいし、Nチャネル型でもよい。
The first switch 801 and the second switch 802 are not particularly limited as long as they function as switches. For example, transistors can be used.
When a transistor is used as the second switch 802, the polarity thereof may be either a P-channel type or an N-channel type.

図27(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図27
(B)において、第1のスイッチ801N及び第2のスイッチ802Nのゲートは第3の
配線810に接続されている。第3の配線760は、走査線として機能する。
FIG. 27B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 801N and the second switch 802N are connected to a third wiring 810. The third wiring 760 functions as a scan line.

なお、図27においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
27, similarly to FIG. 1, two scanning lines may be provided as shown in FIG. 49, and P-channel transistors may be used as switches.
As shown in the above, the liquid crystal element may be further divided into a plurality of elements.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1のトランジスタ803及び第2のトランジスタ804は分圧素子として機能すれば
よく、第1のトランジスタ803及び第2のトランジスタ804の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 803 and the second transistor 804 are only required to function as voltage dividing elements, and the polarity of the first transistor 803 and the second transistor 804 may be either P-channel type or N-channel type.

なお、第1のトランジスタ803および第2のトランジスタ804をオンさせて、分圧
素子として機能させるときには、第1のトランジスタ803および第2のトランジスタ8
04は、線形領域で動作させることが望ましい。なぜなら、第1のトランジスタ803と
、第2のトランジスタ804とで、オン抵抗が適切な値になるようにするためである。
When the first transistor 803 and the second transistor 804 are turned on to function as a voltage dividing element,
It is desirable to operate the first transistor 803 and the second transistor 804 in a linear region so that the on-resistance of the first transistor 803 and the second transistor 804 has an appropriate value.

なお、第1のスイッチ801及び第2のスイッチ802がオン・オフするタイミングと
、第1のトランジスタ803及び第2のトランジスタ804がオン・オフするタイミング
は、概ね同じであることが望ましい。ただし、これに限定されない。第1のスイッチ80
1及び第2のスイッチ802がオンしたとき、少し遅れてから、第1のトランジスタ80
3および第2のトランジスタ804がオンするようにしてもよい。これにより、第1の配
線808と第2の配線809とが接続されている期間を短くすることができる。そのため
、第1の液晶素子805及び第2の液晶素子806へ電荷を入力しやすくできる。
Note that it is preferable that the timing at which the first switch 801 and the second switch 802 are turned on and off is approximately the same as the timing at which the first transistor 803 and the second transistor 804 are turned on and off. However, this is not limiting.
When the first and second switches 802 are turned on, after a short delay, the first transistor 80
The third and second transistors 804 may be turned on. This can shorten the period during which the first wiring 808 and the second wiring 809 are connected to each other. This makes it easier to input electric charges to the first liquid crystal element 805 and the second liquid crystal element 806.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

次に、実施の形態1で述べた内容を図25に適用した例を示す。図30に示した分圧素
子で、容量素子を置き換えて構成した回路の例を示す。図28は、図2の第1の容量素子
および第2の容量素子を、図30(J)で置き換えた場合を示す。このとき、分圧素子の
トランジスタのゲートは、走査線に接続されるものとする。ただし、これに限定されない
。したがって、実施の形態1で述べた内容は、図28にも適用することができる。
Next, an example in which the contents described in the first embodiment are applied to FIG. 25 is shown. An example of a circuit configured by replacing the capacitance element with the voltage dividing element shown in FIG. 30 is shown. FIG. 28 shows a case in which the first capacitance element and the second capacitance element in FIG. 2 are replaced with those in FIG. 30(J). In this case, the gate of the transistor of the voltage dividing element is connected to the scanning line. However, this is not limited to this. Therefore, the contents described in the first embodiment can also be applied to FIG. 28.

画素850は、第1のスイッチ851と、第2のスイッチ852と、第1の液晶素子8
53と、第2の液晶素子854と、第3の液晶素子855と、第1のトランジスタ856
と、第2のトランジスタ857と、容量素子861と、を有する。
The pixel 850 includes a first switch 851, a second switch 852, and a first liquid crystal element 8
53, a second liquid crystal element 854, a third liquid crystal element 855, and a first transistor 856
857 , and a capacitor 861 .

第1の配線858は、第1の液晶素子853の第1の電極及び第1のトランジスタ85
6のソース又はドレインの一方に第1のスイッチ851を介して接続されている。第2の
配線859は、第2の液晶素子854の第1の電極及び第2のトランジスタ857のソー
ス又はドレインの一方に接続されている。第1のトランジスタ856のソース又はドレイ
ンの他方と、第2のトランジスタ857のソース又はドレインの他方は容量素子861の
第1の電極に接続され、容量素子861の第2の電極は第3の液晶素子855の第1の電
極に接続されている。第1及び第2のトランジスタは第3の配線860に接続されている
The first wiring 858 is connected to the first electrode of the first liquid crystal element 853 and the first transistor 85
A first wiring 859 is connected to one of a source or a drain of a second transistor 856 through a first switch 851. A second wiring 859 is connected to a first electrode of a second liquid crystal element 854 and one of a source or a drain of a second transistor 857. The other of the source or the drain of the first transistor 856 and the other of the source or the drain of the second transistor 857 are connected to a first electrode of a capacitor 861, and a second electrode of the capacitor 861 is connected to a first electrode of a third liquid crystal element 855. The first and second transistors are connected to a third wiring 860.

第1の液晶素子853、第2の液晶素子854及び第3の液晶素子855の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 853, the second liquid crystal element 854, and the third liquid crystal element 855 are connected to a common electrode.

第1の配線858及び第2の配線859は、信号線として機能する。従って、第1の配
線858及び第2の配線859には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線860は走査
線として機能する。
The first wiring 858 and the second wiring 859 function as signal lines. Therefore, image signals are usually supplied to the first wiring 858 and the second wiring 859. However, this is not limited to this. A constant signal may be supplied regardless of the image. The third wiring 860 functions as a scan line.

第1のスイッチ851及び第2のスイッチ852はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。第1のスイッチ85
1及び第2のスイッチ852としてトランジスタを用いる場合には、その極性はPチャネ
ル型でもよいし、Nチャネル型でもよい。
The first switch 851 and the second switch 852 are not particularly limited as long as they function as switches. For example, transistors can be used.
When transistors are used as the first and second switches 852, the polarity thereof may be either P-channel type or N-channel type.

図28(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図28
(B)において、第1のスイッチ851N及び第2のスイッチ852Nのゲートは第3の
配線760に接続されている。第3の配線860は、走査線として機能する。
FIG. 28B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 851N and the second switch 852N are connected to a third wiring 760. The third wiring 860 functions as a scan line.

なお、図28においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In addition, in FIG. 28, similarly to FIG. 1, etc., two scanning lines may be provided as shown in FIG. 49, and P-channel transistors may be used as switches.
As shown in the above, the liquid crystal element may be further divided into a plurality of elements.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1のトランジスタ856及び第2のトランジスタ857は分圧素子として機能すれば
よく、第1のトランジスタ856及び第2のトランジスタ857の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 856 and the second transistor 857 are only required to function as a voltage dividing element, and the polarity of the first transistor 856 and the second transistor 857 may be either a P-channel type or an N-channel type.

図28に示す回路構成とすることで、図2等と同様に、第3の液晶素子855の第1の
電極の電位を容量素子861の分だけ低下させることができる。
28, the potential of the first electrode of the third liquid crystal element 855 can be lowered by the potential of the capacitor 861, as in FIG. 2 and the like.

なお、第1のトランジスタ856及び第2のトランジスタ857は図示した構成に限定
されない。例えば、第1のトランジスタ856と第2のトランジスタ857の一方又は双
方がマルチゲート構造であってもよい。
Note that the first transistor 856 and the second transistor 857 are not limited to the configurations shown in the drawings. For example, one or both of the first transistor 856 and the second transistor 857 may have a multi-gate structure.

なお、第1のトランジスタ856及び第2のトランジスタ857の抵抗値は一定でなく
ともよく、時間又は画素により抵抗値が異なるように設定しても良い。抵抗値を変化させ
るには、抵抗として機能する第1のトランジスタ856及び第2のトランジスタ857に
おいて、時間により又は画素によりゲートの電位を変化させればよい。
Note that the resistance values of the first transistor 856 and the second transistor 857 do not need to be constant, and may be set to vary depending on time or pixel. In order to change the resistance value, the potential of the gate of the first transistor 856 and the second transistor 857 functioning as a resistor may be changed depending on time or pixel.

なお、第1のトランジスタ856及び第2のトランジスタ857は図示した構成に限定
されない。例えば、第1のトランジスタ856と第2のトランジスタ857の一方又は双
方がマルチゲート構造であってもよい。マルチゲート構造にすることで、シングルゲート
構造の場合よりも第1のトランジスタ856と第2のトランジスタ857のオン抵抗を大
きくすることができる。
Note that the first transistor 856 and the second transistor 857 are not limited to the configuration shown in the figure. For example, one or both of the first transistor 856 and the second transistor 857 may have a multi-gate structure. By using the multi-gate structure, the on-resistance of the first transistor 856 and the second transistor 857 can be made larger than that of the single-gate structure.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

なお、図23乃至図28において、2つの分圧素子を用いた場合について述べたが、こ
れに限定されない。さらに多くの分圧素子を用い、視野角特性をさらに向上させることが
可能である。一例として、図25に分圧素子を追加した場合、あるいは、図9について、
図30(J)に示した分圧素子を直列に二つ接続したものと、容量素子とを置き換えて構
成した回路の例を図29に示す。
Although the case where two voltage dividing elements are used has been described in Figs. 23 to 28, the present invention is not limited to this. It is possible to further improve the viewing angle characteristics by using more voltage dividing elements. As an example, when a voltage dividing element is added to Fig. 25, or when Fig. 9 is used,
FIG. 29 shows an example of a circuit formed by replacing a capacitance element with two voltage dividing elements shown in FIG. 30(J) connected in series.

図29において画素900は、第1のスイッチ901と、第2のスイッチ902と、第
1の液晶素子903と、第2の液晶素子904と、第3の液晶素子905と、第4の液晶
素子906と、第1のトランジスタ907と、第2のトランジスタ908と、第3のトラ
ンジスタ909と、を有する。
In FIG. 29, a pixel 900 has a first switch 901, a second switch 902, a first liquid crystal element 903, a second liquid crystal element 904, a third liquid crystal element 905, a fourth liquid crystal element 906, a first transistor 907, a second transistor 908, and a third transistor 909.

第1の配線910は第1の液晶素子903の第1の電極及び第1のトランジスタ907
のソース又はドレインの一方に第1のスイッチ901を介して接続されている。第2の配
線911は第2の液晶素子904の第1の電極及び第3のトランジスタ909のソース又
はドレインの一方に第2のスイッチ902を介して接続されている。第1のトランジスタ
907のソース又はドレインの他方は第3の液晶素子905の第1の電極と、第2のトラ
ンジスタ908のソース又はドレインの他方に接続されている。第3のトランジスタ90
9のソース又はドレインの他方は第4の液晶素子906の第1の電極と、第2のトランジ
スタ908のソース又はドレインの一方に接続されている。第1のスイッチ901、第2
のスイッチ902、第1及び第2のトランジスタのゲートは第3の配線912に接続され
ている。
The first wiring 910 is connected to the first electrode of the first liquid crystal element 903 and the first transistor 907.
The second wiring 911 is connected to one of the source or drain of the second transistor 907 through a first switch 901. The second wiring 911 is connected to a first electrode of a second liquid crystal element 904 and one of the source or drain of a third transistor 909 through a second switch 902. The other of the source or drain of the first transistor 907 is connected to a first electrode of a third liquid crystal element 905 and the other of the source or drain of a second transistor 908.
The other of the source or the drain of the first switch 901 is connected to a first electrode of a fourth liquid crystal element 906 and one of the source or the drain of a second transistor 908.
The gates of the first and second transistors of the switch 902 are connected to a third wiring 912 .

第1の液晶素子903、第2の液晶素子904、第3の液晶素子905及び第4の液晶
素子906の第2の電極は、共通電極に接続されている。
Second electrodes of the first liquid crystal element 903, the second liquid crystal element 904, the third liquid crystal element 905, and the fourth liquid crystal element 906 are connected to a common electrode.

第1の配線910及び第2の配線911は、信号線として機能する。従って、第1の配
線910及び第2の配線911には、通常、画像信号が供給されている。ただし、これに
限定されない。画像によらず、一定の信号が供給されていても良い。第3の配線912は
走査線として機能する。
The first wiring 910 and the second wiring 911 function as signal lines. Therefore, image signals are usually supplied to the first wiring 910 and the second wiring 911. However, this is not limiting. A constant signal may be supplied regardless of the image. The third wiring 912 functions as a scan line.

第1のスイッチ901及び第2のスイッチ902はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。第1のスイッチ901
及び第2のスイッチ902としてトランジスタを用いる場合には、その極性はPチャネル
型でもよいし、Nチャネル型でもよい。
The first switch 901 and the second switch 902 are not particularly limited as long as they function as switches. For example, transistors can be used.
When a transistor is used as the second switch 902, the polarity thereof may be either a P-channel type or an N-channel type.

図28(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図28
(B)において、第1のスイッチ901N及び第2のスイッチ902Nのゲートは第3の
配線912に接続されている。第3の配線912は、走査線として機能する。
FIG. 28B shows a case where an N-channel transistor is used as a switch.
In (B), the gates of the first switch 901N and the second switch 902N are connected to a third wiring 912. The third wiring 912 functions as a scan line.

なお、図26においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
26, similarly to FIG. 1, two scanning lines may be provided as shown in FIG. 49, and P-channel transistors may be used as switches.
As shown in the above, the liquid crystal element may be further divided into a plurality of elements.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switches are not limited to transistors, and various elements such as diodes can be used as switches.

第1乃至第3のトランジスタは分圧素子として機能すればよく、第1乃至第3のトラン
ジスタの極性はPチャネル型でもよいし、Nチャネル型でもよい。図28ではNチャネル
型トランジスタを用いている。
The first to third transistors may be either P-channel or N-channel as long as they function as voltage dividing elements. N-channel transistors are used in FIG.

図29に示すように、図25において第1及び第2のトランジスタの一方のみをマルチ
ゲート構造としてもよい。
As shown in FIG. 29, only one of the first and second transistors in FIG. 25 may have a multi-gate structure.

なお、第1乃至第3のトランジスタのゲートは、第1及び第2のスイッチを制御する第
3の配線に接続されているが、本発明はこれに限定されず、図27を参照して説明したよ
うに第1乃至第3のトランジスタのゲートは第1及び第2のスイッチを制御する第3の配
線とは異なる配線に接続されていても良い。
Note that the gates of the first to third transistors are connected to the third wiring that controls the first and second switches; however, the present invention is not limited to this, and as described with reference to FIG. 27, the gates of the first to third transistors may be connected to a wiring different from the third wiring that controls the first and second switches.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

なお、第1のトランジスタ907、第2のトランジスタ908及び第3のトランジスタ
909の抵抗値は一定でなくともよく、時間又は画素により抵抗値が異なるように設定し
ても良い。抵抗値を変化させるには、抵抗として機能する第3乃至第5のトランジスタに
おいて、時間により又は画素によりゲートの電位を変化させればよい。なお、第1のトラ
ンジスタ856及び第2のトランジスタ857は図示した構成に限定されない。
Note that the resistance values of the first transistor 907, the second transistor 908, and the third transistor 909 do not need to be constant, and may be set to vary depending on time or pixel. To change the resistance value, the potential of the gate of the third to fifth transistors functioning as resistors may be changed depending on time or pixel. Note that the first transistor 856 and the second transistor 857 are not limited to the configuration shown in the figure.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, by providing each liquid crystal element with a different alignment state, the viewing angle can be widened.

本発明を適用した液晶表示装置の画素の上面図の一例を図34に示す。また、図35は
、図34の回路図を示す。なお、図34と図35は対応する部分には同じ符号を用いてい
る。
An example of a top view of a pixel of a liquid crystal display device to which the present invention is applied is shown in Fig. 34. Also, Fig. 35 shows a circuit diagram of Fig. 34. Note that the same reference numerals are used for corresponding parts in Fig. 34 and Fig. 35.

図34に示す画素1020は、走査線及び容量線となる配線を構成する第1の導電層(
第3の配線1033のハッチパターンで示す。)上に第1の絶縁膜(図示しない)が設け
られ、第1の絶縁膜上に半導体膜が設けられ、半導体膜上に第2の導電層(第1の配線1
031のハッチパターンで示す。)が設けられ、第2の導電層上に第2の絶縁膜(図示し
ない)が設けられ、第2の絶縁膜上に第3の導電層(第1の液晶素子1023のハッチパ
ターンで示す。)が設けられている。
The pixel 1020 shown in FIG. 34 includes a first conductive layer (
A first insulating film (not shown) is provided on the third wiring 1033, a semiconductor film is provided on the first insulating film, and a second conductive layer (the first wiring 1033 is shown by a hatched pattern) is provided on the semiconductor film.
A first conductive layer (indicated by a hatch pattern of 031) is provided on the first insulating film (not shown), and a third conductive layer (indicated by a hatch pattern of the first liquid crystal element 1023) is provided on the second insulating film.

図35において、画素1020は、第1のスイッチである第1のトランジスタ1021
と、第2のスイッチである第2のトランジスタ1022と、第1の液晶素子1023と、
第2の液晶素子1024と、第3の液晶素子1025と、第4の液晶素子1026と、第
1の容量素子1027と、第2の容量素子1030と、第3の容量素子1036と、第4
の容量素子1036と、第3のトランジスタ1028と、第4のトランジスタ1029と
、第5のトランジスタ1039と、を有する。
In FIG. 35, a pixel 1020 includes a first transistor 1021 which is a first switch.
a second transistor 1022 which is a second switch; a first liquid crystal element 1023;
A second liquid crystal element 1024, a third liquid crystal element 1025, a fourth liquid crystal element 1026, a first capacitor element 1027, a second capacitor element 1030, a third capacitor element 1036, and a fourth
The semiconductor device further includes a capacitor 1036 , a third transistor 1028 , a fourth transistor 1029 , and a fifth transistor 1039 .

第1の配線1031は、直列に接続された第1乃至第5のトランジスタを介して第2の
配線1032と接続されている。第1乃至第5のトランジスタの各々の間は第1乃至第4
の液晶素子の第1の電極が接続されている。第1乃至第4の液晶素子は、第2の電極が第
4の配線1034又は第5の配線1035に接続された容量素子の、第1の電極に接続さ
れている。第1乃至第5のトランジスタのゲートは第3の配線1033に接続されている
The first wiring 1031 is connected to the second wiring 1032 via the first to fifth transistors connected in series. The first to fifth transistors are connected to each other via the first to fourth transistors.
The first electrodes of the first to fourth liquid crystal elements are connected to the fourth wiring 1034 or the fifth wiring 1035. The second electrodes of the first to fourth liquid crystal elements are connected to the first electrodes of the capacitors connected to the fourth wiring 1034 or the fifth wiring 1035. The gates of the first to fifth transistors are connected to the third wiring 1033.

なお、図35は、図9(B)の分圧素子として機能する容量素子を、すべてトランジス
タに置き換えて、すべての容量素子の各々に保持容量を設けたものである。つまり、図9
と図16を組み合わせたものであると言える。従って、図35は、図1と同様の構成を適
用できる。即ち、容量線として機能する配線は図50に示すように共通電極と共用しても
よいし、スイッチはトランジスタに置き換えることが可能であり、トランジスタにはNチ
ャネル型を用いてもよいし、Pチャネル型を用いてもよい。
In addition, in Fig. 35, all the capacitance elements functioning as voltage dividing elements in Fig. 9B are replaced with transistors, and a storage capacitance is provided for each of the capacitance elements.
It can be said that this is a combination of Fig. 35 and Fig. 16. Therefore, the same configuration as Fig. 1 can be applied to Fig. 35. That is, the wiring functioning as the capacitance line may be shared with the common electrode as shown in Fig. 50, and the switch can be replaced with a transistor, and either an N-channel type or a P-channel type may be used for the transistor.

第1の配線1031及び第2の配線1032は、信号線として機能する。従って、第1
の配線1031及び第2の配線1032には、通常、画像信号が供給される。ただし、こ
れに限定されない。画像によらず、一定の信号が供給されていても良い。第3の配線10
33は走査線として機能する。第4の配線1034及び第5の配線1035は、容量線と
して機能する。
The first wiring 1031 and the second wiring 1032 function as signal lines.
An image signal is usually supplied to the first wiring 1031 and the second wiring 1032. However, this is not limited to this. A constant signal may be supplied regardless of the image.
The fourth wiring 1034 and the fifth wiring 1035 function as capacitance lines.

図32に示した上面図のような画素を設けることで、各々の液晶素子に様々な配向状態
を有せしめることができ、より広い視野角を有する液晶表示装置を提供することができる
By providing a pixel as shown in the top view of FIG. 32, each liquid crystal element can have various alignment states, and a liquid crystal display device having a wider viewing angle can be provided.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
の一部又は全部は、別の図で述べた内容の一部又は全部に対して、適用し、組み合わせ、
又は置き換えること等を自由に行うことができる。さらに、これまでに述べた図において
、各々の部分に関して別の部分を組み合わせることにより、更に多くの構成が考えられ、
本実施の形態の記載はこれを妨げるものではない。
In this embodiment, various drawings have been used to describe the present invention. However, a part or all of the contents described in each drawing may be applied to, combined with, or used in conjunction with a part or all of the contents described in another drawing.
Furthermore, in the figures described above, by combining each part with another part, many more configurations can be considered.
The description of this embodiment does not preclude this.

同様に、本実施の形態の各々の図において述べた内容の一部又は全部は、別の実施の形
態の図において述べた内容の一部又は全部に対して、適用し、組み合わせ、又は置き換え
ること等を自由に行うことができる。更に、本実施の形態の図において、各々の部分に関
して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成が考えら
れ、本実施の形態の記載はこれを妨げるものではない。
Similarly, a part or all of the contents described in each figure of this embodiment can be freely applied to, combined with, or replaced with a part or all of the contents described in the figures of another embodiment. Furthermore, by combining each part of the figures of this embodiment with parts of another embodiment, even more figures can be configured, and the description of this embodiment does not prevent this.

なお、本実施の形態は、他の実施の形態で述べた内容の一部又は全部について、具体化し
た場合、多少の変形を加えた場合、一部に変更を加えた場合、改良した場合、詳細に記載
した場合、応用した場合、関連がある場合についての一例を示している。従って、他の実
施の形態で述べた内容は、本実施の形態へ適用し、組み合わせ、又は置き換えること等を
自由に行うことができる。
This embodiment shows an example of a case where a part or all of the contents described in the other embodiments are embodied, slightly modified, partially changed, improved, described in detail, applied, or related. Therefore, the contents described in the other embodiments can be freely applied to this embodiment, combined, or replaced.

(実施の形態3)
本実施の形態においては、トランジスタの構造及び作製方法について説明する。
(Embodiment 3)
In this embodiment, a structure and a manufacturing method of a transistor will be described.

図51(A)乃至(G)は、トランジスタの構造及び作製方法の例を示す図である。図5
1(A)は、トランジスタの構造の例を示す図である。図51(B)乃至(G)は、トラ
ンジスタの作製方法の例を示す図である。
51A to 51G are diagrams illustrating examples of structures and manufacturing methods of transistors.
51A illustrates an example of a structure of a transistor, and FIG. 51B to FIG. 51G illustrate an example of a method for manufacturing a transistor.

なお、トランジスタの構造及び作製方法は、図51(A)乃至(G)に示すものに限定さ
れず、様々な構造及び作製方法を用いることができる。
Note that the structures and manufacturing methods of the transistors are not limited to those shown in FIGS. 51A to 51G, and various structures and manufacturing methods can be used.

まず、図51(A)を参照し、トランジスタの構造の例について説明する。図51(A)
は複数の異なる構造を有するトランジスタの断面図である。ここで、図51(A)におい
ては、複数の異なる構造を有するトランジスタを並置して示しているが、これは、トラン
ジスタの構造を説明するための表現であり、トランジスタが、実際に図51(A)のよう
に並置されている必要はなく、必要に応じてつくり分けることができる。
First, an example of a transistor structure will be described with reference to FIG.
51A is a cross-sectional view of a transistor having a plurality of different structures. Although a plurality of transistors having different structures are shown arranged side by side in Fig. 51A, this is an expression for explaining the structure of the transistor, and the transistors do not actually need to be arranged side by side as in Fig. 51A, and can be made differently as necessary.

次に、トランジスタを構成する各層の特徴について説明する。 Next, we will explain the characteristics of each layer that makes up the transistor.

基板110111は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラ
ス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができ
る。他にも、ポリエチレンテレフタレ-ト(PET)、ポリエチレンナフタレ-ト(PE
N)、ポリエ-テルサルフォン(PES)に代表されるプラスチック又はアクリル等の可
撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用
いることによって、折り曲げが可能である半導体装置を作製することが可能となる。可撓
性を有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板110
111として、例えば、1辺が1メ-トル以上であって、矩形状のものを用いれば、生産
性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場
合と比較すると、大きな優位点である。
The substrate 110111 may be a glass substrate such as barium borosilicate glass or aluminoborosilicate glass, a quartz substrate, a ceramic substrate, or a metal substrate including stainless steel.
It is also possible to use a substrate made of flexible synthetic resin such as plastic or acrylic, typified by polyethersulfone (PES). By using a flexible substrate, it is possible to manufacture a semiconductor device that can be bent. As long as the substrate is flexible, there is no significant limitation on the area and shape of the substrate.
For example, if a rectangular substrate with one side measuring 1 meter or more is used as the substrate 111, the productivity can be improved significantly. This is a major advantage over the case where a circular silicon substrate is used.

絶縁膜110112は、下地膜として機能する。基板110111からNaなどのアルカ
リ金属又はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設け
る。絶縁膜110112としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化
窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸
素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。
例えば、絶縁膜110112を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪
素膜を設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。別の例として、絶縁
膜110112を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、
2層目の絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設
けるとよい。
The insulating film 110112 functions as a base film. It is provided to prevent alkali metals such as Na or alkaline earth metals from the substrate 110111 from adversely affecting the characteristics of the semiconductor element. The insulating film 110112 can be provided as a single layer structure of an insulating film containing oxygen or nitrogen, such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x>y), or silicon nitride oxide (SiNxOy) (x>y), or a laminate structure of these.
For example, when the insulating film 110112 is provided in a two-layer structure, a silicon nitride oxide film is provided as the first insulating film, and a silicon oxynitride film is provided as the second insulating film.
It is preferable to provide a silicon nitride oxide film as the second insulating film, and a silicon oxynitride film as the third insulating film.

半導体層110113、110114、110115は、非晶質(アモルファス)半導体
又はセミアモルファス半導体(SAS)で形成することができる。あるいは、多結晶半導
体層を用いても良い。SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な
構造を有し、自由エネルギ-的に安定な第3の状態を有する半導体であって、短距離秩序
を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、
0.5~20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマン
スペクトルが520cm-1よりも低波数側にシフトしている。X線回折では珪素結晶格
子に由来するとされる(111)、(220)の回折ピ-クが観測される。未結合手(ダ
ングリングボンド)の補償するものとして水素又はハロゲンを少なくとも1原子%又はそ
れ以上含ませている。SASは、材料ガスをグロ-放電分解(プラズマCVD)して形成
する。材料ガスとしては、SiH、その他にもSi、SiHCl、SiHC
、SiCl、SiFなどを用いることが可能である。あるいは、GeFを混合
させても良い。この材料ガスをH2、あるいは、HとHe、Ar、Kr、Neから選ば
れた一種又は複数種の希ガス元素で希釈してもよい。希釈率は2~1000倍の範囲。圧
力は概略0.1Pa~133Paの範囲、電源周波数は1MHz~120MHz、好まし
くは13MHz~60MHz。基板加熱温度は300℃以下でよい。膜中の不純物元素と
して、酸素、窒素、炭素などの大気成分の不純物は1×1020cm1以下とすること
が望ましく、特に、酸素濃度は5×1019/cm以下、好ましくは1×1019/c
以下とする。ここでは、公知の手段(スパッタ法、LPCVD法、プラズマCVD法
等)を用いてシリコン(Si)を主成分とする材料(例えばSixGe1-x等)で非晶
質半導体層を形成し、当該非晶質半導体層をレ-ザ結晶化法、RTA又はファ-ネスアニ
-ル炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の
結晶化法により結晶化させる。
The semiconductor layers 110113, 110114, and 110115 can be formed of an amorphous semiconductor or a semi-amorphous semiconductor (SAS). Alternatively, a polycrystalline semiconductor layer may be used. The SAS is a semiconductor having an intermediate structure between an amorphous structure and a crystalline structure (including single crystal and polycrystal), and having a third state that is stable in terms of free energy, and includes a crystalline region that has a short-range order and lattice distortion. At least a portion of the film has the following:
Crystal regions of 0.5 to 20 nm can be observed, and when silicon is the main component, the Raman spectrum is shifted to the lower wave number side than 520 cm -1 . In X-ray diffraction, diffraction peaks of (111) and (220) that are believed to be derived from the silicon crystal lattice are observed. At least 1 atomic % or more of hydrogen or halogen is contained to compensate for dangling bonds. SAS is formed by glow discharge decomposition (plasma CVD) of material gas. Material gases include SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHC
It is possible to use H2 , SiCl4 , SiF4 , etc. Alternatively, GeF4 may be mixed. This material gas may be diluted with H2, or H2 and one or more rare gas elements selected from He, Ar, Kr, and Ne. The dilution ratio is in the range of 2 to 1000 times. The pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300°C or less. As impurity elements in the film, it is desirable that impurities of atmospheric components such as oxygen, nitrogen, and carbon are 1× 1020 cm - 1 or less, and in particular, the oxygen concentration is 5× 1019 / cm3 or less, preferably 1× 1019 /cm3 or less.
Here, an amorphous semiconductor layer is formed from a material (e.g., SixGe1-x, etc.) containing silicon (Si) as a main component by using a known means (sputtering method, LPCVD method, plasma CVD method, etc.), and the amorphous semiconductor layer is crystallized by a known crystallization method such as a laser crystallization method, a thermal crystallization method using RTA or a furnace annealing furnace, or a thermal crystallization method using a metal element that promotes crystallization.

絶縁膜110116は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(
SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素又は窒素
を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
The insulating film 110116 is made of silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (
The insulating film 100 may have a single layer structure of an insulating film containing oxygen or nitrogen, such as silicon oxide nitride (SiOxNy) (x>y) or silicon nitride oxide (SiNxOy) (x>y), or a laminated structure of these.

ゲ-ト電極110117は、単層の導電膜、又は二層、三層の導電膜の積層構造とするこ
とができる。ゲ-ト電極110117の材料としては、公知の導電膜を用いることができ
る。たとえば、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン
(W)、クロム(Cr)、シリコン(Si)などの元素の単体膜、あるいは、前記元素の
窒化膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、あるいは、
前記元素を組み合わせた合金膜(代表的にはMo-W合金、Mo-Ta合金)、あるいは
、前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜
)などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜な
どは、単層で用いてもよいし、積層して用いてもよい。
The gate electrode 110117 can be a single layer conductive film, or a laminated structure of two or three layers of conductive films. A known conductive film can be used as the material of the gate electrode 110117. For example, a single film of an element such as tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), or silicon (Si), or a nitride film of the above element (typically a tantalum nitride film, a tungsten nitride film, or a titanium nitride film), or
It is possible to use an alloy film of a combination of the above elements (typically, a Mo-W alloy or a Mo-Ta alloy), or a silicide film of the above elements (typically, a tungsten silicide film or a titanium silicide film), etc. The above-mentioned simple films, nitride films, alloy films, silicide films, etc. may be used as a single layer or may be used in a laminated form.

絶縁膜110118は、公知の手段(スパッタ法又はプラズマCVD法等)によって、酸
化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)
、窒化酸化珪素(SiNxOy)(x>y)等の酸素又は窒素を有する絶縁膜やDLC(
ダイヤモンドライクカ-ボン)等の炭素を含む膜の単層構造、若しくはこれらの積層構造
で設けることができる。
The insulating film 110118 is formed by a known method (such as a sputtering method or a plasma CVD method) using a silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiOxNy) (x>y).
, silicon oxynitride (SiNxOy) (x>y) or other insulating films containing oxygen or nitrogen, or DLC (
The insulating layer 11 may have a single layer structure of a film containing carbon such as diamond-like carbon, or a laminate structure of these films.

絶縁膜110119は、シロキサン樹脂、あるいは、酸化珪素(SiOx)、窒化珪素(
SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)
(x>y)等の酸素又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ-ボン)等
の炭素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ-ル
、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設ける
ことができる。なお、シロキサン樹脂とは、Si-O-Si結合を含む樹脂に相当する。
シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基
として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられ
る。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なく
とも水素を含む有機基と、フルオロ基とを用いてもよい。なお、絶縁膜110118を設
けずにゲ-ト電極110117を覆うように直接絶縁膜110119を設けることも可能
である。
The insulating film 110119 is made of siloxane resin, silicon oxide (SiOx), silicon nitride (
SiNx), silicon oxynitride (SiOxNy) (x>y), silicon nitride oxide (SiNxOy)
It can be provided as a single layer or a laminated structure made of an insulating film containing oxygen or nitrogen such as (x>y), a film containing carbon such as DLC (diamond-like carbon), or an organic material such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, acrylic, etc. The siloxane resin corresponds to a resin containing Si-O-Si bonds.
Siloxane has a skeletal structure formed by the bond between silicon (Si) and oxygen (O). An organic group containing at least hydrogen (e.g., an alkyl group, an aromatic hydrocarbon) is used as a substituent. A fluoro group can also be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group can be used as a substituent. It is also possible to provide an insulating film 110119 directly so as to cover the gate electrode 110117 without providing an insulating film 110118.

導電膜110123は、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、M
nなどの元素の単体膜、あるいは、前記元素の窒化膜、あるいは、前記元素を組み合わせ
た合金膜、あるいは、前記元素のシリサイド膜などを用いることができる。例えば、前記
元素を複数含む合金として、C及びTiを含有したAl合金、Niを含有したAl合金、
C及びNiを含有したAl合金、C及びMnを含有したAl合金等を用いることができる
。例えば、積層構造で設ける場合、AlをMo又はTiなどで挟み込んだ構造とすること
ができる。こうすることで、Alの熱や化学反応に対する耐性を向上することができる。
The conductive film 110123 is made of Al, Ni, C, W, Mo, Ti, Pt, Cu, Ta, Au, M
For example, a film of a single element such as n, a nitride film of the element, an alloy film of a combination of the elements, or a silicide film of the element can be used. For example, an alloy containing a plurality of the elements can be an Al alloy containing C and Ti, an Al alloy containing Ni,
An Al alloy containing C and Ni, an Al alloy containing C and Mn, etc. can be used. For example, when a laminated structure is provided, a structure in which Al is sandwiched between Mo or Ti, etc. can be used. This can improve the resistance of Al to heat and chemical reactions.

次に、図51(A)に示した、複数の異なる構造を有するトランジスタの断面図を参照し
て、各々の構造の特徴について説明する。
Next, with reference to the cross-sectional view of transistors having a plurality of different structures shown in FIG. 51A, features of each structure will be described.

110101は、シングルドレイントランジスタであり、簡便な方法で製造できるため、
製造コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体層11011
3、110115は、それぞれ不純物の濃度が異なり、半導体層110113はチャネル
領域、半導体層110115はソース領域及びドレイン領域として用いる。このように、
不純物の量を制御することで、半導体層の抵抗率を制御できる。半導体層と導電膜110
123との電気的な接続状態を、オ-ミック接続に近づけることができる。なお、不純物
の量の異なる半導体層を作り分ける方法としては、ゲ-ト電極110117をマスクとし
て半導体層に不純物をド-ピングする方法を用いることができる。
110101 is a single drain transistor and can be manufactured by a simple method.
The semiconductor layer 11011 has the advantage of being manufactured at low cost and with a high yield.
The semiconductor layers 110113 and 110115 have different impurity concentrations, and the semiconductor layer 110113 is used as a channel region, and the semiconductor layer 110115 is used as a source region and a drain region.
By controlling the amount of impurities, the resistivity of the semiconductor layer can be controlled.
The electrical connection state with 123 can be made closer to an ohmic connection. In addition, as a method for producing semiconductor layers with different amounts of impurities, a method of doping the semiconductor layer with impurities using the gate electrode 110117 as a mask can be used.

110102は、ゲ-ト電極110117に一定以上のテ-パ-角を有するトランジスタ
であり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利
点がある。ここで、半導体層110113、110114、110115は、それぞれ不
純物濃度が異なり、半導体層110113はチャネル領域、半導体層110114は低濃
度ドレイン(Lightly Doped Drain:LDD)領域、半導体層110
115はソース領域及びドレイン領域として用いる。このように、不純物の量を制御する
ことで、半導体層の抵抗率を制御できる。半導体層と導電膜110123との電気的な接
続状態を、オ-ミック接続に近づけることができる。LDD領域を有するため、トランジ
スタ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することがで
きる。なお、不純物の量の異なる半導体層を作り分ける方法としては、ゲ-ト電極110
117をマスクとして半導体層に不純物をド-ピングする方法を用いることができる。1
10102においては、ゲ-ト電極110117が一定以上のテ-パ-角を有しているた
め、ゲ-ト電極110117を通過して半導体層にド-ピングされる不純物の濃度に勾配
を持たせることができ、簡便にLDD領域を形成することができる。
The transistor 110102 has a gate electrode 110117 with a taper angle of a certain degree or more, and can be manufactured by a simple method, which has the advantage of low manufacturing cost and high manufacturing yield. Here, the semiconductor layers 110113, 110114, and 110115 have different impurity concentrations, the semiconductor layer 110113 being a channel region, the semiconductor layer 110114 being a lightly doped drain (LDD) region, and the semiconductor layer 110
115 is used as a source region and a drain region. In this way, by controlling the amount of impurities, the resistivity of the semiconductor layer can be controlled. The electrical connection state between the semiconductor layer and the conductive film 110123 can be made closer to an ohmic connection. Since the LDD region is provided, a high electric field is unlikely to be applied inside the transistor, and deterioration of the element due to hot carriers can be suppressed. As a method for separately producing semiconductor layers with different amounts of impurities, the gate electrode 110
A method of doping impurities into the semiconductor layer using 117 as a mask can be used.
In 10102, since the gate electrode 110117 has a taper angle of a certain degree or more, it is possible to provide a gradient in the concentration of the impurity that passes through the gate electrode 110117 and is doped into the semiconductor layer, making it possible to easily form an LDD region.

110103は、ゲ-ト電極110117が少なくとも2層で構成され、下層のゲ-ト電
極が上層のゲ-ト電極よりも長い形状を有するトランジスタである。本明細書中において
は、上層のゲ-ト電極及び下層のゲ-ト電極の形状を、帽子型と呼ぶ。ゲ-ト電極110
117の形状が帽子型であることによって、フォトマスクを追加することなく、LDD領
域を形成することができる。なお、110103のように、LDD領域がゲ-ト電極11
0117と重なっている構造を、特にGOLD構造(Gate Overlapped
LDD)と呼ぶ。なお、ゲ-ト電極110117の形状を帽子型とする方法としては、次
のような方法を用いてもよい。
110103 is a transistor in which the gate electrode 110117 is made up of at least two layers, and the lower gate electrode is longer than the upper gate electrode. In this specification, the shapes of the upper and lower gate electrodes are called hat-shaped.
Since the shape of 117 is hat-shaped, the LDD region can be formed without adding a photomask.
The structure overlapping with 0117 is specifically called the GOLD structure (Gate Overlapped
The gate electrode 110117 may be formed in a hat shape by the following method.

まず、ゲ-ト電極110117をパタ-ニングする際に、ドライエッチングにより、下層
のゲ-ト電極及び上層のゲ-ト電極をエッチングして側面に傾斜(テ-パ-)のある形状
にする。続いて、異方性エッチングにより上層のゲ-ト電極の傾斜を垂直に近くなるよう
に加工する。これにより、断面形状が帽子型のゲ-ト電極が形成される。その後、2回、
不純物元素をド-ピングすることによって、チャネル領域として用いる半導体層1101
13、LDD領域として用いる半導体層110114、ソ-ス電極及びドレイン電極とし
て用いる半導体層110115が形成される。
First, when patterning the gate electrode 110117, the lower gate electrode and the upper gate electrode are etched by dry etching to give them a tapered shape on the side. Then, the upper gate electrode is processed by anisotropic etching so that the slope becomes nearly vertical. This forms a gate electrode with a hat-shaped cross section. Then, the etching is repeated twice.
A semiconductor layer 1101 used as a channel region by doping with an impurity element.
13, a semiconductor layer 110114 to be used as an LDD region, and a semiconductor layer 110115 to be used as a source electrode and a drain electrode are formed.

なお、ゲ-ト電極110117と重なっているLDD領域をLov領域、ゲ-ト電極11
0117と重なっていないLDD領域をLoff領域と呼ぶことにする。ここで、Lof
f領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリ
アによるオン電流値の劣化を防ぐ効果は低い。一方、Lov領域はドレイン近傍の電界を
緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よ
って、種々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好
ましい。たとえば、半導体装置を表示装置として用いる場合、画素トランジスタは、オフ
電流値を抑えるために、Loff領域を有するトランジスタを用いることが好適である。
一方、周辺回路におけるトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣
化を防止するために、Lov領域を有するトランジスタを用いることが好適である。
The LDD region overlapping the gate electrode 110117 is called the Lov region.
The LDD region that does not overlap with 0117 is called the Loff region.
The f region has a high effect of suppressing the off-current value, but has a low effect of reducing the electric field near the drain and preventing the deterioration of the on-current value due to hot carriers. On the other hand, the Lov region is effective in reducing the electric field near the drain and preventing the deterioration of the on-current value, but has a low effect of suppressing the off-current value. Therefore, it is preferable to manufacture transistors having a structure according to the characteristics required for each of various circuits. For example, when the semiconductor device is used as a display device, it is preferable to use a transistor having an Loff region as the pixel transistor in order to suppress the off-current value.
On the other hand, for the transistors in the peripheral circuits, it is preferable to use transistors having a Lov region in order to reduce the electric field near the drain and prevent deterioration of the on-current value.

110104は、ゲ-ト電極110117の側面に接して、サイドウォ-ル110121
を有するトランジスタである。サイドウォ-ル110121を有することによって、サイ
ドウォ-ル110121と重なる領域をLDD領域とすることができる。
110104 is in contact with the side of the gate electrode 110117 and is a side wall 110121
By providing the sidewall 110121, the region overlapping with the sidewall 110121 can be made into an LDD region.

110105は、半導体層にマスクを用いてド-ピングすることにより、LDD(Lof
f)領域を形成したトランジスタである。こうすることにより、確実にLDD領域を形成
することができ、トランジスタのオフ電流値を低減することができる。
110105 is a method for forming LDD (Lof) doped semiconductor layers using a mask.
f) A transistor in which an LDD region is formed. By doing so, the LDD region can be reliably formed, and the off-state current value of the transistor can be reduced.

110106は、半導体層にマスクを用いてド-ピングすることにより、LDD(Lov
)領域を形成したトランジスタである。こうすることにより、確実にLDD領域を形成す
ることができ、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化を低減す
ることができる。
110106 is a semiconductor layer that is doped using a mask to create an LDD (Lov
In this way, the LDD region can be formed reliably, the electric field in the vicinity of the drain of the transistor can be relaxed, and the deterioration of the on-current value can be reduced.

次に、図51(B)乃至(G)を参照して、トランジスタの作製方法の例を説明する。 Next, an example of a method for manufacturing a transistor will be described with reference to Figures 51 (B) to (G).

なお、トランジスタの構造及び作製方法は、図51に示すものに限定されず、様々な構造
及び作製方法を用いることができる。
Note that the structure and manufacturing method of the transistor are not limited to those shown in FIG. 51, and various structures and manufacturing methods can be used.

本実施の形態においては、基板110111の表面に、絶縁膜110112の表面に、半
導体層110113の表面に、110114の表面に、110115の表面に、絶縁膜1
10116の表面に、絶縁膜110118の表面に、又は絶縁膜110119の表面に、
プラズマ処理を用いて酸化又は窒化を行うことにより、半導体層又は絶縁膜を酸化又は窒
化することができる。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は
窒化することによって、当該半導体層又は当該絶縁膜の表面を改質し、CVD法やスパッ
タ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピ
ンホ-ル等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。
In this embodiment, the surface of the substrate 110111, the surface of the insulating film 110112, the surface of the semiconductor layer 110113, the surface of the semiconductor layer 110114, the surface of the semiconductor layer 110115, and the insulating film 110116 are formed on the surface of the substrate 110111.
10116, the surface of the insulating film 110118, or the surface of the insulating film 110119,
By performing oxidation or nitridation using plasma treatment, the semiconductor layer or the insulating film can be oxidized or nitrided. In this manner, by oxidizing or nitriding the semiconductor layer or the insulating film using plasma treatment, the surface of the semiconductor layer or the insulating film can be modified and an insulating film that is denser than an insulating film formed by a CVD method or a sputtering method can be formed, so that defects such as pinholes can be suppressed and the characteristics of the semiconductor device can be improved.

まず、基板110111の表面をフッ酸(HF)、アルカリ又は純水を用いて洗浄する。
基板110111は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラ
ス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができ
る。他にも、ポリエチレンテレフタレ-ト(PET)、ポリエチレンナフタレ-ト(PE
N)、ポリエ-テルサルフォン(PES)に代表されるプラスチックや、アクリル等の可
撓性を有する合成樹脂からなる基板を用いることも可能である。なお、ここでは基板11
0111としてガラス基板を用いる場合を示す。
First, the surface of the substrate 110111 is cleaned using hydrofluoric acid (HF), alkali or pure water.
The substrate 110111 may be a glass substrate such as barium borosilicate glass or aluminoborosilicate glass, a quartz substrate, a ceramic substrate, or a metal substrate including stainless steel.
It is also possible to use a substrate made of flexible synthetic resin such as acrylic or plastic such as polyethersulfone (PES).
The case where a glass substrate is used as 0111 is shown.

ここで、基板110111の表面にプラズマ処理を行うことで、基板110111の表面
を酸化又は窒化することによって、基板110111の表面に酸化膜又は窒化膜を形成し
てもよい(図51(B))。表面にプラズマ処理を行うことで形成された酸化膜又は窒化
膜などの絶縁膜を、以下では、プラズマ処理絶縁膜とも記す。図51(B)においては、
絶縁膜131がプラズマ処理絶縁膜である。一般的に、ガラス又はプラスチック等の基板
上に薄膜トランジスタ等の半導体素子を設ける場合、ガラス又はプラスチック等に含まれ
るNaなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入し
て汚染することによって、半導体素子の特性に影響を及ぼす恐れがある。しかし、ガラス
又はプラスチック等からなる基板の表面を窒化することにより、基板に含まれるNaなど
の、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入するのを防止
することができる。
Here, a plasma treatment may be performed on the surface of the substrate 110111 to oxidize or nitride the surface of the substrate 110111, thereby forming an oxide film or a nitride film on the surface of the substrate 110111 (FIG. 51B). An insulating film such as an oxide film or a nitride film formed on the surface by performing a plasma treatment is also referred to as a plasma-treated insulating film below. In FIG. 51B,
The insulating film 131 is a plasma treatment insulating film. In general, when a semiconductor element such as a thin film transistor is provided on a substrate such as glass or plastic, impurity elements such as alkali metals or alkaline earth metals such as Na contained in the glass or plastic may mix with and contaminate the semiconductor element, thereby affecting the characteristics of the semiconductor element. However, by nitriding the surface of the substrate made of glass or plastic, it is possible to prevent impurity elements such as alkali metals or alkaline earth metals such as Na contained in the substrate from mixing with the semiconductor element.

なお、プラズマ処理により表面を酸化する場合には、酸素雰囲気下(例えば、酸素(O
)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、あるい
は、酸素と水素(H)と希ガス雰囲気下、あるいは、一酸化二窒素と希ガス雰囲気下)
でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する場合には、窒素雰
囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一
つを含む)雰囲気下、あるいは、窒素と水素と希ガス雰囲気下、あるいは、NHと希ガ
ス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる
。あるいは、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理絶縁膜
は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含
む)を含んでいる。たとえば、Arを用いた場合にはプラズマ処理絶縁膜にArが含まれ
ている。
In addition, when the surface is oxidized by plasma treatment, the surface is oxidized in an oxygen atmosphere (for example, oxygen (O 2
) and a rare gas (containing at least one of He, Ne, Ar, Kr, and Xe) atmosphere, or oxygen and hydrogen (H 2 ) and a rare gas atmosphere, or dinitrogen monoxide and a rare gas atmosphere)
On the other hand, when nitriding the semiconductor layer by plasma treatment, the plasma treatment is performed in a nitrogen atmosphere (for example, an atmosphere of nitrogen (N 2 ) and a rare gas (containing at least one of He, Ne, Ar, Kr, and Xe), or an atmosphere of nitrogen, hydrogen, and a rare gas, or an atmosphere of NH 3 and a rare gas). For example, Ar can be used as the rare gas. Alternatively, a mixed gas of Ar and Kr may be used. Therefore, the plasma treatment insulating film contains the rare gas (containing at least one of He, Ne, Ar, Kr, and Xe) used in the plasma treatment. For example, when Ar is used, the plasma treatment insulating film contains Ar.

プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm-3以上1
×1013cm-3以下であり、プラズマの電子温度が0.5ev以上1.5eV以下で
行うことが好適である。プラズマの電子密度が高密度であり、被処理物付近での電子温度
が低いため、被処理物に対するプラズマによる損傷を防止することができる。プラズマの
電子密度が1×1011cm-3以上と高密度であるため、プラズマ処理を用いて、被照
射物を酸化又は窒化することよって形成される酸化物又は窒化膜は、CVD法やスパッタ
法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成すること
ができる。あるいは、プラズマの電子温度が1eV以下と低いため、従来のプラズマ処理
や熱酸化法と比較して低温度で酸化又は窒化処理を行うことができる。たとえば、ガラス
基板の歪点温度よりも100度以上低い温度でプラズマ処理を行っても十分に酸化又は窒
化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ
波(2.45GHz)等の高周波を用いることができる。なお、以下に特に断らない場合
は、プラズマ処理として上記条件を用いて行うものとする。
The plasma treatment is carried out in an atmosphere of the above gas with an electron density of 1×10 11 cm −3 or more.
It is preferable that the plasma is irradiated at a temperature of 1×10 13 cm −3 or less and the plasma electron temperature is 0.5 eV or more and 1.5 eV or less. Since the plasma has a high electron density and the electron temperature near the object to be treated is low, damage to the object to be treated by the plasma can be prevented. Since the plasma has a high electron density of 1×10 11 cm −3 or more, the oxide or nitride film formed by oxidizing or nitriding the object to be irradiated using the plasma treatment has a uniform film thickness and the like compared to films formed by CVD, sputtering, etc., and can form a dense film. Alternatively, since the plasma electron temperature is low at 1 eV or less, the oxidation or nitridation treatment can be performed at a lower temperature compared to conventional plasma treatments and thermal oxidation methods. For example, the oxidation or nitridation treatment can be performed sufficiently even if the plasma treatment is performed at a temperature 100 degrees or more lower than the strain point temperature of the glass substrate. Note that a high frequency such as microwaves (2.45 GHz) can be used as the frequency for forming the plasma. Note that unless otherwise specified below, the plasma treatment is performed under the above conditions.

なお、図51(B)においては、基板110111の表面をプラズマ処理することによっ
てプラズマ処理絶縁膜を形成する場合を示しているが、本実施の形態は、基板11011
1の表面にプラズマ処理絶縁膜を形成しない場合も含む。
In FIG. 51B, the surface of the substrate 110111 is subjected to plasma treatment to form a plasma-treated insulating film.
This also includes the case where no plasma-treated insulating film is formed on the surface of the substrate 1.

なお、図51(C)乃至(G)においては、被処理物の表面をプラズマ処理することによ
って形成されるプラズマ処理絶縁膜を図示しないが、本実施の形態においては、基板11
0111、絶縁膜110112、半導体層110113、110114、110115、
絶縁膜110116、絶縁膜110118、又は絶縁膜110119の表面に、プラズマ
処理を行なうことによって形成されるプラズマ処理絶縁膜が存在する場合も含む。
In addition, although the plasma processing insulating film formed by plasma processing the surface of the processing object is not shown in FIGS. 51C to 51G, in this embodiment, the substrate 11
0111, insulating film 110112, semiconductor layer 110113, 110114, 110115,
This also includes the case where a plasma-treated insulating film is formed on the surface of insulating film 110116, insulating film 110118, or insulating film 110119 by performing plasma treatment.

次に、基板110111上に公知の手段(スパッタ法、LPCVD法、プラズマCVD法
等)を用いて絶縁膜110112を形成する(図51(C))。絶縁膜110112とし
ては、酸化珪素(SiOx)又は酸化窒化珪素(SiOxNy)(x>y)を用いること
ができる。
Next, an insulating film 110112 is formed on the substrate 110111 by a known method (sputtering, LPCVD, plasma CVD, or the like) (FIG. 51C). The insulating film 110112 can be made of silicon oxide (SiOx) or silicon oxynitride (SiOxNy) (x>y).

ここで、絶縁膜110112の表面にプラズマ処理を行い、絶縁膜110112を酸化又
は窒化することによって、絶縁膜110112の表面にプラズマ処理絶縁膜を形成しても
よい。絶縁膜110112の表面を酸化することによって、絶縁膜110112の表面を
改質しピンホ-ル等の欠陥の少ない緻密な膜を得ることができる。絶縁膜110112の
表面を酸化することによって、N原子の含有率が低いプラズマ処理絶縁膜を形成すること
ができるため、プラズマ処理絶縁膜に半導体層を設けた場合にプラズマ処理絶縁膜と半導
体層界面特性が向上する。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(
He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。なお、プラズマ
処理は上述した条件下で同様に行うことができる。
Here, a plasma-treated insulating film may be formed on the surface of the insulating film 110112 by performing a plasma treatment on the surface of the insulating film 110112 and oxidizing or nitriding the insulating film 110112. By oxidizing the surface of the insulating film 110112, the surface of the insulating film 110112 can be modified to obtain a dense film with few defects such as pinholes. By oxidizing the surface of the insulating film 110112, a plasma-treated insulating film with a low content of N atoms can be formed, and when a semiconductor layer is provided on the plasma-treated insulating film, the interface characteristics between the plasma-treated insulating film and the semiconductor layer are improved. Note that the plasma-treated insulating film is formed by oxidizing the rare gas (
The plasma treatment may be performed under the above-mentioned conditions.

次に、絶縁膜110112上に島状の半導体層110113、110114を形成する(
図51(D))。島状の半導体層110113、110114は、絶縁膜110112上
に公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いてシリコン(S
i)を主成分とする材料(例えばSiGe1-x等)等を用いて非晶質半導体層を形成
し、当該非晶質半導体層を結晶化させ、半導体層を選択的にエッチングすることにより設
けることができる。なお、非晶質半導体層の結晶化は、レ-ザ結晶化法、RTA又はファ
-ネスアニ-ル炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法又
はこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。なお、こ
こでは、島状の半導体層の端部を直角に近い形状(θ=85~100°)で設ける。ある
いは、低濃度ドレイン領域となる半導体層110114は、マスクを用いて不純物をド-
ピングすることによって形成されてもよい。
Next, island-shaped semiconductor layers 110113 and 110114 are formed on the insulating film 110112 (
FIG. 51(D)). The island-shaped semiconductor layers 110113 and 110114 are formed by depositing silicon (S) on the insulating film 110112 using a known method (sputtering, LPCVD, plasma CVD, etc.).
i) as a main component (e.g., Si x Ge 1-x, etc.), an amorphous semiconductor layer is formed, and the amorphous semiconductor layer is crystallized and selectively etched. The amorphous semiconductor layer can be crystallized by a known crystallization method such as a laser crystallization method, a thermal crystallization method using an RTA or furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or a combination of these methods. Here, the end of the island-shaped semiconductor layer is provided in a shape close to a right angle (θ=85 to 100°). Alternatively, the semiconductor layer 110114 that becomes the low concentration drain region can be doped with an impurity using a mask.
The signal may be generated by pinging.

ここで、半導体層110113、110114の表面にプラズマ処理を行い、半導体層1
10113、110114の表面を酸化又は窒化することによって、半導体層11011
3、110114の表面にプラズマ処理絶縁膜を形成してもよい。例えば、半導体層11
0113、110114としてSiを用いた場合、プラズマ処理絶縁膜として、酸化珪素
(SiOx)又は窒化珪素(SiNx)が形成される。あるいは、プラズマ処理により半
導体層110113、110114を酸化させた後に、再度プラズマ処理を行うことによ
って窒化させてもよい。この場合、半導体層110113、110114に接して酸化珪
素(SiOx)が形成され、当該酸化珪素の表面に窒化酸化珪素(SiNxOy)(x>
y)が形成される。なお、プラズマ処理により半導体層を酸化する場合には、酸素雰囲気
下(例えば、酸素(O)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを
含む)雰囲気下、あるいは、酸素と水素(H)と希ガス雰囲気下又は一酸化二窒素と希
ガス雰囲気下)、でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する
場合には、窒素雰囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、X
eの少なくとも一つを含む)雰囲気下、あるいは、窒素と水素と希ガス雰囲気下又はNH
3と希ガス雰囲気下)、でプラズマ処理を行う。希ガスとしては、例えばArを用いるこ
とができる。あるいは、ArとKrを混合したガスを用いてもよい。そのため、プラズマ
処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくと
も一つを含む)を含んでいる。たとえば、Arを用いた場合にはプラズマ処理絶縁膜にA
rが含まれている。
Here, the surfaces of the semiconductor layers 110113 and 110114 are subjected to plasma treatment, and the semiconductor layer 1
The surfaces of the semiconductor layers 11011 and 110114 are oxidized or nitrided.
A plasma-treated insulating film may be formed on the surfaces of the semiconductor layers 11, 110, and 114.
When Si is used as the semiconductor layers 110113 and 110114, silicon oxide (SiOx) or silicon nitride (SiNx) is formed as the plasma treatment insulating film. Alternatively, the semiconductor layers 110113 and 110114 may be oxidized by plasma treatment and then nitrided by performing plasma treatment again. In this case, silicon oxide (SiOx) is formed in contact with the semiconductor layers 110113 and 110114, and silicon oxynitride (SiNxOy) (x>
When the semiconductor layer is oxidized by plasma treatment, the plasma treatment is performed in an oxygen atmosphere (for example, an atmosphere of oxygen (O 2 ) and a rare gas (containing at least one of He, Ne, Ar, Kr, and Xe), or an atmosphere of oxygen, hydrogen (H 2 ), and a rare gas, or an atmosphere of nitrous oxide and a rare gas). On the other hand, when the semiconductor layer is nitrided by plasma treatment, the plasma treatment is performed in a nitrogen atmosphere (for example, an atmosphere of nitrogen (N 2 ) and a rare gas (containing at least one of He, Ne, Ar, Kr, and Xe).
e) atmosphere, or nitrogen, hydrogen and rare gas atmosphere, or NH
The plasma treatment is performed in an atmosphere of Ar3 and a rare gas. For example, Ar can be used as the rare gas. Alternatively, a mixed gas of Ar and Kr can be used. Therefore, the plasma-treated insulating film contains the rare gas (containing at least one of He, Ne, Ar, Kr, and Xe) used in the plasma treatment. For example, when Ar is used, the plasma-treated insulating film contains Ar and Kr.
It contains r.

次に、絶縁膜110116を形成する(図51(E))。絶縁膜110116は、公知の
手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて、酸化珪素(SiOx
)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(
SiNxOy)(x>y)等の酸素又は窒素を有する絶縁膜の単層構造、又はこれらの積
層構造で設けることができる。なお、半導体層110113、110114の表面をプラ
ズマ処理することにより、半導体層110113、110114の表面にプラズマ処理絶
縁膜を形成した場合には、プラズマ処理絶縁膜を絶縁膜110116として用いることも
可能である。
Next, an insulating film 110116 is formed (FIG. 51E). The insulating film 110116 is formed by depositing silicon oxide (SiOx
), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x>y), silicon nitride oxide (
The insulating film 110116 may have a single layer structure of an insulating film containing oxygen or nitrogen, such as SiNxOy (x>y), or a laminate structure of these. When the surfaces of the semiconductor layers 110113 and 110114 are subjected to plasma treatment to form a plasma-treated insulating film on the surfaces of the semiconductor layers 110113 and 110114, the plasma-treated insulating film can also be used as the insulating film 110116.

ここで、絶縁膜110116の表面にプラズマ処理を行い、絶縁膜110116の表面を
酸化又は窒化することによって、絶縁膜110116の表面にプラズマ処理絶縁膜を形成
してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、
Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。なお、プラズマ処理は上述し
た条件下で同様に行うことができる。
Here, a plasma treatment may be performed on the surface of the insulating film 110116 to oxidize or nitride the surface of the insulating film 110116, thereby forming a plasma-treated insulating film on the surface of the insulating film 110116. Note that the plasma-treated insulating film may be formed by oxidizing or nitriding the surface of the insulating film 110116 using a rare gas (He, Ne,
The plasma treatment can be carried out under the above-mentioned conditions.

あるいは、一旦酸素雰囲気下でプラズマ処理を行うことにより絶縁膜110116を酸化
させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。この
ように、絶縁膜110116にプラズマ処理を行い、絶縁膜110116の表面を酸化又
は窒化することによって、絶縁膜110116の表面を改質し緻密な膜を形成することが
できる。プラズマ処理を行うことによって得られた絶縁膜は、CVD法やスパッタ法で形
成された絶縁膜と比較して緻密でピンホ-ル等の欠陥も少ないため、薄膜トランジスタの
特性を向上させることができる。
Alternatively, the insulating film 110116 may be oxidized by once performing a plasma treatment in an oxygen atmosphere, and then nitrided by performing a plasma treatment again in a nitrogen atmosphere. In this manner, by performing a plasma treatment on the insulating film 110116 and oxidizing or nitriding the surface of the insulating film 110116, the surface of the insulating film 110116 can be modified to form a dense film. The insulating film obtained by the plasma treatment is denser and has fewer defects such as pinholes compared to insulating films formed by a CVD method or a sputtering method, and therefore the characteristics of the thin film transistor can be improved.

次に、ゲ-ト電極110117を形成する(図51(F))。ゲ-ト電極110117は
、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて形成すること
ができる。
Next, a gate electrode 110117 is formed (FIG. 51(F)). The gate electrode 110117 can be formed by using known means (sputtering, LPCVD, plasma CVD, etc.).

110101においては、ゲ-ト電極110117を形成した後に不純物ド-ピングを行
なうことで、ソース領域及びドレイン領域として用いる半導体層110115を形成する
ことができる。
In 110101, after forming a gate electrode 110117, impurity doping is performed to form a semiconductor layer 110115 to be used as a source region and a drain region.

110102においては、ゲ-ト電極110117を形成した後に不純物ド-ピングを行
なうことで、LDD領域として用いる110114と、半導体層ソース領域及びドレイン
領域として用いる半導体層110115を形成することができる。
In 110102, by forming a gate electrode 110117 and then doping with impurities, it is possible to form 110114 to be used as an LDD region and semiconductor layers 110115 to be used as the semiconductor layer source and drain regions.

110103においては、ゲ-ト電極110117を形成した後に不純物ド-ピングを行
なうことで、LDD領域として用いる110114と、半導体層ソース領域及びドレイン
領域として用いる半導体層110115を形成することができる。
In 110103, by forming a gate electrode 110117 and then doping with impurities, it is possible to form 110114 to be used as an LDD region and semiconductor layers 110115 to be used as the semiconductor layer source and drain regions.

110104においては、ゲ-ト電極110117の側面にサイドウォ-ル110121
を形成した後、不純物ド-ピングを行なうことで、LDD領域として用いる110114
と、半導体層ソース領域及びドレイン領域として用いる半導体層110115を形成する
ことができる。
In the case of 110104, a side wall 110121 is formed on the side of the gate electrode 110117.
After forming the 110114, impurity doping is performed to form the 110114 used as the LDD region.
Then, a semiconductor layer 110115 to be used as a semiconductor layer source region and drain region can be formed.

なお、サイドウォ-ル110121は、酸化珪素(SiOx)又は窒化珪素(SiNx)
を用いることができる。サイドウォ-ル110121をゲ-ト電極110117の側面に
形成する方法としては、たとえば、ゲ-ト電極110117を形成した後に、酸化珪素(
SiOx)又は窒化珪素(SiNx)を公知の方法で成膜した後に、異方性エッチングに
よって酸化珪素(SiOx)又は窒化珪素(SiNx)膜をエッチングする方法を用いる
ことができる。こうすることで、ゲ-ト電極110117の側面にのみ酸化珪素(SiO
x)又は窒化珪素(SiNx)膜を残すことができるので、ゲ-ト電極110117の側
面にサイドウォ-ル110121を形成することができる。
The side wall 110121 is made of silicon oxide (SiOx) or silicon nitride (SiNx).
The method of forming the side wall 110121 on the side surface of the gate electrode 110117 can be, for example, a method of forming the gate electrode 110117 and then depositing silicon oxide (
A method can be used in which a silicon oxide (SiOx) or silicon nitride (SiNx) film is formed by a known method, and then the silicon oxide (SiOx) or silicon nitride (SiNx) film is etched by anisotropic etching. By doing so, silicon oxide (SiO
Since a silicon nitride (SiNx) film can be left behind, a side wall 110121 can be formed on the side of the gate electrode 110117.

110105においては、ゲ-ト電極110117を覆うようにマスク110122を形
成した後、不純物ド-ピングを行なうことで、LDD(Loff)領域として用いる11
0114と、半導体層ソース領域及びドレイン領域として用いる半導体層110115を
形成することができる。
In the case of 110105, a mask 110122 is formed so as to cover the gate electrode 110117, and then impurity doping is performed to form a region 110122 to be used as an LDD (Loff) region.
110 and a semiconductor layer 110115 to be used as a semiconductor layer source region and a drain region can be formed.

110106においては、ゲ-ト電極110117を形成した後に不純物ド-ピングを行
なうことで、LDD(Lov)領域として用いる110114と、半導体層ソース領域及
びドレイン領域として用いる半導体層110115を形成することができる。
In 110106, by forming a gate electrode 110117 and then doping with impurities, it is possible to form 110114 to be used as an LDD (Lov) region and semiconductor layers 110115 to be used as the semiconductor layer source and drain regions.

次に、絶縁膜110118を形成する(図51(G))。絶縁膜110118は、公知の
手段(スパッタ法やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(S
iNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(
x>y)等の酸素又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ-ボン)等の
炭素を含む膜の単層構造、又はこれらの積層構造で設けることができる。
Next, an insulating film 110118 is formed (FIG. 51(G)). The insulating film 110118 is formed by depositing silicon oxide (SiOx), silicon nitride (S
iNx), silicon oxynitride (SiOxNy) (x>y), silicon nitride oxide (SiNxOy) (
The insulating film may have a single layer structure of an insulating film containing oxygen or nitrogen (x>y) or a film containing carbon such as DLC (diamond-like carbon), or a laminate structure of these.

ここで、絶縁膜110118の表面にプラズマ処理を行い、絶縁膜110118の表面を
酸化又は窒化することによって、絶縁膜110118の表面にプラズマ処理絶縁膜を形成
してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、
Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。なお、プラズマ処理は上述し
た条件下で同様に行うことができる。
Here, a plasma treatment may be performed on the surface of the insulating film 110118 to oxidize or nitride the surface of the insulating film 110118, thereby forming a plasma-treated insulating film on the surface of the insulating film 110118. Note that the plasma-treated insulating film may be formed by oxidizing or nitriding the surface of the insulating film 110118 using a rare gas (He, Ne,
The plasma treatment can be carried out under the above-mentioned conditions.

次に、絶縁膜110119を形成する。絶縁膜110119は、公知の手段(スパッタ法
やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒
化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素
又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ-ボン)等の炭素を含む膜を用
いることができる他に、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ-ル、ベ
ンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂の単層構造、又はこれらの積
層構造で設けることができる。なお、シロキサン樹脂とは、Si-O-Si結合を含む樹
脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成
される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水
素)が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基
として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、プラズマ
処理絶縁膜には、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なく
とも一つを含む)が含まれており、例えばArを用いた場合にはプラズマ処理絶縁膜中に
Arが含まれている。
Next, the insulating film 110119 is formed. The insulating film 110119 can be formed by known means (such as sputtering or plasma CVD) using an insulating film containing oxygen or nitrogen, such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x>y), or silicon nitride oxide (SiNxOy) (x>y), or a film containing carbon, such as DLC (diamond-like carbon), or can be formed in a single-layer structure of organic materials, such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, or acrylic, or a siloxane resin, or a laminated structure thereof. The siloxane resin corresponds to a resin containing Si-O-Si bonds. The skeletal structure of siloxane is formed by bonds between silicon (Si) and oxygen (O). An organic group containing at least hydrogen (for example, an alkyl group, an aromatic hydrocarbon) is used as the substituent. A fluoro group can also be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent. The plasma-treated insulating film contains a rare gas (containing at least one of He, Ne, Ar, Kr, and Xe) used in the plasma treatment. For example, when Ar is used, the plasma-treated insulating film contains Ar.

絶縁膜110119としてポリイミド、ポリアミド、ポリビニルフェノ-ル、ベンゾシク
ロブテン、アクリル等の有機材料やシロキサン樹脂等を用いた場合、絶縁膜110119
の表面をプラズマ処理により酸化又は窒化することにより、当該絶縁膜の表面を改質する
ことができる。表面を改質することによって、絶縁膜110119の強度が向上し開口部
形成時等におけるクラックの発生やエッチング時の膜減り等の物理的ダメ-ジを低減する
ことが可能となる。絶縁膜110119の表面が改質されることによって、絶縁膜110
119上に導電膜110123を形成する場合に導電膜との密着性が向上する。例えば、
絶縁膜110119としてシロキサン樹脂を用いてプラズマ処理を用いて窒化を行った場
合、シロキサン樹脂の表面が窒化されることにより窒素又は希ガスを含むプラズマ処理絶
縁膜が形成され、物理的強度が向上する。
When the insulating film 110119 is made of an organic material such as polyimide, polyamide, polyvinylphenol, benzocyclobutene, or acrylic, or a siloxane resin, the insulating film 110119
The surface of the insulating film 110119 can be modified by oxidizing or nitriding the surface of the insulating film 110119 by plasma treatment. By modifying the surface, the strength of the insulating film 110119 is improved, and it is possible to reduce physical damage such as cracks occurring during the formation of openings and film loss during etching. By modifying the surface of the insulating film 110119, the insulating film 110
When a conductive film 110 or 123 is formed on the insulating film 119, the adhesion between the conductive film 110 and the insulating film 123 is improved. For example,
When siloxane resin is used as the insulating film 110119 and nitridation is performed using plasma treatment, the surface of the siloxane resin is nitrided to form a plasma-treated insulating film containing nitrogen or a rare gas, and the physical strength is improved.

次に、半導体層110115と電気的に接続された導電膜110123を形成するため、
絶縁膜110119、絶縁膜110118、絶縁膜110116にコンタクトホ-ルを形
成する。なお、コンタクトホ-ルの形状はテ-パ-状であってもよい。こうすることで、
導電膜110123のカバレッジを向上させることができる。
Next, in order to form a conductive film 110123 electrically connected to the semiconductor layer 110115,
Contact holes are formed in the insulating films 110119, 110118, and 110116. The contact holes may be tapered.
The coverage of the conductive film 110123 can be improved.

図55は、ボトムゲート型のトランジスタの断面構造及び容量素子の断面構造を示す。 Figure 55 shows the cross-sectional structure of a bottom-gate transistor and the cross-sectional structure of a capacitance element.

基板110501上に第1の絶縁膜(絶縁膜110502)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110502) is formed over the entire surface of a substrate 110501. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and causing changes in the properties of the transistor. In other words, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. Note that the first insulating film may be a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy
) or a laminate thereof can be used.

第1の絶縁膜上に、第1の導電層(導電層110503及び導電層110504)が形成
されている。導電層110503は、トランジスタ110520のゲート電極として機能
する部分を含む。導電層110504は、容量素子110521の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA-Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110503 and conductive layer 110504) is formed on the first insulating film. The conductive layer 110503 includes a portion that functions as a gate electrode of the transistor 110520. The conductive layer 110504 includes a portion that functions as a first electrode of the capacitor element 110521. The first conductive layer may be formed of Ti, Mo, Ta, Cr, W, Al, or N.
For example, Zn, Fe, Ba, Ge, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110504)が形成され
ている。第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110504) is formed so as to cover at least the first conductive layer. The second insulating film functions as a gate insulating film. As the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy) or a laminate of these can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
It is preferable to use a silicon oxide film as the second insulating film in contact with the semiconductor layer, because this reduces the trap levels at the interface between the semiconductor layer and the second insulating film.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo, because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、半導体層が形成されている。そ
して、半導体層の一部は、第2の絶縁膜上のうち第1の導電層と重なって形成されていな
い部分まで延長されている。半導体層は、チャネル形成領域(チャネル形成領域1105
10)、LDD領域(LDD領域110508、LDD領域110509)、不純物領域
(不純物領域110505、不純物領域110506、不純物領域110507)を有し
ている。チャネル形成領域110510は、トランジスタ110520のチャネル形成領
域として機能する。LDD領域110508及びLDD領域110509は、トランジス
タ110520のLDD領域とし機能する。なお、LDD領域110508及びLDD領
域110509は必ずしも必要ではない。不純物領域110505は、トランジスタ11
0520のソース電極及びドレイン電極の一方として機能する部分を含む。不純物領域1
00506は、トランジスタ110520のソース電極及びドレイン電極の他方として機
能する部分を含む。不純物領域110507は、容量素子110521の第2の電極とし
て機能する部分を含む。
A semiconductor layer is formed by photolithography, inkjet printing, printing, or the like on a portion of the second insulating film that overlaps with the first conductive layer. The portion of the semiconductor layer extends to a portion of the second insulating film that does not overlap with the first conductive layer. The semiconductor layer is a channel formation region (channel formation region 1105
110505), LDD regions (LDD region 110508, LDD region 110509), and impurity regions (impurity region 110505, impurity region 110506, impurity region 110507). The channel formation region 110510 functions as a channel formation region of the transistor 110520. The LDD region 110508 and the LDD region 110509 function as LDD regions of the transistor 110520. Note that the LDD region 110508 and the LDD region 110509 are not necessarily required. The impurity region 110505 is a region for forming a channel of the transistor 110520.
The impurity region 1 includes a portion that functions as one of the source electrode and the drain electrode of 0520.
An impurity region 110506 includes a portion functioning as the other of the source electrode and the drain electrode of the transistor 110520. An impurity region 110507 includes a portion functioning as a second electrode of the capacitor 110521.

全面に、第3の絶縁膜(絶縁膜110511)が形成されている。第3の絶縁膜の一部に
は、選択的にコンタクトホールが形成されている。絶縁膜110511は、層間膜として
の機能を有する。第3の絶縁膜としては、無機材料(酸化シリコン、窒化シリコン、酸化
窒化シリコンなど)あるいは、低誘電率の有機化合物材料(感光性又は非感光性の有機樹
脂材料)などを用いることができる。あるいは、シロキサンを含む材料を用いることもで
きる。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成さ
れる材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香
族炭化水素)が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるい
は、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
A third insulating film (insulating film 110511) is formed on the entire surface. A contact hole is selectively formed in a part of the third insulating film. The insulating film 110511 functions as an interlayer film. As the third insulating film, an inorganic material (silicon oxide, silicon nitride, silicon oxynitride, etc.) or a low dielectric constant organic compound material (photosensitive or non-photosensitive organic resin material) can be used. Alternatively, a material containing siloxane can be used. Note that siloxane is a material whose skeletal structure is formed by bonding silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (e.g., an alkyl group, an aromatic hydrocarbon) is used. Alternatively, a fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

第3の絶縁膜上に、第2の導電層(導電層110512及び導電層110513)が形成
されている。導電層110512は、第3の絶縁膜に形成されたコンタクトホールを介し
てトランジスタ110520のソース電極及びドレイン電極の他方と接続されている。し
たがって、導電層110512は、トランジスタ110520のソース電極及びドレイン
電極の他方として機能する部分を含む。導電層110513は、容量素子110521の
第1の電極として機能する部分を含む。なお、第2の導電層としては、Ti、Mo、Ta
、Cr、W、Al、Nd、Cu、Ag、Au、Pt、NA-Si、Zn、Fe、Ba、G
eなど、又はこれらの合金を用いることができる。あるいは、これらの元素(合金も含む
)の積層を用いることができる。
A second conductive layer (conductive layer 110512 and conductive layer 110513) is formed on the third insulating film. The conductive layer 110512 is connected to the other of the source electrode and drain electrode of the transistor 110520 through a contact hole formed in the third insulating film. Therefore, the conductive layer 110512 includes a portion that functions as the other of the source electrode and drain electrode of the transistor 110520. The conductive layer 110513 includes a portion that functions as a first electrode of the capacitor 110521. Note that the second conductive layer may be formed of Ti, Mo, Ta,
, Cr, W, Al, Nd, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, G
Alternatively, a laminate of these elements (including alloys) may be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that various insulating films or various conductive films may be formed as a step after the second conductive layer is formed.

トランジスタの半導体層にアモルファスシリコン(a-Si:H)膜を用いた場合のトラ
ンジスタ及び容量素子の構造について説明する。
The structures of a transistor and a capacitor in the case where an amorphous silicon (a-Si:H) film is used for the semiconductor layer of the transistor will be described.

図52は、トップゲ-ト型のトランジスタの断面構造及び容量素子の断面構造を示す。 Figure 52 shows the cross-sectional structure of a top-gate transistor and the cross-sectional structure of a capacitance element.

基板110201上に第1の絶縁膜(絶縁膜110202)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110202) is formed over the entire surface of a substrate 110201. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and causing changes in the properties of the transistor. In other words, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. Note that the first insulating film may be a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy
) or a laminate thereof can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
It is not always necessary to form the first insulating film. In this case, the number of steps can be reduced. The manufacturing cost can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110203、導電層110204及び導電層
110205)が形成されている。導電層110203は、トランジスタ110220の
ソ-ス電極及びドレイン電極の一方の電極として機能する部分を含む。導電層11020
4は、トランジスタ110220のソ-ス電極及びドレイン電極の他方の電極として機能
する部分を含む。導電層110205は、容量素子110221の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA-Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110203, conductive layer 110204, and conductive layer 110205) is formed on the first insulating film. The conductive layer 110203 includes a portion that functions as one of the source electrode and drain electrode of the transistor 110220.
The conductive layer 110204 includes a portion that functions as the other of the source electrode and the drain electrode of the transistor 110220. The conductive layer 110205 includes a portion that functions as a first electrode of the capacitor 110221. The first conductive layer may be formed of Ti, Mo, Ta, Cr, W, Al, or N.
For example, Zn, Fe, Ba, Ge, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

導電層110203及び導電層110204の上部に、第1の半導体層(半導体層110
206及び半導体層110207)が形成されている。半導体層110206は、ソ-ス
電極とドレイン電極の一方の電極として機能する部分を含む。半導体層110207は、
ソ-ス電極とドレイン電極の他方の電極として機能する部分を含む。なお、第1の半導体
層としては、リン等を含んだシリコン等を用いることができる。
A first semiconductor layer (semiconductor layer 110
The semiconductor layer 110206 includes a portion that functions as one of a source electrode and a drain electrode. The semiconductor layer 110207 includes
The first semiconductor layer includes a portion that functions as the other of the source electrode and the drain electrode. The first semiconductor layer may be made of silicon or the like containing phosphorus or the like.

導電層110203と導電層110204との間であって、かつ第1の絶縁膜上に、第2
の半導体層(半導体層110208)が形成されている。そして、半導体層110208
の一部は、導電層110203上及び導電層110204上まで延長されている。半導体
層110208は、トランジスタ110220のチャネル領域として機能する部分を含む
。なお、第2の半導体層としては、アモルファスシリコン(a-Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ-Si:H)等の半導体層などを用いることが
できる。
Between the conductive layer 110203 and the conductive layer 110204 and on the first insulating film,
The semiconductor layer (semiconductor layer 110208) is formed.
A part of the semiconductor layer 110208 extends onto the conductive layer 110203 and onto the conductive layer 110204. The semiconductor layer 110208 includes a portion that functions as a channel region of the transistor 110220. Note that as the second semiconductor layer, a semiconductor layer having non-crystallinity such as amorphous silicon (a-Si:H), a semiconductor layer such as a microcrystalline semiconductor (μ-Si:H), or the like can be used.

少なくとも半導体層110208及び導電層110205を覆うように、第2の絶縁膜(
絶縁膜110209及び絶縁膜110210)が形成されている。第2の絶縁膜は、ゲ-
ト絶縁膜としての機能を有する。なお、第2の絶縁膜としては、酸化シリコン膜、窒化シ
リコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれらの積層を用い
ることができる。
A second insulating film (
The first insulating film is a gate insulating film 110209 and the second insulating film is a gate insulating film 110210.
As the second insulating film, a single layer of a silicon oxide film, a silicon nitride film, a silicon oxynitride film (SiOxNy), or the like, or a laminate of these films can be used.

なお、第2の半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いるこ
とが望ましい。なぜなら、第2の半導体層と第2の絶縁膜とが接する界面におけるトラッ
プ準位が少なくなるからである。
It is preferable to use a silicon oxide film as the second insulating film in contact with the second semiconductor layer, because this reduces trap levels at the interface between the second semiconductor layer and the second insulating film.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo, because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上に、第2の導電層(導電層110211及び導電層110212)が形成
されている。導電層110211は、トランジスタ110220のゲ-ト電極として機能
する部分を含む。導電層110212は、容量素子110221の第2の電極、又は配線
としての機能を有する。なお、第2の導電層としては、Ti、Mo、Ta、Cr、W、A
l、Nd、Cu、Ag、Au、Pt、NA-Si、Zn、Fe、Ba、Geなど、又はこ
れらの合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用い
ることができる。
A second conductive layer (conductive layer 110211 and conductive layer 110212) is formed on the second insulating film. The conductive layer 110211 includes a portion that functions as a gate electrode of a transistor 110220. The conductive layer 110212 functions as a second electrode of a capacitor element 110221 or as a wiring. The second conductive layer may be formed of Ti, Mo, Ta, Cr, W, A, or the like.
For example, the following elements can be used: I, Nd, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge, etc., or alloys thereof. Alternatively, a laminate of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that various insulating films or various conductive films may be formed as a step after the second conductive layer is formed.

図53は、逆スタガ型(ボトムゲ-ト型)のトランジスタの断面構造及び容量素子の断面
構造を示す。特に、図53に示すトランジスタは、チャネルエッチ型と呼ばれる構造であ
る。
53 shows a cross-sectional structure of an inverted staggered (bottom gate) transistor and a cross-sectional structure of a capacitor. In particular, the transistor shown in FIG. 53 has a structure called a channel etch type.

基板110301上に第1の絶縁膜(絶縁膜110302)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110302) is formed over the entire surface of a substrate 110301. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and causing changes in the properties of the transistor. In other words, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. Note that the first insulating film may be a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy
) or a laminate thereof can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
It is not always necessary to form the first insulating film. In this case, the number of steps can be reduced. The manufacturing cost can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110303及び導電層110304)が形成
されている。導電層110303は、トランジスタ110320のゲ-ト電極として機能
する部分を含む。導電層110304は、容量素子110321の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、TB、Cr、W、Bl、N
d、Cu、Bg、Bu、Pt、NA-Si、Zn、Fe、BB、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110303 and conductive layer 110304) is formed on the first insulating film. The conductive layer 110303 includes a portion that functions as a gate electrode of a transistor 110320. The conductive layer 110304 includes a portion that functions as a first electrode of a capacitance element 110321. The first conductive layer may be made of Ti, Mo, TB, Cr, W, Bl, or N.
The material may be selected from the group consisting of Zn, Fe, Zn, B, Ge, Pt, NA-Si, Zn, Fe, BB, Ge, and alloys thereof. Alternatively, a laminate of these elements (including alloys) may be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110302)が形成され
ている。第2の絶縁膜は、ゲ-ト絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110302) is formed so as to cover at least the first conductive layer. The second insulating film functions as a gate insulating film. As the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy) or a laminate of these can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
It is preferable to use a silicon oxide film as the second insulating film in contact with the semiconductor layer, because this reduces the trap levels at the interface between the semiconductor layer and the second insulating film.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo, because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層11
0306)が形成されている。そして、半導体層110308の一部は、第2の絶縁膜上
のうち第1の導電層と重なって形成されていない部分まで延長されている。半導体層11
0306は、トランジスタ110320のチャネル領域として機能する部分を含む。なお
、半導体層110306としては、アモルファスシリコン(A-Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ-Si:H)等の半導体層などを用いることが
できる。
A first semiconductor layer (semiconductor layer 11) is formed on a part of the second insulating film overlapping with the first conductive layer by photolithography, inkjet printing, printing, or the like.
A part of the semiconductor layer 110308 extends to a portion of the second insulating film that is not overlapped with the first conductive layer.
The semiconductor layer 110306 includes a portion that functions as a channel region of the transistor 110320. Note that the semiconductor layer 110306 can be a semiconductor layer having non-crystallinity such as amorphous silicon (A-Si:H), a semiconductor layer such as a microcrystalline semiconductor (μ-Si:H), or the like.

第1の半導体層上の一部に、第2の半導体層(半導体層110307及び半導体層110
307)が形成されている。半導体層110307は、ソ-ス電極とドレイン電極の一方
の電極として機能する部分を含む。半導体層110308は、ソ-ス電極とドレイン電極
の他方の電極として機能する部分を含む。なお、第2の導体層としては、リン等を含んだ
シリコン等を用いることができる。
A second semiconductor layer (semiconductor layer 110307 and semiconductor layer 110) is formed on a portion of the first semiconductor layer.
The semiconductor layer 110307 includes a portion that functions as one of the source electrode and drain electrode. The semiconductor layer 110308 includes a portion that functions as the other of the source electrode and drain electrode. Note that silicon containing phosphorus or the like can be used as the second conductor layer.

第2の半導体層上及び第2の絶縁膜上に、第2の導電層(導電層110309、導電層1
10310及び導電層110311)が形成されている。導電層110309は、トラン
ジスタ110320のソ-ス電極とドレイン電極の一方として機能する部分を含む。導電
層110310は、トランジスタ110320のソ-スとドレイン電極の他方として機能
する部分を含む。導電層110312は、容量素子110321の第2の電極として機能
する部分を含む。なお、第2の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA-Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A second conductive layer (conductive layer 110309, conductive layer 110309) is formed on the second semiconductor layer and the second insulating film.
The conductive layer 110309 includes a portion that functions as one of the source electrode and drain electrode of the transistor 110320. The conductive layer 110310 includes a portion that functions as the other of the source electrode and drain electrode of the transistor 110320. The conductive layer 110312 includes a portion that functions as a second electrode of the capacitor 110321. The second conductive layer may be formed of Ti, Mo, Ta, Cr, W, Al, or N.
For example, Zn, Fe, Ba, Ge, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that various insulating films or various conductive films may be formed as a step after the second conductive layer is formed.

ここで、チャネルエッチ型のトランジスタが特徴とする工程の一例を説明する。同じマス
クを用いて、第1の半導体層及び第2の半導体層を形成することができる。具体的には、
第1の半導体層と第2の半導体層とは連続して成膜される。そして、第1の半導体層及び
第2の半導体層は、同じマスクを用いて形成される。
Here, an example of a process that is characteristic of a channel-etch type transistor will be described. The first semiconductor layer and the second semiconductor layer can be formed using the same mask. Specifically,
The first semiconductor layer and the second semiconductor layer are formed successively using the same mask.

チャネルエッチ型のトランジスタが特徴とする工程の別の一例を説明する。新たなマスク
を用いることなく、トランジスタのチャネル領域を形成することができる。具体的には、
第2の導電層が形成された後で、第2の導電層をマスクとして用いて第2の半導体層の一
部を除去する。あるいは、第2の導電層と同じマスクを用いて第2の半導体層の一部を除
去する。そして、除去された第2の半導体層の下部に形成されている第1の半導体層がト
ランジスタのチャネル領域となる。
Another example of a process for forming a channel-etched transistor will be described. A channel region of the transistor can be formed without using a new mask. Specifically,
After the second conductive layer is formed, a portion of the second semiconductor layer is removed using the second conductive layer as a mask, or the same mask as the second conductive layer is used to remove a portion of the second semiconductor layer, and the first semiconductor layer formed under the removed second semiconductor layer becomes a channel region of the transistor.

図54は、逆スタガ型(ボトムゲ-ト型)のトランジスタの断面構造及び容量素子の断面
構造を示す。特に、図54に示すトランジスタは、チャネル保護型(チャネルストップ型
)と呼ばれる構造である。
54 shows a cross-sectional structure of an inverted staggered (bottom gate) transistor and a cross-sectional structure of a capacitor. In particular, the transistor shown in FIG. 54 has a structure called a channel protection type (channel stop type).

基板110401上に第1の絶縁膜(絶縁膜110402)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110402) is formed over the entire surface of a substrate 110401. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and causing changes in the properties of the transistor. In other words, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. Note that the first insulating film may be a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy
) or a laminate thereof can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
It is not always necessary to form the first insulating film. In this case, the number of steps can be reduced. The manufacturing cost can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110403及び導電層110404)が形成
されている。導電層110403は、トランジスタ110420のゲ-ト電極として機能
する部分を含む。導電層110404は、容量素子110421の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、TC、Cr、W、Cl、N
d、Cu、Cg、Cu、Pt、NC、Si、Zn、Fe、CC、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110403 and conductive layer 110404) is formed on the first insulating film. The conductive layer 110403 includes a portion that functions as a gate electrode of the transistor 110420. The conductive layer 110404 includes a portion that functions as a first electrode of the capacitor element 110421. The first conductive layer may be formed of Ti, Mo, TC, Cr, W, Cl, or N.
For example, the following may be used: Zn, Cu, Cg, Cu, Pt, NC, Si, Zn, Fe, CC, Ge, or alloys thereof. Alternatively, a laminate of these elements (including alloys) may be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110402)が形成され
ている。第2の絶縁膜は、ゲ-ト絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110402) is formed so as to cover at least the first conductive layer. The second insulating film functions as a gate insulating film. As the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy) or a laminate of these can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
It is preferable to use a silicon oxide film as the second insulating film in contact with the semiconductor layer, because this reduces the trap levels at the interface between the semiconductor layer and the second insulating film.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo, because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層11
0406)が形成されている。そして、半導体層110408の一部は、第2の絶縁膜上
のうち第1の導電層と重なって形成されていない部分まで延長されている。半導体層11
0406は、トランジスタ110420のチャネル領域として機能する部分を含む。なお
、半導体層110406としては、アモルファスシリコン(C-Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ-Si:H)等の半導体層などを用いることが
できる。
A first semiconductor layer (semiconductor layer 11) is formed on a part of the second insulating film overlapping with the first conductive layer by photolithography, inkjet printing, printing, or the like.
A part of the semiconductor layer 110408 extends to a portion of the second insulating film that is not overlapped with the first conductive layer.
The semiconductor layer 110406 includes a portion functioning as a channel region of the transistor 110420. Note that the semiconductor layer 110406 can be a semiconductor layer having non-crystalline properties such as amorphous silicon (C-Si:H), a semiconductor layer such as a microcrystalline semiconductor (μ-Si:H), or the like.

第1の半導体層上の一部に、第3の絶縁膜(絶縁膜110412)が形成されている。絶
縁膜110412は、トランジスタ110420のチャネル領域がエッチングによって除
去されることを防止する機能を有する。つまり、絶縁膜110412は、チャネル保護膜
(チャネルストップ膜)として機能する。なお、第3の絶縁膜としては、酸化シリコン膜
、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれらの積
層を用いることができる。
A third insulating film (insulating film 110412) is formed on a part of the first semiconductor layer. The insulating film 110412 has a function of preventing the channel region of the transistor 110420 from being removed by etching. In other words, the insulating film 110412 functions as a channel protective film (channel stop film). Note that the third insulating film can be a single layer such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy), or a stack of these films.

第1の半導体層上の一部及び第3の絶縁膜上の一部に、第2の半導体層(半導体層110
407及び半導体層110408)が形成されている。半導体層110407は、ソ-ス
電極とドレイン電極の一方の電極として機能する部分を含む。半導体層110408は、
ソ-ス電極とドレイン電極の他方の電極として機能する部分を含む。なお、第2の導体層
としては、リン等を含んだシリコン等を用いることができる。
A second semiconductor layer (semiconductor layer 110) is formed on a part of the first semiconductor layer and a part of the third insulating film.
The semiconductor layer 110407 includes a portion that functions as one of a source electrode and a drain electrode. The semiconductor layer 110408 includes
The second conductor layer includes a portion that functions as the other of the source electrode and the drain electrode. The second conductor layer may be made of silicon or the like containing phosphorus or the like.

第2の半導体層上に、第2の導電層(導電層110409、導電層110410及び導電
層110411)が形成されている。導電層110409は、トランジスタ110420
のソ-ス電極とドレイン電極の一方として機能する部分を含む。導電層110410は、
トランジスタ110420のソ-スとドレイン電極の他方として機能する部分を含む。導
電層110412は、容量素子110421の第2の電極として機能する部分を含む。な
お、第2の導電層としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、A
u、Pt、NC、Si、Zn、Fe、Ca、Geなど、又はこれらの合金を用いることが
できる。あるいは、これらの元素(合金も含む)の積層を用いることができる。
A second conductive layer (a conductive layer 110409, a conductive layer 110410, and a conductive layer 110411) is formed over the second semiconductor layer.
The conductive layer 110410 includes a portion that functions as one of a source electrode and a drain electrode.
The conductive layer 110412 includes a portion that functions as the other of the source and drain electrodes of the transistor 110420. The conductive layer 110412 includes a portion that functions as a second electrode of the capacitor 110421. The second conductive layer may be formed of any of Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, and A.
For example, U, Pt, NC, Si, Zn, Fe, Ca, Ge, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
Note that various insulating films or various conductive films may be formed as a step after the second conductive layer is formed.

ここで、チャネル保護型のトランジスタが特徴とする工程の一例を説明する。同じマスク
を用いて、第1の半導体層、第2の半導体層及び第2の導電層を形成することができる。
同時に、チャネル領域を形成することができる。具体的には、第1の半導体層を成膜し、
次に第3の絶縁膜(チャネル保護膜、チャネルストップ膜)をマスクを用いて形成し、次
に第2の半導体層と第2の導電層とを連続して成膜する。そして、第2の導電層が成膜さ
れた後で、第1の半導体層、第2の半導体層及び第2の導電層が同じマスクを用いて形成
される。ただし、第3の絶縁膜の下部の第1の半導体層は、第3の絶縁膜によって保護さ
れるのでエッチングによって除去されない。この部分(第1の半導体層のうち上部に第3
の絶縁膜が形成された部分)がチャネル領域となる。
Here, an example of a process that characterizes a channel protective transistor will be described. The first semiconductor layer, the second semiconductor layer, and the second conductive layer can be formed using the same mask.
At the same time, a channel region can be formed. Specifically, a first semiconductor layer is formed,
Next, a third insulating film (channel protection film, channel stop film) is formed using a mask, and then a second semiconductor layer and a second conductive layer are successively formed. Then, after the second conductive layer is formed, the first semiconductor layer, the second semiconductor layer, and the second conductive layer are formed using the same mask. However, the first semiconductor layer below the third insulating film is not removed by etching because it is protected by the third insulating film. This portion (the first semiconductor layer having the third insulating film at the top) is removed by etching.
The portion on which the insulating film is formed becomes the channel region.

次に、トランジスタを製造するための基板として、半導体基板を用いた例について説明
する。半導体基板を用いて製造されたトランジスタは、移動度が高いため、トランジスタ
サイズを小さくすることができる。その結果、単位面積当たりのトランジスタ数を増やす
(集積度を上げる)ことができ、同一の回路構成では集積度が大きいほど基板サイズを小
さくすることができるため、製造コストを低減できる。さらに、同一の基板サイズでは集
積度が大きいほど回路規模を大きくすることができるため、製造コストはほぼ同等のまま
で、より高い機能を持たせることが可能となる。その上、特性のばらつきが少ないため、
製造の歩留まりも高くすることができる。さらに、動作電圧が小さいので、消費電力を低
減することができる。さらに、移動度が高いため、高速動作が可能である。
Next, an example will be described in which a semiconductor substrate is used as a substrate for manufacturing transistors. Transistors manufactured using a semiconductor substrate have high mobility, and therefore the transistor size can be made smaller. As a result, the number of transistors per unit area can be increased (integration level can be increased), and for the same circuit configuration, the substrate size can be made smaller as the integration level increases, and therefore manufacturing costs can be reduced. Furthermore, for the same substrate size, the circuit scale can be made larger as the integration level increases, and therefore it is possible to provide higher functionality while keeping manufacturing costs roughly the same. Furthermore, there is little variation in characteristics,
The manufacturing yield can be increased. Furthermore, the operating voltage is small, so power consumption can be reduced. Furthermore, the mobility is high, so high-speed operation is possible.

半導体基板を用いて製造されたトランジスタを集積して構成された回路は、ICチップ
等の形態をとって装置に実装されることで、当該装置に様々な機能を持たせることができ
る。たとえば、表示装置の周辺駆動回路(データドライバ(ソースドライバ)、スキャン
ドライバ(ゲートドライバ)、タイミングコントローラ、画像処理回路、インターフェイ
ス回路、電源回路、発振回路等)を、半導体基板を用いて製造されたトランジスタを集積
して構成することで、サイズが小さく、消費電力が小さく、高速動作が可能な周辺駆動回
路を、低コストで歩留まり高く製造することができる。なお、半導体基板を用いて製造さ
れたトランジスタを集積して構成された回路は、単一の極性のトランジスタを有する構成
であってもよい。こうすることで、製造プロセスを簡略化できるため、製造コストを低減
できる。
A circuit formed by integrating transistors manufactured using a semiconductor substrate can be mounted on a device in the form of an IC chip or the like, thereby providing the device with various functions. For example, by integrating transistors manufactured using a semiconductor substrate to configure a peripheral driving circuit (data driver (source driver), scan driver (gate driver), timing controller, image processing circuit, interface circuit, power supply circuit, oscillation circuit, etc.) of a display device, a peripheral driving circuit that is small in size, consumes little power, and can operate at high speed can be manufactured at low cost and with high yield. Note that a circuit formed by integrating transistors manufactured using a semiconductor substrate may have transistors of a single polarity. This simplifies the manufacturing process, thereby reducing manufacturing costs.

半導体基板を用いて製造されたトランジスタを集積して構成された回路は、その他には、
たとえば、表示パネルに用いることができる。より詳細には、LCOS(Liquid
Crystal On Silicon)等の反射型液晶パネル、微小ミラーを集積した
DMD(Digital Micromirror Device)素子、ELパネル等
に用いることができる。これらの表示パネルを、半導体基板を用いて製造することで、サ
イズが小さく、消費電力が小さく、高速動作が可能な表示パネルを、低コストで歩留まり
高く製造することができる。なお、表示パネルには、大規模集積回路(LSI)など、表
示パネルの駆動以外の機能を持った素子上に形成されたものも含む。
Other examples of circuits that are constructed by integrating transistors manufactured using a semiconductor substrate include:
For example, it can be used in a display panel.
The display panel can be used for reflective liquid crystal panels such as CMOS (Crystal On Silicon), DMD (Digital Micromirror Device) elements with integrated micromirrors, EL panels, etc. By manufacturing these display panels using a semiconductor substrate, it is possible to manufacture display panels that are small in size, consume little power, and can operate at high speed at low cost and with high yield. Note that the display panel also includes those formed on elements that have functions other than driving the display panel, such as large-scale integrated circuits (LSIs).

以下に、半導体基板を用いてトランジスタを製造する方法について述べる。 Below, we will describe a method for manufacturing transistors using a semiconductor substrate.

まず、半導体基板110600に素子を分離した領域110604、110606(以
下、領域110604、110606とも記す)を形成する(図56(A)参照)。半導
体基板110600に設けられた領域110604、110606は、それぞれ絶縁膜1
10602(フィールド酸化膜ともいう)によって分離されている。ここでは、半導体基
板110600としてn型の導電型を有する単結晶Si基板を用い、半導体基板1106
00の領域110606にpウェル110607を設けた例を示している。
First, regions 110604 and 110606 (hereinafter also referred to as regions 110604 and 110606) in which elements are isolated are formed on a semiconductor substrate 110600 (see FIG. 56A).
In this embodiment, a single crystal Si substrate having n-type conductivity is used as the semiconductor substrate 110600, and the semiconductor substrate 1106 is separated by a field oxide film 10602.
11 shows an example in which a p-well 110607 is provided in the 00 region 110606.

基板110600は、半導体基板であれば特に限定されず用いることができる。例えば
、n型又はp型の導電型を有する単結晶Si基板、化合物半導体基板(GaAs基板、I
nP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等)、貼り合わせ法
またはSIMOX(Separation by Implanted Oxygen)
法を用いて作製されたSOI(Silicon on Insulator)基板等を用
いることができる。
The substrate 110600 can be any semiconductor substrate, and is not particularly limited to this. For example, a single crystal Si substrate having n-type or p-type conductivity, a compound semiconductor substrate (GaAs substrate, I
nP substrate, GaN substrate, SiC substrate, sapphire substrate, ZnSe substrate, etc.), bonding method or SIMOX (Separation by Implanted Oxygen)
For example, a silicon on insulator (SOI) substrate manufactured using a method can be used.

素子分離領域110604、110606は、選択酸化法(LOCOS(Local
Oxidation of Silicon)法)又はトレンチ分離法等を適宜用いるこ
とができる。
The element isolation regions 110604 and 110606 are formed by a local oxidation of silicon (LOCOS) method.
Oxidation of Silicon (OS) method, trench isolation method, or the like can be used as appropriate.

半導体基板110600の領域110606に形成されたpウェルは、半導体基板11
0600にp型の導電型を有する不純物元素を選択的に導入することによって形成するこ
とができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガ
リウム(Ga)等を用いることができる。
The p-well formed in the region 110606 of the semiconductor substrate 110600 is
It can be formed by selectively introducing an impurity element having p-type conductivity into 0600. As the impurity element exhibiting p-type conductivity, boron (B), aluminum (Al), gallium (Ga), or the like can be used.

なお、本実施例では、半導体基板110600としてn型の導電型を有する半導体基板
を用いているため、領域110604には不純物元素の導入を行っていないが、n型を示
す不純物元素を導入することにより領域110604にnウェルを形成してもよい。n型
を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。一方、
p型の導電型を有する半導体基板を用いる場合には、領域110604にn型を示す不純
物元素を導入してnウェルを形成し、領域110606には不純物元素の導入を行わない
構成としてもよい。
In this embodiment, since a semiconductor substrate having n-type conductivity is used as the semiconductor substrate 110600, no impurity element is introduced into the region 110604. However, an n-well may be formed in the region 110604 by introducing an impurity element exhibiting n-type conductivity. As the impurity element exhibiting n-type conductivity, phosphorus (P), arsenic (As), or the like can be used.
When a semiconductor substrate having p-type conductivity is used, an n-well may be formed by introducing an impurity element exhibiting n-type conductivity into region 110604, and no impurity element may be introduced into region 110606.

次に、領域110604、110606を覆うように絶縁膜110632、11063
4をそれぞれ形成する(図56(B)参照)。
Next, insulating films 110632 and 11063 are formed to cover the regions 110604 and 110606.
4 are formed respectively (see FIG. 56(B)).

絶縁膜110632、110634は、例えば、熱処理を行い半導体基板110600
に設けられた領域110604、110606の表面を酸化させることにより酸化珪素膜
で絶縁膜110632、110634を形成することができる。熱酸化法により酸化珪素
膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることによ
り、酸化珪素膜と酸素と窒素を有する膜(酸窒化珪素膜)との積層構造で形成してもよい
The insulating films 110632 and 110634 are, for example, subjected to a heat treatment to remove the insulating film 110632 from the semiconductor substrate 110600.
The insulating films 110632 and 110634 can be formed of silicon oxide films by oxidizing the surfaces of the regions 110604 and 110606 provided in the insulating film 110632 and 110634. After forming a silicon oxide film by thermal oxidation, the surface of the silicon oxide film can be nitrided by nitriding to form a laminated structure of a silicon oxide film and a film containing oxygen and nitrogen (silicon oxynitride film).

他にも、上述したように、プラズマ処理を用いて絶縁膜110632、110634を
形成してもよい。例えば、半導体基板110600に設けられた領域110604、11
0606の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶
縁膜110632、110634として酸化珪素(SiOx)膜又は窒化珪素(SiNx
)膜で形成することができる。別の例として高密度プラズマ処理により領域110604
、110606の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによ
って窒化処理を行ってもよい。この場合、領域110604、110606の表面に接し
て酸化珪素膜が形成され、当該酸化珪素膜に(酸窒化珪素膜)が形成され、絶縁膜110
632、110634は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。別の例とし
て、熱酸化法により領域110604、110606の表面に酸化珪素膜を形成した後に
高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
Alternatively, as described above, the insulating films 110632 and 110634 may be formed by using plasma processing.
The surface of the insulating film 110632 and 110634 is formed of a silicon oxide (SiOx) film or a silicon nitride (SiNx
As another example, the region 110604 can be formed by high-density plasma treatment.
After performing oxidation treatment on the surfaces of the regions 110604 and 110606, a nitridation treatment may be performed again by performing high density plasma treatment. In this case, a silicon oxide film is formed in contact with the surfaces of the regions 110604 and 110606, and a silicon oxynitride film is formed on the silicon oxide film, and the insulating film 110
The regions 110604 and 110606 are layers of a silicon oxide film and a silicon oxynitride film. As another example, a silicon oxide film may be formed on the surfaces of the regions 110604 and 110606 by thermal oxidation, and then an oxidation treatment or nitridation treatment may be performed by high density plasma treatment.

半導体基板110600の領域110604、110606に形成された絶縁膜1106
32、110634は、後に完成するトランジスタにおいてゲート絶縁膜として機能する
An insulating film 1106 formed in regions 110604 and 110606 of a semiconductor substrate 110600
32, 110634 will function as a gate insulating film in the completed transistor later.

次に、領域110604、110606に形成された絶縁膜110632、11063
4を覆うように導電膜を形成する(図56(C)参照)。ここでは、導電膜として、導電
膜110636と導電膜110638を順に積層して形成した例を示している。もちろん
、導電膜は、単層又は3層以上の積層構造で形成してもよい。
Next, insulating films 110632 and 11063 formed in the regions 110604 and 110606 are
A conductive film is formed so as to cover 4 (see FIG. 56C). Here, an example is shown in which a conductive film 110636 and a conductive film 110638 are stacked in this order as the conductive film. Of course, the conductive film may be formed to have a single layer structure or a stacked structure of three or more layers.

導電膜110636、110638としては、タンタル(Ta)、タングステン(W)
、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(
Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材
料若しくは化合物材料で形成することができる。あるいは、これらの元素を窒化した金属
窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪
素、金属材料を導入したシリサイド等に代表される半導体材料により形成することもでき
る。
The conductive films 110636 and 110638 are made of tantalum (Ta) or tungsten (W).
, titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (
The insulating layer 11 can be formed of an element selected from the group consisting of Cr, niobium (Nb), etc., or an alloy or compound material mainly composed of these elements. Alternatively, the insulating layer 11 can be formed of a metal nitride film obtained by nitriding these elements. In addition, the insulating layer 11 can be formed of a semiconductor material represented by polycrystalline silicon doped with an impurity element such as phosphorus, or a silicide doped with a metal material.

ここでは、導電膜110636として窒化タンタルを用い、さらに、導電膜11063
8としてタングステンを用いた積層構造とする。他にも、導電膜110636としては、
窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用いる
ことができる。導電膜110638としては、タンタル、モリブデン、チタンから選ばれ
た単層又は積層膜を用いることができる。
Here, tantalum nitride is used as the conductive film 110636, and the conductive film 11063
The conductive film 110636 may have a layered structure using tungsten.
A single layer or a stacked film selected from tungsten nitride, molybdenum nitride, or titanium nitride can be used. The conductive film 110638 can be a single layer or a stacked film selected from tantalum, molybdenum, or titanium.

次に、積層して設けられた導電膜110636、110638を選択的にエッチングし
て除去することによって、領域110604、110606の一部に導電膜110636
、110638を残存させ、それぞれゲート電極110640、110642を形成する
(図57(A)参照)。
Next, the laminated conductive films 110636 and 110638 are selectively etched and removed, so that the conductive film 110636 is formed in a part of the regions 110604 and 110606.
, 110638 are left to form gate electrodes 110640, 110642, respectively (see Figure 57(A)).

次に、領域110604を覆うようにレジストマスク110648を選択的に形成し、
当該レジストマスク110648、ゲート電極110642をマスクとして領域1106
06に不純物元素を導入することによって不純物領域110652を形成する(図57(
B)参照)。不純物元素としては、n型を付与する不純物元素又はp型を付与する不純物
元素を用いる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いるこ
とができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガ
リウム(Ga)等を用いることができる。ここでは、不純物元素として、リン(P)を用
いる。なお、不純物元素を導入後、不純物元素の拡散および結晶構造の修復のため、熱処
理を行なってもよい。
Next, a resist mask 110648 is selectively formed to cover the region 110604,
The resist mask 110648 and the gate electrode 110642 are used as a mask to form a region 1106
An impurity region 110652 is formed by introducing an impurity element into the semiconductor substrate 110652 (FIG. 57(
B)). As the impurity element, an impurity element imparting n-type or an impurity element imparting p-type is used. As the impurity element showing n-type, phosphorus (P), arsenic (As), etc. can be used. As the impurity element showing p-type, boron (B), aluminum (Al), gallium (Ga), etc. can be used. Here, phosphorus (P) is used as the impurity element. After the impurity element is introduced, heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

図57(B)においては、不純物元素を導入することによって、領域110606にソ
ース又はドレイン領域を形成する不純物領域110652とチャネル形成領域11065
0が形成される。
In FIG. 57B, an impurity element is introduced into the region 110606 to form an impurity region 110652 which forms a source or drain region and a channel forming region 11065.
0 is formed.

次に、領域110606を覆うようにレジストマスク110666を選択的に形成し、
当該レジストマスク110666、ゲート電極110640をマスクとして領域1106
04に不純物元素を導入することによって不純物領域110670を形成する(図57(
C)参照)。不純物元素としては、n型を付与する不純物元素又はp型を付与する不純物
元素を用いる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いるこ
とができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガ
リウム(Ga)等を用いることができる。ここでは、図57(C)で領域110606に
導入した不純物元素と異なる導電型を有する不純物元素(例えば、ボロン(B))を導入
する。その結果、領域110604にソース又はドレイン領域を形成する不純物領域11
0670とチャネル形成領域110668が形成される。なお、不純物元素を導入後、不
純物元素の拡散および結晶構造の修復のため、熱処理を行なってもよい。
Next, a resist mask 110666 is selectively formed to cover the region 110606,
The resist mask 110666 and the gate electrode 110640 are used as a mask to form a region 1106
An impurity region 110670 is formed by introducing an impurity element into 04 (FIG. 57(
57C). As the impurity element, an impurity element imparting n-type conductivity or an impurity element imparting p-type conductivity is used. As the impurity element imparting n-type conductivity, phosphorus (P), arsenic (As), or the like can be used. As the impurity element imparting p-type conductivity, boron (B), aluminum (Al), gallium (Ga), or the like can be used. Here, an impurity element (e.g., boron (B)) having a conductivity type different from that of the impurity element introduced into the region 110606 in FIG. 57C is introduced. As a result, an impurity region 11 forming a source or drain region is formed in the region 110604.
0670 and a channel formation region 110668 are formed. After the impurity element is introduced, heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

次に、絶縁膜110632、110634、ゲート電極110640、110642を
覆うように第2の絶縁膜110672を形成する。さらに、領域110604、1106
06にそれぞれ形成された不純物領域110652、110670と電気的に接続する配
線110674を形成する(図57(D)参照)。
Next, a second insulating film 110672 is formed so as to cover the insulating films 110632 and 110634 and the gate electrodes 110640 and 110642.
A wiring 110674 is formed that electrically connects to the impurity regions 110652 and 110670 formed in the semiconductor substrate 110606, respectively (see FIG. 57D).

第2の絶縁膜110672は、CVD法やスパッタ法等により、酸化珪素(SiOx)
、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(S
iNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライ
クカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ
ール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン
材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、S
i-O-Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)
との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えば
アルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることも
できる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いても
よい。
The second insulating film 110672 is formed of silicon oxide (SiOx) by a CVD method, a sputtering method, or the like.
, silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x>y), silicon oxynitride (S
The insulating film may be a single layer or a multilayer structure made of an insulating film containing oxygen or nitrogen such as iNxOy (x>y), a film containing carbon such as diamond-like carbon (DLC), an organic material such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, or acrylic, or a siloxane material such as a siloxane resin.
It corresponds to a material containing i-O-Si bonds. Siloxane is a compound consisting of silicon (Si) and oxygen (O).
The skeleton structure is formed by bonding with the above. As the substituent, an organic group containing at least hydrogen (e.g., an alkyl group, an aromatic hydrocarbon) is used. As the substituent, a fluoro group can also be used. Alternatively, as the substituent, an organic group containing at least hydrogen and a fluoro group can be used.

配線110674は、CVD法やスパッタリング法等により、アルミニウム(Al)、
タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケ
ル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、
ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの
元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニ
ウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材
料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む
合金材料に相当する。配線110674は、例えば、バリア膜とアルミニウムシリコン(
Al-Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al-Si)
膜と窒化チタン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜と
は、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当
する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線11
0674を形成する材料として最適である。例えば、上層と下層のバリア層を設けると、
アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。例えば
、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜に薄い
自然酸化膜ができていたとしても、この自然酸化膜を還元する。その結果、配線1106
74は、結晶質半導体膜と、電気的および物理的に良好に接続することができる。
The wiring 110674 is formed of aluminum (Al) by a CVD method, a sputtering method, or the like.
Tungsten (W), titanium (Ti), tantalum (Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper (Cu), gold (Au), silver (Ag), manganese (Mn),
The wiring 110674 is formed of an element selected from neodymium (Nd), carbon (C), and silicon (Si), or an alloy material or compound material mainly composed of these elements, in a single layer or multilayer. An alloy material mainly composed of aluminum corresponds to, for example, a material mainly composed of aluminum and containing nickel, or an alloy material mainly composed of aluminum and containing nickel and either or both of carbon and silicon. The wiring 110674 is formed of, for example, a barrier film and an aluminum silicon (
Layer structure of a barrier film and an aluminum silicon (Al-Si) film, and a barrier film and an aluminum silicon (Al-Si) film
It is preferable to adopt a laminated structure of a titanium nitride (TiN) film and a barrier film. The barrier film corresponds to a thin film made of titanium, titanium nitride, molybdenum, or molybdenum nitride. Aluminum and aluminum silicon have low resistance and are inexpensive, so they can be used for the wiring 11.
It is the best material for forming 0674. For example, if an upper and lower barrier layer are provided,
It is possible to prevent the occurrence of hillocks of aluminum or aluminum silicon. For example, when a barrier film made of titanium, which is a highly reducing element, is formed, even if a thin native oxide film is formed on the crystalline semiconductor film, this native oxide film is reduced. As a result, the wiring 1106
74 can be well connected electrically and physically to the crystalline semiconductor film.

なお、トランジスタの構造は図示した構造に限定されるものではないことを付記する。例
えば、逆スタガ構造、フィンFET構造等の構造のトランジスタの構造を取り得る。フィ
ンFET構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制する
ことができるため好適である。
It should be noted that the structure of the transistor is not limited to the structure shown in the figure. For example, the transistor may have an inverted staggered structure, a FinFET structure, or the like. The FinFET structure is preferable because it can suppress the short channel effect that accompanies miniaturization of the transistor size.

次に、トランジスタを製造するための基板として、半導体基板を用いた別の例について
説明する。
Next, another example in which a semiconductor substrate is used as a substrate for manufacturing a transistor will be described.

まず、基板110800に絶縁膜を形成する。ここでは、n型の導電型を有する単結晶
Siを基板110800として用い、当該基板110800に絶縁膜110802と絶縁
膜110804を形成する(図58(A)参照)。例えば、基板110800に熱処理を
行うことにより絶縁膜110802として酸化珪素(SiOx)を形成する。さらに、C
VD法等を用いて窒化珪素(SiNx)を成膜する。
First, an insulating film is formed on a substrate 110800. Here, single crystal Si having n-type conductivity is used as the substrate 110800, and an insulating film 110802 and an insulating film 110804 are formed on the substrate 110800 (see FIG. 58A). For example, silicon oxide (SiOx) is formed as the insulating film 110802 by performing heat treatment on the substrate 110800.
A silicon nitride (SiNx) film is formed by using a VD method or the like.

基板110800は、半導体基板であれば特に限定されず用いることができる。例えば
、n型又はp型の導電型を有する単結晶Si基板、化合物半導体基板(GaAs基板、I
nP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等)、貼り合わせ法
またはSIMOX(Separation by IMplanted OXygen)
法を用いて作製されたSOI(Silicon on Insulator)基板等を用
いることができる。
The substrate 110800 can be any semiconductor substrate, without any particular limitations. For example, a single crystal Si substrate having n-type or p-type conductivity, a compound semiconductor substrate (GaAs substrate, I
nP substrate, GaN substrate, SiC substrate, sapphire substrate, ZnSe substrate, etc.), bonding method or SIMOX (Separation by IMplanted OXygen)
For example, a silicon on insulator (SOI) substrate manufactured using a method can be used.

絶縁膜110804は、絶縁膜110802を形成した後に高密度プラズマ処理により
当該絶縁膜110802を窒化することにより設けてもよい。なお、絶縁膜は単層又は3
層以上の積層構造であってもよい。
The insulating film 110804 may be provided by forming the insulating film 110802 and then nitriding the insulating film 110802 by high density plasma treatment.
It may have a laminated structure of more than one layer.

次に、選択的にレジストマスク110806のパターンを形成し、当該レジストマスク
110806をマスクとして選択的にエッチングを行うことによって、基板110800
に選択的に凹部110808を形成する(図58(B)参照)。基板110800、絶縁
膜110802、110804のエッチングとしては、プラズマを利用したドライエッチ
ングにより行うことができる。
Next, a resist mask 110806 is selectively patterned, and selective etching is performed using the resist mask 110806 as a mask, thereby forming a substrate 110800.
A recess 110808 is selectively formed in the insulating film 110802 (see FIG. 58B). The substrate 110800 and the insulating films 110802 and 110804 can be etched by dry etching using plasma.

次に、レジストマスク110806のパターンを除去した後、基板110800に形成
された凹部110808を充填するように絶縁膜110810を形成する(図58(C)
参照)。
Next, after removing the pattern of the resist mask 110806, an insulating film 110810 is formed so as to fill the recess 110808 formed in the substrate 110800 (FIG. 58(C)
reference).

絶縁膜110810は、CVD法やスパッタリング法等を用いて、酸化シリコン、窒化
シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(Si
NxOy)(x>y>0)等の絶縁材料を用いて形成する。ここでは、絶縁膜11081
0として、常圧CVD法または減圧CVD法によりTEOS(テトラエチルオルソシリケ
ート)ガスを用いて酸化珪素膜を形成する。
The insulating film 110810 is formed by depositing silicon oxide, silicon nitride, silicon oxynitride (SiOxNy) (x>y>0), silicon nitride oxide (Si
The insulating film 11081 is formed using an insulating material such as NxOy (x>y>0).
As the film thickness 0, a silicon oxide film is formed by atmospheric pressure CVD or low pressure CVD using TEOS (tetraethyl orthosilicate) gas.

次に、研削処理、研磨処理又はCMP(Chemical Mechanical P
olishing)処理を行うことによって、基板110800の表面を露出させる。す
ると、基板110800の表面は、基板110800の凹部110808に形成された絶
縁膜110810によって分断される。(図59(A)参照)ここでは、分断された領域
を、それぞれ領域110812、110813とする。なお、絶縁膜110811は、研
削処理、研磨処理又はCMP処理によって、絶縁膜110810の一部が除去されること
で得られたものである。
Next, grinding, polishing or CMP (Chemical Mechanical Polishing) is performed.
By performing a polishing process, the surface of the substrate 110800 is exposed. Then, the surface of the substrate 110800 is divided by the insulating film 110810 formed in the recess 110808 of the substrate 110800 (see FIG. 59A). Here, the divided regions are referred to as regions 110812 and 110813. Note that the insulating film 110811 is obtained by removing a part of the insulating film 110810 by a grinding process, a polishing process, or a CMP process.

続いて、p型の導電型を有する不純物元素を選択的に導入することによって、基板11
0800の領域110813にpウェル110815を形成する。p型を示す不純物元素
としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることがで
きる。ここでは、不純物元素として、ボロン(B)を領域110813に導入する。なお
、不純物元素を導入後、不純物元素の拡散および結晶構造の修復のため、熱処理を行なっ
てもよい。
Next, an impurity element having a p-type conductivity is selectively introduced to the substrate 11.
A p-well 110815 is formed in a region 110813 of 0800. As an impurity element exhibiting a p-type, boron (B), aluminum (Al), gallium (Ga), or the like can be used. Here, boron (B) is introduced as the impurity element into the region 110813. After the impurity element is introduced, a heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

なお、基板110800としてn型の導電型を有する半導体基板を用いた場合、領域1
10812には不純物元素の導入を行わなくてもよいが、n型を示す不純物元素を導入す
ることにより領域110812にnウェルを形成してもよい。n型を示す不純物元素とし
ては、リン(P)やヒ素(As)等を用いることができる。
In addition, when a semiconductor substrate having an n-type conductivity is used as the substrate 110800, the region 1
Although it is not necessary to introduce an impurity element into 10812, an n-well may be formed in the region 110812 by introducing an impurity element that exhibits n-type conductivity. As the impurity element that exhibits n-type conductivity, phosphorus (P), arsenic (As), or the like can be used.

一方、p型の導電型を有する半導体基板を用いる場合には、領域110812にn型を
示す不純物元素を導入してnウェルを形成し、領域110812、110813には不純
物元素の導入を行わない構成としてもよい。
On the other hand, when a semiconductor substrate having p-type conductivity is used, an n-well may be formed by introducing an impurity element exhibiting n-type conductivity into region 110812, and no impurity element may be introduced into regions 110812 and 110813.

次に、基板110800の領域110812、110813の表面に絶縁膜11083
2、110834をそれぞれ形成する(図59(B)参照)。
Next, an insulating film 11083 is formed on the surface of the regions 110812 and 110813 of the substrate 110800.
2, 110834 are formed respectively (see FIG. 59(B)).

絶縁膜110832、110834は、例えば、熱処理を行い基板110800に設け
られた領域110812、110813の表面を酸化させることにより酸化珪素膜で絶縁
膜110832、110834を形成することができる。あるいは、熱酸化法により酸化
珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させること
により、酸化珪素膜と酸素と窒素を有する膜(酸窒化珪素膜)との積層構造で形成しても
よい。
The insulating films 110832 and 110834 can be formed of silicon oxide films by, for example, performing heat treatment to oxidize the surfaces of the regions 110812 and 110813 provided on the substrate 110800. Alternatively, a silicon oxide film may be formed by thermal oxidation, and then a nitriding treatment is performed to nitride the surface of the silicon oxide film, thereby forming a laminated structure of a silicon oxide film and a film containing oxygen and nitrogen (silicon oxynitride film).

他にも、上述したように、プラズマ処理を用いて絶縁膜110832、110834を
形成してもよい。例えば、基板110800に設けられた領域110812、11081
3の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜1
10832、110834として酸化珪素(SiOx)膜又は窒化珪素(SiNx)膜で
形成することができる。別の例として、高密度プラズマ処理により領域110812、1
10813の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって
窒化処理を行ってもよい。この場合、領域110812、110813の表面に接して酸
化珪素膜が形成され、当該酸化珪素膜上に(酸窒化珪素膜)が形成され、絶縁膜1108
32、110834は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。別の例として
、熱酸化法により領域110812、110813の表面に酸化珪素膜を形成した後に高
密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
Alternatively, as described above, the insulating films 110832 and 110834 may be formed by plasma treatment.
The surface of the insulating film 13 is oxidized or nitrided by high density plasma treatment.
As another example, the regions 110812 and 110834 can be formed of a silicon oxide (SiOx) film or a silicon nitride (SiNx) film by high density plasma treatment.
After performing oxidation treatment on the surface of the insulating film 110813, a high-density plasma treatment may be performed again to perform nitridation treatment. In this case, a silicon oxide film is formed in contact with the surfaces of the regions 110812 and 110813, and a silicon oxynitride film is formed on the silicon oxide film.
As another example, a silicon oxide film and a silicon oxynitride film may be laminated on the surfaces of the regions 110812 and 110834 by a thermal oxidation method, and then an oxidation treatment or a nitridation treatment may be performed by a high density plasma treatment.

なお、基板110800の領域110812、110813に形成された絶縁膜110
832、110834は、後に完成するトランジスタにおいてゲート絶縁膜として機能す
る。
In addition, the insulating film 110 formed in the regions 110812 and 110813 of the substrate 110800
832, 110834 will function as gate insulating films in the transistors that will be completed later.

次に、基板110800に設けられた領域110812、110813に形成された絶
縁膜110832、110834を覆うように導電膜を形成する(図59(C)参照)。
ここでは、導電膜として、導電膜110836と導電膜110838を順に積層して形成
した例を示している。もちろん、導電膜は、単層又は3層以上の積層構造で形成してもよ
い。
Next, a conductive film is formed to cover insulating films 110832 and 110834 formed in regions 110812 and 110813 provided on the substrate 110800 (see FIG. 59C).
Here, an example is shown in which the conductive film is formed by sequentially stacking a conductive film 110836 and a conductive film 110838. Of course, the conductive film may be formed to have a single layer structure or a stacked structure of three or more layers.

導電膜110836、110838としては、タンタル(Ta)、タングステン(W)
、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(
Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材
料若しくは化合物材料で形成することができる。あるいは、これらの元素を窒化した金属
窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪
素、金属材料を導入したシリサイド等に代表される半導体材料により形成することもでき
る。
The conductive films 110836 and 110838 are made of tantalum (Ta) or tungsten (W).
, titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (
The insulating layer 11 can be formed of an element selected from the group consisting of Cr, niobium (Nb), etc., or an alloy or compound material mainly composed of these elements. Alternatively, the insulating layer 11 can be formed of a metal nitride film obtained by nitriding these elements. In addition, the insulating layer 11 can be formed of a semiconductor material represented by polycrystalline silicon doped with an impurity element such as phosphorus, or a silicide doped with a metal material.

ここでは、導電膜110836として窒化タンタルを用い、さらに導電膜110838
としてタングステンを用いた積層構造とする。他にも、導電膜110836としては、窒
化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積
層膜を用いることができる。導電膜110838としては、タングステン、タンタル、モ
リブデン、チタンから選ばれた単層又は積層膜を用いることができる。
Here, tantalum nitride is used as the conductive film 110836, and the conductive film 110838
Alternatively, the conductive film 110836 can be a single layer or a stacked film selected from tantalum nitride, tungsten nitride, molybdenum nitride, or titanium nitride. The conductive film 110838 can be a single layer or a stacked film selected from tungsten, tantalum, molybdenum, or titanium.

次に、積層して設けられた導電膜110836、110838を選択的にエッチングし
て除去することによって、基板110800の領域110812、110813の一部に
導電膜110836、110838を残存させ、それぞれゲート電極として機能する導電
膜110840、110842を形成する(図59(D)参照)。ここでは、導電膜11
0840、110842と重ならない領域において、基板110800の表面が露出する
ようにする。
Next, the conductive films 110836 and 110838 that are stacked are selectively etched and removed, so that the conductive films 110836 and 110838 remain in parts of the regions 110812 and 110813 of the substrate 110800, and conductive films 110840 and 110842 that function as gate electrodes, respectively, are formed (see FIG. 59D).
In areas not overlapping with 0840 and 110842, the surface of substrate 110800 is exposed.

具体的には、基板110800の領域110812において、絶縁膜110832のう
ち導電膜110840と重ならない部分を選択的に除去し、導電膜110840と絶縁膜
110832の端部が概略一致するように形成する。さらに、基板110800の領域1
10813において、絶縁膜110834のうち導電膜110842と重ならない部分を
選択的に除去し、導電膜110842と絶縁膜110834の端部が概略一致するように
形成する。
Specifically, in the region 110812 of the substrate 110800, a portion of the insulating film 110832 that does not overlap with the conductive film 110840 is selectively removed so that the ends of the conductive film 110840 and the insulating film 110832 are approximately aligned with each other.
In the insulating film 110813, a portion of the insulating film 110834 that does not overlap with the conductive film 110842 is selectively removed, and the conductive film 110842 and the insulating film 110834 are formed so that their ends roughly coincide with each other.

この場合、導電膜110840、110842の形成と同時に重ならない部分の絶縁膜
等を除去してもよいし、導電膜110840、110842を形成後残存したレジストマ
スク又は当該導電膜110840、110842をマスクとして重ならない部分の絶縁膜
等を除去してもよい。
In this case, the insulating films, etc. in the non-overlapping portions may be removed simultaneously with the formation of the conductive films 110840 and 110842, or the insulating films, etc. in the non-overlapping portions may be removed using a resist mask remaining after the formation of the conductive films 110840 and 110842 or the conductive films 110840 and 110842 as a mask.

次に、基板110800の領域110812、110813に不純物元素を選択的に導
入する(図60(A)参照)。ここでは、領域110813に導電膜110842をマス
クとしてn型を付与する低濃度の不純物元素を選択的に導入し、領域110812に導電
膜110840をマスクとしてp型を付与する低濃度の不純物元素を選択的に導入する。
n型を付与する不純物元素としては、リン(P)やヒ素(As)等を用いることができる
。p型を付与する不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム
(Ga)等を用いることができる。なお、不純物元素を導入後、不純物元素の拡散および
結晶構造の修復のため、熱処理を行なってもよい。
Next, an impurity element is selectively introduced into regions 110812 and 110813 of the substrate 110800 (see FIG. 60A). Here, a low concentration impurity element that imparts n-type conductivity is selectively introduced into the region 110813 using the conductive film 110842 as a mask, and a low concentration impurity element that imparts p-type conductivity is selectively introduced into the region 110812 using the conductive film 110840 as a mask.
As the impurity element that imparts n-type conductivity, phosphorus (P), arsenic (As), etc. can be used. As the impurity element that imparts p-type conductivity, boron (B), aluminum (Al), gallium (Ga), etc. can be used. After the impurity element is introduced, a heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

次に、導電膜110840、110842の側面に接するサイドウォール110854
を形成する。具体的には、プラズマCVD法やスパッタリング法等により、珪素、珪素の
酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単
層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチン
グにより選択的にエッチングして、導電膜110840、110842の側面に接するよ
うに形成することができる。なお、サイドウォール110854は、LDD(Light
ly Doped drain)領域を形成する際のドーピング用のマスクとして用いる
。ここでは、サイドウォール110854は、導電膜110840、110842の下方
に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
Next, a sidewall 110854 in contact with the side surfaces of the conductive films 110840 and 110842 is
Specifically, a film containing an inorganic material such as silicon, silicon oxide, or silicon nitride, or a film containing an organic material such as an organic resin is formed as a single layer or a laminate by plasma CVD, sputtering, or the like. Then, the insulating film is selectively etched by anisotropic etching mainly in the vertical direction, so that the insulating film can be formed so as to be in contact with the side surfaces of the conductive films 110840 and 110842. Note that the sidewall 110854 is an LDD (Light Drain) insulating film.
The sidewall 110854 is used as a doping mask when forming a ly doped drain region. Here, the sidewall 110854 is formed so as to be in contact with the insulating film formed below the conductive films 110840 and 110842 and the side surfaces of the floating gate electrode.

続いて、当該サイドウォール110854、導電膜110840、110842をマス
クとして基板110800の領域110812、110813に不純物元素を導入するこ
とによって、ソース又はドレイン領域として機能する不純物領域を形成する(図60(B
)参照)。ここでは、基板110800の領域110813にサイドウォール11085
4と導電膜110842をマスクとして高濃度のn型を付与する不純物元素を導入し、領
域110812にサイドウォール110854と導電膜110840をマスクとして高濃
度のp型を付与する不純物元素を導入する。
Next, impurity elements are introduced into regions 110812 and 110813 of the substrate 110800 using the sidewalls 110854 and the conductive films 110840 and 110842 as masks to form impurity regions that function as source or drain regions (FIG. 60(B)
)). Here, a sidewall 11085 is formed on a region 110813 of a substrate 110800.
An impurity element that imparts a high concentration of n-type is introduced into region 110812 using sidewall 110854 and conductive film 110840 as a mask. An impurity element that imparts a high concentration of p-type is introduced into region 110812 using sidewall 110854 and conductive film 110840 as a mask.

その結果、基板110800の領域110812には、ソース又はドレイン領域を形成
する不純物領域110858と、LDD領域を形成する低濃度不純物領域110860と
、チャネル形成領域110856が形成される。そして、基板110800の領域110
813には、ソース又はドレイン領域を形成する不純物領域110864と、LDD領域
を形成する低濃度不純物領域110866と、チャネル形成領域110862が形成され
る。
As a result, an impurity region 110858 forming a source or drain region, a low concentration impurity region 110860 forming an LDD region, and a channel formation region 110856 are formed in the region 110812 of the substrate 110800.
In the region 813, an impurity region 110864 forming a source or drain region, a low concentration impurity region 110866 forming an LDD region, and a channel formation region 110862 are formed.

なお、ここでは、サイドウォールを用いてLDD領域を形成する例を示したが、これに
限定されない。サイドウォールを用いずに、マスク等を用いてLDD領域を形成してもよ
いし、LDD領域を形成しなくてもよい。LDD領域を形成しない場合は、製造プロセス
を簡単にすることができるため、製造コストを低減することができる。
Here, an example in which the LDD region is formed using a sidewall is shown, but the present invention is not limited to this. The LDD region may be formed using a mask or the like without using a sidewall, or the LDD region may not be formed. When the LDD region is not formed, the manufacturing process can be simplified, and therefore the manufacturing cost can be reduced.

なお、ここでは、導電膜110840、110842と重ならない領域において基板1
10800の表面を露出させた状態で不純物元素の導入を行っている。従って、基板11
0800の領域110812、110813にそれぞれ形成されるチャネル形成領域11
0856、110862は導電膜110840、110842によって自己整合的に形成
することができる。
In this case, the conductive films 110840 and 110842 are not overlapped with the substrate 1.
The impurity element is introduced while the surface of the substrate 11 is exposed.
The channel formation regions 11 are formed in the regions 110812 and 110813 of the 0800.
0856 and 110862 can be formed in a self-aligned manner using conductive films 110840 and 110842.

次に、基板110800の領域110812、110813に設けられた絶縁膜や導電
膜等を覆うように第2の絶縁膜110877を形成し、当該絶縁膜110877に開口部
110878を形成する(図60(C)参照)。
Next, a second insulating film 110877 is formed so as to cover the insulating films, conductive films, etc. provided in regions 110812 and 110813 of the substrate 110800, and an opening 110878 is formed in the insulating film 110877 (see Figure 60C).

第2の絶縁膜110877は、CVD法やスパッタ法等により、酸化珪素(SiOx)
、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(S
iNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライ
クカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ
ール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン
材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、S
i-O-Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)
との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えば
アルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることも
できる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いても
よい。
The second insulating film 110877 is formed of silicon oxide (SiOx) by a CVD method, a sputtering method, or the like.
, silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x>y), silicon oxynitride (S
The insulating film may be a single layer or a multilayer structure made of an insulating film containing oxygen or nitrogen such as iNxOy (x>y), a film containing carbon such as diamond-like carbon (DLC), an organic material such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, or acrylic, or a siloxane material such as a siloxane resin.
It corresponds to a material containing i-O-Si bonds. Siloxane is a compound consisting of silicon (Si) and oxygen (O).
The skeleton structure is formed by bonding with the above. As the substituent, an organic group containing at least hydrogen (e.g., an alkyl group, an aromatic hydrocarbon) is used. As the substituent, a fluoro group can also be used. Alternatively, as the substituent, an organic group containing at least hydrogen and a fluoro group can be used.

次に、CVD法を用いて開口部110878に導電膜110880を形成し、当該導電
膜110880と電気的に接続するように絶縁膜110877上に導電膜110882a
~110882dを選択的に形成する(図60(D)参照)。
Next, a conductive film 110880 is formed in the opening 110878 by a CVD method, and a conductive film 110882a is formed on the insulating film 110877 so as to be electrically connected to the conductive film 110880.
110882d are selectively formed (see FIG. 60(D)).

導電膜110880、110882a~110882dは、CVD法やスパッタリング
法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(
Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au
)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si
)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で
、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミ
ニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと
、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜110880、110
882a~110882dは、例えば、バリア膜とアルミニウムシリコン(Al-Si)
膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al-Si)膜と窒化チタ
ン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、
チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミ
ニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜110880を
形成する材料として最適である。例えば、上層と下層のバリア層を設けると、アルミニウ
ムやアルミニウムシリコンのヒロックの発生を防止することができる。例えば、還元性の
高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化
膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクト
をとることができる。ここでは、導電膜110880はCVD法によりタングステン(W
)を選択成長することにより形成することができる。
The conductive films 110880 and 110882a to 110882d are formed by a CVD method, a sputtering method, or the like using aluminum (Al), tungsten (W), titanium (Ti), tantalum (
Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper (Cu), gold (Au
), silver (Ag), manganese (Mn), neodymium (Nd), carbon (C), silicon (Si
The conductive film 110 is formed of an element selected from the group consisting of aluminum, nickel, and either one or both of carbon and silicon. ....
882a to 882d are, for example, a barrier film and aluminum silicon (Al-Si)
It is preferable to adopt a laminated structure of a film and a barrier film, or a laminated structure of a barrier film, an aluminum silicon (Al-Si) film, a titanium nitride (TiN) film and a barrier film.
It corresponds to a thin film made of titanium nitride, molybdenum, or molybdenum nitride. Aluminum and aluminum silicon have low resistance and are inexpensive, making them ideal materials for forming the conductive film 110880. For example, by providing upper and lower barrier layers, the occurrence of hillocks in aluminum or aluminum silicon can be prevented. For example, by forming a barrier film made of titanium, which is a highly reducing element, even if a thin natural oxide film is formed on the crystalline semiconductor film, this natural oxide film can be reduced and good contact can be made with the crystalline semiconductor film. Here, the conductive film 110880 is formed by CVD using tungsten (W
) can be formed by selectively growing the

以上の工程により、基板110800の領域110812に形成されたp型のトランジ
スタと、領域110813に形成されたn型のトランジスタとを得ることができる。
Through the above steps, a p-type transistor formed in region 110812 of substrate 110800 and an n-type transistor formed in region 110813 can be obtained.

なお本発明のトランジスタを構成するトランジスタの構造は図示した構造に限定されるも
のではないことを付記する。例えば、逆スタガ構造、フィンFET構造等の構造のトラン
ジスタの構造を取り得る。フィンFET構造であることでトランジスタサイズの微細化に
伴う短チャネル効果を抑制することができるため好適である。
It should be noted that the structure of the transistor constituting the transistor of the present invention is not limited to the structure shown in the figure. For example, the transistor may have an inverted staggered structure, a FinFET structure, or other structure. The FinFET structure is preferable because it can suppress the short channel effect that accompanies miniaturization of the transistor size.

ここまで、トランジスタの構造及びトランジスタの作製方法について説明した。ここで、
配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム(Al)、タン
タル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ネオジウム
(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt)、金(Au)、銀(Ag)
、銅(Cu)、マグネシウム (Mg) 、スカンジウム (Sc)、 コバルト( C
o) 、亜鉛( Zn) 、ニオブ( Nb) 、シリコン(Si)、リン(P)、ボ
ロン(B)、ヒ素(As)、ガリウム(Ga)、インジウム (In )、錫 (Sn
)、酸素(O)で構成された群から選ばれた一つもしくは複数の元素、または、前記群か
ら選ばれた一つもしくは複数の元素を成分とする化合物、合金材料(例えば、インジウム
錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を含むインジウム錫酸
化物(ITSO)、酸化亜鉛(ZnO)、酸化錫(SnO)、酸化錫カドミウム(CTO
)、アルミネオジウム(Al-Nd)、マグネシウム銀(Mg-Ag)、モリブデンニオ
ブ(Mo-Nb)など)で形成されることが望ましい。または、配線、電極、導電層、導
電膜、端子などは、これらの化合物を組み合わせた物質などを有して形成されることが望
ましい。もしくは、前記群から選ばれた一つもしくは複数の元素とシリコンの化合物(シ
リサイド)(例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど)
、前記群から選ばれた一つもしくは複数の元素と窒素の化合物(例えば、窒化チタン、窒
化タンタル、窒化モリブデン等)を有して形成されることが望ましい。
The structure of a transistor and a method for manufacturing a transistor have been described above.
Wiring, electrodes, conductive layers, conductive films, terminals, vias, plugs, etc. are made of aluminum (Al), tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), neodymium (Nd), chromium (Cr), nickel (Ni), platinum (Pt), gold (Au), and silver (Ag).
, Copper (Cu), Magnesium (Mg), Scandium (Sc), Cobalt (C
o), zinc (Zn), niobium (Nb), silicon (Si), phosphorus (P), boron (B), arsenic (As), gallium (Ga), indium (In), tin (Sn
), oxygen (O), or a compound or alloy material containing one or more elements selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), tin oxide (SnO), cadmium tin oxide (CTO
), aluminum neodymium (Al-Nd), magnesium silver (Mg-Ag), molybdenum niobium (Mo-Nb), etc. Alternatively, wiring, electrodes, conductive layers, conductive films, terminals, etc. are preferably formed of a material that combines these compounds. Alternatively, a compound (silicide) of one or more elements selected from the above group and silicon (e.g., aluminum silicon, molybdenum silicon, nickel silicide, etc.).
It is preferable that the insulating layer is formed of one or more elements selected from the above group and a compound of nitrogen (eg, titanium nitride, tantalum nitride, molybdenum nitride, etc.).

なお、シリコン(Si)には、n型不純物(リンなど)またはp型不純物(ボロンなど
)を含んでいてもよい。シリコンが不純物を含むことにより、導電率が向上したり、通常
の導体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用し
やすくなる。
Silicon (Si) may contain n-type impurities (such as phosphorus) or p-type impurities (such as boron). Silicon containing impurities improves its electrical conductivity and allows it to behave like a normal conductor. This makes it easier to use it as wiring, electrodes, etc.

なお、シリコンは、単結晶、多結晶(ポリシリコン)、微結晶(マイクロクリスタルシ
リコン)など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコ
ンは非晶質(アモルファスシリコン)などの結晶性を有さないシリコンを用いることが出
来る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、
導電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコ
ンを用いることにより、簡単な工程で配線などを形成することが出来る。
Silicon having various crystallinity, such as single crystal, polycrystalline (polysilicon), and microcrystalline (microcrystal silicon), can be used. Alternatively, silicon having no crystallinity, such as amorphous silicon, can be used. By using single crystal silicon or polycrystalline silicon, wiring, electrodes, conductive layers,
It is possible to reduce the resistance of conductive films, terminals, etc. By using amorphous silicon or microcrystalline silicon, wiring and the like can be formed in a simple process.

なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる
。さらに、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来
る。
Aluminum and silver have high electrical conductivity, which can reduce signal delay. Furthermore, they are easy to etch, which makes them easy to pattern and allows fine processing.

なお、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は
、密着性を向上させるため、積層構造にすることが望ましい。
Copper has a high electrical conductivity and can therefore reduce signal delay. When using copper, it is desirable to use a laminated structure in order to improve adhesion.

なお、モリブデンまたはチタンは、酸化物半導体(ITO、IZOなど)またはシリコ
ンと接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有
するため、望ましい。
Molybdenum or titanium is preferable because it has advantages such as not causing defects even when in contact with an oxide semiconductor (ITO, IZO, etc.) or silicon, being easy to etch, and having high heat resistance.

なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。 Tungsten is preferable because it has advantages such as high heat resistance.

なお、ネオジウムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジウ
ムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこし
にくくなる。
Neodymium is desirable because it has the advantage of being highly heat resistant. In particular, when neodymium is alloyed with aluminum, the heat resistance is improved and aluminum is less likely to develop hillocks.

なお、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いな
どの利点を有するため、望ましい。
Silicon is preferable because it has advantages such as being able to be formed simultaneously with a semiconductor layer of a transistor and having high heat resistance.

なお、ITO、IZO、ITSO、酸化亜鉛(ZnO)、シリコン(Si)、酸化錫(S
nO)、酸化錫カドミウム(CTO)は、透光性を有しているため、光を透過させる部分
に用いることができる。たとえば、画素電極や共通電極として用いることができる。
In addition, ITO, IZO, ITSO, zinc oxide (ZnO), silicon (Si), tin oxide (S
Since cadmium tin oxide (CTO) and cadmium tin oxide (CTO) are transparent, they can be used in light transmitting portions, for example, as pixel electrodes and common electrodes.

なお、IZOは、エッチングしやすく、加工しやすいため、望ましい。IZOは、エッチ
ングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電
極としてIZOを用いると、液晶素子や発光素子に不具合(ショート、配向乱れなど)を
もたらすことを低減出来る。
IZO is preferable because it is easy to etch and process. When IZO is etched, it is unlikely that residues will remain. Therefore, when IZO is used as a pixel electrode, it is possible to reduce problems (such as short circuits and alignment disorders) in liquid crystal elements and light-emitting elements.

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、
多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜
、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減す
ることが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生
かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来る。
たとえば、低抵抗材料(アルミニウムなど)を多層構造の中に含むことにより、配線の低
抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積
層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極など
の耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタ
ン、ネオジウムなどを含む層で挟む積層構造にすると望ましい。
In addition, wiring, electrodes, conductive layers, conductive films, terminals, vias, plugs, etc. may have a single-layer structure.
It may have a multi-layer structure. By making it a single-layer structure, the manufacturing process of wiring, electrodes, conductive layers, conductive films, terminals, etc. can be simplified, the number of process days can be reduced, and costs can be reduced. Alternatively, by making it a multi-layer structure, it is possible to form wiring, electrodes, etc. with good performance by taking advantage of the advantages of each material while reducing its disadvantages.
For example, by including a low-resistance material (such as aluminum) in the multi-layer structure, it is possible to reduce the resistance of the wiring. As another example, by sandwiching a low-heat-resistant material between high-heat-resistant materials in a multi-layer structure, it is possible to increase the heat resistance of wiring, electrodes, etc. while taking advantage of the advantages of the low-heat-resistant material. For example, it is desirable to have a multi-layer structure in which a layer containing aluminum is sandwiched between layers containing molybdenum, titanium, neodymium, etc.

ここで、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例
えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変
えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造
するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場
合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりすると
よい。例えば、ITOとアルミニウムとを接続させる場合は、ITOとアルミニウムとの
間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。別の例として、シリ
コンとアルミニウムとを接続させる場合は、ITOとアルミニウムとの間に、チタン、モ
リブデン、ネオジウム合金を挟むことが望ましい。
Here, when wiring, electrodes, etc. are in direct contact with each other, they may have a negative effect on each other. For example, one wiring, electrode, etc. may penetrate into the material of the other wiring, electrode, etc., changing the properties and making it impossible to achieve the original purpose. As another example, when forming or manufacturing a high resistance part, a problem may occur and it may not be possible to manufacture it normally. In such a case, it is advisable to sandwich or cover a material that is easily reactive due to the laminated structure with a material that is less likely to react. For example, when connecting ITO and aluminum, it is desirable to sandwich titanium, molybdenum, or neodymium alloy between ITO and aluminum. As another example, when connecting silicon and aluminum, it is desirable to sandwich titanium, molybdenum, or neodymium alloy between ITO and aluminum.

なお、配線とは、導電体が配置されているものを言う。線状に伸びていても良いし、伸び
ずに短く配置されていてもよい。したがって、電極は、配線に含まれている。
The term "wiring" refers to an arrangement of conductors. The wiring may extend linearly or may be arranged short and not extend. Therefore, electrodes are included in the wiring.

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチュ
ーブを用いても良い。さらに、カーボンナノチューブは、透光性を有しているため、光を
透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いること
ができる。
Carbon nanotubes may be used as wiring, electrodes, conductive layers, conductive films, terminals, vias, plugs, etc. Furthermore, carbon nanotubes have translucency and can be used in light transmitting portions, for example, as pixel electrodes and common electrodes.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態4)
本実施の形態においては、表示装置の構成について説明する。
(Embodiment 4)
In this embodiment, a configuration of a display device will be described.

図61(A)を参照して、表示装置の構成について説明する。図61(A)は、表示装置
の上面図である。
The structure of the display device will be described with reference to Fig. 61A, which is a top view of the display device.

画素部170101、走査線側入力端子170103及び信号線側入力端子170104
が基板170100上に形成され、走査線が走査線側入力端子170103から行方向に
延在して基板170100上に形成され、信号線が信号線側入力端子170104から列
方向に延在して基板170100上に形成されている。そして、画素170102が画素
部170101に走査線と信号線とが交差するところで、マトリクス状に配置されている
Pixel portion 170101, scanning line side input terminal 170103, and signal line side input terminal 170104
are formed on a substrate 170100, scanning lines are formed on the substrate 170100 extending in the row direction from a scanning line side input terminal 170103, and signal lines are formed on the substrate 170100 extending in the column direction from a signal line side input terminal 170104. Then, pixels 170102 are arranged in a matrix at the intersections of the scanning lines and signal lines in a pixel portion 170101.

走査線側入力端子170103は、基板170100の行方向の両側に形成されている。
そして、一方の走査線側入力端子170103から延在する走査線と、他方の走査線側入
力端子170103から延在する走査線とは、交互に形成されている。この場合、画素1
70102を高密度に配置することができるため、高精細な表示装置を得ることができる
。ただし、これに限定されず、走査線側入力端子170103が基板170100の行方
向の一方だけに形成されていてもよい。この場合、表示装置の額縁を小さくすることがで
きる。画素部170101の領域の拡大を図ることができる。別の例として、一方の走査
線側入力端子170103から延在する走査線と、他方の走査線側入力端子170103
から延在する走査線とが共通になっていてもよい。この場合、大型の表示装置などの、走
査線の負荷が大きい表示装置などに適している。なお、信号が外付けの駆動回路から走査
線側入力端子170103を介して走査線に入力されている。
The scanning line side input terminals 170103 are formed on both sides of the substrate 170100 in the row direction.
The scanning lines extending from one of the scanning line side input terminals 170103 and the scanning lines extending from the other scanning line side input terminal 170103 are alternately formed.
Since the scanning line side input terminals 170102 can be arranged at high density, a high-definition display device can be obtained. However, the present invention is not limited to this, and the scanning line side input terminals 170103 may be formed only on one side in the row direction of the substrate 170100. In this case, the frame of the display device can be made smaller. The area of the pixel portion 170101 can be enlarged. As another example, a scanning line extending from one scanning line side input terminal 170103 and a scanning line extending from the other scanning line side input terminal 170103 can be formed on the other scanning line side input terminal 170103.
The scanning line extending from the input terminal 170103 may be common to the scanning line. In this case, it is suitable for a display device with a large load on the scanning line, such as a large display device. Note that a signal is input to the scanning line from an external driving circuit via the scanning line side input terminal 170103.

信号線側入力端子170104は、基板170100の列方向の一方に形成されている。
この場合、表示装置の額縁を小さくすることができる。画素部170101の領域の拡大
を図ることができる。ただし、これに限定されず、信号線側入力端子170104は、基
板170100の列方向の両側に形成されていてもよい。この場合、画素170102を
高密度に配置することができる。なお、信号が外付けの駆動回路から信号線側入力端子1
70104を介して走査線に入力されている。
The signal line side input terminal 170104 is formed on one side of the substrate 170100 in the column direction.
In this case, the frame of the display device can be made smaller. The area of the pixel portion 170101 can be expanded. However, this is not limited thereto, and the signal line side input terminals 170104 may be formed on both sides of the substrate 170100 in the column direction. In this case, the pixels 170102 can be arranged at high density. Note that, when a signal is input from an external driver circuit to the signal line side input terminals 1
The signal is input to the scanning line via 70104.

画素170102は、スイッチング素子と画素電極を有している。画素170102それ
ぞれにおいて、スイッチング素子の第1端子が信号線に接続され、スイッチング素子の第
2端子が画素電極に接続されている。そして、スイッチング素子のオンとオフが走査線に
よって制御されている。ただし、これに限定されず、様々な構成を用いることができる。
例えば、画素170102は、容量素子を有していてもよい。この場合、容量線を基板1
70100上に形成することが望ましい。別の例として、画素170102は、駆動トラ
ンジスタなどの電流源を有していてもよい。この場合、電源線を基板170100上に形
成することが望ましい。
The pixel 170102 has a switching element and a pixel electrode. In each pixel 170102, a first terminal of the switching element is connected to a signal line, and a second terminal of the switching element is connected to the pixel electrode. The switching element is controlled to be turned on and off by a scanning line. However, this is not limited to this, and various configurations can be used.
For example, the pixel 170102 may have a capacitance element. In this case, the capacitance line is connected to the substrate 1
It is preferable to form the power supply line on the substrate 170100. As another example, the pixel 170102 may have a current source such as a driving transistor. In this case, it is preferable to form the power supply line on the substrate 170100.

なお、基板170100として、単結晶基板、SOI基板、ガラス基板、石英基板、プラ
スチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、
綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセ
テート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、
ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが
出来る。あるいは、人などの動物の皮膚(皮表、真皮)又は皮下組織を基板として用いて
もよい。ただし、これに限定されず、様々なものを用いることができる。
The substrate 170100 may be a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, or a cloth substrate (natural fiber (silk,
cotton, hemp), synthetic fibers (nylon, polyurethane, polyester) or regenerated fibers (acetate, cupra, rayon, regenerated polyester), leather substrates, rubber substrates,
A stainless steel substrate, a substrate having stainless steel foil, etc. may be used. Alternatively, skin (skin epidermis, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. However, the substrate is not limited to these, and various other substrates may be used.

なお、画素170102が有するスイッチング素子として、トランジスタ(例えば、バイ
ポーラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード
、PINダイオード、ショットキーダイオード、MIM(Metal Insulato
r Metal)ダイオード、MIS(Metal Insulator Semico
nductor)ダイオード、ダイオード接続のトランジスタなど)、サイリスタなどを
用いることができる。ただし、これに限定されず、様々なものを用いることができる。な
お、画素170102が有するスイッチング素子としてMOSトランジスタを用いた場合
、ゲート電極が走査線に接続され、第1端子が信号線に接続され、第2端子が画素電極に
接続される。
In addition, as the switching element of the pixel 170102, a transistor (for example, a bipolar transistor, a MOS transistor, etc.), a diode (for example, a PN diode, a PIN diode, a Schottky diode, an MIM (Metal Insulator
r Metal) Diode, MIS (Metal Insulator Semiconductor)
A switching element such as a diode (inductor), a diode-connected transistor, a thyristor, etc., can be used. However, the present invention is not limited to this, and various other elements can be used. When a MOS transistor is used as the switching element of the pixel 170102, the gate electrode is connected to a scanning line, the first terminal is connected to a signal line, and the second terminal is connected to a pixel electrode.

ここまで、外付けの駆動回路によって信号を入力する場合について説明した。ただし、こ
れに限定されず、ICチップを表示装置に実装することができる。
So far, the case where signals are inputted by an external driving circuit has been described, but this is not limiting and an IC chip can be mounted on the display device.

例えば、図62(A)に示すように、COG(Chip on Glass)方式によっ
て、ICチップ170201を基板170100に実装することができる。この場合、I
Cチップ170201を基板170100に実装する前に検査できるので、表示装置の歩
留まりの向上を図ることができる。信頼性を高めることができる。なお、図61(A)の
構成と共通するところは共通の符号を用いて、その説明を省略する。
For example, as shown in FIG. 62A, an IC chip 170201 can be mounted on a substrate 170100 by a COG (Chip on Glass) method.
Since the C chip 170201 can be inspected before being mounted on the substrate 170100, the yield of the display device can be improved. The reliability can be improved. Note that the same reference numerals are used for the components common to the configuration of FIG. 61A, and the description thereof will be omitted.

別の例として、図62(B)に示すように、TAB(Tape Automated B
onding)方式によって、ICチップ170201をFPC(Flexible P
rinted Circuit)170200に実装することができる。この場合、IC
チップ170201をFPC170200に実装する前に検査できるので、表示装置の歩
留まりの向上を図ることができる。信頼性を高めることができる。なお、図61(A)の
構成と共通するところは共通の符号を用いて、その説明を省略する。
As another example, as shown in FIG. 62(B),
By using the mounting method, the IC chip 170201 is attached to the FPC (Flexible Printed Circuit)
In this case, the IC
Since the chip 170201 can be inspected before being mounted on the FPC 170200, the yield of the display device can be improved. The reliability can be improved. Note that the same reference numerals are used for the same components as those in the configuration of FIG. 61A, and the description thereof will be omitted.

ここで、ICチップを基板170100に実装するだけでなく、駆動回路を基板1701
00上に形成することができる。
Here, not only is an IC chip mounted on the substrate 170100, but a driving circuit is also mounted on the substrate 1701.
00.

例えば、図61(B)に示すように、走査線駆動回路170105を基板170100上
に形成することができる。この場合、部品点数の削減によるコストの低減を図ることがで
きる。回路部品との接続点数の低減による信頼性の向上を図ることができる。走査線駆動
回路170105は駆動周波数が低いので、トランジスタの半導体層として非結晶シリコ
ン又は微結晶シリコンを用いて走査線駆動回路170105を容易に形成することができ
る。なお、信号線に信号を出力するためのICチップを基板170100にCOG方式で
実装してもよい。あるいは、信号線に信号を出力するためのICチップをTAB方式で実
装したFPCを基板170100に配置してもよい。なお、走査線駆動回路170105
を制御するためのICチップを基板170100にCOG方式で実装してもよい。あるい
は、走査線駆動回路170105を制御するためのICチップをTAB方式で実装したF
PCを基板170100に配置してもよい。なお、図61(A)の構成と共通するところ
は共通の符号を用いて、その説明を省略する。
For example, as shown in FIG. 61B, the scanning line driver circuit 170105 can be formed on the substrate 170100. In this case, the number of components can be reduced, thereby reducing costs. The number of connections with circuit components can be reduced, thereby improving reliability. Since the driving frequency of the scanning line driver circuit 170105 is low, the scanning line driver circuit 170105 can be easily formed by using amorphous silicon or microcrystalline silicon as the semiconductor layer of the transistor. An IC chip for outputting a signal to a signal line may be mounted on the substrate 170100 by the COG method. Alternatively, an FPC on which an IC chip for outputting a signal to a signal line is mounted by the TAB method may be disposed on the substrate 170100. The scanning line driver circuit 170105
An IC chip for controlling the scanning line driver circuit 170105 may be mounted on the substrate 170100 by the COG method. Alternatively, an IC chip for controlling the scanning line driver circuit 170105 may be mounted on the substrate 170100 by the TAB method.
The PC may be disposed on the substrate 170100. Note that the same reference numerals are used for the components common to the configuration of Figure 61 (A) and the description thereof will be omitted.

別の例として、図61(C)に示すように、走査線駆動回路170105及び信号線駆動
回路170106を基板170100上に形成することができる。このため、部品点数の
削減によるコストの低減を図ることができる。回路部品との接続点数の低減による信頼性
の向上を図ることができる。なお、走査線駆動回路170105を制御するためのICチ
ップを基板170100にCOG方式で実装してもよい。あるいは、走査線駆動回路17
0105を制御するためのICチップをTAB方式で実装したFPCを基板170100
に配置してもよい。信号線駆動回路170106を制御するためのICチップを基板17
0100にCOG方式で実装してもよい。あるいは、信号線駆動回路170106を制御
するためのICチップをTAB方式で実装したFPCを基板170100に配置してもよ
い。なお、図61(A)の構成と共通するところは共通の符号を用いて、その説明を省略
する。
As another example, as shown in FIG. 61C, the scanning line driver circuit 170105 and the signal line driver circuit 170106 can be formed on the substrate 170100. This allows the number of components to be reduced, thereby reducing costs. The number of connections to the circuit components can be reduced, thereby improving reliability. An IC chip for controlling the scanning line driver circuit 170105 may be mounted on the substrate 170100 by a COG method. Alternatively, the scanning line driver circuit 170106 may be formed on the substrate 170100 by a COG method.
An FPC on which an IC chip for controlling 0105 is mounted by the TAB method is placed on the substrate 170100.
An IC chip for controlling the signal line driver circuit 170106 may be disposed on the substrate 170106.
61A. Alternatively, an FPC on which an IC chip for controlling the signal line driver circuit 170106 is mounted by a TAB method may be disposed on the substrate 170100. Note that common reference numerals are used to designate parts common to the configuration of FIG. 61A, and description thereof will be omitted.

次に、図63を参照して、別の表示装置の構成について説明する。具体的には、TFT基
板と、対向基板と、TFT基板と対向基板との間に狭持された表示層とを有する表示装置
について説明する。図63は、表示装置の上面図である。
Next, the configuration of another display device will be described with reference to Fig. 63. Specifically, the display device will be described which has a TFT substrate, a counter substrate, and a display layer sandwiched between the TFT substrate and the counter substrate. Fig. 63 is a top view of the display device.

基板170300上に、画素部170301、走査線駆動回路170302a、走査線駆
動回路170302b及び信号線駆動回路170303が形成されている。そして、これ
らの画素部170301、走査線駆動回路170302a、走査線駆動回路170302
b及び信号線駆動回路170303は、シール材170321によって基板170300
と基板170310との間に封止されている。
A pixel portion 170301, a scanning line driver circuit 170302a, a scanning line driver circuit 170302b, and a signal line driver circuit 170303 are formed on a substrate 170300.
b and the signal line driver circuit 170303 are sealed to the substrate 170300 by a sealant 170321.
and substrate 170310.

さらに、FPC107320が基板170300に配置されている。そして、ICチップ
107321がFPC170320にTAB方式で実装されている。
Furthermore, an FPC 107320 is disposed on the substrate 170300. An IC chip 107321 is mounted on the FPC 170320 by the TAB method.

画素部170301には、複数の画素がマトリクス状に配置されている。そして、走査線
が走査線駆動回路170302aから行方向に延在して基板170300上に形成されて
いる。走査線が走査線駆動回路170302bから行方向に延在して基板170300上
に形成されている。信号線が信号線駆動回路170303から列方向に延在して基板17
0300上に形成されている。
A plurality of pixels are arranged in a matrix in the pixel portion 170301. Scanning lines extend in the row direction from a scanning line driver circuit 170302a and are formed on the substrate 170300. Scanning lines extend in the row direction from a scanning line driver circuit 170302b and are formed on the substrate 170300. Signal lines extend in the column direction from a signal line driver circuit 170303 and are formed on the substrate 170300.
It is formed on 0300.

走査線駆動回路170302aが基板170300の行方向の一方に形成され、走査線駆
動回路170302bが基板170300の行方向の他方に形成されている。そして、走
査線駆動回路170302aから延在する走査線と、走査線駆動回路170302bから
延在する走査線とは、交互に形成されている。したがって、高精細な表示装置を得ること
ができる。ただし、これに限定されず、走査線駆動回路170302aと走査線駆動回路
170302bのどちらか一方だけが、基板170300上に形成されていてもよい。こ
の場合、表示装置の額縁を小さくすることができる。画素部170301の領域の拡大を
図ることができる。別の例として、走査線駆動回路170302aから延在する走査線と
、走査線駆動回路170302bから延在する走査線とが、共通になっていてもよい。こ
の場合、大型の表示装置などの、走査線の負荷が大きい表示装置などに適している。
The scanning line driver circuit 170302a is formed on one side of the row direction of the substrate 170300, and the scanning line driver circuit 170302b is formed on the other side of the row direction of the substrate 170300. The scanning lines extending from the scanning line driver circuit 170302a and the scanning lines extending from the scanning line driver circuit 170302b are alternately formed. Therefore, a high-definition display device can be obtained. However, this is not limited to this, and only one of the scanning line driver circuit 170302a and the scanning line driver circuit 170302b may be formed on the substrate 170300. In this case, the frame of the display device can be made smaller. The area of the pixel portion 170301 can be enlarged. As another example, the scanning lines extending from the scanning line driver circuit 170302a and the scanning line driver circuit 170302b may be common. In this case, it is suitable for a display device with a large load on the scanning lines, such as a large display device.

信号線駆動回路170303は、基板170300の列方向の一方に形成されている。こ
のため、表示装置の額縁を小さくすることができる。画素部170301の領域の拡大を
図ることができる。ただし、これに限定されず、信号線駆動回路170303が基板17
0300上の列方向の両側に形成されていてもよい。この場合、高精細な表示装置を得る
ことができる。
The signal line driver circuit 170303 is formed on one side of the substrate 170300 in the column direction. This makes it possible to reduce the frame of the display device. This makes it possible to expand the area of the pixel portion 170301. However, this is not limited thereto.
Alternatively, the electrodes 302 may be formed on both sides of the pixel electrode 300 in the column direction. In this case, a high-definition display device can be obtained.

なお、基板170300として、単結晶基板、SOI基板、ガラス基板、石英基板、プラ
スチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、
綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセ
テート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、
ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが
出来る。あるいは、人などの動物の皮膚(皮表、真皮)又は皮下組織を基板として用いて
もよい。ただし、これに限定されず、様々なものを用いることができる。
The substrate 170300 may be a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, or a cloth substrate (natural fiber (silk,
cotton, hemp), synthetic fibers (nylon, polyurethane, polyester) or regenerated fibers (acetate, cupra, rayon, regenerated polyester), leather substrates, rubber substrates,
A stainless steel substrate, a substrate having stainless steel foil, etc. may be used. Alternatively, skin (skin epidermis, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. However, the substrate is not limited to these, and various other substrates may be used.

なお、表示装置が有するスイッチング素子として、トランジスタ(例えば、バイポーラト
ランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、PIN
ダイオード、ショットキーダイオード、MIM(Metal Insulator Me
tal)ダイオード、MIS(Metal Insulator Semiconduc
tor)ダイオード、ダイオード接続のトランジスタなど)、サイリスタなどを用いるこ
とができる。ただし、これに限定されず、様々なものを用いることができる。
The switching elements included in the display device include transistors (e.g., bipolar transistors, MOS transistors, etc.), diodes (e.g., PN diodes, PIN
Diodes, Schottky diodes, MIM (Metal Insulator Me
tal) diode, MIS (Metal Insulator Semiconductor
A diode, a diode-connected transistor, a thyristor, etc., can be used. However, the present invention is not limited to these, and various other elements can be used.

ここまで、駆動回路が画素部と同じ基板上に形成されている場合について説明した。ただ
し、これに限定されず、駆動回路の一部又は全部を形成した別の基板をICチップとして
、画素部が形成されている基板に実装してもよい。
So far, the case where the driver circuit is formed on the same substrate as the pixel portion has been described. However, this is not limiting, and a separate substrate on which a part or all of the driver circuit is formed may be mounted as an IC chip on the substrate on which the pixel portion is formed.

例えば、図64(A)に示すように、信号線駆動回路の代わりにICチップ170401
を基板170300にCOG方式で実装することができる。この場合、信号線駆動回路の
代わりにICチップ170401を基板170300にCOG方式で実装することによっ
て、消費電力の増加を防ぐことができる。なぜなら、信号線駆動回路は駆動周波数が高い
ので、消費電力が大きいからである。ICチップ170401を基板170300に実装
する前に検査できるので、表示装置の歩留まりの向上を図ることができる。信頼性を高め
ることができる。走査線駆動回路170302a及び走査線駆動回路170302bは駆
動周波数が低いので、トランジスタの半導体層として非結晶シリコン又は微結晶シリコン
を用いて走査線駆動回路170302a及び走査線駆動回路170302bを容易に形成
することができる。よって、大型の基板を用いて表示装置を製造することができる。なお
、図63の構成と共通するところは共通の符号を用いて、その説明を省略する。
For example, as shown in FIG. 64A, an IC chip 170401 is used instead of the signal line driver circuit.
can be mounted on the substrate 170300 by the COG method. In this case, by mounting the IC chip 170401 on the substrate 170300 by the COG method instead of the signal line driver circuit, an increase in power consumption can be prevented. This is because the signal line driver circuit has a high driving frequency and therefore consumes a large amount of power. Since the IC chip 170401 can be inspected before being mounted on the substrate 170300, the yield of the display device can be improved. Reliability can be improved. Since the scanning line driver circuit 170302a and the scanning line driver circuit 170302b have a low driving frequency, the scanning line driver circuit 170302a and the scanning line driver circuit 170302b can be easily formed using amorphous silicon or microcrystalline silicon as the semiconductor layer of the transistor. Therefore, a display device can be manufactured using a large substrate. Note that common reference numerals are used for parts common to the configuration of FIG. 63, and their description will be omitted.

別の例として、図64(B)に示すように、信号線駆動回路の代わりにICチップ170
401を基板170300にCOG方式で実装し、走査線駆動回路170302aの代わ
りにICチップ170501aを基板170300にCOG方式で実装し、走査線駆動回
路170302bの代わりにICチップ170501bを基板170300にCOG方式
で実装してもよい。この場合、ICチップ170401、ICチップ170501a及び
ICチップ170501bを基板170300に実装する前に検査できるので、表示装置
の歩留まりの向上を図ることができる。信頼性を高めることができる。基板170300
に形成されるトランジスタの半導体層として非結晶シリコン又は微結晶シリコンを容易に
用いることができる。よって、大型の基板を用いて表示装置を製造することができる。な
お、図63の構成と共通するところは共通の符号を用いて、その説明を省略する。
As another example, as shown in FIG. 64B, an IC chip 170 is used instead of the signal line driver circuit.
Alternatively, the IC chip 170401 may be mounted on the substrate 170300 by the COG method, the IC chip 170501a may be mounted on the substrate 170300 instead of the scanning line driver circuit 170302a by the COG method, and the IC chip 170501b may be mounted on the substrate 170300 instead of the scanning line driver circuit 170302b by the COG method. In this case, the IC chip 170401, the IC chip 170501a, and the IC chip 170501b can be inspected before being mounted on the substrate 170300, so that the yield of the display device can be improved. The reliability can be improved. The substrate 170300
Amorphous silicon or microcrystalline silicon can be easily used as a semiconductor layer of a transistor formed in the display device. Therefore, a display device can be manufactured using a large substrate. Note that the same reference numerals are used for the same components as those in the configuration of FIG. 63, and the description thereof will be omitted.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態5)
本実施の形態においては、表示装置の動作について説明する。
(Embodiment 5)
In this embodiment, the operation of the display device will be described.

図65は、表示装置の構成例を示す図である。 Figure 65 shows an example of the configuration of a display device.

表示装置180100は、画素部180101、信号線駆動回路180103及び走査線
駆動回路180104を有する。画素部180101には、複数の信号線S1乃至Smが
信号線駆動回路180103から列方向に延伸して配置されている。画素部180101
には、複数の走査線G1乃至Gnが走査線駆動回路180104から行方向に延伸して配
置されている。そして、複数の信号線S1乃至Smと複数の走査線G1乃至Gnとがそれ
ぞれ交差するところで、画素180102がマトリクス状に配置されている。
The display device 180100 includes a pixel portion 180101, a signal line driver circuit 180103, and a scanning line driver circuit 180104. In the pixel portion 180101, a plurality of signal lines S1 to Sm are arranged extending from the signal line driver circuit 180103 in the column direction.
In the pixel 180102, a plurality of scanning lines G1 to Gn are arranged extending in the row direction from a scanning line driving circuit 180104. Then, at the intersections of a plurality of signal lines S1 to Sm and a plurality of scanning lines G1 to Gn, pixels 180102 are arranged in a matrix.

なお、信号線駆動回路180103は、信号線S1乃至Snそれぞれに信号を出力する機
能を有する。この信号をビデオ信号と呼んでもよい。なお、走査線駆動回路180104
は、走査線G1乃至Gmそれぞれに信号を出力する機能を有する。この信号を走査信号と
呼んでもよい。
The signal line driver circuit 180103 has a function of outputting signals to the signal lines S1 to Sn. These signals may be called video signals.
has a function of outputting signals to the scanning lines G1 to Gm. These signals may be called scanning signals.

なお、画素180102は、少なくとも信号線と接続されたスイッチング素子を有してい
る。このスイッチング素子は、走査線の電位(走査信)によってオン、オフが制御される
。そして、スイッチング素子がオンしている場合に画素180102は選択され、オフし
ている場合に画素180102は選択されない。
Each pixel 180102 has at least a switching element connected to a signal line. The switching element is controlled to be turned on and off by the potential (scanning signal) of the scanning line. When the switching element is on, the pixel 180102 is selected, and when the switching element is off, the pixel 180102 is not selected.

画素180102が選択されている場合(選択状態)は、信号線から画素180102に
ビデオ信号が入力される。そして、画素180102の状態(例えば、輝度、透過率、保
持容量の電圧など)は、この入力されたビデオ信号に応じて変化する。
When the pixel 180102 is selected (selected state), a video signal is input from a signal line to the pixel 180102. Then, the state of the pixel 180102 (e.g., luminance, transmittance, voltage of a storage capacitor, etc.) changes according to this input video signal.

画素180102が選択されていない場合(非選択状態)は、ビデオ信号が画素1801
02に入力されない。ただし、画素180102は選択時に入力されたビデオ信号に応じ
た電位を保持しているため、画素180102はビデオ信号に応じた(例えば、輝度、透
過率、保持容量の電圧など)を維持する。
When the pixel 180102 is not selected (deselected state), the video signal is
02. However, since the pixel 180102 holds a potential corresponding to the video signal input when selected, the pixel 180102 maintains a value corresponding to the video signal (for example, brightness, transmittance, voltage of a storage capacitor, etc.).

なお、表示装置の構成は、図65に限定されない。例えば、画素180102の構成に応
じて、新たに配線(走査線、信号線、電源線、容量線又はコモン線など)を追加してもよ
い。別の例として、様々な機能を有する回路を追加してもよい。
Note that the configuration of the display device is not limited to that shown in Fig. 65. For example, new wirings (scanning lines, signal lines, power supply lines, capacitance lines, common lines, and the like) may be added depending on the configuration of the pixel 180102. As another example, circuits having various functions may be added.

図66は、表示装置の動作を説明するためのタイミングチャートの一例を示す。 Figure 66 shows an example of a timing chart to explain the operation of a display device.

図66のタイミングチャートは、1画面分の画像を表示する期間に相当する1フレーム期
間を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカー
)を感じないように少なくとも1/60秒以下とすることが好ましい。
The timing chart in Fig. 66 shows one frame period, which corresponds to the period for displaying one screen's worth of image. There are no particular limitations on one frame period, but it is preferable that it be at least 1/60 seconds or less so that a person viewing the image does not perceive flicker.

図66のタイミングチャートは、1行目の走査線G1、i行目の走査線Gi(走査線G1
乃至Gmのうちいずれか一)、i+1行目の走査線Gi+1及びm行目の走査線Gmがそ
れぞれ選択されるタイミングを示している。
The timing chart of FIG. 66 shows the first scanning line G1, the i-th scanning line Gi (scanning line G1
1 to Gm), the (i+1)th scanning line Gi+1, and the mth scanning line Gm are selected, respectively.

なお、走査線が選択されると同時に、当該走査線に接続されている画素180102も選
択される。例えば、i行目の走査線Giが選択されていると、i行目の走査線Giに接続
されている画素180102も選択される。
When a scanning line is selected, the pixel 180102 connected to the scanning line is also selected at the same time. For example, when the scanning line Gi in the i-th row is selected, the pixel 180102 connected to the scanning line Gi in the i-th row is also selected.

走査線G1乃至Gmの走査線それぞれは、1行目の走査線G1からm行目の走査線Gmま
で順に選択される(以下、走査するともいう)。例えば、i行目の走査線Giが選択され
ている期間は、i行目の走査線Gi以外の走査線(G1乃至Gi-1、Gi+1乃至Gm
)は選択されない。そして、次の期間に、i+1行目の走査線Gi+1が選択される。な
お、1つの走査線が選択されている期間を1ゲート選択期間と呼ぶ。
The scanning lines G1 to Gm are selected in order from the first scanning line G1 to the m-th scanning line Gm (hereinafter, also referred to as scanning). For example, during a period in which the i-th scanning line Gi is selected, the scanning lines other than the i-th scanning line Gi (G1 to Gi-1, Gi+1 to Gm) are selected.
) is not selected. Then, in the next period, the (i+1)th scanning line Gi+1 is selected. Note that the period during which one scanning line is selected is called one gate selection period.

したがって、ある行の走査線が選択されると、当該走査線に接続された複数の画素180
102に、信号線G1乃至信号線Gmそれぞれからビデオ信号が入力される。例えば、i
行目の走査線Giが選択されている間、i行目の走査線Giに接続されている複数の画素
180102は、各々の信号線S1乃至Snから任意のビデオ信号をそれぞれ入力する。
こうして、個々の複数の画素180102を走査信号及びビデオ信号によって、独立して
制御することができる。
Therefore, when a certain row of scan lines is selected, the pixels 180 connected to that row are
A video signal is input from each of the signal lines G1 to Gm to the input terminal 102. For example,
While the scanning line Gi of the i-th row is selected, a plurality of pixels 180102 connected to the scanning line Gi of the i-th row each receive an arbitrary video signal from each of the signal lines S1 to Sn.
In this way, each of the pixels 180102 can be independently controlled by scanning and video signals.

次に、1ゲート選択期間を複数のサブゲート選択期間に分割した場合について説明する。
図67は、1ゲート選択期間を2つのサブゲート選択期間(第1のサブゲート選択期間及
び第2のサブゲート選択期間)に分割した場合のタイミングチャートを示す。
Next, a case where one gate selection period is divided into a plurality of sub-gate selection periods will be described.
FIG. 67 shows a timing chart in the case where one gate selection period is divided into two sub-gate selection periods (a first sub-gate selection period and a second sub-gate selection period).

なお、1ゲート選択期間を3つ以上のサブゲート選択期間に分割することもできる。 In addition, one gate selection period can be divided into three or more sub-gate selection periods.

図67のタイミングチャートは、1画面分の画像を表示する期間に相当する1フレーム期
間を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカー
)を感じないように少なくとも1/60秒以下とすることが好ましい。
The timing chart in Fig. 67 shows one frame period, which corresponds to the period for displaying one screen's worth of image. There are no particular limitations on one frame period, but it is preferable that it be at least 1/60 seconds or less so that a person viewing the image does not perceive flicker.

なお、1フレームは2つのサブフレーム(第1のサブフレーム及び第2のサブフレーム)
に分割されている。
One frame consists of two subframes (a first subframe and a second subframe).
It is divided into:

図67のタイミングチャートは、i行目の走査線Gi、i+1行目の走査線Gi+1、j
行目の走査線Gj(走査線Gi+1乃至Gmのうちいずれか一)、j+1行目の走査線及
びGj+1行目の走査線Gj+1がそれぞれ選択されるタイミングを示している。
The timing chart of FIG. 67 shows the scanning line Gi in the i-th row, the scanning line Gi+1 in the i+1-th row,
13 shows the timings at which the scanning line Gj (one of the scanning lines Gi+1 to Gm), the j+1th scanning line, and the Gj+1th scanning line Gj+1 are selected.

なお、走査線が選択されると同時に、当該走査線に接続されている画素180102も選
択される。例えば、i行目の走査線Giが選択されていると、i行目の走査線Giに接続
されている画素180102も選択される。
When a scanning line is selected, the pixel 180102 connected to the scanning line is also selected at the same time. For example, when the scanning line Gi in the i-th row is selected, the pixel 180102 connected to the scanning line Gi in the i-th row is also selected.

なお、走査線G1乃至Gmの走査線それぞれは、各サブゲート選択期間内で順に走査され
る。例えば、ある1ゲート選択期間において、第1のサブゲート選択期間ではi行目の走
査線Giが選択され、第2のサブゲート選択期間ではj行目の走査線Gjが選択される。
すると、1ゲート選択期間において、あたかも同時に2行分の走査信号を選択したかのよ
うに動作させることが可能となる。このとき、第1のサブゲート選択期間と第2のサブゲ
ート選択期間とで、別々のビデオ信号が信号線S1乃至Snに入力される。したがって、
i行目に接続されている複数の画素180102とj行目に接続されている複数の画素1
80102とには、別々のビデオ信号を入力することができる。
The scanning lines G1 to Gm are scanned in sequence during each sub-gate selection period. For example, in one gate selection period, the scanning line Gi in the i-th row is selected during the first sub-gate selection period, and the scanning line Gj in the j-th row is selected during the second sub-gate selection period.
This makes it possible to operate as if scanning signals for two rows were selected simultaneously during one gate selection period. At this time, different video signals are input to the signal lines S1 to Sn during the first sub-gate selection period and the second sub-gate selection period. Therefore,
A plurality of pixels 180102 connected to the i-th row and a plurality of pixels 180103 connected to the j-th row
Separate video signals can be input to the 80102 and 80103.

次に、入力される画像データのフレームレート(入力フレームレートとも記す)と、表示
のフレームレート(表示フレームレートとも記す)を変換する駆動方法について説明する
。なお、フレームレートとは、1秒間あたりのフレームの数であり、単位はHzである。
Next, a driving method for converting the frame rate of input image data (also referred to as input frame rate) and the frame rate of display (also referred to as display frame rate) will be described. Note that the frame rate is the number of frames per second, and is expressed in Hz.

本実施の形態では、入力フレームレートは、表示のフレームレートと、必ずしも一致して
いなくてもよい。入力フレームレートと表示フレームレートが異なる場合は、画像データ
のフレームレートを変換する回路(フレームレート変換回路)によって、フレームレート
を変換することができる。こうすることによって、入力フレームレートと表示フレームレ
ートが異なっている場合でも、様々な表示フレームレートで表示を行なうことができる。
In this embodiment, the input frame rate does not necessarily have to match the display frame rate. If the input frame rate and the display frame rate are different, the frame rate can be converted by a circuit that converts the frame rate of the image data (a frame rate conversion circuit). In this way, even if the input frame rate and the display frame rate are different, display can be performed at various display frame rates.

入力フレームレートが表示フレームレートよりも大きい場合、入力される画像データの一
部を破棄することで、様々な表示フレームレートに変換して表示を行なうことができる。
この場合は、表示フレームレートを小さくできるため、表示するための駆動回路の動作周
波数を小さくすることができ、消費電力を低減できる。一方、入力フレームレートが表示
フレームレートよりも小さい場合、入力される画像データの全部または一部を複数回表示
させる、入力される画像データから別の画像を生成する、入力される画像データとは関係
のない画像を生成する、等の手段を用いることで、様々な表示フレームレートに変換して
表示を行なうことができる。この場合は、表示フレームレートを大きくすることによって
、動画の品質を向上することができる。
When the input frame rate is higher than the display frame rate, a portion of the input image data is discarded, thereby enabling conversion to various display frame rates for display.
In this case, the display frame rate can be reduced, so that the operating frequency of the drive circuit for display can be reduced, and power consumption can be reduced. On the other hand, when the input frame rate is smaller than the display frame rate, various display frame rates can be converted and displayed by using means such as displaying all or part of the input image data multiple times, generating a different image from the input image data, or generating an image unrelated to the input image data. In this case, the quality of the moving image can be improved by increasing the display frame rate.

本実施の形態においては、入力フレームレートが表示フレームレートよりも小さい場合の
フレームレート変換方法について詳細に説明する。なお、入力フレームレートが表示フレ
ームレートよりも大きい場合のフレームレート変換方法については、入力フレームレート
が表示フレームレートよりも小さい場合のフレームレート変換方法の逆の手順を実行する
ことによって実現することができる。
In this embodiment, a frame rate conversion method when the input frame rate is smaller than the display frame rate will be described in detail. The frame rate conversion method when the input frame rate is larger than the display frame rate can be realized by performing the reverse procedure of the frame rate conversion method when the input frame rate is smaller than the display frame rate.

本実施の形態においては、入力フレームレートと同じフレームレートで表示される画像の
ことを基本画像と呼ぶこととする。一方、基本画像とは異なるフレームレートで表示され
る画像であって、入力フレームレートと表示フレームレートの整合を取るために表示され
る画像のことを、補間画像と呼ぶこととする。基本画像には、入力される画像データと同
じ画像を用いることができる。補間画像には、基本画像と同じ画像を用いることができる
。さらに、基本画像とは異なる画像を作成し、作成した画像を補間画像とすることもでき
る。
In this embodiment, an image displayed at the same frame rate as the input frame rate is referred to as a basic image. On the other hand, an image displayed at a frame rate different from the basic image, which is displayed to match the input frame rate and the display frame rate, is referred to as an interpolated image. The same image as the input image data can be used as the basic image. The same image as the basic image can be used as the interpolated image. Furthermore, an image different from the basic image can be created, and the created image can be used as the interpolated image.

補間画像を作成する場合は、入力される画像データの時間的変化(画像の動き)を検出し
、これらの中間状態の画像を補間画像とする方法、基本画像の輝度にある係数をかけた画
像を補間画像とする方法、入力された画像データから、異なる複数の画像を作成し、当該
複数の画像を時間的に連続して提示する(当該複数の画像のうちの1つを基本画像とし、
残りを補間画像とする)ことで、入力された画像データに対応する画像が表示されたよう
に観察者に知覚させる方法、等がある。入力された画像データから異なる複数の画像を作
成する方法としては、入力された画像データのガンマ値を変換する方法、入力された画像
データに含まれる階調値を分割する方法、等がある。
When creating an interpolated image, there are several methods: detecting the change over time (image movement) of the input image data and using an intermediate image between these as the interpolated image; multiplying the luminance of the base image by a certain coefficient as the interpolated image; creating multiple different images from the input image data and presenting the multiple images in succession over time (one of the multiple images is used as the base image,
A method of generating a plurality of different images from input image data by converting the gamma value of the input image data, dividing the gradation values contained in the input image data, etc., is a method of generating a plurality of different images from the input image data by converting the gamma value of the input image data, dividing the gradation values contained in the input image data, etc.

なお、中間状態の画像(中間画像)とは、入力された画像データの時間的変化(画像の動
き)を検出し、検出された動きを内挿して求められた画像である。このような方法によっ
て中間画像を求めることを、動き補償と呼ぶこととする。
An intermediate image is an image that is obtained by detecting a change over time (image motion) in input image data and interpolating the detected motion. Obtaining an intermediate image by this method is called motion compensation.

次に、フレームレート変換方法の具体例について説明する。この方法によれば、任意の有
理数(n/m)倍のフレームレート変換を実現することができる。ここで、nおよびmは
1以上の整数とする。本実施の形態におけるフレームレート変換方法は、第1のステップ
と、第2のステップに分けて取り扱うことができる。ここで、第1のステップは、任意の
有理数(n/m)倍にフレームレート変換するステップである。ここでは、補間画像とし
て基本画像を用いてもよいし、動き補償によって求めた中間画像を補間画像として用いて
もよい。第2のステップは、入力された画像データまたは第1のステップにおいてフレー
ムレート変換された各々の画像から、異なる複数の画像(サブ画像)を作成し、当該複数
のサブ画像を時間的に連続して表示する方法を行なうためのステップである。第2のステ
ップによる方法を用いることによって、実際は複数の異なる画像を表示しているのにもか
かわらず、見た目上、元の画像が表示されたように人間の目に知覚させることもできる。
Next, a specific example of the frame rate conversion method will be described. According to this method, frame rate conversion by any rational number (n/m) can be realized. Here, n and m are integers of 1 or more. The frame rate conversion method in this embodiment can be handled by dividing it into a first step and a second step. Here, the first step is a step of converting the frame rate by any rational number (n/m). Here, a basic image may be used as the interpolated image, or an intermediate image obtained by motion compensation may be used as the interpolated image. The second step is a step for creating a plurality of different images (sub-images) from the input image data or each image subjected to frame rate conversion in the first step, and displaying the plurality of sub-images in succession in time. By using the method according to the second step, it is also possible to make the human eye perceive that the original image is displayed, even though a plurality of different images are actually displayed.

なお、本実施の形態におけるフレームレート変換方法は、第1のステップおよび第2のス
テップを両方用いてもよいし、第1のステップを省略して第2のステップのみ用いてもよ
いし、第2のステップを省略して第1のステップのみを用いてもよい。
In addition, the frame rate conversion method in this embodiment may use both the first step and the second step, may omit the first step and use only the second step, or may omit the second step and use only the first step.

まず、第1のステップとして、任意の有理数(n/m)倍のフレームレート変換について
説明する。(図68参照)図68は、横軸は時間であり、縦軸は様々なnおよびmについ
て場合分けを行なって示したものである。図68内の図形は、表示される画像の模式図を
表しており、その横位置によって表示されるタイミングを表している。さらに、図形内に
表示した点によって、画像の動きを模式的に表しているものとする。ただし、これは説明
のための例であり、表示される画像はこれに限定されない。この方法は、様々な画像に対
して適用することができる。
First, as a first step, frame rate conversion by an arbitrary rational number (n/m) will be described. (See FIG. 68.) In FIG. 68, the horizontal axis is time, and the vertical axis is a diagram showing cases for various n and m. The figure in FIG. 68 shows a schematic diagram of the image to be displayed, and the horizontal position indicates the timing of display. Furthermore, the points displayed in the figure show the movement of the image. However, this is an example for explanation, and the displayed image is not limited to this. This method can be applied to various images.

期間Tinは、入力画像データの周期を表している。入力画像データの周期は、入力フレ
ームレートに対応している。たとえば、入力フレームレートが60Hzの場合は、入力画
像データの周期は1/60秒である。同様に、入力フレームレートが50Hzであれば、
入力画像データの周期は1/50秒である。このように、入力画像データの周期(単位:
秒)は入力フレームレート(単位:Hz)の逆数となる。なお、入力フレームレートは様
々なものを用いることができる。たとえば、24Hz、50Hz、60Hz、70Hz、
48Hz、100Hz、120Hz、140Hz、等を挙げることができる。ここで、2
4Hzはフィルム映画等に用いられるフレームレートである。50Hzは、PAL規格の
映像信号等に用いられるフレームレートである。60Hzは、NTSC規格の映像信号等
に用いられるフレームレートである。70Hzは、パーソナルコンピュータのディスプレ
イ入力信号等に用いられるフレームレートである。48Hz、100Hz、120Hz、
140Hz、は、これらの2倍のフレームレートである。なお、2倍に限らず、様々な倍
数のフレームレートであってもよい。このように、本実施の形態に示す方法によれば、様
々な規格の入力信号に対してフレームレートの変換を実現することができる。
The period Tin represents the period of the input image data. The period of the input image data corresponds to the input frame rate. For example, if the input frame rate is 60 Hz, the period of the input image data is 1/60 seconds. Similarly, if the input frame rate is 50 Hz,
The period of the input image data is 1/50 seconds. Thus, the period of the input image data (unit:
The number of frames per second is the reciprocal of the input frame rate (unit: Hz). Note that various input frame rates can be used. For example, 24 Hz, 50 Hz, 60 Hz, 70 Hz,
Examples of the frequency include 48 Hz, 100 Hz, 120 Hz, and 140 Hz.
4 Hz is a frame rate used for film movies, etc. 50 Hz is a frame rate used for PAL standard video signals, etc. 60 Hz is a frame rate used for NTSC standard video signals, etc. 70 Hz is a frame rate used for personal computer display input signals, etc. 48 Hz, 100 Hz, 120 Hz,
The frame rate of 140 Hz is twice as high as the above. However, the frame rate is not limited to twice as high, and may be any multiple of the above. In this manner, the method described in this embodiment can realize frame rate conversion for input signals of various standards.

第1のステップにおける任意の有理数(n/m)倍のフレームレート変換の手順は、以下
のとおりである。
手順1として、第1の基本画像に対する第kの補間画像(kは1以上の整数;初期値は1
)の表示タイミングを決定する。第kの補間画像の表示タイミングは、第1の基本画像が
表示されてから、入力画像データの周期をk(m/n)倍した期間が経過した時点である
とする。
手順2として、第kの補間画像の表示タイミングの決定に用いた係数k(m/n)が、整
数であるかどうかを判別する。整数であった場合は、第kの補間画像の表示タイミングに
おいて第(k(m/n)+1)の基本画像を表示し、第1のステップを終了する。整数で
なかった場合は、手順3に進む。
手順3として、第kの補間画像として用いる画像を決定する。具体的には、第kの補間画
像の表示タイミングの決定に用いた係数k(m/n)を、x+y/nの形に変換する。こ
こで、xおよびyは整数であり、yはnよりも小さい数であるとする。そして、第kの補
間画像を動き補償によって求めた中間画像とする場合は、第kの補間画像は、第(x+1
)の基本画像から第(x+2)の基本画像までの画像の動きを(y/n)倍した動きに相
当する画像として求めた中間画像とする。第kの補間画像を基本画像と同じ画像とする場
合は、第(x+1)の基本画像を用いることができる。なお、画像の動きを(y/n)倍
した動きに相当する画像として中間画像を求める方法については、別の部分で詳細に述べ
る。
手順4として、対象とする補間画像を次の補間画像に移す。具体的には、kの値を1増加
させ、手順1に戻る。
The procedure for converting the frame rate by an arbitrary rational number (n/m) in the first step is as follows.
In step 1, the kth interpolation image (k is an integer equal to or greater than 1; the initial value is 1) for the first basic image is calculated.
The display timing of the kth interpolated image is set to be the time when a period equal to k (m/n) times the period of the input image data has elapsed since the first basic image was displayed.
In step 2, it is determined whether the coefficient k(m/n) used to determine the display timing of the kth interpolation image is an integer. If it is an integer, the (k(m/n)+1)th basic image is displayed at the display timing of the kth interpolation image, and the first step is terminated. If it is not an integer, proceed to step 3.
In step 3, an image to be used as the k-th interpolated image is determined. Specifically, the coefficient k(m/n) used to determine the display timing of the k-th interpolated image is converted to the form x+y/n. Here, x and y are integers, and y is a number smaller than n. If the k-th interpolated image is to be an intermediate image obtained by motion compensation, the k-th interpolated image is converted to the (x+1
The intermediate image is obtained by multiplying the image movement from the (x)th basic image to the (x+2)th basic image by (y/n). When the kth interpolated image is the same as the basic image, the (x+1)th basic image can be used. Note that the method of obtaining an intermediate image by multiplying the image movement by (y/n) will be described in detail elsewhere.
In step 4, the target interpolated image is moved to the next interpolated image. Specifically, the value of k is incremented by 1, and the process returns to step 1.

次に、第1のステップにおける手順において、nおよびmの値を具体的に示して詳細に説
明する。
Next, the procedure in the first step will be described in detail by showing specific values of n and m.

なお、第1のステップにおける手順を実行する仕組みは、装置に実装されたものであって
もよいし、装置の設計段階であらかじめ決められたものであってもよい。第1のステップ
における手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行
われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画
像データの内容、装置内外の環境(温度、湿度、気圧、光、音、磁界、電界、放射線量、
高度、加速度、移動速度、等)、ユーザ設定、ソフトウエアバージョン、等を含む。一方
、第1のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められ
たものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕
組みが決められていることによって、量産効果による製造コストの低減が期待できる。
The mechanism for executing the procedure in the first step may be implemented in the device, or may be determined in advance at the design stage of the device. If the mechanism for executing the procedure in the first step is implemented in the device, it becomes possible to switch the driving method so that the optimum operation is performed according to the situation. The situation here refers to the contents of the image data, the environment inside and outside the device (temperature, humidity, air pressure, light, sound, magnetic field, electric field, radiation amount,
altitude, acceleration, moving speed, etc.), user settings, software version, etc. On the other hand, if the mechanism for executing the procedure in the first step is predetermined at the design stage of the device, it is possible to use a drive circuit optimal for each drive method, and further, since the mechanism is already determined, a reduction in manufacturing costs can be expected due to mass production economies.

n=1,m=1、すなわち変換比(n/m)が1(図68のn=1,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1倍した期間が経過した時点である。
When n=1, m=1, that is, when the conversion ratio (n/m) is 1 (where n=1, m=1 in FIG. 68), the operation in the first step is as follows. First, when k=1, in step 1, the display timing of the first interpolated image for the first basic image is determined. The display timing of the first interpolated image is determined by multiplying the period of the input image data by k (m
/n), i.e., the point in time when a period equal to 1 has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第1の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether the coefficient k(m/n) used to determine the display timing of the first interpolation image is an integer. Here, the coefficient k(m/n) is 1, so it is an integer. Therefore, at the display timing of the first interpolation image, the (k(m/n)+1)th basic image, i.e., the second basic image, is displayed, and the first step is completed.

すなわち、変換比が1である場合は、第kの画像は基本画像であり、第k+1の画像は基
本画像であり、画像表示周期は、入力画像データの周期の1倍であることを特徴とする。
That is, when the conversion ratio is 1, the kth image is a basic image, the k+1th image is also a basic image, and the image display period is one time the period of the input image data.

具体的な表現としては、変換比が1(n/m=1)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、を、入力画像データの周期と等倍の間隔で順次表示する表示装置の駆
動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
Specifically, when the conversion ratio is 1 (n/m=1),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
A method for driving a display device that sequentially displays an image having a period equal to that of input image data, the image having a period equal to that of input image data, the image having a period equal to that of input image data, the method comprising the steps of:
The kth image is displayed according to the ith image data;
The k+1th image is displayed according to the i+1th image data.

ここで、変換比が1である場合は、フレームレート変換回路を省略することができるため
、製造コストを低減できるという利点を有する。さらに、変換比が1である場合は、変換
比が1より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換
比が1である場合は、変換比が1より大きい場合よりも消費電力および製造コストを低減
できるという利点を有する。
Here, when the conversion ratio is 1, it is possible to omit the frame rate conversion circuit, which is advantageous in that the manufacturing cost can be reduced. Furthermore, when the conversion ratio is 1, it is advantageous in that the quality of the moving image can be improved compared to when the conversion ratio is smaller than 1. Furthermore, when the conversion ratio is 1, it is advantageous in that the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 1.

n=2,m=1、すなわち変換比(n/m)が2(図68のn=2,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1/2倍した期間が経過した時点である。
When n=2, m=1, that is, when the conversion ratio (n/m) is 2 (where n=2, m=1 in FIG. 68), the operation in the first step is as follows. First, when k=1, in step 1, the display timing of the first interpolated image for the first basic image is determined. The display timing of the first interpolated image is determined by multiplying the period of the input image data by k (m
/n), i.e., 1/2, of the period has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1/2であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether the coefficient k (m/n) used to determine the display timing of the first interpolated image is an integer. Here, the coefficient k (m/n) is 1/2, so it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数1/2をx
+y/nの形に変換する。係数1/2の場合は、x=0,y=1である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち1/2倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, an image to be used as the first interpolated image is determined. To do this, the coefficient 1/2 is subtracted from x
+y/n. In the case of the coefficient 1/2, x=0, y=1. If the first interpolated image is an intermediate image obtained by motion compensation, the first interpolated image is converted to the (x+
1) That is, the intermediate image is obtained as an image corresponding to a movement of y/n times, i.e., 1/2, the movement of the image from the first basic image to the (x+2)th, i.e., the second basic image.
When the (x+1)th interpolated image is to be the same as the basic image, the (x+1)th, ie, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the above steps, the display timing of the first interpolated image and the image to be displayed as the first interpolated image can be determined. Next, in step 4, the target interpolated image is shifted from the first interpolated image to the second interpolated image. That is, k is changed from 1 to 2, and the process returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち1倍した期間が経過した時点である。
When k=2, the display timing of the second interpolated image for the first basic image is determined in step 1. The display timing of the second interpolated image is the point in time when a period equal to k(m/n) times the period of the input image data, i.e., 1 times, has elapsed since the first basic image was displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第2の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether the coefficient k(m/n) used to determine the display timing of the second interpolation image is an integer. Here, the coefficient k(m/n) is 1, so it is an integer. Therefore, at the display timing of the second interpolation image, the (k(m/n)+1)th basic image, i.e., the second basic image, is displayed, and the first step is completed.

すなわち、変換比が2(n/m=2)である場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/2倍で
あることを特徴とする。
That is, when the conversion ratio is 2 (n/m=2),
The kth image is a base image,
The k+1th image is an interpolated image,
The (k+2)th image is a basic image, and is characterized in that the image display period is 1/2 the period of the input image data.

具体的な表現としては、変換比が2(n/m=2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、を、入力画像データの周期の1/2倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/2倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
Specifically, when the conversion ratio is 2 (n/m=2),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
A method for driving a display device that sequentially displays an image (k+2) at an interval that is 1/2 the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying by half the movement from the i image data to the i+1 image data;
The k+2th image is displayed according to the i+1th image data.

さらに別の具体的な表現としては、変換比が2(n/m=2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、を、入力画像データの周期の1/2倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As another specific expression, when the conversion ratio is 2 (n/m=2),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
A method for driving a display device that sequentially displays an image (k+2) at an interval that is 1/2 the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The (k+1)th image is displayed according to the ith image data;
The k+2th image is displayed according to the i+1th image data.

具体的には、変換比が2である場合は、2倍速駆動、または単に倍速駆動とも呼ばれる。
たとえば、入力フレームレートが60Hzであれば、表示フレームレートは120Hz(
120Hz駆動)である。そして、ひとつの入力画像に対し、画像を2回連続して表示す
ることになる。このとき、補間画像が動き補償によって求められた中間画像である場合は
、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可
能である。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
特に顕著な画質改善効果をもたらす。これは、液晶素子の静電容量が印加電圧によって変
動してしまう、いわゆるダイナミックキャパシタンスによる書き込み電圧不足の問題に関
係する。すなわち、表示フレームレートを入力フレームレートよりも大きくすることによ
って、画像データの書き込み動作の頻度を大きくできるので、ダイナミックキャパシタン
スによる書き込み電圧不足に起因する、動画の尾引き、残像等の障害を低減することがで
きる。さらに、液晶表示装置の交流駆動と120Hz駆動を組み合わせるのも効果的であ
る。すなわち、液晶表示装置の駆動周波数を120Hzとしつつ、交流駆動の周波数をそ
の整数倍または整数分の一(たとえば、30Hz、60Hz、120Hz、240Hz等
)とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程
度に低減することができる。
Specifically, when the conversion ratio is 2, it is called double speed drive, or simply double speed drive.
For example, if the input frame rate is 60 Hz, the display frame rate will be 120 Hz (
The image is displayed twice in succession for one input image. If the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smoother, and the quality of the moving image can be significantly improved. Furthermore, if the display device is an active matrix liquid crystal display device,
It brings about a particularly remarkable effect of improving image quality. This is related to the problem of insufficient writing voltage caused by so-called dynamic capacitance, in which the capacitance of the liquid crystal element fluctuates with the applied voltage. That is, by making the display frame rate higher than the input frame rate, the frequency of the image data writing operation can be increased, so that problems such as video tailing and afterimages caused by insufficient writing voltage due to dynamic capacitance can be reduced. Furthermore, it is also effective to combine the AC drive and 120 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 120 Hz and setting the frequency of the AC drive to an integer multiple or an integer fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), the flicker that appears due to the AC drive can be reduced to a level that is not perceptible to the human eye.

n=3,m=1、すなわち変換比(n/m)が3(図68のn=3,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1/3倍した期間が経過した時点である。
When n=3, m=1, that is, when the conversion ratio (n/m) is 3 (where n=3, m=1 in FIG. 68), the operation in the first step is as follows. First, when k=1, in step 1, the display timing of the first interpolated image for the first basic image is determined. The display timing of the first interpolated image is determined by multiplying the period of the input image data by k (m
/n), i.e., 1/3, of the period has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether the coefficient k (m/n) used to determine the display timing of the first interpolated image is an integer. Here, the coefficient k (m/n) is 1/3, so it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数1/3をx
+y/nの形に変換する。係数1/3の場合は、x=0,y=1である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち1/3倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, an image to be used as the first interpolated image is determined. To do this, the coefficient 1/3 is subtracted from x
+y/n. In the case of the coefficient 1/3, x=0, y=1. If the first interpolated image is an intermediate image obtained by motion compensation, the first interpolated image is converted to the (x+
1) That is, the intermediate image is obtained as an image corresponding to a movement of y/n times, i.e., 1/3 times, the movement of the image from the first basic image to the (x+2)th, i.e., the second basic image.
When the (x+1)th interpolated image is to be the same as the basic image, the (x+1)th, ie, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the above steps, the display timing of the first interpolated image and the image to be displayed as the first interpolated image can be determined. Next, in step 4, the target interpolated image is shifted from the first interpolated image to the second interpolated image. That is, k is changed from 1 to 2, and the process returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち2/3倍した期間が経過した時点である。
When k=2, the display timing of the second interpolated image for the first basic image is determined in step 1. The display timing of the second interpolated image is the point in time when a period equal to k(m/n) times, i.e., 2/3 times, the period of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether the coefficient k(m/n) used to determine the display timing of the second interpolated image is an integer. Here, the coefficient k(m/n) is 2/3, so it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第2の補間画像として用いる画像を決定する。そのために、係数2/3をx
+y/nの形に変換する。係数2/3の場合は、x=0,y=2である。そして、第2の
補間画像を動き補償によって求めた中間画像とする場合は、第2の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち2/3倍した動きに相当する画像として求めた中間画像とする。第2
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, the image to be used as the second interpolated image is determined. To do this, the coefficient 2/3 is subtracted from x
+y/n. In the case of the coefficient 2/3, x=0, y=2. If the second interpolated image is an intermediate image obtained by motion compensation, the second interpolated image is converted to the (x+
1) That is, the intermediate image is obtained as an image corresponding to a movement of y/n times, i.e., 2/3 times, the movement of the image from the first basic image to the (x+2)th, i.e., the second basic image.
When the (x+1)th interpolated image is to be the same as the basic image, the (x+1)th, ie, the first basic image can be used.

ここまでの手順により、第2の補間画像の表示タイミングと、第2の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第2の補
間画像から第3の補間画像へ移す。すなわち、kを2から3に変更し、手順1に戻る。
By the above steps, the display timing of the second interpolated image and the image to be displayed as the second interpolated image can be determined. Next, in step 4, the target interpolated image is moved from the second interpolated image to the third interpolated image. That is, k is changed from 2 to 3, and the process returns to step 1.

k=3のとき、手順1では、第1の基本画像に対する第3の補間画像の表示タイミングを
決定する。第3の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち1倍した期間が経過した時点である。
When k=3, the display timing of the third interpolated image for the first basic image is determined in step 1. The display timing of the third interpolated image is the point in time when a period equal to k (m/n) times the period of the input image data, i.e., 1 times, has elapsed since the first basic image was displayed.

次に、手順2では、第3の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第3の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether the coefficient k(m/n) used to determine the display timing of the third interpolation image is an integer. Here, the coefficient k(m/n) is 1, so it is an integer. Therefore, at the display timing of the third interpolation image, the (k(m/n)+1)th basic image, i.e., the second basic image, is displayed, and the first step is completed.

すなわち、変換比が3(n/m=3)である場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/3倍で
あることを特徴とする。
That is, when the conversion ratio is 3 (n/m=3),
The kth image is a base image,
The k+1th image is an interpolated image,
The k+2th image is an interpolated image,
The (k+3)th image is a basic image, and is characterized in that the image display period is 1/3 times the period of the input image data.

具体的な表現としては、変換比が3(n/m=3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の1/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/3倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像から前記第i+1の画像までの動きを2/3倍し
た動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
Specifically, when the conversion ratio is 3 (n/m=3),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
A method for driving a display device that sequentially displays an image (k+3) at an interval that is 1/3 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying by 1/3 the movement from the i image data to the i+1 image data;
The k+2 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i image to the i+1 image by 2/3;
The k+3rd image is displayed according to the i+1st image data.

さらに別の具体的な表現としては、変換比が3(n/m=3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の1/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As another specific expression, when the conversion ratio is 3 (n/m=3),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
A method for driving a display device that sequentially displays an image (k+3) at an interval that is 1/3 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The (k+1)th image is displayed according to the ith image data;
The k+2 image is displayed according to the i image data;
The k+3rd image is displayed according to the i+1st image data.

ここで、変換比が3である場合は、変換比が3より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が3である場合は、変換比が3より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, a conversion ratio of 3 has the advantage of being able to improve the quality of moving images compared to a conversion ratio smaller than 3. Furthermore, a conversion ratio of 3 has the advantage of being able to reduce power consumption and manufacturing costs compared to a conversion ratio larger than 3.

具体的には、変換比が3である場合は、3倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは180Hz(180Hz駆動)であ
る。そして、ひとつの入力画像に対し、画像を3回連続して表示することになる。このと
き、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表
示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシ
タンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に
対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と180Hz
駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を180H
zとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、45Hz、9
0Hz、180Hz、360Hz等)とすることによって、交流駆動によって現れるフリ
ッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 3, it is also called triple-speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 180 Hz (180 Hz drive). For one input image, the image is displayed three times in succession. In this case, if the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved. Furthermore, if the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, resulting in a particularly significant improvement in image quality against problems such as trailing and afterimages in moving images. Furthermore, the AC drive of the liquid crystal display device and the 180 Hz drive are
It is also effective to combine driving. That is, the driving frequency of the liquid crystal display device is 180H
z, and the frequency of the AC drive is an integer multiple or an integer fraction of that (for example, 45 Hz, 9
By setting the frequency to a value that is not noticeable to the human eye, flicker that occurs due to AC driving can be reduced to a level that is not noticeable to the human eye.

n=3,m=2、すなわち変換比(n/m)が3/2(図68のn=3,m=2の箇所)
の場合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1
では、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間
画像の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk
(m/n)倍すなわち2/3倍した期間が経過した時点である。
n=3, m=2, i.e., the conversion ratio (n/m) is 3/2 (n=3, m=2 in FIG. 68)
In the case of k=1, the operation in the first step is as follows.
Then, the display timing of the first interpolated image for the first basic image is determined. The display timing of the first interpolated image is determined by multiplying the period of the input image data by k after the first basic image is displayed.
This is the point in time when a period equal to (m/n), or 2/3, has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether the coefficient k (m/n) used to determine the display timing of the first interpolated image is an integer. Here, the coefficient k (m/n) is 2/3, so it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数2/3をx
+y/nの形に変換する。係数2/3の場合は、x=0,y=2である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち2/3倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, an image to be used as the first interpolated image is determined. To do this, the coefficient 2/3 is subtracted from x
+y/n. In the case of the coefficient 2/3, x=0, y=2. If the first interpolated image is an intermediate image obtained by motion compensation, the first interpolated image is converted to the (x+
1) That is, the intermediate image is obtained as an image corresponding to a movement of y/n times, i.e., 2/3 times, the movement of the image from the first basic image to the (x+2)th, i.e., the second basic image.
When the (x+1)th interpolated image is to be the same as the basic image, the (x+1)th, ie, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the above steps, the display timing of the first interpolated image and the image to be displayed as the first interpolated image can be determined. Next, in step 4, the target interpolated image is shifted from the first interpolated image to the second interpolated image. That is, k is changed from 1 to 2, and the process returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち4/3倍した期間が経過した時点である。
When k=2, the display timing of the second interpolated image for the first basic image is determined in step 1. The display timing of the second interpolated image is the point in time when a period equal to k(m/n) times, i.e., 4/3 times, the period of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は4/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether the coefficient k(m/n) used to determine the display timing of the second interpolated image is an integer. Here, the coefficient k(m/n) is 4/3, so it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第2の補間画像として用いる画像を決定する。そのために、係数4/3をx
+y/nの形に変換する。係数4/3の場合は、x=1,y=1である。そして、第2の
補間画像を動き補償によって求めた中間画像とする場合は、第2の補間画像は、第(x+
1)すなわち第2の基本画像から第(x+2)すなわち第3の基本画像までの画像の動き
をy/n倍すなわち1/3倍した動きに相当する画像として求めた中間画像とする。第2
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第2の基本画像を
用いることができる。
In step 3, the image to be used as the second interpolated image is determined. To do this, the coefficient 4/3 is subtracted from x
+y/n. In the case of the coefficient 4/3, x=1, y=1. If the second interpolated image is an intermediate image obtained by motion compensation, the second interpolated image is converted to the (x+
1) That is, the intermediate image is obtained as an image corresponding to a movement of y/n times, i.e., 1/3 times, the movement of the image from the second basic image to the (x+2)th, i.e., the third basic image.
When the (x+1)th interpolated image is to be the same as the basic image, the (x+1)th, ie, second basic image can be used.

ここまでの手順により、第2の補間画像の表示タイミングと、第2の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第2の補
間画像から第3の補間画像へ移す。すなわち、kを2から3に変更し、手順1に戻る。
By the above steps, the display timing of the second interpolated image and the image to be displayed as the second interpolated image can be determined. Next, in step 4, the target interpolated image is moved from the second interpolated image to the third interpolated image. That is, k is changed from 2 to 3, and the process returns to step 1.

k=3のとき、手順1では、第1の基本画像に対する第3の補間画像の表示タイミングを
決定する。第3の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち2倍した期間が経過した時点である。
When k=3, the display timing of the third interpolated image for the first basic image is determined in step 1. The display timing of the third interpolated image is the point in time when a period equal to k (m/n) times, i.e., twice, the period of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第3の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2であるので、整数であ
る。したがって、第3の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第3の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether the coefficient k(m/n) used to determine the display timing of the third interpolation image is an integer. Here, the coefficient k(m/n) is 2, so it is an integer. Therefore, at the display timing of the third interpolation image, the (k(m/n)+1)th basic image, i.e., the third basic image, is displayed, and the first step is completed.

すなわち、変換比が3/2(n/m=3/2)である場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は基本画像であり、画像表示周期は、入力画像データの周期の2/3倍で
あることを特徴とする。
That is, when the conversion ratio is 3/2 (n/m=3/2),
The kth image is a base image,
The k+1th image is an interpolated image,
The k+2th image is an interpolated image,
The (k+3)th image is a basic image, and is characterized in that the image display period is 2/3 times the period of the input image data.

具体的な表現としては、変換比が3/2(n/m=3/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の2/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を2/3倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像から前記第i+2の画像までの動きを1/3
倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
Specifically, when the conversion ratio is 3/2 (n/m=3/2),
The i-th (i is a positive integer) image data;
The (i+1)th image data;
The (i+2)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
A method for driving a display device that sequentially displays an image (k+3) at an interval that is 2/3 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying by 2/3 the movement from the i image data to the i+1 image data;
The k+2 image is a motion of 1/3 from the i+1 image to the i+2 image.
The image data is displayed according to the multiplied movement.
The k+3 image is displayed according to the i+2 image data.

さらに別の具体的な表現としては、変換比が3/2(n/m=3/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の2/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
As another specific expression, when the conversion ratio is 3/2 (n/m=3/2),
The i-th (i is a positive integer) image data;
The (i+1)th image data;
The (i+2)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
A method for driving a display device that sequentially displays an image (k+3) at an interval that is 2/3 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The (k+1)th image is displayed according to the ith image data;
the k+2 image is displayed according to the i+1 image data;
The k+3 image is displayed according to the i+2 image data.

ここで、変換比が3/2である場合は、変換比が3/2より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が3/2である場合は、変換比が3/
2より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 3/2, there is an advantage that the quality of the moving image can be improved compared to when the conversion ratio is smaller than 3/2.
This has the advantage that power consumption and manufacturing costs can be reduced compared to when the number of inputs is greater than two.

具体的には、変換比が3/2である場合は、3/2倍速駆動または1.5倍速駆動とも呼
ばれる。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは90
Hz(90Hz駆動)である。そして、2つの入力画像に対し、画像を3回連続して表示
することになる。このとき、補間画像が動き補償によって求められた中間画像である場合
は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが
可能である。特に、120Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆
動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動作
周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減でき
る。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナ
ミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、
残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆
動と90Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波
数を90Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、3
0Hz、45Hz、90Hz、180Hz等)とすることによって、交流駆動によって現
れるフリッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 3/2, it is also called 3/2-times speed drive or 1.5-times speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 90
Hz (90 Hz drive). For two input images, the image is displayed three times in succession. In this case, if the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved. In particular, compared with driving methods with high driving frequencies such as 120 Hz drive (double speed drive) and 180 Hz drive (triple speed drive), the operating frequency of the circuit that obtains the intermediate image by motion compensation can be reduced, allowing the use of inexpensive circuits and reducing manufacturing costs and power consumption. Furthermore, if the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, and therefore trailing of moving images,
This brings about a particularly remarkable effect of improving image quality with respect to defects such as residual images. Furthermore, it is also effective to combine the AC drive and 90 Hz drive of the liquid crystal display device. That is, while the drive frequency of the liquid crystal display device is set to 90 Hz, the AC drive frequency is set to an integer multiple or an integer fraction of that frequency (for example, 3
By setting the frequency to a value that is not noticeable to the human eye, flicker that occurs due to AC driving can be reduced to a level that is not noticeable to the human eye.

上記以外の正の整数nおよびmについては手順の詳細は省略するが、第1のステップにお
けるフレームレート変換の手順にしたがうことで、変換比は任意の有理数(n/m)とし
て設定することができる。なお、正の整数nおよびmの組み合わせのうち、変換比(n/
m)が約分できる組み合わせについては、約分した後の変換比と同様に取り扱うことがで
きる。
For positive integers n and m other than those mentioned above, the details of the procedure are omitted, but by following the procedure of frame rate conversion in the first step, the conversion ratio can be set as an arbitrary rational number (n/m).
For combinations in which m) can be reduced, the conversion ratios can be treated in the same way as the conversion ratios after reduction.

たとえば、n=4,m=1、すなわち変換比(n/m)が4(図68のn=4,m=1の
箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/4倍で
あることを特徴とする。
For example, when n=4, m=1, that is, the conversion ratio (n/m) is 4 (where n=4, m=1 in FIG. 68),
The kth image is a base image,
The k+1th image is an interpolated image,
The k+2th image is an interpolated image,
The k+3th image is an interpolated image,
The (k+4)th image is a basic image, and is characterized in that the image display period is 1/4 times the period of the input image data.

さらに具体的な表現としては、変換比が4(n/m=4)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の1/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/4倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/2倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を3/4倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
More specifically, when the conversion ratio is 4 (n/m=4),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
A method for driving a display device that sequentially displays an image (k+4) at an interval of 1/4 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i image data to the i+1 image data by 1/4;
The k+2 image is displayed according to image data corresponding to a movement obtained by multiplying by half the movement from the i image data to the i+1 image data;
The k+3 image is displayed according to image data corresponding to a movement obtained by multiplying by 3/4 the movement from the i image data to the i+1 image data;
The k+4th image is displayed according to the i+1th image data.

さらに別の具体的な表現としては、変換比が4(n/m=4)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の1/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As another specific expression, when the conversion ratio is 4 (n/m=4),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
A method for driving a display device that sequentially displays an image (k+4) at an interval of 1/4 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The (k+1)th image is displayed according to the ith image data;
The k+2 image is displayed according to the i image data;
The (k+3) image is displayed according to the i image data;
The k+4th image is displayed according to the i+1th image data.

ここで、変換比が4である場合は、変換比が4より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が4である場合は、変換比が4より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, a conversion ratio of 4 has the advantage of being able to improve the quality of moving images compared to a conversion ratio smaller than 4. Furthermore, a conversion ratio of 4 has the advantage of being able to reduce power consumption and manufacturing costs compared to a conversion ratio larger than 4.

具体的には、変換比が4である場合は、4倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは240Hz(240Hz駆動)であ
る。そして、1つの入力画像に対し、画像を4回連続して表示することになる。このとき
、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。特に、120
Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆動周波数の小さな駆動方法
と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用い
ることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に
向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示
装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避で
きるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さら
に、液晶表示装置の交流駆動と240Hz駆動を組み合わせるのも効果的である。すなわ
ち、液晶表示装置の駆動周波数を240Hzとしつつ、交流駆動の周波数をその整数倍ま
たは整数分の一(たとえば、30Hz、40Hz、60Hz、120Hz等)とすること
によって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減する
ことができる。
Specifically, when the conversion ratio is 4, it is also called quadruple speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 240 Hz (240 Hz drive). Then, for one input image, the image is displayed four times in succession. In this case, if the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved. In particular, when the input frame rate is 60 Hz, the display frame rate is 240 Hz (240 Hz drive). Then, for one input image, the image is displayed four times in succession. In this case, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved.
Compared with driving methods with small driving frequencies such as 180Hz driving (double speed driving) and 180Hz driving (triple speed driving), intermediate images obtained by more accurate motion compensation can be used as interpolated images, making the motion of the moving image smoother and significantly improving the quality of the moving image. Furthermore, when the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, resulting in a particularly significant improvement in image quality against problems such as trailing and afterimages in moving images. Furthermore, it is also effective to combine the AC driving and 240Hz driving of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 240Hz and setting the frequency of the AC driving to an integer multiple or an integer fraction of that frequency (for example, 30Hz, 40Hz, 60Hz, 120Hz, etc.), the flicker caused by the AC driving can be reduced to a level that is not perceptible to the human eye.

さらに、たとえば、n=4,m=3、すなわち変換比(n/m)が4/3(図68のn=
4,m=3の箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は基本画像であり、画像表示周期は、入力画像データの周期の3/4倍で
あることを特徴とする。
Furthermore, for example, n=4, m=3, that is, the conversion ratio (n/m) is 4/3 (n=
4, m = 3),
The kth image is a base image,
The k+1th image is an interpolated image,
The k+2th image is an interpolated image,
The k+3th image is an interpolated image,
The (k+4)th image is a basic image, and is characterized in that the image display period is 3/4 times the period of the input image data.

さらに具体的な表現としては、変換比が4/3(n/m=4/3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、
第i+3の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の3/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を3/4倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像から前記第i+2の画像までの動きを1/2
倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像から前記第i+3の画像までの動きを1/4
倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第i+3の画像データにしたがって表示される
ことを特徴とする。
More specifically, when the conversion ratio is 4/3 (n/m=4/3),
The i-th (i is a positive integer) image data;
The (i+1)th image data;
The (i+2)th image data;
The (i+3)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
A method for driving a display device that sequentially displays an image (k+4) at an interval of 3/4 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying by 3/4 the movement from the i image data to the i+1 image data;
The k+2 image is a motion of 1/2 from the i+1 image to the i+2 image.
The image data is displayed according to the multiplied movement.
The k+3 image is a quarter of the movement from the i+2 image to the i+3 image.
The image data is displayed according to the multiplied movement.
The k+4th image is displayed according to the i+3rd image data.

さらに別の具体的な表現としては、変換比が4/3(n/m=4/3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、
第i+3の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の3/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像データにしたがって表示され、
前記第k+4の画像は、前記第i+3の画像データにしたがって表示される
ことを特徴とする。
As another specific expression, when the conversion ratio is 4/3 (n/m=4/3),
The i-th (i is a positive integer) image data;
The (i+1)th image data;
The (i+2)th image data;
The (i+3)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
A method for driving a display device that sequentially displays an image (k+4) at an interval of 3/4 times the period of input image data, comprising:
The kth image is displayed according to the ith image data;
The (k+1)th image is displayed according to the ith image data;
the k+2 image is displayed according to the i+1 image data;
The (k+3) image is displayed according to the (i+2) image data;
The k+4th image is displayed according to the i+3rd image data.

ここで、変換比が4/3である場合は、変換比が4/3より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が4/3である場合は、変換比が4/
3より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 4/3, there is an advantage that the quality of the moving image can be improved compared to when the conversion ratio is smaller than 4/3.
This has the advantage that power consumption and manufacturing costs can be reduced compared to when the number of inputs is greater than three.

具体的には、変換比が4/3である場合は、4/3倍速駆動または1.25倍速駆動とも
呼ばれる。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは8
0Hz(80Hz駆動)である。そして、3つの入力画像に対し、画像を4回連続して表
示することになる。このとき、補間画像が動き補償によって求められた中間画像である場
合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させること
が可能である。特に、120Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の
駆動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動
作周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減で
きる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイ
ナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き
、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流
駆動と80Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周
波数を80Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、
40Hz、80Hz、160Hz、240Hz等)とすることによって、交流駆動によっ
て現れるフリッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 4/3, it is also called 4/3-times speed drive or 1.25-times speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 8
0 Hz (80 Hz drive). For three input images, the image is displayed four times in succession. In this case, if the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved. In particular, compared with driving methods with high driving frequencies such as 120 Hz drive (double speed drive) and 180 Hz drive (triple speed drive), the operating frequency of the circuit that obtains the intermediate image by motion compensation can be reduced, so that an inexpensive circuit can be used and manufacturing costs and power consumption can be reduced. Furthermore, if the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, resulting in a particularly significant improvement in image quality against problems such as video tailing and afterimages. Furthermore, it is also effective to combine the AC drive and 80 Hz drive of the liquid crystal display device. That is, while the drive frequency of the liquid crystal display device is 80 Hz, the frequency of the AC drive can be set to an integer multiple or an integer fraction of that (for example,
By setting the frequency to a value that is not noticeable to the human eye, it is possible to reduce flicker that occurs due to AC driving.

さらに、たとえば、n=5,m=1、すなわち変換比(n/m)が5(図68のn=5,
m=1の箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は補間画像であり、
第k+5の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/5倍で
あることを特徴とする。
Furthermore, for example, n=5, m=1, that is, the conversion ratio (n/m) is 5 (n=5 in FIG. 68,
In the case of m = 1,
The kth image is a base image,
The k+1th image is an interpolated image,
The k+2th image is an interpolated image,
The k+3th image is an interpolated image,
The k+4th image is an interpolated image,
The (k+5)th image is a basic image, and is characterized in that the image display period is 1/5 times the period of the input image data.

さらに具体的な表現としては、変換比が5(n/m=5)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/5倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を2/5倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を3/5倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を4/5倍した動きに相当する画像データにしたがって表示され、
前記第k+5の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
More specifically, when the conversion ratio is 5 (n/m=5),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
The k+4th image;
A method for driving a display device that sequentially displays an image (a) and an image (b) at an interval that is 1/5 times the period of input image data, the method comprising the steps of:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i image data to the i+1 image data by 1/5;
The k+2 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i image data to the i+1 image data by 2/5;
The k+3 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i image data to the i+1 image data by 3/5;
The k+4th image is displayed according to image data corresponding to a movement obtained by multiplying by 4/5 the movement from the ith image data to the i+1th image data;
The k+5th image is displayed according to the i+1th image data.

さらに別の具体的な表現としては、変換比が5(n/m=5)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データにしたがって表示され、
前記第k+4の画像は、前記第iの画像データにしたがって表示され、
前記第k+5の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As another specific expression, when the conversion ratio is 5 (n/m=5),
The i-th (i is a positive integer) image data;
The (i+1)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
The k+4th image;
A method for driving a display device that sequentially displays an image (a) and an image (b) at an interval that is 1/5 times the period of input image data, the method comprising the steps of:
The kth image is displayed according to the ith image data;
The (k+1)th image is displayed according to the ith image data;
The k+2 image is displayed according to the i image data;
The (k+3) image is displayed according to the i image data;
The k+4th image is displayed according to the i image data;
The k+5th image is displayed according to the i+1th image data.

ここで、変換比が5である場合は、変換比が5より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が5である場合は、変換比が5より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, a conversion ratio of 5 has the advantage of being able to improve the quality of moving images compared to a conversion ratio of less than 5. Furthermore, a conversion ratio of 5 has the advantage of being able to reduce power consumption and manufacturing costs compared to a conversion ratio of more than 5.

具体的には、変換比が5である場合は、5倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは300Hz(300Hz駆動)であ
る。そして、1つの入力画像に対し、画像を5回連続して表示することになる。このとき
、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。特に、120
Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆動周波数の小さな駆動方法
と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用い
ることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に
向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示
装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避で
きるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さら
に、液晶表示装置の交流駆動と300Hz駆動を組み合わせるのも効果的である。すなわ
ち、液晶表示装置の駆動周波数を300Hzとしつつ、交流駆動の周波数をその整数倍ま
たは整数分の一(たとえば、30Hz、50Hz、60Hz、100Hz等)とすること
によって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減する
ことができる。
Specifically, when the conversion ratio is 5, it is also called 5x speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 300 Hz (300 Hz drive). Then, for one input image, the image is displayed five times in succession. In this case, if the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved. In particular, when the input frame rate is 60 Hz, the display frame rate is 300 Hz (300 Hz drive). Then, for one input image, the image is displayed five times in succession. In this case, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved.
Compared with driving methods with small driving frequencies such as 180Hz driving (double speed driving) and 180Hz driving (triple speed driving), intermediate images obtained by more accurate motion compensation can be used as interpolated images, making the motion of the moving image smoother and significantly improving the quality of the moving image. Furthermore, when the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, resulting in a particularly significant improvement in image quality against problems such as trailing and afterimages in moving images. Furthermore, it is also effective to combine the AC driving and 300Hz driving of the liquid crystal display device. That is, by setting the driving frequency of the liquid crystal display device to 300Hz and setting the frequency of the AC driving to an integer multiple or an integer fraction of that frequency (for example, 30Hz, 50Hz, 60Hz, 100Hz, etc.), the flicker caused by the AC driving can be reduced to a level that is not perceptible to the human eye.

さらに、たとえば、n=5,m=2、すなわち変換比(n/m)が5/2(図68のn=
5,m=2の箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は補間画像であり、
第k+5の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/5倍で
あることを特徴とする。
Furthermore, for example, n=5, m=2, that is, the conversion ratio (n/m) is 5/2 (n=
5, m = 2),
The kth image is a base image,
The k+1th image is an interpolated image,
The k+2th image is an interpolated image,
The k+3th image is an interpolated image,
The k+4th image is an interpolated image,
The (k+5)th image is a basic image, and is characterized in that the image display period is 1/5 times the period of the input image data.

さらに具体的な表現としては、変換比が5/2(n/m=5/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を2/5倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を4/5倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データから前記第i+2の画像データまでの
動きを1/5倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データから前記第i+2の画像データまでの
動きを3/5倍した動きに相当する画像データにしたがって表示され、
前記第k+5の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
More specifically, when the conversion ratio is 5/2 (n/m=5/2),
The i-th (i is a positive integer) image data;
The (i+1)th image data;
The (i+2)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
The k+4th image;
A method for driving a display device that sequentially displays an image (a) and an image (b) at an interval that is 1/5 times the period of input image data, the method comprising the steps of:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i image data to the i+1 image data by 2/5;
The k+2 image is displayed according to image data corresponding to a movement obtained by multiplying by 4/5 the movement from the i image data to the i+1 image data;
The k+3 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i+1 image data to the i+2 image data by 1/5;
The k+4th image is displayed according to image data corresponding to a movement obtained by multiplying by 3/5 the movement from the i+1th image data to the i+2th image data;
The k+5th image is displayed according to the i+2th image data.

さらに別の具体的な表現としては、変換比が5/2(n/m=5/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+5の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
As another specific expression, when the conversion ratio is 5/2 (n/m=5/2),
The i-th (i is a positive integer) image data;
The (i+1)th image data;
The (i+2)th image data is input in sequence at a constant cycle as input image data,
A kth image (k is a positive integer),
The k+1th image;
The k+2th image;
The k+3th image;
The k+4th image;
A method for driving a display device that sequentially displays an image (a) and an image (b) at an interval that is 1/5 times the period of input image data, the method comprising the steps of:
The kth image is displayed according to the ith image data;
The (k+1)th image is displayed according to the ith image data;
The k+2 image is displayed according to the i image data;
the (k+3) image is displayed according to the (i+1) image data;
The (k+4)th image is displayed according to the (i+1)th image data;
The k+5th image is displayed according to the i+2th image data.

ここで、変換比が5/2である場合は、変換比が5/2より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が5/2である場合は、変換比が5よ
り大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, a conversion ratio of 5/2 has the advantage of being able to improve the quality of moving images compared to a conversion ratio smaller than 5/2. Furthermore, a conversion ratio of 5/2 has the advantage of being able to reduce power consumption and manufacturing costs compared to a conversion ratio larger than 5.

具体的には、変換比が5である場合は、5/2倍速駆動または2.5倍速駆動とも呼ばれ
る。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは150H
z(150Hz駆動)である。そして、2つの入力画像に対し、画像を5回連続して表示
することになる。このとき、補間画像が動き補償によって求められた中間画像である場合
は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが
可能である。特に、120Hz駆動(倍速駆動)等の駆動周波数の小さな駆動方法と比較
すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用いること
ができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に向上さ
せることが可能である。さらに、180Hz駆動(3倍速駆動)等の駆動周波数の大きな
駆動方法と比較すると、動き補償によって中間画像を求める回路の動作周波数を低減でき
るため、安価な回路が使用でき、製造コストおよび消費電力を低減できる。さらに、表示
装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタ
ンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対
し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と150Hz駆
動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を150Hz
としつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、30Hz、50
Hz、75Hz、150Hz等)とすることによって、交流駆動によって現れるフリッカ
を、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 5, it is also called 5/2x speed drive or 2.5x speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 150H.
z (150 Hz drive). For two input images, the image is displayed five times in succession. In this case, if the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be made smoother, and the quality of the moving image can be significantly improved. In particular, compared with a driving method with a low driving frequency such as 120 Hz drive (double speed drive), an intermediate image obtained by more accurate motion compensation can be used as an interpolated image, and the motion of the moving image can be made smoother, and the quality of the moving image can be significantly improved. Furthermore, compared with a driving method with a high driving frequency such as 180 Hz drive (triple speed drive), the operating frequency of the circuit for obtaining the intermediate image can be reduced by motion compensation, and therefore an inexpensive circuit can be used, and the manufacturing cost and power consumption can be reduced. Furthermore, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, and therefore the image quality can be improved significantly against obstacles such as trailing and afterimages in the moving image. Furthermore, it is also effective to combine the AC drive and 150 Hz drive of the liquid crystal display device. That is, when the drive frequency of the liquid crystal display device is set to 150 Hz,
While setting the frequency of the AC drive to an integer multiple or an integer fraction (for example, 30 Hz, 50
By setting the frequency to a desired frequency (such as 75 Hz, 150 Hz, etc.), flicker caused by AC driving can be reduced to a level that is not perceptible to the human eye.

このように、正の整数nおよびmを様々に設定することによって、変換比は任意の有理数
(n/m)として設定することができる。詳細な説明は省略するが、nが10以下の範囲
では、
n=1,m=1、すなわち変換比(n/m)=1(1倍速駆動、60Hz)、
n=2,m=1、すなわち変換比(n/m)=2(2倍速駆動、120Hz)、
n=3,m=1、すなわち変換比(n/m)=3(3倍速駆動、180Hz)、
n=3,m=2、すなわち変換比(n/m)=3/2(3/2倍速駆動、90Hz)、
n=4,m=1、すなわち変換比(n/m)=4(4倍速駆動、240Hz)、
n=4,m=3、すなわち変換比(n/m)=4/3(4/3倍速駆動、80Hz)、
n=5,m=1、すなわち変換比(n/m)=5/1(5倍速駆動、300Hz)、
n=5,m=2、すなわち変換比(n/m)=5/2(5/2倍速駆動、150Hz)、
n=5,m=3、すなわち変換比(n/m)=5/3(5/3倍速駆動、100Hz)、
n=5,m=4、すなわち変換比(n/m)=5/4(5/4倍速駆動、75Hz)、
n=6,m=1、すなわち変換比(n/m)=6(6倍速駆動、360Hz)、
n=6,m=5、すなわち変換比(n/m)=6/5(6/5倍速駆動、72Hz)、
n=7,m=1、すなわち変換比(n/m)=7(7倍速駆動、420Hz)、
n=7,m=2、すなわち変換比(n/m)=7/2(7/2倍速駆動、210Hz)、
n=7,m=3、すなわち変換比(n/m)=7/3(7/3倍速駆動、140Hz)、
n=7,m=4、すなわち変換比(n/m)=7/4(7/4倍速駆動、105Hz)、
n=7,m=5、すなわち変換比(n/m)=7/5(7/5倍速駆動、84Hz)、
n=7,m=6、すなわち変換比(n/m)=7/6(7/6倍速駆動、70Hz)、
n=8,m=1、すなわち変換比(n/m)=8(8倍速駆動、480Hz)、
n=8,m=3、すなわち変換比(n/m)=8/3(8/3倍速駆動、160Hz)、
n=8,m=5、すなわち変換比(n/m)=8/5(8/5倍速駆動、96Hz)、
n=8,m=7、すなわち変換比(n/m)=8/7(8/7倍速駆動、68.6Hz)

n=9,m=1、すなわち変換比(n/m)=9(9倍速駆動、540Hz)、
n=9,m=2、すなわち変換比(n/m)=9/2(9/2倍速駆動、270Hz)、
n=9,m=4、すなわち変換比(n/m)=9/4(9/4倍速駆動、135Hz)、
n=9,m=5、すなわち変換比(n/m)=9/5(9/5倍速駆動、108Hz)、
n=9,m=7、すなわち変換比(n/m)=9/7(9/7倍速駆動、77.1Hz)

n=9,m=8、すなわち変換比(n/m)=9/8(9/8倍速駆動、67.5Hz)

n=10,m=1、すなわち変換比(n/m)=10(10倍速駆動、600Hz)、
n=10,m=3、すなわち変換比(n/m)=10/3(10/3倍速駆動、200H
z)、
n=10,m=7、すなわち変換比(n/m)=10/7(10/7倍速駆動、85.7
Hz)、
n=10,m=9、すなわち変換比(n/m)=10/9(10/9倍速駆動、66.7
Hz)、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが60Hzで
あるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比を入力
フレームレートと積算した値が駆動周波数となる。
In this way, by setting the positive integers n and m in various ways, the conversion ratio can be set as an arbitrary rational number (n/m). Although a detailed explanation is omitted, when n is in the range of 10 or less,
n = 1, m = 1, i.e., conversion ratio (n/m) = 1 (1x speed drive, 60 Hz),
n = 2, m = 1, i.e., conversion ratio (n/m) = 2 (2x speed drive, 120 Hz),
n = 3, m = 1, i.e., conversion ratio (n/m) = 3 (triple speed drive, 180 Hz),
n = 3, m = 2, that is, the conversion ratio (n/m) = 3/2 (3/2 times speed drive, 90 Hz),
n = 4, m = 1, i.e., conversion ratio (n/m) = 4 (4x speed drive, 240 Hz),
n = 4, m = 3, that is, the conversion ratio (n/m) = 4/3 (4/3 times speed drive, 80 Hz),
n = 5, m = 1, i.e., conversion ratio (n/m) = 5/1 (5x speed drive, 300 Hz),
n = 5, m = 2, i.e., conversion ratio (n/m) = 5/2 (5/2x speed drive, 150Hz),
n = 5, m = 3, that is, the conversion ratio (n/m) = 5/3 (5/3 times speed drive, 100 Hz),
n = 5, m = 4, i.e., conversion ratio (n/m) = 5/4 (5/4x speed drive, 75 Hz),
n = 6, m = 1, i.e., conversion ratio (n/m) = 6 (6x speed drive, 360 Hz),
n = 6, m = 5, i.e., conversion ratio (n/m) = 6/5 (6/5x speed drive, 72Hz),
n = 7, m = 1, i.e., conversion ratio (n/m) = 7 (7x speed drive, 420Hz),
n = 7, m = 2, i.e., conversion ratio (n/m) = 7/2 (7/2x speed drive, 210Hz),
n = 7, m = 3, that is, the conversion ratio (n/m) = 7/3 (7/3 times speed drive, 140 Hz),
n = 7, m = 4, i.e., conversion ratio (n/m) = 7/4 (7/4x speed drive, 105 Hz),
n = 7, m = 5, i.e., conversion ratio (n/m) = 7/5 (7/5x speed drive, 84Hz),
n = 7, m = 6, i.e., conversion ratio (n/m) = 7/6 (7/6x speed drive, 70Hz),
n = 8, m = 1, i.e., conversion ratio (n/m) = 8 (8x speed drive, 480 Hz),
n = 8, m = 3, that is, the conversion ratio (n/m) = 8/3 (8/3 times speed drive, 160 Hz),
n=8, m=5, i.e., conversion ratio (n/m)=8/5 (8/5x speed drive, 96Hz),
n = 8, m = 7, i.e., conversion ratio (n/m) = 8/7 (8/7x speed drive, 68.6Hz)
,
n = 9, m = 1, i.e., conversion ratio (n/m) = 9 (9x speed drive, 540 Hz),
n = 9, m = 2, i.e., conversion ratio (n/m) = 9/2 (9/2x speed drive, 270Hz),
n = 9, m = 4, i.e., conversion ratio (n/m) = 9/4 (9/4x speed drive, 135 Hz),
n = 9, m = 5, i.e., conversion ratio (n/m) = 9/5 (9/5x speed drive, 108Hz),
n = 9, m = 7, i.e., conversion ratio (n/m) = 9/7 (9/7x speed drive, 77.1Hz)
,
n = 9, m = 8, i.e., conversion ratio (n/m) = 9/8 (9/8x speed drive, 67.5Hz)
,
n = 10, m = 1, i.e., conversion ratio (n/m) = 10 (10x speed drive, 600 Hz),
n = 10, m = 3, that is, conversion ratio (n/m) = 10/3 (10/3x speed drive, 200H
z),
n = 10, m = 7, that is, the conversion ratio (n/m) = 10/7 (10/7 times speed drive, 85.7
Hz),
n = 10, m = 9, that is, the conversion ratio (n/m) = 10/9 (10/9 times speed drive, 66.7
Hz),
The above combinations are possible. Note that the frequency notation is an example when the input frame rate is 60 Hz, and for other input frame rates, the value obtained by multiplying the input frame rate by the respective conversion ratio becomes the drive frequency.

なお、nが10より大きい整数である場合については、具体的なnおよびmの数字は挙げ
ないが、様々なnおよびmに対し、この、第1のステップにおけるフレームレート変換の
手順が適用できることは明らかである。
In addition, in the case where n is an integer greater than 10, no specific values of n and m are given, but it is clear that the frame rate conversion procedure in the first step can be applied to various values of n and m.

なお、表示される画像のうち、入力される画像データに動き補償を行なうことなく表示で
きる画像がどの程度含まれているかによって、変換比を決定することができる。具体的に
は、mが小さいほど、入力される画像データに動き補償を行なうことなく表示できる画像
の割合は大きくなる。動き補償を行なう頻度が小さいと、動き補償を行なう回路の動作頻
度を減少させることができるため、消費電力を小さくでき、さらに、動き補償によってエ
ラーが含まれる画像(画像の動きを正確に反映していない中間画像)が作成されてしまう
可能性を低くすることができるため、画像の品質を向上させることができる。このような
変換比としては、nが10以下の範囲においては、たとえば、1,2,3,3/2,4,
5,5/2,6,7,7/2,8,9,9/2,10が挙げられる。このような変換比を
用いると、特に補間画像として動き補償によって求められた中間画像を用いる場合におい
て、画像の品質を高くすることができ、かつ、消費電力を低減することができる。なぜな
らば、mが2である場合は、入力される画像データに動き補償を行なうことなく表示でき
る画像の数が比較的多く(入力される画像データの総数に対して1/2だけ存在する)、
動き補償を行う頻度が減少するためである。さらに、mが1である場合は、入力される画
像データに動き補償を行なうことなく表示できる画像の数が多く(入力される画像データ
の総数に等しい)、動き補償を行うことがないためである。一方、mは大きいほど、精度
の高い動き補償によって作成された中間画像を用いることができるので、画像の動きをよ
り滑らかにできるという利点を有する。
The conversion ratio can be determined depending on the extent to which the images to be displayed are contained in the input image data that can be displayed without motion compensation. Specifically, the smaller m is, the greater the proportion of images that can be displayed in the input image data without motion compensation. If motion compensation is performed less frequently, the frequency of operation of the circuit that performs motion compensation can be reduced, thereby reducing power consumption, and further, the possibility of creating an image containing errors (an intermediate image that does not accurately reflect the motion of the image) can be reduced, thereby improving image quality. For example, when n is in the range of 10 or less, such conversion ratios include 1, 2, 3, 3/2, 4,
Examples of such a conversion ratio include 5, 5/2, 6, 7, 7/2, 8, 9, 9/2, and 10. By using such a conversion ratio, it is possible to improve the image quality and reduce power consumption, particularly when an intermediate image obtained by motion compensation is used as an interpolated image. This is because, when m is 2, the number of images that can be displayed without performing motion compensation on the input image data is relatively large (1/2 of the total number of input image data exists),
This is because the frequency of motion compensation is reduced. Furthermore, when m is 1, the number of images that can be displayed without performing motion compensation on the input image data is large (equal to the total number of input image data), and motion compensation is not performed. On the other hand, the larger m is, the more intermediate images created by highly accurate motion compensation can be used, which has the advantage of making image movement smoother.

なお、表示装置が液晶表示装置である場合は、液晶素子の応答時間にしたがって変換比を
決定することができる。ここでは、液晶素子の応答時間とは、液晶素子に印加する電圧を
変化させてから液晶素子が応答するまでの時間である。液晶素子の応答時間が、液晶素子
に印加する電圧の変化量によって異なる場合は、複数の代表的な電圧変化における応答時
間の平均値とすることができる。または、液晶素子の応答時間は、MPRT(Movin
g Picture Response Time)で定義されるものであってもよい。
そして、フレームレート変換によって、画像表示周期が液晶素子の応答時間に近くなるよ
うに、変換比を決定できる。具体的には、液晶素子の応答時間は、入力画像データの周期
と変換比の逆数を積算した値から、この値の半分程度の値までの時間であることが好まし
い。こうすることで、液晶素子の応答時間に合った画像表示周期とすることができるので
、画質を向上することができる。たとえば、液晶素子の応答時間が4ミリ秒以上8ミリ秒
以下の場合に、倍速駆動(120Hz駆動)とすることができる。これは、120Hz駆
動の画像表示周期が約8ミリ秒であり、120Hz駆動の画像表示周期の半分が約4ミリ
秒であることによる。同様に、たとえば、液晶素子の応答時間が3ミリ秒以上6ミリ秒以
下の場合に、3倍速駆動(180Hz駆動)とすることができ、液晶素子の応答時間が5
ミリ秒以上11ミリ秒以下の場合に、1.5倍速駆動(90Hz駆動)とすることができ
、液晶素子の応答時間が2ミリ秒以上4ミリ秒以下の場合に、4倍速駆動(240Hz駆
動)とすることができ、液晶素子の応答時間が6ミリ秒以上12ミリ秒以下の場合に、1
.25倍速駆動(80Hz駆動)とすることができる。なお、他の駆動周波数についても
同様である。
If the display device is a liquid crystal display device, the conversion ratio can be determined according to the response time of the liquid crystal element. Here, the response time of the liquid crystal element is the time from when the voltage applied to the liquid crystal element is changed until the liquid crystal element responds. If the response time of the liquid crystal element varies depending on the amount of change in the voltage applied to the liquid crystal element, the average response time for a number of representative voltage changes can be used. Alternatively, the response time of the liquid crystal element can be determined according to MPRT (Movin
The time may be defined in IEEE 802.11g Picture Response Time.
Then, the conversion ratio can be determined by frame rate conversion so that the image display period is close to the response time of the liquid crystal element. Specifically, it is preferable that the response time of the liquid crystal element is a time from a value obtained by multiplying the period of the input image data and the inverse of the conversion ratio to a value about half this value. In this way, the image display period can be set to match the response time of the liquid crystal element, so that the image quality can be improved. For example, when the response time of the liquid crystal element is 4 milliseconds or more and 8 milliseconds or less, double speed driving (120 Hz drive) can be used. This is because the image display period of the 120 Hz drive is about 8 milliseconds, and half of the image display period of the 120 Hz drive is about 4 milliseconds. Similarly, for example, when the response time of the liquid crystal element is 3 milliseconds or more and 6 milliseconds or less, triple speed driving (180 Hz drive) can be used, and the response time of the liquid crystal element can be set to 5 milliseconds or less.
When the response time of the liquid crystal element is between 2 milliseconds and 4 milliseconds, it can be driven at 1.5 times the normal speed (90 Hz drive). When the response time of the liquid crystal element is between 2 milliseconds and 4 milliseconds, it can be driven at 4 times the normal speed (240 Hz drive). When the response time of the liquid crystal element is between 6 milliseconds and 12 milliseconds, it can be driven at 1.5 times the normal speed (90 Hz drive).
25 times faster (80 Hz drive). The same applies to other drive frequencies.

なお、変換比は、動画の品質と、消費電力および製造コストのトレードオフによっても決
定することができる。つまり、変換比を大きくすることによって動画の品質を上げること
ができる一方で、変換比を小さくすることによって消費電力および製造コストを低減でき
る。すなわち、nが10以下の範囲における各々の変換比は、以下のような利点を有する
The conversion ratio can also be determined by a trade-off between the quality of the moving image and the power consumption and manufacturing costs. In other words, the quality of the moving image can be improved by increasing the conversion ratio, while the power consumption and manufacturing costs can be reduced by decreasing the conversion ratio. In other words, each conversion ratio in the range of n equal to or less than 10 has the following advantages.

変換比が1である場合は、変換比が1より小さい場合よりも動画の品質を向上でき、変換
比が1より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1倍程度である液晶表示装置に適用することで、画質を向上す
ることができる。
When the conversion ratio is 1, the quality of moving images can be improved compared to when the conversion ratio is smaller than 1, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 1. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1 time the period of the input image data, image quality can be improved.

変換比が2である場合は、変換比が2より小さい場合よりも動画の品質を向上でき、変換
比が2より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/2倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 2, the quality of moving images can be improved compared to when the conversion ratio is smaller than 2, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 2. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/2 the period of the input image data, image quality can be improved.

変換比が3である場合は、変換比が3より小さい場合よりも動画の品質を向上でき、変換
比が3より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/3倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 3, the quality of moving images can be improved compared to when the conversion ratio is smaller than 3, and the power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 3. Furthermore, since m is small, it is possible to obtain high image quality while reducing power consumption. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/3 times the period of the input image data, the image quality can be improved.

変換比が3/2である場合は、変換比が3/2より小さい場合よりも動画の品質を向上で
き、変換比が3/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/3倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 3/2, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 3/2, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 3/2. Furthermore, since m is small, it is possible to obtain high image quality while reducing power consumption. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 2/3 times the period of the input image data, the image quality can be improved.

変換比が4である場合は、変換比が4より小さい場合よりも動画の品質を向上でき、変換
比が4より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/4倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 4, the quality of moving images can be improved compared to when the conversion ratio is smaller than 4, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 4. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/4 times the period of the input image data, image quality can be improved.

変換比が4/3である場合は、変換比が4/3より小さい場合よりも動画の品質を向上で
き、変換比が4/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/4倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 4/3, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 4/3, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 4/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 3/4 times the period of the input image data, the image quality can be improved.

変換比が5である場合は、変換比が5より小さい場合よりも動画の品質を向上でき、変換
比が5より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/5倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 5, the quality of moving images can be improved compared to when the conversion ratio is smaller than 5, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 5. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/5 times the period of the input image data, image quality can be improved.

変換比が5/2である場合は、変換比が5/2より小さい場合よりも動画の品質を向上で
き、変換比が5/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/5倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 5/2, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 5/2, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 5/2. Furthermore, since m is small, it is possible to obtain high image quality while reducing power consumption. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 2/5 times the period of the input image data, the image quality can be improved.

変換比が5/3である場合は、変換比が5/3より小さい場合よりも動画の品質を向上で
き、変換比が5/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/5倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 5/3, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 5/3, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 5/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 3/5 times the period of the input image data, the image quality can be improved.

変換比が5/4である場合は、変換比が5/4より小さい場合よりも動画の品質を向上で
き、変換比が5/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/5倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 5/4, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 5/4, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 5/4. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 4/5 times the period of the input image data, the image quality can be improved.

変換比が6である場合は、変換比が6より小さい場合よりも動画の品質を向上でき、変換
比が6より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/6倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 6, the quality of moving images can be improved compared to when the conversion ratio is smaller than 6, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 6. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/6 the period of the input image data, image quality can be improved.

変換比が6/5である場合は、変換比が6/5より小さい場合よりも動画の品質を向上で
き、変換比が6/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/6倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 6/5, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 6/5, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 6/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 5/6 times the period of the input image data, the image quality can be improved.

変換比が7である場合は、変換比が7より小さい場合よりも動画の品質を向上でき、変換
比が7より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/7倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 7, the quality of moving images can be improved compared to when the conversion ratio is smaller than 7, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 7. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/7 times the period of the input image data, image quality can be improved.

変換比が7/2である場合は、変換比が7/2より小さい場合よりも動画の品質を向上で
き、変換比が7/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/7倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 7/2, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 7/2, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 7/2. Furthermore, since m is small, it is possible to obtain high image quality while reducing power consumption. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 2/7 times the period of the input image data, the image quality can be improved.

変換比が7/3である場合は、変換比が7/3より小さい場合よりも動画の品質を向上で
き、変換比が7/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/3, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 7/3, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 7/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 3/7 times the period of the input image data, the image quality can be improved.

変換比が7/4である場合は、変換比が7/4より小さい場合よりも動画の品質を向上で
き、変換比が7/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/4, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 7/4, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 7/4. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 4/7 times the period of the input image data, the image quality can be improved.

変換比が7/5である場合は、変換比が7/5より小さい場合よりも動画の品質を向上で
き、変換比が7/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/5, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 7/5, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 7/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 5/7 times the period of the input image data, the image quality can be improved.

変換比が7/6である場合は、変換比が7/6より小さい場合よりも動画の品質を向上で
き、変換比が7/6より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の6/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/6, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 7/6, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 7/6. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 6/7 times the period of the input image data, the image quality can be improved.

変換比が8である場合は、変換比が8より小さい場合よりも動画の品質を向上でき、変換
比が8より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/8倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 8, the quality of moving images can be improved compared to when the conversion ratio is smaller than 8, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 8. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/8 times the period of the input image data, image quality can be improved.

変換比が8/3である場合は、変換比が8/3より小さい場合よりも動画の品質を向上で
き、変換比が8/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/3, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 8/3, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 8/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 3/8 times the period of the input image data, the image quality can be improved.

変換比が8/5である場合は、変換比が8/5より小さい場合よりも動画の品質を向上で
き、変換比が8/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/5, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 8/5, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 8/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 5/8 times the period of the input image data, the image quality can be improved.

変換比が8/7である場合は、変換比が8/7より小さい場合よりも動画の品質を向上で
き、変換比が8/7より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の7/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/7, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 8/7, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 8/7. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 7/8 times the period of the input image data, the image quality can be improved.

変換比が9である場合は、変換比が9より小さい場合よりも動画の品質を向上でき、変換
比が9より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/9倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 9, the quality of moving images can be improved compared to when the conversion ratio is smaller than 9, and power consumption and manufacturing costs can be reduced compared to when the conversion ratio is larger than 9. Furthermore, since m is small, power consumption can be reduced while high image quality is obtained. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/9 times the period of the input image data, image quality can be improved.

変換比が9/2である場合は、変換比が9/2より小さい場合よりも動画の品質を向上で
き、変換比が9/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/9倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 9/2, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 9/2, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 9/2. Furthermore, since m is small, it is possible to obtain high image quality while reducing power consumption. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 2/9 times the period of the input image data, the image quality can be improved.

変換比が9/4である場合は、変換比が9/4より小さい場合よりも動画の品質を向上で
き、変換比が9/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/4, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 9/4, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 9/4. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 4/9 times the period of the input image data, the image quality can be improved.

変換比が9/5である場合は、変換比が9/5より小さい場合よりも動画の品質を向上で
き、変換比が9/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/5, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 9/5, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 9/5. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 5/9 times the period of the input image data, the image quality can be improved.

変換比が9/7である場合は、変換比が9/7より小さい場合よりも動画の品質を向上で
き、変換比が9/7より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の7/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/7, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 9/7, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 9/7. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 7/9 times the period of the input image data, the image quality can be improved.

変換比が9/8である場合は、変換比が9/8より小さい場合よりも動画の品質を向上で
き、変換比が9/8より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の8/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/8, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 9/8, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 9/8. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 8/9 times the period of the input image data, the image quality can be improved.

変換比が10である場合は、変換比が10より小さい場合よりも動画の品質を向上でき、
変換比が10より大きい場合よりも消費電力および製造コストを低減できる。さらに、m
が小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応
答時間が入力画像データの周期の1/10倍程度である液晶表示装置に適用することで、
画質を向上することができる。
When the conversion ratio is 10, the quality of the video can be improved more than when the conversion ratio is less than 10;
The power consumption and manufacturing cost can be reduced compared to the case where the conversion ratio is greater than 10.
Since the response time is small, it is possible to obtain high image quality while reducing power consumption. Furthermore, by applying the present invention to a liquid crystal display device in which the response time of the liquid crystal element is about 1/10 of the period of the input image data,
The image quality can be improved.

変換比が10/3である場合は、変換比が10/3より小さい場合よりも動画の品質を向
上でき、変換比が10/3より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の3/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/3, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 10/3, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 10/3. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 3/10 times the period of the input image data, the image quality can be improved.

変換比が10/7である場合は、変換比が10/7より小さい場合よりも動画の品質を向
上でき、変換比が10/7より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の7/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/7, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 10/7, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 10/7. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 7/10 times the period of the input image data, the image quality can be improved.

変換比が10/9である場合は、変換比が10/9より小さい場合よりも動画の品質を向
上でき、変換比が10/9より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の9/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/9, the quality of the moving image can be improved compared to when the conversion ratio is smaller than 10/9, and the power consumption and manufacturing cost can be reduced compared to when the conversion ratio is larger than 10/9. Furthermore, since m is large, the movement of the image can be made smoother. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 9/10 times the period of the input image data, the image quality can be improved.

なお、nが10より大きい範囲における各々の変換比においても、同様な利点を有するの
は明らかである。
It is apparent that the same advantages are obtained for each conversion ratio in the range where n is greater than 10.

次に、第2のステップとして、入力された画像データにしたがった画像または第1のステ
ップにおいて任意の有理数(n/m)倍にフレームレート変換された各々の画像(元画像
と呼ぶこととする)から、異なる複数の画像(サブ画像)を作成し、当該複数のサブ画像
を時間的に連続して提示する方法について説明する。こうすることによって、実際は複数
の画像を提示しているのにもかかわらず、見た目上、1つの元画像が表示されたように人
間の目に知覚させることもできる。
Next, in the second step, a method is described in which a plurality of different images (sub-images) are created from an image according to the input image data or each image (hereinafter referred to as an original image) whose frame rate has been converted by an arbitrary rational number (n/m) times in the first step, and the plurality of sub-images are presented in a time-series manner. By doing so, it is possible to make the human eye perceive as if a single original image were displayed, even though a plurality of images are actually presented.

なお、ここでは、1つの元画像から作成されたサブ画像のうち、先に表示されるサブ画像
を、第1のサブ画像と呼ぶこととする。ここで、第1のサブ画像を表示するタイミングは
、第1のステップで決められた元画像を表示するタイミングと同じであるとする。一方、
その後に表示されるサブ画像を、第2のサブ画像と呼ぶこととする。第2のサブ画像を表
示するタイミングは、第1のステップで決められた元画像を表示するタイミングに関わら
ず、任意に決めることができる。なお、実際に表示させる画像は、第2のステップにおけ
る方法により元画像から作成された画像である。なお、サブ画像を作成するための元画像
も、様々な画像を用いることができる。なお、サブ画像の数は2つに限定されず、2つよ
り大きくてもよい。第2のステップにおいては、サブ画像の数をJ個(Jは2以上の整数
)と表記する。このとき、第1のステップで決められた元画像を表示するタイミングと同
じタイミングで表示されるサブ画像を、第1のサブ画像と呼び、それ以降に続いて表示さ
れるサブ画像を、表示される順番にしたがって第2のサブ画像、第3のサブ画像、・・・
、第Jのサブ画像、と呼ぶこととする。
In this case, the sub-image that is displayed first among the sub-images created from one original image is called the first sub-image. Here, the timing of displaying the first sub-image is the same as the timing of displaying the original image determined in the first step.
The sub-image displayed thereafter is called the second sub-image. The timing of displaying the second sub-image can be determined arbitrarily, regardless of the timing of displaying the original image determined in the first step. The image actually displayed is an image created from the original image by the method in the second step. Various original images can also be used for creating the sub-image. The number of sub-images is not limited to two, and may be greater than two. In the second step, the number of sub-images is represented as J (J is an integer equal to or greater than 2). In this case, the sub-image displayed at the same timing as the timing of displaying the original image determined in the first step is called the first sub-image, and the sub-images displayed thereafter are called the second sub-image, the third sub-image, ... in the order of display.
, the Jth sub-image.

1つの元画像から複数のサブ画像を作成する方法としては、様々なものがあるが、主なも
のとしては次のような方法を挙げることができる。1つは、元画像をそのままサブ画像と
して用いる方法である。1つは、元画像の明るさを複数のサブ画像に分配する方法である
。1つは、動き補償によって求めた中間画像をサブ画像として用いる方法である。
There are various methods for creating multiple sub-images from one original image, but the main methods include the following. One is to use the original image as a sub-image as is. One is to distribute the brightness of the original image to multiple sub-images. One is to use intermediate images obtained by motion compensation as sub-images.

ここで、元画像の明るさを複数のサブ画像に分配する方法は、さらに複数の方法に分ける
ことができる。主なものとしては次のような方法を挙げることができる。1つは、少なく
とも1つのサブ画像を黒画像とする方法(黒挿入法と呼ぶこととする)である。1つは、
元画像の明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全て
のサブ画像のうち唯1つのサブ画像によって行なう方法(時分割階調制御法と呼ぶことと
する)である。1つは、一方のサブ画像を、元画像のガンマ値を変更した明るい画像とし
、他方のサブ画像を、元画像のガンマ値を変更した暗い画像とする方法(ガンマ補完法と
呼ぶこととする)である。
Here, the method of distributing the brightness of the original image to the multiple sub-images can be further divided into multiple methods. The main methods include the following. One is a method in which at least one sub-image is a black image (hereinafter referred to as a black insertion method). The other is
This method divides the brightness of the original image into multiple ranges, and when controlling the brightness in each range, it is done by using only one of all the sub-images (hereinafter referred to as the time-division gradation control method).One method is to make one sub-image a bright image obtained by changing the gamma value of the original image, and the other sub-image a dark image obtained by changing the gamma value of the original image (hereinafter referred to as the gamma complement method).

上に挙げたいくつかの方法を、それぞれ簡単に説明する。元画像をそのままサブ画像とし
て用いる方法は、第1のサブ画像として、元画像をそのまま用いる。さらに、第2のサブ
画像として、元画像をそのまま用いる。この方法を用いると、サブ画像を新たに作成する
回路を動作させることがない、または当該回路そのものを用いる必要がなくなるため、消
費電力および製造コストを低減することができる。特に、液晶表示装置においては、第1
のステップにおいて、動き補償によって求めた中間画像を補間画像としたフレームレート
変換を行なった後にこの方法を用いることが好ましい。なぜならば、動き補償によって求
めた中間画像を補間画像とすることで、動画の動きを滑らかにしつつ、同じ画像を繰り返
し表示することで、液晶素子のダイナミックキャパシタンスによる書き込み電圧不足に起
因する、動画の尾引き、残像等の障害を低減することができるからである。
Each of the above methods will be briefly explained. In the method of using the original image as the sub-image as is, the original image is used as is as the first sub-image. Furthermore, the original image is used as is as the second sub-image. When this method is used, it is not necessary to operate a circuit for newly creating a sub-image, or there is no need to use the circuit itself, so that it is possible to reduce power consumption and manufacturing costs. In particular, in a liquid crystal display device, the first
In step 3, it is preferable to use this method after performing frame rate conversion in which the intermediate image obtained by motion compensation is used as an interpolated image. This is because by using the intermediate image obtained by motion compensation as an interpolated image, it is possible to smooth the movement of the moving image while repeatedly displaying the same image, thereby reducing problems such as trailing and afterimages in the moving image caused by insufficient writing voltage due to the dynamic capacitance of the liquid crystal element.

次に、元画像の明るさを複数のサブ画像に分配する方法における、画像の明るさおよびサ
ブ画像が表示される期間の長さの設定方法について詳細に説明する。なお、Jはサブ画像
の数を表し、2以上の整数であるとする。小文字のjは大文字のJとは区別される。jは
1以上J以下の整数であるとする。
通常のホールド駆動における画素の明るさをL、元画像データの周期をT、
第jのサブ画像における画素の明るさをL、第jのサブ画像が表示される期間の長さを
、とすると、LとTについて積をとり、これのj=1からj=Jまでの総和(L
+L+・・・+L)が、LとTの積(LT)と等しくなっていること
(明るさが不変であること)が好ましい。さらに、Tの、j=1からj=Jまでの総和
(T+T+・・・+T)が、Tと等しくなっていること(元画像の表示周期が維持
されること)が好ましい。ここで、明るさが不変であり、かつ、元画像の表示周期が維持
されることを、サブ画像分配条件と呼ぶこととする。
Next, a detailed description will be given of a method for setting the brightness of an image and the length of the period during which the sub-images are displayed in a method for distributing the brightness of an original image to a plurality of sub-images. Note that J represents the number of sub-images and is an integer of 2 or more. The lowercase j is distinguished from the uppercase J. The integer j is 1 or more and J or less.
The pixel brightness in normal hold drive is L, the period of the original image data is T,
Let L j be the brightness of a pixel in the jth sub-image, and T j be the length of the period during which the jth sub-image is displayed. Then, the product of L j and T j is calculated, and the sum of these products from j=1 to j=J (L
It is preferable that Lj ( LT ) is equal to the product of L and T (LT), i.e., brightness is constant. Furthermore, it is preferable that the sum of Tj from j= 1 to j = J ( Tj ) is equal to T (the display cycle of the original image is maintained). Here, the condition that brightness is constant and the display cycle of the original image is maintained is referred to as the sub-image distribution condition.

元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法は、少なくとも1つの
サブ画像を黒画像とする方法である。こうすることによって、表示方法を擬似的にインパ
ルス型とすることができるため、表示方法がホールド型であることに起因する動画の品質
の低下を防ぐことができる。ここで、黒画像の挿入に伴う、表示画像の明るさの低下を防
ぐために、サブ画像分配条件に従うことが好ましい。しかし、表示画像の明るさの低下が
許容できるような状況(周囲が暗い等)である場合、ユーザによって表示画像の明るさの
低下が許容する設定になっている場合などであれば、サブ画像分配条件に従わなくてもよ
い。たとえば、1つのサブ画像は元画像と同じものとし、他のサブ画像を黒画像としても
よい。この場合は、サブ画像分配条件にしたがったときと比べて、消費電力を低減できる
。さらに、液晶表示装置においては、一方のサブ画像を、明るさの最大値に制限をつけず
に元画像の全体的な明るさを大きくしたものとするとき、バックライトの明るさを大きく
することで、サブ画像分配条件を実現してもよい。この場合は、画素に書き込む電圧値を
制御することなく、サブ画像分配条件を満足することができるため、画像処理回路の動作
を省略でき、消費電力を低減できる。
Among the methods of distributing the brightness of an original image to a plurality of sub-images, the black insertion method is a method in which at least one sub-image is a black image. This allows the display method to be a pseudo-impulse type, and thus prevents the quality of the moving image from deteriorating due to the display method being a hold type. Here, in order to prevent the brightness of the display image from decreasing due to the insertion of a black image, it is preferable to follow the sub-image distribution conditions. However, in a situation in which the decrease in brightness of the display image is acceptable (such as when the surroundings are dark), or in a case in which the user has set the display image to allow the decrease in brightness, the sub-image distribution conditions do not need to be followed. For example, one sub-image may be the same as the original image, and the other sub-image may be a black image. In this case, power consumption can be reduced compared to when the sub-image distribution conditions are followed. Furthermore, in a liquid crystal display device, when one sub-image is one in which the overall brightness of the original image is increased without limiting the maximum brightness, the brightness of the backlight may be increased to realize the sub-image distribution conditions. In this case, the sub-image distribution conditions can be satisfied without controlling the voltage value written to the pixel, so that the operation of the image processing circuit can be omitted and power consumption can be reduced.

なお、黒挿入法は、いずれか1つのサブ画像において、全ての画素のLを0とすること
を特徴とする。こうすることにより、表示方法を擬似的にインパルス型とすることができ
るため、表示方法がホールド型であることに起因する動画の品質の低下を防ぐことができ
る。
The black insertion method is characterized in that in any one of the sub-images, Lj of all pixels is set to 0. In this way, the display method can be made pseudo-impulse type, and therefore degradation of moving image quality caused by the display method being a hold type can be prevented.

元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法は、元画像の
明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全てのサブ画
像のうち唯1つのサブ画像によって行なう方法である。こうすることによって、明るさを
低下させることなく、表示方法を擬似的にインパルス型とすることができるため、表示方
法がホールド型であることに起因する動画の品質の低下を防ぐことができる。
Among the methods of distributing the brightness of an original image to multiple sub-images, the time-division grayscale control method divides the brightness of the original image into multiple ranges, and when controlling the brightness in each range, it is performed by using only one of all the sub-images. By doing so, the display method can be made pseudo-impulse type without reducing the brightness, and therefore it is possible to prevent the deterioration of the quality of the moving image caused by the display method being a hold type.

元画像の明るさを複数の範囲に分割する方法としては、明るさの最大値(Lmax)を、
サブ画像の数だけ分割する方法がある。これは、たとえば、0からLmaxまでの明るさ
が256段階(階調0から階調255)で調節できる表示装置において、サブ画像の数を
2としたとき、階調0から階調127までを表示するときは、一方のサブ画像の明るさを
階調0から階調255の範囲で調節する一方で、他方のサブ画像の明るさを階調0とし、
階調128から階調255までを表示するときは、一方のサブ画像の明るさを階調255
とする一方で、他方のサブ画像の明るさを階調0から階調255の範囲で調節する方法で
ある。こうすることによって、元画像が表示されたように人間の目に知覚させることがで
き、かつ、擬似的にインパルス型とすることができるので、ホールド型であることに起因
する動画の品質の低下を防ぐことができる。なお、サブ画像の数は2より大きくてもよい
。たとえば、サブ画像の数を3としたときは、元画像の明るさの段階(階調0から階調2
55)を、3つに分割する。なお、元画像の明るさの段階の数とサブ画像の数によっては
、明るさの段階の数がサブ画像の数で割り切れない場合もあるが、分割後のそれぞれの明
るさの範囲に含まれる明るさの段階の数は、ちょうど同じでなくても、適宜振り分ければ
よい。
As a method for dividing the brightness of the original image into multiple ranges, the maximum brightness value (L max ) is expressed as follows:
There is a method of dividing the image into as many sub-images as there are sub-images. For example, in a display device that can adjust the brightness from 0 to Lmax in 256 steps (gradation 0 to gradation 255), if the number of sub-images is two, when displaying gradations 0 to 127, the brightness of one sub-image is adjusted in the range of gradations 0 to 255, while the brightness of the other sub-image is set to gradation 0.
When displaying gradations from 128 to 255, the brightness of one of the sub-images is set to gradation 255.
This is a method of adjusting the brightness of the other sub-image in the range of gradation 0 to gradation 255. This allows the human eye to perceive the original image as being displayed, and also allows a pseudo impulse type display, thereby preventing a decrease in video quality due to the hold type. The number of sub-images may be greater than two. For example, when the number of sub-images is three, the brightness levels of the original image (gradation 0 to gradation 255) are adjusted.
55) is divided into three. Note that, depending on the number of brightness levels in the original image and the number of sub-images, the number of brightness levels may not be divisible by the number of sub-images, but the number of brightness levels included in each brightness range after division does not have to be exactly the same, as long as they are appropriately allocated.

なお、時分割階調制御法においても、サブ画像分配条件を満たすことによって、明るさの
低下などがおこらず、元画像と同様な画像を表示することができるため、好ましい。
In addition, the time division gray scale control method is also preferable because, by satisfying the sub-image distribution conditions, a decrease in brightness does not occur and an image similar to the original image can be displayed.

元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法は、一方のサブ画
像を、元画像のガンマ特性を変更した明るい画像とし、他方のサブ画像を、元画像のガン
マ特性を変更した暗い画像とする方法である。こうすることによって、明るさを低下させ
ることなく、表示方法を擬似的にインパルス型とすることができるため、表示方法がホー
ルド型であることに起因する動画の品質の低下を防ぐことができる。ここで、ガンマ特性
とは、明るさの段階(階調)に対する明るさの程度のことである。通常、ガンマ特性は線
形に近くなるように調整される。これは、明るさの段階である階調に対する明るさの変化
が比例するようにすれば、滑らかな階調を得ることができるからである。ガンマ補完法で
は、一方のサブ画像のガンマ特性を線形からずらして、中間の明るさ(中間調)の領域に
おいて、線形よりも明るくなるように調整する(中間調が本来よりも明るい画像となる)
。そして、他方のサブ画像のガンマ特性も線形からずらして、同じく中間調の領域におい
て、線形よりも暗くなるように調整する(中間調が本来よりも暗い画像となる)。ここで
、一方のサブ画像を線形より明るくした量と、他方のサブ画像を線形より暗くした量を、
全ての階調において概等しくすることが好ましい。こうすることで、元画像が表示された
ように人間の目に知覚させることができ、かつ、ホールド型であることに起因する動画の
品質の低下を防ぐことができる。なお、サブ画像の数は2より大きくてもよい。たとえば
、サブ画像の数を3としたときは、3つのサブ画像について、それぞれガンマ特性を調整
し、線形から明るくした量の合計と、線形から暗くした量の合計が概等しくなるようにす
ればよい。
Among the methods of distributing the brightness of an original image to multiple sub-images, the gamma complement method is a method in which one sub-image is a bright image obtained by modifying the gamma characteristics of the original image, and the other sub-image is a dark image obtained by modifying the gamma characteristics of the original image. This allows the display method to be pseudo-impulse type without reducing the brightness, thereby preventing the deterioration of video quality caused by the hold type display method. Here, the gamma characteristic refers to the degree of brightness relative to the brightness level (gradation). Usually, the gamma characteristic is adjusted to be close to linear. This is because smooth gradation can be obtained by making the change in brightness proportional to the gradation, which is the brightness level. In the gamma complement method, the gamma characteristic of one sub-image is shifted from linearity and adjusted to be brighter than linear in the area of intermediate brightness (midtone) (midtone becomes a brighter image than it should be).
The gamma characteristic of the other sub-image is also shifted from the linear characteristic, and adjusted so that it is darker than the linear characteristic in the midtone region (the midtones become darker than they should be). Here, the amount by which one sub-image is brighter than the linear characteristic and the amount by which the other sub-image is darker than the linear characteristic are calculated as follows:
It is preferable to make all gradations approximately equal. This allows the human eye to perceive the image as if it were the original image, and prevents degradation of moving image quality due to the hold type. The number of sub-images may be greater than two. For example, when the number of sub-images is three, the gamma characteristics of each of the three sub-images may be adjusted so that the total amount of brightening from linearity and the total amount of darkening from linearity are approximately equal.

なお、ガンマ補完法においても、サブ画像分配条件を満たすことによって、明るさの低下
などがおこらず、元画像と同様な画像を表示することができるため、好ましい。さらに、
ガンマ補完法においては、階調に対するそれぞれのサブ画像の明るさLの変化がガンマ
曲線にしたがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、
最終的に人間の目で知覚される画像の品質も向上するという利点を有する。
In addition, the gamma complement method is also preferable because, by satisfying the sub-image distribution conditions, a decrease in brightness does not occur and an image similar to the original image can be displayed.
In the gamma complement method, the change in brightness Lj of each sub-image with respect to the gradation follows a gamma curve, so that each sub-image can display the gradation smoothly by itself.
The final benefit is that the image quality as perceived by the human eye is also improved.

動き補償によって求めた中間画像をサブ画像として用いる方法は、一方のサブ画像を、前
後の画像から動き補償によって求めた中間画像とする方法である。こうすることで、画像
の動きを滑らかにすることができるので、動画の品質を向上できる。
The method of using intermediate images obtained by motion compensation as sub-images is a method in which one of the sub-images is an intermediate image obtained by motion compensation from the previous and next images. This makes it possible to smooth the movement of the images, thereby improving the quality of the video.

次に、サブ画像を表示するタイミングと、サブ画像を作成する方法との関係について説明
する。第1のサブ画像を表示するタイミングは、第1のステップで決められた元画像を表
示するタイミングと同じであり、第2のサブ画像を表示するタイミングは、第1のステッ
プで決められた元画像を表示するタイミングに関わらず、任意に決めることができるとし
たが、第2のサブ画像を表示するタイミングにしたがって、サブ画像自体を変化させても
よい。こうすることで、第2のサブ画像を表示するタイミングを様々に変化させたとして
も、元画像が表示されたように人間の目に知覚させることができる。具体的には、第2の
サブ画像を表示するタイミングを早くした場合は、第1のサブ画像はより明るくし、第2
のサブ画像はより暗くすることができる。さらに、第2のサブ画像を表示するタイミング
を遅くした場合は、第1のサブ画像はより暗くし、第2のサブ画像はより明るくすること
ができる。これは、人間の目が知覚する明るさは、画像を表示する期間の長さによって変
わるためである。より詳細には、人間の目が知覚する明るさは、画像を表示する期間が長
いほど明るくなり、画像を表示する期間が短いほど暗くなる。すなわち、第2のサブ画像
を表示するタイミングを早くすることによって、第1のサブ画像を表示する期間の長さが
短くなり、第2のサブ画像を表示する期間の長さが長くなるため、そのままでは第1のサ
ブ画像は暗く、第2のサブ画像は明るく、人間の目に知覚されてしまう。その結果、元画
像とは異なる画像が人間の目に知覚されてしまうことになるが、これを防ぐために、第1
のサブ画像はより明るくし、第2のサブ画像はより暗くすることができる。同様に、第2
のサブ画像を表示するタイミングを遅くすることによって、第1のサブ画像を表示する期
間の長さが長くなり、第2のサブ画像を表示する期間の長さが短くなる場合は、第1のサ
ブ画像はより暗くし、第2のサブ画像はより明るくすることができる。
Next, the relationship between the timing of displaying the sub-images and the method of creating the sub-images will be described. The timing of displaying the first sub-image is the same as the timing of displaying the original image determined in the first step, and the timing of displaying the second sub-image can be determined arbitrarily regardless of the timing of displaying the original image determined in the first step. However, the sub-image itself may be changed according to the timing of displaying the second sub-image. In this way, even if the timing of displaying the second sub-image is changed in various ways, the human eye can be made to perceive as if the original image was being displayed. Specifically, if the timing of displaying the second sub-image is made earlier, the first sub-image will be brighter and the second sub-image will be darker.
The first sub-image can be made darker. Furthermore, if the timing of displaying the second sub-image is delayed, the first sub-image can be made darker and the second sub-image can be made brighter. This is because the brightness perceived by the human eye varies depending on the length of the period in which the image is displayed. More specifically, the brightness perceived by the human eye becomes brighter the longer the period in which the image is displayed, and becomes darker the shorter the period in which the image is displayed. That is, by advancing the timing of displaying the second sub-image, the length of the period in which the first sub-image is displayed becomes shorter and the length of the period in which the second sub-image is displayed becomes longer, so that the first sub-image is perceived as dark and the second sub-image is perceived as bright by the human eye as it is. As a result, an image different from the original image is perceived by the human eye, but in order to prevent this, the first sub-image is adjusted to be displayed earlier than the first sub-image.
The first sub-image can be made brighter and the second sub-image can be made darker.
By delaying the timing of displaying the first sub-image, the length of the period for displaying the first sub-image becomes longer and the length of the period for displaying the second sub-image becomes shorter, so that the first sub-image can be made darker and the second sub-image can be made brighter.

上記の説明に基づいて、第2のステップにおける処理手順を、以下に示す。
手順1として、1つの元画像から複数のサブ画像を作成する方法を決定する。より詳細に
は、複数のサブ画像を作成する方法は、元画像をそのままサブ画像として用いる方法、元
画像の明るさを複数のサブ画像に分配する方法、動き補償によって求めた中間画像をサブ
画像として用いる方法、から選択することができる。
手順2として、サブ画像の数Jを決定する。なお、Jは2以上の整数である。
手順3として、第jのサブ画像における画素の明るさL、第jのサブ画像が表示される
期間の長さTを、手順1で選択した方法にしたがって決定する。手順3により、それぞ
れのサブ画像が表示される期間の長さと、それぞれのサブ画像に含まれる個々の画素の明
るさが具体的に決められる。
手順4として、手順1乃至手順3のそれぞれで決定された事項にしたがって、元画像を処
理し、実際に表示する。
手順5として、対象とする元画像を次の元画像に移す。そして、手順1に戻る。
Based on the above description, the processing procedure in the second step is as follows.
In step 1, a method for generating multiple sub-images from one original image is determined. More specifically, the method for generating multiple sub-images can be selected from a method in which the original image is used as the sub-image as is, a method in which the brightness of the original image is distributed to the multiple sub-images, and a method in which an intermediate image obtained by motion compensation is used as the sub-image.
In step 2, the number of sub-images J is determined, where J is an integer equal to or greater than 2.
In step 3, the brightness L j of the pixel in the jth sub-image and the length T j of the period during which the jth sub-image is displayed are determined according to the method selected in step 1. Through step 3, the length of the period during which each sub-image is displayed and the brightness of each pixel included in each sub-image are specifically determined.
In step 4, the original image is processed according to the items determined in steps 1 to 3, and is actually displayed.
In step 5, the target original image is moved to the next original image, and the process returns to step 1.

なお、第2のステップにおける手順を実行する仕組みは、装置に実装されたものであって
もよいし、装置の設計段階であらかじめ決められたものであってもよい。第2のステップ
における手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行
われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画
像データの内容、装置内外の環境(温度、湿度、気圧、光、音、磁界、電界、放射線量、
高度、加速度、移動速度、等)、ユーザ設定、ソフトウエアバージョン、等を含む。一方
、第2のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められ
たものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕
組みが決められていることによって、量産効果による製造コストの低減が期待できる。
The mechanism for executing the procedure in the second step may be implemented in the device, or may be determined in advance at the design stage of the device. If the mechanism for executing the procedure in the second step is implemented in the device, it becomes possible to switch the driving method so that the optimum operation is performed according to the situation. The situation here refers to the contents of the image data, the environment inside and outside the device (temperature, humidity, air pressure, light, sound, magnetic field, electric field, radiation amount,
altitude, acceleration, moving speed, etc.), user settings, software version, etc. On the other hand, if the mechanism for executing the procedure in the second step is predetermined at the design stage of the device, it is possible to use a drive circuit optimal for each drive method, and further, since the mechanism is already determined, a reduction in manufacturing costs can be expected due to mass production economies.

次に、第2のステップにおける手順によって決められる様々な駆動方法を、それぞれ、第
1のステップにおけるnおよびmの値を具体的に示して詳細に説明する。
Next, various driving methods determined by the procedure in the second step will be described in detail, with specific values of n and m in the first step.

第2のステップにおける手順1において、元画像をそのままサブ画像として用いる方法が
選択された場合、駆動方法は次のようになる。
In the procedure 1 in the second step, when the method of using the original image as the sub-image as it is is selected, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
全てのjにおいて、第jのサブ画像に含まれるそれぞれの画素の明るさLが、それぞれ
の画素に対しL=Lであることを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data;
The (i+1)th image data is sequentially prepared at a constant period T,
The period T is divided into J sub-image display periods (J is an integer equal to or greater than 2),
The i-th image data is data that can give each of a plurality of pixels a unique brightness L,
The jth (j is an integer between 1 and J) sub-image is an image that is configured by arranging a plurality of pixels, each having a specific brightness Lj , and is displayed only for the jth sub-image display period Tj ,
A method for driving a display device in which the L, the T, the L j , and the T j satisfy a sub-image distribution condition,
The brightness Lj of each pixel contained in the jth sub-image is characterized in that Lj = L for each pixel, for all j.
Here, the original image data created in the first step can be used as the image data sequentially prepared at a constant cycle T. That is, all the display patterns described in the first step can be combined with the above driving method.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69において、横軸は時間であり、縦軸は第1のステップにおいて用いた様々なnおよ
びmについて場合分けを行なって示したものである。
Then, in the procedure 2 in the second step, if the number J of sub-images is determined to be 2, and in the procedure 3, it is determined that T 1 =T 2 =T/2, the driving method will be as shown in FIG.
In FIG. 69, the horizontal axis represents time, and the vertical axis represents cases for various n and m used in the first step.

たとえば、第1のステップにおいて、n=1,m=1、すなわち変換比(n/m)が1で
あるときは、図69のn=1,m=1の箇所に示すような駆動方法となる。このとき、表
示フレームレートは入力される画像データのフレームレートの2倍(2倍速駆動)となる
。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレームレート
は120Hz(120Hz駆動)である。そして、ひとつの入力される画像データに対し
、画像を2回連続して表示することになる。ここで、2倍速駆動である場合は、フレーム
レートが2倍速より小さい場合よりも動画の品質を向上でき、2倍速より大きい場合より
も消費電力および製造コストを低減できる。さらに、第2のステップの手順1において、
元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によっ
て中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することがで
きるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置
がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンス
による書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特
に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と120Hz駆動を
組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を120Hzとし
つつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、30Hz、60Hz
、120Hz、240Hz等)とすることによって、交流駆動によって現れるフリッカを
、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が
入力画像データの周期の1/2倍程度である液晶表示装置に適用することで、画質を向上
することができる。
For example, in the first step, when n=1, m=1, that is, the conversion ratio (n/m) is 1, the driving method is as shown in the n=1, m=1 portion of FIG. 69. At this time, the display frame rate is twice the frame rate of the input image data (double speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 120 Hz (120 Hz drive). Then, for one input image data, an image is displayed twice in succession. Here, in the case of double speed drive, the quality of the moving image can be improved compared to when the frame rate is lower than double speed, and power consumption and manufacturing costs can be reduced compared to when the frame rate is higher than double speed. Furthermore, in step 1 of the second step,
By selecting a method of using the original image as the sub-image as is, the operation of the circuit for creating an intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing costs of the device. Furthermore, when the display device is an active matrix liquid crystal display device, the problem of insufficient write voltage due to dynamic capacitance can be avoided, resulting in a particularly significant improvement in image quality against problems such as trailing in moving images and afterimages. Furthermore, it is also effective to combine the AC drive of the liquid crystal display device with 120 Hz drive. That is, while setting the drive frequency of the liquid crystal display device to 120 Hz, the AC drive frequency can be set to an integer multiple or an integer fraction of that (for example, 30 Hz, 60 Hz,
By setting the frequency to a frequency of 100 Hz (120 Hz, 240 Hz, etc.), flicker caused by AC driving can be reduced to a level that is not perceptible to the human eye. Furthermore, by applying the present invention to a liquid crystal display device in which the response time of the liquid crystal element is about half the period of the input image data, the image quality can be improved.

さらに、たとえば、第1のステップにおいて、n=2,m=1、すなわち変換比(n/m
)が2であるときは、図69のn=2,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの4倍(4倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは240Hz(240Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を4回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、4倍速
駆動である場合は、フレームレートが4倍速より小さい場合よりも動画の品質を向上でき
、4倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と240Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を240Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、240Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/4倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Furthermore, for example, in the first step, n=2, m=1, i.e., the conversion ratio (n/m
) is 2, the driving method is as shown in the n=2, m=1 portion of FIG. 69. At this time, the display frame rate is four times the frame rate of the input image data (quadruple-speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 240 Hz (240 Hz drive). Then, for one input image data, an image is displayed four times in succession. At this time, if the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Here, in the case of quadruple-speed drive, the quality of the moving image can be improved more than when the frame rate is lower than quadruple speed, and the power consumption and manufacturing cost can be reduced more than when the frame rate is higher than quadruple speed. Furthermore, in step 1 of the second step, a method of using the original image as it is as a sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, so that the power consumption and manufacturing cost of the device can be reduced. Furthermore, in the case where the display device is an active matrix liquid crystal display device,
Since the problem of insufficient writing voltage due to dynamic capacitance can be avoided, it brings about a particularly remarkable effect of improving image quality against problems such as video tailing and afterimages. Furthermore, it is also effective to combine the AC drive and 240 Hz drive of a liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 240 Hz and setting the frequency of the AC drive to an integer multiple or an integer fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), it is possible to reduce flicker caused by the AC drive to a level that is not perceptible to the human eye. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/4 the period of the input image data, it is possible to improve image quality.

さらに、たとえば、第1のステップにおいて、n=3,m=1、すなわち変換比(n/m
)が3であるときは、図69のn=3,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの6倍(6倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは360Hz(360Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を6回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、6倍速
駆動である場合は、フレームレートが6倍速より小さい場合よりも動画の品質を向上でき
、6倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と360Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を360Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、180Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/6倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Furthermore, for example, in the first step, n=3, m=1, i.e., the conversion ratio (n/m
) is 3, the driving method is as shown in the n=3, m=1 part of FIG. 69. At this time, the display frame rate is six times the frame rate of the input image data (six-times speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 360 Hz (360 Hz drive). Then, for one input image data, an image is displayed six times in succession. At this time, if the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Here, in the case of six-times speed drive, the quality of the moving image can be improved more than when the frame rate is lower than six times speed, and the power consumption and manufacturing cost can be reduced more than when the frame rate is higher than six times speed. Furthermore, in step 1 of the second step, a method of using the original image as it is as a sub-image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, so that the power consumption and the manufacturing cost of the device can be reduced. Furthermore, in the case where the display device is an active matrix type liquid crystal display device,
Since the problem of insufficient writing voltage due to dynamic capacitance can be avoided, it brings about a particularly remarkable effect of improving image quality against problems such as video tailing and afterimages. Furthermore, it is also effective to combine the AC drive and 360 Hz drive of a liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 360 Hz and setting the frequency of the AC drive to an integer multiple or an integer fraction of that (for example, 30 Hz, 60 Hz, 120 Hz, 180 Hz, etc.), it is possible to reduce flicker caused by the AC drive to a level that is not perceptible to the human eye. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/6 the period of the input image data, it is possible to improve image quality.

さらに、たとえば、第1のステップにおいて、n=3,m=2、すなわち変換比(n/m
)が3/2であるときは、図69のn=3,m=2の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの3倍(3倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは180Hz(180Hz駆動)である。そして、ひとつの入力される画像
データに対し、画像を3回連続して表示することになる。このとき、第1のステップにお
ける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。ここで、3
倍速駆動である場合は、フレームレートが3倍速より小さい場合よりも動画の品質を向上
でき、3倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第
2のステップの手順1において、元画像をそのままサブ画像として用いる方法が選択され
ることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路
自体を装置から省略することができるため、消費電力および装置の製造コストを低減する
ことができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合
は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画
の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装
置の交流駆動と180Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装
置の駆動周波数を180Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一
(たとえば、30Hz、60Hz、120Hz、180Hz等)とすることによって、交
流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる
。さらに、液晶素子の応答時間が入力画像データの周期の1/3倍程度である液晶表示装
置に適用することで、画質を向上することができる。
Furthermore, for example, in the first step, n=3, m=2, i.e., the conversion ratio (n/m
) is 3/2, the driving method is as shown in the portion of FIG. 69 where n=3 and m=2.
At this time, the display frame rate is three times the frame rate of the input image data (triple speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 180 Hz (180 Hz drive). For one input of image data, an image is displayed three times in succession. At this time, if the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved. Here, 3
In the case of double-speed driving, the quality of the moving image can be improved compared to when the frame rate is lower than triple speed, and the power consumption and manufacturing cost can be reduced compared to when the frame rate is higher than triple speed. Furthermore, by selecting a method of using the original image as the sub-image as it is in step 1 of the second step, the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, thereby reducing the power consumption and the manufacturing cost of the device. Furthermore, in the case where the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, it is also effective to combine the AC drive and 180 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 180 Hz and setting the frequency of the AC drive to an integer multiple or an integer fraction of that (for example, 30 Hz, 60 Hz, 120 Hz, 180 Hz, etc.), the flicker that appears due to the AC drive can be reduced to a level that is not perceptible to the human eye. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/3 times the period of the input image data, the image quality can be improved.

さらに、たとえば、第1のステップにおいて、n=4,m=1、すなわち変換比(n/m
)が4であるときは、図69のn=4,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの8倍(8倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは480Hz(480Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を8回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、8倍速
駆動である場合は、フレームレートが8倍速より小さい場合よりも動画の品質を向上でき
、8倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と480Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を480Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、240Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/8倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Furthermore, for example, in the first step, n=4, m=1, i.e., the conversion ratio (n/m
) is 4, the driving method is as shown in the n=4, m=1 portion of FIG. 69. At this time, the display frame rate is 8 times the frame rate of the input image data (8x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 480 Hz (480 Hz drive). Then, for one input image data, an image is displayed 8 times in succession. At this time, if the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Here, in the case of 8x speed drive, the quality of the moving image can be improved more than when the frame rate is lower than 8x speed, and the power consumption and manufacturing cost can be reduced more than when the frame rate is higher than 8x speed. Furthermore, in step 1 of the second step, a method of using the original image as it is as a sub image is selected, so that the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, so that the power consumption and manufacturing cost of the device can be reduced. Furthermore, in the case where the display device is an active matrix type liquid crystal display device,
Since the problem of insufficient writing voltage due to dynamic capacitance can be avoided, it brings about a particularly remarkable effect of improving image quality against problems such as video tailing and afterimages. Furthermore, it is also effective to combine the AC drive and 480 Hz drive of a liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 480 Hz and setting the AC drive frequency to an integer multiple or an integer fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), it is possible to reduce flicker caused by the AC drive to a level that is not perceptible to the human eye. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/8 times the period of the input image data, it is possible to improve image quality.

さらに、たとえば、第1のステップにおいて、n=4,m=3、すなわち変換比(n/m
)が4/3であるときは、図69のn=4,m=3の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの8/3倍(8
/3倍速駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば
、表示フレームレートは160Hz(160Hz駆動)である。そして、3つの入力され
る画像データに対し、画像を8回連続して表示することになる。このとき、第1のステッ
プにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを
滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここ
で、8/3倍速駆動である場合は、フレームレートが8/3倍速より小さい場合よりも動
画の品質を向上でき、8/3倍速より大きい場合よりも消費電力および製造コストを低減
できる。さらに、第2のステップの手順1において、元画像をそのままサブ画像として用
いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を
停止または当該回路自体を装置から省略することができるため、消費電力および装置の製
造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶
表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回
避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。
さらに、液晶表示装置の交流駆動と160Hz駆動を組み合わせるのも効果的である。す
なわち、液晶表示装置の駆動周波数を160Hzとしつつ、交流駆動の周波数をその整数
倍または整数分の一(たとえば、40Hz、80Hz、160Hz、320Hz等)とす
ることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低
減することができる。さらに、液晶素子の応答時間が入力画像データの周期の3/8倍程
度である液晶表示装置に適用することで、画質を向上することができる。
Furthermore, for example, in the first step, n=4, m=3, i.e., the conversion ratio (n/m
) is 4/3, the driving method is as shown in the portion of FIG. 69 where n=4 and m=3.
At this time, the display frame rate is 8/3 times (8
8/3x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 160 Hz (160 Hz drive). Then, for three input image data, the image is displayed eight times in succession. At this time, if the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Here, in the case of 8/3x speed drive, the quality of the moving image can be improved more than when the frame rate is lower than 8/3x speed, and the power consumption and manufacturing cost can be reduced more than when the frame rate is higher than 8/3x speed. Furthermore, by selecting a method of using the original image as it is as a sub-image in step 1 of the second step, the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, so that the power consumption and manufacturing cost of the device can be reduced. Furthermore, in the case where the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly significant image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages.
Furthermore, it is also effective to combine the AC drive and 160 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 160 Hz and the frequency of the AC drive to an integer multiple or an integer fraction of that frequency (for example, 40 Hz, 80 Hz, 160 Hz, 320 Hz, etc.), it is possible to reduce the flicker caused by the AC drive to a level that is not perceptible to the human eye. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 3/8 times the period of the input image data, it is possible to improve the image quality.

さらに、たとえば、第1のステップにおいて、n=5,m=1、すなわち変換比(n/m
)が5であるときは、図69のn=5,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの10倍(10倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは600Hz(600Hz駆動)である。そして、ひとつの入力される画像
データに対し、画像を10回連続して表示することになる。このとき、第1のステップに
おける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑ら
かにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、
10倍速駆動である場合は、フレームレートが10倍速より小さい場合よりも動画の品質
を向上でき、10倍速より大きい場合よりも消費電力および製造コストを低減できる。さ
らに、第2のステップの手順1において、元画像をそのままサブ画像として用いる方法が
選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または
当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを
低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置で
ある場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるた
め、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液
晶表示装置の交流駆動と600Hz駆動を組み合わせるのも効果的である。すなわち、液
晶表示装置の駆動周波数を600Hzとしつつ、交流駆動の周波数をその整数倍または整
数分の一(たとえば、30Hz、60Hz、100Hz、120Hz等)とすることによ
って、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減すること
ができる。さらに、液晶素子の応答時間が入力画像データの周期の1/10倍程度である
液晶表示装置に適用することで、画質を向上することができる。
Furthermore, for example, in the first step, n=5, m=1, i.e., the conversion ratio (n/m
) is 5, the driving method is as shown in the portion of FIG. 69 where n=5, m=1. In this case, the display frame rate is 10 times the frame rate of the input image data (10x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 600 Hz (600 Hz drive). For one input of image data, an image is displayed 10 times in succession. In this case, if the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, and the quality of the moving image can be significantly improved. Here,
In the case of 10x speed drive, the quality of the moving image can be improved compared to when the frame rate is lower than 10x speed, and the power consumption and manufacturing cost can be reduced compared to when the frame rate is higher than 10x speed. Furthermore, by selecting the method of using the original image as the sub-image as it is in step 1 of the second step, the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, so that the power consumption and manufacturing cost of the device can be reduced. Furthermore, in the case where the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, it is also effective to combine the AC drive and 600 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 600 Hz and setting the frequency of the AC drive to an integer multiple or an integer fraction of that (for example, 30 Hz, 60 Hz, 100 Hz, 120 Hz, etc.), the flicker that appears due to the AC drive can be reduced to a level that is not perceptible to the human eye. Furthermore, by applying the present invention to a liquid crystal display device in which the response time of the liquid crystal element is about 1/10 times the period of the input image data, the image quality can be improved.

さらに、たとえば、第1のステップにおいて、n=5,m=2、すなわち変換比(n/m
)が5/2であるときは、図69のn=5,m=2の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの5倍(5倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは300Hz(300Hz駆動)である。そして、1つの入力される画像デ
ータに対し、画像を5回連続して表示することになる。このとき、第1のステップにおけ
る補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。ここで、5倍
速駆動である場合は、フレームレートが5倍速より小さい場合よりも動画の品質を向上で
き、5倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2
のステップの手順1において、元画像をそのままサブ画像として用いる方法が選択される
ことによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自
体を装置から省略することができるため、消費電力および装置の製造コストを低減するこ
とができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は
、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の
尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置
の交流駆動と300Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置
の駆動周波数を300Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(
たとえば、30Hz、50Hz、60Hz、100Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/5倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Furthermore, for example, in the first step, n=5, m=2, i.e., the conversion ratio (n/m
) is 5/2, the driving method is as shown in the portion of FIG. 69 where n=5 and m=2.
At this time, the display frame rate is five times the frame rate of the input image data (5x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 300 Hz (300 Hz drive). Then, for one input image data, an image is displayed five times in succession. At this time, if the interpolated image in the first step is an intermediate image obtained by motion compensation, the movement of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Here, in the case of 5x speed drive, the quality of the moving image can be improved more than when the frame rate is lower than 5x speed, and power consumption and manufacturing costs can be reduced more than when the frame rate is higher than 5x speed. Furthermore, in the case of the second
By selecting a method of using the original image as the sub-image as it is in procedure 1 of step 1, the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing costs of the device. Furthermore, if the display device is an active matrix liquid crystal display device, the problem of insufficient write voltage due to dynamic capacitance can be avoided, resulting in a particularly significant improvement in image quality against problems such as trailing in moving images and afterimages. Furthermore, it is also effective to combine AC driving of the liquid crystal display device with 300 Hz driving. That is, while setting the driving frequency of the liquid crystal display device to 300 Hz, the AC driving frequency can be set to an integer multiple or an integer fraction of that (
For example, by setting the frequency to 30 Hz, 50 Hz, 60 Hz, 100 Hz, etc., flicker caused by AC driving can be reduced to a level that is not perceptible to the human eye. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about 1/5 the period of the input image data, the image quality can be improved.

このように、第2のステップにおける手順1において、元画像をそのままサブ画像として
用いる方法が選択され、
第2のステップにおける手順2において、サブ画像の数が2と決定され、
第2のステップにおける手順3において、T1=T2=T/2と決定された場合は、第1
のステップにおけるnおよびmの値によって決められる変換比のフレームレート変換に対
し、表示フレームレートをさらに2倍のフレームレートとすることができるため、動画の
品質をさらに向上させることが可能となる。さらに、当該表示フレームレートより小さい
表示フレームレートである場合よりも動画の品質を向上でき、当該表示フレームレートよ
り大きい表示フレームレートである場合よりも消費電力および製造コストを低減できる。
さらに、第2のステップの手順1において、元画像をそのままサブ画像として用いる方法
が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止また
は当該回路自体を装置から省略することができるため、消費電力および装置の製造コスト
を低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置
である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できる
ため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、
液晶表示装置の駆動周波数を大きくしつつ、交流駆動の周波数をその整数倍または整数分
の一とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない
程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の(
1/(変換比の2倍))倍程度である液晶表示装置に適用することで、画質を向上するこ
とができる。
In this way, in step 1 of the second step, the method of using the original image as the sub-image as it is is selected,
In step 2 of the second step, the number of sub-images is determined to be 2;
In step 3 of the second step, if it is determined that T1=T2=T/2,
Since the display frame rate can be doubled for the frame rate conversion with the conversion ratio determined by the values of n and m in step 1, the quality of the moving image can be further improved. Furthermore, the quality of the moving image can be improved compared to a case where the display frame rate is lower than the display frame rate, and power consumption and manufacturing costs can be reduced compared to a case where the display frame rate is higher than the display frame rate.
Furthermore, by selecting the method of using the original image as the sub-image as is in procedure 1 of the second step, the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing costs of the device. Furthermore, if the display device is an active matrix liquid crystal display device, the problem of insufficient write voltage caused by dynamic capacitance can be avoided, resulting in a particularly significant improvement in image quality against problems such as trailing in moving images and afterimages. Furthermore,
By increasing the driving frequency of the liquid crystal display device and setting the frequency of the AC driving to an integer multiple or an integer fraction of that frequency, it is possible to reduce flicker caused by the AC driving to a level that is not perceptible to the human eye. Furthermore, the response time of the liquid crystal element is reduced to a period of the input image data (
By applying this to a liquid crystal display device with a conversion ratio of about 1/(twice the conversion ratio), the image quality can be improved.

なお、詳細な説明が省略したが、上に上げた変換比以外の場合においても、同様な利点を
有するのは明らかである。たとえば、nが10以下の範囲においては、上に挙げたものの
ほかに、
n=5,m=3、すなわち変換比(n/m)=5/3(10/3倍速駆動、200Hz)

n=5,m=4、すなわち変換比(n/m)=5/4(5/2倍速駆動、150Hz)、
n=6,m=1、すなわち変換比(n/m)=6(12倍速駆動、720Hz)、
n=6,m=5、すなわち変換比(n/m)=6/5(12/5倍速駆動、144Hz)

n=7,m=1、すなわち変換比(n/m)=7(14倍速駆動、840Hz)、
n=7,m=2、すなわち変換比(n/m)=7/2(7倍速駆動、420Hz)、
n=7,m=3、すなわち変換比(n/m)=7/3(14/3倍速駆動、280Hz)

n=7,m=4、すなわち変換比(n/m)=7/4(7/2倍速駆動、210Hz)、
n=7,m=5、すなわち変換比(n/m)=7/5(14/5倍速駆動、168Hz)

n=7,m=6、すなわち変換比(n/m)=7/6(7/3倍速駆動、140Hz)、
n=8,m=1、すなわち変換比(n/m)=8(16倍速駆動、960Hz)、
n=8,m=3、すなわち変換比(n/m)=8/3(16/3倍速駆動、320Hz)

n=8,m=5、すなわち変換比(n/m)=8/5(16/5倍速駆動、192Hz)

n=8,m=7、すなわち変換比(n/m)=8/7(16/7倍速駆動、137Hz)

n=9,m=1、すなわち変換比(n/m)=9(18倍速駆動、1080Hz)、
n=9,m=2、すなわち変換比(n/m)=9/2(9倍速駆動、540Hz)、
n=9,m=4、すなわち変換比(n/m)=9/4(9/2倍速駆動、270Hz)、
n=9,m=5、すなわち変換比(n/m)=9/5(18/5倍速駆動、216Hz)

n=9,m=7、すなわち変換比(n/m)=9/7(18/7倍速駆動、154Hz)

n=9,m=8、すなわち変換比(n/m)=9/8(9/4倍速駆動、135Hz)、
n=10,m=1、すなわち変換比(n/m)=10(20倍速駆動、1200Hz)、
n=10,m=3、すなわち変換比(n/m)=10/3(20/3倍速駆動、400H
z)、
n=10,m=7、すなわち変換比(n/m)=10/7(20/7倍速駆動、171H
z)、
n=10,m=9、すなわち変換比(n/m)=10/9(20/9倍速駆動、133H
z)、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが60Hzで
あるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比の2倍
を入力フレームレートと積算した値が駆動周波数となる。
Although detailed explanations are omitted, it is clear that the same advantages are obtained even in cases other than the above-mentioned conversion ratios. For example, when n is in the range of 10 or less, in addition to the above,
n = 5, m = 3, i.e., conversion ratio (n/m) = 5/3 (10/3x speed drive, 200Hz)
,
n = 5, m = 4, i.e., conversion ratio (n/m) = 5/4 (5/2x speed drive, 150Hz),
n = 6, m = 1, i.e., conversion ratio (n/m) = 6 (12x speed drive, 720Hz),
n = 6, m = 5, i.e., conversion ratio (n/m) = 6/5 (12/5x speed drive, 144Hz)
,
n = 7, m = 1, i.e., conversion ratio (n/m) = 7 (14x speed drive, 840Hz),
n = 7, m = 2, i.e., conversion ratio (n/m) = 7/2 (7x speed drive, 420Hz),
n = 7, m = 3, i.e., conversion ratio (n/m) = 7/3 (14/3x speed drive, 280Hz)
,
n = 7, m = 4, i.e., conversion ratio (n/m) = 7/4 (7/2x speed drive, 210Hz),
n = 7, m = 5, i.e., conversion ratio (n/m) = 7/5 (14/5x speed drive, 168Hz)
,
n = 7, m = 6, i.e., conversion ratio (n/m) = 7/6 (7/3x speed drive, 140Hz),
n = 8, m = 1, i.e., conversion ratio (n/m) = 8 (16x speed drive, 960Hz),
n = 8, m = 3, i.e., conversion ratio (n/m) = 8/3 (16/3x speed drive, 320Hz)
,
n = 8, m = 5, i.e., conversion ratio (n/m) = 8/5 (16/5x speed drive, 192Hz)
,
n = 8, m = 7, i.e., conversion ratio (n/m) = 8/7 (16/7x speed drive, 137Hz)
,
n = 9, m = 1, i.e., conversion ratio (n/m) = 9 (18x speed drive, 1080Hz),
n = 9, m = 2, i.e., conversion ratio (n/m) = 9/2 (9x speed drive, 540Hz),
n = 9, m = 4, i.e., conversion ratio (n/m) = 9/4 (9/2x speed drive, 270Hz),
n = 9, m = 5, i.e., conversion ratio (n/m) = 9/5 (18/5x speed drive, 216Hz)
,
n = 9, m = 7, i.e., conversion ratio (n/m) = 9/7 (18/7x speed drive, 154Hz)
,
n = 9, m = 8, i.e., conversion ratio (n/m) = 9/8 (9/4x speed drive, 135Hz),
n = 10, m = 1, i.e., conversion ratio (n/m) = 10 (20x speed drive, 1200 Hz),
n = 10, m = 3, that is, conversion ratio (n/m) = 10/3 (20/3x speed drive, 400H
z),
n = 10, m = 7, that is, conversion ratio (n/m) = 10/7 (20/7x speed drive, 171H
z),
n = 10, m = 9, that is, conversion ratio (n/m) = 10/9 (20/9x speed drive, 133H
z),
The above combinations are possible. Note that the frequency notation is an example when the input frame rate is 60 Hz, and for other input frame rates, the driving frequency is the product of the input frame rate and twice the respective conversion ratio.

なお、nが10より大きい整数である場合については、具体的なnおよびmの数字は挙げ
ないが、様々なnおよびmに対し、この、第2のステップにおける手順が適用できること
は明らかである。
In addition, in the case where n is an integer greater than 10, no specific values of n and m are given, but it is clear that the procedure in the second step can be applied to various values of n and m.

なお、J=2とする場合、第1のステップにおける変換比が2より大きいと、特に効果的
である。なぜならば、第2のステップにおいて、サブ画像の数をJ=2のように比較的小
さくすれば、その分、第1のステップにおける変換比を大きくすることができるからであ
る。このような変換比は、nが10以下の範囲においては、3、4、5、5/2、6、7
、7/2、7/3、8、8/3、9、9/2、9/4、10、10/3、が挙げられる。
第1のステップ後の表示フレームレートがこのような値の場合、J=3以上とすることに
よって、第2のステップにおけるサブ画像の数が小さいことによる利点(消費電力および
製造コストの低減等)と、最終的な表示フレームレートが大きいことによる利点(動画の
品質向上、フリッカの低減等)を、両立させることが可能となる。
In addition, when J=2, it is particularly effective if the conversion ratio in the first step is greater than 2. This is because, if the number of sub-images in the second step is relatively small, such as J=2, the conversion ratio in the first step can be increased accordingly. Such conversion ratios are 3, 4, 5, 5/2, 6, 7, etc., when n is in the range of 10 or less.
, 7/2, 7/3, 8, 8/3, 9, 9/2, 9/4, 10, and 10/3.
When the display frame rate after the first step is such a value, by setting J = 3 or more, it is possible to achieve both the advantages of having a small number of sub-images in the second step (reduced power consumption and manufacturing costs, etc.) and the advantages of having a high final display frame rate (improved video quality, reduced flicker, etc.).

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
In this case, the number of sub-images J is determined to be 2 in step 2, and T 1 =
Although the case where T 2 =T/2 has been described, it is clear that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順
1において、元画像をそのままサブ画像として用いる方法が選択された場合は、サブ画像
の明るさを変化させずに、そのまま表示してもよい。なぜならば、この場合はサブ画像と
して用いる画像が同じであるため、サブ画像の表示タイミングに関わらず、元画像をきち
んと表示することができるからである。
For example, if it is determined in step 3 in the second step that T 1 <T 2 , the first sub-image can be made brighter and the second sub-image can be made darker.
In step 3 of the above step, if it is determined that T1 > T2 , the first sub-image can be made darker and the second sub-image can be made brighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, improving the quality of the moving image. However, as in the above driving method, if a method is selected in step 1 in which the original image is used as the sub-image as is, the sub-image may be displayed as is without changing its brightness. This is because, in this case, the same image is used as the sub-image, and the original image can be properly displayed regardless of the display timing of the sub-image.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。この場合、第1のステップにおけるnおよびmの値によって決め
られる変換比のフレームレート変換に対し、表示フレームレートをさらにJ倍のフレーム
レートとすることができるため、動画の品質をさらに向上させることが可能となる。さら
に、当該表示フレームレートより小さい表示フレームレートである場合よりも動画の品質
を向上でき、当該表示フレームレートより大きい表示フレームレートである場合よりも消
費電力および製造コストを低減できる。さらに、第2のステップの手順1において、元画
像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中
間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができる
ため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がア
クティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによ
る書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕
著な画質改善効果をもたらす。さらに、液晶表示装置の駆動周波数を大きくしつつ、交流
駆動の周波数をその整数倍または整数分の一とすることによって、交流駆動によって現れ
るフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子
の応答時間が入力画像データの周期の(1/(変換比のJ倍))倍程度である液晶表示装
置に適用することで、画質を向上することができる。
Furthermore, in step 2, it is clear that the number J of sub-images may be determined to be a value other than 2. In this case, the display frame rate can be set to a frame rate that is J times higher than the frame rate conversion with a conversion ratio determined by the values of n and m in the first step, so that the quality of the moving image can be further improved. Furthermore, the quality of the moving image can be improved compared to a display frame rate lower than the display frame rate, and the power consumption and manufacturing cost can be reduced compared to a display frame rate higher than the display frame rate. Furthermore, by selecting a method of using the original image as a sub-image as it is in step 1 of the second step, the operation of a circuit that creates an intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, so that the power consumption and manufacturing cost of the device can be reduced. Furthermore, when the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, resulting in a particularly significant image quality improvement effect against problems such as trailing of moving images and afterimages. Furthermore, by increasing the driving frequency of the liquid crystal display device and setting the frequency of the AC driving to an integer multiple or an integer fraction of the frequency, the flicker that appears due to the AC driving can be reduced to a level that is not noticeable to the human eye. Furthermore, by applying this invention to a liquid crystal display device in which the response time of the liquid crystal element is approximately (1/(J times the conversion ratio)) times the period of the input image data, the image quality can be improved.

たとえば、J=3である場合は、特に、サブ画像の数が3より小さい場合よりも動画の品
質を向上でき、サブ画像の数が3より大きい場合よりも消費電力および製造コストを低減
できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周期の(1
/(変換比の3倍))倍程度である液晶表示装置に適用することで、画質を向上すること
ができる。
For example, when J=3, there is an advantage that the quality of the moving image can be improved compared to when the number of sub-images is less than 3, and the power consumption and manufacturing cost can be reduced compared to when the number of sub-images is more than 3. Furthermore, the response time of the liquid crystal element is 1/2 the period of the input image data.
By applying this to a liquid crystal display device having a conversion ratio of about 3 times, the image quality can be improved.

さらに、たとえば、J=4である場合は、特に、サブ画像の数が4より小さい場合よりも
動画の品質を向上でき、サブ画像の数が4より大きい場合よりも消費電力および製造コス
トを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周
期の(1/(変換比の4倍))倍程度である液晶表示装置に適用することで、画質を向上
することができる。
Furthermore, for example, when J=4, there is an advantage that the quality of moving images can be improved compared to when the number of sub-images is smaller than 4, and power consumption and manufacturing costs can be reduced compared to when the number of sub-images is greater than 4. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about (1/(4 times the conversion ratio)) times the period of the input image data, the image quality can be improved.

さらに、たとえば、J=5である場合は、特に、サブ画像の数が5より小さい場合よりも
動画の品質を向上でき、サブ画像の数が5より大きい場合よりも消費電力および製造コス
トを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周
期の(1/(変換比の5倍))倍程度である液晶表示装置に適用することで、画質を向上
することができる。
Furthermore, for example, when J=5, there is an advantage that the quality of moving images can be improved compared to when the number of sub-images is smaller than 5, and power consumption and manufacturing costs can be reduced compared to when the number of sub-images is greater than 5. Furthermore, by applying this to a liquid crystal display device in which the response time of the liquid crystal element is about (1/(5 times the conversion ratio)) times the period of the input image data, the image quality can be improved.

さらに、Jが上に挙げたもの以外であっても、同様な利点を有する。 Furthermore, even if J is something other than those listed above, it has the same advantages.

なお、J=3以上とする場合、第1のステップにおける変換比は様々な値をとることがで
きるが、特に、第1のステップにおける変換比が比較的小さい場合(2以下)に、J=3
以上とするのが効果的である。なぜならば、第1のステップ後の表示フレームレートが比
較的小さければ、その分、第2のステップにおいて、Jを大きくすることができるからで
ある。このような変換比は、nが10以下の範囲においては、1、2、3/2、4/3、
5/3、5/4、6/5、7/4、7/5、7/6、8/7、9/5、9/7、9/8、
10/7、10/9、が挙げられる。このうち、変換比が1、2、3/2、4/3、5/
3、5/4の場合については、図70に図示する。このように、第1のステップ後の表示
フレームレートが比較的小さな値の場合、J=3以上とすることによって、第1のステッ
プにおける表示フレームレートが小さいことによる利点(消費電力および製造コストの低
減等)と、最終的な表示フレームレートが大きいことによる利点(動画の品質向上、フリ
ッカの低減等)を、両立させることが可能となる。
In addition, when J=3 or more, the conversion ratio in the first step can take various values. In particular, when the conversion ratio in the first step is relatively small (2 or less), J=3
It is effective to set the conversion ratio to 1, 2, 3/2, 4/3, or more, because if the display frame rate after the first step is relatively small, J can be increased accordingly in the second step.
5/3, 5/4, 6/5, 7/4, 7/5, 7/6, 8/7, 9/5, 9/7, 9/8,
Among these, the conversion ratios are 1, 2, 3/2, 4/3, 5/
The cases of 3 and 5/4 are shown in Fig. 70. In this way, when the display frame rate after the first step is a relatively small value, by setting J to 3 or more, it is possible to achieve both the advantages of a small display frame rate in the first step (reduced power consumption and manufacturing costs, etc.) and the advantages of a high final display frame rate (improved video quality, reduced flicker, etc.).

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、黒挿入法が選択された場合、駆動方法は次のようになる。
In the procedure 1 in the second step, when the black insertion method is selected from among the methods for distributing the brightness of the original image to a plurality of sub-images, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
少なくとも1つのjにおいて、第jのサブ画像に含まれる全て画素の明るさLが、L
=0である
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data;
The (i+1)th image data is sequentially prepared at a constant period T,
The period T is divided into J sub-image display periods (J is an integer equal to or greater than 2),
The i-th image data is data that can give each of a plurality of pixels a unique brightness L,
The jth (j is an integer between 1 and J) sub-image is an image that is configured by arranging a plurality of pixels, each having a specific brightness Lj , and is displayed only for the jth sub-image display period Tj ,
A method for driving a display device in which the L, the T, the L j , and the T j satisfy a sub-image distribution condition,
For at least one j, the brightness L j of all pixels included in the j-th sub-image is L j
= 0.
Here, the original image data created in the first step can be used as the image data sequentially prepared at a constant cycle T. That is, all the display patterns described in the first step can be combined with the above driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is apparent that the above driving method can be carried out in combination with various values of n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択された場
合においても同様な利点を有するのは明らかである。たとえば、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。さらに、表示フ
レームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい場合
は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリクス
方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足
の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果を
もたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に
低減することができる
Then, in the procedure 2 in the second step, if the number J of sub-images is determined to be 2, and in the procedure 3, it is determined that T 1 =T 2 =T/2, then the driving method will be as shown in FIG.
The features and advantages of the driving method shown in FIG. 69 (display timing at various n and m) have already been described, so a detailed description will be omitted here. However, it is clear that the same advantages are obtained when the black insertion method is selected from among the methods of distributing the brightness of the original image to a plurality of sub-images in step 1 of the second step. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Furthermore, when the display frame rate is high, the quality of the moving image can be improved, and when the display frame rate is low, the power consumption and manufacturing cost can be reduced. Furthermore, when the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly significant image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, the flicker caused by AC driving can be reduced to a level that is not perceptible to the human eye.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、黒挿入法が選択されることによる特徴的な利点としては、動き補償によって中間画像
を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、
消費電力および装置の製造コストを低減することができることである。さらに、画像デー
タに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができるため
、動画の品質を向上できる。
In step 1 of the second step, among the methods for distributing the brightness of the original image to multiple sub-images, the black insertion method is selected as a distinctive advantage because it allows the operation of the circuit that creates intermediate images by motion compensation to be stopped or the circuit itself to be omitted from the device.
It is possible to reduce power consumption and manufacturing costs of the device. Furthermore, since a pseudo impulse type display method can be achieved regardless of the gradation values contained in the image data, the quality of moving images can be improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
In this case, the number of sub-images J is determined to be 2 in step 2, and T 1 =
Although the case where T 2 =T/2 has been described, it is clear that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順
1において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択さ
れた場合は、サブ画像の明るさを変化させずに、そのまま表示してもよい。なぜならば、
この場合はサブ画像の明るさを変えない場合は、元画像の全体の明るさが暗くなって表示
されるだけであるからである。すなわち、この方法を表示装置の明るさの制御に積極的に
用いることで、動画の品質を向上させつつ、明るさの制御も可能となる。
For example, if it is determined in step 3 in the second step that T 1 <T 2 , the first sub-image can be made brighter and the second sub-image can be made darker.
If it is determined in step 3 that T1 > T2 , the first sub-image can be made darker and the second sub-image can be made brighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, improving the quality of the moving image. However, as in the above driving method, if the black insertion method is selected in step 1 from among the methods of distributing the brightness of the original image to multiple sub-images, the brightness of the sub-images may be left unchanged and displayed as is. This is because,
In this case, if the brightness of the sub-image is not changed, the original image will simply be displayed with a darker overall brightness. In other words, by actively using this method to control the brightness of a display device, it is possible to control the brightness while improving the quality of the moving image.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、黒挿入法が選択された場合においても同様な利点を有するのは明らかで
ある。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比のJ倍)
)倍程度である液晶表示装置に適用することで、画質を向上することができる。
Furthermore, it is clear that in step 2, the number J of sub-images may be determined to be a value other than 2. The advantages of this case have already been described, so a detailed explanation will be omitted here, but it is clear that there are similar advantages when the black insertion method is selected from among the methods of distributing the brightness of the original image to multiple sub-images in step 1 of the second step. For example, if the response time of a liquid crystal element is (1/(J times the conversion ratio)) the period of the input image data,
By applying this to a liquid crystal display device, which has a resolution of about 1000x1000, the image quality can be improved.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、時分割階調制御法が選択された場合、駆動方法は次のようになる。
In the procedure 1 of the second step, when the time division gray scale control method is selected from among the methods for distributing the brightness of the original image to a plurality of sub-images, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
前記固有の明るさLは、最大値がLmaxであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
前記固有の明るさLを表示するにあたって、(j-1)×Lmax/JからJ×Lmax
/Jの明るさの範囲における明るさの調節は、前記J個のサブ画像表示期間のうち唯1つ
のサブ画像表示期間における明るさの調節によって行なう
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data;
The (i+1)th image data is sequentially prepared at a constant period T,
The period T is divided into J sub-image display periods (J is an integer equal to or greater than 2),
The i-th image data is data that can give each of a plurality of pixels a unique brightness L,
The inherent brightness L has a maximum value L max ,
The jth (j is an integer between 1 and J) sub-image is an image that is configured by arranging a plurality of pixels, each having a specific brightness Lj , and is displayed only for the jth sub-image display period Tj ,
A method for driving a display device in which the L, the T, the L j , and the T j satisfy a sub-image distribution condition,
In displaying the inherent brightness L, (j-1)×L max /J to J×L max
The brightness adjustment in the brightness range of /J is performed by adjusting the brightness in only one sub-image display period among the J sub-image display periods.
Here, the original image data created in the first step can be used as the image data sequentially prepared at a constant cycle T. That is, all the display patterns described in the first step can be combined with the above driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is apparent that the above driving method can be carried out in combination with various values of n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択
された場合においても同様な利点を有するのは明らかである。たとえば、第1のステップ
における補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑
らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに
、表示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小
さい場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマ
トリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み
電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改
善効果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されな
い程度に低減することができる
Then, in the procedure 2 in the second step, if the number J of sub-images is determined to be 2, and in the procedure 3, it is determined that T 1 =T 2 =T/2, the driving method will be as shown in FIG.
The features and advantages of the driving method shown in FIG. 69 (display timings at various n and m) have already been described, so a detailed description will be omitted here. However, it is clear that the same advantages are obtained when the time-division grayscale control method is selected from among the methods of distributing the brightness of the original image to a plurality of sub-images in step 1 of the second step. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Furthermore, when the display frame rate is high, the quality of the moving image can be improved, and when the display frame rate is low, the power consumption and manufacturing cost can be reduced. Furthermore, when the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly significant image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, the flicker caused by AC driving can be reduced to a level that is not perceptible to the human eye.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、時分割階調制御法が選択されることによる特徴的な利点としては、動き補償によって
中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができ
るため、消費電力および装置の製造コストを低減することができることである。さらに、
擬似的にインパルス型の表示方法とすることができるため、動画の品質が向上でき、かつ
、表示装置の明るさが小さくなってしまうことがないため、さらに消費電力を低減できる
Among the methods for distributing the brightness of the original image to a plurality of sub-images in procedure 1 of the second step, the time-division gray scale control method is selected, which has a distinctive advantage in that the operation of the circuit for creating intermediate images by motion compensation can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing costs of the device.
Since a pseudo-impulse type display method can be used, the quality of moving images can be improved, and since the brightness of the display device is not reduced, power consumption can be further reduced.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
In this case, the number of sub-images J is determined to be 2 in step 2, and T 1 =
Although the case where T 2 =T/2 has been described, it is clear that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間
の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもで
きるため、動画の品質を向上できる。
For example, if it is determined in step 3 in the second step that T 1 <T 2 , the first sub-image can be made brighter and the second sub-image can be made darker.
In the step 3, if it is determined that T1 > T2 , the first sub-image can be made darker and the second sub-image can be made brighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, thereby improving the quality of the moving image. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, thereby improving the quality of the moving image.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは
明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比
のJ倍))倍程度である液晶表示装置に適用することで、画質を向上することができる。
Furthermore, it is clear that in step 2, the number J of sub-images may be determined to be a value other than 2. Since the advantages of this case have already been described, detailed explanation will be omitted here, but it is clear that the same advantages are obtained when the time-division grayscale control method is selected from among the methods of distributing the brightness of the original image to a plurality of sub-images in step 1 of the second step. For example, image quality can be improved by applying this to a liquid crystal display device in which the response time of the liquid crystal element is approximately (1/(J times the conversion ratio)) times the period of the input image data.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、ガンマ補完法が選択された場合、駆動方法は次のようになる。
In the procedure 1 of the second step, when the gamma complement method is selected from among the methods for distributing the brightness of the original image to a plurality of sub-images, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
それぞれのサブ画像において、階調に対する明るさの変化の特性を、線形からずらし、線
形から明るい方へずらした明るさの量の合計と、線形から暗い方へずらした明るさの量の
合計が、全ての階調において概等しい
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data;
The (i+1)th image data is sequentially prepared at a constant period T,
The period T is divided into J sub-image display periods (J is an integer equal to or greater than 2),
The i-th image data is data that can give each of a plurality of pixels a unique brightness L,
The jth (j is an integer between 1 and J) sub-image is an image that is configured by arranging a plurality of pixels, each having a specific brightness Lj , and is displayed only for the jth sub-image display period Tj ,
A method for driving a display device in which the L, the T, the L j , and the T j satisfy a sub-image distribution condition,
In each sub-image, the characteristic of the change in brightness with respect to the gradation is shifted from linearity, and the sum of the brightness amounts shifted from the linearity to the brighter side and the sum of the brightness amounts shifted from the linearity to the darker side are approximately equal for all gradations.
Here, the original image data created in the first step can be used as the image data sequentially prepared at a constant cycle T. That is, all the display patterns described in the first step can be combined with the above driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is apparent that the above driving method can be carried out in combination with various values of n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法が選択され
た場合においても同様な利点を有するのは明らかである。たとえば、第1のステップにお
ける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表
示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい
場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリ
クス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧
不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効
果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程
度に低減することができる
Then, in the procedure 2 in the second step, if the number J of sub-images is determined to be 2, and in the procedure 3, it is determined that T 1 =T 2 =T/2, the driving method will be as shown in FIG.
The features and advantages of the driving method shown in FIG. 69 (display timings at various n and m) have already been described, so a detailed description will be omitted here. However, it is clear that the same advantages are obtained when the gamma complement method is selected from among the methods for distributing the brightness of the original image to a plurality of sub-images in step 1 of the second step. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be made smooth, so that the quality of the moving image can be significantly improved. Furthermore, when the display frame rate is high, the quality of the moving image can be improved, and when the display frame rate is low, the power consumption and manufacturing cost can be reduced. Furthermore, when the display device is an active matrix liquid crystal display device, the problem of insufficient writing voltage due to dynamic capacitance can be avoided, so that a particularly significant image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, the flicker caused by AC driving can be reduced to a level that is not perceptible to the human eye.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、ガンマ補完法が選択されることによる特徴的な利点としては、動き補償によって中間
画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるた
め、消費電力および装置の製造コストを低減することができることである。さらに、画像
データに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができる
ため、動画の品質を向上できる。さらに、画像データを直接ガンマ変換することによって
サブ画像を求めてもよい。この場合は、動画の動きの大きさなどによって、様々にガンマ
値を制御できる利点を有する。さらに、画像データは直接ガンマ変換せず、デジタルアナ
ログ変換回路(DAC)の参照電圧を変えることによって、ガンマ値を変化させたサブ画
像を求める構成であってもよい。この場合は、画像データを直接ガンマ変換することがな
いので、ガンマ変換を行なう回路を停止または当該回路自体を装置から省略することがで
きるため、消費電力および装置の製造コストを低減することができる。さらに、ガンマ補
完法においては、階調に対するそれぞれのサブ画像の明るさLの変化がガンマ曲線にし
たがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、最終的に
人間の目で知覚される画像の品質も向上するという利点を有する。
Among the methods of distributing the brightness of the original image to a plurality of sub-images in the procedure 1 of the second step, the characteristic advantage of selecting the gamma complement method is that the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing cost of the device. Furthermore, since it is possible to make it a pseudo-impulse type display method regardless of the gradation value contained in the image data, the quality of the moving image can be improved. Furthermore, the sub-image may be obtained by directly gamma converting the image data. In this case, there is an advantage that the gamma value can be controlled in various ways depending on the magnitude of the moving image. Furthermore, the image data may not be directly gamma converted, but the reference voltage of the digital-to-analog conversion circuit (DAC) may be changed to obtain a sub-image with a changed gamma value. In this case, since the image data is not directly gamma converted, the circuit that performs the gamma conversion can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing cost of the device. Furthermore, in the gamma complement method, since the change in brightness Lj of each sub-image relative to the gradation follows a gamma curve, each sub-image can display a smooth gradation by itself, which has the advantage that the quality of the image perceived by the human eye is ultimately improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
In this case, the number of sub-images J is determined to be 2 in step 2, and T 1 =
Although the case where T 2 =T/2 has been described, it is clear that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順1
において、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ法が選択され
た場合は、サブ画像の明るさを変化させる場合に、ガンマ値を変化させてもよい。すなわ
ち、第2のサブ画像の表示タイミングにしたがって、ガンマ値を決めてもよい。こうする
ことで、画像全体の明るさを変化させる回路を停止または当該回路自体を装置から省略す
ることができるため、消費電力および装置の製造コストを低減することができる。
For example, if it is determined in step 3 in the second step that T 1 <T 2 , the first sub-image can be made brighter and the second sub-image can be made darker.
In the step 3 of the above-mentioned driving method, if it is determined that T1 > T2 , the first sub-image can be made darker and the second sub-image can be made brighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, improving the quality of the moving image.
In the above, when the gamma method is selected from among the methods of distributing the brightness of the original image to a plurality of sub-images, the gamma value may be changed when changing the brightness of the sub-images. That is, the gamma value may be determined according to the display timing of the second sub-image. In this way, the circuit that changes the brightness of the entire image can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing cost of the device.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは
明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比
のJ倍))倍程度である液晶表示装置に適用することで、画質を向上することができる。
Furthermore, it is clear that in step 2, the number J of sub-images may be determined to be a value other than 2. Since the advantages of this case have already been described, detailed explanation will be omitted here, but it is clear that the same advantages are obtained when the time-division grayscale control method is selected from among the methods of distributing the brightness of the original image to a plurality of sub-images in step 1 of the second step. For example, image quality can be improved by applying this to a liquid crystal display device in which the response time of the liquid crystal element is approximately (1/(J times the conversion ratio)) times the period of the input image data.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について、詳細
に説明する。
Next, another example of the driving method determined by the procedure in the second step will be described in detail.

第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ画像と
して用いる方法が選択され、
第2のステップにおける手順2において、サブ画像の数が2と決定され、
第2のステップにおける手順3において、T1=T2=T/2と決定された場合は、第2
のステップにおける手順によって決められる駆動方法は、次のようになる。
In step 1 of the second step, a method of using an intermediate image obtained by motion compensation as a sub-image is selected;
In step 2 of the second step, the number of sub-images is determined to be 2;
In step 3 of the second step, if it is determined that T1=T2=T/2,
The driving method determined by the procedure in step 3 is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、を、元画像データの周期の1/2倍の間隔で順次表示する表示装置の
駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/2倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data;
The (i+1)th image data is sequentially prepared at a constant period T,
A kth image (k is a positive integer),
The k+1th image;
A method for driving a display device that sequentially displays an image (k+2) and an image (k+3) at an interval that is 1/2 the period of the original image data, comprising:
The kth image is displayed according to the ith image data;
The k+1 image is displayed according to image data corresponding to a movement obtained by multiplying by half the movement from the i image data to the i+1 image data;
The k+2th image is displayed according to the i+1th image data.
Here, the original image data created in the first step can be used as the image data sequentially prepared at a constant cycle T. That is, all the display patterns described in the first step can be combined with the above driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is apparent that the above driving method can be carried out in combination with various values of n and m used in the first step.

第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ画像と
して用いる方法が選択されることによる特徴的な利点は、第1のステップにおける手順に
おいて、動き補償によって求めた中間画像を補間画像とする場合に、第1のステップにお
いて用いた中間画像を求める方法が、第2のステップでもそのままの方法で用いることが
できる点である。すなわち、動き補償によって中間画像を求める回路を、第1のステップ
だけではなく、第2のステップでも利用することができるので、回路を有効に利用できる
ようになり、処理効率を向上できる。また、画像の動きをさらに滑らかにすることができ
るため、動画の品質をさらに向上させることができる。
A distinctive advantage of selecting the method of using the intermediate image obtained by motion compensation as the sub-image in procedure 1 of the second step is that when the intermediate image obtained by motion compensation is used as an interpolated image in the procedure of the first step, the method of obtaining the intermediate image used in the first step can be used in the second step as it is. In other words, the circuit for obtaining the intermediate image by motion compensation can be used not only in the first step but also in the second step, so that the circuit can be used effectively and processing efficiency can be improved. In addition, image motion can be made smoother, so that the quality of the moving image can be further improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
In this case, the number of sub-images J is determined to be 2 in step 2, and T 1 =
Although the case where T 2 =T/2 has been described, it is clear that the present invention is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間
の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもで
きるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順2において、
動き補償によって求めた中間画像をサブ画像として用いる方法が選択された場合は、サブ
画像の明るさを変化させなくてもよい。なぜならば、中間状態の画像はそれ自体で画像と
して完結しているため、第2のサブ画像の表示タイミングが変化しても、人間の目に知覚
される画像としては変化しないためである。この場合は、画像全体の明るさを変化させる
回路を停止または当該回路自体を装置から省略することができるため、消費電力および装
置の製造コストを低減することができる。
For example, if it is determined in step 3 in the second step that T 1 <T 2 , the first sub-image can be made brighter and the second sub-image can be made darker.
If it is determined in step 3 of step 1 that T1 > T2 , the first sub-image can be made darker and the second sub-image can be made brighter. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, improving the quality of the moving image. In this way, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, improving the quality of the moving image. Note that, as in the above driving method, in step 2,
When the method of using the intermediate image obtained by motion compensation as the sub-image is selected, the brightness of the sub-image does not need to be changed. This is because the intermediate image is complete in itself, so even if the display timing of the second sub-image changes, the image perceived by the human eye does not change. In this case, the circuit that changes the brightness of the entire image can be stopped or the circuit itself can be omitted from the device, thereby reducing power consumption and the manufacturing cost of the device.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ
画像として用いる方法が選択された場合においても同様な利点を有するのは明らかである
。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比のJ倍))倍
程度である液晶表示装置に適用することで、画質を向上することができる。
Furthermore, it is clear that in step 2, the number J of sub-images may be determined to be a value other than 2. Since the advantages of this case have already been described, detailed explanation will be omitted here, but it is clear that the same advantages are obtained when a method of using intermediate images obtained by motion compensation as sub-images is selected in step 1 of the second step. For example, image quality can be improved by applying this method to a liquid crystal display device in which the response time of the liquid crystal elements is approximately (1/(J times the conversion ratio)) times the period of the input image data.

次に、図71を参照して、入力フレームレートと表示フレームレートが異なる場合の、フ
レームレート変換方法の具体例について説明する。図71(A)乃至(C)に示す方法に
おいては、画像上の円形の領域がフレームによって位置が変化する領域であり、画像上の
三角形の領域がフレームによって位置がほぼ変化しない領域であるとしている。ただし、
これは説明のための例であり、表示される画像はこれに限定されない。図71(A)乃至
(C)の方法は、様々な画像に対して適用することができる。
Next, a specific example of a frame rate conversion method when the input frame rate and the display frame rate are different will be described with reference to Fig. 71. In the method shown in Fig. 71 (A) to (C), a circular area on an image is an area whose position changes from frame to frame, and a triangular area on an image is an area whose position hardly changes from frame to frame. However,
This is an example for the purpose of explanation, and the image to be displayed is not limited to this. The methods of Fig. 71 (A) to (C) can be applied to various images.

図71(A)は、表示フレームレートが入力フレームレートの2倍(変換比が2)である
場合を表している。変換比が2である場合は、変換比が2より小さい場合よりも動画の品
質を向上できるという利点を有する。さらに、変換比が2である場合は、変換比が2より
大きい場合よりも消費電力および製造コストを低減できるという利点を有する。図71(
A)は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表したも
のである。ここで、注目している画像のことを、第pの画像(pは正の整数)と表記する
こととする。そして、注目している画像の次に表示される画像を、第(p+1)の画像、
注目している画像の前に表示される画像を、第(p―1)の画像、というように、注目し
ている画像からどれだけ離れて表示されるかということを、便宜的に表記することとする
。そして、画像180701は第pの画像、画像180702は第(p+1)の画像、画
像180703は第(p+2)の画像、画像180704は第(p+3)の画像、画像1
80705は第(p+4)の画像であるとする。期間Tinは、入力画像データの周期を
表している。なお、図71(A)は変換比が2である場合を表しているため、期間Tin
は、第pの画像が表示されてから第(p+1)の画像が表示されるまで期間の2倍の長さ
となる。
FIG. 71(A) shows a case where the display frame rate is twice the input frame rate (conversion ratio is 2). A conversion ratio of 2 has the advantage of being able to improve the quality of moving images compared to a conversion ratio smaller than 2. Furthermore, a conversion ratio of 2 has the advantage of being able to reduce power consumption and manufacturing costs compared to a conversion ratio larger than 2.
1A) is a schematic diagram showing the temporal change of a displayed image, with the horizontal axis being time. Here, the image of interest is represented as the pth image (p is a positive integer). The image displayed next to the image of interest is represented as the (p+1)th image,
For convenience, an image displayed before an image of interest will be referred to as the (p-1)th image, indicating how far away it is from the image of interest. Image 180701 is the pth image, image 180702 is the (p+1)th image, image 180703 is the (p+2)th image, image 180704 is the (p+3)th image, image 180705 is the (p-6)th image, image 180706 is the (p-7)th image, image 180707 is the (p-8)th image, image 180708 is the (p-9)th image, image 180709 is the (p-1)th image, image 180710 is the (p-1)th image, image 180711 is the (p-2)th image, image 180712 is the (p-3)th image, image 1807
80705 is the (p+4)th image. The period Tin represents the cycle of the input image data. Note that FIG. 71A shows a case where the conversion ratio is 2, so the period Tin
is twice as long as the period from when the pth image is displayed to when the (p+1)th image is displayed.

ここで、第(p+1)の画像180702は、第pの画像180701から第(p+2)
の画像180703までの画像の変化量を検出することで、第pの画像180701およ
び第(p+2)の画像180703の中間状態となるように作成された画像であってもよ
い。図71(A)では、フレームによって位置が変化する領域(円形の領域)と、フレー
ムによって位置がほぼ変化しない領域(三角形の領域)と、によって、中間状態の画像の
様子を表している。すなわち、第(p+1)の画像180702における円形の領域の位
置は、第pの画像180701における位置と、第(p+2)の画像180703におけ
る位置の中間の位置としている。つまり、第(p+1)の画像180702は、動き補償
を行なって画像データを補間したものである。このように、画像上で動きのある物体に対
して動き補償を行い、画像データを補間することによって、なめらかな表示を行なうこと
ができる。
Here, the (p+1)th image 180702 is obtained by subtracting the pth image 180701 from the (p+2)th image 180702.
71A, the intermediate state of the image is represented by a region (circular region) whose position changes from frame to frame, and a region (triangular region) whose position does not change much from frame to frame. That is, the position of the circular region in the (p+1)th image 180702 is set to an intermediate position between the position in the pth image 180701 and the position in the (p+2)th image 180703. That is, the (p+1)th image 180702 is obtained by performing motion compensation and interpolating image data. In this way, a smooth display can be achieved by performing motion compensation on an object moving on the image and interpolating image data.

さらに、第(p+1)の画像180702は、第pの画像180701および第(p+2
)の画像180703の中間状態となるように作成された上で、画像の輝度を一定の規則
で制御した画像であってもよい。一定の規則とは、たとえば、図71(A)のように、第
pの画像180701の代表的な輝度をL、第(p+1)の画像180702の代表的な
輝度をLcとしたとき、LとLcで、L>Lcという関係があってもよい。望ましくは、
0.1L<Lc<0.8Lという関係があってもよい。さらに望ましくは、0.2L<L
c<0.5Lという関係があってもよい。または、逆にLとLcで、L<Lcという関係
があってもよい。望ましくは、0.1Lc<L<0.8Lcという関係があってもよい。
さらに望ましくは、0.2Lc<L<0.5Lcという関係があってもよい。このように
することで、表示を擬似的にインパルス型とすることができるため、目の残像を抑えるこ
とができる。
Furthermore, the (p+1)th image 180702 is a combination of the pth image 180701 and the (p+2
Alternatively, the image may be created so as to be an intermediate state between the pth image 180701 and the (p+1)th image 180703, and the brightness of the image may be controlled according to a certain rule. For example, the certain rule may be that, as shown in FIG. 71A, when the representative brightness of the pth image 180701 is L and the representative brightness of the (p+1)th image 180702 is Lc, there is a relationship between L and Lc such that L>Lc.
The relationship may be 0.1L<Lc<0.8L. More preferably, the relationship is 0.2L<Lc.
There may be a relationship of c<0.5L. Alternatively, conversely, there may be a relationship of L<Lc between L and Lc. Desirably, there may be a relationship of 0.1Lc<L<0.8Lc.
More preferably, the relationship may be 0.2Lc<L<0.5Lc. In this way, the display can be made pseudo-impulse type, so that afterimages in the eyes can be suppressed.

なお、画像の代表的な輝度については、後に図72を参照して詳しく述べる。 The typical brightness of an image will be described in detail later with reference to Figure 72.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
In this way, there are two different causes of video blur: image motion is not smooth,
By simultaneously solving the problems of blurring (image lag and eye retention), motion blur can be significantly reduced.

さらに、第(p+3)の画像180704についても、第(p+2)の画像180703
および第(p+4)の画像180705から同様な方法を用いて作成されてもよい。すな
わち、第(p+3)の画像180704は、第(p+2)の画像180703から第(p
+4)の画像180705までの画像の変化量を検出することで、第(p+2)の画像1
80703および第(p+4)の画像180705の中間状態となるように作成された画
像であって、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
Furthermore, for the (p+3)th image 180704, the (p+2)th image 180703
The (p+3)th image 180704 may be created from the (p+2)th image 180703 and the (p+4)th image 180705 in a similar manner.
By detecting the amount of change in the images from the (p+2)th image 180705 to the (p+4)th image 180705,
It may be an image created so as to be in an intermediate state between the (p+4)th image 180703 and the (p+4)th image 180705, and further, an image in which the brightness of the image is controlled according to a certain rule.

図71(B)は、表示フレームレートが、入力フレームレートの3倍(変換比が3)であ
る場合を表している。図71(B)は、横軸を時間として、表示される画像の時間的な変
化の様子を、模式的に表したものである。画像180711は第pの画像、画像1807
12は第(p+1)の画像、画像180713は第(p+2)の画像、画像180714
は第(p+3)の画像、画像180715は第(p+4)の画像、画像180716は第
(p+5)の画像、画像180717は第(p+6)の画像であるとする。期間Tinは
、入力画像データの周期を表している。なお、図71(B)は変換比が3である場合を表
しているため、期間Tinは、第pの画像が表示されてから第(p+1)の画像が表示さ
れるまで期間の3倍の長さとなる。
Fig. 71B shows a case where the display frame rate is three times the input frame rate (the conversion ratio is 3). Fig. 71B shows a schematic diagram of the temporal change of the displayed image, with the horizontal axis representing time. Image 180711 is the pth image, image 1807
12 is the (p+1)th image, image 180713 is the (p+2)th image, and image 180714 is the (p+2)th image.
Assume that image 180715 is the (p+4)th image, image 180716 is the (p+5)th image, and image 180717 is the (p+6)th image. Period Tin represents the cycle of the input image data. Note that since Fig. 71(B) represents a case where the conversion ratio is 3, period Tin is three times as long as the period from when the pth image is displayed to when the (p+1)th image is displayed.

ここで、第(p+1)の画像180712および第(p+2)の画像180713は、第
pの画像180711から第(p+3)の画像180714までの画像の変化量を検出す
ることで、第pの画像180711および第(p+3)の画像180714の中間状態と
なるように作成された画像であってもよい。図71(B)では、フレームによって位置が
変化する領域(円形の領域)と、フレームによって位置がほぼ変化しない領域(三角形の
領域)と、によって、中間状態の画像の様子を表している。すなわち、第(p+1)の画
像180712および第(p+2)の画像180713における円形の領域の位置は、第
pの画像180711における位置と、第(p+3)の画像180714における位置の
中間の位置としている。具体的には、第pの画像180711および第(p+3)の画像
180714から検出した、円形の領域が移動する量をXとしたとき、第(p+1)の画
像180712における円形の領域の位置は、第pの画像180711における位置から
、(1/3)X程度変位した位置であっても良い。さらに、第(p+2)の画像1807
13における円形の領域の位置は、第pの画像180711における位置から、(2/3
)X程度変位した位置であっても良い。つまり、第(p+1)の画像180712および
第(p+2)の画像180713は、動き補償を行なって画像データを補間したものであ
る。このように、画像上で動きのある物体に対して動き補償を行い、画像データを補間す
ることにより、なめらかな表示を行なうことができる。
Here, the (p+1)th image 180712 and the (p+2)th image 180713 may be images created to be in an intermediate state between the pth image 180711 and the (p+3)th image 180714 by detecting the amount of change in the images from the pth image 180711 to the (p+3)th image 180714. In FIG. 71(B), the intermediate state image is represented by a region (circular region) whose position changes depending on the frame and a region (triangular region) whose position does not change much depending on the frame. That is, the position of the circular region in the (p+1)th image 180712 and the (p+2)th image 180713 is set to be an intermediate position between the position in the pth image 180711 and the position in the (p+3)th image 180714. Specifically, when the amount of movement of the circular area detected from the pth image 180711 and the (p+3)th image 180714 is X, the position of the circular area in the (p+1)th image 180712 may be displaced by about (1/3)X from its position in the pth image 180711.
The position of the circular area in 13 is calculated by (2/3
)X. In other words, the (p+1)th image 180712 and the (p+2)th image 180713 are obtained by performing motion compensation and interpolating image data. In this way, a smooth display can be achieved by performing motion compensation on a moving object on an image and interpolating image data.

さらに、第(p+1)の画像180712および第(p+2)の画像180713は、第
pの画像180711および第(p+3)の画像180714の中間状態となるように作
成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは
、たとえば、図71(B)のように、第pの画像180711の代表的な輝度をL、第(
p+1)の画像180712の代表的な輝度をLc1、第(p+2)の画像180713
の代表的な輝度をLc2としたとき、L、Lc1、Lc2において、L>Lc1またはL
>Lc2またはLc1=Lc2という関係があってもよい。望ましくは、0.1L<Lc
1=Lc2<0.8Lという関係があってもよい。さらに望ましくは、0.2L<Lc=
Lc2<0.5Lという関係があってもよい。または、逆にL、Lc1、Lc2において
、L<Lc1またはL<Lc2またはLc1=Lc2という関係があってもよい。望まし
くは、0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2という関係があっ
てもよい。さらに望ましくは、0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
Lc2という関係があってもよい。このようにすることで、表示を擬似的にインパルス型
とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画
像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くするこ
とができるので、フリッカを低減することができる。
Furthermore, the (p+1)th image 180712 and the (p+2)th image 180713 may be images created to be intermediate between the pth image 180711 and the (p+3)th image 180714, and the brightness of the images may be controlled according to a certain rule. The certain rule may be, for example, as shown in FIG. 71B, where the representative brightness of the pth image 180711 is L, the representative brightness of the (p+3)th image 180714 is L, and the representative brightness of the (p+4)th image 180714 is L.
The representative luminance of the (p+1)th image 180712 is Lc1, and the representative luminance of the (p+2)th image 180713 is Lc2.
When the representative luminance is Lc2, L, Lc1, and Lc2, L>Lc1 or L
>Lc2 or Lc1=Lc2. Preferably, 0.1L<Lc
The relationship may be 1=Lc2<0.8L. More preferably, the relationship is 0.2L<Lc=
There may be a relationship of Lc2<0.5L. Alternatively, conversely, there may be a relationship of L<Lc1, L<Lc2, or Lc1=Lc2 among L, Lc1, and Lc2. Desirably, there may be a relationship of 0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2. More desirably, there may be a relationship of 0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
There may be a relationship of Lc2. In this way, the display can be made pseudo-impulse type, so that afterimages in the eyes can be suppressed. Alternatively, images with varying luminance may be displayed alternately. In this way, the period in which the luminance changes can be shortened, so that flicker can be reduced.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
In this way, there are two different causes of video blur: image motion is not smooth,
By simultaneously solving the problems of blurring (image lag and eye retention), motion blur can be significantly reduced.

さらに、第(p+4)の画像180715および第(p+5)の画像180716につい
ても、第(p+3)の画像180714および第(p+6)の画像180717から同様
な方法を用いて作成されてもよい。すなわち、第(p+4)の画像180715および第
(p+5)の画像180716は、第(p+3)の画像180714から第(p+6)の
画像180717までの画像の変化量を検出することで、第(p+3)の画像18071
4および第(p+6)の画像180717の中間状態となるように作成された画像であっ
て、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
Furthermore, the (p+4)th image 180715 and the (p+5)th image 180716 may also be created from the (p+3)th image 180714 and the (p+6)th image 180717 using a similar method. That is, the (p+4)th image 180715 and the (p+5)th image 180716 are generated by detecting the amount of change in the (p+3)th image 180714 to the (p+6)th image 180717.
It may be an image created so as to be in an intermediate state between the fourth and (p+6)th images 180717, and further, an image in which the brightness of the image is controlled according to a certain rule.

なお、図71(B)の方法を用いると、表示フレームレートが大きいので、画像の動きが
目の動きによく追従できるようになり、画像の動きをなめらかに表示することができるた
め、動画ボケを大幅に低減することができる。
Furthermore, when the method of Figure 71 (B) is used, the display frame rate is high, so that the movement of the image can closely track the movement of the eyes and the movement of the image can be displayed smoothly, thereby significantly reducing video blur.

図71(C)は、表示フレームレートが、入力フレームレートの1.5倍(変換比1.5
)である場合を表している。図71(C)は、横軸を時間として、表示される画像の時間
的な変化の様子を、模式的に表したものである。画像180721は第pの画像、画像1
80722は第(p+1)の画像、画像180723は第(p+2)の画像、画像180
724は第(p+3)の画像であるとする。なお、実際には表示されなくてもよいが、画
像180725は入力画像データであり、第(p+1)の画像180722および第(p
+2)の画像180723が作成されるために用いられていてもよい。期間Tinは、入
力画像データの周期を表している。なお、図71(C)は変換比が1.5である場合を表
しているため、期間Tinは、第pの画像が表示されてから第(p+1)の画像が表示さ
れるまで期間の1.5倍の長さとなる。
FIG. 71C shows a case where the display frame rate is 1.5 times the input frame rate (conversion ratio 1.5
FIG. 71C shows a schematic diagram of the change in the displayed image over time, with the horizontal axis representing time. Image 180721 is the pth image, image 1
Image 80722 is the (p+1)th image, image 180723 is the (p+2)th image, and image 180
It is assumed that image 180725 is input image data, and image 180722 is the (p+1)th image, and image 180724 is the (p+3)th image, although they do not need to be actually displayed.
71C shows a case where the conversion ratio is 1.5, the period Tin is 1.5 times as long as the period from when the pth image is displayed to when the (p+1)th image is displayed.

ここで、第(p+1)の画像180722および第(p+2)の画像180723は、第
pの画像180721から画像180725を経由して第(p+3)の画像180724
までの画像の変化量を検出することで、第pの画像180721および第(p+3)の画
像180724の中間状態となるように作成された画像であってもよい。図71(C)で
は、フレームによって位置が変化する領域(円形の領域)と、フレームによって位置がほ
ぼ変化しない領域(三角形の領域)と、によって、中間状態の画像の様子を表している。
すなわち、第(p+1)の画像180722および第(p+2)の画像180723にお
ける円形の領域の位置は、第pの画像180721における位置と、第(p+3)の画像
180724における位置の中間の位置としている。つまり、第(p+1)の画像180
722および第(p+2)の画像180723は、動き補償を行なって画像データを補間
したものである。このように、画像上で動きのある物体に対して動き補償を行い、画像デ
ータを補間することにより、なめらかな表示を行なうことができる。
Here, the (p+1)th image 180722 and the (p+2)th image 180723 are obtained by dividing the pth image 180721 through the pth image 180725 and then dividing the pth image 180724 into the (p+3)th image 180724.
By detecting the amount of change in the image up to the (p+3)th image, an image may be created so as to be in an intermediate state between the pth image 180721 and the (p+3)th image 180724. In Fig. 71(C), the intermediate state image is represented by an area (circular area) whose position changes depending on the frame, and an area (triangular area) whose position hardly changes depending on the frame.
That is, the positions of the circular regions in the (p+1)th image 180722 and the (p+2)th image 180723 are intermediate between the positions in the pth image 180721 and the (p+3)th image 180724.
The (p+2)th image 180722 and the (p+2)th image 180723 are obtained by performing motion compensation and interpolating the image data. In this way, by performing motion compensation on a moving object on an image and interpolating the image data, a smooth display can be achieved.

さらに、第(p+1)の画像180722および第(p+2)の画像180723は、第
pの画像180721および第(p+3)の画像180724の中間状態となるように作
成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは
、たとえば、図71(C)のように、第pの画像180721の代表的な輝度をL、第(
p+1)の画像180722の代表的な輝度をLc1、第(p+2)の画像180723
の代表的な輝度をLc2としたとき、L、Lc1、Lc2において、L>Lc1またはL
>Lc2またはLc1=Lc2という関係があってもよい。望ましくは、0.1L<Lc
1=Lc2<0.8Lという関係があってもよい。さらに望ましくは、0.2L<Lc=
Lc2<0.5Lという関係があってもよい。または、逆にL、Lc1、Lc2において
、L<Lc1またはL<Lc2またはLc1=Lc2という関係があってもよい。望まし
くは、0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2という関係があっ
てもよい。さらに望ましくは、0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
Lc2という関係があってもよい。このようにすることで、表示を擬似的にインパルス型
とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画
像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くするこ
とができるので、フリッカを低減することができる。
Furthermore, the (p+1)th image 180722 and the (p+2)th image 180723 may be images created to be intermediate between the pth image 180721 and the (p+3)th image 180724, and the brightness of the images may be controlled according to a certain rule. The certain rule may be, for example, as shown in FIG. 71C, where the representative brightness of the pth image 180721 is L, the representative brightness of the (p+3)th image 180724 is L, and the representative brightness of the (p+4)th image 180724 is L.
The representative luminance of the (p+1)th image 180722 is Lc1, and the representative luminance of the (p+2)th image 180723 is Lc2.
When the representative luminance is Lc2, L, Lc1, and Lc2, L>Lc1 or L
>Lc2 or Lc1=Lc2. Preferably, 0.1L<Lc
The relationship may be 1=Lc2<0.8L. More preferably, the relationship is 0.2L<Lc=
There may be a relationship of Lc2<0.5L. Alternatively, conversely, there may be a relationship of L<Lc1, L<Lc2, or Lc1=Lc2 among L, Lc1, and Lc2. Desirably, there may be a relationship of 0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2. More desirably, there may be a relationship of 0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
There may be a relationship of Lc2. In this way, the display can be made pseudo-impulse type, so that afterimages in the eyes can be suppressed. Alternatively, images with varying luminance may be displayed alternately. In this way, the period in which the luminance changes can be shortened, so that flicker can be reduced.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
In this way, there are two different causes of video blur: image motion is not smooth,
By simultaneously solving the problems of blurring (image lag and eye retention), motion blur can be significantly reduced.

なお、図71(C)の方法を用いると、表示フレームレートが小さいので、表示装置に信
号を書き込む時間を長くすることができる。そのため、表示装置のクロック周波数を小さ
くできるので、消費電力を低減することができる。また、動き補償を行なう処理速度を遅
くできるので、消費電力を低減することができる。
In addition, when the method of Fig. 71(C) is used, the display frame rate is small, so the time to write signals to the display device can be made longer. Therefore, the clock frequency of the display device can be made smaller, so power consumption can be reduced. In addition, the processing speed for motion compensation can be slowed down, so power consumption can be reduced.

次に、図72を参照して、画像の代表的な輝度について説明する。図72(A)乃至(D
)に示す図は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表
したものである。図72(E)は、ある領域内の画像の輝度を測定する方法の一例である
Next, a typical brightness of an image will be described with reference to FIG.
The diagram shown in Fig. 72(E) shows an example of a method for measuring the luminance of an image in a certain area.

画像の輝度を測定する方法としては、画像を構成するそれぞれの画素に対し、個別に輝度
を測定する方法がある。この方法を用いると、画像の細部まで厳密に輝度を測定すること
ができる。
One method for measuring the luminance of an image is to measure the luminance of each pixel that composes the image individually. By using this method, the luminance of even the finest details of the image can be measured precisely.

ただし、画像を構成するそれぞれの画素に対し、個別に輝度を測定する方法は、非常に労
力を要するため、別の方法を用いてもよい。画像の輝度を測定する別の方法としては、画
像内のある領域に注目し、その領域の平均的な輝度を測定する方法がある。この方法によ
って、簡易に画像の輝度を測定することができる。本実施の形態においては、画像内のあ
る領域の平均的な輝度を測定する方法によって求めた輝度を、便宜的に、画像の代表的な
輝度と呼ぶこととする。
However, since the method of measuring the luminance of each pixel constituting an image individually requires a great deal of work, another method may be used. Another method of measuring the luminance of an image is to focus on a certain area in the image and measure the average luminance of that area. This method makes it possible to measure the luminance of an image easily. In this embodiment, for the sake of convenience, the luminance obtained by the method of measuring the average luminance of a certain area in an image is referred to as the representative luminance of the image.

そして、画像の代表的な輝度を求めるために、画像内のどの領域に注目するかという点に
ついて、以下で説明する。
The following describes which area in an image should be focused on in order to obtain the representative brightness of the image.

図72(A)は、画像の変化に対し、位置がほぼ変化しない領域(三角形の領域)の輝度
を、画像の代表的な輝度とする方法の例を表している。期間Tinは入力画像データの周
期、画像180801は第pの画像、画像180802は第(p+1)の画像、画像18
0803は第(p+2)の画像、第1の領域180804は第pの画像180801にお
ける輝度測定領域、第2の領域180805は第(p+1)の画像180802における
輝度測定領域、第3の領域180806は第(p+2)の画像180803における輝度
測定領域を、それぞれ表している。ここで、第1乃至第3の領域は、装置内の空間的な位
置としては、概同じであるとしてよい。つまり、第1乃至第3の領域で画像の代表的な輝
度を測定することによって、画像の代表的な輝度の時間変化を求めることができる。
72A shows an example of a method for determining the luminance of an area (triangular area) whose position does not change substantially with respect to changes in the image as the representative luminance of the image. The period Tin is the cycle of the input image data, image 180801 is the pth image, image 180802 is the (p+1)th image, image 180803 is the (p+1)th image, and image 180804 is the (p+1)th image.
0803 represents the (p+2)th image, the first region 180804 represents the luminance measurement region in the pth image 180801, the second region 180805 represents the luminance measurement region in the (p+1)th image 180802, and the third region 180806 represents the luminance measurement region in the (p+2)th image 180803. Here, the first to third regions may be assumed to be approximately the same in terms of spatial position within the device. In other words, by measuring the representative luminance of the image in the first to third regions, it is possible to obtain the time change of the representative luminance of the image.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180804で測定される輝度をL、
第2の領域180805で測定される輝度をLcとしたとき、Lc<Lであれば、表示は
擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上していると
いえる。
By measuring the representative luminance of the image, it is possible to determine whether the display is pseudo-impulsive. For example, let the luminance measured in the first region 180804 be L,
When the luminance measured in the second region 180805 is Lc, if Lc<L, the display can be said to be pseudo-impulse type. In such a case, the quality of the moving image can be said to be improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180804と第2の領域180805、第2の領域180805と
第3の領域180806、第1の領域180804と第3の領域180806のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In addition, in the brightness measurement area, when the amount of change in the representative brightness of the image with respect to the change in time (relative brightness) is in the following range, the image quality can be improved. For example, the relative brightness can be the ratio of the smaller brightness to the larger brightness for each of the first area 180804 and the second area 180805, the second area 180805 and the third area 180806, and the first area 180804 and the third area 180806. In other words, when the amount of change in the representative brightness of the image with respect to the change in time is 0, the relative brightness is 100%. And, if the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, if the relative brightness is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative brightness is 10% or more, the power consumption can be reduced and flicker can be suppressed. In particular, if the relative brightness is 2
If the ratio is 0% or more, power consumption and flicker can be significantly reduced.
If the relative luminance is between 10% and 80%, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Furthermore, if the relative luminance is between 20% and 50%, the quality of the moving image can be significantly improved and the power consumption and flicker can be significantly reduced.

図72(B)は、タイル状に分割された領域の輝度を測定し、その平均値を画像の代表的
な輝度とする方法の例を表している。期間Tinは入力画像データの周期、画像1808
11は第pの画像、画像180812は第(p+1)の画像、画像180813は第(p
+2)の画像、第1の領域180814は第pの画像180811における輝度測定領域
、第2の領域180815は第(p+1)の画像180812における輝度測定領域、第
3の領域180816は第(p+2)の画像180813における輝度測定領域を、それ
ぞれ表している。ここで、第1乃至第3の領域は、装置内の空間的な位置としては、概同
じであるとしてよい。つまり、第1乃至第3の領域で画像の代表的な輝度を測定すること
によって、画像の代表的な輝度の時間変化を求めることができる。
72B shows an example of a method for measuring the brightness of an area divided into tiles and taking the average value as the representative brightness of the image. The period Tin is the cycle of the input image data, and the image 1808
Image 180811 is the pth image, image 180812 is the (p+1)th image, and image 180813 is the (p
The first region 180814 represents a luminance measurement region in the pth image 180811, the second region 180815 represents a luminance measurement region in the (p+1)th image 180812, and the third region 180816 represents a luminance measurement region in the (p+2)th image 180813. Here, the first to third regions may be assumed to be approximately the same in terms of spatial position within the device. In other words, by measuring the representative luminance of the image in the first to third regions, it is possible to obtain a time change in the representative luminance of the image.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180814で測定される輝度の全て
の領域における平均値をL、第2の領域180815で測定される輝度の全ての領域にお
ける平均値をLcとしたとき、Lc<Lであれば、表示は擬似的にインパルス型であると
いえる。このようなときに、動画の品質は向上しているといえる。
By measuring the representative luminance of the image, it is possible to determine whether the display is pseudo-impulse type. For example, when the average value of the luminance measured in the first region 180814 is L and the average value of the luminance measured in the second region 180815 is Lc, if Lc<L, the display is said to be pseudo-impulse type. In such a case, the quality of the moving image is said to be improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180814と第2の領域180815、第2の領域180815と
第3の領域180816、第1の領域180814と第3の領域180816のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In addition, in the brightness measurement area, when the amount of change in the representative brightness of the image with respect to the change in time (relative brightness) is in the following range, the image quality can be improved. For example, the relative brightness can be the ratio of the smaller brightness to the larger brightness for each of the first area 180814 and the second area 180815, the second area 180815 and the third area 180816, and the first area 180814 and the third area 180816. In other words, when the amount of change in the representative brightness of the image with respect to the change in time is 0, the relative brightness is 100%. And, if the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, if the relative brightness is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative brightness is 10% or more, the power consumption can be reduced and flicker can be suppressed. In particular, if the relative brightness is 2
If the ratio is 0% or more, power consumption and flicker can be significantly reduced.
If the relative luminance is between 10% and 80%, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Furthermore, if the relative luminance is between 20% and 50%, the quality of the moving image can be significantly improved and the power consumption and flicker can be significantly reduced.

図72(C)は、画像の中央の領域の輝度を測定し、その平均値を画像の代表的な輝度と
する方法の例を表している。期間Tinは入力画像データの周期、画像180821は第
pの画像、画像180822は第(p+1)の画像、画像180823は第(p+2)の
画像、第1の領域180824は第pの画像180821における輝度測定領域、第2の
領域180825は第(p+1)の画像180822における輝度測定領域、第3の領域
180826は第(p+2)の画像180823における輝度測定領域を、それぞれ表し
ている。
Fig. 72(C) shows an example of a method for measuring the luminance of the central region of an image and taking the average value as the representative luminance of the image. The period Tin represents the cycle of the input image data, the image 180821 represents the pth image, the image 180822 represents the (p+1)th image, the image 180823 represents the (p+2)th image, the first region 180824 represents the luminance measurement region in the pth image 180821, the second region 180825 represents the luminance measurement region in the (p+1)th image 180822, and the third region 180826 represents the luminance measurement region in the (p+2)th image 180823.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180824で測定される輝度をL、
第2の領域180825で測定される輝度をLcとしたとき、Lc<Lであれば、表示は
擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上していると
いえる。
By measuring the representative luminance of the image, it is possible to determine whether the display is pseudo-impulsive. For example, let the luminance measured in the first region 180824 be L,
When the luminance measured in the second region 180825 is Lc, if Lc<L, the display can be said to be pseudo-impulse type. In such a case, the quality of the moving image can be said to be improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180824と第2の領域180825、第2の領域180825と
第3の領域180826、第1の領域180824と第3の領域180826のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In addition, in the brightness measurement area, when the change amount of the representative brightness of the image with respect to the change in time (relative brightness) is in the following range, the image quality can be improved. For example, the relative brightness can be the ratio of the smaller brightness to the larger brightness for each of the first area 180824 and the second area 180825, the second area 180825 and the third area 180826, and the first area 180824 and the third area 180826. In other words, when the change amount of the representative brightness of the image with respect to the change in time is 0, the relative brightness is 100%. And, if the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, if the relative brightness is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative brightness is 10% or more, the power consumption can be reduced and flicker can be suppressed. In particular, if the relative brightness is 2
If the ratio is 0% or more, power consumption and flicker can be significantly reduced.
If the relative luminance is between 10% and 80%, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Furthermore, if the relative luminance is between 20% and 50%, the quality of the moving image can be significantly improved and the power consumption and flicker can be significantly reduced.

図72(D)は、画像全体からサンプリングした複数の点の輝度を測定し、その平均値を
画像の代表的な輝度とする方法の例を表している。期間Tinは入力画像データの周期、
画像180831は第pの画像、画像180832は第(p+1)の画像、画像1808
33は第(p+2)の画像、第1の領域180834は第pの画像180831における
輝度測定領域、第2の領域180835は第(p+1)の画像180832における輝度
測定領域、第3の領域180836は第(p+2)の画像180833における輝度測定
領域を、それぞれ表している。
Fig. 72(D) shows an example of a method in which the luminance of a plurality of sampled points from the entire image is measured and the average value is taken as the representative luminance of the image. The period Tin is the period of the input image data,
Image 180831 is the pth image, image 180832 is the (p+1)th image, and image 1808
33 represents the (p+2)th image, the first region 180834 represents the brightness measurement region in the pth image 180831, the second region 180835 represents the brightness measurement region in the (p+1)th image 180832, and the third region 180836 represents the brightness measurement region in the (p+2)th image 180833.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180834で測定される輝度の全て
の領域における平均値をL、第2の領域180835で測定される輝度の全ての領域にお
ける平均値をLcとしたとき、Lc<Lであれば、表示は擬似的にインパルス型であると
いえる。このようなときに、動画の品質は向上しているといえる。
By measuring the representative luminance of the image, it is possible to determine whether the display is pseudo-impulse type. For example, when the average value of the luminance measured in the first region 180834 is L and the average value of the luminance measured in the second region 180835 is Lc, if Lc<L, the display is said to be pseudo-impulse type. In such a case, the quality of the moving image is said to be improved.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180834と第2の領域180835、第2の領域180835と
第3の領域180836、第1の領域180834と第3の領域180836のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In addition, in the brightness measurement area, when the change amount of the representative brightness of the image with respect to the change in time (relative brightness) is in the following range, the image quality can be improved. For example, the relative brightness can be the ratio of the smaller brightness to the larger brightness for each of the first area 180834 and the second area 180835, the second area 180835 and the third area 180836, and the first area 180834 and the third area 180836. In other words, when the change amount of the representative brightness of the image with respect to the change in time is 0, the relative brightness is 100%. And, if the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, if the relative brightness is 50% or less, the quality of the moving image can be significantly improved. Furthermore, if the relative brightness is 10% or more, the power consumption can be reduced and flicker can be suppressed. In particular, if the relative brightness is 2
If the ratio is 0% or more, power consumption and flicker can be significantly reduced.
If the relative luminance is between 10% and 80%, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Furthermore, if the relative luminance is between 20% and 50%, the quality of the moving image can be significantly improved and the power consumption and flicker can be significantly reduced.

図72(E)は、図72(A)乃至(D)に示す図における、輝度測定領域内の測定方法
を示した図である。領域180841は注目している輝度測定領域、点180842は領
域180841内の輝度測定点である。時間分解能の高い輝度計測機器は、その測定対象
範囲が小さい場合があるため、領域180841が大きい場合は、領域全てを測定するの
ではなく、図72(E)のように、領域180841内を点状で偏り無く、複数の点で測
定し、その平均値をもって領域180841の輝度であるとしてもよい。
Fig. 72(E) is a diagram showing a method of measuring within the luminance measurement area in the diagrams shown in Fig. 72(A) to (D). Area 180841 is the luminance measurement area of interest, and point 180842 is a luminance measurement point within area 180841. Since a luminance measuring device with high time resolution may have a small measurement range, when area 180841 is large, instead of measuring the entire area, it is also possible to measure multiple points within area 180841 without bias in a point-like manner as shown in Fig. 72(E), and take the average value as the luminance of area 180841.

なお、画像がR、G、Bの3原色の組み合わせを持つ場合は、測定される輝度は、R、G
、Bを合わせた輝度であってもよいし、RおよびGを合わせた輝度、GおよびBを合わせ
た輝度、BおよびRを合わせた輝度であってもよいし、R、G、Bそれぞれの輝度であっ
てもよい。
If the image has a combination of the three primary colors R, G, and B, the measured luminance is
The luminance may be the combined luminance of R and G, the combined luminance of G and B, the combined luminance of B and R, or the luminance of each of R, G, and B.

次に、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作成する方法、
および入力画像データに含まれる画像の動き等に従って駆動方法を制御する方法について
説明する。
Next, a method for detecting image motion in the input image data and creating an intermediate state image;
Also, a method of controlling the driving method in accordance with the motion of an image contained in input image data will be described.

図73を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作
成する方法の例について説明する。図73(A)は、表示フレームレートが、入力フレー
ムレートの2倍(変換比が2)である場合を表したものである。図73(A)は、横軸を
時間として、画像の動きを検出する方法を、模式的に表したものである。期間Tinは入
力画像データの周期、画像180901は第pの画像、画像180902は第(p+1)
の画像、画像180903は第(p+2)の画像を、それぞれ表している。また、画像中
に、時間に依存しない領域として、第1の領域180904、第2の領域180905お
よび第3の領域180906を設ける。
An example of a method for detecting the motion of an image contained in input image data and creating an intermediate state image will be described with reference to Fig. 73. Fig. 73(A) shows a case where the display frame rate is twice the input frame rate (conversion ratio is 2). Fig. 73(A) shows a schematic diagram of a method for detecting the motion of an image with the horizontal axis being time. The period Tin is the cycle of the input image data, image 180901 is the pth image, image 180902 is the (p+1)th image, and so on.
In the images, a first region 180904, a second region 180905, and a third region 180906 are provided as regions that do not depend on time.

まず、第(p+2)の画像180903においては、画像をタイル状の複数の領域に分割
し、そのうちの1つの領域である第3の領域180906内の画像データに着目する。
First, in the (p+2)th image 180903, the image is divided into a number of tile-shaped regions, and attention is focused on the image data within one of these regions, the third region 180906.

次に、第pの画像180901において、第3の領域180906を中心とした第3の領
域180906よりも大きな範囲に着目する。ここで、第3の領域180906を中心と
した第3の領域180906よりも大きな範囲は、データ検索範囲である。データ検索範
囲は、水平方向(X方向)の範囲を180907、垂直方向(Y方向)の範囲を1809
08とする。なお、データ検索範囲の水平方向の範囲180907および垂直方向の範囲
180908は、第3の領域180906の水平方向の範囲および垂直方向の範囲を、そ
れぞれ15画素分程度拡大した範囲であってもよい。
Next, in the p-th image 180901, a range larger than the third region 180906 and centered on the third region 180906 is considered. Here, the range larger than the third region 180906 and centered on the third region 180906 is a data search range. The data search range is a horizontal range (X direction) 180907 and a vertical range (Y direction) 180908.
08. Note that horizontal range 180907 and vertical range 180908 of the data search range may be ranges obtained by expanding the horizontal range and vertical range of third area 180906 by about 15 pixels, respectively.

そして、データ検索範囲内において、前記第3の領域180906内の画像データと最も
類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることが
できる。検索の結果、最も類似した画像データを持つ領域として、第1の領域18090
4が導出されたとする。
Then, within the data search range, a search is performed for a region having image data most similar to the image data in the third region 180906. The search method may be the least squares method or the like. As a result of the search, the first region 18090 is found to have the most similar image data.
Suppose 4 is derived.

次に、導出された第1の領域180904と、第3の領域180906との位置の違いを
表す量として、ベクトル180909を導出する。なお、ベクトル180909を、動き
ベクトルと呼ぶことにする。
Next, a vector 180909 is derived as an amount representing the difference in position between the derived first region 180904 and the third region 180906. Note that vector 180909 is referred to as a motion vector.

そして、第(p+1)の画像180902においては、動きベクトル180909から求
めたベクトルと、第(p+2)の画像180903における第3の領域180906内の
画像データと、第pの画像180901における第1の領域180904内の画像データ
と、によって、第2の領域180905を形成する。
Then, in the (p+1)th image 180902, a second region 180905 is formed using the vector obtained from the motion vector 180909, the image data in the third region 180906 in the (p+2)th image 180903, and the image data in the first region 180904 in the pth image 180901.

ここで、動きベクトル180909から求めたベクトルを変位ベクトル180910と呼
ぶことにする。変位ベクトル180910は、第2の領域180905を形成する位置を
決める役割を持つ。第2の領域180905は、第3の領域180906から変位ベクト
ル180910だけ離れた位置に形成される。なお、変位ベクトル180910は、動き
ベクトル180909に係数(1/2)をかけた量であってもよい。
Here, the vector calculated from the motion vector 180909 is referred to as a displacement vector 180910. The displacement vector 180910 plays a role in determining the position at which the second region 180905 is formed. The second region 180905 is formed at a position that is the displacement vector 180910 away from the third region 180906. Note that the displacement vector 180910 may be an amount obtained by multiplying the motion vector 180909 by a coefficient (1/2).

第(p+1)の画像180902における第2の領域180905内の画像データは、第
(p+2)の画像180903における第3の領域180906内の画像データと、第p
の画像180901における第1の領域180904内の画像データによって決められる
としてもよい。たとえば、第(p+1)の画像180902における第2の領域1809
05内の画像データは、第(p+2)の画像180903における第3の領域18090
6内の画像データと、第pの画像180901における第1の領域180904内の画像
データの平均値であってもよい。
The image data in the second region 180905 in the (p+1)th image 180902 is compared with the image data in the third region 180906 in the (p+2)th image 180903.
For example, the (p+1)th image 180902 may be determined by image data in a first region 180904 in the (p+1)th image 180901.
The image data in 180905 corresponds to the third region 18090 in the (p+2)th image 180903.
6 and the average value of the image data in the first region 180904 in the pth image 180901.

このようにして、第(p+2)の画像180903における第3の領域180906に対
応する、第(p+1)の画像180902における第2の領域180905を形成するこ
とができる。なお、以上の処理を、第(p+2)の画像180903における他の領域に
も行なうことで、第(p+2)の画像180903と第pの画像180901の中間状態
となる、第(p+1)の画像180902を形成することができる。
In this manner, it is possible to form the second region 180905 in the (p+1)th image 180902, which corresponds to the third region 180906 in the (p+2)th image 180903. Note that by performing the above processing on other regions in the (p+2)th image 180903, it is possible to form the (p+1)th image 180902, which is an intermediate state between the (p+2)th image 180903 and the pth image 180901.

図73(B)は、表示フレームレートが、入力フレームレートの3倍(変換比が3)であ
る場合を表したものである。図73(B)は、横軸を時間として、画像の動きを検出する
方法を、模式的に表したものである。期間Tinは入力画像データの周期、画像1809
11は第pの画像、画像180912は第(p+1)の画像、画像180913は第(p
+2)の画像、画像180914は第(p+3)の画像を、それぞれ表している。また、
画像中に、時間に依存しない領域として、第1の領域180915、第2の領域1809
16、第3の領域180917および第4の領域180918を設ける。
Fig. 73B shows a case where the display frame rate is three times the input frame rate (the conversion ratio is 3). Fig. 73B shows a schematic diagram of a method for detecting image motion with the horizontal axis representing time. The period Tin is the period of the input image data, and the image 1809
Image 180911 is the pth image, image 180912 is the (p+1)th image, and image 180913 is the (p
Image 180914 represents the (p+3)th image, and image 180915 represents the (p+4)th image.
In the image, a first region 180915 and a second region 1809 are defined as regions that are not dependent on time.
16, a third region 180917 and a fourth region 180918 are provided.

まず、第(p+3)の画像180914においては、画像をタイル状の複数の領域に分割
し、そのうちの1つの領域である第4の領域180918内の画像データに着目する。
First, in the (p+3)th image 180914, the image is divided into multiple tile-shaped regions, and attention is focused on the image data within one of these regions, the fourth region 180918.

次に、第pの画像180911において、第4の領域180918を中心とした第4の領
域180918よりも大きな範囲に着目する。ここで、第4の領域180918を中心と
した第4の領域180918よりも大きな範囲は、データ検索範囲である。データ検索範
囲は、水平方向(X方向)の範囲を180919、垂直方向(Y方向)の範囲を1809
20とする。なお、データ検索範囲の水平方向の範囲180919および垂直方向の範囲
180920は、第4の領域180918の水平方向の範囲および垂直方向の範囲を、そ
れぞれ15画素分程度拡大した範囲であってもよい。
Next, in the pth image 180911, a range larger than the fourth region 180918 and centered on the fourth region 180918 is considered. Here, the range larger than the fourth region 180918 and centered on the fourth region 180918 is the data search range. The data search range is a horizontal range (X direction) of 180919 and a vertical range (Y direction) of 180919.
The horizontal range 180919 and the vertical range 180920 of the data search range may be ranges obtained by expanding the horizontal range and the vertical range of the fourth area 180918 by about 15 pixels, respectively.

そして、データ検索範囲内において、前記第4の領域180918内の画像データと最も
類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることが
できる。検索の結果、最も類似した画像データを持つ領域として、第1の領域18091
5が導出されたとする。
Then, within the data search range, a search is performed for a region having image data most similar to the image data in the fourth region 180918. The search method may be the least squares method or the like. As a result of the search, the first region 18091 is found to have the most similar image data.
Suppose 5 is derived.

次に、導出された第1の領域180915と、第4の領域180918との位置の違いを
表す量として、ベクトルを導出する。なお、このベクトルを、動きベクトル180921
と呼ぶことにする。
Next, a vector is derived as an amount representing the difference in position between the derived first region 180915 and the fourth region 180918. This vector is called a motion vector 180921.
Let's call it this.

そして、第(p+1)の画像180912および、第(p+2)の画像180913にお
いては、動きベクトル180921から求めた第1のベクトルおよび第2のベクトルと、
第(p+3)の画像180914における第4の領域180918内の画像データと、第
pの画像180911における第1の領域180915内の画像データと、によって、第
2の領域180916および第3の領域180917を形成する。
In the (p+1)th image 180912 and the (p+2)th image 180913, the first vector and the second vector obtained from the motion vector 180921 are
The image data in the fourth region 180918 in the (p+3)th image 180914 and the image data in the first region 180915 in the pth image 180911 form a second region 180916 and a third region 180917.

ここで、動きベクトル180921から求めた第1のベクトルを第1の変位ベクトル18
0922と呼ぶことにする。また、第2のベクトルを第2の変位ベクトル180923と
呼ぶことにする。第1の変位ベクトル180922は、第2の領域180916を形成す
る位置を決める役割を持つ。第2の領域180916は、第4の領域180918から第
1の変位ベクトル180922だけ離れた位置に形成される。なお、第1の変位ベクトル
180922は、動きベクトル180921に(1/3)をかけた量であってもよい。ま
た、第2の変位ベクトル180923は、第3の領域180917を形成する位置を決め
る役割を持つ。第3の領域180917は、第4の領域180918から第2の変位ベク
トル180923だけ離れた位置に形成される。なお、第2の変位ベクトル180923
は、動きベクトル180921に(2/3)をかけた量であってもよい。
Here, the first vector obtained from the motion vector 180921 is the first displacement vector 18
0922. The second vector will be referred to as a second displacement vector 180923. The first displacement vector 180922 has a role of determining a position for forming the second region 180916. The second region 180916 is formed at a position away from the fourth region 180918 by the first displacement vector 180922. Note that the first displacement vector 180922 may be an amount obtained by multiplying the motion vector 180921 by (1/3). The second displacement vector 180923 has a role of determining a position for forming the third region 180917. The third region 180917 is formed at a position away from the fourth region 180918 by the second displacement vector 180923. Note that the second displacement vector 180923
may be the motion vector 180921 multiplied by (2/3).

第(p+1)の画像180912における第2の領域180916内の画像データは、第
(p+3)の画像180914における第4の領域180918内の画像データと、第p
の画像180911における第1の領域180915内の画像データによって決められる
としてもよい。たとえば、第(p+1)の画像180912における第2の領域1809
16内の画像データは、第(p+3)の画像180914における第4の領域18091
8内の画像データと、第pの画像180911における第1の領域180915内の画像
データの平均値であってもよい。
The image data in the second region 180916 in the (p+1)th image 180912 is compared with the image data in the fourth region 180918 in the (p+3)th image 180914 and the image data in the pth region 180916 in the (p+2)th image 180916.
For example, the (p+1)th image 180912 may be determined by image data in a first region 180915 in the (p+1)th image 180911.
The image data in 16 is the fourth region 18091 in the (p+3)th image 180914.
8 and the average value of the image data in the first region 180915 in the pth image 180911.

第(p+2)の画像180913における第3の領域180917内の画像データは、第
(p+3)の画像180914における第4の領域180918内の画像データと、第p
の画像180911における第1の領域180915内の画像データによって決められる
としてもよい。たとえば、第(p+2)の画像180913における第3の領域1809
17内の画像データは、第(p+3)の画像180914における第4の領域18091
8内の画像データと、第pの画像180911における第1の領域180915内の画像
データの平均値であってもよい。
The image data in the third region 180917 in the (p+2)th image 180913 is image data in the fourth region 180918 in the (p+3)th image 180914 and the image data in the pth region 180916 in the (p+4)th image 180917.
For example, the image data in the third region 1809 in the (p+2)th image 180913 may be determined by the image data in the first region 1809 in the (p+2)th image 180911.
The image data in 17 is the fourth region 18091 in the (p+3)th image 180914.
8 and the average value of the image data in the first region 180915 in the pth image 180911.

このようにして、第(p+3)の画像180914における第4の領域180918に対
応する、第(p+1)の画像180902における第2の領域180916、および第(
p+2)の画像180913における第3の領域180917を形成することができる。
なお、以上の処理を、第(p+3)の画像180914における他の領域にも行なうこと
で、第(p+3)の画像180914と第pの画像180911の中間状態となる、第(
p+1)の画像180912および第(p+2)の画像180913を形成することがで
きる。
In this manner, the second region 180916 in the (p+1)th image 180902, which corresponds to the fourth region 180918 in the (p+3)th image 180914, and the
A third region 180917 in image 180913 of pixel p+2 may be formed.
In addition, by performing the above processing on other regions in the (p+3)th image 180914, a (p+3)th image 180915 having an intermediate state between the (p+3)th image 180914 and the pth image 180911 can be obtained.
A (p+1)th image 180912 and a (p+2)th image 180913 can be formed.

次に、図74を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画
像を作成する回路の例について説明する。図74(A)は、表示領域に画像を表示するた
めのソースドライバ、ゲートドライバを含む周辺駆動回路と、周辺駆動回路を制御する制
御回路の接続関係を表した図である。図74(B)は、前記制御回路の詳細な回路構成の
一例を表した図である。図74(C)は、前記制御回路に含まれる画像処理回路の詳細な
回路構成の一例を表した図である。図74(D)は、前記制御回路に含まれる画像処理回
路の詳細な回路構成の別の例を表した図である。
Next, referring to Fig. 74, an example of a circuit for detecting the motion of an image contained in input image data and creating an intermediate state image will be described. Fig. 74(A) is a diagram showing the connection relationship between a peripheral driving circuit including a source driver and a gate driver for displaying an image in a display area, and a control circuit for controlling the peripheral driving circuit. Fig. 74(B) is a diagram showing an example of a detailed circuit configuration of the control circuit. Fig. 74(C) is a diagram showing an example of a detailed circuit configuration of an image processing circuit included in the control circuit. Fig. 74(D) is a diagram showing another example of a detailed circuit configuration of an image processing circuit included in the control circuit.

図74(A)のように、本実施の形態における装置は、制御回路181011と、ソース
ドライバ181012と、ゲートドライバ181013と、表示領域181014と、を
含んでいてもよい。
As shown in FIG. 74A, the device in this embodiment mode may include a control circuit 181011, a source driver 181012, a gate driver 181013, and a display region 181014.

なお、制御回路181011、ソースドライバ181012およびゲートドライバ181
013は、表示領域181014が形成されている基板と同一の基板上に形成されていて
もよい。
The control circuit 181011, the source driver 181012 and the gate driver 181
013 may be formed on the same substrate as the substrate on which the display region 181014 is formed.

なお、制御回路181011、ソースドライバ181012およびゲートドライバ181
013は、これらのうち一部が、表示領域181014が形成されている基板と同一の基
板上に形成され、その他の回路は、表示領域181014が形成されている基板とは異な
る基板上に形成されていてもよい。たとえば、ソースドライバ181012およびゲート
ドライバ181013が、表示領域181014が形成されている基板と同一の基板上に
形成され、制御回路181011は異なる基板上に外付けICとして形成されていてもよ
い。同様に、ゲートドライバ181013が、表示領域181014が形成されている基
板と同一の基板上に形成され、その他の回路は異なる基板上に外付けICとして形成され
ていてもよい。同様に、ソースドライバ181012、ゲートドライバ181013およ
び制御回路181011の一部が、表示領域181014が形成されている基板と同一の
基板上に形成され、その他の回路は異なる基板上に外付けICとして形成されていてもよ
い。
The control circuit 181011, the source driver 181012 and the gate driver 181
181013, a part of which may be formed on the same substrate as the substrate on which the display region 181014 is formed, and the other circuits may be formed on a substrate different from the substrate on which the display region 181014 is formed. For example, the source driver 181012 and the gate driver 181013 may be formed on the same substrate as the substrate on which the display region 181014 is formed, and the control circuit 181011 may be formed as an external IC on a different substrate. Similarly, the gate driver 181013 may be formed on the same substrate as the substrate on which the display region 181014 is formed, and the other circuits may be formed as external ICs on a different substrate. Similarly, a part of the source driver 181012, the gate driver 181013, and the control circuit 181011 may be formed on the same substrate as the substrate on which the display region 181014 is formed, and the other circuits may be formed as external ICs on a different substrate.

制御回路181011は、外部画像信号181000と、水平同期信号181001と、
垂直同期信号181002と、が入力され、画像信号181003と、ソーススタートパ
ルス181004と、ソースクロック181005と、ゲートスタートパルス18100
6と、ゲートクロック181007と、が出力される構成であってもよい。
The control circuit 181011 receives an external image signal 181000, a horizontal sync signal 181001,
A vertical synchronization signal 181002 is input, and an image signal 181003, a source start pulse 181004, a source clock 181005, and a gate start pulse 18100 are input.
6 and gate clock 181007 may be output.

ソースドライバ181012は、画像信号181003と、ソーススタートパルス181
004と、ソースクロック181005と、が入力され、画像信号181003に従った
電圧または電流を表示領域181014に出力する構成であってもよい。
The source driver 181012 receives an image signal 181003 and a source start pulse 181
004 and a source clock 181005 are input, and a voltage or current according to the image signal 181003 is output to a display area 181014.

ゲートドライバ181013は、ゲートスタートパルス181006と、ゲートクロック
181007と、が入力され、ソースドライバ181012から出力される信号を表示領
域181014に書き込むタイミングを指定する信号が出力される構成であってもよい。
The gate driver 181013 may be configured to receive a gate start pulse 181006 and a gate clock 181007 and to output a signal that specifies the timing for writing the signal output from the source driver 181012 to the display area 181014.

外部画像信号181000の周波数と、画像信号181003の周波数が異なっている場
合、ソースドライバ181012およびゲートドライバ181013を駆動するタイミン
グを制御する信号も、入力される水平同期信号181001および垂直同期信号1810
02とは異なる周波数を持つことになる。そのため、画像信号181003の処理に加え
て、ソースドライバ181012およびゲートドライバ181013を駆動するタイミン
グを制御する信号も処理する必要がある。制御回路181011は、そのための機能を持
った回路であってもよい。たとえば、外部画像信号181000の周波数に対して画像信
号181003の周波数が倍であった場合、制御回路181011は、外部画像信号18
1000に含まれる画像信号を補間して倍の周波数の画像信号181003を生成し、か
つ、タイミングを制御する信号も倍の周波数になるように制御する。
When the frequency of the external image signal 181000 and the frequency of the image signal 181003 are different, the signals for controlling the timing of driving the source driver 181012 and the gate driver 181013 are also different from the input horizontal sync signal 181001 and vertical sync signal 181002.
18.02. Therefore, in addition to processing the image signal 181003, it is also necessary to process a signal that controls the timing of driving the source driver 181012 and the gate driver 181013. The control circuit 181011 may be a circuit having a function for this purpose. For example, if the frequency of the image signal 181003 is twice that of the external image signal 181000, the control circuit 181011 will process the signal that controls the timing of driving the source driver 181012 and the gate driver 181013.
The image signal included in 1000 is interpolated to generate an image signal 181003 having double the frequency, and the signal controlling the timing is also controlled to have double the frequency.

また、制御回路181011は、図74(B)のように、画像処理回路181015と、
タイミング発生回路181016と、を含んでいてもよい。
As shown in FIG. 74B, the control circuit 181011 includes an image processing circuit 181015 and
A timing generating circuit 181016 may also be included.

画像処理回路181015は、外部画像信号181000と、周波数制御信号18100
8と、が入力され、画像信号181003が出力される構成であってもよい。
The image processing circuit 181015 receives an external image signal 181000 and a frequency control signal 18100
8 and an image signal 181003 may be input and output.

タイミング発生回路181016は、水平同期信号181001と、垂直同期信号181
002と、が入力され、ソーススタートパルス181004と、ソースクロック1810
05と、ゲートスタートパルス181006と、ゲートクロック181007と、周波数
制御信号181008と、が出力される構成であってもよい。なお、タイミング発生回路
181016は、周波数制御信号181008の状態を指定するためのデータを保持する
メモリまたはレジスタ等を含んでいてもよい。また、タイミング発生回路181016は
、外部から周波数制御信号181008の状態を指定する信号が入力される構成であって
もよい。
The timing generating circuit 181016 generates a horizontal synchronizing signal 181001 and a vertical synchronizing signal 181002.
002 and are input, and a source start pulse 181004 and a source clock 1810
05, a gate start pulse 181006, a gate clock 181007, and a frequency control signal 181008. The timing generating circuit 181016 may include a memory or a register that holds data for specifying the state of the frequency control signal 181008. The timing generating circuit 181016 may be configured to receive a signal that specifies the state of the frequency control signal 181008 from the outside.

画像処理回路181015は、図74(C)のように、動き検出回路181020と、第
1のメモリ181021と、第2のメモリ181022と、第3のメモリ181023と
、輝度制御回路181024と、高速処理回路181025と、を含んでいてもよい。
The image processing circuit 181015 may include a motion detection circuit 181020, a first memory 181021, a second memory 181022, a third memory 181023, a brightness control circuit 181024, and a high-speed processing circuit 181025, as shown in FIG. 74 (C).

動き検出回路181020は、複数の画像データが入力され、画像の動きが検出され、前
記複数の画像データの中間状態である画像データが出力される構成であってもよい。
The motion detection circuit 181020 may be configured to receive a plurality of image data, detect the motion of the images, and output image data that is an intermediate state of the plurality of image data.

第1のメモリ181021は、外部画像信号181000が入力され、前記外部画像信号
181000を一定期間保持しつつ、動き検出回路181020と第2のメモリ1810
22に前記外部画像信号181000を出力する構成であってもよい。
The first memory 181021 receives an external image signal 181000, and stores the external image signal 181000 for a certain period of time.
The external image signal 181000 may be output to the external image input/output terminal 22.

第2のメモリ181022は、第1のメモリ181021から出力された画像データが入
力され、前記画像データを一定期間保持しつつ、動き検出回路181020と高速処理回
路181025に前記画像データを出力する構成であってもよい。
The second memory 181022 may be configured to receive image data output from the first memory 181021, hold the image data for a certain period of time, and output the image data to the motion detection circuit 181020 and the high-speed processing circuit 181025.

第3のメモリ181023は、動き検出回路181020から出力された画像データが入
力され、前記画像データを一定期間保持しつつ、輝度制御回路181024に前記画像デ
ータを出力する構成であってもよい。
The third memory 181023 may be configured to receive the image data output from the motion detection circuit 181020, hold the image data for a certain period of time, and output the image data to a brightness control circuit 181024.

高速処理回路181025は、第2のメモリ181022から出力された画像データと、
輝度制御回路181024から出力された画像データと、周波数制御信号181008と
、が入力され、前記画像データを、画像信号181003として出力する構成であっても
よい。
The high-speed processing circuit 181025 receives the image data output from the second memory 181022,
The image data output from the brightness control circuit 181024 and the frequency control signal 181008 may be input, and the image data may be output as the image signal 181003.

外部画像信号181000の周波数と、画像信号181003の周波数が異なっている場
合、画像処理回路181015によって、外部画像信号181000に含まれる画像信号
を補間して画像信号181003を生成してもよい。入力された外部画像信号18100
0は、一旦第1のメモリ181021に保持される。そのとき、第2のメモリ18102
2には、1つ前のフレームで入力された画像データが保持されている。動き検出回路18
1020は、第1のメモリ181021および第2のメモリ181022に保持された画
像データを適宜読み込み、両者の画像データの違いから動きベクトルを検出し、さらに、
中間状態の画像データを生成してもよい。生成された中間状態の画像データは、第3のメ
モリ181023によって保持される。
When the frequency of the external image signal 181000 and the frequency of the image signal 181003 are different, the image processing circuit 181015 may generate the image signal 181003 by interpolating the image signal included in the external image signal 181000.
0 is temporarily stored in the first memory 181021. At that time, the second memory 18102
The image data input in the previous frame is held in the motion detection circuit 18.
1020 reads image data stored in a first memory 181021 and a second memory 181022 as appropriate, detects a motion vector from the difference between the two image data, and further
The image data in the intermediate state may be generated. The generated image data in the intermediate state is stored in the third memory 181023.

動き検出回路181020が中間状態の画像データを生成しているとき、高速処理回路1
81025は、第2のメモリ181022に保持されている画像データを、画像信号18
1003として出力する。その後、第3のメモリ181023に保持された画像データを
輝度制御回路181024を通じて画像信号181003として出力する。このとき、第
2のメモリ181022および第3のメモリ181023が更新される周波数は外部画像
信号181000の周波数と同じだが、高速処理回路181025を通じて出力される画
像信号181003の周波数は、外部画像信号181000の周波数と異なっていてもよ
い。具体的には、たとえば、画像信号181003の周波数は外部画像信号181000
の周波数の1.5倍、2倍、3倍が挙げられる。しかし、これに限定されるものではなく
、様々な周波数とすることができる。なお、画像信号181003の周波数は、周波数制
御信号181008によって指定されてもよい。
When the motion detection circuit 181020 is generating image data of an intermediate state, the high-speed processing circuit 1
81025 converts the image data held in the second memory 181022 into an image signal 18
The image data held in the third memory 181023 is then output as an image signal 181003 through a luminance control circuit 181024. At this time, the frequency at which the second memory 181022 and the third memory 181023 are updated is the same as the frequency of the external image signal 181000, but the frequency of the image signal 181003 output through the high-speed processing circuit 181025 may be different from the frequency of the external image signal 181000. Specifically, for example, the frequency of the image signal 181003 is
Examples of the frequency of the image signal 181003 include 1.5 times, 2 times, and 3 times the frequency of the image signal 181003. However, the frequency is not limited to this, and various frequencies can be used. The frequency of the image signal 181003 may be specified by a frequency control signal 181008.

図74(D)に示した画像処理回路181015の構成は、図74(C)に示した画像処
理回路181015の構成に、第4のメモリ181026を加えたものである。このよう
に、第1のメモリ181021から出力された画像データと、第2のメモリ181022
から出力された画像データに加えて、第4のメモリ181026から出力された画像デー
タも動き検出回路181020に出力することで、正確に画像の動きを検出することが可
能になる。
The configuration of the image processing circuit 181015 shown in Fig. 74(D) is obtained by adding a fourth memory 181026 to the configuration of the image processing circuit 181015 shown in Fig. 74(C).
By outputting image data output from the fourth memory 181026 in addition to the image data output from the third memory 181028 to the motion detection circuit 181020, it becomes possible to accurately detect the motion of the image.

なお、入力される画像データが、データ圧縮等のために、すでに動きベクトルを含んでい
るような場合、たとえばMPEG(Moving Picture Expert Gr
oup)の規格に基づく画像データである場合は、これを用いて中間状態の画像を補間画
像として生成すればよい。このとき、動き検出回路181020に含まれる、動きベクト
ルを生成する部分は不要となる。また、画像信号181003に係るエンコードおよびデ
コード処理も簡単なものとなるため、消費電力を低減できる。
In addition, when the input image data already contains a motion vector due to data compression or the like, for example, MPEG (Moving Picture Expert Group)
In the case where the image data is based on the standard of the 3D image processing circuit 181003, an intermediate image can be generated as an interpolated image using the image data. In this case, the part that generates the motion vector included in the motion detection circuit 181020 becomes unnecessary. In addition, the encoding and decoding processes related to the image signal 181003 become simple, so that power consumption can be reduced.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態6)
本実施の形態においては、液晶パネルの周辺部について説明する。
(Embodiment 6)
In this embodiment, the peripheral portion of the liquid crystal panel will be described.

図75は、エッジライト式と呼ばれるバックライトユニット20101と、液晶パネル2
0107とを有している液晶表示装置の一例を示す。エッジライト式とは、バックライト
ユニットの端部に光源を配置し、その光源の蛍光を発光面全体から放射する方式である。
エッジライト式のバックライトユニットは、薄型で省電力化を図ることができる。
FIG. 75 shows a backlight unit 20101 called an edge light type and a liquid crystal panel 20102.
1 shows an example of a liquid crystal display device having the above-mentioned structure. The edge light type is a type in which a light source is disposed at an end of a backlight unit, and the fluorescent light of the light source is emitted from the entire light emitting surface.
Edge-light type backlight units are thin and can reduce power consumption.

バックライトユニット20101は、拡散板20102、導光板20103、反射板20
104、ランプリフレクタ20105及び光源20106によって構成される。
The backlight unit 20101 includes a diffusion plate 20102, a light guide plate 20103, and a reflector plate 20
104, a lamp reflector 20105 and a light source 20106.

光源20106は必要に応じて発光する機能を有している。例えば、光源20106とし
ては冷陰極管、熱陰極管、発光ダイオード、無機EL又は有機ELなどが用いられる。ラ
ンプリフレクタ20105は、光源20106からの蛍光を効率よく導光板20103に
導く機能を有する。導光板20103は、蛍光を全反射させて、全面に光を導く機能を有
する。拡散板20102は、明度のムラを低減する機能を有する。反射板20104は、
導光板20103から下方向(液晶パネル20107と反対方向)に漏れた光を反射して
再利用する機能を有する。
The light source 20106 has a function of emitting light as required. For example, a cold cathode fluorescent lamp, a hot cathode fluorescent lamp, a light emitting diode, an inorganic EL, or an organic EL may be used as the light source 20106. The lamp reflector 20105 has a function of efficiently guiding the fluorescent light from the light source 20106 to the light guide plate 20103. The light guide plate 20103 has a function of totally reflecting the fluorescent light and guiding the light to the entire surface. The diffusion plate 20102 has a function of reducing unevenness in brightness. The reflector 20104 has a function of:
It has the function of reflecting and reusing light that leaks downward from the light guide plate 20103 (in the direction opposite to the liquid crystal panel 20107).

なお、バックライトユニット20101には、光源20106の輝度を調整するための制
御回路が接続されている。この制御回路によって、光源20106の輝度を調整すること
ができる。
A control circuit for adjusting the luminance of the light source 20106 is connected to the backlight unit 20101. The luminance of the light source 20106 can be adjusted by this control circuit.

図76(A)、(B)、(C)及び(D)は、エッジライト式のバックライトユニットの
詳細な構成を示す図である。なお、拡散板、導光板及び反射板などはその説明を省略する
76(A), (B), (C) and (D) are diagrams showing the detailed configuration of an edge-light type backlight unit, in which explanations of the diffusion plate, light guide plate and reflector plate are omitted.

図76(A)に示すバックライトユニット20201は、光源として冷陰極管20203
を用いた構成である。そして、冷陰極管20203からの光を効率よく反射させるため、
ランプリフレクタ20202が設けられている。このような構成は、冷陰極管からの輝度
の強度のため、大型表示装置に用いることが多い。
The backlight unit 20201 shown in FIG. 76(A) uses a cold cathode fluorescent lamp 20203 as a light source.
In order to efficiently reflect the light from the cold cathode fluorescent lamp 20203,
There is provided a lamp reflector 20202. This configuration is often used in large display devices due to the intensity of the luminance from the cold cathode fluorescent lamps.

図76(B)に示すバックライトユニット20211は、光源として発光ダイオード(L
ED)20213を用いた構成である。例えば、白色に発する発光ダイオード(LED)
20213は所定の間隔に配置される。そして、発光ダイオード(LED)20213か
らの光を効率よく反射させるため、ランプリフレクタ20212が設けられている。
The backlight unit 20211 shown in FIG. 76(B) uses a light emitting diode (LED) as a light source.
For example, a white light emitting diode (LED) 20213 is used.
The light emitting diodes (LEDs) 20213 are arranged at predetermined intervals. In order to efficiently reflect light from the light emitting diodes (LEDs) 20213, a lamp reflector 20212 is provided.

発光ダイオードの輝度は高いので、発光ダイオードを用いた構成は大型表示装置に適する
。発光ダイオードは色再現性に優れているので、より実物に近い画像を表示することが出
来る。LEDはチップが小さいため、配置面積を小さくできる。したがって、表示装置の
狭額縁化を図ることができる。
Since light-emitting diodes have high brightness, configurations using light-emitting diodes are suitable for large display devices. Light-emitting diodes have excellent color reproducibility, so they can display images that are closer to the real thing. LEDs have small chips, so the layout area can be reduced. This makes it possible to narrow the frame of the display device.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
In addition, when the light emitting diodes are mounted on a large display device, the light emitting diodes can be arranged on the back surface of the substrate. The light emitting diodes are arranged at a predetermined interval, and the light emitting diodes of each color are arranged in order. The arrangement of the light emitting diodes can improve color reproducibility.

図76(C)に示すバックライトユニット20221は、光源として各色RGBの発光ダ
イオード(LED)20223、発光ダイオード(LED)20224、発光ダイオード
(LED)20225を用いた構成である。各色RGBの発光ダイオード(LED)20
223、発光ダイオード(LED)20224、発光ダイオード(LED)20225は
、それぞれ所定の間隔に配置される。各色RGBの発光ダイオード(LED)20223
、発光ダイオード(LED)20224、発光ダイオード(LED)20225を用いる
ことによって、色再現性を高くすることができる。そして、発光ダイオードからの光を効
率よく反射させるため、ランプリフレクタ20222が設けられている。
The backlight unit 20221 shown in FIG. 76C is configured to use light emitting diodes (LED) 20223, 20224, and 20225 of the respective colors RGB as light sources.
The light emitting diodes (LED) 20223, the light emitting diodes (LED) 20224, and the light emitting diodes (LED) 20225 are arranged at predetermined intervals.
Color reproducibility can be improved by using a light emitting diode (LED) 20224 and a light emitting diode (LED) 20225. A lamp reflector 20222 is provided to efficiently reflect light from the light emitting diodes.

発光ダイオードの輝度は高いので、光源として各色RGBの発光ダイオードを用いた構成
は大型表示装置に適する。発光ダイオードは色再現性に優れているので、より実物に近い
画像を表示することが出来る。LEDはチップが小さいため、配置面積を小さくできる。
したがって、表示装置の狭額縁化を図ることができる。
Since light-emitting diodes have high brightness, configurations using light-emitting diodes of each color (RGB) as a light source are suitable for large display devices. Light-emitting diodes have excellent color reproducibility, so they can display images that are closer to the real thing. LEDs have small chips, so they can be placed in a small area.
Therefore, the frame of the display device can be narrowed.

なお、時間に応じてRGBの発光ダイオードを順次点灯させることによって、カラー表示
を行うことができる。いわいるフィールドシーケンシャルモードである。
It should be noted that a color display can be achieved by sequentially lighting the RGB light emitting diodes according to time, in what is called a field sequential mode.

なお、白色を発する発光ダイオードと、各色RGBの発光ダイオード(LED)2022
3、発光ダイオード(LED)20224、発光ダイオード(LED)20225とを組
み合わせることができる。
In addition, a light emitting diode that emits white light and a light emitting diode (LED) 2022 for each color RGB are
3. Light emitting diode (LED) 20224 and light emitting diode (LED) 20225 can be combined.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
In addition, when the light emitting diodes are mounted on a large display device, the light emitting diodes can be arranged on the back surface of the substrate. The light emitting diodes are arranged at a predetermined interval, and the light emitting diodes of each color are arranged in order. The arrangement of the light emitting diodes can improve color reproducibility.

図77(D)に示すバックライトユニット20231は、光源として各色RGBの発光ダ
イオード(LED)20233、発光ダイオード(LED)20234、発光ダイオード
(LED)20235を用いた構成である。例えば、各色RGBの発光ダイオード(LE
D)20233、発光ダイオード(LED)20234、発光ダイオード(LED)20
235のうち発光強度の低い色(例えば緑)は複数配置されている。各色RGBの発光ダ
イオード(LED)20233、発光ダイオード(LED)20234、発光ダイオード
(LED)20235を用いることによって、色再現性を高くすることができる。そして
、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ20232が設
けられている。
The backlight unit 20231 shown in Fig. 77(D) is configured to use light emitting diodes (LED) 20233, 20234, and 20235 of the respective colors RGB as light sources.
D) 20233, light emitting diode (LED) 20234, light emitting diode (LED) 20
Among the LEDs 20235, a plurality of LEDs 20233, 20234, and 20235 having low light emission intensity are arranged. Color reproducibility can be improved by using light emitting diodes (LED) 20233, 20234, and 20235 for each of the RGB colors. A lamp reflector 20232 is provided to efficiently reflect light from the light emitting diodes.

発光ダイオードの輝度は高いので、光源として各色RGBの発光ダイオードを用いた構成
は大型表示装置に適する。発光ダイオードは色再現性に優れているので、より実物に近い
画像を表示することが出来る。LEDはチップが小さいため、配置面積を小さくできる。
したがって、表示装置の狭額縁化を図ることができる。
Since light-emitting diodes have high brightness, configurations using light-emitting diodes of each color (RGB) as a light source are suitable for large display devices. Light-emitting diodes have excellent color reproducibility, so they can display images that are closer to the real thing. LEDs have small chips, so they can be placed in a small area.
Therefore, the frame of the display device can be narrowed.

なお、時間に応じてRGBの発光ダイオードを順次点灯させることによって、カラー表示
を行うことができる。いわいるフィールドシーケンシャルモードである。
It should be noted that a color display can be achieved by sequentially lighting the RGB light emitting diodes according to time, in what is called a field sequential mode.

なお、白色を発する発光ダイオードと、各色RGBの発光ダイオード(LED)2023
3、発光ダイオード(LED)20234、発光ダイオード(LED)20235とを組
み合わせることができる。
In addition, a light emitting diode that emits white light and a light emitting diode (LED) 2023 for each color RGB are
3. Light emitting diode (LED) 20234 and light emitting diode (LED) 20235 can be combined.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
In addition, when the light emitting diodes are mounted on a large display device, the light emitting diodes can be arranged on the back surface of the substrate. The light emitting diodes are arranged at a predetermined interval, and the light emitting diodes of each color are arranged in order. The arrangement of the light emitting diodes can improve color reproducibility.

図79(A)は、直下型と呼ばれるバックライトユニットと、液晶パネルとを有する液晶
表示装置の一例を示す。直下式とは、発光面の直下に光源を配置することで、その光源の
蛍光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量
を効率よく利用することができる。
Fig. 79(A) shows an example of a liquid crystal display device having a backlight unit called a direct type and a liquid crystal panel. The direct type is a method in which a light source is placed directly under the light-emitting surface, and the fluorescence of the light source is emitted from the entire light-emitting surface. The direct type backlight unit can efficiently use the amount of emitted light.

バックライトユニット20500は、拡散板20501、遮光板20502、ランプリフ
レクタ20503及び光源20504によって構成される。
The backlight unit 20500 is composed of a diffusion plate 20501 , a light blocking plate 20502 , a lamp reflector 20503 , and a light source 20504 .

光源20504から発せられた光は、ランプリフレクタ20503によってバックライト
ユニット20500の一方の面に集められる。すなわち、バックライトユニット2050
0は、強く発光する面とほとんど発光しない面を有することになる。このとき、バックラ
イトユニット20500の強く発光する面側に液晶パネル20505を配置することによ
って、光源20504から発せられた光を効率よく液晶パネル20505に照射すること
ができる。
Light emitted from the light source 20504 is collected on one side of the backlight unit 20500 by the lamp reflector 20503.
In this case, by disposing the liquid crystal panel 20505 on the side of the backlight unit 20500 that emits strong light, the light emitted from the light source 20504 can be efficiently irradiated onto the liquid crystal panel 20505.

光源20504は、必要に応じて発光する機能を有している。例えば、光源20504と
しては、冷陰極管、熱陰極管、発光ダイオード、無機EL又は有機ELなどが用いられる
。ランプリフレクタ20503は、光源20504の蛍光を効率よく拡散板20501及
び遮光板20502に導く機能を有する。遮光板20502は、光源20504の配置に
合わせて光が強いところほど遮光を多くすることで、明度のムラを低減する機能を有する
。拡散板20501は、さらに明度のムラを低減する機能を有する。
The light source 20504 has a function of emitting light as necessary. For example, a cold cathode fluorescent lamp, a hot cathode fluorescent lamp, a light emitting diode, an inorganic EL, or an organic EL is used as the light source 20504. The lamp reflector 20503 has a function of efficiently guiding the fluorescence of the light source 20504 to the diffusion plate 20501 and the light shielding plate 20502. The light shielding plate 20502 has a function of reducing unevenness in brightness by increasing the amount of light shielding in areas where the light is stronger in accordance with the arrangement of the light source 20504. The diffusion plate 20501 has a function of further reducing unevenness in brightness.

なお、バックライトユニット20500には、光源20504の輝度を調整するための制
御回路が接続されている。この制御回路によって、光源20504の輝度を調整すること
ができる。
A control circuit for adjusting the luminance of the light source 20504 is connected to the backlight unit 20500. The luminance of the light source 20504 can be adjusted by this control circuit.

図79(B)は、直下型と呼ばれるバックライトユニットと、液晶パネルとを有する液晶
表示装置の一例を示す。直下式とは、発光面の直下に光源を配置することで、その光源の
蛍光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量
を効率よく利用することができる。
Fig. 79(B) shows an example of a liquid crystal display device having a backlight unit called a direct type and a liquid crystal panel. The direct type is a method in which a light source is placed directly under the light-emitting surface, and the fluorescence of the light source is emitted from the entire light-emitting surface. The direct type backlight unit can efficiently use the amount of emitted light.

バックライトユニット20510は、拡散板20511、遮光板20512、ランプリフ
レクタ20513、各色RGBの光源(R)20514a、光源(G)20514b及び
光源(B)20514cによって構成される。
The backlight unit 20510 is composed of a diffusion plate 20511, a light shielding plate 20512, a lamp reflector 20513, and a light source (R) 20514a, a light source (G) 20514b, and a light source (B) 20514c for each of the colors RGB.

光源(R)20514a、光源(G)20514b及び光源(B)20514cから発せ
られた光は、ランプリフレクタ20513によってバックライトユニット20510の一
方の面に集められる。すなわち、バックライトユニット20510は、強く発光する面と
ほとんど発光しない面を有することになる。このとき、バックライトユニット20510
の強く発光する面側に液晶パネル20515を配置することによって、光源(R)205
14a、光源(G)20514b及び光源(B)20514cから発せられた光を効率よ
く液晶パネル20515に照射することができる。
The light emitted from the light source (R) 20514a, the light source (G) 20514b, and the light source (B) 20514c is collected on one surface of the backlight unit 20510 by the lamp reflector 20513. In other words, the backlight unit 20510 has a surface that emits strong light and a surface that hardly emits light.
By disposing the liquid crystal panel 20515 on the side of the light source (R) 205 that emits strong light,
The light emitted from the light source (G) 20514a, the light source (G) 20514b, and the light source (B) 20514c can be efficiently irradiated onto the liquid crystal panel 20515.

各色RGBの光源(R)20514a、光源(G)20514b及び光源(B)2051
4cは、必要に応じて発光する機能を有する。例えば、光源(R)20514a、光源(
G)20514b及び光源(B)20514cとしては、冷陰極管、熱陰極管、発光ダイ
オード、無機EL又は有機ELなどが用いられる。ランプリフレクタ20513は、光源
20514の蛍光を効率よく拡散板20511及び遮光板20512に導く機能を有する
。遮光板20512は、光源20514の配置に合わせて光が強いところほど遮光を多く
することで、明度のムラを低減する機能を有する。拡散板20511は、さらに明度のム
ラを低減する機能を有する。
The light source (R) 20514a, the light source (G) 20514b and the light source (B) 2051
4c has a function of emitting light as necessary. For example, the light source (R) 20514a, the light source (
As the light source (G) 20514b and the light source (B) 20514c, a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, an organic EL, or the like is used. The lamp reflector 20513 has a function of efficiently guiding the fluorescence of the light source 20514 to the diffusion plate 20511 and the light shielding plate 20512. The light shielding plate 20512 has a function of reducing unevenness in brightness by blocking more light in areas where the light is stronger in accordance with the arrangement of the light source 20514. The diffusion plate 20511 has a function of further reducing unevenness in brightness.

なお、バックライトユニット20510には、各色RGBの光源(R)20514a、光
源(G)20514b及び光源(B)20514cの輝度を調整するための制御回路が接
続されている。この制御回路によって、各色RGBの光源(R)20514a、光源(G
)20514b及び光源(B)20514cの輝度を調整することができる。
A control circuit for adjusting the luminance of the light source (R) 20514a, the light source (G) 20514b, and the light source (B) 20514c of each color RGB is connected to the backlight unit 20510.
The brightness of light source (A) 20514b and light source (B) 20514c can be adjusted.

図77は、偏光板(偏光フィルムともいう)の構成の一例を示す図である。 Figure 77 shows an example of the configuration of a polarizing plate (also called a polarizing film).

偏光フィルム20300は、保護フィルム20301、基板フィルム20302、PVA
偏光フィルム20303、基板フィルム20304、粘着剤層20305及び離型フィル
ム20306を有する。
The polarizing film 20300 includes a protective film 20301, a substrate film 20302, and a PVA
It has a polarizing film 20303 , a substrate film 20304 , an adhesive layer 20305 and a release film 20306 .

PVA偏光フィルム20303は、ある振動方向だけの光(直線偏光)を作り出す機能を
有する。具体的には、PVA偏光フィルム20303は、電子の密度が縦と横で大きく異
なる分子(偏光子)を含んでいる。PVA偏光フィルム20303は、この電子の密度が
縦と横で大きく異なる分子の方向を揃えることで、直線偏光を作り出すことができる。
The PVA polarizing film 20303 has a function of producing light that vibrates in only one direction (linearly polarized light). Specifically, the PVA polarizing film 20303 contains molecules (polarizers) whose electron densities differ greatly between the vertical and horizontal directions. The PVA polarizing film 20303 can produce linearly polarized light by aligning the directions of the molecules whose electron densities differ greatly between the vertical and horizontal directions.

一例として、PVA偏光フィルム20303は、ポリビニールアルコール(Poly V
inyl Alcohol)の高分子フィルムに、ヨウ素化合物をドープし、PVAフィ
ルムをある方向に引っ張ることで、一定方向にヨウ素分子の並んだフィルムを得ることが
できる。そして、ヨウ素分子の長軸と平行な光は、ヨウ素分子に吸収される。なお、高耐
久用途及び高耐熱用途として、ヨウ素の代わりに2色性の染料が用いてもよい。なお、染
料は、車載用LCD又はプロジェクタ用LCDなどの耐久性、耐熱性が求められる液晶表
示装置に用いられることが望ましい。
As an example, PVA polarizing film 20303 is made of polyvinyl alcohol (Poly V
By doping a polymer film of polyvinyl alcohol (PVA) with an iodine compound and pulling the PVA film in a certain direction, a film in which iodine molecules are aligned in a certain direction can be obtained. Light parallel to the long axis of the iodine molecules is absorbed by the iodine molecules. For high durability and high heat resistance applications, a dichroic dye may be used instead of iodine. The dye is preferably used in liquid crystal display devices that require durability and heat resistance, such as LCDs for vehicles or LCDs for projectors.

PVA偏光フィルム20303は、両側を基材となるフィルム(基板フィルム20302
及び基板フィルム20304)で挟むことで、信頼性を増すことができる。なお、PVA
偏光フィルム20303は、高透明性、高耐久性のトリアセチルロース(TAC)フィル
ムによって挟まれていてもよい。なお、基板フィルム及びTACフィルムは、PVA偏光
フィルム20303が有する偏光子の保護層として機能する。
The PVA polarizing film 20303 is a film having a substrate on both sides (substrate film 20302
The reliability can be increased by sandwiching the PVA substrate between the PVA and the substrate film 20304.
The polarizing film 20303 may be sandwiched between highly transparent and highly durable triacetylcellulose (TAC) films. The substrate film and the TAC films function as protective layers for the polarizer of the PVA polarizing film 20303.

一方の基板フィルム(基板フィルム20304)には、液晶パネルのガラス基板に貼るた
めの粘着剤層20305が貼られている。なお、粘着剤層20305は、粘着剤を片側の
基板フィルム(基板フィルム20304)に塗布することで形成される。粘着剤層203
05には、離形フィルム20306(セパレートフィルム)が備えられている。
An adhesive layer 20305 is attached to one of the substrate films (substrate film 20304) for attaching to a glass substrate of a liquid crystal panel. The adhesive layer 20305 is formed by applying an adhesive to the substrate film (substrate film 20304) on one side.
05 is provided with a release film 20306 (separate film).

他方の基板フィルム(基板フィルム20302)には、保護フィルム20301が備えら
れている。
The other substrate film (substrate film 20302 ) is provided with a protective film 20301 .

なお、偏光フィルム20300表面に、ハードコート散乱層(アンチグレア層)が備えら
れていてもよい。ハードコート散乱層は、AG処理によって表面に微細な凹凸が形成され
ており、外光を散乱させる防眩機能を有するため、液晶パネルへの外光の映り込みを防ぐ
ことができる。表面反射を防ぐことができる。
In addition, a hard coat scattering layer (anti-glare layer) may be provided on the surface of the polarizing film 20300. The hard coat scattering layer has fine irregularities formed on the surface by AG treatment and has an anti-glare function that scatters external light, so that it is possible to prevent external light from being reflected on the liquid crystal panel. Surface reflection can be prevented.

なお、偏光フィルム20300表面に、複数の屈折率の異なる光学薄膜層を多層化(アン
チリフレクション処理、若しくはAR処理ともいう)してもよい。多層化された複数の屈
折率のことなる光学薄膜層は、光の干渉効果によって表面の反射率を低減することができ
る。
In addition, a plurality of optical thin film layers having different refractive indexes may be multi-layered (also called anti-reflection treatment or AR treatment) on the surface of the polarizing film 20300. The multi-layered optical thin film layers having different refractive indexes can reduce the reflectance of the surface by the optical interference effect.

図78は、液晶表示装置のシステムブロックの一例を示す図である。 Figure 78 shows an example of a system block of a liquid crystal display device.

画素部20405には、信号線20412が信号線駆動回路20403から延伸して配置
されている。画素部20405には、走査線20410が走査線駆動回路20404から
延伸して配置されている。そして、信号線20412と走査線20410との交差領域に
、複数の画素がマトリクス状に配置されている。なお、複数の画素それぞれはスイッチン
グ素子を有している。したがって、複数の画素それぞれに液晶分子の傾きを制御するため
の電圧を独立して入力することができる。このように各交差領域にスイッチング素子が設
けられた構造をアクティブ型と呼ぶ。ただし、このようなアクティブ型に限定されず、パ
ッシブ型の構成でもよい。パッシブ型は、各画素にスイッチング素子がないため、工程が
簡便である。
In the pixel portion 20405, a signal line 20412 is arranged extending from a signal line driver circuit 20403. In the pixel portion 20405, a scanning line 20410 is arranged extending from a scanning line driver circuit 20404. A plurality of pixels are arranged in a matrix shape in an intersection region between the signal line 20412 and the scanning line 20410. Each of the plurality of pixels has a switching element. Therefore, a voltage for controlling the tilt of the liquid crystal molecules can be input independently to each of the plurality of pixels. A structure in which a switching element is provided in each intersection region in this way is called an active type. However, it is not limited to such an active type, and a passive type configuration may be used. In the passive type, since each pixel does not have a switching element, the process is simple.

駆動回路部20408は、制御回路20402、信号線駆動回路20403及び走査線駆
動回路20404を有する。制御回路20402には映像信号20401が入力されてい
る。制御回路20402は、この映像信号20401に応じて、信号線駆動回路2040
3及び走査線駆動回路20404を制御する。そのため、映像信号20401は、信号線
駆動回路20403及び走査線駆動回路20404に、それぞれ制御信号を入力する。そ
して、この制御信号に応じて、信号線駆動回路20403はビデオ信号を信号線2041
2に入力し、走査線駆動回路20404は走査信号を走査線20410に入力する。そし
て、画素が有するスイッチング素子が走査信号に応じて選択され、画素の画素電極にビデ
オ信号が入力される。
The driver circuit portion 20408 includes a control circuit 20402, a signal line driver circuit 20403, and a scanning line driver circuit 20404. A video signal 20401 is input to the control circuit 20402. The control circuit 20402 controls the signal line driver circuit 2040 in response to the video signal 20401.
3 and the scanning line driver circuit 20404. To this end, the video signal 20401 inputs control signals to the signal line driver circuit 20403 and the scanning line driver circuit 20404. In response to these control signals, the signal line driver circuit 20403 outputs a video signal to the signal line 2041.
2, and the scanning line driver circuit 20404 inputs a scanning signal to a scanning line 20410. Then, a switching element of the pixel is selected in response to the scanning signal, and a video signal is input to a pixel electrode of the pixel.

なお、制御回路20402は、映像信号20401に応じて電源20407も制御してい
る。電源20407は、照明手段20406へ電力を供給する手段を有している。照明手
段20406としては、エッジライト式のバックライトユニット、又は直下型のバックラ
イトユニットを用いることができる。ただし、照明手段20406としては、フロントラ
イトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発
光体及び導光体で構成された板状のライトユニットである。このような照明手段により、
低消費電力で、均等に画素部を照らすことができる。
The control circuit 20402 also controls the power supply 20407 in response to the video signal 20401. The power supply 20407 has a means for supplying power to the lighting means 20406. As the lighting means 20406, an edge-light type backlight unit or a direct type backlight unit can be used. However, a front light may also be used as the lighting means 20406. A front light is a plate-shaped light unit that is attached to the front side of the pixel section and is made up of a light emitter and a light guide for illuminating the entire area. With such lighting means,
It consumes low power and can illuminate the pixel area evenly.

図78(B)に示すように走査線駆動回路20404は、シフトレジスタ20441、レ
ベルシフタ20442、バッファ20443として機能する回路を有する。シフトレジス
タ20441にはゲートスタートパルス(GSP)、ゲートクロック信号(GCK)等の
信号が入力される。
78B, the scanning line driver circuit 20404 has circuits functioning as a shift register 20441, a level shifter 20442, and a buffer 20443. To the shift register 20441, signals such as a gate start pulse (GSP) and a gate clock signal (GCK) are input.

図78(C)に示すように信号線駆動回路20403は、シフトレジスタ20431、第
1のラッチ20432、第2のラッチ20433、レベルシフタ20434、バッファ2
0435として機能する回路を有する。バッファ20435として機能する回路とは、弱
い信号を増幅させる機能を有する回路であり、オペアンプ等を有する。レベルシフタ20
434には、スタートパルス(SSP)等の信号が、第1のラッチ20432にはビデオ
信号等のデータ(DATA)が入力される。第2のラッチ20433にはラッチ(LAT
)信号を一時保持することができ、一斉に画素部20405へ入力させる。これを線順次
駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第2のラ
ッチは不要とすることができる。
As shown in FIG. 78C, the signal line driver circuit 20403 includes a shift register 20431, a first latch 20432, a second latch 20433, a level shifter 20434, a buffer 20435, and a gate 20436.
The circuit functioning as the buffer 20435 is a circuit having a function of amplifying a weak signal, and includes an operational amplifier.
A signal such as a start pulse (SSP) is input to the first latch 20434, and data (DATA) such as a video signal is input to the first latch 20432. A latch (LAT
) signal can be temporarily held and input to the pixel portion 20405 at the same time. This is called line sequential driving. Therefore, if the pixel is driven by dot sequential driving instead of line sequential driving, the second latch is not necessary.

なお、本実施の形態において、液晶パネルは、公知のものを用いることができる。例えば
、液晶パネルとして、2つの基板の間に液晶層が封止された構成を用いることができる。
一方の基板上には、トランジスタ、容量素子、画素電極又は配向膜などが形成されている
。なお、一方の基板の上面と反対側には、偏光板、位相差板又はプリズムシートが配置さ
れていてもよい。他方の基板上には、カラーフィルタ、ブラックマトリクス、対向電極又
は配向膜などが形成されている。なお、他方の基板の上面と反対側には、偏光板又は位相
差板が配置されていてもよい。なお、カラーフィルタ及びブラックマトリクスは、一方の
基板の上面に形成されてもよい。なお、一方の基板の上面側又はその反対側にスリット(
格子)を配置することで、3次元表示を行うことができる。
In this embodiment, a known liquid crystal panel can be used. For example, the liquid crystal panel can have a structure in which a liquid crystal layer is sealed between two substrates.
On one of the substrates, a transistor, a capacitance element, a pixel electrode, an alignment film, etc. are formed. A polarizing plate, a retardation plate, or a prism sheet may be arranged on the side opposite to the upper surface of the one substrate. A color filter, a black matrix, a counter electrode, an alignment film, etc. are formed on the other substrate. A polarizing plate or a retardation plate may be arranged on the side opposite to the upper surface of the other substrate. The color filter and the black matrix may be formed on the upper surface of one of the substrates. A slit (
By arranging the pixels in a grid, a three-dimensional display can be achieved.

なお、偏光板、位相差板及びプリズムシートをそれぞれ、2つの基板の間に配置すること
が可能である。あるいは、2つの基板のうちのいずれかと一体とすることが可能である。
The polarizing plate, the retardation plate, and the prism sheet may each be disposed between the two substrates, or may be integrated with one of the two substrates.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態7)
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について
説明する。
(Seventh embodiment)
In this embodiment mode, a structure and an operation of a pixel that can be applied to a liquid crystal display device will be described.

なお、本実施の形態において、液晶の動作モードとして、TN(Twisted Nem
atic)モード、IPS(In-Plane-Switching)モード、FFS(
Fringe Field Switching)モード、MVA(Multi-dom
ain Vertical Alignment)モード、PVA(Patterned
Vertical Alignment)、ASM(Axially Symmetr
ic aligned Micro-cell)モード、OCB(Optical Co
mpensated Birefringence)モード、FLC(Ferroele
ctric Liquid Crystal)モード、AFLC(AntiFerroe
lectric Liquid Crystal)などを用いることができる。
In this embodiment, the liquid crystal is operated in a Twisted Nematic (TN) mode.
atic) mode, IPS (In-Plane-Switching) mode, FFS (
Fringe Field Switching mode, MVA (Multi-dom)
Vertical Alignment mode, PVA (Patterned
Vertical Alignment), ASM (Axial Symmeter)
ic aligned Micro-cell mode, OCB (Optical Co
mpensated Birefringence) mode, FLC (Ferroele
ctric Liquid Crystal) mode, AFLC (AntiFerroe
Electric Liquid Crystal, etc. can be used.

図131(A)は、液晶表示装置に適用できる画素構成の一例を示す図である。 Figure 131(A) shows an example of a pixel configuration that can be applied to a liquid crystal display device.

画素40100は、トランジスタ40101、液晶素子40102及び容量素子4010
3を有している。トランジスタ40101のゲートは配線40105に接続されている。
トランジスタ40101の第1端子は配線40104に接続されている。トランジスタ4
0101の第2端子は液晶素子40102の第1電極及び容量素子40103の第1電極
に接続される。液晶素子40102の第2電極は対向電極40107に相当する。容量素
子40103の第2の電極が配線40106に接続されている。
The pixel 40100 includes a transistor 40101, a liquid crystal element 40102, and a capacitor element 4010.
The gate of the transistor 40101 is connected to a wiring 40105.
A first terminal of the transistor 40101 is connected to a wiring 40104.
A second terminal of the liquid crystal element 40101 is connected to a first electrode of a liquid crystal element 40102 and a first electrode of a capacitor element 40103. A second electrode of the liquid crystal element 40102 corresponds to a counter electrode 40107. A second electrode of the capacitor element 40103 is connected to a wiring 40106.

配線40104は、信号線として機能する。配線40105は走査線として機能する。配
線40106は容量線として機能する。トランジスタ40101は、スイッチとして機能
する。容量素子40103は、保持容量として機能する。
The wiring 40104 functions as a signal line. The wiring 40105 functions as a scan line. The wiring 40106 functions as a capacitor line. The transistor 40101 functions as a switch. The capacitor 40103 functions as a storage capacitor.

トランジスタ40101はスイッチとして機能すればよく、トランジスタ40101の極
性はPチャネル型でもよいし、Nチャネル型でもよい。
The transistor 40101 is only required to function as a switch, and the polarity of the transistor 40101 may be either a P-channel type or an N-channel type.

なお、配線40104にはビデオ信号が入力されている。配線40105には走査信号が
入力されている。配線40106はある一定の電位が供給されている。なお、走査信号は
Hレベル又はLレベルのデジタル電圧信号である。トランジスタ40101がNチャネル
型の場合、走査信号のHレベルはトランジスタ40101をオンできる電位、走査信号の
Lレベルはトランジスタ40101をオフできる電位である。あるいは、トランジスタ4
0101がPチャネル型の場合、走査信号のHレベルはトランジスタ40101をオフで
きる電位、走査信号のLレベルはトランジスタ40101をオンできる電位である。なお
、ビデオ信号はアナログ電圧である。ただし、これに限定されず、ビデオ信号はデジタル
の電圧でもよい。または、ビデオ信号は電流でもよい。そして、このビデオ信号の電流は
、アナログでもデジタルでもよい。ビデオ信号は、走査信号のHレベルよりも低く、走査
信号のLレベルよりも高い電位である。なお、配線40106に供給されている一定の電
位は対向電極40107の電位と等しいことが好ましい。
A video signal is input to the wiring 40104. A scanning signal is input to the wiring 40105. A certain potential is supplied to the wiring 40106. The scanning signal is a digital voltage signal of H level or L level. When the transistor 40101 is an N-channel type, the H level of the scanning signal is a potential that can turn on the transistor 40101, and the L level of the scanning signal is a potential that can turn off the transistor 40101.
When 0101 is a P-channel type, the H level of the scanning signal is a potential that can turn off the transistor 40101, and the L level of the scanning signal is a potential that can turn on the transistor 40101. Note that the video signal is an analog voltage. However, this is not limited to this, and the video signal may be a digital voltage. Alternatively, the video signal may be a current. The current of this video signal may be either analog or digital. The video signal has a potential that is lower than the H level of the scanning signal and higher than the L level of the scanning signal. Note that it is preferable that the constant potential supplied to the wiring 40106 is equal to the potential of the opposing electrode 40107.

画素40100の動作について、トランジスタ40101がオンしている場合とトランジ
スタ40101がオフしている場合に分けて説明する。
The operation of the pixel 40100 will be described separately for the case where the transistor 40101 is on and the case where the transistor 40101 is off.

トランジスタ40101がオンしている場合は、配線40104と、液晶素子40102
の第1電極(画素電極)及び容量素子40103の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40104からトランジスタ40101を介して、液晶素
子40102の第1電極(画素電極)及び容量素子40103の第1電極に入力される。
そして、容量素子40103はビデオ信号と配線40106に供給されている電位との電
位差を保持する。
When the transistor 40101 is on, the wiring 40104 and the liquid crystal element 40102
A first electrode (pixel electrode) of the liquid crystal element 40102 and a first electrode of the capacitor 40103 are electrically connected to each other. Therefore, a video signal is input from the wiring 40104 through the transistor 40101 to the first electrode (pixel electrode) of the liquid crystal element 40102 and the first electrode of the capacitor 40103.
The capacitor 40103 holds a potential difference between a video signal and a potential supplied to a wiring 40106 .

トランジスタ40101がオフしている場合は、配線40104と、液晶素子40102
の第1電極(画素電極)及び容量素子40103の第1電極とが電気的に遮断される。し
たがって、液晶素子40102の第1電極及び容量素子40103の第1電極は浮遊状態
となる。容量素子40103はビデオ信号と配線40106に供給されている電位との電
位差を保持しているため、液晶素子40102の第1電極及び容量素子40103の第1
電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、液晶素子40102は、
ビデオ信号に応じた透過率となる。
When the transistor 40101 is off, the wiring 40104 and the liquid crystal element 40102
The first electrode (pixel electrode) of the liquid crystal element 40102 and the first electrode of the capacitor 40103 are electrically disconnected. Therefore, the first electrode of the liquid crystal element 40102 and the first electrode of the capacitor 40103 are in a floating state. Since the capacitor 40103 holds a potential difference between the video signal and the potential supplied to the wiring 40106, the first electrode of the liquid crystal element 40102 and the first electrode of the capacitor 40103 are electrically disconnected.
The electrode maintains a potential equal to (corresponding to) the video signal.
The transmittance corresponds to the video signal.

図131(B)は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図
131(B)は、横電界モード(IPSモード、FFSモードを含む)に適した液晶表示
装置に適用できる画素構成の一例を示す図である。
Fig. 131(B) is a diagram showing an example of a pixel configuration that can be applied to a liquid crystal display device. In particular, Fig. 131(B) is a diagram showing an example of a pixel configuration that can be applied to a liquid crystal display device suitable for a lateral electric field mode (including an IPS mode and an FFS mode).

画素40110は、トランジスタ40111、液晶素子40112及び容量素子4011
3を有している。トランジスタ40111のゲートは配線40115に接続されている。
トランジスタ40111の第1端子は配線40114に接続されている。トランジスタ4
0111の第2端子は液晶素子40112の第1電極及び容量素子40113の第1電極
に接続される。液晶素子40112の第2電極は配線40116と接続されている。容量
素子40113の第2の電極が配線40116に接続されている。
The pixel 40110 includes a transistor 40111, a liquid crystal element 40112, and a capacitor element 4011
The gate of the transistor 40111 is connected to a wiring 40115.
A first terminal of the transistor 40111 is connected to the wiring 40114.
A second terminal of the capacitor 40111 is connected to a first electrode of a liquid crystal element 40112 and a first electrode of a capacitor 40113. A second electrode of the liquid crystal element 40112 is connected to a wiring 40116. A second electrode of the capacitor 40113 is connected to the wiring 40116.

配線40114は、信号線として機能する。配線40115は走査線として機能する。配
線40116は容量線として機能する。トランジスタ40111は、スイッチとして機能
する。容量素子40113は、保持容量として機能する。
The wiring 40114 functions as a signal line. The wiring 40115 functions as a scan line. The wiring 40116 functions as a capacitor line. The transistor 40111 functions as a switch. The capacitor 40113 functions as a storage capacitor.

トランジスタ40111はスイッチとして機能すればよく、トランジスタ40111の極
性はPチャネル型でもよいし、Nチャネル型でもよい。
The transistor 40111 is only required to function as a switch, and the polarity of the transistor 40111 may be either a P-channel type or an N-channel type.

なお、配線40114にはビデオ信号が入力されている。配線40115には走査信号が
入力されている。配線40116はある一定の電位が供給されている。なお、走査信号は
Hレベル又はLレベルのデジタル電圧信号である。トランジスタ40111がNチャネル
型の場合、走査信号のHレベルはトランジスタ40111をオンできる電位、走査信号の
Lレベルはトランジスタ40111をオフできる電位である。あるいは、トランジスタ4
0111がPチャネル型の場合、走査信号のHレベルはトランジスタ40111をオフで
きる電位、走査信号のLレベルはトランジスタ40111をオンできる電位である。なお
、ビデオ信号はアナログ電圧である。ただし、これに限定されず、ビデオ信号はデジタル
の電圧でもよい。または、ビデオ信号は電流でもよい。そして、ビデオ信号の電流は、ア
ナログでもデジタルでもよい。ビデオ信号は、走査信号のHレベルよりも低く、走査信号
のLレベルよりも高い電位である。
A video signal is input to the wiring 40114. A scanning signal is input to the wiring 40115. A certain potential is supplied to the wiring 40116. The scanning signal is a digital voltage signal of H level or L level. When the transistor 40111 is an N-channel type, the H level of the scanning signal is a potential that can turn on the transistor 40111, and the L level of the scanning signal is a potential that can turn off the transistor 40111.
When the transistor 40111 is a P-channel type, the H level of the scanning signal is a potential that can turn off the transistor 40111, and the L level of the scanning signal is a potential that can turn on the transistor 40111. Note that the video signal is an analog voltage. However, this is not limited to this, and the video signal may be a digital voltage. Alternatively, the video signal may be a current. The current of the video signal may be either analog or digital. The video signal is a potential that is lower than the H level of the scanning signal and higher than the L level of the scanning signal.

画素40110の動作について、トランジスタ40111がオンしている場合とトランジ
スタ40111がオフしている場合に分けて説明する。
The operation of the pixel 40110 will be described separately for the case where the transistor 40111 is on and the case where the transistor 40111 is off.

トランジスタ40111がオンしている場合は、配線40114と、液晶素子40112
の第1電極(画素電極)及び容量素子40113の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40114からトランジスタ40111を介して、液晶素
子40112の第1電極(画素電極)及び容量素子40113の第1電極に入力される。
そして、容量素子40113はビデオ信号と配線40116に供給されている電位との電
位差を保持する。
When the transistor 40111 is on, the wiring 40114 and the liquid crystal element 40112
A first electrode (pixel electrode) of the liquid crystal element 40112 and a first electrode of the capacitor 40113 are electrically connected to each other. Therefore, a video signal is input from the wiring 40114 through the transistor 40111 to the first electrode (pixel electrode) of the liquid crystal element 40112 and the first electrode of the capacitor 40113.
The capacitor 40113 holds a potential difference between the video signal and the potential supplied to the wiring 40116 .

トランジスタ40111がオフしている場合は、配線40114と、液晶素子40112
の第1電極(画素電極)及び容量素子40113の第1電極とが電気的に遮断される。し
たがって、液晶素子40112の第1電極及び容量素子40113の第1電極は浮遊状態
となる。容量素子40113はビデオ信号と配線40116に供給されている電位との電
位差を保持しているため、液晶素子40112の第1電極及び容量素子40113の第1
電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、液晶素子40112は、
ビデオ信号に応じた透過率となる。
When the transistor 40111 is off, the wiring 40114 and the liquid crystal element 40112
The first electrode (pixel electrode) of the liquid crystal element 40112 and the first electrode of the capacitor 40113 are electrically disconnected from each other. Therefore, the first electrode of the liquid crystal element 40112 and the first electrode of the capacitor 40113 are in a floating state. Since the capacitor 40113 holds a potential difference between the video signal and the potential supplied to the wiring 40116, the first electrode of the liquid crystal element 40112 and the first electrode of the capacitor 40113 are electrically disconnected from each other.
The electrode maintains a potential equal to (corresponding to) the video signal.
The transmittance corresponds to the video signal.

図132は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図132
は、配線数を減らして画素の開口率を大きくできる画素構成の一例である。
FIG. 132 is a diagram showing an example of a pixel configuration that can be applied to a liquid crystal display device.
is an example of a pixel configuration that can reduce the number of wirings and increase the aperture ratio of the pixel.

図132は、同じ列方向に配置された二つの画素(画素40200及び画素40210)
を示す。例えば、画素40200がN行目に配置されている場合、画素40210はN+
1行目に配置されている。
FIG. 132 shows two pixels (pixel 40200 and pixel 40210) arranged in the same column direction.
For example, when the pixel 40200 is arranged in the Nth row, the pixel 40210 is arranged in the Nth row.
It is placed on the first line.

画素40200は、トランジスタ40201、液晶素子40202及び容量素子4020
3を有している。トランジスタ40201のゲートは配線40205に接続されている。
トランジスタ40201の第1端子は配線40204に接続されている。トランジスタ4
0201の第2端子は液晶素子40202の第1電極及び容量素子40203の第1電極
に接続される。液晶素子40202の第2電極は対向電極40207に相当する。容量素
子40203の第2電極は、前行のトランジスタのゲートと同じ配線に接続されている。
The pixel 40200 includes a transistor 40201, a liquid crystal element 40202, and a capacitor element 4020.
A gate of the transistor 40201 is connected to a wiring 40205.
A first terminal of the transistor 40201 is connected to the wiring 40204.
A second terminal of the transistor 40201 is connected to a first electrode of a liquid crystal element 40202 and a first electrode of a capacitor element 40203. A second electrode of the liquid crystal element 40202 corresponds to a counter electrode 40207. A second electrode of the capacitor element 40203 is connected to the same wiring as the gate of the transistor in the previous row.

画素40210は、トランジスタ40211、液晶素子40212及び容量素子4021
3を有している。トランジスタ40211のゲートは配線40215に接続されている。
トランジスタ40211の第1端子は配線40204に接続されている。トランジスタ4
0211の第2端子は液晶素子40212の第1電極及び容量素子40213の第1電極
に接続される。液晶素子40212の第2電極は対向電極40217に相当する。容量素
子40213の第2電極は、前行のトランジスタのゲートと同じ配線(配線40205)
に接続されている。
The pixel 40210 includes a transistor 40211, a liquid crystal element 40212, and a capacitor element 4021
A gate of the transistor 40211 is connected to a wiring 40215.
A first terminal of the transistor 40211 is connected to the wiring 40204.
The second terminal of the transistor 40211 is connected to the first electrode of the liquid crystal element 40212 and the first electrode of the capacitor element 40213. The second electrode of the liquid crystal element 40212 corresponds to a counter electrode 40217. The second electrode of the capacitor element 40213 is connected to the same wiring (wiring 40205) as the gate of the transistor in the previous row.
It is connected to the.

配線40204は、信号線として機能する。配線40205はN行目の走査線として機能
する。配線40206はN行目の容量線として機能する。トランジスタ40201は、ス
イッチとして機能する。容量素子40203は、保持容量として機能する。
The wiring 40204 functions as a signal line. The wiring 40205 functions as a scan line of the Nth row. The wiring 40206 functions as a capacitor line of the Nth row. The transistor 40201 functions as a switch. The capacitor 40203 functions as a storage capacitor.

配線40214は、信号線として機能する。配線40215はN+1行目の走査線として
機能する。配線40216はN+1行目の容量線として機能する。トランジスタ4021
1は、スイッチとして機能する。容量素子40213は、保持容量として機能する。
The wiring 40214 functions as a signal line. The wiring 40215 functions as a scan line in the (N+1)th row. The wiring 40216 functions as a capacitor line in the (N+1)th row.
The capacitor 40211 functions as a switch. The capacitor 40213 functions as a storage capacitor.

トランジスタ40201及びトランジスタ40211はスイッチとして機能すればよく、
トランジスタ40201の極性及びトランジスタ40211の極性はPチャネル型でもよ
いし、Nチャネル型でもよい。
The transistor 40201 and the transistor 40211 only need to function as switches.
The polarity of the transistor 40201 and the polarity of the transistor 40211 may be a P-channel type or an N-channel type.

なお、配線40204にはビデオ信号が入力されている。配線40205には走査信号(
N行目)が入力されている。配線40215には走査信号(N+1行目)が入力されてい
る。
A video signal is input to the wiring 40204. A scanning signal (
A scanning signal (N+1th row) is input to the wiring 40215.

走査信号はHレベル又はLレベルのデジタル電圧信号である。トランジスタ40201(
又はトランジスタ40211)がNチャネル型の場合、走査信号のHレベルはトランジス
タ40201(又はトランジスタ40211)をオンできる電位、走査信号のLレベルは
トランジスタ40201(又はトランジスタ40211)をオフできる電位である。ある
いは、トランジスタ40201(又はトランジスタ40211)がPチャネル型の場合、
走査信号のHレベルはトランジスタ40201(又はトランジスタ40211)をオフで
きる電位、走査信号のLレベルはトランジスタ40201(又はトランジスタ40211
)をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、これに限
定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でもよい。
そして、ビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走査信号
のHレベルよりも低く、走査信号のLレベルよりも高い電位である。
The scanning signal is a digital voltage signal of H level or L level.
When the transistor 40201 (or the transistor 40211) is an N-channel type, the H level of the scanning signal is a potential that can turn on the transistor 40201 (or the transistor 40211), and the L level of the scanning signal is a potential that can turn off the transistor 40201 (or the transistor 40211).
The H level of the scanning signal is a potential that can turn off the transistor 40201 (or the transistor 40211), and the L level of the scanning signal is a potential that can turn off the transistor 40201 (or the transistor 40211).
) can be turned on. The video signal is an analog voltage. However, the present invention is not limited to this, and the video signal may be a digital voltage. Alternatively, the video signal may be a current.
The current of the video signal may be either analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

画素40200の動作について、トランジスタ40201がオンしている場合とトランジ
スタ40201がオフしている場合に分けて説明する。
The operation of the pixel 40200 will be described separately for the case where the transistor 40201 is on and the case where the transistor 40201 is off.

トランジスタ40201がオンしている場合は、配線40204と、液晶素子40202
の第1電極(画素電極)及び容量素子40203の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40204からトランジスタ40201を介して、液晶素
子40202の第1電極(画素電極)及び容量素子40203の第1電極に入力される。
そして、容量素子40203はビデオ信号と前行のトランジスタのゲートと同じ配線に供
給されている電位との電位差を保持する。
When the transistor 40201 is on, the wiring 40204 and the liquid crystal element 40202
A first electrode (pixel electrode) of the liquid crystal element 40202 and a first electrode of the capacitor 40203 are electrically connected to each other. Therefore, a video signal is input from the wiring 40204 through the transistor 40201 to the first electrode (pixel electrode) of the liquid crystal element 40202 and the first electrode of the capacitor 40203.
The capacitor 40203 holds a potential difference between a video signal and a potential supplied to the same wiring as the gate of the transistor in the previous row.

トランジスタ40201がオフしている場合は、配線40204と、液晶素子40202
の第1電極(画素電極)及び容量素子40203の第1電極とが電気的に遮断される。し
たがって、液晶素子40202の第1電極及び容量素子40203の第1電極は浮遊状態
となる。容量素子40203はビデオ信号と前行のトランジスタのゲートと同じ配線に供
給されている電位との電位差を保持しているため、液晶素子40202の第1電極及び容
量素子40203の第1電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、
液晶素子40202は、ビデオ信号に応じた透過率となる。
When the transistor 40201 is off, the wiring 40204 and the liquid crystal element 40202
The first electrode (pixel electrode) of the liquid crystal element 40202 and the first electrode of the capacitor 40203 are electrically isolated from each other. Therefore, the first electrode of the liquid crystal element 40202 and the first electrode of the capacitor 40203 are in a floating state. Since the capacitor 40203 holds a potential difference between the video signal and a potential supplied to the same wiring as the gate of the transistor in the previous row, the first electrode of the liquid crystal element 40202 and the first electrode of the capacitor 40203 hold a potential that is the same as (corresponding to) the video signal.
The liquid crystal element 40202 has a transmittance according to a video signal.

画素40210の動作について、トランジスタ40211がオンしている場合とトランジ
スタ40211がオフしている場合に分けて説明する。
The operation of the pixel 40210 will be described separately for the case where the transistor 40211 is on and the case where the transistor 40211 is off.

トランジスタ40211がオンしている場合は、配線40204と、液晶素子40212
の第1電極(画素電極)及び容量素子40213の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40204からトランジスタ40211を介して、液晶素
子40212の第1電極(画素電極)及び容量素子40213の第1電極に入力される。
そして、容量素子40213はビデオ信号と前行のトランジスタのゲートと同じ配線(配
線40205)に供給されている電位との電位差を保持する。
When the transistor 40211 is on, the wiring 40204 and the liquid crystal element 40212
A first electrode (pixel electrode) of the liquid crystal element 40212 and a first electrode of the capacitor 40213 are electrically connected to each other. Therefore, a video signal is input from the wiring 40204 through the transistor 40211 to the first electrode (pixel electrode) of the liquid crystal element 40212 and the first electrode of the capacitor 40213.
The capacitor 40213 holds a potential difference between the video signal and a potential supplied to the same wiring (wiring 40205) as the gate of the transistor in the previous row.

トランジスタ40211がオフしている場合は、配線40204と、液晶素子40212
の第1電極(画素電極)及び容量素子40213の第1電極とが電気的に遮断される。し
たがって、液晶素子40212の第1電極及び容量素子40213の第1電極は浮遊状態
となる。容量素子40213はビデオ信号と前行のトランジスタのゲートと同じ配線(配
線40205)に供給されている電位との電位差を保持しているため、液晶素子4021
2の第1電極及び容量素子40213の第1電極は、ビデオ信号と同じ(対応した)電位
を維持する。なお、液晶素子40212は、ビデオ信号に応じた透過率となる。
When the transistor 40211 is off, the wiring 40204 and the liquid crystal element 40212
The first electrode (pixel electrode) of the liquid crystal element 40212 and the first electrode of the capacitor 40213 are electrically disconnected from each other. Therefore, the first electrode of the liquid crystal element 40212 and the first electrode of the capacitor 40213 are in a floating state. The capacitor 40213 holds a potential difference between the video signal and a potential supplied to the same wiring (wiring 40205) as the gate of the transistor in the previous row.
The first electrode of the capacitor 40212 and the first electrode of the capacitor element 40213 maintain a potential equal to (corresponding to) the video signal. Note that the transmittance of the liquid crystal element 40212 varies according to the video signal.

図133は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図133
は、サブ画素を用いることで視野角を向上できる画素構成の一例である。
FIG. 133 is a diagram showing an example of a pixel configuration that can be applied to a liquid crystal display device.
is an example of a pixel configuration that can improve the viewing angle by using sub-pixels.

画素40320は、サブ画素40300とサブ画素40310を有している。画素403
20が2つのサブ画素を有している場合について説明するが、画素40320は3つ以上
のサブ画素を有していてもよい。
The pixel 40320 includes a sub-pixel 40300 and a sub-pixel 40310.
Although a case where pixel 40320 has two sub-pixels will be described, pixel 40320 may have three or more sub-pixels.

サブ画素40300は、トランジスタ40301、液晶素子40302及び容量素子40
303を有している。トランジスタ40301のゲートは配線40305に接続されてい
る。トランジスタ40301の第1端子は配線40304に接続されている。トランジス
タ40301の第2端子は液晶素子40302の第1電極及び容量素子40303の第1
電極に接続される。液晶素子40302の第2電極は対向電極40307に相当する。容
量素子40303の第2の電極が配線40306に接続されている。
The sub-pixel 40300 includes a transistor 40301, a liquid crystal element 40302, and a capacitor element 40
A gate of the transistor 40301 is connected to a wiring 40305. A first terminal of the transistor 40301 is connected to a wiring 40304. A second terminal of the transistor 40301 is connected to a first electrode of a liquid crystal element 40302 and a first electrode of a capacitor 40303.
A second electrode of the liquid crystal element 40302 corresponds to a counter electrode 40307. A second electrode of the capacitor element 40303 is connected to a wiring 40306.

サブ画素40310は、トランジスタ40311、液晶素子40312及び容量素子40
313を有している。トランジスタ40311のゲートは配線40315に接続されてい
る。トランジスタ40301の第1端子は配線40304に接続されている。トランジス
タ40311の第2端子は液晶素子40312の第1電極及び容量素子40313の第1
電極に接続される。液晶素子40312の第2電極は対向電極40317に相当する。容
量素子40313の第2の電極が配線40306に接続されている。
The sub-pixel 40310 includes a transistor 40311, a liquid crystal element 40312, and a capacitor element 40
A gate of the transistor 40311 is connected to a wiring 40315. A first terminal of the transistor 40301 is connected to a wiring 40304. A second terminal of the transistor 40311 is connected to a first electrode of a liquid crystal element 40312 and a first electrode of a capacitor 40313.
A second electrode of the liquid crystal element 40312 corresponds to a counter electrode 40317. A second electrode of the capacitor element 40313 is connected to a wiring 40306.

配線40304は、信号線として機能する。配線40305は走査線として機能する。配
線40315は信号線として機能する。配線40306は容量線として機能する。トラン
ジスタ40301は、スイッチとして機能する。トランジスタ40311は、スイッチと
して機能する。容量素子40303は、保持容量として機能する。容量素子40313は
、保持容量として機能する。
The wiring 40304 functions as a signal line. The wiring 40305 functions as a scan line. The wiring 40315 functions as a signal line. The wiring 40306 functions as a capacitor line. The transistor 40301 functions as a switch. The transistor 40311 functions as a switch. The capacitor 40303 functions as a storage capacitor. The capacitor 40313 functions as a storage capacitor.

トランジスタ40301はスイッチとして機能すればよく、トランジスタ40301の極
性はPチャネル型でもよいし、Nチャネル型でもよい。トランジスタ40311はスイッ
チとして機能すればよく、トランジスタ40311の極性はPチャネル型でもよいし、N
チャネル型でもよい。
The transistor 40301 is required to function as a switch, and the polarity of the transistor 40301 may be a P-channel type or an N-channel type. The transistor 40311 is required to function as a switch, and the polarity of the transistor 40311 may be a P-channel type or an N-channel type.
It may be of a channel type.

なお、配線40304にはビデオ信号が入力されている。配線40305には走査信号が
入力されている。配線40315には走査信号が入力されている。配線40306はある
一定の電位が供給されている。
Note that a video signal is input to the wiring 40304. A scanning signal is input to the wiring 40305. A scanning signal is input to the wiring 40315. A certain constant potential is supplied to the wiring 40306.

なお、走査信号はHレベル又はLレベルのデジタル電圧信号である。トランジスタ403
01(又はトランジスタ40311)がNチャネル型の場合、走査信号のHレベルはトラ
ンジスタ40301(又はトランジスタ40311)をオンできる電位、走査信号のLレ
ベルはトランジスタ40301(又はトランジスタ40311)をオフできる電位である
。あるいは、トランジスタ40301(又はトランジスタ40311)がPチャネル型の
場合、走査信号のHレベルはトランジスタ40301(又はトランジスタ40311)を
オフできる電位、走査信号のLレベルはトランジスタ40301(又はトランジスタ40
311)をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、こ
れに限定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でも
よい。そして、ビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走
査信号のHレベルよりも低く、走査信号のLレベルよりも高い電位である。なお、配線4
0306に供給されている一定の電位は対向電極40307の電位又は対向電極4031
7の電位と等しいことが好ましい。
The scanning signal is a digital voltage signal of H level or L level.
When the transistor 40301 (or the transistor 40311) is an N-channel type, the H level of the scanning signal is a potential that can turn on the transistor 40301 (or the transistor 40311), and the L level of the scanning signal is a potential that can turn off the transistor 40301 (or the transistor 40311). Alternatively, when the transistor 40301 (or the transistor 40311) is a P-channel type, the H level of the scanning signal is a potential that can turn off the transistor 40301 (or the transistor 40311), and the L level of the scanning signal is a potential that can turn off the transistor 40301 (or the transistor 40311).
311) can be turned on. The video signal is an analog voltage. However, the present invention is not limited to this, and the video signal may be a digital voltage. Alternatively, the video signal may be a current. The current of the video signal may be either analog or digital. The video signal is a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.
The constant potential supplied to the counter electrode 40306 is the potential of the counter electrode 40307 or the counter electrode 4031.
It is preferable that the potential is equal to that of 7.

画素40320の動作について、トランジスタ40301がオンしトランジスタ4031
1がオフしている場合と、トランジスタ40301がオフしトランジスタ40311がオ
ンしている場合と、トランジスタ40301及びトランジスタ40311がオフしている
場合とに分けて説明する。
Regarding the operation of the pixel 40320, the transistor 40301 is turned on and the transistor 4031
The following describes three cases: when the transistor 40301 is off and the transistor 40311 is on; and when both the transistor 40301 and the transistor 40311 are off.

トランジスタ40301がオンしトランジスタ40311がオフしている場合は、サブ画
素40300において、配線40304と、液晶素子40302の第1電極(画素電極)
及び容量素子40303の第1電極とが電気的に接続される。したがって、ビデオ信号は
、配線40304からトランジスタ40301を介して、液晶素子40302の第1電極
(画素電極)及び容量素子40303の第1電極に入力される。そして、容量素子403
03はビデオ信号と配線40306に供給されている電位との電位差を保持する。このと
き、サブ画素40310において、配線40304と、液晶素子40312の第1電極(
画素電極)及び容量素子40313の第1電極とが電気的に遮断される。したがって、ビ
デオ信号は、サブ画素40310には入力されない。
When the transistor 40301 is on and the transistor 40311 is off, in the sub-pixel 40300, the wiring 40304 and the first electrode (pixel electrode) of the liquid crystal element 40302
and the first electrode of the capacitor 40303 are electrically connected. Therefore, a video signal is input from the wiring 40304 through the transistor 40301 to the first electrode (pixel electrode) of the liquid crystal element 40302 and the first electrode of the capacitor 40303.
40303 holds a potential difference between a video signal and a potential supplied to the wiring 40306. At this time, in the sub-pixel 40310,
The pixel electrode and the first electrode of the capacitor 40313 are electrically isolated from each other. Therefore, a video signal is not input to the sub-pixel 40310.

トランジスタ40301がオフし、トランジスタ40311がオンしている場合は、サブ
画素40300において、配線40304と、液晶素子40302の第1電極(画素電極
)及び容量素子40303の第1電極とが電気的に遮断される。したがって、液晶素子4
0302の第1電極及び容量素子40303の第1電極は浮遊状態となる。容量素子40
303はビデオ信号と配線40306に供給されている電位との電位差を保持しているた
め、液晶素子40302の第1電極及び容量素子40303の第1電極は、ビデオ信号と
同じ(対応した)電位を維持する。このとき、サブ画素40310において、配線403
04と、液晶素子40312の第1電極(画素電極)及び容量素子40313の第1電極
とが電気的に接続される。したがって、ビデオ信号は、配線40304からトランジスタ
40311を介して、液晶素子40312の第1電極(画素電極)及び容量素子4031
3の第1電極に入力される。そして、容量素子40313はビデオ信号と配線40316
に供給されている電位との電位差を保持する。
When the transistor 40301 is turned off and the transistor 40311 is turned on, the wiring 40304 is electrically cut off from the first electrode (pixel electrode) of the liquid crystal element 40302 and the first electrode of the capacitor element 40303 in the subpixel 40300.
The first electrode of the capacitor 40302 and the first electrode of the capacitor 40303 are in a floating state.
Since the line 40303 holds a potential difference between the video signal and the potential supplied to the line 40306, the first electrode of the liquid crystal element 40302 and the first electrode of the capacitor element 40303 hold a potential that is the same as (corresponding to) the video signal.
40304 is electrically connected to a first electrode (pixel electrode) of the liquid crystal element 40312 and a first electrode of the capacitor element 40313. Therefore, a video signal is transmitted from the wiring 40304 through the transistor 40311 to the first electrode (pixel electrode) of the liquid crystal element 40312 and the first electrode of the capacitor element 40313.
The video signal is input to the first electrode of the capacitor 40313 and the wiring 40316.
The potential difference between the potential supplied to the

トランジスタ40301及びトランジスタ40311がオフしている場合は、サブ画素4
0300において、配線40304と、液晶素子40302の第1電極(画素電極)及び
容量素子40303の第1電極とが電気的に遮断される。したがって、液晶素子4030
2の第1電極及び容量素子40303の第1電極は浮遊状態となる。容量素子40303
はビデオ信号と配線40306に供給されている電位との電位差を保持しているため、液
晶素子40302の第1電極及び容量素子40303の第1電極は、ビデオ信号と同じ(
対応した)電位を維持する。なお、液晶素子40302は、ビデオ信号に応じた透過率と
なる。このとき、このとき、サブ画素40310において、配線40304と、液晶素子
40312の第1電極(画素電極)及び容量素子40313の第1電極とが電気的に遮断
される。したがって、液晶素子40312の第1電極及び容量素子40313の第1電極
は浮遊状態となる。容量素子40313はビデオ信号と配線40306に供給されている
電位との電位差を保持しているため、液晶素子40312の第1電極及び容量素子403
13の第1電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、液晶素子40
312は、ビデオ信号に応じた透過率となる。
When the transistor 40301 and the transistor 40311 are off, the sub-pixel 4
In the liquid crystal element 40300, the wiring 40304 is electrically isolated from the first electrode (pixel electrode) of the liquid crystal element 40302 and the first electrode of the capacitor element 40303.
The first electrode of the capacitor 40303 and the first electrode of the capacitor 40303 are in a floating state.
Since the potential difference between the video signal and the potential supplied to the wiring 40306 is held, the first electrode of the liquid crystal element 40302 and the first electrode of the capacitor element 40303 are the same as the video signal (
The liquid crystal element 40302 maintains a potential (corresponding to the video signal). Note that the transmittance of the liquid crystal element 40302 corresponds to the video signal. At this time, in the sub-pixel 40310, the wiring 40304 is electrically cut off from the first electrode (pixel electrode) of the liquid crystal element 40312 and the first electrode of the capacitor 40313. Therefore, the first electrode of the liquid crystal element 40312 and the first electrode of the capacitor 40313 are in a floating state. Since the capacitor 40313 holds a potential difference between the video signal and the potential supplied to the wiring 40306, the first electrode of the liquid crystal element 40312 and the capacitor 403
The first electrode 13 maintains a potential equal to (corresponding to) the video signal.
312 is the transmittance according to the video signal.

サブ画素40300に入力するビデオ信号は、サブ画素40310に入力するビデオ信号
と異なる値としてもよい。この場合、液晶素子40302の液晶分子の配向を液晶素子4
0312の液晶分子の配向と異ならせることができるため、視野角を広くすることができ
る。
The video signal input to the sub-pixel 40300 may have a different value from the video signal input to the sub-pixel 40310. In this case, the alignment of the liquid crystal molecules of the liquid crystal element 40302 is changed to that of the liquid crystal element 40310.
Since the orientation of the liquid crystal molecules can be made different from that of the liquid crystal display panel 0312, the viewing angle can be made wider.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態8)
本実施形態においては、表示装置の駆動方法について説明する。特に、液晶表示装置の駆
動方法について説明する。
(Embodiment 8)
In this embodiment, a method for driving a display device, particularly a method for driving a liquid crystal display device, will be described.

本実施形態において説明する液晶表示装置に用いることのできる液晶パネルは、液晶材料
を2枚の基板によって挟んだ構造であるとする。2枚の基板は、それぞれ、液晶材料に印
加する電界を制御するための電極を備えている。液晶材料は、外部から印加される電界に
よって、光学的および電気的な性質が変化する材料である。したがって、液晶パネルは、
基板が有する電極を用いて液晶材料に印加する電圧を制御することによって、所望の光学
的および電気的な性質を得ることができるデバイスである。そして、多数の電極を平面的
に並置することでそれぞれを画素とし、画素に印加する電圧を個別に制御することにより
、精細な画像を表示できる液晶パネルとすることができる。
The liquid crystal panel that can be used in the liquid crystal display device described in this embodiment has a structure in which a liquid crystal material is sandwiched between two substrates. Each of the two substrates is provided with an electrode for controlling the electric field applied to the liquid crystal material. The optical and electrical properties of the liquid crystal material change depending on an electric field applied from the outside. Therefore, the liquid crystal panel is
This device can obtain the desired optical and electrical properties by controlling the voltage applied to the liquid crystal material using the electrodes on the substrate. By arranging a large number of electrodes side by side in a plane, each one becomes a pixel, and by individually controlling the voltage applied to the pixel, a liquid crystal panel can be made that can display high-resolution images.

ここで、電界の変化に対する液晶材料の応答時間は、2枚の基板の間隔(セルギャップ)
および液晶材料の種類等に依存するが、一般的に数ミリ秒から数十ミリ秒である。さらに
、電界の変化量が小さい場合は、液晶材料の応答時間はさらに長くなる。この性質は、液
晶パネルによって動きのある画像を表示する場合に、残像、尾引き、コントラストの低下
といった画像表示上の障害を引き起こし、特に中間調から別の中間調へ変化する場合(電
界の変化が小さい)場合に、前述の障害の程度が著しくなる。
Here, the response time of the liquid crystal material to a change in the electric field is determined by the distance between the two substrates (cell gap)
The response time depends on the type of liquid crystal material, and is generally several milliseconds to several tens of milliseconds. Furthermore, when the change in the electric field is small, the response time of the liquid crystal material becomes even longer. This property causes problems in image display such as afterimages, trailing, and reduced contrast when displaying moving images using a liquid crystal panel, and the degree of the above-mentioned problems becomes particularly severe when changing from one gray level to another (when the change in the electric field is small).

一方、アクティブマトリクスを用いた液晶パネルに特有の問題として、定電荷駆動による
書き込み電圧の変化がある。以下に、本実施形態における定電荷駆動について説明する。
On the other hand, a problem specific to liquid crystal panels using an active matrix is the change in the write voltage due to constant charge driving. The constant charge driving in this embodiment will be described below.

アクティブマトリクスにおける画素回路は、書き込みを制御するスイッチと、電荷を保持
する容量素子を含む。アクティブマトリクスにおける画素回路の駆動方法は、スイッチを
オン状態として所定の電圧を画素回路に書き込んだ後、直ちにスイッチをオフ状態として
画素回路内の電荷を保持する(ホールド状態)というものである。ホールド状態時、画素
回路の内部と外部には電荷のやり取りが行なわれない(定電荷)。通常、スイッチがオン
状態となっている期間に比べて、オフ状態となっている期間は数百(走査線本数)倍程度
長い。そのため、画素回路のスイッチは、ほとんどオフ状態となっていると考えてよい。
以上より、本実施形態における定電荷駆動とは、液晶パネルの駆動時、画素回路はほとん
どの期間においてホールド状態である駆動方法であるとする。
The pixel circuit in an active matrix includes a switch that controls writing and a capacitive element that holds the charge. The method of driving the pixel circuit in an active matrix is to turn the switch on and write a predetermined voltage to the pixel circuit, and then immediately turn the switch off to hold the charge in the pixel circuit (hold state). In the hold state, no charge is exchanged between the inside and outside of the pixel circuit (constant charge). Normally, the period in which the switch is off is several hundred times (the number of scanning lines) longer than the period in which the switch is on. Therefore, the switch of the pixel circuit can be considered to be almost always in the off state.
From the above, the constant charge drive in this embodiment is a drive method in which the pixel circuits are in a hold state for most of the time when the liquid crystal panel is driven.

次に、液晶材料の電気的特性について説明する。液晶材料は、外部から印加される電界が
変化すると、光学的性質が変化するのと同時に、誘電率も変化する。すなわち、液晶パネ
ルの各画素を2枚の電極に挟まれた容量素子(液晶素子)として考えたとき、当該容量素
子は、印加される電圧によって静電容量が変化する容量素子である。この現象を、ダイナ
ミックキャパシタンスと呼ぶこととする。
Next, the electrical properties of liquid crystal materials will be described. When an externally applied electric field changes, the optical properties of liquid crystal materials change, and at the same time, the dielectric constant also changes. In other words, when each pixel of a liquid crystal panel is considered as a capacitive element (liquid crystal element) sandwiched between two electrodes, the capacitive element is a capacitive element whose electrostatic capacitance changes depending on the applied voltage. This phenomenon is called dynamic capacitance.

このように、印加される電圧によって静電容量が変化する容量素子を、上述した定電荷駆
動によって駆動する場合、次のような問題が生じる。すなわち、電荷の移動が行なわれな
いホールド状態において、液晶素子の静電容量が変化すると、印加される電圧も変化して
しまうという問題である。これは、(電荷量)=(静電容量)×(印加電圧)という関係
式において、電荷量が一定であるということから理解できる。
In this way, when a capacitive element whose capacitance changes depending on the applied voltage is driven by the above-mentioned constant charge driving, the following problem occurs. That is, in the hold state where no charge is transferred, if the capacitance of the liquid crystal element changes, the applied voltage also changes. This can be understood from the fact that the amount of charge is constant in the relational expression (amount of charge) = (capacitance) x (applied voltage).

以上の理由により、アクティブマトリクスを用いた液晶パネルでは、定電荷駆動であるこ
とによって、ホールド状態時における電圧が、書き込み時における電圧から変化してしま
う。その結果、液晶素子の透過率は、ホールド状態を取らない駆動法における変化とは異
なったものとなる。この様子を示したのが、図83である。図83(A)は、横軸に時間
、縦軸に電圧の絶対値をとり、画素回路に書き込む電圧の制御例を表したものである。図
83(B)は、横軸に時間、縦軸に電圧をとった場合の、画素回路に書き込む電圧の制御
例を表したものである。図83(C)は、横軸に時間、縦軸に液晶素子の透過率をとり、
図83(A)または図83(B)によって表した電圧を画素回路に書き込んだ場合の、液
晶素子の透過率の時間変化を表したものである。図83(A)乃至(C)において、期間
Fは電圧の書き換え周期を表し、電圧を書き換える時刻をt、t、t、t、・・
・として説明する。
For the above reasons, in a liquid crystal panel using an active matrix, the voltage in the hold state changes from the voltage during writing due to the constant charge drive. As a result, the transmittance of the liquid crystal element changes differently from that in a drive method that does not adopt a hold state. This is shown in Figure 83. Figure 83(A) shows an example of control of the voltage written to the pixel circuit, with time on the horizontal axis and absolute voltage on the vertical axis. Figure 83(B) shows an example of control of the voltage written to the pixel circuit, with time on the horizontal axis and voltage on the vertical axis. Figure 83(C) shows an example of control of the voltage written to the pixel circuit, with time on the horizontal axis and voltage on the vertical axis.
83(A) or 83(B) is written to a pixel circuit. In FIG. 83(A) to (C), a period F represents a voltage rewrite cycle, and the times at which the voltage is rewritten are t1 , t2 , t3 , t4 , . . .
・Explain as follows.

ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻0におけ
る書き換えでは|V|、時刻t、t、t、t、・・・における書き換えでは|
|であるとする。(図83(A)参照)
Here, the write voltage corresponding to the image data input to the liquid crystal display device is |V 1 | in the rewrite at time 0 , and |
V 2 | (see FIG. 83(A)).

なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期
的に入れ替えてもよい。(反転駆動:図83(B)参照)この方法によって、液晶に直流
電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつ
き等を防ぐことができる。なお、極性を入れ替える周期(反転周期)は、電圧の書き換え
周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生
を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であ
ってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させ
ることができるため、消費電力を低減することができる。
The polarity of the write voltage corresponding to the image data input to the liquid crystal display device may be periodically reversed (reversal drive: see FIG. 83(B)). This method can minimize the application of DC voltage to the liquid crystal, thereby preventing burn-in caused by deterioration of the liquid crystal element. The period for reversing the polarity (reversal period) may be the same as the period for rewriting the voltage. In this case, the reversal period is short, so that the occurrence of flicker due to the reversal drive can be reduced. Furthermore, the reversal period may be an integer multiple of the period for rewriting the voltage. In this case, the reversal period is long, so that the frequency of writing the voltage by changing the polarity can be reduced, thereby reducing power consumption.

そして、図83(A)または図83(B)に示したような電圧を液晶素子に印加したとき
の液晶素子の透過率の時間変化を、図83(C)に示す。ここで、液晶素子に電圧|V
|が印加され、十分時間が経過した後の液晶素子の透過率をTRとする。同様に、液晶
素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透過率をTRとす
る。時刻tにおいて、液晶素子に印加される電圧が|V|から|V|に変化すると
、液晶素子の透過率は、破線30401に示したように、すぐにTRとはならず、ゆっ
くりと変化する。たとえば、電圧の書き換え周期が、60Hzの画像信号のフレーム周期
(16.7ミリ秒)と同じであるとき、透過率がTRに変化するまでは、数フレーム程
度の時間が必要となる。
FIG. 83C shows the time change in the transmittance of the liquid crystal element when the voltage shown in FIG. 83A or FIG. 83B is applied to the liquid crystal element.
The transmittance of the liquid crystal element after a sufficient time has passed since a voltage |V 2 | is applied to the liquid crystal element is defined as TR 1. Similarly, the transmittance of the liquid crystal element after a sufficient time has passed since a voltage |V 2 | is applied to the liquid crystal element is defined as TR 2. When the voltage applied to the liquid crystal element changes from |V 1 | to |V 2 | at time t 1 , the transmittance of the liquid crystal element does not immediately become TR 2 , but changes slowly, as shown by the dashed line 30401. For example, when the rewrite period of the voltage is the same as the frame period (16.7 milliseconds) of a 60 Hz image signal, it takes a time of about several frames until the transmittance changes to TR 2 .

ただし、破線30401に示したような、滑らかな透過率の時間変化は、液晶素子に正確
に電圧|V|が印加されたときのものである。実際の液晶パネル、たとえば、アクティ
ブマトリクスを用いた液晶パネルでは、定電荷駆動であることによって、ホールド状態時
における電圧が、書き込み時における電圧から変化してしまうため、液晶素子の透過率は
破線30401に示したような時間変化とはならず、かわりに、実線30401に示した
ような、段階的な時間変化となる。これは、定電荷駆動であることによって電圧が変化し
てしまうため、1回の書き込みでは目的の電圧に到達することができないためである。そ
の結果、液晶素子の透過率の応答時間は、本来の応答時間(破線30401)よりも、見
かけ上、さらに長くなってしまい、残像、尾引き、コントラストの低下といった画像表示
上の障害を顕著に引き起こしてしまうということになる。
However, the smooth time change of the transmittance as shown by the dashed line 30401 is when a voltage |V 2 | is accurately applied to the liquid crystal element. In an actual liquid crystal panel, for example, a liquid crystal panel using an active matrix, the voltage in the hold state changes from the voltage at the time of writing due to the constant charge drive, so the transmittance of the liquid crystal element does not change with time as shown by the dashed line 30401, but instead changes stepwise with time as shown by the solid line 30401. This is because the voltage changes due to the constant charge drive, so the target voltage cannot be reached by one writing. As a result, the response time of the transmittance of the liquid crystal element appears to be longer than the original response time (dashed line 30401), which significantly causes image display problems such as afterimages, tailing, and reduced contrast.

オーバードライブ駆動を用いることによって、液晶素子の本来の応答時間の長さと、ダイ
ナミックキャパシタンスおよび定電荷駆動による書き込み不足に起因する見かけ上の応答
時間がさらに長くなる現象を、同時に解決することができる。この様子を示したのが、図
84である。図84(A)は、横軸に時間、縦軸に電圧の絶対値をとり、画素回路に書き
込む電圧の制御例を表したものである。図84(B)は、横軸に時間、縦軸に電圧をとっ
た場合の、画素回路に書き込む電圧の制御例を表したものである。図84(C)は、横軸
に時間、縦軸に液晶素子の透過率をとり、図84(A)または図84(B)によって表し
た電圧を画素回路に書き込んだ場合の、液晶素子の透過率の時間変化を表したものである
。図84(A)乃至(C)において、期間Fは電圧の書き換え周期を表し、電圧を書き換
える時刻をt、t、t、t、・・・として説明する。
By using overdrive driving, it is possible to simultaneously solve the problem of the inherent response time of the liquid crystal element and the phenomenon of the apparent response time being further extended due to insufficient writing caused by dynamic capacitance and constant charge driving. This is shown in FIG. 84. FIG. 84(A) shows an example of control of the voltage written to the pixel circuit, with the horizontal axis representing time and the vertical axis representing the absolute value of the voltage. FIG. 84(B) shows an example of control of the voltage written to the pixel circuit, with the horizontal axis representing time and the vertical axis representing the voltage. FIG. 84(C) shows the time change in the transmittance of the liquid crystal element when the voltage shown in FIG. 84(A) or FIG. 84(B) is written to the pixel circuit, with the horizontal axis representing time and the vertical axis representing the transmittance of the liquid crystal element. In FIG. 84(A) to (C), the period F represents the voltage rewrite period, and the times at which the voltage is rewritten are described as t 1 , t 2 , t 3 , t 4 , . . .

ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻0におけ
る書き換えでは|V|、時刻tにおける書き換えでは|V|、時刻t、t、t
、・・・における書き換えでは|V|であるとする。(図84(A)参照)
Here, the write voltages corresponding to the image data input to the liquid crystal display device are |V 1 | for rewriting at time 0, |V 3 | for rewriting at time t 1 , and |V 4 | for rewriting at times t 2 , t 3 , and t
In the rewriting in 4 , ..., it is assumed that |V 2 | (see FIG. 84(A)).

なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期
的に入れ替えてもよい。(反転駆動:図84(B)参照)この方法によって、液晶に直流
電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつ
き等を防ぐことができる。なお、極性を入れ替える周期(反転周期)は、電圧の書き換え
周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生
を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であ
ってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させ
ることができるため、消費電力を低減することができる。
The polarity of the write voltage corresponding to the image data input to the liquid crystal display device may be periodically reversed (reversal drive: see FIG. 84(B)). This method can minimize the application of DC voltage to the liquid crystal, thereby preventing burn-in caused by deterioration of the liquid crystal element. The period for reversing the polarity (reversal period) may be the same as the voltage rewrite period. In this case, the reversal period is short, so that the occurrence of flicker due to the reversal drive can be reduced. Furthermore, the reversal period may be an integer multiple of the voltage rewrite period. In this case, the reversal period is long, so that the frequency of writing voltage by changing the polarity can be reduced, thereby reducing power consumption.

そして、図84(A)または図84(B)に示したような電圧を液晶素子に印加したとき
の液晶素子の透過率の時間変化を、図84(C)に示す。ここで、液晶素子に電圧|V
|が印加され、十分時間が経過した後の液晶素子の透過率をTRとする。同様に、液晶
素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透過率をTRとす
る。同様に、液晶素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透
過率をTRとする。時刻tにおいて、液晶素子に印加される電圧が|V|から|V
|に変化すると、液晶素子の透過率は、破線30501に示したように、数フレームを
かけて透過率をTRまで変化しようとする。しかし、電圧|V|の印加は時刻t
終わり、時刻tより後は、電圧|V|が印加される。そのため、液晶素子の透過率は
破線30501に示したようにはならず、実線30502に示したようになる。ここで、
時刻tの時点において、透過率が概ねTRとなっているように、電圧|V|の値を
設定するのが好ましい。ここで、電圧|V|を、オーバードライブ電圧とも呼ぶことと
する。
FIG. 84C shows the time change in the transmittance of the liquid crystal element when the voltage shown in FIG. 84A or FIG. 84B is applied to the liquid crystal element.
The transmittance of the liquid crystal element after a sufficient time has passed after a voltage |V 2 | is applied to the liquid crystal element is TR 1. Similarly, the transmittance of the liquid crystal element after a sufficient time has passed after a voltage |V 3 | is applied to the liquid crystal element is TR 3. At time t 1, the voltage applied to the liquid crystal element changes from |V 1 | to | V
3 |, the transmittance of the liquid crystal element attempts to change to TR 3 over several frames as shown by the dashed line 30501. However, the application of the voltage |V 3 | ends at time t2 , and after time t2 , the voltage |V 2 | is applied. Therefore, the transmittance of the liquid crystal element does not become as shown by the dashed line 30501, but becomes as shown by the solid line 30502. Here,
It is preferable to set the value of the voltage |V 3 | so that at time t 2 , the transmittance is approximately TR 2. Here, the voltage |V 3 | is also called an overdrive voltage.

つまり、オーバードライブ電圧である|V|を変化させれば、液晶素子の応答時間をあ
る程度制御することができる。なぜならば、液晶の応答時間は、電界の強さによって変化
するからである。具体的には、電界が強いほど、液晶素子の応答時間は短くなり、電界が
弱いほど、液晶素子の応答時間は長くなる。
In other words, by changing the overdrive voltage | V3 |, it is possible to control the response time of the liquid crystal element to some extent. This is because the response time of the liquid crystal changes depending on the strength of the electric field. Specifically, the stronger the electric field, the shorter the response time of the liquid crystal element, and the weaker the electric field, the longer the response time of the liquid crystal element.

なお、オーバードライブ電圧である|V|は、電圧の変化量、すなわち、目的とする透
過率TRおよびTRを与える電圧|V|および|V|、にしたがって変化させる
のが好ましい。なぜならば、液晶素子の応答時間が電圧の変化量によって変わってしまっ
ても、オーバードライブ電圧である|V|をそれに合わせて変化させれば、常に最適な
応答時間を得ることができるからである。
It is preferable to change the overdrive voltage | V3 | according to the amount of change in voltage, i.e., the voltages | V1 | and | V2 | that give the target transmittances TR1 and TR2 . This is because even if the response time of the liquid crystal element changes depending on the amount of change in voltage, it is possible to always obtain an optimal response time by changing the overdrive voltage | V3 | accordingly.

なお、オーバードライブ電圧である|V|は、TN、VA、IPS、OCB等の液晶の
モードによって変化させるのが好ましい。なぜならば、液晶の応答速度が液晶のモードに
よって異なってしまっても、オーバードライブ電圧である|V|をそれに合わせて変化
させれば、常に最適な応答時間を得ることができるからである。
It is preferable to change the overdrive voltage | V3 | depending on the liquid crystal mode, such as TN, VA, IPS, OCB, etc. This is because even if the response speed of the liquid crystal differs depending on the liquid crystal mode, it is possible to always obtain an optimal response time by changing the overdrive voltage | V3 | accordingly.

なお、電圧書き換え周期Fは、入力信号のフレーム周期と同じでもよい。この場合は、液
晶表示装置の周辺駆動回路を簡単にできるため、製造コストの低い液晶表示装置を得るこ
とができる。
The voltage rewrite period F may be the same as the frame period of the input signal. In this case, the peripheral driving circuits of the liquid crystal display device can be simplified, so that a liquid crystal display device can be obtained at low manufacturing costs.

なお、電圧書き換え周期Fは、入力信号のフレーム周期よりも短くてもよい。たとえば、
電圧書き換え周期Fは入力信号のフレーム周期の1/2倍でもよいし、1/3倍でもよい
し、それ以下でもよい。この方法は、黒挿入駆動、バックライト点滅、バックライトスキ
ャン、動き補償による中間画像挿入駆動等、液晶表示装置のホールド駆動に起因する動画
品質の低下の対策法と合わせて用いるのが効果的である。すなわち、液晶表示装置のホー
ルド駆動に起因する動画品質の低下の対策法は、要求される液晶素子の応答時間が短いた
め、本実施形態で説明したオーバードライブ駆動法を用いることで、比較的容易に液晶素
子の応答時間を短くすることができる。液晶素子の応答時間は、セルギャップ、液晶材料
および液晶モード等によって本質的に短くすることは可能ではあるが、技術的に困難であ
る。そのため、オーバードライブのような、駆動方法から液晶素子の応答時間を短くする
方法を用いることは、非常に重要である。
The voltage rewrite period F may be shorter than the frame period of the input signal. For example,
The voltage rewrite period F may be 1/2, 1/3, or less than the frame period of the input signal. This method is effective when used in conjunction with measures against degradation of moving image quality caused by hold drive of a liquid crystal display device, such as black insertion drive, backlight blinking, backlight scanning, and intermediate image insertion drive by motion compensation. That is, the measures against degradation of moving image quality caused by hold drive of a liquid crystal display device require a short response time of the liquid crystal element, so that the response time of the liquid crystal element can be relatively easily shortened by using the overdrive drive method described in this embodiment. Although it is possible to essentially shorten the response time of a liquid crystal element by using the cell gap, liquid crystal material, liquid crystal mode, etc., it is technically difficult. Therefore, it is very important to use a method such as overdrive that shortens the response time of a liquid crystal element from a drive method.

なお、電圧書き換え周期Fは、入力信号のフレーム周期よりも長くてもよい。たとえば、
電圧書き換え周期Fは入力信号のフレーム周期の2倍でもよいし、3倍でもよいし、それ
以上でもよい。この方法は、長期間電圧の書き換えが行なわれないか否かを判断する手段
(回路)と合わせて用いるのが効果的である。すなわち、長期間電圧の書き換えが行なわ
れない場合は、電圧の書き換え動作自体を行わないことによって、回路の動作をその期間
中は停止させることができるので、消費電力の低い液晶表示装置を得ることができる。
The voltage rewrite period F may be longer than the frame period of the input signal. For example,
The voltage rewrite period F may be twice, three times, or even more than the frame period of the input signal. This method is effective when used in conjunction with a means (circuit) for determining whether or not the voltage will not be rewritten for a long period of time. In other words, if the voltage will not be rewritten for a long period of time, the operation of the circuit can be stopped during that period by not performing the voltage rewrite operation itself, thereby making it possible to obtain a liquid crystal display device with low power consumption.

次に、オーバードライブ電圧|V|を、目的とする透過率TRおよびTRを与える
電圧|V|および|V|、にしたがって変化させるための具体的な方法について説明
する。
Next, a specific method for changing the overdrive voltage |V 3 | in accordance with the voltages |V 1 | and |V 2 | that give the target transmittances TR 1 and TR 2 will be described.

オーバードライブ回路は、目的とする透過率TRおよびTRを与える電圧|V|お
よび|V|にしたがって、オーバードライブ電圧|V|を適切に制御するための回路
であるため、オーバードライブ回路に入力される信号は、透過率TRを与える電圧|V
|に関係する信号と、透過率TRを与える電圧|V|に関係する信号であり、オー
バードライブ回路から出力される信号は、オーバードライブ電圧|V|に関係する信号
となる。ここで、これらの信号としては、液晶素子に印加する電圧(|V|、|V
、|V|)のようなアナログの電圧値であってもよいし、液晶素子に印加する電圧を与
えるためのデジタル信号であってもよい。ここでは、オーバードライブ回路に関係する信
号はデジタル信号であるとして説明する。
The overdrive circuit is a circuit for appropriately controlling the overdrive voltage |V 3 | in accordance with the voltages |V 1 | and |V 2 | that give the target transmittances TR 1 and TR 2. Therefore, the signal input to the overdrive circuit is the voltage |V
The signals output from the overdrive circuit are signals related to the overdrive voltage |V 3 |. Here, these signals include the voltages (|V 1 |, |V 2 |) applied to the liquid crystal element, and the voltage |V 2 | that gives the transmittance TR 2 .
, |V 3 |), or may be a digital signal for applying a voltage to a liquid crystal element. Here, the description will be given assuming that the signal related to the overdrive circuit is a digital signal.

まず、図80の(A)を参照して、オーバードライブ回路の全体的な構成について説明す
る。ここでは、オーバードライブ電圧を制御するための信号として、入力画像信号301
01aおよび30101bを用いる。これらの信号を処理した結果、オーバードライブ電
圧を与える信号として、出力画像信号30104が出力されるとする。
First, the overall configuration of the overdrive circuit will be described with reference to FIG. 80A. Here, the input image signal 301 is used as a signal for controlling the overdrive voltage.
As a result of processing these signals, an output image signal 30104 is output as a signal that provides an overdrive voltage.

ここで、目的とする透過率TRおよびTRを与える電圧|V|および|V|は、
互いに隣り合ったフレームにおける画像信号であるため、入力画像信号30101aおよ
び30101bも、同様に互いに隣り合ったフレームにおける画像信号であることが好ま
しい。このような信号を得るためには、入力画像信号30101aを、図80の(A)に
おける遅延回路30102に入力し、その結果出力される信号を、入力画像信号3010
1bとすることができる。遅延回路30102としては、たとえば、メモリが挙げられる
。すなわち、入力画像信号30101aを1フレーム分遅延させるために、メモリに当該
入力画像信号30101aを記憶させておき、同時に、1つ前のフレームにおいて記憶さ
せておいた信号を、入力画像信号30101bとしてメモリから取り出し、入力画像信号
30101aと、入力画像信号30101bを、同時に補正回路30103に入力するこ
とで、互いに隣り合ったフレームにおける画像信号を扱えるようにすることができる。そ
して、互いに隣り合ったフレームにおける画像信号を、補正回路30103に入力するこ
とで、出力画像信号30104を得ることができる。なお、遅延回路30102としてメ
モリを用いたときは、1フレーム分遅延させるために、1フレーム分の画像信号を記憶で
きる容量を持ったメモリ(すなわち、フレームメモリ)とすることができる。こうするこ
とで、メモリ容量の過不足なく、遅延回路としての機能を有することができる。
Here, the voltages |V 1 | and |V 2 | that give the desired transmittances TR 1 and TR 2 are given by:
Since the input image signals 30101a and 30101b are image signals in adjacent frames, it is preferable that the input image signals 30101a and 30101b are also image signals in adjacent frames. In order to obtain such a signal, the input image signal 30101a is input to a delay circuit 30102 in FIG. 80A, and the resulting output signal is delayed by the input image signal 3010.
1b. For example, a memory can be used as the delay circuit 30102. That is, in order to delay the input image signal 30101a by one frame, the input image signal 30101a is stored in the memory, and at the same time, the signal stored in the previous frame is taken out from the memory as the input image signal 30101b, and the input image signal 30101a and the input image signal 30101b are simultaneously input to the correction circuit 30103, so that the image signals in adjacent frames can be handled. Then, the image signals in adjacent frames can be input to the correction circuit 30103, so that the output image signal 30104 can be obtained. When a memory is used as the delay circuit 30102, in order to delay by one frame, the memory can be a memory (i.e., a frame memory) having a capacity capable of storing an image signal for one frame. In this way, the delay circuit can function as a delay circuit without excess or deficiency in memory capacity.

次に、メモリの容量を削減することを主な目的として構成された遅延回路30102につ
いて説明する。遅延回路30102としてこのような回路を用いることで、メモリの容量
を削減することができるため、製造コストを低減することができる。
Next, a description will be given of the delay circuit 30102 configured mainly for the purpose of reducing the memory capacity. By using such a circuit as the delay circuit 30102, the memory capacity can be reduced, and therefore the manufacturing cost can be reduced.

このような特徴を持つ遅延回路30102として、具体的には、図80の(B)に示すよ
うなものを用いることができる。図80の(B)に示す遅延回路30102は、エンコー
ダ30105と、メモリ30106と、デコーダ30107を有する。
Specifically, a delay circuit 30102 having such characteristics may be one as shown in Fig. 80(B). The delay circuit 30102 shown in Fig. 80(B) has an encoder 30105, a memory 30106, and a decoder 30107.

図80の(B)に示す遅延回路30102の動作としては、次のようなものとなる。まず
、入力画像信号30101aをメモリ30106に記憶させる前に、エンコーダ3010
5によって、圧縮処理を行なう。これによって、メモリ30106に記憶させるべきデー
タのサイズを減らすことができる。その結果、メモリの容量を削減することができるため
、製造コストを低減することができる。そして、圧縮処理を施された画像信号は、デコー
ダ30107に送られ、ここで伸張処理を行なう。これによって、エンコーダ30105
によって圧縮処理された前の信号を復元することができる。ここで、エンコーダ3010
5およびデコーダ30107によって行なわれる圧縮伸張処理は、可逆的な処理であって
もよい。こうすることで、圧縮伸張処理を行なった後でも画像信号の劣化がないため、最
終的に装置に表示される画像の品質を落とすことなく、メモリの容量を削減することがで
きる。さらに、エンコーダ30105およびデコーダ30107によって行なわれる圧縮
伸張処理は、非可逆的な処理であってもよい。こうすることで、圧縮後の画像信号のデー
タのサイズを非常に小さくすることができるため、メモリの容量を大幅に削減することが
できる。
The operation of the delay circuit 30102 shown in FIG. 80B is as follows. First, before the input image signal 30101a is stored in the memory 30106, the encoder 3010
The image signal that has been subjected to the compression process is then sent to the encoder 30105, which performs the compression process. This makes it possible to reduce the size of the data to be stored in the memory 30106. As a result, the memory capacity can be reduced, and the manufacturing cost can be reduced. The image signal that has been subjected to the compression process is then sent to the decoder 30107, where it is decompressed.
Here, the encoder 3010 can restore the previous signal that has been compressed by the above.
The compression and expansion processes performed by the encoder 30105 and the decoder 30107 may be lossless processes. In this way, there is no degradation of the image signal even after the compression and expansion processes, so that the memory capacity can be reduced without degrading the quality of the image finally displayed on the device. Furthermore, the compression and expansion processes performed by the encoder 30105 and the decoder 30107 may be lossy processes. In this way, the size of the data of the compressed image signal can be made very small, so that the memory capacity can be significantly reduced.

なお、メモリの容量を削減するための方法としては、上に挙げたもの以外にも、様々な方
法を用いることができる。エンコーダによって画像圧縮するのではなく、画像信号が有す
る色情報を削減する(たとえば、26万色から6万5千色に減色する)、またはデータ数
を削減する(解像度を小さくする)、などの方法を用いることができる。
In addition to the above, various other methods can be used to reduce memory capacity. Instead of compressing images using an encoder, it is possible to reduce the color information contained in the image signal (e.g., reducing the number of colors from 260,000 to 65,000), or to reduce the amount of data (reducing the resolution), etc.

次に、補正回路30103の具体例について、図80の(C)乃至(E)を参照して説明
する。補正回路30103は、2つの入力画像信号から、ある値の出力画像信号を出力す
るための回路である。ここで、2つの入力画像信号と出力画像信号の関係が非線形であり
、簡単な演算で求めることが難しい場合には、補正回路30103として、ルックアップ
テーブル(LUT)を用いてもよい。LUTには、2つの入力画像信号と出力画像信号の
関係が、測定によってあらかじめ求められているため、2つの入力画像信号に対応する出
力画像信号を、LUTを参照するだけで求めることができる。(図80の(C)参照)補
正回路30103としてLUT30108を用いることで、複雑な回路設計等を行なうこ
となく、補正回路30103を実現することができる。
Next, a specific example of the correction circuit 30103 will be described with reference to (C) to (E) of FIG. 80. The correction circuit 30103 is a circuit for outputting an output image signal of a certain value from two input image signals. Here, if the relationship between the two input image signals and the output image signal is nonlinear and difficult to obtain by simple calculation, a look-up table (LUT) may be used as the correction circuit 30103. Since the relationship between the two input image signals and the output image signal is previously obtained by measurement in the LUT, the output image signal corresponding to the two input image signals can be obtained simply by referring to the LUT. (See (C) of FIG. 80) By using the LUT 30108 as the correction circuit 30103, the correction circuit 30103 can be realized without performing complicated circuit design, etc.

ここで、LUTはメモリの1つであるため、メモリ容量をできるだけ削減することが、製
造コストを低減する上で、好ましい。それを実現するための補正回路30103の例とし
て、図80の(D)に示す回路が考えられる。図80の(D)に示す補正回路30103
は、LUT30109と、加算器30110を有する。LUT30109には、入力画像
信号30101aと、出力するべき出力画像信号30104の差分データが格納されてい
る。つまり、入力画像信号30101aおよび入力画像信号30101bから、対応する
差分データをLUT30109から取り出し、取り出した差分データと入力画像信号30
101aを、加算器30110によって加算することで、出力画像信号30104を得る
ことができる。なお、LUT30109に格納するデータを差分データとすることで、L
UTのメモリ容量の削減が実現できる。なぜならば、そのままの出力画像信号30104
よりも、差分データの方がデータサイズが小さいため、LUT30109に必要なメモリ
容量を小さくできるからである。
Here, since the LUT is one type of memory, it is preferable to reduce the memory capacity as much as possible in terms of reducing manufacturing costs. As an example of a correction circuit 30103 for achieving this, the circuit shown in FIG. 80D is considered. The correction circuit 30103 shown in FIG. 80D
The LUT 30109 has an LUT 30109 and an adder 30110. The LUT 30109 stores difference data between an input image signal 30101a and an output image signal 30104 to be output. That is, the corresponding difference data is extracted from the LUT 30109 from the input image signal 30101a and the input image signal 30101b, and the extracted difference data and the input image signal 30104 are added to the LUT 30109.
101a by an adder 30110, an output image signal 30104 can be obtained.
This can reduce the memory capacity of the UT.
This is because the data size of the difference data is smaller than that of the LUT 30109, and therefore the memory capacity required for the LUT 30109 can be reduced.

さらに、出力画像信号が、2つの入力画像信号の四則演算等の簡単な演算によって求めら
れるならば、加算器、減算器、乗算器等の簡単な回路の組み合わせによって実現できる。
その結果、LUTを用いる必要が無くなり、製造コストを大幅に低減することができる。
このような回路としては、図80の(E)に示す回路を挙げることができる。図80の(
E)に示す補正回路30103は、減算器30111と、乗算器30112と、加算器3
0113、を有する。まず、入力画像信号30101aと、入力画像信号30101bの
差分を、減算器30111によって求める。その後、乗算器30112によって、適切な
係数を差分値に乗ずる。そして、入力画像信号30101aに、適切な係数を乗じた差分
値を、加算器30113によって加算することで、出力画像信号30104を得ることが
できる。このような回路を用いることによって、LUTを用いる必要が無くなり、製造コ
ストを大幅に低減することができる。
Furthermore, if the output image signal can be obtained by a simple calculation such as the four basic arithmetic operations of two input image signals, it can be realized by a combination of simple circuits such as adders, subtractors, and multipliers.
As a result, it becomes unnecessary to use an LUT, and manufacturing costs can be significantly reduced.
An example of such a circuit is shown in FIG.
The correction circuit 30103 shown in FIG. 3E includes a subtractor 30111, a multiplier 30112, and an adder 30113.
0113. First, a subtractor 30111 finds the difference between an input image signal 30101a and an input image signal 30101b. Then, a multiplier 30112 multiplies the difference value by an appropriate coefficient. Then, an adder 30113 adds the difference value multiplied by the appropriate coefficient to the input image signal 30101a, thereby obtaining an output image signal 30104. By using such a circuit, it is no longer necessary to use an LUT, and manufacturing costs can be significantly reduced.

なお、ある条件の下で、図80の(E)に示す補正回路30103を用いることによって
、不適切な出力画像信号30104を出力することを防止することができる。その条件と
は、オーバードライブ電圧を与える出力画像信号30104と、入力画像信号30101
aおよび入力画像信号30101bの差分値に、線形性があることである。そして、この
線形性の傾きを、乗算器30112によって乗ずる係数とする。すなわち、このような性
質を持つ液晶素子に、図80の(E)に示す補正回路30103を用いることが好ましい
。このような性質を持つ液晶素子としては、応答速度の階調依存性の小さい、IPSモー
ドの液晶素子が挙げられる。このように、たとえば、IPSモードの液晶素子に図80の
(E)に示す補正回路30103を用いることによって、製造コストを大幅に低減でき、
かつ、不適切な出力画像信号30104を出力することを防止することができるオーバー
ドライブ回路を得ることができる。
It should be noted that, under certain conditions, it is possible to prevent an inappropriate output image signal 30104 from being output by using the correction circuit 30103 shown in FIG.
The difference between input image signal 30101a and input image signal 30101b has linearity. The slope of this linearity is then used as the coefficient to be multiplied by multiplier 30112. In other words, it is preferable to use correction circuit 30103 shown in FIG. 80E for a liquid crystal element having such properties. An example of a liquid crystal element having such properties is an IPS mode liquid crystal element, the response speed of which has little dependence on gradation. In this way, for example, by using correction circuit 30103 shown in FIG. 80E for an IPS mode liquid crystal element, the manufacturing cost can be significantly reduced,
Moreover, an overdrive circuit capable of preventing the output of an inappropriate output image signal 30104 can be obtained.

なお、図80の(A)乃至(E)に示した回路と同等の働きを、ソフトウェア処理によっ
て実現してもよい。遅延回路に用いるメモリについては、液晶表示装置が有する他のメモ
リ、液晶表示装置に表示する画像を送り出す側の装置(たとえば、パーソナルコンピュー
タやそれに準じた装置が有するビデオカード等)が有するメモリ等を流用することができ
る。こうすることで、製造コストを低減できるだけでなく、オーバードライブの強さや利
用する状況などを、ユーザが好みに応じて選択できるようにすることができる。
In addition, the same function as the circuits shown in (A) to (E) of Fig. 80 may be realized by software processing. The memory used in the delay circuit can be other memory of the liquid crystal display device, or memory of the device that sends out the image to be displayed on the liquid crystal display device (for example, a video card of a personal computer or a similar device). This not only reduces the manufacturing cost, but also allows the user to select the strength of the overdrive and the situation of use according to their preference.

次に、コモン線の電位を操作する駆動について、図81を参照して説明する。図81の(
A)は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査
線一本に対し、コモン線が一本配置されているときの、複数の画素回路を表した図である
。図81の(A)に示す画素回路は、トランジスタ30201、補助容量30202、表
示素子30203、映像信号線30204、走査線30205、コモン線30206、を
備えている。
Next, the driving for controlling the potential of the common line will be described with reference to FIG.
81A) is a diagram showing a plurality of pixel circuits when one common line is arranged for one scanning line in a display device using a display element having a capacitive property such as a liquid crystal element. The pixel circuit shown in Fig. 81A includes a transistor 30201, an auxiliary capacitance 30202, a display element 30203, a video signal line 30204, a scanning line 30205, and a common line 30206.

トランジスタ30201のゲート電極は、走査線30205に電気的に接続され、トラン
ジスタ30201のソース電極及びドレイン電極の一方は、映像信号線30204に電気
的に接続され、トランジスタ30201のソース電極及びドレイン電極の他方は、補助容
量30202の一方の電極、及び表示素子30203の一方の電極に電気的に接続されて
いる。
また、補助容量30202の他方の電極は、コモン線30206に電気的に接続されてい
る。
The gate electrode of the transistor 30201 is electrically connected to a scanning line 30205, one of the source electrode and drain electrode of the transistor 30201 is electrically connected to a video signal line 30204, and the other of the source electrode and drain electrode of the transistor 30201 is electrically connected to one electrode of the auxiliary capacitance 30202 and one electrode of the display element 30203.
In addition, the other electrode of the auxiliary capacitance 30202 is electrically connected to a common line 30206 .

まず、走査線30205によって選択された画素は、トランジスタ30201がオンとな
るため、それぞれ、映像信号線30204を介して、表示素子30203及び補助容量3
0202に映像信号に対応した電圧がかかる。このとき、その映像信号が、コモン線30
206に接続された全ての画素に対して最低階調を表示させるものだった場合、あるいは
、コモン線30206に接続された全ての画素に対して最高階調を表示させるものだった
場合は、画素にそれぞれ映像信号線30204を介して映像信号を書き込む必要はない。
映像信号線30204を介して映像信号を書き込む代わりに、コモン線30206の電位
を動かすことで、表示素子30203にかかる電圧を変えることができる。
First, in a pixel selected by a scanning line 30205, the transistor 30201 is turned on, and thus the display element 30203 and the auxiliary capacitor 3
A voltage corresponding to a video signal is applied to the common line 30.
If all pixels connected to common line 30206 are to display the lowest gradation, or if all pixels connected to common line 30206 are to display the highest gradation, there is no need to write a video signal to each pixel via video signal line 30204.
Instead of writing a video signal through the video signal line 30204 , the voltage applied to the display element 30203 can be changed by changing the potential of the common line 30206 .

次に、図81の(B)は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装
置において、走査線一本に対し、コモン線が2本配置されているときの、複数の画素回路
を表した図である。図81の(B)に示す画素回路は、トランジスタ30211、補助容
量30212、表示素子30213、映像信号線30214、走査線30215、第1の
コモン線30216、第2のコモン線30217、を備えている。
Next, Fig. 81B is a diagram showing a plurality of pixel circuits when two common lines are arranged for one scanning line in a display device using a display element having a capacitive property such as a liquid crystal element. The pixel circuit shown in Fig. 81B includes a transistor 30211, an auxiliary capacitance 30212, a display element 30213, a video signal line 30214, a scanning line 30215, a first common line 30216, and a second common line 30217.

トランジスタ30211のゲート電極は、走査線30215に電気的に接続され、トラン
ジスタ30211のソース電極及びドレイン電極の一方は、映像信号線30214に電気
的に接続され、トランジスタ30211のソース電極及びドレイン電極の他方は、補助容
量30212の一方の電極、及び表示素子30213の一方の電極に電気的に接続されて
いる。
また、補助容量30212の他方の電極は、第1のコモン線30216に電気的に接続さ
れている。
また、当該画素と隣接する画素においては、補助容量30212の他方の電極は、第2の
コモン線30217に電気的に接続されている。
The gate electrode of the transistor 30211 is electrically connected to a scanning line 30215, one of the source electrode and drain electrode of the transistor 30211 is electrically connected to a video signal line 30214, and the other of the source electrode and drain electrode of the transistor 30211 is electrically connected to one electrode of the auxiliary capacitance 30212 and one electrode of the display element 30213.
In addition, the other electrode of the auxiliary capacitance 30212 is electrically connected to a first common line 30216 .
In addition, in a pixel adjacent to the pixel in question, the other electrode of the auxiliary capacitance 30212 is electrically connected to a second common line 30217 .

図81の(B)に示す画素回路は、コモン線一本に対し電気的に接続されている画素が少
ないため、映像信号線30214を介して映像信号を書き込む代わりに、第1のコモン線
30216又は第2のコモン線30217の電位を動かすことで、表示素子30213に
かかる電圧を変えることができる頻度が、顕著に大きくなる。また、ソース反転駆動又は
ドット反転駆動が可能になる。ソース反転駆動又はドット反転駆動により、素子の信頼性
を向上させつつ、フリッカを抑えることができる。
81B, since the number of pixels electrically connected to one common line is small, the frequency with which the voltage applied to the display element 30213 can be changed is significantly increased by changing the potential of the first common line 30216 or the second common line 30217 instead of writing a video signal through the video signal line 30214. In addition, source inversion driving or dot inversion driving becomes possible. By using source inversion driving or dot inversion driving, it is possible to suppress flicker while improving the reliability of the element.

次に、走査型バックライトについて、図82を参照して説明する。図82の(A)は、冷
陰極管を並置した走査型バックライトを示す図である。図82の(A)に示す走査型バッ
クライトは、拡散板30301と、N個の冷陰極管30302―1から30302―Nと
、を備える。N個の冷陰極管30302―1から30302―Nを、拡散板30301の
後ろに並置することで、N個の冷陰極管30302―1から30302―Nは、その輝度
を変化させて走査することができる。
Next, the scanning backlight will be described with reference to Fig. 82. Fig. 82(A) is a diagram showing a scanning backlight in which cold cathode tubes are arranged in a row. The scanning backlight shown in Fig. 82(A) includes a diffusion plate 30301 and N cold cathode tubes 30302-1 to 30302-N. By arranging the N cold cathode tubes 30302-1 to 30302-N in a row behind the diffusion plate 30301, the N cold cathode tubes 30302-1 to 30302-N can be scanned by changing their luminance.

走査するときの各冷陰極管の輝度の変化を、図82の(C)を用いて説明する。まず、冷
陰極管30302―1の輝度を、一定時間変化させる。そして、その後に、冷陰極管30
302―1の隣に配置された冷陰極管30302―2の輝度を、同じ時間だけ変化させる
。このように、冷陰極管30302―1から30302―Nまで、輝度を順に変化させる
。なお、図82の(C)においては、一定時間変化させる輝度は、元の輝度より小さいも
のとしたが、元の輝度より大きくてもよい。また、冷陰極管30302―1から3030
2―Nまで走査するとしたが、逆方向に冷陰極管30302―Nから30302―1まで
走査してもよい。
The change in luminance of each cold cathode tube during scanning will be described with reference to FIG. 82C. First, the luminance of the cold cathode tube 30302-1 is changed for a certain period of time. Then, the luminance of the cold cathode tube 30
The luminance of the cold cathode tube 30302-2 arranged next to the cold cathode tube 30302-1 is changed for the same period of time. In this manner, the luminance is changed in order from the cold cathode tube 30302-1 to 30302-N. Note that, although the luminance changed for a certain period of time is set to be smaller than the original luminance in FIG. 82C, it may be larger than the original luminance.
Although scanning is performed up to cold cathode fluorescent tube 30302-N in the above embodiment, scanning may be performed in the reverse direction from cold cathode fluorescent tube 30302-N to 30302-1.

図82のように駆動することで、バックライトの平均輝度を小さくすることができる。し
たがって、液晶表示装置の消費電力の大部分を占める、バックライトの消費電力を低減す
ることができる。
By driving as shown in Fig. 82, it is possible to reduce the average luminance of the backlight, and therefore it is possible to reduce the power consumption of the backlight, which accounts for most of the power consumption of a liquid crystal display device.

なお、走査型バックライトの光源として、LEDを用いてもよい。その場合の走査型バッ
クライトは、図82の(B)のようになる。図82の(B)に示す走査型バックライトは
、拡散板30311と、LEDを並置した光源30312―1から30312―Nと、を
備える。走査型バックライトの光源として、LEDを用いた場合、バックライトを薄く、
軽くできる利点がある。また、色再現範囲を広げることができるという利点がある。さら
に、LEDを並置した光源30312―1から30312―Nのそれぞれに並置したLE
Dも、同様に走査することができるので、点走査型のバックライトとすることもできる。
点走査型とすれば、動画像の画質をさらに向上させることができる。
Note that LEDs may be used as the light source of the scanning backlight. In that case, the scanning backlight will be as shown in Fig. 82B. The scanning backlight shown in Fig. 82B includes a diffusion plate 30311 and light sources 30312-1 to 30312-N in which LEDs are arranged side by side. When LEDs are used as the light source of the scanning backlight, the backlight can be made thin and
The light source 30312-1 to 30312-N in which LEDs are arranged in parallel has an advantage of being lighter. The light source 30312-1 to 30312-N in which LEDs are arranged in parallel have an advantage of being lighter.
D can also be scanned in the same manner, so that a point-scanning type backlight can also be used.
If a point scanning type is used, the image quality of the moving image can be further improved.

なお、バックライトの光源としてLEDを用いた場合も、図82の(C)に示すように輝
度を変化させて駆動することができる。
Incidentally, even when an LED is used as the light source of the backlight, it is possible to drive the LED by changing the luminance as shown in FIG.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態9)
本実施の形態においては、各種液晶モードについて説明する。
(Embodiment 9)
In this embodiment, various liquid crystal modes will be described.

まず、断面図を用いて各種液晶モードについて説明する。 First, we will explain the various liquid crystal modes using cross-sectional diagrams.

図134(A)、(B)は、TNモードの断面の模式図を示す。 Figures 134(A) and (B) show schematic diagrams of the cross section of the TN mode.

互いに対向するように配置された第1の基板50101及び第2の基板50102に、液
晶層50100が挟持されている。第1の基板50101の上面には、第1の電極501
05が形成されている。第2の基板50102の上面には、第2の電極50106が形成
されている。第1の基板50101の液晶層と反対側には、第1の偏光板50103が配
置されている。第2の基板50102の液晶層と反対側には、第2の偏光板50104が
配置されている。なお、第1の偏光板50103と第2の偏光板50104とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50100 is sandwiched between a first substrate 50101 and a second substrate 50102 that are arranged to face each other.
05 is formed on the upper surface of the second substrate 50102. A second electrode 50106 is formed on the upper surface of the second substrate 50102. A first polarizing plate 50103 is disposed on the side of the first substrate 50101 opposite the liquid crystal layer. A second polarizing plate 50104 is disposed on the side of the second substrate 50102 opposite the liquid crystal layer. The first polarizing plate 50103 and the second polarizing plate 50104 are disposed in a crossed Nicol state.

第1の偏光板50103は、第1の基板50101の上面に配置されてもよい。第2の偏
光板50104は、第2の基板50102の上面に配置されてもよい。
The first polarizing plate 50103 may be disposed on the top surface of the first substrate 50101. The second polarizing plate 50104 may be disposed on the top surface of the second substrate 50102.

第1の電極50105及び第2の電極50106のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
At least one (or both) of the first electrode 50105 and the second electrode 50106 may have a light-transmitting property (transmissive or reflective type). Alternatively, both electrodes may have a light-transmitting property and one of the electrodes may have a part of a reflective property (semi-transmissive type).

図134(A)は、第1の電極50105及び第2の電極50106に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため
、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板5
0103と第2の偏光板50104とがクロスニコルになるように配置されているため、
バックライトからの光は基板を通過できない。したがって、黒色表示が行われる。
134A is a schematic diagram of a cross section when a voltage is applied to the first electrode 50105 and the second electrode 50106 (called a vertical electric field method). Since the liquid crystal molecules are vertically aligned, the light from the backlight is not affected by the birefringence of the liquid crystal molecules.
Since the polarizing plate 0103 and the second polarizing plate 50104 are arranged in a crossed Nicol state,
The light from the backlight cannot pass through the substrate, thus producing a black display.

なお、第1の電極50105及び第2の電極50106に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50105 and the second electrode 50106. Therefore, the amount of light from a backlight that passes through the substrate can be controlled, and a predetermined image can be displayed.

図134(B)は、第1の電極50105及び第2の電極50106に電圧が印加されて
いない場合の断面の模式図である。液晶分子が横に並び、平面内で回転している状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光
板50103と第2の偏光板50104とがクロスニコルになるように配置されているた
め、バックライトからの光は基板を通過する。したがって、白色表示が行われる。いわゆ
るノーマリーホワイトモードである。
Fig. 134(B) is a schematic diagram of a cross section when no voltage is applied to the first electrode 50105 and the second electrode 50106. Since the liquid crystal molecules are aligned horizontally and rotated in a plane, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50103 and the second polarizing plate 50104 are arranged in a crossed Nicol state, the light from the backlight passes through the substrate. Therefore, white display is performed. This is the so-called normally white mode.

図134(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50101
側又は第2の基板50102側に設けることができる。
The liquid crystal display device having the structure shown in FIG. 134A and FIG. 134B can perform full color display by providing a color filter.
It can be provided on the side or the second substrate 50102 side.

TNモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in TN mode can be any known material.

図135(A)、(B)は、VAモードの断面の模式図を示す。VAモードは、無電界の
時に液晶分子が基板に垂直となるように配向されているモードである。
135(A) and (B) are schematic diagrams of the cross section of the VA mode. The VA mode is a mode in which the liquid crystal molecules are aligned perpendicular to the substrate when no electric field is applied.

互いに対向するように配置された第1の基板50201及び第2の基板50202に、液
晶層50200が挟持されている。第1の基板50201の上面には、第1の電極502
05が形成されている。第2の基板50202の上面には、第2の電極50206が形成
されている。第1の基板50201の液晶層と反対側には、第1の偏光板50203が配
置されている。第2の基板50202の液晶層と反対側には、第2の偏光板50204が
配置されている。なお、第1の偏光板50203と第2の偏光板50204とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50200 is sandwiched between a first substrate 50201 and a second substrate 50202 that are arranged to face each other.
05 is formed on the upper surface of the second substrate 50202. A second electrode 50206 is formed on the upper surface of the second substrate 50202. A first polarizing plate 50203 is disposed on the side of the first substrate 50201 opposite the liquid crystal layer. A second polarizing plate 50204 is disposed on the side of the second substrate 50202 opposite the liquid crystal layer. The first polarizing plate 50203 and the second polarizing plate 50204 are disposed in a crossed Nicol state.

第1の偏光板50203は、第1の基板50201の上面に配置されてもよい。第2の偏
光板50204は、第2の基板50202の上面に配置されてもよい。
The first polarizing plate 50203 may be disposed on the upper surface of the first substrate 50201. The second polarizing plate 50204 may be disposed on the upper surface of the second substrate 50202.

第1の電極50205及び第2の電極50206のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
At least one (or both) of the first electrode 50205 and the second electrode 50206 may have a light-transmitting property (transmissive or reflective type). Alternatively, both electrodes may have a light-transmitting property and one of the electrodes may have a part of a reflective property (semi-transmissive type).

図135(A)は、第1の電極50205及び第2の電極50206に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が横に並んだ状態となるため
、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50
203と第2の偏光板50204とがクロスニコルになるように配置されているため、バ
ックライトからの光は基板を通過する。したがって、白色表示が行われる。
135A is a schematic diagram of a cross section when a voltage is applied to the first electrode 50205 and the second electrode 50206 (called a vertical electric field mode). Since the liquid crystal molecules are aligned horizontally, the light from the backlight is affected by the birefringence of the liquid crystal molecules.
Since the polarizing plate 203 and the second polarizing plate 50204 are arranged in a crossed Nicol state, the light from the backlight passes through the substrate, thereby displaying white color.

なお、第1の電極50205及び第2の電極50206に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50205 and the second electrode 50206. Therefore, the amount of light from a backlight that passes through the substrate can be controlled, and a predetermined image can be displayed.

図135(B)は、第1の電極50205及び第2の電極50206に電圧が印加されて
いない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライト
からの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50203と第2
の偏光板50204とがクロスニコルになるように配置されているため、バックライトか
らの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラ
ックモードである。
135B is a schematic diagram of a cross section when no voltage is applied to the first electrode 50205 and the second electrode 50206. Since the liquid crystal molecules are vertically aligned, the light from the backlight is not affected by the birefringence of the liquid crystal molecules.
Since the polarizing plate 50204 is disposed in a crossed Nicol state, the light from the backlight does not pass through the substrate, and thus a black display is performed. This is the so-called normally black mode.

図135(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50201
側又は第2の基板50202側に設けることができる。
The liquid crystal display device having the structure shown in FIG. 135A and FIG. 135B can perform full color display by providing a color filter.
It can be provided on the side or the second substrate 50202 side.

VAモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in VA mode can be any known material.

図135(C)、(D)は、MVAモードの断面の模式図を示す。MVAモードは、それ
ぞれの部分の視野角依存性を互いに補償する方法である。
135(C) and (D) are schematic diagrams of the cross section of the MVA mode. The MVA mode is a method of mutually compensating for the viewing angle dependence of each part.

互いに対向するように配置された第1の基板50211及び第2の基板50212に、液
晶層50210が挟持されている。第1の基板50211の上面には、第1の電極502
15が形成されている。第2の基板50212の上面には、第2の電極50216が形成
されている。第1の電極50215上には、配向制御用に第1の突起物502117が形
成されている。第2の電極50216上には、配向制御用に第2の突起物502118が
形成されている。第1の基板50211の液晶層と反対側には、第1の偏光板50213
が配置されている。第2の基板50212の液晶層と反対側には、第2の偏光板5021
4が配置されている。なお、第1の偏光板50213と第2の偏光板50214とは、ク
ロスニコルになるように配置されている。
A liquid crystal layer 50210 is sandwiched between a first substrate 50211 and a second substrate 50212 that are arranged to face each other.
15 is formed on the upper surface of the second substrate 50212. A second electrode 50216 is formed on the upper surface of the second substrate 50212. A first protrusion 502117 for alignment control is formed on the first electrode 50215. A second protrusion 502118 for alignment control is formed on the second electrode 50216. A first polarizing plate 50213 is formed on the side of the first substrate 50211 opposite to the liquid crystal layer.
A second polarizing plate 5021 is disposed on the opposite side of the second substrate 50212 from the liquid crystal layer.
The first polarizing plate 50213 and the second polarizing plate 50214 are arranged in a crossed Nicol state.

第1の偏光板50213は、第1の基板50211の上面に配置されてもよい。第2の偏
光板50214は、第2の基板50212の上面に配置されてもよい。
The first polarizing plate 50213 may be disposed on the upper surface of the first substrate 50211. The second polarizing plate 50214 may be disposed on the upper surface of the second substrate 50212.

第1の電極50215及び第2の電極50216のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
At least one (or both) of the first electrode 50215 and the second electrode 50216 may have a light-transmitting property (transmissive or reflective type). Alternatively, both electrodes may have a light-transmitting property and one of the electrodes may have a part of a reflective property (semi-transmissive type).

図135(C)は、第1の電極50215及び第2の電極50216に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が第1の突起物502117
及び第2の突起物502118に対して倒れて並んだ状態となるため、バックライトから
の光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50213と第2の偏光
板50214とがクロスニコルになるように配置されているため、バックライトからの光
は基板を通過する。したがって、白色表示が行われる。
135C is a schematic diagram of a cross section when a voltage is applied to the first electrode 50215 and the second electrode 50216 (called a vertical electric field mode).
and the second protrusion 502118, the light from the backlight is affected by the birefringence of the liquid crystal molecules. And, since the first polarizing plate 50213 and the second polarizing plate 50214 are arranged in a crossed Nicol state, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50215及び第2の電極50216に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50215 and the second electrode 50216. Therefore, the amount of light from a backlight that passes through the substrate can be controlled, and a predetermined image can be displayed.

図135(D)は、第1の電極50215及び第2の電極50216に電圧が印加されて
いない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライト
からの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50213と第2
の偏光板50214とがクロスニコルになるように配置されているため、バックライトか
らの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラ
ックモードである。
135(D) is a schematic diagram of a cross section when no voltage is applied to the first electrode 50215 and the second electrode 50216. Since the liquid crystal molecules are vertically aligned, the light from the backlight is not affected by the birefringence of the liquid crystal molecules.
Since the polarizing plate 50214 is disposed in a crossed Nicol state, the light from the backlight does not pass through the substrate, and black display is performed. This is the so-called normally black mode.

図135(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50211
側又は第2の基板50212側に設けることができる。
The liquid crystal display device having the structure shown in FIG. 135C and FIG. 135D can perform full color display by providing a color filter.
It can be provided on the side or the second substrate 50212.

MVAモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in the MVA mode can be any known material.

図136(A)、(B)は、OCBモードの断面の模式図を示す。OCBモードは、液晶
層内で液晶分子の配列が光学的に補償状態を形成しているため、視野角依存が少ない。こ
の液晶分子の状態は、ベンド配向と呼ばれる。
Figures 136(A) and (B) show schematic diagrams of the cross section of the OCB mode. In the OCB mode, the alignment of the liquid crystal molecules in the liquid crystal layer forms an optically compensated state, so the viewing angle dependence is small. This state of the liquid crystal molecules is called bend alignment.

互いに対向するように配置された第1の基板50301及び第2の基板50302に、液
晶層50300が挟持されている。第1の基板50301の上面には、第1の電極503
05が形成されている。第2の基板50302の上面には、第2の電極50306が形成
されている。第1の基板50301の液晶層と反対側には、第1の偏光板50303が配
置されている。第2の基板50302の液晶層と反対側には、第2の偏光板50304が
配置されている。なお、第1の偏光板50303と第2の偏光板50304とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50300 is sandwiched between a first substrate 50301 and a second substrate 50302 that are arranged to face each other. A first electrode 503 is disposed on the upper surface of the first substrate 50301.
05 is formed on the upper surface of the second substrate 50302. A second electrode 50306 is formed on the upper surface of the second substrate 50302. A first polarizing plate 50303 is disposed on the side of the first substrate 50301 opposite the liquid crystal layer. A second polarizing plate 50304 is disposed on the side of the second substrate 50302 opposite the liquid crystal layer. The first polarizing plate 50303 and the second polarizing plate 50304 are disposed in a crossed Nicol state.

第1の偏光板50303は、第1の基板50301の上面に配置されてもよい。第2の偏
光板50304は、第2の基板50302の上面に配置されてもよい。
The first polarizing plate 50303 may be disposed on the top surface of the first substrate 50301. The second polarizing plate 50304 may be disposed on the top surface of the second substrate 50302.

第1の電極50305及び第2の電極50306のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
At least one (or both) of the first electrode 50305 and the second electrode 50306 may have a light-transmitting property (transmissive or reflective type). Alternatively, both electrodes may have a light-transmitting property and one of the electrodes may have a part of a reflective property (semi-transmissive type).

図136(A)は、第1の電極50305及び第2の電極50306に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため
、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板5
0303と第2の偏光板50304とがクロスニコルになるように配置されているため、
バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。
136A is a schematic diagram of a cross section when a voltage is applied to the first electrode 50305 and the second electrode 50306 (called a vertical electric field method). Since the liquid crystal molecules are vertically aligned, the light from the backlight is not affected by the birefringence of the liquid crystal molecules.
Since the first polarizing plate 0303 and the second polarizing plate 50304 are arranged in a crossed Nicol state,
No light from the backlight passes through the substrate, thus producing a black display.

なお、第1の電極50305及び第2の電極50306に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50305 and the second electrode 50306. Therefore, the amount of light from a backlight that passes through the substrate can be controlled, and a predetermined image can be displayed.

図136(B)は、第1の電極50305及び第2の電極50306に電圧が印加されて
いない場合の断面の模式図である。液晶分子がベンド配向の状態となるため、バックライ
トからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50303と第2
の偏光板50304とがクロスニコルになるように配置されているため、バックライトか
らの光は基板を通過する。したがって、白色表示が行われる。いわゆるノーマリーホワイ
トモードである。
136B is a schematic diagram of a cross section when no voltage is applied to the first electrode 50305 and the second electrode 50306. Since the liquid crystal molecules are in a bend alignment state, the light from the backlight is affected by the birefringence of the liquid crystal molecules.
Since the polarizing plate 50304 is disposed in a crossed Nicol state, the light from the backlight passes through the substrate. Therefore, white display is performed. This is the so-called normally white mode.

図136(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50301
側又は第2の基板50302側に設けることができる。
The liquid crystal display device having the structure shown in FIG. 136A and FIG. 136B can perform full color display by providing a color filter.
It can be provided on the side or the second substrate 50302 side.

OCBモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in OCB mode can be any known material.

図136(C)、(D)は、FLCモード又はAFLCモードの断面の模式図を示す。 Figures 136(C) and (D) show schematic cross-sectional views of FLC mode and AFLC mode.

互いに対向するように配置された第1の基板50311及び第2の基板50312に、液
晶層50310が挟持されている。第1の基板50311の上面には、第1の電極503
15が形成されている。第2の基板50312の上面には、第2の電極50316が形成
されている。第1の基板50311の液晶層と反対側には、第1の偏光板50313が配
置されている。第2の基板50312の液晶層と反対側には、第2の偏光板50314が
配置されている。なお、第1の偏光板50313と第2の偏光板50314とは、クロス
ニコルになるように配置されている。
A liquid crystal layer 50310 is sandwiched between a first substrate 50311 and a second substrate 50312 that are arranged to face each other.
15 is formed on the upper surface of the second substrate 50312. A second electrode 50316 is formed on the upper surface of the second substrate 50312. A first polarizing plate 50313 is disposed on the side of the first substrate 50311 opposite the liquid crystal layer. A second polarizing plate 50314 is disposed on the side of the second substrate 50312 opposite the liquid crystal layer. The first polarizing plate 50313 and the second polarizing plate 50314 are disposed in a crossed Nicol state.

第1の偏光板50313は、第1の基板50311の上面に配置されてもよい。第2の偏
光板50314は、第2の基板50312の上面に配置されてもよい。
The first polarizing plate 50313 may be disposed on the upper surface of the first substrate 50311. The second polarizing plate 50314 may be disposed on the upper surface of the second substrate 50312.

第1の電極50315及び第2の電極50316のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
At least one (or both) of the first electrode 50315 and the second electrode 50316 may have a light-transmitting property (transmissive or reflective type). Alternatively, both electrodes may have a light-transmitting property and one of the electrodes may have a part of a reflective property (semi-transmissive type).

図136(C)は、第1の電極50315及び第2の電極50316に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた方
向で横に並んでいる状態となるため、バックライトからの光は液晶分子の複屈折の影響を
受ける。そして、第1の偏光板50313と第2の偏光板50314とがクロスニコルに
なるように配置されているため、バックライトからの光は基板を通過する。したがって、
白色表示が行われる。
Figure 136 (C) is a schematic diagram of a cross section when a voltage is applied to the first electrode 50315 and the second electrode 50316 (called a vertical electric field mode). Since the liquid crystal molecules are aligned horizontally in a direction shifted from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Furthermore, since the first polarizing plate 50313 and the second polarizing plate 50314 are arranged in a crossed Nicol state, the light from the backlight passes through the substrate. Therefore,
A white display is performed.

なお、第1の電極50315及び第2の電極50316に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50315 and the second electrode 50316. Therefore, the amount of light from a backlight that passes through the substrate can be controlled, and a predetermined image can be displayed.

図136(D)は、第1の電極50315及び第2の電極50316に電圧が印加されて
いない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏
光板50313と第2の偏光板50314とがクロスニコルになるように配置されている
ため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。い
わゆるノーマリーブラックモードである。
Fig. 136(D) is a schematic diagram of a cross section when no voltage is applied to the first electrode 50315 and the second electrode 50316. Since the liquid crystal molecules are aligned horizontally along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Furthermore, since the first polarizing plate 50313 and the second polarizing plate 50314 are arranged in a cross-Nicol state, the light from the backlight does not pass through the substrate. Therefore, black display is performed. This is the so-called normally black mode.

図136(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50311
側又は第2の基板50312側に設けることができる。
The liquid crystal display device having the structure shown in FIG. 136C and FIG. 136D can perform full color display by providing a color filter.
It can be provided on the side or the second substrate 50312.

FLCモード又はAFLCモードに使用される液晶材料は、公知のものを使用すればよい
The liquid crystal material used in the FLC mode or AFLC mode may be any known material.

図137(A)、(B)は、IPSモードの断面の模式図を示す。IPSモードは、液晶
層内で液晶分子の配列が光学的に補償状態を形成しているため、液晶分子を基板に対して
常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をと
る。
137(A) and (B) show schematic diagrams of the cross section of the IPS mode. The IPS mode is a mode in which the alignment of the liquid crystal molecules in the liquid crystal layer forms an optically compensated state, so that the liquid crystal molecules are always rotated in a plane relative to the substrate, and the electrodes are provided only on one of the substrates, adopting a lateral electric field method.

互いに対向するように配置された第1の基板50401及び第2の基板50402に、液
晶層50400が挟持されている。第1の基板50401の上面には、第1の電極504
05及び第2の電極50406が形成されている。第1の基板50401の液晶層と反対
側には、第1の偏光板50403が配置されている。第2の基板50402の液晶層と反
対側には、第2の偏光板50404が配置されている。なお、第1の偏光板50403と
第2の偏光板50404とは、クロスニコルになるように配置されている。
A liquid crystal layer 50400 is sandwiched between a first substrate 50401 and a second substrate 50402 that are arranged to face each other.
05 and a second electrode 50406 are formed. A first polarizing plate 50403 is disposed on the side of the first substrate 50401 opposite to the liquid crystal layer. A second polarizing plate 50404 is disposed on the side of the second substrate 50402 opposite to the liquid crystal layer. The first polarizing plate 50403 and the second polarizing plate 50404 are disposed in a crossed Nicol state.

第1の偏光板50403は、第1の基板50401の上面に配置されてもよい。第2の偏
光板50404は、第2の基板50402の上面に配置されてもよい。
The first polarizing plate 50403 may be disposed on the upper surface of the first substrate 50401. The second polarizing plate 50404 may be disposed on the upper surface of the second substrate 50402.

第1の電極50405及び第2の電極50406のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
At least one (or both) of the first electrode 50405 and the second electrode 50406 may have a light-transmitting property (transmissive or reflective type). Alternatively, both electrodes may have a light-transmitting property and one of the electrodes may have a part of a reflective property (semi-transmissive type).

図137(A)は、第1の電極50405及び第2の電極50406に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた電
気力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影
響を受ける。そして、第1の偏光板50403と第2の偏光板50404とがクロスニコ
ルになるように配置されているため、バックライトからの光は基板を通過する。したがっ
て、白色表示が行われる。
137A is a schematic diagram of a cross section when a voltage is applied to the first electrode 50405 and the second electrode 50406 (called a vertical electric field mode). Since the liquid crystal molecules are oriented along electric field lines that are shifted from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50403 and the second polarizing plate 50404 are arranged in a crossed Nicol state, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50405及び第2の電極50406に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50405 and the second electrode 50406. Therefore, the amount of light from a backlight that passes through the substrate can be controlled, and a predetermined image can be displayed.

図137(B)は、第1の電極50405及び第2の電極50406に電圧が印加されて
いない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏
光板50403と第2の偏光板50404とがクロスニコルになるように配置されている
ため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。い
わゆるノーマリーブラックモードである。
Fig. 137(B) is a schematic diagram of a cross section when no voltage is applied to the first electrode 50405 and the second electrode 50406. Since the liquid crystal molecules are aligned horizontally along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Furthermore, since the first polarizing plate 50403 and the second polarizing plate 50404 are arranged in a cross-Nicol state, the light from the backlight does not pass through the substrate. Therefore, black display is performed. This is the so-called normally black mode.

図137(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50401
側又は第2の基板50402側に設けることができる。
The liquid crystal display device having the structure shown in FIG. 137A and FIG. 137B can perform full color display by providing a color filter.
It can be provided on the side or the second substrate 50402 side.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in IPS mode can be any known material.

図137(C)、(D)は、FFSモードの断面の模式図を示す。FFSモードは、液晶
層内で液晶分子の配列が光学的に補償状態を形成しているため、液晶分子を基板に対して
常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をと
る。
137(C) and (D) show schematic diagrams of the cross section of the FFS mode. In the FFS mode, the alignment of the liquid crystal molecules in the liquid crystal layer forms an optically compensated state, so the liquid crystal molecules are always rotated in a plane relative to the substrate, and the electrodes are provided only on one of the substrates, adopting a horizontal electric field method.

互いに対向するように配置された第1の基板50411及び第2の基板50412に、液
晶層50410が挟持されている。第1の基板50411の上面には、第2の電極504
16が形成されている。第2の電極50416の上面には、絶縁膜50417が形成され
ている。絶縁膜50417上には、第2の電極50416が形成されている。第1の基板
50411の液晶層と反対側には、第1の偏光板50413が配置されている。第2の基
板50412の液晶層と反対側には、第2の偏光板50414が配置されている。なお、
第1の偏光板50413と第2の偏光板50414とは、クロスニコルになるように配置
されている。
A liquid crystal layer 50410 is sandwiched between a first substrate 50411 and a second substrate 50412 that are arranged to face each other.
16 is formed on the upper surface of the second electrode 50416. An insulating film 50417 is formed on the upper surface of the second electrode 50416. A second electrode 50416 is formed on the insulating film 50417. A first polarizing plate 50413 is disposed on the side of the first substrate 50411 opposite to the liquid crystal layer. A second polarizing plate 50414 is disposed on the side of the second substrate 50412 opposite to the liquid crystal layer.
The first polarizing plate 50413 and the second polarizing plate 50414 are arranged in a crossed Nicol state.

第1の偏光板50413は、第1の基板50411の上面に配置されてもよい。第2の偏
光板50414は、第2の基板50412の上面に配置されてもよい。
The first polarizing plate 50413 may be disposed on the upper surface of the first substrate 50411. The second polarizing plate 50414 may be disposed on the upper surface of the second substrate 50412.

第1の電極50415及び第2の電極50416のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
At least one (or both) of the first electrode 50415 and the second electrode 50416 may have a light-transmitting property (transmissive or reflective type). Alternatively, both electrodes may have a light-transmitting property and one of the electrodes may have a part of a reflective property (semi-transmissive type).

図137(C)は、第1の電極50415及び第2の電極50416に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた電
気力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影
響を受ける。そして、第1の偏光板50413と第2の偏光板50414とがクロスニコ
ルになるように配置されているため、バックライトからの光は基板を通過する。したがっ
て、白色表示が行われる。
137C is a schematic diagram of a cross section when a voltage is applied to the first electrode 50415 and the second electrode 50416 (called a vertical electric field mode). Since the liquid crystal molecules are oriented along electric field lines that are shifted from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50413 and the second polarizing plate 50414 are arranged in a crossed Nicol state, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50415及び第2の電極50416に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
Note that the state of liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode 50415 and the second electrode 50416. Therefore, the amount of light from a backlight that passes through the substrate can be controlled, and a predetermined image can be displayed.

図137(D)は、第1の電極50415及び第2の電極50416に電圧が印加されて
いない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏
光板50413と第2の偏光板50414とがクロスニコルになるように配置されている
ため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。い
わゆるノーマリーブラックモードである。
Fig. 137(D) is a schematic diagram of a cross section when no voltage is applied to the first electrode 50415 and the second electrode 50416. Since the liquid crystal molecules are aligned horizontally along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Furthermore, since the first polarizing plate 50413 and the second polarizing plate 50414 are arranged in a crossed Nicol state, the light from the backlight does not pass through the substrate. Therefore, black display is performed. This is the so-called normally black mode.

図137(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50411
側又は第2の基板50412側に設けることができる。
The liquid crystal display device having the structure shown in FIG. 137C and FIG. 137D can perform full color display by providing a color filter.
It can be provided on the side or the second substrate 50412 side.

FFSモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in FFS mode can be any known material.

次に、上面図を用いて各種液晶モードを説明する。 Next, we will explain the various LCD modes using top views.

図138は、MVAモードを適用した画素部の上面図を示す。MVAモードは、それぞれ
の部分の視野角依存性を互いに補償する方法である。
138 shows a top view of a pixel portion to which the MVA mode is applied. The MVA mode is a method of mutually compensating for the viewing angle dependence of each portion.

図138は、第1の画素電極50501、第2の画素電極(50502a、50502b
、50502c)、及び突起物50503を示している。第1の画素電極50501は、
対向基板の全面に形成されている。形状がくの字型となるように、第2の画素電極(50
502a、50502b、50502c)が形成されている。形状が第2の画素電極(5
0502a、50502b、50502c)と対応するように、第1の画素電極5050
1上に第2の画素電極(50502a、50502b、50502c)が形成されている
FIG. 138 shows a first pixel electrode 50501, a second pixel electrode (50502a, 50502b
, 50502c), and a protrusion 50503. The first pixel electrode 50501 is
The second pixel electrode (50) is formed on the entire surface of the opposing substrate.
The second pixel electrode (502a, 50502b, 50502c) is formed.
The first pixel electrode 5050 corresponds to the first pixel electrode 5050.
A second pixel electrode (50502a, 50502b, 50502c) is formed on the first pixel electrode (50502a, 50502b, 50502c).

第2の画素電極(50502a、50502b、50502c)の開口部は、突起物のよ
うに機能する。
The openings in the second pixel electrodes (50502a, 50502b, 50502c) function as protrusions.

第1の画素電極50501及び第2の画素電極(50502a、50502b、5050
2c)に電圧が印加(縦電界方式と呼ぶ)された場合、液晶分子が第2の画素電極(50
502a、50502b、50502c)の開口部及び突起物50503に対して倒れて
並んだ状態となる。一対の偏光板がクロスニコルとなるように配置されているときには、
バックライトからの光が基板を通過するため、白色表示が行われる。
A first pixel electrode 50501 and a second pixel electrode (50502a, 50502b, 5050
When a voltage is applied to the second pixel electrode (502c) (called a vertical electric field type), the liquid crystal molecules are
When the pair of polarizing plates are arranged in a crossed Nicol state,
Light from the backlight passes through the substrate, producing a white display.

なお、第1の画素電極50501及び第2の画素電極(50502a、50502b、5
0502c)に印加する電圧を制御することで、液晶分子の状態を制御することが可能で
ある。したがって、バックライトからの光が基板を通過する量を制御できるため、所定の
映像表示を行うことが可能である。
In addition, the first pixel electrode 50501 and the second pixel electrodes (50502a, 50502b,
By controlling the voltage applied to the liquid crystal display panel 0502c, it is possible to control the state of the liquid crystal molecules. Therefore, it is possible to control the amount of light from the backlight that passes through the substrate, making it possible to display a desired image.

第1の画素電極50501及び第2の画素電極(50502a、50502b、5050
2c)に電圧が印加されていない場合、液晶分子が縦に並んだ状態となる。一対の偏光板
がクロスニコルとなるように配置されているときには、バックライトからの光がパネルを
通過しないため、黒色表示が行われる。いわゆる、ノーマリーブラックモードである。
A first pixel electrode 50501 and a second pixel electrode (50502a, 50502b, 5050
2c), when no voltage is applied, the liquid crystal molecules are vertically aligned. When a pair of polarizing plates are arranged in a crossed Nicol configuration, the light from the backlight does not pass through the panel, so black is displayed. This is the so-called normally black mode.

MVAモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in the MVA mode can be any known material.

図139(A)、(B)、(C)、(D)は、IPSモードを適用した画素部の上面図を
示す。IPSモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているた
め、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側
のみに設けた横電界方式をとる。
139(A), (B), (C), and (D) show top views of a pixel section to which the IPS mode is applied. In the IPS mode, the alignment of the liquid crystal molecules in the liquid crystal layer forms an optically compensated state, so that the liquid crystal molecules are always rotated in a plane relative to the substrate, and the electrodes are provided only on one of the substrates in a lateral electric field manner.

IPSモードでは、一対の電極が異なる形状となるように形成される。 In IPS mode, a pair of electrodes are formed to have different shapes.

図139(A)は、第1の画素電極50601及び第2の画素電極50602を示してい
る。第1の画素電極50601及び第2の画素電極50602は、波状形状である。
139A shows a first pixel electrode 50601 and a second pixel electrode 50602. The first pixel electrode 50601 and the second pixel electrode 50602 have a wave-like shape.

図139(B)は、第1の画素電極50611及び第2の画素電極50612を示してい
る。第1の画素電極50611及び第2の画素電極50612は、同心円状の開口部を有
する形状である。
139B shows a first pixel electrode 50611 and a second pixel electrode 50612. The first pixel electrode 50611 and the second pixel electrode 50612 each have a shape having a concentric circular opening.

図139(C)は、第1の画素電極50631及び第2の画素電極50632を示してい
る。第1の画素電極50631及び第2の画素電極50632は、櫛場状であり一部重な
っている形状で
FIG. 139C shows a first pixel electrode 50631 and a second pixel electrode 50632. The first pixel electrode 50631 and the second pixel electrode 50632 are comb-shaped and partially overlap each other.

図139(D)は、第1の画素電極50641及び第2の画素電極50642を示してい
る。第1の画素電極50641及び第2の画素電極50642は、櫛場状であり電極同士
がかみ合うような形状である。
139D shows a first pixel electrode 50641 and a second pixel electrode 50642. The first pixel electrode 50641 and the second pixel electrode 50642 are comb-shaped so that the electrodes interdigitate with each other.

第1の電極(50601、50611、50621、50631)及び第2の電極(50
602、50612、50622、50632)に電圧が印加(縦電界方式と呼ぶ)され
た場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対
の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が
基板を通過するため、白色表示が行われる。
First electrodes (50601, 50611, 50621, 50631) and second electrodes (50
When a voltage is applied to the substrates (602, 50612, 50622, 50632) (called a vertical electric field mode), the liquid crystal molecules are oriented along electric field lines that are shifted from the rubbing direction. When a pair of polarizing plates are arranged in a crossed Nicol configuration, light from the backlight passes through the substrates, resulting in a white display.

なお、第1の電極(50601、50611、50621、50631)及び第2の電極
(50602、50612、50622、50632)に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
In addition, it is possible to control the state of the liquid crystal molecules by controlling the voltage applied to the first electrodes (50601, 50611, 50621, 50631) and the second electrodes (50602, 50612, 50622, 50632). Therefore, it is possible to control the amount of light from the backlight that passes through the substrate, and therefore it is possible to display a predetermined image.

第1の電極(50601、50611、50621、50631)及び第2の電極(50
602、50612、50622、50632)に電圧が印加されていない場合、液晶分
子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるよ
うに配置されているときには、バックライトからの光が基板を通過しないため、黒色表示
が行われる。いわいるノーマリーブラックモードである。
First electrodes (50601, 50611, 50621, 50631) and second electrodes (50
When no voltage is applied to the substrates (602, 50612, 50622, 50632), the liquid crystal molecules are aligned horizontally along the rubbing direction. When the pair of polarizing plates are arranged in a cross-Nicol configuration, the light from the backlight does not pass through the substrates, and black is displayed. This is called a normally black mode.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in IPS mode can be any known material.

図140(A)、(B)、(C)、(D)は、FFSモードを適用した画素部の上面図を
示す。FFSモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているた
め、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側
のみに設けた横電界方式をとる。
140(A), (B), (C), and (D) show top views of a pixel section to which the FFS mode is applied. In the FFS mode, the alignment of the liquid crystal molecules in the liquid crystal layer forms an optically compensated state, so that the liquid crystal molecules are always rotated in a plane relative to the substrate, and the electrodes are provided only on one of the substrates in a horizontal electric field manner.

FFSモードでは、第2の電極の上面に、第1の電極が様々な形状となるように形成され
る。
In the FFS mode, a first electrode is formed in various shapes on the upper surface of a second electrode.

図140(A)は、第1の画素電極50701及び第2の画素電極50702を示してい
る。第1の画素電極50701は、屈曲したくの字形状である。第2の画素電極5070
2は、パターン形成されていなくてもよい。
FIG. 140A shows a first pixel electrode 50701 and a second pixel electrode 50702. The first pixel electrode 50701 has a bent L-shape. The second pixel electrode 5070
2 may be unpatterned.

図140(B)は、第1の画素電極50711及び第2の画素電極50712を示してい
る。第1の画素電極50711は、同心円状の形状である。第2の画素電極50712は
、パターン形成されていなくてもよい。
140B shows a first pixel electrode 50711 and a second pixel electrode 50712. The first pixel electrode 50711 has a concentric circular shape. The second pixel electrode 50712 does not need to be patterned.

図140(C)は、第1の画素電極50731及び第2の画素電極50732を示してい
る。第1の画素電極50731は、櫛場状で電極同士がかみ合うような形状である。第2
の画素電極50732は、パターン形成されていなくてもよい。
FIG. 140C shows a first pixel electrode 50731 and a second pixel electrode 50732. The first pixel electrode 50731 has a comb-like shape in which the electrodes interdigitate with each other.
The pixel electrode 50732 may not be patterned.

図140(D)は、第1の画素電極50741及び第2の画素電極50742を示してい
る。第1の画素電極50741は、櫛場状の形状である。第2の画素電極50742は、
パターン形成されていなくてもよい。
FIG. 140D shows a first pixel electrode 50741 and a second pixel electrode 50742. The first pixel electrode 50741 has a comb-like shape. The second pixel electrode 50742 has a
It does not have to be patterned.

第1の電極(50701、50711、50721、50731)及び第2の電極(50
702、50712、50722、50732)に電圧が印加(縦電界方式と呼ぶ)され
た場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対
の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が
基板を通過するため、白色表示が行われる。
First electrodes (50701, 50711, 50721, 50731) and second electrodes (50
When a voltage is applied to the substrates (702, 50712, 50722, 50732) (called a vertical electric field mode), the liquid crystal molecules are oriented along electric field lines that are shifted from the rubbing direction. When a pair of polarizing plates are arranged in a crossed Nicol configuration, light from the backlight passes through the substrates, resulting in a white display.

なお、第1の電極(50701、50711、50721、50731)及び第2の電極
(50702、50712、50722、50732)に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
In addition, it is possible to control the state of the liquid crystal molecules by controlling the voltage applied to the first electrodes (50701, 50711, 50721, 50731) and the second electrodes (50702, 50712, 50722, 50732). Therefore, it is possible to control the amount of light from the backlight that passes through the substrate, and therefore it is possible to display a predetermined image.

第1の電極(50701、50711、50721、50731)及び第2の電極(50
702、50712、50722、50732)に電圧が印加されていない場合、液晶分
子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるよ
うに配置されているときには、バックライトからの光が基板を通過しないため、黒色表示
が行われる。いわいるノーマリーブラックモードである。
First electrodes (50701, 50711, 50721, 50731) and second electrodes (50
When no voltage is applied to the substrates (702, 50712, 50722, 50732), the liquid crystal molecules are aligned horizontally along the rubbing direction. When a pair of polarizing plates are arranged in a crossed Nicol configuration, the light from the backlight does not pass through the substrates, and black is displayed. This is called a normally black mode.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 The liquid crystal material used in IPS mode can be any known material.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態10)
本実施の形態においては、表示装置の画素構造について説明する。特に、液晶表示装置の
画素構造について説明する。
(Embodiment 10)
In this embodiment, a pixel structure of a display device, particularly a pixel structure of a liquid crystal display device, will be described.

各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の断面図を
参照して説明する。
The pixel structure when each liquid crystal mode and transistor are combined will be described with reference to a cross-sectional view of a pixel.

なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリ
スタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体層を有す
る薄膜トランジスタ(TFT)などを用いることが出来る。
As the transistor, a thin film transistor (TFT) having a non-single crystal semiconductor layer typified by amorphous silicon, polycrystalline silicon, microcrystalline (also called microcrystal or semi-amorphous) silicon, or the like can be used.

なお、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いるこ
とができる。なお、ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャ
ネル保護型などを用いることができる。
Note that the structure of the transistor can be a top-gate type, a bottom-gate type, etc. Note that the bottom-gate type transistor can be a channel-etched type, a channel-protective type, or the like.

図85は、TN方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。
図85に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を製
造することができる。
FIG. 85 is an example of a cross-sectional view of a pixel in which the TN method and a transistor are combined.
By applying the pixel structure shown in FIG. 85 to a liquid crystal display device, the liquid crystal display device can be manufactured at low cost.

図85に示す画素構造の特徴について説明する。図85に示した液晶分子10118は、
長軸と短軸を持った細長い分子である。液晶分子10118の向きを示すため、図85に
おいては、その長さによって表現している。すなわち、長く表現された液晶分子1011
8は、その長軸の向きが紙面に平行であり、短く表現された液晶分子10118ほど、そ
の長軸の向きが紙面の法線方向に近くなっているとする。つまり、図85に示した液晶分
子10118は、第1の基板10101に近いものと、第2の基板10116に近いもの
とでは、その長軸の向きが90度異なっており、これらの中間に位置する液晶分子101
18の長軸の向きは、これらを滑らかにつなぐような向きとなる。すなわち、図85に示
した液晶分子10118は、第1の基板10101と第2の基板10116の間で、90
度ねじれているような配向状態となっている。
The characteristics of the pixel structure shown in FIG. 85 will be described. The liquid crystal molecule 10118 shown in FIG.
It is a long and thin molecule with a long axis and a short axis. In order to show the direction of the liquid crystal molecule 10118, it is expressed by its length in FIG. 85. That is, the long liquid crystal molecule 1011
The direction of the long axis of the liquid crystal molecule 10118 is parallel to the paper surface, and the shorter the liquid crystal molecule 10118, the closer the long axis is to the normal direction of the paper surface. In other words, the liquid crystal molecules 10118 shown in FIG. 85 have long axis directions that differ by 90 degrees between those close to the first substrate 10101 and those close to the second substrate 10116.
The long axis of the liquid crystal molecules 10118 shown in FIG. 85 is aligned in a 90 degree direction between the first substrate 10101 and the second substrate 10116.
The orientation is such that it appears to be twisted at 30 degrees.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図85において、2枚の基板は、
第1の基板10101及び第2の基板10116である。第1の基板には、トランジスタ
及び画素電極が形成される。第2の基板には、遮光膜10114、カラーフィルタ101
15、第4の導電層10113、スペーサ10117、及び第2の配向膜10112が形
成される。
A liquid crystal display device has a key component for displaying images, called a liquid crystal panel. A liquid crystal panel is made by bonding two processed substrates together with a gap of several micrometers between them.
It is made by injecting a liquid crystal material between two substrates. In FIG. 85, the two substrates are:
The first substrate 10101 and the second substrate 10116 are provided with transistors and pixel electrodes. The second substrate 10116 is provided with a light-shielding film 10114 and a color filter 101.
15, a fourth conductive layer 10113, a spacer 10117, and a second alignment film 10112 are formed.

なお、第2の基板10116に遮光膜10114が形成されていなくてもよい。遮光膜1
0114を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1011
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10114 may not be formed on the second substrate 10116.
In the case where the light-shielding film 1011 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the second insulating layer 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10116にカラーフィルタ10115が形成されていなくてもよい。
カラーフィルタ10115を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10115を形成しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1011
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
It is to be noted that the color filter 10115 does not necessarily have to be formed on the second substrate 10116 .
When the color filter 10115 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10115 is not formed, a display device capable of color display by field sequential driving can be obtained. On the other hand, when the color filter 10115 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced.
When forming the display device 5, a display device capable of color display can be obtained.

なお、スペーサ10117の代わりに、球状のスペーサを散布してもよい。球状のスペー
サを散布する場合は、工程数が減少するため、製造コストを低減することができる。構造
が簡単であるので、歩留まりの向上を図ることができる。一方、スペーサ10117を形
成する場合は、スペーサの位置がばらつかないため、2枚の基板間の距離を一様にするこ
とができ、表示ムラの少ない表示装置を得ることができる。
Note that instead of the spacers 10117, spherical spacers may be dispersed. In the case of dispersing spherical spacers, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, in the case of forming the spacers 10117, the position of the spacers does not vary, so that the distance between the two substrates can be made uniform, and a display device with less display unevenness can be obtained.

第1の基板10101に施す加工について説明する。 The processing performed on the first substrate 10101 will be described.

まず、第1の基板10101上に、第1の絶縁膜10102がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10102は成膜されていなくても
よい。第1の絶縁膜10102は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, a first insulating film 10102 is formed on a first substrate 10101 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10102 does not necessarily have to be formed. The first insulating film 10102 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10102上に、第1の導電層10103がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10103 is formed on the first insulating film 10102 by photolithography.
It is formed by a laser direct drawing method, an ink jet method, or the like.

次に、第2の絶縁膜10104がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10104は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10104 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. The second insulating film 10104 prevents impurities from the substrate from affecting the semiconductor layer,
It has the function of preventing the properties of the transistor from changing.

次に、第1の半導体層10105及び第2の半導体層10106が形成される。なお、第
1の半導体層10105及び第2の半導体層10106は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10105 and a second semiconductor layer 10106 are formed. Note that the first semiconductor layer 10105 and the second semiconductor layer 10106 are formed successively and are simultaneously processed into their shapes.

次に、第2の導電層10107がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10107の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10107としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10107 is formed by photolithography, laser direct drawing, inkjet printing, or the like. It is preferable to use dry etching as an etching method for processing the shape of the second conductive layer 10107.
The second conductive layer 10107 may be formed using a transparent material or a reflective material.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10106は、第2の導電層10107をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10107の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10106が除去された部分の第1の導電層10103がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, a channel region of a transistor is formed. An example of the process will be described. The second semiconductor layer 10106 is etched using the second conductive layer 10107 as a mask. Alternatively, the second semiconductor layer 10106 is etched using a mask for processing the shape of the second conductive layer 10107. Then, the first conductive layer 10103 in the portion from which the second semiconductor layer 10106 has been removed becomes a transistor and a channel region. This can reduce the number of masks, thereby reducing manufacturing costs.

次に、第3の絶縁膜10108が形成され、第3の絶縁膜10108には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10108にコンタクトホールを形成
すると同時に、第2の絶縁膜10104にもコンタクトホールを形成してもよい。なお、
第3の絶縁膜10108の表面は、できるだけ平坦であることが好適である。なぜならば
、液晶が接する面の凹凸により、液晶分子の配向が影響を受けてしまうからである。
Next, a third insulating film 10108 is formed, and a contact hole is selectively formed in the third insulating film 10108. Note that a contact hole may be formed in the second insulating film 10104 at the same time as the contact hole is formed in the third insulating film 10108.
It is preferable that the surface of the third insulating film 10108 is as flat as possible, because the alignment of the liquid crystal molecules is affected by the unevenness of the surface that comes into contact with the liquid crystal.

次に、第3の導電層10109がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, a third conductive layer 10109 is formed by photolithography, laser direct writing, ink-jet printing, or the like.

次に、第1の配向膜10110が形成される。なお、第1の配向膜10110を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10110 is formed. After the first alignment film 10110 is formed,
Rubbing may be performed to control the alignment of the liquid crystal molecules. Rubbing is a process in which lines are created in the alignment film by rubbing the alignment film with a cloth. By rubbing, the alignment film can be made to have an alignment property.

以上のように作製した第1の基板10101と、遮光膜10114、カラーフィルタ10
115、第4の導電層10113、スペーサ10117及び第2の配向膜10112が形
成された第2の基板10116とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、TN方
式では、第4の導電層10113は、第2の基板10116の全面に形成される。
The first substrate 10101, the light-shielding film 10114, and the color filter 10102 are formed as described above.
The second substrate 10116 on which the second alignment film 10112, the fourth conductive layer 10113, the spacer 10117, and the second alignment film 10112 are formed is attached to the second substrate 10116 with a gap of several micrometers by a sealant. Then, liquid crystal material is injected between the two substrates. In the TN method, the fourth conductive layer 10113 is formed on the entire surface of the second substrate 10116.

図86(A)は、MVA(Multi-domain Vertical Alignm
ent)方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図86
(A)に示す画素構造を液晶表示装置に適用することによって、視野角が大きく、応答速
度が速く、コントラストの大きい液晶表示装置を得ることができる。
FIG. 86(A) shows the MVA (Multi-domain Vertical Alignment)
FIG. 86 is an example of a cross-sectional view of a pixel in the case where the ent type is combined with a transistor.
By applying the pixel structure shown in (A) to a liquid crystal display device, it is possible to obtain a liquid crystal display device having a wide viewing angle, a fast response speed, and a high contrast.

図86(A)に示す画素構造の特徴について説明する。MVA方式の液晶パネルの画素構
造の特徴について説明する。図86(A)に示した液晶分子10218は、長軸と短軸を
持った細長い分子である。液晶分子10218の向きを示すため、図86(A)において
は、その長さによって表現している。すなわち、長く表現された液晶分子10218は、
その長軸の向きが紙面に平行であり、短く表現された液晶分子10218ほど、その長軸
の向きが紙面の法線方向に近くなっているとする。つまり、図86(A)に示した液晶分
子10218は、その長軸の向きが配向膜の法線方向を向くように配向している。よって
、配向制御用突起10219のある部分の液晶分子10218は、配向制御用突起102
19を中心として放射状に配向する。この状態となることによって、視野角の大きい液晶
表示装置を得ることができる。
The characteristics of the pixel structure shown in Fig. 86(A) will be described. The characteristics of the pixel structure of the MVA type liquid crystal panel will be described. The liquid crystal molecule 10218 shown in Fig. 86(A) is a long and thin molecule having a long axis and a short axis. In order to show the direction of the liquid crystal molecule 10218, it is expressed by its length in Fig. 86(A). That is, the liquid crystal molecule 10218 expressed as long,
The direction of the long axis is parallel to the paper surface, and the shorter the liquid crystal molecule 10218, the closer the direction of the long axis is to the normal direction of the paper surface. In other words, the liquid crystal molecule 10218 shown in Figure 86 (A) is aligned so that the direction of the long axis is the normal direction of the alignment film. Therefore, the liquid crystal molecule 10218 in the part where the alignment control protrusion 10219 is located is aligned so that the direction of the long axis is parallel to the normal direction of the alignment film.
The molecules are aligned radially from the center 19. In this state, a liquid crystal display device with a wide viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図86(A)において、2枚の基
板は、第1の基板10201及び第2の基板10216である。第1の基板には、トラン
ジスタ及び画素電極が形成されている。第2の基板には、遮光膜10214、カラーフィ
ルタ10215、第4の導電層10213、スペーサ10217、第2の配向膜1021
2、及び配向制御用突起10219が形成されている。
A liquid crystal display device has a key component for displaying images, called a liquid crystal panel. A liquid crystal panel is made by bonding two processed substrates together with a gap of several micrometers between them.
The liquid crystal display is fabricated by injecting a liquid crystal material between two substrates. In Fig. 86(A), the two substrates are a first substrate 10201 and a second substrate 10216. The first substrate has a transistor and a pixel electrode formed thereon. The second substrate has a light-shielding film 10214, a color filter 10215, a fourth conductive layer 10213, a spacer 10217, a second alignment film 1021, and a second conductive layer 1021.
2, and a protrusion 10219 for alignment control is formed.

なお、第2の基板10216に遮光膜10214が形成されていなくてもよい。遮光膜1
0214を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1021
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10214 may not be formed on the second substrate 10216.
In the case where the light-shielding film 1021 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the second insulating layer 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10216にカラーフィルタ10215が形成されていなくてもよい。
カラーフィルタ10215を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10215を作製しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1021
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
It is to be noted that the color filter 10215 does not necessarily have to be formed on the second substrate 10216 .
When the color filter 10215 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even if the color filter 10215 is not formed, a display device capable of color display by field sequential driving can be obtained. On the other hand, when the color filter 10215 is not formed,
When forming the display device 5, a display device capable of color display can be obtained.

なお、第2の基板10216にスペーサ10217の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10217を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that instead of the spacers 10217, spherical spacers may be dispersed on the second substrate 10216. In the case of dispersing spherical spacers, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the spacers 10217 are formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with little display unevenness can be obtained.

第1の基板10201に施す加工について説明する。 The processing performed on the first substrate 10201 is explained below.

まず、第1の基板10201上に、第1の絶縁膜10202がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10202は成膜されていなくても
よい。第1の絶縁膜10202は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, a first insulating film 10202 is formed on a first substrate 10201 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10202 does not necessarily have to be formed. The first insulating film 10202 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10202上に、第1の導電層10203がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10203 is formed on the first insulating film 10202 by photolithography.
It is formed by a laser direct drawing method, an ink jet method, or the like.

次に、第2の絶縁膜10204がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10204は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10204 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. The second insulating film 10204 prevents impurities from the substrate from affecting the semiconductor layer,
It has the function of preventing the properties of the transistor from changing.

次に、第1の半導体層10205及び第2の半導体層10206が形成される。なお、第
1の半導体層10205及び第2の半導体層10206は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10205 and a second semiconductor layer 10206 are formed. Note that the first semiconductor layer 10205 and the second semiconductor layer 10206 are formed successively, and their shapes are processed at the same time.

次に、第2の導電層10207がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10207の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10207としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10207 is formed by photolithography, laser direct drawing, inkjet printing, or the like. It is preferable to use dry etching as an etching method for processing the shape of the second conductive layer 10207.
The second conductive layer 10207 may be made of a transparent material or a reflective material.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10206は、第2の導電層10207をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10207の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10206が除去された部分の第1の導電層10203がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, a channel region of a transistor is formed. An example of the process will be described. The second semiconductor layer 10206 is etched using the second conductive layer 10207 as a mask. Alternatively, the second semiconductor layer 10206 is etched using a mask for processing the shape of the second conductive layer 10207. Then, the first conductive layer 10203 in the portion from which the second semiconductor layer 10206 has been removed becomes a transistor and a channel region. This can reduce the number of masks, thereby reducing manufacturing costs.

次に、第3の絶縁膜10208が形成され、第3の絶縁膜10208には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10208にコンタクトホールを形成
すると同時に、第2の絶縁膜10204にもコンタクトホールを形成してもよい。
Next, a third insulating film 10208 is formed, and a contact hole is selectively formed in the third insulating film 10208. Note that a contact hole may be formed in the second insulating film 10204 at the same time as the contact hole is formed in the third insulating film 10208.

次に、第3の導電層10209がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, a third conductive layer 10209 is formed by photolithography, laser direct writing, ink-jet printing, or the like.

次に、第1の配向膜10210が形成される。なお、第1の配向膜10210を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10210 is formed. After the first alignment film 10210 is formed,
Rubbing may be performed to control the alignment of the liquid crystal molecules. Rubbing is a process in which lines are created in the alignment film by rubbing the alignment film with a cloth. By rubbing, the alignment film can be made to have an alignment property.

以上のように作製した第1の基板10201と、遮光膜10214、カラーフィルタ10
215、第4の導電層10213、スペーサ10217、及び第2の配向膜10212を
作製した第2の基板10216とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、MVA
方式では、第4の導電層10213は、第2の基板10216の全面に形成されている。
なお、第4の導電層10213に接して、配向制御用突起10219が形成されている。
配向制御用突起10219の形状は、滑らかな曲面を持った形状であることが好ましい。
こうすることで、近接する液晶分子10218の配向が極近いものとなるため、配向不良
を低減することができる。配向膜の段切れによって起こる配向膜の不良を低減することが
できる。
The first substrate 10201, the light-shielding film 10214, and the color filter 10202 thus prepared are then stacked.
The second substrate 10216 on which the MVA 215, the fourth conductive layer 10213, the spacer 10217, and the second alignment film 10212 are formed is attached to the second substrate 10216 with a gap of several micrometers by a sealant. Then, a liquid crystal material is injected between the two substrates.
In this method, the fourth conductive layer 10213 is formed on the entire surface of the second substrate 10216 .
In addition, a protrusion for alignment control 10219 is formed in contact with the fourth conductive layer 10213 .
The shape of the alignment control protrusion 10219 preferably has a smoothly curved surface.
In this way, the alignment of adjacent liquid crystal molecules 10218 becomes very close, so that alignment defects can be reduced, and defects in the alignment film caused by discontinuities in the alignment film can be reduced.

図86(B)は、PVA(Paterned Vertical Alignment)
方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図86(B)に
示す画素構造を液晶表示装置に適用することによって、視野角が大きく、応答速度が速く
、コントラストの大きい液晶表示装置を得ることができる。
FIG. 86(B) shows PVA (Patterned Vertical Alignment).
86(B) is an example of a cross-sectional view of a pixel in the case where a pixel structure in which a pixel electrode is disposed on a substrate and a transistor is combined with the pixel structure in FIG. 86(B), a liquid crystal display device having a wide viewing angle, a high response speed, and a high contrast can be obtained.

図86(B)に示す画素構造の特徴について説明する。図86(B)に示した液晶分子1
0248は、長軸と短軸を持った細長い分子である。液晶分子10248の向きを示すた
め、図86(B)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10248は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10248ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
86(B)に示した液晶分子10248は、その長軸の向きが配向膜の法線方向を向くよ
うに配向している。よって、電極切り欠き部10249のある部分の液晶分子10248
は、電極切り欠き部10249と第4の導電層10243の境界を中心として放射状に配
向する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる
The characteristics of the pixel structure shown in FIG. 86(B) will be described.
Liquid crystal molecule 10248 is a long, thin molecule with a long axis and a short axis. In order to indicate the orientation of liquid crystal molecule 10248, it is expressed by its length in Fig. 86(B). That is, the longer liquid crystal molecule 10248 is expressed, the longer its long axis is parallel to the paper surface, and the shorter the liquid crystal molecule 10248 is expressed, the closer its long axis is to the normal direction to the paper surface. In other words, liquid crystal molecule 10248 shown in Fig. 86(B) is oriented so that its long axis is oriented in the normal direction to the alignment film. Therefore, liquid crystal molecule 10248 in the part with electrode cutout 10249
are oriented radially from the boundary between the electrode cutout portion 10249 and the fourth conductive layer 10243. In this state, a liquid crystal display device with a wide viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図86(B)において、2枚の基
板は、第1の基板10231、及び第2の基板10246である。第1の基板には、トラ
ンジスタ及び画素電極が形成されている。第2の基板には、遮光膜10244、カラーフ
ィルタ10245、第4の導電層10243、スペーサ10247、及び第2の配向膜1
0242が形成されている。
A liquid crystal display device has a key component for displaying images, called a liquid crystal panel. A liquid crystal panel is made by bonding two processed substrates together with a gap of several micrometers between them.
The liquid crystal display is fabricated by injecting a liquid crystal material between two substrates. In Fig. 86(B), the two substrates are a first substrate 10231 and a second substrate 10246. The first substrate has a transistor and a pixel electrode formed thereon. The second substrate has a light-shielding film 10244, a color filter 10245, a fourth conductive layer 10243, a spacer 10247, and a second alignment film 10248.
0242 is formed.

なお、第2の基板10246に遮光膜10244が形成されていなくてもよい。遮光膜1
0244を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1024
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10244 may not be formed on the second substrate 10246.
In the case where the light-shielding film 1024 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the second insulating layer 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10246にカラーフィルタ10245が形成されていなくてもよい。
カラーフィルタ10245を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10245を作製しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1024
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
It is to be noted that the color filter 10245 does not necessarily have to be formed on the second substrate 10246 .
When the color filter 10245 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even if the color filter 10245 is not formed, a display device capable of color display by field sequential driving can be obtained. On the other hand, when the color filter 10245 is not formed,
When forming the display device 5, a display device capable of color display can be obtained.

なお、第2の基板10246にスペーサ10247の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10247を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that instead of the spacers 10247, spherical spacers may be dispersed on the second substrate 10246. In the case of dispersing spherical spacers, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the spacers 10247 are formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with less display unevenness can be obtained.

第1の基板10231に施す加工について説明する。 The processing performed on the first substrate 10231 is explained below.

まず、第1の基板10231上に、第1の絶縁膜10232がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10232は成膜されていなくても
よい。第1の絶縁膜10232は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, a first insulating film 10232 is formed on a first substrate 10231 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10232 does not necessarily have to be formed. The first insulating film 10232 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10232上に、第1の導電層10233がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10233 is formed on the first insulating film 10232 by photolithography.
It is formed by a laser direct drawing method, an ink jet method, or the like.

次に、第2の絶縁膜10234がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10234は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10234 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. The second insulating film 10234 prevents impurities from the substrate from affecting the semiconductor layer,
It has the function of preventing the properties of the transistor from changing.

次に、第1の半導体層10235及び第2の半導体層10236が形成される。なお、第
1の半導体層10235及び第2の半導体層10236は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10235 and a second semiconductor layer 10236 are formed. Note that the first semiconductor layer 10235 and the second semiconductor layer 10236 are formed successively, and their shapes are processed at the same time.

次に、第2の導電層10237がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10237の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10237としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10237 is formed by photolithography, laser direct drawing, inkjet printing, or the like. It is preferable to use dry etching as an etching method for processing the shape of the second conductive layer 10237.
The second conductive layer 10237 may be made of a transparent material or a reflective material.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10236は、第2の導電層10237をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10237の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10236が除去された部分の第1の導電層10233がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, a channel region of a transistor is formed. An example of the process will be described. The second semiconductor layer 10236 is etched using the second conductive layer 10237 as a mask. Alternatively, the second semiconductor layer 10236 is etched using a mask for processing the shape of the second conductive layer 10237. Then, the first conductive layer 10233 in the portion from which the second semiconductor layer 10236 has been removed becomes a transistor and a channel region. This can reduce the number of masks, thereby reducing manufacturing costs.

次に、第3の絶縁膜10238が形成され、第3の絶縁膜10238には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10238にコンタクトホールを形成
すると同時に、第2の絶縁膜10234にもコンタクトホールを形成してもよい。なお、
第3の絶縁膜10238の表面は、できるだけ平坦であることが好適である。なぜならば
、液晶が接する面の凹凸により、液晶分子の配向が影響を受けてしまうからである。
Next, a third insulating film 10238 is formed, and a contact hole is selectively formed in the third insulating film 10238. Note that a contact hole may be formed in the second insulating film 10234 at the same time as the contact hole is formed in the third insulating film 10238.
It is preferable that the surface of the third insulating film 10238 is as flat as possible, because the alignment of the liquid crystal molecules is affected by the unevenness of the surface that contacts the liquid crystal.

次に、第3の導電層10239がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, a third conductive layer 10239 is formed by photolithography, laser direct writing, ink-jet printing, or the like.

次に、第1の配向膜10240が形成される。なお、第1の配向膜10240を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10240 is formed. After the first alignment film 10240 is formed,
Rubbing may be performed to control the alignment of the liquid crystal molecules. Rubbing is a process in which lines are created in the alignment film by rubbing the alignment film with a cloth. By rubbing, the alignment film can be made to have an alignment property.

以上のように作製した第1の基板10231と、遮光膜10244、カラーフィルタ10
245、第4の導電層10243、スペーサ10247、及び第2の配向膜10242を
作製した第2の基板10246とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、PVA
方式では、第4の導電層10243にパターン加工が施され、電極切り欠き部10249
が形成される。なお、電極切り欠き部10249の形状に限定はないが、異なる向きを持
った複数の矩形を組み合わせた形状であるのが好適である。こうすることで、配向の異な
る複数の領域が形成できるので、視野角の大きな液晶表示装置を得ることができる。なお
、電極切り欠き部10249と第4の導電層10243の境界における第4の導電層10
243の形状は、滑らかな曲線であることが好適である。こうすることで、近接する液晶
分子10248の配向が極近いものとなるため、配向不良が低減する。第2の配向膜10
242が、電極切り欠き部10249によって段切れを起こしてしまうことによる、配向
膜の不良も低減することができる。
The first substrate 10231, the light-shielding film 10244, and the color filter 10
The second substrate 10246 on which the second alignment film 10242, the fourth conductive layer 10243, the spacer 10247, and the second alignment film 10242 are formed is attached to the second substrate 10246 with a gap of several micrometers by a sealant. Then, a liquid crystal material is injected between the two substrates.
In this method, the fourth conductive layer 10243 is patterned to form an electrode cutout portion 10249.
The shape of the electrode cutout 10249 is not limited, but a shape that combines a plurality of rectangles with different orientations is preferable. In this way, a plurality of regions with different orientations can be formed, and a liquid crystal display device with a wide viewing angle can be obtained. Note that the fourth conductive layer 10243 at the boundary between the electrode cutout 10249 and the fourth conductive layer 10243 is preferably a rectangular shape.
The shape of the second alignment film 10243 is preferably a smooth curve. In this way, the alignment of adjacent liquid crystal molecules 10248 becomes very close to each other, thereby reducing alignment defects.
It is also possible to reduce defects in the alignment film caused by a step in the electrode 242 due to the electrode cutout portion 10249.

図87(A)は、IPS(In-Plane-Switching)方式とトランジスタ
とを組み合わせた場合の画素の断面図の一例である。図87(A)に示す画素構造を液晶
表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小
さい液晶表示装置を得ることができる。
87A is an example of a cross-sectional view of a pixel in the case where an IPS (In-Plane-Switching) system and a transistor are combined. By applying the pixel structure shown in FIG. 87A to a liquid crystal display device, a liquid crystal display device having a wide viewing angle and a small grayscale dependency of response speed can be obtained in principle.

図87(A)に示す画素構造の特徴について説明する。図87(A)に示した液晶分子1
0318は、長軸と短軸を持った細長い分子である。液晶分子10318の向きを示すた
め、図87(A)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10318は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10318ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
87(A)に示した液晶分子10318は、その長軸の向きが常に基板と水平の方向を向
くように配向している。図87(A)においては、電界のない状態における配向を表して
いるが、液晶分子10318に電界がかかったときは、その長軸の向きが常に基板と水平
の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大き
い液晶表示装置を得ることができる。
The characteristics of the pixel structure shown in FIG. 87(A) will be described.
0318 is a long and thin molecule having a long axis and a short axis. In order to show the orientation of the liquid crystal molecule 10318, it is expressed by its length in FIG. 87(A). That is, the liquid crystal molecule 10318 expressed longer has its long axis oriented parallel to the paper surface, and the shorter the liquid crystal molecule 10318 expressed, the closer its long axis is to the normal direction of the paper surface. That is, the liquid crystal molecule 10318 shown in FIG. 87(A) is oriented so that its long axis always faces the direction parallel to the substrate. Although FIG. 87(A) shows the orientation in a state where there is no electric field, when an electric field is applied to the liquid crystal molecule 10318, its long axis always rotates in the horizontal plane while maintaining the direction parallel to the substrate. By achieving this state, a liquid crystal display device with a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図87(A)において、2枚の基
板は、第1の基板10301、及び第2の基板10316である。第1の基板には、トラ
ンジスタ及び画素電極が形成されている。第2の基板には、遮光膜10314、カラーフ
ィルタ10315、スペーサ10317、及び第2の配向膜10312が形成されている
A liquid crystal display device has a key component for displaying images, called a liquid crystal panel. A liquid crystal panel is made by bonding two processed substrates together with a gap of several micrometers between them.
It is manufactured by injecting a liquid crystal material between two substrates. In Fig. 87(A), the two substrates are a first substrate 10301 and a second substrate 10316. A transistor and a pixel electrode are formed on the first substrate. A light-shielding film 10314, a color filter 10315, a spacer 10317, and a second alignment film 10312 are formed on the second substrate.

なお、第2の基板10316に遮光膜10314が形成されていなくてもよい。遮光膜1
0314を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1031
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10314 may not be formed on the second substrate 10316.
In the case where the light-shielding film 1031 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the second insulating layer 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10316にカラーフィルタ10315が形成されていなくてもよい。
カラーフィルタ10315を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。ただし、カラーフィルタ10315を形成しない場合でも、フィー
ルドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。構造
が簡単であるので、歩留まりの向上を図ることができる。一方、カラーフィルタ1031
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
It is to be noted that the color filter 10315 does not necessarily have to be formed on the second substrate 10316 .
When the color filter 10315 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. However, even when the color filter 10315 is not formed, a display device capable of color display by field sequential driving can be obtained. Since the structure is simple, the yield can be improved.
When forming the display device 5, a display device capable of color display can be obtained.

なお、第2の基板10316にスペーサ10317の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10317を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that instead of the spacers 10317, spherical spacers may be dispersed on the second substrate 10316. In the case of dispersing spherical spacers, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the spacers 10317 are formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with little display unevenness can be obtained.

第1の基板10301に施す加工について説明する。 The processing performed on the first substrate 10301 is explained below.

まず、第1の基板10301上に、第1の絶縁膜10302がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10302は成膜されていなくても
よい。第1の絶縁膜10302は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, a first insulating film 10302 is formed on a first substrate 10301 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10302 does not necessarily have to be formed. The first insulating film 10302 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10302上に、第1の導電層10303がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10303 is formed on the first insulating film 10302 by photolithography.
It is formed by a laser direct drawing method, an ink jet method, or the like.

次に、第2の絶縁膜10304がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10304は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10304 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. The second insulating film 10304 prevents impurities from the substrate from affecting the semiconductor layer,
It has the function of preventing the properties of the transistor from changing.

次に、第1の半導体層10305及び第2の半導体層10306が形成される。なお、第
1の半導体層10305及び第2の半導体層10306は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10305 and a second semiconductor layer 10306 are formed. Note that the first semiconductor layer 10305 and the second semiconductor layer 10306 are formed successively, and their shapes are processed at the same time.

次に、第2の導電層10307がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10307の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10307としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10307 is formed by photolithography, laser direct drawing, inkjet printing, or the like. It is preferable to use dry etching as an etching method for processing the shape of the second conductive layer 10307.
The second conductive layer 10307 may be made of a transparent material or a reflective material.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10306は、第2の導電層10307をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10307の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10306が除去された部分の第1の導電層10303がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, a channel region of a transistor is formed. An example of the process will be described. The second semiconductor layer 10306 is etched using the second conductive layer 10307 as a mask. Alternatively, the second semiconductor layer 10306 is etched using a mask for processing the shape of the second conductive layer 10307. Then, the first conductive layer 10303 in the portion from which the second semiconductor layer 10306 has been removed becomes a transistor and a channel region. This can reduce the number of masks, thereby reducing manufacturing costs.

次に、第3の絶縁膜10308が形成され、第3の絶縁膜10308には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10308にコンタクトホールを形成
すると同時に、第2の絶縁膜10304にもコンタクトホールを形成してもよい。
Next, a third insulating film 10308 is formed, and a contact hole is selectively formed in the third insulating film 10308. Note that a contact hole may be formed in the second insulating film 10304 at the same time as the contact hole is formed in the third insulating film 10308.

次に、第3の導電層10309がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。ここで、第3の導電層10309の形状は、互いにかみ
合った2つの櫛歯状とする。一方の櫛歯状の電極がトランジスタのソース電極及びドレイ
ン電極の一方と電気的に接続され、他方の櫛歯状の電極が共通電極と電気的に接続される
。こうすることで、液晶分子10318に効果的に横方向の電界をかけることができる。
Next, a third conductive layer 10309 is formed by photolithography, laser direct writing, inkjet, or the like. Here, the shape of the third conductive layer 10309 is two interdigitated comb-like electrodes. One comb-like electrode is electrically connected to one of the source electrode and drain electrode of the transistor, and the other comb-like electrode is electrically connected to the common electrode. In this way, a lateral electric field can be effectively applied to the liquid crystal molecules 10318.

次に、第1の配向膜10310が形成される。なお、第1の配向膜10310を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10310 is formed. After the first alignment film 10310 is formed,
Rubbing may be performed to control the alignment of the liquid crystal molecules. Rubbing is a process in which lines are created in the alignment film by rubbing the alignment film with a cloth. By rubbing, the alignment film can be made to have an alignment property.

以上のように作製した第1の基板10301と、遮光膜10314、カラーフィルタ10
315、スペーサ10317、及び第2の配向膜10312とがシール材によって数マイ
クロメートルのギャップを持たせて貼り合わせられる。そして、2枚の基板間に液晶材料
が注入される。
The first substrate 10301, the light-shielding film 10314, and the color filter 10
The substrate 315, the spacer 10317, and the second alignment film 10312 are attached together with a sealant with a gap of several micrometers between them. Then, a liquid crystal material is injected between the two substrates.

図87(B)は、FFS(Fringe Field Switching)方式とトラ
ンジスタとを組み合わせた場合の画素の断面図の一例である。図87(B)に示す画素構
造を液晶表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依
存性の小さい液晶表示装置を得ることができる。
Fig. 87(B) is an example of a cross-sectional view of a pixel in the case where a FFS (Fringe Field Switching) system and a transistor are combined. By applying the pixel structure shown in Fig. 87(B) to a liquid crystal display device, it is possible to obtain a liquid crystal display device having a wide viewing angle and a small grayscale dependency of the response speed in principle.

図89(B)に示す画素構造の特徴について説明する。図89(B)に示した液晶分子1
0348は、長軸と短軸を持った細長い分子である。液晶分子10348の向きを示すた
め、図89(B)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10348は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10348ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
89(B)に示した液晶分子10348は、その長軸の向きが常に基板と水平の方向を向
くように配向している。図89(B)においては、電界のない状態における配向を表して
いるが、液晶分子10348に電界がかかったときは、その長軸の向きが常に基板と水平
の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大き
い液晶表示装置を得ることができる。
The characteristics of the pixel structure shown in FIG. 89(B) will be described.
0348 is a long and thin molecule having a long axis and a short axis. In order to show the orientation of the liquid crystal molecule 10348, it is expressed by its length in FIG. 89(B). That is, the liquid crystal molecule 10348 expressed longer has its long axis oriented parallel to the paper surface, and the shorter the liquid crystal molecule 10348 expressed, the closer its long axis is to the normal direction of the paper surface. That is, the liquid crystal molecule 10348 shown in FIG. 89(B) is oriented so that its long axis always faces the direction parallel to the substrate. Although FIG. 89(B) shows the orientation in a state where there is no electric field, when an electric field is applied to the liquid crystal molecule 10348, its long axis always rotates in the horizontal plane while maintaining the direction parallel to the substrate. By achieving this state, a liquid crystal display device with a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
Note that a case where a bottom-gate transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図89(B)において、2枚の基
板は、第1の基板10331及び第2の基板10346である。第1の基板には、トラン
ジスタ及び画素電極が形成され、第2の基板には、遮光膜10344、カラーフィルタ1
0345、スペーサ10347、及び第2の配向膜10342が形成されている。
A liquid crystal display device has a key component for displaying images, called a liquid crystal panel. A liquid crystal panel is made by bonding two processed substrates together with a gap of several micrometers between them.
The liquid crystal display is fabricated by injecting a liquid crystal material between two substrates. In Fig. 89(B), the two substrates are a first substrate 10331 and a second substrate 10346. The first substrate has a transistor and a pixel electrode formed thereon, and the second substrate has a light-shielding film 10344, a color filter 10350, and a pixel electrode formed thereon.
0345, a spacer 10347, and a second alignment film 10342 are formed.

なお、第2の基板10346に遮光膜10344が形成されていなくてもよい。遮光膜1
0344を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1034
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10344 may not be formed on the second substrate 10346.
In the case where the light-shielding film 1034 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the second insulating layer 4 is formed, a display device with little light leakage during black display can be obtained.

なお、第2の基板10346にカラーフィルタ10345を形成されていなくてもよい。
カラーフィルタ10345を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10345を形成しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1034
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
It is to be noted that the color filter 10345 does not necessarily have to be formed on the second substrate 10346 .
When the color filter 10345 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10345 is not formed, a display device capable of color display by field sequential driving can be obtained. On the other hand, when the color filter 10345 is not formed, the number of steps is reduced, and therefore the manufacturing cost can be reduced.
When forming the display device 5, a display device capable of color display can be obtained.

なお、第2の基板10346にスペーサ10347の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10347を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Note that instead of the spacers 10347, spherical spacers may be dispersed on the second substrate 10346. In the case of dispersing spherical spacers, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved.
When the spacers 10347 are formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with little display unevenness can be obtained.

第1の基板10331に施す加工について説明する。 The processing performed on the first substrate 10331 is explained below.

まず、第1の基板10331上に、第1の絶縁膜10332がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10332は成膜されていなくても
よい。第1の絶縁膜10332は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, a first insulating film 10332 is formed on a first substrate 10331 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10332 does not necessarily have to be formed. The first insulating film 10332 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10332上に、第1の導電層10333がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, a first conductive layer 10333 is formed on the first insulating film 10332 by photolithography.
It is formed by a laser direct drawing method, an ink jet method, or the like.

次に、第2の絶縁膜10334がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10334は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, a second insulating film 10334 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. The second insulating film 10334 prevents impurities from the substrate from affecting the semiconductor layer,
It has the function of preventing the properties of the transistor from changing.

次に、第1の半導体層10335及び第2の半導体層10336が形成される。なお、第
1の半導体層10335及び第2の半導体層10336は連続して成膜され、同時にその
形状が加工される。
Next, a first semiconductor layer 10335 and a second semiconductor layer 10336 are formed. Note that the first semiconductor layer 10335 and the second semiconductor layer 10336 are formed successively, and their shapes are processed at the same time.

次に、第2の導電層10337がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10337の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10337としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10337 is formed by photolithography, laser direct drawing, inkjet printing, or the like. It is preferable to use dry etching as an etching method for processing the shape of the second conductive layer 10337.
The second conductive layer 10337 may be made of a transparent material or a reflective material.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10336は、第2の導電層10337をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10337の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10336が除去された部分の第1の導電層10333がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, a channel region of a transistor is formed. An example of the process will be described. The second semiconductor layer 10336 is etched using the second conductive layer 10337 as a mask. Alternatively, the second semiconductor layer 10336 is etched using a mask for processing the shape of the second conductive layer 10337. Then, the first conductive layer 10333 in the portion from which the second semiconductor layer 10336 has been removed becomes a transistor and a channel region. This can reduce the number of masks, thereby reducing manufacturing costs.

次に、第3の絶縁膜10338が形成され、第3の絶縁膜10338には選択的にコンタ
クトホールが形成されている。
Next, a third insulating film 10338 is formed, and contact holes are selectively formed in the third insulating film 10338 .

次に、第4の導電層10343がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成されている。
Next, a fourth conductive layer 10343 is formed by photolithography, laser direct writing, ink jet printing, or the like.

次に、第4の絶縁膜10349が形成され、第4の絶縁膜10349には選択的にコンタ
クトホールが形成されている。なお、第4の絶縁膜10349の表面は、できるだけ平坦
であることが好適である。なぜならば、液晶が接する面の凹凸により、液晶分子の配向が
影響を受けてしまうからである。
Next, a fourth insulating film 10349 is formed, and contact holes are selectively formed in the fourth insulating film 10349. It is preferable that the surface of the fourth insulating film 10349 is as flat as possible, because the alignment of the liquid crystal molecules is affected by the unevenness of the surface that contacts the liquid crystal.

次に、第3の導電層10339がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。ここで、第3の導電層10339の形状は、櫛歯状とす
る。
Next, a third conductive layer 10339 is formed by photolithography, laser direct writing, ink-jet printing, etc. Here, the shape of the third conductive layer 10339 is a comb shape.

次に、第1の配向膜10340が形成される。なお、第1の配向膜10340を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, a first alignment film 10340 is formed. After the first alignment film 10340 is formed,
Rubbing may be performed to control the alignment of the liquid crystal molecules. Rubbing is a process in which lines are created in the alignment film by rubbing the alignment film with a cloth. By rubbing, the alignment film can be made to have an alignment property.

以上のように作製した第1の基板10331と、遮光膜10344、カラーフィルタ10
345、スペーサ10347、及び第2の配向膜10342を、シール材によって数マイ
クロメートルのギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入すること
で、液晶パネルが作製できる。
The first substrate 10331, the light-shielding film 10344, and the color filter 10
The substrate 345, the spacer 10347, and the second alignment film 10342 are attached with a sealant with a gap of several micrometers, and a liquid crystal material is injected between the two substrates, thereby manufacturing a liquid crystal panel.

ここで、各導電層又は各絶縁膜に用いることができる材料について説明する。 Here, we will explain the materials that can be used for each conductive layer or each insulating film.

図85の第1の絶縁膜10102、図86(A)の第1の絶縁膜10202、図86(B
)の第1の絶縁膜10232、図87(A)の第1の絶縁膜10302、図87(B)の
第1の絶縁膜10332としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコ
ン膜(SiOxNy)等の絶縁膜を用いることができる。あるいは、第1の絶縁膜101
02は、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)等の
うちの2つ以上の膜を組み合わせた積層構造の絶縁膜を用いることができる。
The first insulating film 10102 in FIG. 85, the first insulating film 10202 in FIG. 86(A),
87(A), the first insulating film 10302 in FIG. 87(A), and the first insulating film 10332 in FIG. 87(B) may be an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiOxNy).
For 02, an insulating film having a laminated structure in which two or more films selected from a silicon oxide film, a silicon nitride film, a silicon oxynitride film (SiOxNy), and the like are combined can be used.

図85の第1の導電層10103、図86(A)の第1の導電層10203、図86(B
)の第1の導電層10233、図87(A)の第1の導電層10303、図87(A)の
第1の導電層10303、図87(B)の第1の導電層10333としては、Mo、Ti
、Al、Nd、Crなどを用いることができる。あるいは、Mo、Ti、Al、Nd、C
rなどのうちの2つ以上を組み合わせた積層構造を用いることもできる。
The first conductive layer 10103 in FIG. 85, the first conductive layer 10203 in FIG. 86(A),
87(A), the first conductive layer 10303 in FIG. 87(A), and the first conductive layer 10333 in FIG. 87(B) are made of Mo, Ti,
, Al, Nd, Cr, etc. can be used. Alternatively, Mo, Ti, Al, Nd, C
A laminated structure in which two or more of the above-mentioned materials are combined may also be used.

図85の第2の絶縁膜10104、図86(A)の第2の絶縁膜10204、図86(B
)の第2の絶縁膜10234、図87(A)の第2の絶縁膜10304、図87(B)の
第2の絶縁膜10334としては、熱酸化膜、酸化シリコン膜、窒化シリコン膜又は酸化
窒化シリコン膜などを用いることができる。あるいは、熱酸化膜、酸化シリコン膜、窒化
シリコン膜又は酸化窒化シリコン膜などのうち2以上を組み合わせた積層構造などを用い
ることができる。なお、半導体層と接する部分では、酸化シリコン膜であることが好まし
い。なぜなら、酸化シリコン膜にすると半導体層との界面におけるトラップ準位が少なく
なるからである。なお、Moと接する部分では、窒化シリコン膜であることが好ましい。
なぜなら、窒化シリコン膜はMoを酸化させないからである。
The second insulating film 10104 in FIG. 85, the second insulating film 10204 in FIG.
87(A), the second insulating film 10234 in FIG. 87(B), the second insulating film 10304 in FIG. 87(A), and the second insulating film 10334 in FIG. 87(B) may be a thermal oxide film, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like. Alternatively, a laminated structure combining two or more of a thermal oxide film, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like may be used. Note that a silicon oxide film is preferable in the portion in contact with the semiconductor layer. This is because a silicon oxide film reduces the trap level at the interface with the semiconductor layer. Note that a silicon nitride film is preferable in the portion in contact with Mo.
This is because the silicon nitride film does not oxidize Mo.

図85の第1の半導体層10105、図86(A)の第1の半導体層10205、図86
(B)の第1の半導体層10235、図87(A)の第1の半導体層10305、図87
(B)の第1の半導体層10335としては、シリコン又はシリコンゲルマニウム(Si
Ge)などを用いることができる。
The first semiconductor layer 10105 in FIG. 85, the first semiconductor layer 10205 in FIG.
The first semiconductor layer 10235 in FIG. 87B, the first semiconductor layer 10305 in FIG.
The first semiconductor layer 10335 of (B) is made of silicon or silicon germanium (Si
Ge) can be used.

図85の第2の半導体層10106、図86(A)の第2の半導体層10206、図86
(B)の第2の半導体層10236、図87(A)の第2の半導体層10306、図87
(B)の第2の半導体層10336としては、リン等を含んだシリコン等を用いることが
できる。
The second semiconductor layer 10106 in FIG. 85, the second semiconductor layer 10206 in FIG.
The second semiconductor layer 10236 in FIG. 87B, the second semiconductor layer 10306 in FIG.
The second semiconductor layer 10336 of (B) can be made of silicon or the like containing phosphorus or the like.

図85の第2の導電層10107及び第3の導電層10109、図86(A)の第2の導
電層10207及び第3の導電層10209、図86(B)の第2の導電層10237及
び第2の導電層10239、図87(A)の第2の導電層10307及び第2の導電層1
0309、もしくは図87(B)の第2の導電層10337、第2の導電層10339及
び第4の導電層10343の透明性を有する材料としては、酸化インジウムに酸化スズを
混ぜたインジウムスズ酸化物(ITO)膜、インジウムスズ酸化物(ITO)に酸化珪素
を混ぜたインジウムスズ珪素酸化物(ITSO)膜、酸化インジウムに酸化亜鉛を混ぜた
インジウム亜鉛酸化物(IZO)膜、酸化亜鉛膜又は酸化スズ膜などを用いることができ
る。なお、IZOとは、ITOに2~20wt%の酸化亜鉛(ZnO)を混合させたター
ゲットを用いてスパッタリングにより形成される透明導電材料である。
85, the second conductive layer 10207 and the third conductive layer 10209 in FIG. 86A, the second conductive layer 10237 and the second conductive layer 10239 in FIG. 86B, the second conductive layer 10307 and the second conductive layer 10309 in FIG.
87(B), an indium tin oxide (ITO) film in which indium oxide is mixed with tin oxide, an indium tin silicon oxide (ITSO) film in which indium tin oxide (ITO) is mixed with silicon oxide, an indium zinc oxide (IZO) film in which indium oxide is mixed with zinc oxide, a zinc oxide film, a tin oxide film, or the like can be used. Note that IZO is a transparent conductive material formed by sputtering using a target in which ITO is mixed with 2 to 20 wt % zinc oxide (ZnO).

図85の第2の導電層10107及び第3の導電層10109、図86(A)の第2の導
電層10207及び第3の導電層10209、図86(B)の第2の導電層10237及
び第2の導電層10239、図87(A)の第2の導電層10307及び第2の導電層1
0309、もしくは図87(B)の第2の導電層10337、第2の導電層10339及
び第4の導電層10343の反射性を有する材料としては、Ti、Mo、Ta、Cr、W
、Alなどを用いることができる。あるいは、Ti、Mo、Ta、Cr、WとAlを積層
させた2層構造、AlをTi、Mo、Ta、Cr、Wなどの金属で挟んだ3層積層構造と
してもよい。
85, the second conductive layer 10207 and the third conductive layer 10209 in FIG. 86A, the second conductive layer 10237 and the second conductive layer 10239 in FIG. 86B, the second conductive layer 10307 and the second conductive layer 10309 in FIG.
87B, or the second conductive layer 10337, the second conductive layer 10339, and the fourth conductive layer 10343 may be made of a material having reflectivity such as Ti, Mo, Ta, Cr, or W.
Alternatively, a two-layer structure in which Ti, Mo, Ta, Cr, W and Al are laminated, or a three-layer structure in which Al is sandwiched between metals such as Ti, Mo, Ta, Cr, W, etc. may be used.

図85の第3の絶縁膜10108、図86(A)の第3の絶縁膜10208、図86(B
)の第3の絶縁膜10238、図86(B)の第3の導電層10239、図87(A)の
第3の絶縁膜10308、図87(B)の第3の絶縁膜10338及び第4の絶縁膜10
349としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)ある
いは、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)などを用いるこ
とができる。あるいは、シロキサンを含む材料を用いることもできる。なお、シロキサン
は、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基
として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられ
る。あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少な
くとも水素を含む有機基と、フルオロ基とを用いてもよい。
The third insulating film 10108 in FIG. 85, the third insulating film 10208 in FIG.
86(B), the third insulating film 10308 in FIG. 87(A), the third insulating film 10338 in FIG. 87(B), and the fourth insulating film 10
As 349, an inorganic material (silicon oxide, silicon nitride, silicon oxynitride, etc.) or a low dielectric constant organic compound material (photosensitive or non-photosensitive organic resin material) can be used. Alternatively, a material containing siloxane can be used. Note that siloxane is a material whose skeletal structure is formed by bonding silicon (Si) and oxygen (O). An organic group containing at least hydrogen (e.g., an alkyl group, an aromatic hydrocarbon) is used as a substituent. Alternatively, a fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

図85の第1の配向膜10110、図86(A)の第1の配向膜10210、図86(B
)の第1の配向膜10240、図86(B)の第1の配向膜10310、図87(B)の
第1の配向膜10340としては、ポリイミドなどの高分子膜を用いることができる。
The first alignment film 10110 in FIG. 85, the first alignment film 10210 in FIG. 86(A),
As the first alignment film 10240 in FIG. 86B, the first alignment film 10310 in FIG. 86B, and the first alignment film 10340 in FIG. 87B, a polymer film such as polyimide can be used.

次に、各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の上
面図(レイアウト図)を参照して説明する。
Next, pixel structures in the case of combining each liquid crystal mode with a transistor will be described with reference to top views (layout diagrams) of pixels.

なお、液晶モードとしては、TN(Twisted Nematic)モード、IPS(
In-Plane-Switching)モード、FFS(Fringe Field
Switching)モード、MVA(Multi-domain Vertical
Alignment)モード、PVA(Patterned Vertical Ali
gnment)、ASM(Axially Symmetric aligned Mi
cro-cell)モード、OCB(Optical Compensated Bir
efringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqui
d Crystal)などを用いることができる。
The liquid crystal mode includes TN (Twisted Nematic) mode, IPS (
In-Plane-Switching mode, FFS (Fringe Field)
Switching mode, MVA (Multi-domain Vertical)
Alignment mode, PVA (Patterned Vertical Ali
gnment), ASM (Axially Symmetric aligned Mi
cro-cell) mode, OCB (Optical Compensated Bi
effringence) mode, FLC (Ferroelectric Liquid)
Crystal) mode, AFLC (AntiFerroelectric Liqui)
d Crystal) can be used.

なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリ
スタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体層を有す
る薄膜トランジスタ(TFT)などを用いることが出来る。
As the transistor, a thin film transistor (TFT) having a non-single crystal semiconductor layer typified by amorphous silicon, polycrystalline silicon, microcrystalline (also called microcrystal or semi-amorphous) silicon, or the like can be used.

なお、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いるこ
とができる。ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャネル保
護型などを用いることができる。
Note that the structure of the transistor can be a top-gate type, a bottom-gate type, etc. As the bottom-gate type transistor, a channel-etch type, a channel-protective type, etc. can be used.

図88は、TN方式とトランジスタとを組み合わせた場合の画素の上面図の一例である。
図88に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を製
造することができる。
FIG. 88 is an example of a top view of a pixel in which the TN type and a transistor are combined.
By applying the pixel structure shown in FIG. 88 to a liquid crystal display device, the liquid crystal display device can be manufactured at low cost.

図88に示す画素は、走査線10401と、映像信号線10402と、容量線10403
と、トランジスタ10404と、画素電極10405と、画素容量10406と、を有し
ている。
The pixel shown in FIG. 88 includes a scanning line 10401, a video signal line 10402, and a capacitance line 10403.
, a transistor 10404 , a pixel electrode 10405 , and a pixel capacitor 10406 .

走査線10401は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
402は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線104
01と映像信号線10402とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10401と。映像信号線10402との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10401と。映像信号線10
402と交差容量を低減することができる。
The scanning line 10401 has a function of transmitting a signal (scanning signal) to the pixel.
The scanning line 104 has a function of transmitting a signal (video signal) to the pixel.
Since the scanning lines 10401 and the video signal lines 10402 are arranged in a matrix, they are formed of different conductive layers. Note that a semiconductor layer may be disposed at the intersections of the scanning lines 10401 and the video signal lines 10402. In this way, the scanning lines 10401 and the video signal lines 10402 are formed of different conductive layers.
402 and the cross capacitance can be reduced.

容量線10403は、画素電極10405と平行に配置されている。容量線10403と
画素電極10405とが重なって配置されている部分が画素容量10406となる。なお
、容量線10403の一部は、映像信号線10402に沿って、映像信号線10402を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10402の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10403と映像信号線1040
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10403は、走査線10401と同様な材料で構成されている。
The capacitance line 10403 is disposed in parallel with the pixel electrode 10405. The portion where the capacitance line 10403 and the pixel electrode 10405 overlap becomes a pixel capacitance 10406. A part of the capacitance line 10403 extends along the video signal line 10402 so as to surround the video signal line 10402. This makes it possible to reduce crosstalk. Crosstalk is a phenomenon in which the potential of an electrode that is to hold a potential changes in accordance with a change in the potential of the video signal line 10402. The capacitance line 10403 and the video signal line 1040
By disposing a semiconductor layer between the first and second electrodes, the cross capacitance can be reduced.
The capacitance line 10403 is made of the same material as the scanning line 10401 .

トランジスタ10404は、映像信号線10402と画素電極10405を導通させるス
イッチとしての機能を有する。なお、トランジスタ10404のソース領域及びドレイン
領域の一方は、トランジスタ10404のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10404のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10404
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10404 functions as a switch that electrically connects the video signal line 10402 and the pixel electrode 10405. One of the source region and the drain region of the transistor 10404 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10404. This increases the channel width of the transistor 10404, thereby improving the switching ability.
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10405は、トランジスタ10404のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10405は、映像信号線10402によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10405は、矩形であ
る。こうすることで、画素の開口率を大きくすることができる。なお、画素電極1040
5としては、透明性を有する材料又は反射性を有する材料を用いることができる。あるい
は、透明性を有する材料と反射性を有する材料とを組み合わせて、画素電極10405に
用いてもよい。
The pixel electrode 10405 is electrically connected to one of the source electrode and the drain electrode of the transistor 10404. The pixel electrode 10405 is an electrode for applying a signal voltage transmitted by the video signal line 10402 to the liquid crystal element. The pixel electrode 10405 is rectangular. This makes it possible to increase the aperture ratio of the pixel.
A transparent material or a reflective material can be used as the pixel electrode 10405. Alternatively, a transparent material and a reflective material may be combined and used for the pixel electrode 10405.

図89(A)は、MVA方式とトランジスタとを組み合わせた場合の画素の上面図の一例
である。図89(A)に示す画素構造を液晶表示装置に適用することによって、視野角が
大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
89(A) is an example of a top view of a pixel in the case where the MVA method and a transistor are combined. By applying the pixel structure shown in FIG. 89(A) to a liquid crystal display device, a liquid crystal display device having a wide viewing angle, a fast response speed, and a high contrast can be obtained.

図89(A)に示す画素は、走査線10501と、映像信号線10502と、容量線10
503と、トランジスタ10504と、画素電極10505と、画素容量10506と、
配向制御用突起10507と、を有する。
The pixel shown in FIG. 89A includes a scanning line 10501, a video signal line 10502, and a capacitance line 10
503, a transistor 10504, a pixel electrode 10505, and a pixel capacitance 10506,
and an alignment control protrusion 10507.

走査線10501は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
502は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線105
01と映像信号線10502とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10501と。映像信号線10502との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10501と。映像信号線10
502と交差容量を低減することができる。
The scanning line 10501 has a function of transmitting a signal (scanning signal) to the pixel.
502 has a function of transmitting a signal (video signal) to the pixel.
Since the scanning lines 10501 and the video signal lines 10502 are arranged in a matrix, they are formed of different conductive layers. Note that a semiconductor layer may be disposed at the intersections of the scanning lines 10501 and the video signal lines 10502. In this way, the scanning lines 10501 and the video signal lines 10502 are formed of different conductive layers.
502 and the cross capacitance can be reduced.

容量線10503は、画素電極10505と平行に配置されている。容量線10503と
画素電極10505とが重なって配置されている部分が画素容量10506となる。なお
、容量線10503の一部は、映像信号線10502に沿って、映像信号線10502を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10502の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10503と映像信号線1050
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10503は、走査線10501と同様な材料で構成されている。
The capacitance line 10503 is disposed in parallel with the pixel electrode 10505. The portion where the capacitance line 10503 and the pixel electrode 10505 overlap becomes a pixel capacitance 10506. A part of the capacitance line 10503 extends along the video signal line 10502 so as to surround the video signal line 10502. This makes it possible to reduce crosstalk. Crosstalk is a phenomenon in which the potential of an electrode that is to hold a potential changes in accordance with a change in the potential of the video signal line 10502. The capacitance line 10503 and the video signal line 1050
By disposing a semiconductor layer between the first and second electrodes, the cross capacitance can be reduced.
The capacitance line 10503 is made of the same material as the scanning line 10501 .

トランジスタ10504は、映像信号線10502と画素電極10505を導通させるス
イッチとしての機能を有する。なお、トランジスタ10504のソース領域及びドレイン
領域の一方は、トランジスタ10504のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10504のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10504
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10504 functions as a switch that electrically connects the video signal line 10502 and the pixel electrode 10505. One of the source region and the drain region of the transistor 10504 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10504. This increases the channel width of the transistor 10504, thereby improving the switching ability.
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10505は、トランジスタ10504のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10505は、映像信号線10502によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10505は、矩形であ
る。こうすることで、画素の開口率を大きくすることができる。なお、画素電極1050
5としては、透明性を有する材料又は反射性を有する材料を用いることができる。あるい
は、透明性を有する材料と反射性を有する材料とを組み合わせて、画素電極10505に
用いてもよい。
The pixel electrode 10505 is electrically connected to one of the source electrode and the drain electrode of the transistor 10504. The pixel electrode 10505 is an electrode for applying a signal voltage transmitted by the video signal line 10502 to the liquid crystal element. The pixel electrode 10505 is rectangular. This makes it possible to increase the aperture ratio of the pixel.
A transparent material or a reflective material can be used as the pixel electrode 10505. Alternatively, a transparent material and a reflective material may be combined and used for the pixel electrode 10505.

配向制御用突起10507は、対向基板に形成されている。配向制御用突起10507は
、液晶分子を放射状に配向させる機能を有する。なお、配向制御用突起10507の形状
に限定はない。例えば、配向制御用突起10507の形状は、くの字型となっていてもよ
い。こうすることで、液晶分子の配向が異なる複数の領域を形成することができる。視野
角の向上を図ることができる。
The alignment control protrusion 10507 is formed on the opposing substrate. The alignment control protrusion 10507 has a function of radially aligning the liquid crystal molecules. There is no limitation on the shape of the alignment control protrusion 10507. For example, the alignment control protrusion 10507 may be shaped like a dogleg. This makes it possible to form a plurality of regions in which the alignment of the liquid crystal molecules is different. This makes it possible to improve the viewing angle.

図89(B)は、PVA方式とトランジスタとを組み合わせた場合の画素の上面図の一例
である。図89(B)に示す画素構造を液晶表示装置に適用することによって、視野角が
大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
89(B) is an example of a top view of a pixel in the case where a PVA method and a transistor are combined. By applying the pixel structure shown in FIG. 89(B) to a liquid crystal display device, a liquid crystal display device with a wide viewing angle, a fast response speed, and a high contrast can be obtained.

図89(B)に示す画素は、走査線10511と、映像信号線10512と、容量線10
513と、トランジスタ10514と、画素電極10515と、画素容量10516と、
電極切り欠き部10517、を有する。
The pixel shown in FIG. 89B includes a scanning line 10511, a video signal line 10512, and a capacitance line 10513.
513, a transistor 10514, a pixel electrode 10515, and a pixel capacitance 10516,
It has an electrode cutout portion 10517.

走査線10511は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
512は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線105
11と映像信号線10512とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10511と。映像信号線10512との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10511と。映像信号線10
512と交差容量を低減することができる。
The scanning line 10511 has a function of transmitting a signal (scanning signal) to the pixel.
The scanning line 105 has a function of transmitting a signal (video signal) to the pixel.
Since the scanning lines 10511 and the video signal lines 10512 are arranged in a matrix, they are formed of different conductive layers. Note that a semiconductor layer may be disposed at the intersections of the scanning lines 10511 and the video signal lines 10512. In this way, the scanning lines 10511 and the video signal lines 10512 may be formed of different conductive layers.
512 and the cross capacitance can be reduced.

容量線10513は、画素電極10515と平行に配置されている。容量線10513と
画素電極10515とが重なって配置されている部分が画素容量10516となる。なお
、容量線10513の一部は、映像信号線10512に沿って、映像信号線10512を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10512の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10513と映像信号線1051
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10513は、走査線10511と同様な材料で構成されている。
The capacitance line 10513 is disposed in parallel with the pixel electrode 10515. The portion where the capacitance line 10513 and the pixel electrode 10515 overlap becomes a pixel capacitance 10516. A part of the capacitance line 10513 extends along the video signal line 10512 so as to surround the video signal line 10512. This makes it possible to reduce crosstalk. Crosstalk is a phenomenon in which the potential of an electrode that is to hold a potential changes in accordance with a change in the potential of the video signal line 10512. The capacitance line 10513 and the video signal line 10516 overlap each other.
By disposing a semiconductor layer between the first and second electrodes, the cross capacitance can be reduced.
The capacitance line 10513 is made of the same material as the scanning line 10511 .

トランジスタ10514は、映像信号線10512と画素電極10515を導通させるス
イッチとしての機能を有する。なお、トランジスタ10514のソース領域及びドレイン
領域の一方は、トランジスタ10514のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10514のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10514
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10514 functions as a switch that electrically connects the video signal line 10512 and the pixel electrode 10515. One of the source region and the drain region of the transistor 10514 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10514. This increases the channel width of the transistor 10514, thereby improving the switching ability.
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10515は、トランジスタ10514のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10515は、映像信号線10512によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10515は、電極切り
欠き部10517の形状に合わせた形状である。具体的には、電極切り欠き部10517
のない部分に、画素電極10515を切り欠いた部分を形成したような形状である。こう
することで、液晶分子の配向が異なる複数の領域を形成することができる。視野角の向上
を図ることができる。なお、画素電極10515としては、透明性を有する材料又は反射
性を有する材料を用いることができる。あるいは、透明性を有する材料と反射性を有する
材料とを組み合わせて、画素電極10515に用いてもよい。
The pixel electrode 10515 is electrically connected to one of the source electrode and the drain electrode of the transistor 10514. The pixel electrode 10515 is an electrode for applying a signal voltage transmitted by the video signal line 10512 to the liquid crystal element. The pixel electrode 10515 has a shape that matches the shape of the electrode cutout portion 10517. Specifically,
The pixel electrode 10515 has a shape in which a notched portion is formed in a portion where there is no liquid crystal. This makes it possible to form a plurality of regions in which the orientation of liquid crystal molecules is different. The viewing angle can be improved. Note that the pixel electrode 10515 can be made of a transparent material or a reflective material. Alternatively, a combination of a transparent material and a reflective material can be used for the pixel electrode 10515.

図90(A)は、IPS方式とトランジスタとを組み合わせた場合の画素の上面図の一例
である。図90(A)に示す画素構造を液晶表示装置に適用することによって、原理的に
視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
90A is an example of a top view of a pixel in the case where an IPS system and a transistor are combined. By applying the pixel structure shown in FIG. 90A to a liquid crystal display device, a liquid crystal display device having a wide viewing angle and a small grayscale dependency of a response speed can be obtained in principle.

図90(A)に示す画素は、走査線10601と、映像信号線10602と、共通電極1
0603と、トランジスタ10604と、画素電極10605と、を有する。
The pixel shown in FIG. 90A includes a scanning line 10601, a video signal line 10602, and a common electrode 10603.
10603, a transistor 10604, and a pixel electrode 10605.

走査線10601は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
602は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線106
01と映像信号線10602とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10601と映像信号線10602との交差部に、半導
体層が配置されていてもよい。こうすることで、走査線10601と。映像信号線106
02と交差容量を低減することができる。なお、映像信号線10602は、画素電極10
605の形状に合わせて形成されている。
The scanning line 10601 has a function of transmitting a signal (scanning signal) to the pixel.
602 has a function of transmitting a signal (video signal) to the pixel.
The scanning lines 10601 and the video signal lines 10602 are arranged in a matrix, and therefore are formed of different conductive layers. A semiconductor layer may be disposed at the intersections of the scanning lines 10601 and the video signal lines 10602.
The cross capacitance with the pixel electrode 10602 can be reduced.
It is formed to match the shape of 605.

共通電極10603は、画素電極10605と平行に配置されている。共通電極1060
3は、横方向の電界を発生させるための電極である。なお、共通電極10603の形状は
、屈曲した櫛歯状である。なお、共通電極10603の一部は、映像信号線10602に
沿って、映像信号線10602を囲むように延設されている。こうすることで、クロスト
ークを低減することができる。クロストークとは、映像信号線10602の電位変化に伴
って、電位を保持するべき電極の電位が変化してしまう現象のことである。なお、共通電
極10603と映像信号線10602との間に半導体層を配置することによって、交差容
量を低減することができる。なお、共通電極10603の走査線10601と平行に配置
されている部分では、走査線10601と同様な材料で構成されている。共通電極106
03の画素電極10605と平行に配置されている部分では、画素電極10605と同様
な材料で構成されている。
The common electrode 10603 is disposed in parallel with the pixel electrode 10605.
Reference numeral 10603 denotes an electrode for generating a horizontal electric field. The common electrode 10603 has a bent comb-like shape. A part of the common electrode 10603 extends along the video signal line 10602 so as to surround the video signal line 10602. This makes it possible to reduce crosstalk. Crosstalk is a phenomenon in which the potential of an electrode that should hold a potential changes in accordance with a change in the potential of the video signal line 10602. By arranging a semiconductor layer between the common electrode 10603 and the video signal line 10602, it is possible to reduce the cross capacitance. The part of the common electrode 10603 that is arranged in parallel with the scanning line 10601 is made of the same material as the scanning line 10601. The common electrode 106
The portion disposed in parallel to the pixel electrode 10605 of 03 is made of the same material as the pixel electrode 10605 .

トランジスタ10604は、映像信号線10602と画素電極10605を導通させるス
イッチとしての機能を有する。なお、トランジスタ10604のソース領域及びドレイン
領域の一方は、トランジスタ10604のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10604のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10604
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10604 functions as a switch that electrically connects the video signal line 10602 and the pixel electrode 10605. One of the source region and the drain region of the transistor 10604 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10604. This increases the channel width of the transistor 10604, thereby improving the switching ability.
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10605は、トランジスタ10604のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10505は、映像信号線10602によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10605の形状は、屈
曲した櫛歯状の形状である。こうすることで、液晶分子に横電界をかけることができる。
液晶分子の配向が異なる複数の領域を形成することができる。視野角の向上を図ることが
できる。なお、画素電極10605としては、透明性を有する材料又は反射性を有する材
料を用いることができる。あるいは、透明性を有する材料と反射性を有する材料とを組み
合わせて、画素電極10605に用いてもよい。
The pixel electrode 10605 is electrically connected to one of the source electrode and the drain electrode of the transistor 10604. The pixel electrode 10605 is an electrode for applying a signal voltage transmitted by the video signal line 10602 to the liquid crystal element. The pixel electrode 10605 has a bent comb-like shape. This allows a lateral electric field to be applied to the liquid crystal molecules.
A plurality of regions in which the liquid crystal molecules are aligned differently can be formed. The viewing angle can be improved. Note that the pixel electrode 10605 can be made of a transparent material or a reflective material. Alternatively, the pixel electrode 10605 can be made of a combination of a transparent material and a reflective material.

なお、共通電極10603のうち櫛歯状の部分と画素電極10605とは、別々の導電層
で形成されていてもよい。例えば、共通電極10603のうち櫛歯状の部分は、走査線1
0601又は映像信号線10602と同じ導電層で形成されていてもよい。同様に、画素
電極10605は、走査線10601又は映像信号線10602と同じ導電層で形成され
ていてもよい。
The comb-shaped portion of the common electrode 10603 and the pixel electrode 10605 may be formed of different conductive layers.
The pixel electrode 10605 may be formed of the same conductive layer as the scanning line 10601 or the video signal line 10602. Similarly, the pixel electrode 10605 may be formed of the same conductive layer as the scanning line 10601 or the video signal line 10602.

図90(B)は、FFS方式とトランジスタとを組み合わせた場合の画素の上面図である
。図90(B)に示す画素構造を液晶表示装置に適用することによって、原理的に視野角
が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
90B is a top view of a pixel in the case where the FFS method and a transistor are combined. By applying the pixel structure shown in FIG. 90B to a liquid crystal display device, a liquid crystal display device having a wide viewing angle and a small grayscale dependency of the response speed can be obtained in principle.

図90(B)に示す画素は、走査線10611と、映像信号線10612と、共通電極1
0613と、トランジスタ10614と、画素電極10615と、を備えていてもよい。
The pixel shown in FIG. 90B includes a scanning line 10611, a video signal line 10612, and a common electrode 10613.
10613, a transistor 10614, and a pixel electrode 10615.

走査線10611は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
612は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線106
11と映像信号線10612とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10611と。映像信号線10612との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10611と。映像信号線10
612と交差容量を低減することができる。なお、映像信号線10612は、画素電極1
0615の形状に合わせて形成されている。
The scanning line 10611 has a function of transmitting a signal (scanning signal) to the pixel.
The scanning line 106 has a function of transmitting a signal (video signal) to the pixel.
Since the scanning lines 10611 and the video signal lines 10612 are arranged in a matrix, they are formed of different conductive layers. Note that a semiconductor layer may be disposed at the intersections of the scanning lines 10611 and the video signal lines 10612. In this way, the scanning lines 10611 and the video signal lines 10612 may be formed of different conductive layers.
The cross capacitance between the pixel electrode 10612 and the image signal line 10612 can be reduced.
It is formed to fit the shape of 0615.

共通電極106013は、画素電極10615の下部、及び画素電極10615と画素電
極10615との間の下部に一様に形成されている。なお、共通電極106013として
は、透明性を有する材料又は反射性を有する材料を用いることができる。あるいは、透明
性を有する材料と反射性を有する材料とを組み合わせて、共通電極106013に用いて
もよい。
The common electrode 106013 is uniformly formed under the pixel electrode 10615 and under the area between the pixel electrodes 10615 and 10615. Note that a transparent material or a reflective material can be used as the common electrode 106013. Alternatively, a combination of a transparent material and a reflective material may be used for the common electrode 106013.

トランジスタ10614は、映像信号線10612と画素電極10615を導通させるス
イッチとしての機能を有する。なお、トランジスタ10604のソース領域及びドレイン
領域の一方は、トランジスタ10614のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10614のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10614
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10614 functions as a switch that electrically connects the video signal line 10612 and the pixel electrode 10615. One of the source region and the drain region of the transistor 10604 is disposed so as to be surrounded by the other of the source region and the drain region of the transistor 10614. This increases the channel width of the transistor 10614, thereby improving the switching ability.
The gate electrode is disposed so as to surround the semiconductor layer.

画素電極10615は、トランジスタ10614のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10515は、映像信号線10612によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10615の形状は、屈
曲した櫛歯状の形状である。こうすることで、液晶分子に横電界をかけることができる。
なお、櫛歯状の画素電極10615は、共通電極10613の一様な部分よりも液晶層に
近いところに配置される。液晶分子の配向が異なる複数の領域を形成することができる。
視野角の向上を図ることができる。なお、画素電極10615としては、透明性を有する
材料又は反射性を有する材料を用いることができる。あるいは、透明性を有する材料と反
射性を有する材料とを組み合わせて、画素電極10615に用いてもよい。
The pixel electrode 10615 is electrically connected to one of the source electrode and the drain electrode of the transistor 10614. The pixel electrode 10615 is an electrode for applying a signal voltage transmitted by the video signal line 10612 to the liquid crystal element. The pixel electrode 10615 has a bent comb-like shape. This allows a lateral electric field to be applied to the liquid crystal molecules.
The comb-tooth shaped pixel electrode 10615 is disposed closer to the liquid crystal layer than the uniform portion of the common electrode 10613. A plurality of regions in which the liquid crystal molecules are aligned differently can be formed.
The viewing angle can be improved. Note that a transparent material or a reflective material can be used for the pixel electrode 10615. Alternatively, a transparent material and a reflective material may be combined for use in the pixel electrode 10615.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態11)
本実施の形態では、液晶セル(液晶パネルともいう)の作製工程を説明する。
(Embodiment 11)
In this embodiment mode, a manufacturing process of a liquid crystal cell (also called a liquid crystal panel) will be described.

液晶の充填方法として真空注入法を用いた場合の液晶セルの作製工程について、図91(
A)乃至(E)、及び図92(A)乃至(C)を参照して説明する。
The manufacturing process of a liquid crystal cell when the vacuum injection method is used as the liquid crystal filling method is shown in FIG.
This will be described with reference to Figures 92(A) to (C).

図92(C)は、液晶セルを示す断面図である。第1の基板70101と第2の基板70
107とが、スペーサ70106及びシール材70105を介して貼り付けられている。
そして、液晶70109が第1の基板70101と第2の基板70107との間に配置さ
れている。なお、配向膜70102が第1の基板70101上に形成され、配向膜701
08が第2の基板70107上に形成されている。
FIG. 92C is a cross-sectional view showing a liquid crystal cell.
107 is attached via a spacer 70106 and a sealant 70105 .
A liquid crystal 70109 is disposed between the first substrate 70101 and the second substrate 70107. Note that an alignment film 70102 is formed on the first substrate 70101, and the alignment film 701
08 is formed on a second substrate 70107.

第1の基板70101には、複数の画素がマトリクス状に形成されている。そして、複数
の画素それぞれは、トランジスタを有していてもよい。なお、第1の基板70101をT
FT基板、アレイ基板、TFTアレイ基板と呼んでもよい。第1の基板70101として
は、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロ
ファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロ
ン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン
、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ス
テンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの
動物の皮膚(皮表、真皮)又は皮下組織を基板として用いてもよい。ただし、これに限定
されず、様々なものを用いることができる。
A plurality of pixels are formed in a matrix on the first substrate 70101. Each of the plurality of pixels may have a transistor.
It may be called an FT substrate, an array substrate, or a TFT array substrate. As the first substrate 70101, a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (including natural fibers (silk, cotton, hemp), synthetic fibers (nylon, polyurethane, polyester) or regenerated fibers (acetate, cupra, rayon, regenerated polyester), etc.), a leather substrate, a rubber substrate, a stainless steel substrate, a substrate having stainless steel foil, etc. may be used. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. However, it is not limited to this, and various substrates may be used.

第2の基板70107には、共通電極、カラーフィルタ、ブラックマトリクスなどが形成
されている。なお、第2の基板70107を対向基板又はカラーフィルタ基板と呼んでも
よい。
A common electrode, a color filter, a black matrix, and the like are formed on the second substrate 70107. Note that the second substrate 70107 may also be called an opposing substrate or a color filter substrate.

配向膜70102は、液晶分子を一定方向に配向させる機能を有する。配向膜70102
としては、ポリイミド樹脂などを用いることができる。ただし、これに限定されず、様々
なものを用いることができる。なお、配向膜70108は、配向膜70102と同様であ
る。
The alignment film 70102 has a function of aligning liquid crystal molecules in a certain direction.
The alignment film 70108 may be a polyimide resin or the like. However, the alignment film 70108 is not limited to this, and various materials may be used. Note that the alignment film 70108 is similar to the alignment film 70102.

シール材70105は、液晶70109が漏れないように、第1の基板70101と第2
の基板70107を接着する機能を有する。つまり、封止材として機能する。
The sealant 70105 is used to seal the first substrate 70101 and the second substrate 70102 so as to prevent the liquid crystal 70109 from leaking.
70107. That is, it functions as a sealant.

スペーサ70106は、第1の基板70101と第2の基板70107との間の空間(液
晶のセルギャップ)を一定に保つための機能を有する。スペーサ70106としては、粒
状スペーサ又は柱状スペーサを用いることができる。粒状スペーサとしては、ファイバ状
のものと球状のもとがある。そして、粒状スペーサの材料としては、プラスチック又はガ
ラスなどがある。なお、プラスチックで形成された球状スペーサは、プラスチックビーズ
と呼ばれ、広く利用されている。なお、ガラスで形成されたファイバ状のスペーサは、ガ
ラスファイバと呼ばれ、シール材に混入されて利用される。
The spacer 70106 has a function of keeping the space (liquid crystal cell gap) between the first substrate 70101 and the second substrate 70107 constant. As the spacer 70106, a granular spacer or a columnar spacer can be used. The granular spacer can be either fiber-shaped or spherical. The material of the granular spacer can be plastic or glass. Note that spherical spacers made of plastic are called plastic beads and are widely used. Note that fiber-shaped spacers made of glass are called glass fibers and are used by being mixed into a sealing material.

図91(A)は、第1の基板70101上に配向膜70102を形成する工程を示した断
面図である。配向膜70102は、ローラ70103を用いたローラーコート法によって
第1の基板70101上に形成される。ただし、第1の基板70101上に配向膜701
02を形成する方法としては、ローラーコート法の他に、オフセット印刷法、ディップコ
ート法、エアーナイフコート法、カーテンコート法、ワイヤーバーコート法、グラビアコ
ート法、エクストルージョンコート法などを用いることができる。その後、仮焼成、本焼
成が配向膜70102に順に施される。
91A is a cross-sectional view showing a process of forming an alignment film 70102 on a first substrate 70101. The alignment film 70102 is formed on the first substrate 70101 by a roller coating method using a roller 70103. However, the alignment film 701
As a method for forming the alignment film 70102, in addition to the roller coating method, an offset printing method, a dip coating method, an air knife coating method, a curtain coating method, a wire bar coating method, a gravure coating method, an extrusion coating method, etc. can be used. Then, the alignment film 70102 is subjected to a preliminary baking and a main baking in this order.

図91(B)は、配向膜70102にラビング処理を施す工程を示した断面図である。ラ
ビング処理は、ドラムに布を巻きつけたラビング用ローラ70104を回転させて配向膜
70102を擦ることによって行われる。このラビング処理が配向膜70102に施され
ると、液晶分子を一定方向に配向させるための溝が、配向膜70102に形成される。た
だし、これに限定されず、イオンビームを用いて配向膜に溝を形成してもよい。その後、
水洗浄処理が第1の基板70101に施される。こうすることで、第1の基板70101
の表面の異物又は汚れなどを除去することができる。
91(B) is a cross-sectional view showing the process of performing a rubbing treatment on the alignment film 70102. The rubbing treatment is performed by rotating a rubbing roller 70104, which is a drum wrapped with cloth, to rub the alignment film 70102. When this rubbing treatment is performed on the alignment film 70102, grooves for aligning the liquid crystal molecules in a certain direction are formed in the alignment film 70102. However, this is not limited to this, and grooves may be formed in the alignment film using an ion beam. Thereafter,
A water cleaning process is performed on the first substrate 70101.
It is possible to remove foreign matter or dirt from the surface.

なお、図示はしないが、第1の基板70101と同様に、配向膜70108が第2の基板
70107に形成され、ラビング処理が配向膜70108に施される。ただし、これに限
定されず、イオンビームを用いて配向膜に溝を形成してもよい。
Although not shown, an alignment film 70108 is formed on the second substrate 70107 in the same manner as the first substrate 70101, and a rubbing treatment is performed on the alignment film 70108. However, the present invention is not limited to this, and grooves may be formed in the alignment film using an ion beam.

図91(C)は、シール材70105を配向膜70102上に形成する工程を示した断面
図である。シール材70105は描画装置又はスクリーン印刷などによって塗布され、シ
ールパターンが形成される。このシールパターンは第1の基板70101の外周に沿って
形成され、シールパターンの一部に液晶注入口が設けられている。そして、仮止め用のU
V樹脂が第1の基板70101の表示領域外にディスペンサなどでスポット塗布される。
91C is a cross-sectional view showing a process of forming a seal material 70105 on an alignment film 70102. The seal material 70105 is applied by a drawing device or screen printing, and a seal pattern is formed. This seal pattern is formed along the outer periphery of the first substrate 70101, and a liquid crystal injection port is provided in a part of the seal pattern.
V resin is spot-coated on the outside of the display area of the first substrate 70101 using a dispenser or the like.

なお、シール材70105は、第2の基板70107に形成されてもよい。 Note that the sealing material 70105 may be formed on the second substrate 70107.

図91(D)は、スペーサ70106を第1の基板70101に散布する工程を示した断
面図である。スペーサ70106は、圧縮された気体とともにのノズルから噴出して散布
される(乾式散布)。あるいは、スペーサ70106は、揮発性の液体に混合され、この
液体を噴路露するようにして散布される(湿式散布)。このような乾式散布又は湿式散布
によって、スペーサ70106を第1の基板70101に均一に散布することができる。
91(D) is a cross-sectional view showing a step of dispersing the spacers 70106 on the first substrate 70101. The spacers 70106 are sprayed from a nozzle together with compressed gas (dry spraying). Alternatively, the spacers 70106 are mixed with a volatile liquid and sprayed by spraying the liquid through a nozzle (wet spraying). By such dry or wet spraying, the spacers 70106 can be uniformly sprayed on the first substrate 70101.

ここで、スペーサ70106として、球状の粒状スペーサを用いた場合について説明した
。ただし、これに限定されず、柱状スペーサを用いることもできる。柱状スペーサは、第
1の基板70101に形成されていてもよいし、第2の基板70107に形成されていて
もよい。あるいは、スペーサの一部が第1の基板70101に形成され、残りが第2の基
板70107に形成されていてもよい。
Here, a case where a spherical granular spacer is used as the spacer 70106 has been described. However, this is not limiting, and a columnar spacer can also be used. The columnar spacer may be formed on the first substrate 70101 or the second substrate 70107. Alternatively, a part of the spacer may be formed on the first substrate 70101, and the rest may be formed on the second substrate 70107.

なお、スペーサがシール材の中に混入していてもよい。こうすることで、液晶のセルギャ
ップを一定に保ちやすくできる。
Spacers may be mixed into the sealing material, which makes it easier to maintain a constant cell gap for the liquid crystal.

図91(E)は、第1の基板70101と第2の基板70107とを張り合わせる工程を
示した断面図である。第1の基板70101と第2の基板70107とは、大気中で張り
合わされる。そして、第1の基板70101と第2の基板70107と間のギャップが一
定となるように、両基板が加圧される。その後、紫外線照射又は熱処理がシール材701
05に施されることによって、シール材70105が硬化する。
91E is a cross-sectional view showing a step of bonding the first substrate 70101 and the second substrate 70107 together. The first substrate 70101 and the second substrate 70107 are bonded together in the atmosphere. Then, the first substrate 70101 and the second substrate 70107 are pressed together so that the gap between them is constant. After that, ultraviolet irradiation or heat treatment is performed to bond the sealant 701 to the second substrate 70107.
05, the sealing material 70105 hardens.

図92(A)及び(B)は、液晶を充填する工程を示した上面図である。第1の基板70
101と第2の基板70107とが張り合わされたセル(空セルともいう)が真空槽内に
入れられる。その後、真空槽内が減圧された後に、空セルの液晶注入口70113が液晶
に浸漬される。そして、真空槽内が大気に開放されると、液晶70109が差圧と毛細管
現象によって空セル内に充填される。
92A and 92B are top views showing the process of filling the liquid crystal.
A cell (also called an empty cell) in which the first substrate 101 and the second substrate 70107 are bonded together is placed in a vacuum chamber. After that, the pressure inside the vacuum chamber is reduced, and the liquid crystal injection port 70113 of the empty cell is immersed in liquid crystal. Then, when the vacuum chamber is opened to the atmosphere, liquid crystal 70109 is filled into the empty cell by differential pressure and capillary action.

必要な量の液晶70109が空セルに充填されると、液晶注入口が樹脂70110によっ
て封口される。そして、空セルに余分に付着した液晶が洗浄される。その後、アニール処
理によって、再配向処理が液晶70109に施される。こうして、液晶セルが完成する。
When the required amount of liquid crystal 70109 is filled into the empty cell, the liquid crystal injection port is sealed with resin 70110. Then, excess liquid crystal adhering to the empty cell is washed away. After that, the liquid crystal 70109 is subjected to a realignment process by an annealing process. In this way, the liquid crystal cell is completed.

次に、液晶の充填方法として滴下法を用いた場合の液晶セルの作製工程について、図93
(A)乃至(D)、及び図94(A)乃至(C)を参照して説明する。
Next, the manufacturing process of a liquid crystal cell when the dropping method is used as the liquid crystal filling method is shown in FIG.
This will be described with reference to (A) to (D) and Figures 94 (A) to (C).

図94(C)は、液晶セルを示す断面図である。第1の基板70301と第2の基板70
307とが、スペーサ70306及びシール材70305を介して貼り付けられている。
そして、液晶70309が第1の基板70301と第2の基板70307との間に配置さ
れている。なお、配向膜70302が第1の基板70301上に形成され、配向膜703
08が第2の基板70307上に形成されている。
FIG. 94C is a cross-sectional view showing a liquid crystal cell.
307 is attached via a spacer 70306 and a sealant 70305 .
A liquid crystal 70309 is disposed between the first substrate 70301 and the second substrate 70307. Note that an alignment film 70302 is formed on the first substrate 70301, and an alignment film 703
08 is formed on a second substrate 70307.

第1の基板70301には、複数の画素がマトリクス状に形成されている。そして、複数
の画素それぞれは、トランジスタを有していてもよい。なお、第1の基板70301をT
FT基板、アレイ基板、TFTアレイ基板と呼んでもよい。第1の基板70301として
は、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロ
ファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロ
ン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン
、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ス
テンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの
動物の皮膚(皮表、真皮)又は皮下組織を基板として用いてもよい。ただし、これに限定
されず、様々なものを用いることができる。
A plurality of pixels are formed in a matrix on the first substrate 70301. Each of the plurality of pixels may have a transistor.
It may be called an FT substrate, an array substrate, or a TFT array substrate. As the first substrate 70301, a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, a cloth substrate (including natural fibers (silk, cotton, hemp), synthetic fibers (nylon, polyurethane, polyester) or regenerated fibers (acetate, cupra, rayon, regenerated polyester), etc.), a leather substrate, a rubber substrate, a stainless steel substrate, a substrate having stainless steel foil, etc. may be used. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as the substrate. However, it is not limited to this, and various substrates may be used.

第2の基板70307には、共通電極、カラーフィルタ、ブラックマトリクスなどが形成
されている。なお、第2の基板70307を対向基板又はカラーフィルタ基板と呼んでも
よい。
A common electrode, a color filter, a black matrix, and the like are formed on the second substrate 70307. Note that the second substrate 70307 may also be called an opposing substrate or a color filter substrate.

配向膜70302は、液晶分子を一定方向に配向させる機能を有する。配向膜70302
としては、ポリイミド樹脂などを用いることができる。ただし、これに限定されず、様々
なものを用いることができる。なお、配向膜70308は、配向膜70302と同様であ
る。
The alignment film 70302 has a function of aligning liquid crystal molecules in a certain direction.
The alignment film 70308 may be a polyimide resin or the like. However, the alignment film 70308 is not limited to this, and various materials may be used. Note that the alignment film 70308 is similar to the alignment film 70302.

シール材70305は、液晶70309が漏れないように、第1の基板70301と第2
の基板70307を接着する機能を有する。つまり、封止材として機能する。
The sealant 70305 is disposed between the first substrate 70301 and the second substrate 70302 so as to prevent leakage of the liquid crystal 70309.
That is, it functions as a sealant.

スペーサ70306は、第1の基板70301と第2の基板70307との間の空間(液
晶のセルギャップ)を一定に保つための機能を有する。スペーサ70306としては、粒
状スペーサ又は柱状スペーサを用いることができる。粒状スペーサとしては、ファイバ状
のものと球状のもとがある。そして、粒状スペーサの材料としては、プラスチック又はガ
ラスなどがある。なお、プラスチックで形成された球状スペーサは、プラスチックビーズ
と呼ばれ、広く利用されている。なお、ガラスで形成されたファイバ状のスペーサは、ガ
ラスファイバと呼ばれ、シール材に混入されて利用される。
The spacer 70306 has a function of keeping the space (liquid crystal cell gap) between the first substrate 70301 and the second substrate 70307 constant. As the spacer 70306, a granular spacer or a columnar spacer can be used. The granular spacer can be either fiber-shaped or spherical. The material of the granular spacer can be plastic or glass. Note that spherical spacers made of plastic are called plastic beads and are widely used. Note that fiber-shaped spacers made of glass are called glass fibers and are used by being mixed into a sealing material.

図93(A)は、第1の基板70301上に配向膜70302を形成する工程を示した断
面図である。配向膜70302は、ローラ70303を用いたローラーコート法によって
第1の基板70301上に形成される。ただし、第1の基板70301上に配向膜703
02を形成する方法としては、ローラーコート法の他に、オフセット印刷法、ディップコ
ート法、エアーナイフコート法、カーテンコート法、ワイヤーバーコート法、グラビアコ
ート法、エクストルージョンコート法などを用いることもできる。その後、仮焼成、本焼
成が配向膜70302に順に施される。
93A is a cross-sectional view showing a process of forming an alignment film 70302 on a first substrate 70301. The alignment film 70302 is formed on the first substrate 70301 by a roller coating method using a roller 70303. However, the alignment film 703
As a method for forming the alignment film 70302, in addition to the roller coating method, offset printing, dip coating, air knife coating, curtain coating, wire bar coating, gravure coating, extrusion coating, etc. can also be used. Thereafter, the alignment film 70302 is subjected to preliminary baking and main baking in this order.

図93(B)は、配向膜70302にラビング処理を施す工程を示した断面図である。ラ
ビング処理は、ドラムに布を巻きつけたラビング用ローラ70304を回転させて配向膜
70302を擦ることによって行われる。このラビング処理が配向膜70302に施され
ると、液晶分子を一定方向に配向させるための溝が、配向膜70302に形成される。た
だし、これに限定されず、イオンビームを用いて配向膜に溝を形成してもよい。その後、
水洗浄処理が第1の基板70301に施される。こうすることで、第1の基板70301
の表面の異物又は汚れなどを除去することができる。
Fig. 93(B) is a cross-sectional view showing the process of performing a rubbing treatment on the alignment film 70302. The rubbing treatment is performed by rotating a rubbing roller 70304, which is a drum wrapped with cloth, to rub the alignment film 70302. When this rubbing treatment is performed on the alignment film 70302, grooves for aligning the liquid crystal molecules in a certain direction are formed in the alignment film 70302. However, this is not limited to this, and grooves may be formed in the alignment film using an ion beam. Thereafter,
A water cleaning process is performed on the first substrate 70301.
It is possible to remove foreign matter or dirt from the surface.

なお、図示はしないが、第1の基板70301と同様に、配向膜70308が第2の基板
70307に形成され、ラビング処理が配向膜70308に施される。ただし、これに限
定されず、イオンビームを用いて配向膜に溝を形成してもよい。
Although not shown, an alignment film 70308 is formed on the second substrate 70307 in the same manner as the first substrate 70301, and a rubbing treatment is performed on the alignment film 70308. However, the present invention is not limited to this, and grooves may be formed in the alignment film using an ion beam.

図93(C)は、シール材70305を配向膜70302上に形成する工程を示した断面
図である。シール材70305は描画装置又はスクリーン印刷などによって塗布され、シ
ールパターンが形成される。このシールパターンは第1の基板70301の外周に沿って
形成される。ここで、シール材70305は、ラジカル型のUV樹脂又はカチオン型のU
V樹脂を用いる。そして、導電性樹脂がスポット的にディスペンサで塗布される。
93C is a cross-sectional view showing a process of forming a sealant 70305 on the alignment film 70302. The sealant 70305 is applied by a drawing device or screen printing, and a seal pattern is formed. This seal pattern is formed along the outer periphery of the first substrate 70301. Here, the sealant 70305 is a radical type UV resin or a cationic type UV resin.
V resin is used. Then, conductive resin is spot-applied using a dispenser.

なお、シール材70305は、第2の基板70307に形成されてもよい。 Note that the sealing material 70305 may be formed on the second substrate 70307.

図93(D)は、スペーサ70306を第1の基板70301に散布する工程を示した断
面図である。スペーサ70306は、圧縮された気体とともにのノズルから噴出して散布
される(乾式散布)。あるいは、スペーサ70306は、揮発性の液体に混合され、この
液体を噴路露するようにして散布される(湿式散布)。このような乾式散布又は湿式散布
によって、スペーサ70306を第1の基板70301に均一に散布することができる。
93(D) is a cross-sectional view showing a step of dispersing the spacers 70306 on the first substrate 70301. The spacers 70306 are sprayed from a nozzle together with compressed gas (dry spraying). Alternatively, the spacers 70306 are mixed with a volatile liquid and sprayed by spraying the liquid through a nozzle (wet spraying). By such dry or wet spraying, the spacers 70306 can be uniformly sprayed on the first substrate 70301.

ここで、スペーサ70306として、球状の粒状スペーサを用いた場合について説明した
。ただし、これに限定されず、柱状スペーサを用いることもできる。柱状スペーサは、第
1の基板70301に形成されていてもよいし、第2の基板70307に形成されていて
もよい。あるいは、スペーサの一部が第1の基板70301に形成され、残りが第2の基
板70307に形成されていてもよい。
Here, a case where a spherical granular spacer is used as the spacer 70306 has been described. However, this is not limiting, and a columnar spacer can also be used. The columnar spacer may be formed on the first substrate 70301 or the second substrate 70307. Alternatively, a part of the spacer may be formed on the first substrate 70301, and the rest may be formed on the second substrate 70307.

なお、スペーサがシール材の中に混入していてもよい。こうすることで、液晶のセルギャ
ップを一定に保ちやすくできる。
Spacers may be mixed into the sealing material, which makes it easier to maintain a constant cell gap for the liquid crystal.

図94(A)は、液晶70309を滴下する工程を示した断面図である。脱泡処理が液晶
70309に施された後に、液晶70309がシール材70305の内側に滴下される。
94A is a cross-sectional view showing a step of dropping a liquid crystal 70309. After a degassing process is performed on the liquid crystal 70309, the liquid crystal 70309 is dropped on the inside of the sealant 70305.

なお、図94(B)は、液晶70309を滴下した後の上面図である。シール材7030
5が第1の基板70301の外周に沿って形成されているため、液晶70309が漏れる
ことはない。
94B is a top view after the liquid crystal 70309 is dropped.
Since the second insulating film 70309 is formed along the outer periphery of the first substrate 70301, the liquid crystal 70309 does not leak.

図94(C)は、第1の基板70301と第2の基板70307とを張り合わせる工程を
示した断面図である。第1の基板70301と第2の基板70307とは、真空槽内で張
り合わされる。そして、第1の基板70301と第2の基板70307と間のギャップが
一定となるように、両基板が加圧される。その後、紫外線照射がシール材70305に施
されることによって、シール材70305が硬化する。ここで、表示部をマスクで隠して
、紫外線照射をシール材70305に施すことが望ましい。なぜなら、液晶70309が
紫外線によって劣化することを防止できるからである。その後、アニール処理によって、
再配向処理が液晶70309に施される。こうして、液晶セルが完成する。
FIG. 94C is a cross-sectional view showing the step of bonding the first substrate 70301 and the second substrate 70307 together. The first substrate 70301 and the second substrate 70307 are bonded together in a vacuum chamber. Then, both substrates are pressurized so that the gap between the first substrate 70301 and the second substrate 70307 is constant. After that, the sealant 70305 is irradiated with ultraviolet light, thereby hardening the sealant 70305. Here, it is preferable to cover the display portion with a mask and irradiate the sealant 70305 with ultraviolet light. This is because the liquid crystal 70309 can be prevented from being deteriorated by ultraviolet light. Then, an annealing process is performed to harden the sealant 70305.
A realignment process is performed on the liquid crystal 70309. In this way, the liquid crystal cell is completed.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態12)
本実施の形態においては、表示装置の画素の構成及び画素の動作について説明する。
(Embodiment 12)
In this embodiment mode, a configuration and an operation of a pixel of a display device will be described.

図95(A)、(B)は、デジタル時間階調駆動の一例を示すタイミングチャートである
。図95(A)のタイミングチャートは、画素への信号書き込み期間(アドレス期間)と
発光期間(サステイン期間)とが分離されている場合の駆動方法を示す。
95(A) and (B) are timing charts showing an example of digital time gray scale driving. The timing chart in Fig. 95(A) shows a driving method in which a signal writing period (address period) to a pixel and a light emission period (sustain period) are separated.

なお、1表示領域分の画像を完全に表示するための期間を1フレーム期間という。1フレ
ーム期間は複数のサブフレーム期間を有し、1サブフレーム期間はアドレス期間とサステ
イン期間とを有する。アドレス期間Ta1~Ta4は、全行分の画素への信号書き込みに
かかかる時間を示し、期間Tb1~Tb4は一行分の画素(又は一画素分)への信号書き
込みにかかる時間を示している。サステイン期間Ts1~Ts4は、画素へ書き込まれた
ビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比をTs
1:Ts2:Ts3:Ts4=2:2:2:2=8:4:2:1としている。ど
のサステイン期間で発光するかによって階調を表現している。
The period required to completely display an image for one display area is called one frame period. One frame period has multiple subframe periods, and one subframe period has an address period and a sustain period. The address periods Ta1 to Ta4 indicate the time required to write signals to pixels in all rows, and the periods Tb1 to Tb4 indicate the time required to write signals to pixels in one row (or one pixel). The sustain periods Ts1 to Ts4 indicate the time for which the pixels are maintained in a lit or unlit state according to the video signals written to them, and the ratio of their lengths is called Ts
1:Ts2:Ts3:Ts4= 23 :22: 21 : 20 =8: 4 :2:1. The gradation is expressed depending on which sustain period is lighted.

動作について説明する。まず、アドレス期間Ta1において、1行目から順に走査線に画
素選択信号が入力され、画素が選択される。そして、画素が選択されているときに、信号
線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画
素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によっ
てサステイン期間Ts1における各画素の点灯、非点灯が制御される。同様に、アドレス
期間Ta2、Ta3、Ta4において画素へビデオ信号が入力され、そのビデオ信号によ
ってサステイン期間Ts2、Ts3、Ts4における各画素の点灯、非点灯が制御される
。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス
期間が終了した後、サステイン期間が始まり、点灯させるための信号が書き込まれている
画素が点灯する。
The operation will be described. First, in the address period Ta1, pixel selection signals are input to the scanning lines in order from the first row, and pixels are selected. Then, when a pixel is selected, a video signal is input to the pixel from the signal line. Then, when a video signal is written to a pixel, the pixel holds the signal until a signal is input again. The written video signal controls the lighting and non-lighting of each pixel in the sustain period Ts1. Similarly, video signals are input to the pixels in the address periods Ta2, Ta3, and Ta4, and the video signals control the lighting and non-lighting of each pixel in the sustain periods Ts2, Ts3, and Ts4. Then, in each subframe period, the pixels are not lit during the address period, and after the address period ends, the sustain period begins, and the pixels to which a signal for lighting is written are lit.

ここで、図95(B)を参照して、i行目の画素行に着目して説明する。まず、アドレス
期間Ta1において、1行目から順に走査線に画素選択信号が入力され、アドレス期間T
a1のうち期間Tb1(i)においてi行目の画素が選択される。そして、i行目の画素
が選択されているときに、信号線からi行目の画素へビデオ信号が入力される。そして、
i行目の画素にビデオ信号が書き込まれると、i行目の画素は再び信号が入力されるまで
その信号を保持する。この書き込まれたビデオ信号によってサステイン期間Ts1におけ
るi行目の画素の点灯、非点灯が制御される。同様に、アドレス期間Ta2、Ta3、T
a4においてi行目の画素へビデオ信号が入力され、そのビデオ信号によってサステイン
期間Ts2、Ts3、Ts4におけるi行目の画素の点灯、非点灯が制御される。そして
、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終
了した後、サステイン期間が始まり、点灯させるための信号が書き込まれている画素が点
灯する。
Here, with reference to FIG. 95B, a description will be given focusing on the i-th pixel row. First, in an address period Ta1, pixel selection signals are input to the scanning lines in order starting from the first row.
During period Tb1(i) of a1, the pixels in the i-th row are selected. When the pixels in the i-th row are selected, a video signal is input from the signal line to the pixels in the i-th row.
When a video signal is written to the pixels in the i-th row, the pixels in the i-th row hold the signal until a signal is input again. The written video signal controls whether the pixels in the i-th row are turned on or off during the sustain period Ts1. Similarly, during the address periods Ta2, Ta3, and Ts4,
At a4, a video signal is input to the pixels in the i-th row, and the video signal controls whether the pixels in the i-th row are turned on or off during the sustain periods Ts2, Ts3, and Ts4. In each subframe period, the pixels are not turned on during the address period, and after the address period ends, the sustain period begins, and the pixels to which a signal to turn on the pixels is written are turned on.

なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数は
これに限定されない。なお、点灯の順番はTs1、Ts2、Ts3、Ts4である必要は
なく、ランダムでもよいし、複数に分割して発光をさせてもよい。なお、Ts1、Ts2
、Ts3、Ts4の点灯時間は、2のべき乗にする必要はなく、同じ長さの点灯時間にし
てもよいし、2のべき乗からすこしだけずらしてもよい。
Although the case of expressing 4-bit gradation has been described here, the number of bits and the number of gradations are not limited to this. The order of lighting does not have to be Ts1, Ts2, Ts3, and Ts4, but may be random, or may be divided into a plurality of parts for light emission.
The lighting times Ts3, Ts4 do not need to be powers of two, and may be the same length or may be slightly shifted from a power of two.

続いて、画素への信号書き込み期間(アドレス期間)と発光期間(サステイン期間)とが
分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作
が完了した行の画素は、次に画素へ信号の書き込み(又は消去)が行われるまで、信号を
保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデー
タ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従
って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終
了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き
込み動作へ移る。
Next, a driving method in the case where the signal writing period (address period) to the pixels and the light emission period (sustain period) are not separated will be described. In other words, the pixels in a row in which the video signal writing operation has been completed retain the signal until the next signal writing (or erasing) to the pixel. The period from the writing operation to the next signal writing to the pixel is called the data retention time. During this data retention time, the pixel is turned on or off according to the video signal written to the pixel. The same operation is performed up to the last row, and the address period ends. Then, the signal writing operation for the next sub-frame period is started in order from the row in which the data retention time has ended.

このように、信号書き込み動作が完了しデータ保持時間となると、直ちに画素へ書き込ま
れたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、データ保持時
間をアドレス期間より短くしようとしても、同時に2行に信号を入力できないため、アド
レス期間を重ならないようにしなければならないので、データ保持時間を短くすることが
できない。よって、その結果、高階調表示を行うことが困難になる。
In this way, in the case of a driving method in which the pixel is turned on or off according to the video signal written to the pixel immediately after the signal writing operation is completed and the data holding time is reached, even if it is attempted to make the data holding time shorter than the address period, signals cannot be input to two rows at the same time, so the address periods must not overlap, and therefore the data holding time cannot be shortened, which results in difficulty in performing high gradation display.

よって、消去期間を設けることによって、アドレス期間より短いデータ保持時間を設定す
る。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法につ
いて図96(A)を用いて説明する。
Therefore, by providing an erase period, a data holding time shorter than the address period is set. A driving method in which an erase period is provided to set a data holding time shorter than the address period will be described with reference to FIG.

まず、アドレス期間Ta1において、1行目から順に走査線に画素走査信号が入力され、
画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号
が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力され
るまでその信号を保持する。この書き込まれたビデオ信号によってサステイン期間Ts1
における各画素の点灯、非点灯が制御される。ビデオ信号の書き込み動作が完了した行に
おいては、直ちに書き込まれたビデオ信号にしたがって、画素が点灯又は非点灯の状態と
なる。同じ動作が、最終行まで行われ、アドレス期間Ta1が終了する。そして、データ
保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に
、アドレス期間Ta2、Ta3、Ta4において画素へビデオ信号が入力され、そのビデ
オ信号によってサステイン期間Ts2、Ts3、Ts4における各画素の点灯、非点灯が
制御される。そして、サステイン期間TS4はその終期を消去動作の開始によって設定さ
れる。なぜなら、各行の消去時間Teに画素に書き込まれた信号の消去が行われると、次
の画素への信号の書き込みが行われるまでは、アドレス期間に画素に書き込まれたビデオ
信号に関わらず、強制的に非点灯となるからである。つまり、消去時間Teが始まった行
の画素からデータ保持時間が終了する。
First, in an address period Ta1, pixel scanning signals are input to the scanning lines starting from the first row.
A pixel is selected. When the pixel is selected, a video signal is input from a signal line to the pixel. When a video signal is written to the pixel, the pixel holds the signal until a signal is input again. A sustain period Ts1 is generated by the written video signal.
The lighting or non-lighting of each pixel in the row is controlled. In the row where the writing operation of the video signal is completed, the pixel is turned on or off according to the video signal written immediately. The same operation is performed up to the last row, and the address period Ta1 is ended. Then, the signal writing operation of the next subframe period is started in order from the row where the data holding time is ended. Similarly, video signals are input to the pixels in the address periods Ta2, Ta3, and Ta4, and the lighting or non-lighting of each pixel in the sustain periods Ts2, Ts3, and Ts4 is controlled by the video signals. The end of the sustain period TS4 is set by the start of the erase operation. This is because when the signal written to the pixel in the erase time Te of each row is erased, the pixel is forced to be non-lighted until the signal is written to the next pixel, regardless of the video signal written to the pixel in the address period. In other words, the data holding time ends from the pixel in the row where the erase time Te started.

ここで、図96(B)を参照して、i行目の画素行に着目して説明する。i行目の画素行
において、アドレス期間Ta1において、1行目から順に走査線に画素走査信号が入力さ
れ、画素が選択される。そして、期間Tb1(i)においてi行目の画素が選択されてい
るときに、i行目の画素にビデオ信号が入力される。そして、i行目の画素にビデオ信号
が書き込まれると、i行目の画素は再び信号が入力されるまでその信号を保持する。この
書き込まれたビデオ信号によって、サステイン期間Ts1(i)におけるi行目の画素の
点灯、非点灯が制御される。つまり、i行目にビデオ信号の書き込み動作が完了したら、
直ちに書き込まれたビデオ信号にしたがって、i行目の画素が点灯又は非点灯の状態とな
る。同様に、アドレス期間Ta2、Ta3、Ta4においてi行目の画素へビデオ信号が
入力され、そのビデオ信号によってサステイン期間Ts2、Ts3、Ts4におけるi行
目の画素の点灯、非点灯が制御される。そして、サステイン期間Ts4(i)はその終期
を消去動作の開始によって設定される。なぜなら、i行目の消去時間Ts(i)にi行目
の画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり
、消去時間Te(i)が始まるとi行目の画素のデータ保持時間が終了する。
Here, with reference to FIG. 96(B), a description will be given focusing on the i-th row of pixels. In the i-th row of pixels, pixel scanning signals are input to the scanning lines in order from the first row during the address period Ta1, and the pixels are selected. Then, when the i-th row pixels are selected during period Tb1(i), a video signal is input to the i-th row pixels. Then, when a video signal is written to the i-th row pixels, the i-th row pixels retain that signal until a signal is input again. This written video signal controls whether the i-th row pixels are turned on or off during the sustain period Ts1(i). In other words, when the writing operation of the video signal to the i-th row is completed,
The pixels in the i-th row are turned on or off according to the video signal that is immediately written. Similarly, a video signal is input to the pixels in the i-th row in the address periods Ta2, Ta3, and Ta4, and the pixels in the i-th row are controlled to be turned on or off in the sustain periods Ts2, Ts3, and Ts4 by the video signal. The end of the sustain period Ts4(i) is set by the start of the erase operation, because the pixels in the i-th row are forcibly turned off regardless of the video signal written to the pixels in the i-th row during the erase time Ts(i) of the i-th row. In other words, when the erase time Te(i) starts, the data retention time of the pixels in the i-th row ends.

よって、アドレス期間とサステイン期間とを分離せずに、アドレス期間より短い高階調且
つデューティー比(1フレーム期間中の点灯期間の割合)の高い表示装置を提供すること
ができる。瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図ること
が可能である。
Therefore, it is possible to provide a display device with a high gray scale and a high duty ratio (the ratio of the lighting period to one frame period) that is shorter than the address period without separating the address period and the sustain period. Since it is possible to reduce the instantaneous luminance, it is possible to improve the reliability of the display element.

なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数は
これに限定されない。また、点灯の順番はTs1、Ts2、Ts3、Ts4である必要は
なく、ランダムでもよいし、複数に分割して発光をしてもよい。また、Ts1、Ts2、
Ts3、Ts4の点灯時間は、2のべき乗にする必要はなく、同じ長さの点灯時間にして
もよいし、2のべき乗からすこしだけずらしてもよい。
Although the case of expressing 4-bit gradation has been described here, the number of bits and the number of gradations are not limited to this. Also, the lighting order does not have to be Ts1, Ts2, Ts3, and Ts4, but may be random, or may be divided into a plurality of parts.
The lighting times Ts3 and Ts4 do not have to be a power of two, and may be the same length, or may be slightly shifted from a power of two.

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。 This section explains the configuration and operation of pixels to which digital time grayscale driving can be applied.

図97は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。 Figure 97 shows an example of a pixel configuration to which digital time grayscale driving can be applied.

画素80300は、スイッチング用トランジスタ80301、駆動用トランジスタ803
02、発光素子80304及び容量素子80303を有している。スイッチング用トラン
ジスタ80301はゲートが走査線80306に接続され、第1電極(ソース電極及びド
レイン電極の一方)が信号線80305に接続され、第2電極(ソース電極及びドレイン
電極の他方)が駆動用トランジスタ80302のゲートに接続されている。駆動用トラン
ジスタ80302は、ゲートが容量素子80303を介して電源線80307に接続され
、第1電極が電源線80307に接続され、第2電極が発光素子80304の第1電極(
画素電極)に接続されている。発光素子80304の第2電極は共通電極80308に相
当する。
The pixel 80300 includes a switching transistor 80301 and a driving transistor 803
80302, a light-emitting element 80304, and a capacitor 80303. The switching transistor 80301 has a gate connected to a scan line 80306, a first electrode (one of a source electrode and a drain electrode) connected to a signal line 80305, and a second electrode (the other of the source electrode and the drain electrode) connected to the gate of the driving transistor 80302. The driving transistor 80302 has a gate connected to a power supply line 80307 via the capacitor 80303, a first electrode connected to the power supply line 80307, and a second electrode connected to the first electrode (
The second electrode of the light emitting element 80304 corresponds to a common electrode 80308.

なお、発光素子80304の第2電極(共通電極80308)には低電源電位が設定され
ている。なお、低電源電位とは、電源線80307に設定される高電源電位を基準にして
低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vな
どが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子8030
4に印加して、発光素子80304に電流を流して発光素子80304を発光させるため
、高電源電位と低電源電位との電位差が発光素子80304の順方向しきい値電圧以上と
なるようにそれぞれの電位を設定する。
A low power supply potential is set to the second electrode (common electrode 80308) of the light emitting element 80304. The low power supply potential is a potential that satisfies the condition that the low power supply potential is smaller than the high power supply potential based on the high power supply potential set to the power supply line 80307, and the low power supply potential may be set to, for example, GND or 0 V. The potential difference between the high power supply potential and the low power supply potential is set to the light emitting element 8030.
4 to pass a current through the light emitting element 80304 to cause the light emitting element 80304 to emit light, the high power supply potential and the low power supply potential are set so that the potential difference between them is equal to or greater than the forward threshold voltage of the light emitting element 80304.

なお、容量素子80303は駆動用トランジスタ80302のゲート容量を代用して省略
することも可能である。駆動用トランジスタ80302のゲート容量については、ソース
領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラップしてい
るような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量
が形成されていてもよい。
Note that the capacitor 80303 can be omitted by substituting the gate capacitance of the driving transistor 80302. Regarding the gate capacitance of the driving transistor 80302, a capacitance may be formed in a region where the source region, the drain region, or the LDD region overlaps with the gate electrode, or a capacitance may be formed between the channel region and the gate electrode.

走査線80306で画素が選択されているとき、つまりスイッチング用トランジスタ80
301がオンになっているときに信号線80305から画素にビデオ信号が入力される。
そして、ビデオ信号に相当する電圧分の電荷が容量素子80303に蓄積され、容量素子
80303はその電圧を保持する。この電圧は駆動用トランジスタ80302のゲートと
第1電極間の電圧であり、駆動用トランジスタ80302のゲートソース間電圧Vgsに
相当する。
When a pixel is selected by the scanning line 80306, that is, when the switching transistor 80
When 301 is turned on, a video signal is input to the pixel from signal line 80305.
Then, a charge of a voltage equivalent to the video signal is stored in the capacitor 80303, and the capacitor 80303 holds the voltage. This voltage is a voltage between the gate and the first electrode of the driving transistor 80302, and corresponds to a gate-source voltage Vgs of the driving transistor 80302.

一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その
境目は、ドレインソース間電圧をVds、ゲートソース間電圧をVgs、しきい値電圧を
Vthとすると、(Vgs-Vth)=Vdsの時になる。(Vgs-Vth)>Vds
の場合は、線形領域であり、Vds、Vgsの大きさによって電流値が決まる。一方、(
Vgs-Vth)<Vdsの場合は飽和領域になり、理想的には、Vdsが変化しても、
電流値はほとんど変わらない。つまり、Vgsの大きさだけによって電流値が決まる。
In general, the operating region of a transistor can be divided into a linear region and a saturation region. The boundary between them occurs when (Vgs-Vth)=Vds, where Vds is the drain-source voltage, Vgs is the gate-source voltage, and Vth is the threshold voltage. (Vgs-Vth)>Vds
In the case of , it is in the linear region, and the current value is determined by the magnitude of Vds and Vgs.
When Vgs-Vth) < Vds, the region is saturated. Ideally, even if Vds changes,
The current value remains almost unchanged. In other words, the current value is determined only by the magnitude of Vgs.

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ80302のゲートには
、駆動用トランジスタ80302が十分にオンするか、オフするかの二つの状態となるよ
うなビデオ信号を入力する。つまり、駆動用トランジスタ80302は線形領域で動作さ
せる。
In the case of a voltage input voltage driving method, a video signal is input to the gate of the driving transistor 80302 such that the driving transistor 80302 is in two states, that is, fully on or off. In other words, the driving transistor 80302 is operated in a linear region.

よって、駆動用トランジスタ80302がオンするビデオ信号であるときには、理想的に
は電源線80307に設定されている電源電位VDDをそのまま発光素子80304の第
1の電極に設定する。
Therefore, when the video signal is such that the driving transistor 80302 is turned on, ideally the power supply potential VDD set in the power supply line 80307 is set as it is to the first electrode of the light emitting element 80304 .

つまり、理想的には発光素子80304に印加する電圧を一定にし、発光素子80304
から得られる輝度を一定にする。そして、1フレーム期間内に複数のサブフレーム期間を
設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎
に画素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、
階調を表現する。
In other words, ideally, the voltage applied to the light emitting element 80304 is kept constant.
Then, a plurality of subframe periods are provided within one frame period, a video signal is written to a pixel in each subframe period, and the pixels are controlled to be turned on or off in each subframe period. The total of the turned-on subframe periods is used to obtain the luminance:
Expresses gradation.

なお、駆動用トランジスタ80302が飽和領域で動作するようなビデオ信号を入力する
ことで、発光素子80304に電流を流すことができる。発光素子80304が電流に応
じて輝度を決定するような素子であれば、発光素子80304の劣化による輝度の低下を
抑制することができる。さらに、ビデオ信号をアナログとすることで、発光素子8030
4にビデオ信号に応じた電流を流すことができる。この場合、アナログ階調駆動を行うこ
とができる。
Note that, by inputting a video signal that causes the driving transistor 80302 to operate in a saturation region, a current can be passed through the light emitting element 80304. If the light emitting element 80304 is an element that determines its luminance according to a current, a decrease in luminance due to deterioration of the light emitting element 80304 can be suppressed. Furthermore, by making the video signal analog, the light emitting element 8030
A current corresponding to a video signal can be passed through the pixel 4. In this case, analog gradation driving can be performed.

図98は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。 Figure 98 shows an example of a pixel configuration to which digital time grayscale driving can be applied.

画素80400は、スイッチング用トランジスタ80401、駆動用トランジスタ804
02、容量素子80403、発光素子80404及び整流素子80409を有している。
スイッチング用トランジスタ80401はゲートが第2の走査線80406に接続され、
第1電極(ソース電極及びドレイン電極の一方)が信号線80405に接続され、第2電
極(ソース電極及びドレイン電極の他方)が駆動用トランジスタ80402のゲートに接
続されている。駆動用トランジスタ80402は、ゲートが容量素子80403を介して
電源線80407に接続され、ゲートが整流素子80309を介して第2の走査線804
10に接続され、第1電極が電源線80407に接続され、第2電極が発光素子8040
4の第1電極(画素電極)に接続されている。発光素子80404の第2電極は共通電極
80408に相当する。
The pixel 80400 includes a switching transistor 80401 and a driving transistor 804
02, a capacitor element 80403, a light-emitting element 80404, and a rectifying element 80409.
The switching transistor 80401 has a gate connected to a second scanning line 80406.
A first electrode (one of a source electrode and a drain electrode) is connected to a signal line 80405, and a second electrode (the other of the source electrode and the drain electrode) is connected to the gate of a driving transistor 80402. The driving transistor 80402 has a gate connected to a power supply line 80407 via a capacitor element 80403, and a gate connected to a second scanning line 80404 via a rectifying element 80309.
10, a first electrode is connected to a power supply line 80407, and a second electrode is connected to a light emitting element 8040
The second electrode of the light-emitting element 80404 corresponds to a common electrode 80408.

なお、発光素子80404の第2電極(共通電極80408)には低電源電位が設定され
ている。なお、低電源電位とは、電源線80407に設定される高電源電位を基準にして
低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vな
どが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子8040
4に印加して、発光素子80404に電流を流して発光素子80404を発光させるため
、高電源電位と低電源電位との電位差が発光素子80404の順方向しきい値電圧以上と
なるようにそれぞれの電位を設定する。
A low power supply potential is set to the second electrode (common electrode 80408) of the light emitting element 80404. The low power supply potential is a potential that satisfies the condition that the low power supply potential is smaller than the high power supply potential based on the high power supply potential set to the power supply line 80407, and the low power supply potential may be set to, for example, GND or 0 V. The potential difference between the high power supply potential and the low power supply potential is set to the light emitting element 8040.
4 to pass a current through the light emitting element 80404 to cause the light emitting element 80404 to emit light, the high power supply potential and the low power supply potential are set so that the potential difference between them is equal to or greater than the forward threshold voltage of the light emitting element 80404.

なお、容量素子80403は駆動用トランジスタ80402のゲート容量を代用して省略
することも可能である。駆動用トランジスタ80402のゲート容量については、ソース
領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラップしてい
るような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量
が形成されていてもよい。
Note that the capacitor 80403 can be omitted by substituting the gate capacitance of the driving transistor 80402. Regarding the gate capacitance of the driving transistor 80402, a capacitance may be formed in a region where the source region, the drain region, or the LDD region overlaps with the gate electrode, or a capacitance may be formed between the channel region and the gate electrode.

なお、整流素子80409として、ダイオード接続したトランジスタを用いることが可能
である。ダイオード接続したトランジスタの他にも、PN接合のダイオード、PIN接合
のダイオード、ショットキー型のダイオード又はカーボンナノチューブで形成されたダイ
オードなどを用いてもよい。ダイオード接続されたトランジスタの極性は、Nチャネル型
でもよいし、Pチャネル型でもよい。
Note that a diode-connected transistor can be used as the rectifying element 80409. In addition to the diode-connected transistor, a PN junction diode, a PIN junction diode, a Schottky diode, a diode formed of a carbon nanotube, or the like may be used. The polarity of the diode-connected transistor may be either an N-channel type or a P-channel type.

画素80400は、図97に示した画素に、整流素子80409と第2の走査線8041
0を追加したものである。よって、図98に示すスイッチング用トランジスタ80401
、駆動用トランジスタ80402、容量素子80403、発光素子80404、信号線8
0405、第1の走査線80406、電源線80407及び共通電極80408は、それ
ぞれ図97に示したスイッチング用トランジスタ80301、駆動用トランジスタ803
02、容量素子80303、発光素子80304、信号線80305、走査線80306
、電源線80307及び共通電極80308に相当する。したがって、図98の書き込み
の動作及び発光動作は、図97で説明した書き込みの動作及び発光動作と同様であるため
、その説明を省略する。
The pixel 80400 is the pixel shown in FIG. 97, except that a rectifying element 80409 and a second scanning line 8041 are added.
0 is added. Therefore, the switching transistor 80401 shown in FIG.
, a driving transistor 80402, a capacitor element 80403, a light emitting element 80404, a signal line 8
97. The first scanning line 80405, the first scanning line 80406, the power supply line 80407 and the common electrode 80408 correspond to the switching transistor 80301 and the driving transistor 803 shown in FIG.
02, a capacitor element 80303, a light-emitting element 80304, a signal line 80305, and a scanning line 80306
, the power supply line 80307 and the common electrode 80308. Therefore, the writing operation and light emitting operation in Fig. 98 are similar to the writing operation and light emitting operation described in Fig. 97, and therefore the description thereof will be omitted.

消去動作について説明する。消去動作時には、第2の走査線80410にHレベルの信号
を入力する。すると、整流素子80409に電流が流れ、容量素子80403によって保
持されていた駆動用トランジスタ80402のゲート電位をある電位に設定することがで
きる。つまり、駆動用トランジスタ80402のゲートの電位を、ある電位に設定し、画
素へ書き込まれたビデオ信号に関わらず、駆動用トランジスタ80402を強制的にオフ
することができる。
An erase operation will now be described. During the erase operation, an H-level signal is input to the second scan line 80410. Then, a current flows through the rectifying element 80409, and the gate potential of the driving transistor 80402 held by the capacitor element 80403 can be set to a certain potential. In other words, the gate potential of the driving transistor 80402 is set to a certain potential, and the driving transistor 80402 can be forcibly turned off regardless of the video signal written to the pixel.

なお、第2の走査線80410に入力するLレベルの信号は、画素に非点灯となるビデオ
信号が書き込まれているときに整流素子80409に電流が流れないような電位とする。
第2の走査線80410に入力するHレベルの信号は、画素に書き込まれたビデオ信号に
関わらず、駆動用トランジスタ80402がオフするような電位をゲートに設定すること
ができるような電位とする。
It is to be noted that the L-level signal input to the second scanning line 80410 is set to a potential such that no current flows through the rectifying element 80409 when a video signal for turning off a pixel is written to the pixel.
The H-level signal input to the second scanning line 80410 is set to a potential that can set the gate of the driving transistor 80402 to a potential that turns off the driving transistor 80402, regardless of the video signal written in the pixel.

なお、整流素子80409として、ダイオード接続したトランジスタを用いることが可能
である。さらに、ダイオード接続したトランジスタの他にも、PN接合のダイオード、P
IN接合のダイオード、ショットキー型のダイオード又はカーボンナノチューブで形成さ
れたダイオードなどを用いてもよい。ダイオード接続されたトランジスタの極性は、Nチ
ャネル型でもよいし、Pチャネル型でもよい。
Note that a diode-connected transistor can be used as the rectifying element 80409. In addition to the diode-connected transistor, a PN junction diode,
It is also possible to use an IN junction diode, a Schottky diode, a diode formed of a carbon nanotube, etc. The polarity of the diode-connected transistor may be either an N-channel type or a P-channel type.

図99は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。 Figure 99 shows an example of a pixel configuration to which digital time grayscale driving can be applied.

画素80500は、スイッチング用トランジスタ80501、駆動用トランジスタ805
02、容量素子80503、発光素子80504及び消去用トランジスタ80509を有
している。スイッチング用トランジスタ80501はゲートが第2の走査線80506に
接続され、第1電極(ソース電極及びドレイン電極の一方)が信号線80505に接続さ
れ、第2電極(ソース電極及びドレイン電極の他方)が駆動用トランジスタ80502の
ゲートに接続されている。駆動用トランジスタ80502は、ゲートが容量素子8050
3を介して電源線80507に接続され、ゲートが消去用トランジスタ80509の第1
電極に接続され、第1電極が電源線80507に接続され、第2電極が発光素子8050
4の第1電極(画素電極)に接続されている。消去用トランジスタは、ゲートが第2の走
査線80510に接続され、第2電極が電源線80507に接続されている。発光素子8
0504の第2電極は共通電極80508に相当する。
The pixel 80500 includes a switching transistor 80501 and a driving transistor 805
80502, a capacitor element 80503, a light-emitting element 80504, and an erasing transistor 80509. The switching transistor 80501 has a gate connected to a second scan line 80506, a first electrode (one of a source electrode and a drain electrode) connected to a signal line 80505, and a second electrode (the other of the source electrode and the drain electrode) connected to the gate of a driving transistor 80502. The driving transistor 80502 has a gate connected to the capacitor element 8050
3, and the gate of the first erasing transistor 80509 is connected to the power supply line 80507.
The first electrode is connected to a power supply line 80507, and the second electrode is connected to a light emitting element 8050
The gate of the erasing transistor is connected to the second scanning line 80510, and the second electrode of the erasing transistor is connected to the power supply line 80507.
The second electrode of 0504 corresponds to the common electrode 80508 .

なお、発光素子80504の第2電極(共通電極80508)には低電源電位が設定され
ている。なお、低電源電位とは、電源線80507に設定される高電源電位を基準にして
低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vな
どが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子8050
4に印加して、発光素子80504に電流を流して発光素子80504を発光させるため
、高電源電位と低電源電位との電位差が発光素子80504の順方向しきい値電圧以上と
なるようにそれぞれの電位を設定する。
A low power supply potential is set to the second electrode (common electrode 80508) of the light emitting element 80504. The low power supply potential is a potential that satisfies the condition that the low power supply potential is smaller than the high power supply potential based on the high power supply potential set to the power supply line 80507, and the low power supply potential may be set to, for example, GND or 0 V. The potential difference between the high power supply potential and the low power supply potential is set to the light emitting element 8050.
4 to pass a current through the light emitting element 80504 to cause the light emitting element 80504 to emit light, the high power supply potential and the low power supply potential are set so that the potential difference between them is equal to or greater than the forward threshold voltage of the light emitting element 80504.

なお、容量素子80503は駆動用トランジスタ80502のゲート容量を代用して省略
することも可能である。駆動用トランジスタ80502のゲート容量については、ソース
領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラップしてい
るような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量
が形成されていてもよい。
Note that the capacitor 80503 can be omitted by substituting the gate capacitance of the driving transistor 80502. Regarding the gate capacitance of the driving transistor 80502, a capacitance may be formed in a region where the source region, the drain region, or the LDD region overlaps with the gate electrode, or a capacitance may be formed between the channel region and the gate electrode.

画素80500は、図97に示した画素に、消去用トランジスタ80509と第2の走査
線80510を追加したものである。よって、図99に示すスイッチング用トランジスタ
80501、駆動用トランジスタ80502、容量素子80503、発光素子80504
、信号線80505、第1の走査線80506、電源線80507及び共通電極8050
8は、それぞれ図97に示したスイッチング用トランジスタ80301、駆動用トランジ
スタ80302、容量素子80303、発光素子80304、信号線80305、走査線
80306、電源線80307及び共通電極80308に相当する。したがって、図99
の書き込みの動作及び発光動作は、図97で説明した書き込みの動作及び発光動作と同様
であるため、その説明を省略する。
The pixel 80500 is obtained by adding an erasing transistor 80509 and a second scanning line 80510 to the pixel shown in FIG. 97. Therefore, the switching transistor 80501, the driving transistor 80502, the capacitor element 80503, and the light-emitting element 80504 shown in FIG.
, a signal line 80505, a first scanning line 80506, a power supply line 80507, and a common electrode 8050
8 correspond to the switching transistor 80301, the driving transistor 80302, the capacitor element 80303, the light emitting element 80304, the signal line 80305, the scanning line 80306, the power supply line 80307, and the common electrode 80308 shown in FIG.
The writing operation and light emitting operation are similar to those described with reference to FIG. 97, and therefore the description thereof will be omitted.

消去動作について説明する。消去動作時には、第2の走査線80510にHレベルの信号
を入力する。すると、消去用トランジスタ80509がオンして、駆動用トランジスタの
ゲートと第1電極を同電位にすることができる。つまり、駆動用トランジスタ80502
のVgsを0Vにすることができる。こうして、駆動用トランジスタ80502を強制的
にオフすることができる。
An erase operation will now be described. During the erase operation, an H-level signal is input to the second scanning line 80510. Then, the erase transistor 80509 is turned on, and the gate and the first electrode of the driving transistor can be set to the same potential. That is, the driving transistor 80502
It is possible to set the Vgs of the driving transistor 80502 to 0 V. In this way, the driving transistor 80502 can be forcibly turned off.

しきい値電圧補正型と呼ばれる画素の構成及び動作について説明する。しきい値電圧補正
型の画素は、デジタル時間階調駆動及びアナログ階調駆動に適用することができる。
The configuration and operation of a pixel called a threshold voltage compensation type will be described below. A threshold voltage compensation type pixel can be applied to digital time gray scale driving and analog gray scale driving.

図100は、しきい値電圧補正型と呼ばれる画素の構成の一例を示す図である。 Figure 100 shows an example of the configuration of a pixel called a threshold voltage correction type.

図100に示す画素は、駆動用トランジスタ80600、第1のスイッチ80601、第
2のスイッチ80602、第3のスイッチ80603、第1の容量素子80604、第2
の容量素子80605及び発光素子80620を有している。駆動用トランジスタ806
00のゲートは、第1の容量素子80604と第1のスイッチ80601とを順に介して
信号線80611と接続されている。駆動用トランジスタ80600のゲートは、第2の
容量素子80605を介して電源線80612と接続されている。駆動用トランジスタ8
0600の第1電極は、電源線80612と接続されている。駆動用トランジスタ806
00の第2電極は、第3のスイッチ80603を介して発光素子80620の第1の電極
と接続されている。駆動用トランジスタ80600の第2電極は、第2のスイッチ806
02を介して駆動用トランジスタ80600のゲートと接続されている。発光素子806
20の第2の電極は、共通電極80621に相当する。
The pixel shown in FIG. 100 includes a driving transistor 80600, a first switch 80601, a second switch 80602, a third switch 80603, a first capacitor element 80604, a second
The driving transistor 806 includes a capacitor element 80605 and a light emitting element 80620.
The gate of the driving transistor 80600 is connected to a signal line 80611 via a first capacitor element 80604 and a first switch 80601 in this order. The gate of the driving transistor 80600 is connected to a power supply line 80612 via a second capacitor element 80605.
The first electrode of the driving transistor 806 is connected to a power supply line 80612.
A second electrode of the driving transistor 80600 is connected to a first electrode of the light-emitting element 80620 via a third switch 80603.
The light emitting element 806 is connected to the gate of the driving transistor 80600 via a gate electrode 802.
The second electrode of 20 corresponds to the common electrode 80621.

発光素子80620の第2の電極には低電源電位が設定されている。なお、低電源電位と
は、電源線80612に設定される高電源電位を基準にして低電源電位<高電源電位を満
たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。
この高電源電位と低電源電位との電位差を発光素子80620に印加して、発光素子80
620に電流を流して発光素子80620を発光させるため、高電源電位と低電源電位と
の電位差が発光素子80620の順方向しきい値電圧以上となるようにそれぞれの電位を
設定する。なお、第2の容量素子80605は駆動用トランジスタ80600のゲート容
量を代用して省略することも可能である。駆動用トランジスタ80600のゲート容量に
ついては、ソース領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオー
バーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート
電極との間で容量が形成されていてもよい。なお、第1のスイッチ80601、第2のス
イッチ80602、第3のスイッチ80603は、それぞれ第1の走査線80613、第
2の走査線80614、第3の走査線80614によってオンとオフが制御される。
A low power supply potential is set to the second electrode of the light-emitting element 80620. Note that the low power supply potential is a potential that satisfies the condition of low power supply potential<high power supply potential with respect to a high power supply potential set to the power supply line 80612, and the low power supply potential may be set to, for example, GND or 0 V.
The potential difference between the high power supply potential and the low power supply potential is applied to the light emitting element 80620,
In order to pass a current through the gate electrode 80620 to cause the light emitting element 80620 to emit light, the potentials of the high power supply potential and the low power supply potential are set so that the potential difference between them is equal to or greater than the forward threshold voltage of the light emitting element 80620. The second capacitor 80605 can be omitted by substituting the gate capacitance of the driving transistor 80600. Regarding the gate capacitance of the driving transistor 80600, a capacitance may be formed in a region where the source region, the drain region, or the LDD region overlaps with the gate electrode, or a capacitance may be formed between the channel region and the gate electrode. The first switch 80601, the second switch 80602, and the third switch 80603 are controlled to be turned on and off by the first scanning line 80613, the second scanning line 80614, and the third scanning line 80614, respectively.

図100に示す画素の駆動方法について、動作期間を初期化期間、データ書き込み期間、
しきい値取得期間、発光期間に分割して説明する。
Regarding the driving method of the pixel shown in FIG. 100, the operation period is an initialization period, a data writing period,
The explanation will be divided into a threshold acquisition period and a light emission period.

初期化期間では、第2のスイッチ80602及び第3のスイッチ80603がオンする。
そして、駆動用トランジスタ80600のゲートの電位が少なくとも電源線80612の
電位よりも低くなる。このとき、第1のスイッチ80601は、オンしていても、オフし
ていてもよい。なお、初期化期間は必ずしも必要ではない。
During the initialization period, the second switch 80602 and the third switch 80603 are turned on.
Then, the potential of the gate of the driving transistor 80600 becomes lower than at least the potential of the power supply line 80612. At this time, the first switch 80601 may be on or off. Note that the initialization period is not necessarily required.

しきい値取得期間では、第1の走査線80613によって画素が選択される。つまり、第
1のスイッチ80601がオンし、信号線80611からある一定電圧が入力される。こ
のとき、第2のスイッチ80602がオンし、第3のスイッチ80603がオフしている
。したがって、駆動用トランジスタ80600はダイオード接続され、駆動用トランジス
タ80600の第2電極及びゲートが浮遊状態(フローティング状態)となる。そして、
駆動用トランジスタ80600のゲートの電位は、電源線80612の電位から駆動用ト
ランジスタ80600のしきい値電圧を引いた値となる。よって、第1の容量素子806
04には駆動用トランジスタ80600のしきい値電圧が保持される。第2の容量素子8
0605には、駆動用トランジスタ80600のゲートの電位と信号線80611から入
力されている一定電圧との電位差が保持される。
During the threshold acquisition period, a pixel is selected by the first scanning line 80613. That is, the first switch 80601 is turned on, and a certain constant voltage is input from the signal line 80611. At this time, the second switch 80602 is turned on, and the third switch 80603 is turned off. Therefore, the driving transistor 80600 is diode-connected, and the second electrode and gate of the driving transistor 80600 are in a floating state. Then,
The potential of the gate of the driving transistor 80600 is a value obtained by subtracting the threshold voltage of the driving transistor 80600 from the potential of the power supply line 80612.
The threshold voltage of the driving transistor 80600 is held in the second capacitance element 804.
A potential difference between the potential of the gate of the driving transistor 80600 and a constant voltage input from a signal line 80611 is held in a transistor 0605 .

データ書き込み期間では、信号線80611からビデオ信号(電圧)が入力される。この
とき、第1のスイッチ80601はオンのままであり、第2のスイッチ80602はオフ
し、第3のスイッチ80603がオフのままである。そして、駆動用トランジスタ806
00のゲートは浮遊状態(フローティング状態)となっているので、駆動用トランジスタ
80600のゲートの電位は、しきい値取得期間において信号線80611入力される一
定電圧と、データ書き込み期間において信号線80611入力されるビデオ信号との電位
差に応じて変化する。例えば、第1の容量素子80604の容量値<<第2の容量素子8
0605の容量値であれば、データ書き込み期間における駆動用トランジスタ80600
のゲートの電位は、しきい値取得期間における信号線80611の電位とデータ書込み期
間における信号線80611の電位と電位差(変化量)と、電源線80612の電位から
駆動用トランジスタ80600のしきい値電圧を引いた値との和とおおむね等しくなる。
つまり、駆動用トランジスタ80600のゲートの電位は、駆動用トランジスタ8060
0のしきい値電圧を補正した電位となる。
In the data writing period, a video signal (voltage) is input from the signal line 80611. At this time, the first switch 80601 remains on, the second switch 80602 is turned off, and the third switch 80603 remains off.
Since the gate of the driving transistor 80600 is in a floating state, the potential of the gate of the driving transistor 80600 changes according to the potential difference between a constant voltage input to the signal line 80611 during a threshold acquisition period and a video signal input to the signal line 80611 during a data write period. For example, the capacitance value of the first capacitor 80604<<the capacitance value of the second capacitor 80605.
If the capacitance value of 0605 is 0605, the driving transistor 80600 during the data writing period
The gate potential of the driving transistor 80600 is approximately equal to the sum of the potential difference (amount of change) between the potential of the signal line 80611 during the threshold acquisition period and the potential of the signal line 80611 during the data write period, and the value obtained by subtracting the threshold voltage of the driving transistor 80600 from the potential of the power supply line 80612.
That is, the potential of the gate of the driving transistor 80600 is
This is a potential obtained by correcting the threshold voltage of 0.

発光期間では、駆動用トランジスタ80600のゲートと電源線80612との電位差(
Vgs)に応じた電流が発光素子80620に流れる。このとき、第1のスイッチ806
01がオフし、第2のスイッチ80602がオフのままであり、第3のスイッチ8060
3がオンする。なお、発光素子80620に流れる電流は、駆動用トランジスタ8060
0のしきい値電圧によらず一定である。
During the light emission period, the potential difference between the gate of the driving transistor 80600 and the power supply line 80612 (
A current according to the first switch 806 flows through the light emitting element 80620.
01 is turned off, the second switch 80602 remains off, and the third switch 8060
The current flowing through the light emitting element 80620 is
It is constant regardless of the threshold voltage of 0.

なお、図100に示す画素構成は、これに限定されない。例えば、図100に示す画素に
新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい
。例えば、第2のスイッチ80602をPチャネル型トランジスタ又はNチャネル型のト
ランジスタで構成し、第3のスイッチ80603を第2のスイッチ80602とは別の極
性のトランジスタで構成し、第2のスイッチ80602及び第3のスイッチ80603を
同じ走査線で制御してもよい。
Note that the pixel configuration shown in Fig. 100 is not limited to this. For example, a switch, a resistor, a capacitor, a transistor, a logic circuit, or the like may be newly added to the pixel shown in Fig. 100. For example, the second switch 80602 may be configured with a P-channel transistor or an N-channel transistor, the third switch 80603 may be configured with a transistor having a polarity different from that of the second switch 80602, and the second switch 80602 and the third switch 80603 may be controlled by the same scan line.

電流入力型と呼ばれる画素の構成及び動作について説明する。電流入力正型の画素は、デ
ジタル階調駆動及びアナログ階調駆動に適用することができる。
The configuration and operation of a pixel called a current input type will be described below. A current input type pixel can be applied to digital gray scale driving and analog gray scale driving.

図101は、電流入力型と呼ばれる画素の構成の一例を示す図である。 Figure 101 shows an example of the configuration of a pixel called a current input type.

図101に示す画素は、駆動用トランジスタ80700、第1のスイッチ80701、第
2のスイッチ80702、第3のスイッチ80703、容量素子80704及び発光素子
80730を有している。駆動用トランジスタ80700のゲートは、第2のスイッチ8
0702と第1のスイッチ80701とを順に介して信号線80711に接続されている
。駆動用トランジスタ80700のゲートは、容量素子80704を介して電源線807
12に接続されている。駆動用トランジスタ80700の第1電極は、電源線80712
に接続されている。駆動用トランジスタ80700の第2電極は、第1のスイッチ807
01を介して電源線80712に接続されている。駆動用トランジスタ80700の第2
電極は、第3のスイッチ80703を介して発光素子80730の第1の電極に接続され
ている。発光素子80730の第2の電極は、共通電極80731に相当する。
The pixel shown in FIG. 101 includes a driving transistor 80700, a first switch 80701, a second switch 80702, a third switch 80703, a capacitor element 80704, and a light-emitting element 80730. The gate of the driving transistor 80700 is connected to the second switch 80701.
The gate of the driving transistor 80700 is connected to a power supply line 807 through a capacitor 80704.
The first electrode of the driving transistor 80700 is connected to the power supply line 80712.
The second electrode of the driving transistor 80700 is connected to the first switch 807
The second transistor 80700 is connected to a power supply line 80712 via a gate electrode 80711.
The electrode is connected to a first electrode of the light-emitting element 80730 via the third switch 80703. The second electrode of the light-emitting element 80730 corresponds to a common electrode 80731.

発光素子80730の第2の電極には低電源電位が設定されている。なお、低電源電位と
は、電源線80712に設定される高電源電位を基準にして低電源電位<高電源電位を満
たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。
この高電源電位と低電源電位との電位差を発光素子80730に印加して、発光素子80
730に電流を流して発光素子80730を発光させるため、高電源電位と低電源電位と
の電位差が発光素子80730の順方向しきい値電圧以上となるようにそれぞれの電位を
設定する。なお、容量素子80704は駆動用トランジスタ80700のゲート容量を代
用して省略することも可能である。駆動用トランジスタ80700のゲート容量について
は、ソース領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラ
ップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極と
の間で容量が形成されていてもよい。なお、第1のスイッチ80701、第2のスイッチ
80702、第3のスイッチ80703は、それぞれ第1の走査線80713、第2の走
査線80714、第3の走査線80734によってオンとオフが制御される。
A low power supply potential is set to the second electrode of the light-emitting element 80730. Note that the low power supply potential is a potential that satisfies the condition of low power supply potential<high power supply potential with respect to a high power supply potential set to the power supply line 80712, and the low power supply potential may be set to, for example, GND or 0 V.
The potential difference between the high power supply potential and the low power supply potential is applied to the light emitting element 80730,
In order to make the light emitting element 80730 emit light by passing a current through the gate electrode 80730, the potentials of the high power supply potential and the low power supply potential are set so that the potential difference between them is equal to or greater than the forward threshold voltage of the light emitting element 80730. Note that the capacitor 80704 can be omitted by substituting the gate capacitance of the driving transistor 80700. Regarding the gate capacitance of the driving transistor 80700, a capacitance may be formed in a region where the source region, the drain region, or the LDD region overlaps with the gate electrode, or a capacitance may be formed between the channel region and the gate electrode. Note that the first switch 80701, the second switch 80702, and the third switch 80703 are controlled to be turned on and off by the first scan line 80713, the second scan line 80714, and the third scan line 80734, respectively.

図101に示す画素の駆動方法について、動作期間をデータ書き込み期間、発光期間に分
割して説明する。
The method of driving the pixel shown in FIG. 101 will be described by dividing the operation period into a data writing period and a light emission period.

データ書き込み期間では、第1の走査線80713によって画素が選択される。つまり、
第1のスイッチ80701がオンし、信号線80711からビデオ信号として電流が入力
される。このとき、第2のスイッチ80702がオンし、第3のスイッチ80703がオ
フする。したがって、駆動用トランジスタ80700のゲートの電位は、ビデオ信号に応
じた電位となる。つまり、容量素子80704には、駆動用トランジスタ80700がビ
デオ信号と同じ電流を流すような駆動用トランジスタ80700のゲート電極とソース電
極との間の電圧が保持される。
In the data writing period, a pixel is selected by the first scanning line 80713. That is,
The first switch 80701 is turned on, and a current is input as a video signal from the signal line 80711. At this time, the second switch 80702 is turned on, and the third switch 80703 is turned off. Therefore, the potential of the gate of the driving transistor 80700 becomes a potential corresponding to the video signal. In other words, the capacitor 80704 holds a voltage between the gate electrode and source electrode of the driving transistor 80700 such that the driving transistor 80700 passes the same current as the video signal.

次に、発光期間では、第1のスイッチ80701及び第2のスイッチ80702がオフし
、第3のスイッチ80703がオンする。したがって、発光素子80730にはビデオ信
号と同じ値の電流が流れる。
Next, in the light emission period, the first switch 80701 and the second switch 80702 are turned off, and the third switch 80703 is turned on. Therefore, a current having the same value as that of a video signal flows through the light emitting element 80730.

なお、図101に示す画素構成は、これに限定されない。例えば、図101に示す画素に
新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい
。例えば、第1のスイッチ80701をPチャネル型トランジスタ又はNチャネル型トラ
ンジスタで構成し、第2のスイッチ80702を第1のスイッチ80701と同じ極性の
トランジスタで構成し、第1のスイッチ80701及び第2のスイッチ80702を同じ
走査線で制御してもよい。第2のスイッチ80702は駆動用トランジスタ80700の
ゲートと信号線80711との間に配置されていてもよい。
Note that the pixel configuration shown in Fig. 101 is not limited to this. For example, a switch, a resistor, a capacitor, a transistor, a logic circuit, or the like may be newly added to the pixel shown in Fig. 101. For example, the first switch 80701 may be configured with a P-channel transistor or an N-channel transistor, the second switch 80702 may be configured with a transistor having the same polarity as the first switch 80701, and the first switch 80701 and the second switch 80702 may be controlled by the same scan line. The second switch 80702 may be disposed between the gate of the driving transistor 80700 and the signal line 80711.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態13)
本実施形態においては、表示装置の画素構造について説明する。特に、有機EL素子を用
いた表示装置の画素構造について説明する。
(Embodiment 13)
In this embodiment, a pixel structure of a display device will be described, in particular, a pixel structure of a display device using an organic EL element will be described.

図102(A)は、1つの画素に2つのトランジスタを有する画素の上面図(レイアウト
図)の一例である。図102(B)は、図102(A)に示すX-X’の部分の断面図の
一例である。
Fig. 102A is an example of a top view (layout diagram) of a pixel having two transistors in one pixel, and Fig. 102B is an example of a cross-sectional view of a portion XX' shown in Fig. 102A.

図102(A)は、第1のトランジスタ60105、第1の配線60106、第2の配線
60107、第2のトランジスタ60108、第3の配線60111、対向電極6011
2、コンデンサ60113、画素電極60115、隔壁60116、有機導電体膜601
17、有機薄膜60118及び基板60119を示している。なお、第1のトランジスタ
60105はスイッチング用トランジスタとして、第1の配線60106はゲート信号線
として、第2の配線60107はソース信号線として、第2のトランジスタ60108は
駆動用トランジスタとして、第3の配線60111は電流供給線として、それぞれ用いら
れるのが好適である。
FIG. 102A shows a first transistor 60105, a first wiring 60106, a second wiring 60107, a second transistor 60108, a third wiring 60111, and a counter electrode 6011.
2, a capacitor 60113, a pixel electrode 60115, a partition wall 60116, and an organic conductive film 601
17, an organic thin film 60118, and a substrate 60119. Note that it is preferable that the first transistor 60105 is used as a switching transistor, the first wiring 60106 is used as a gate signal line, the second wiring 60107 is used as a source signal line, the second transistor 60108 is used as a driving transistor, and the third wiring 60111 is used as a current supply line.

第1のトランジスタ60105のゲート電極は、第1の配線60106と電気的に接続さ
れ、第1のトランジスタ60105のソース電極及びドレイン電極の一方は、第2の配線
60107と電気的に接続され、第1のトランジスタ60105のソース電極及びドレイ
ン電極の他方は、第2のトランジスタ60108のゲート電極及びコンデンサ60113
の一方の電極と電気的に接続されている。なお、第1のトランジスタ60105のゲート
電極は、複数のゲート電極によって構成されている。こうすることで、第1のトランジス
タ60105のオフ状態におけるリーク電流を低減することができる。
A gate electrode of the first transistor 60105 is electrically connected to a first wiring 60106, one of a source electrode and a drain electrode of the first transistor 60105 is electrically connected to a second wiring 60107, and the other of the source electrode and the drain electrode of the first transistor 60105 is electrically connected to a gate electrode of a second transistor 60108 and a capacitor 60113.
The first transistor 60105 is electrically connected to one electrode of the first transistor 60105. Note that the gate electrode of the first transistor 60105 is composed of a plurality of gate electrodes. This can reduce leakage current when the first transistor 60105 is in an off state.

第2のトランジスタ60108のソース電極及びドレイン電極の一方は、第3の配線60
111と電気的に接続され、第2のトランジスタ60108のソース電極及びドレイン電
極の他方は、画素電極60115と電気的に接続されている。こうすることで、画素電極
60115に流れる電流を、第2のトランジスタ60108によって制御することができ
る。
One of the source electrode and the drain electrode of the second transistor 60108 is connected to the third wiring 60
111, and the other of the source electrode and the drain electrode of the second transistor 60108 is electrically connected to the pixel electrode 60115. In this manner, the current flowing through the pixel electrode 60115 can be controlled by the second transistor 60108.

画素電極60115上には、有機導電体膜60117が設けられ、さらに有機薄膜601
18(有機化合物層)が設けられている。有機薄膜60118(有機化合物層)上には、
対向電極60112が設けられている。なお、対向電極60112は、全ての画素で共通
に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用い
てパターン形成されていてもよい。
An organic conductive film 60117 is provided on the pixel electrode 60115, and an organic thin film 601
On the organic thin film 60118 (organic compound layer),
An opposing electrode 60112 is provided. The opposing electrode 60112 may be formed in a solid form so as to be commonly connected to all pixels, or may be formed in a pattern using a shadow mask or the like.

有機薄膜60118(有機化合物層)から発せられた光は、画素電極60115又は対向
電極60112のうちいずれかを透過して発せられる。
Light emitted from the organic thin film 60118 (organic compound layer) is transmitted through either the pixel electrode 60115 or the counter electrode 60112 .

図102(B)において、画素電極側、すなわちトランジスタ等が形成されている側に光
が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
In FIG. 102B, when light is emitted toward the pixel electrode side, that is, the side where the transistors and the like are formed, it is called bottom emission, and when light is emitted toward the opposing electrode side, it is called top emission.

下面放射の場合、画素電極60115は透明導電膜によって形成されるのが好適である。
逆に、上面放射の場合、対向電極60112は透明導電膜によって形成されるのが好適で
ある。
In the case of bottom emission, the pixel electrode 60115 is preferably formed from a transparent conductive film.
Conversely, in the case of top emission, the counter electrode 60112 is preferably formed from a transparent conductive film.

カラー表示の発光装置においては、R,G,Bそれぞれの発光色を持つEL素子を塗り分
けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR,G,
Bの発光を得るようにしても良い。
In a light-emitting device for color display, EL elements having the respective luminescent colors of R, G, and B may be painted separately, or single-color EL elements may be painted in a solid form and R, G, and B may be separated by color filters.
It is also possible to obtain B light emission.

なお、図102に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素
子の電極の積層順等に関して、図102に示した構成以外にも、様々な構成をとることが
できる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結
晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。
Note that the configuration shown in Fig. 102 is merely one example, and various configurations can be used with respect to the pixel layout, cross-sectional configuration, stacking order of electrodes of the EL element, etc., other than the configuration shown in Fig. 102. Also, for the light-emitting layer, in addition to the element constituted by the illustrated organic thin film, various elements can be used, such as a crystalline element such as an LED, an element constituted by an inorganic thin film, etc.

図103(A)は、1つの画素に3つのトランジスタを有する画素の上面図(レイアウト
図)の一例である。図103(B)は、図103(A) に示すX-X’の部分の断面図
の一例である。
Fig. 103A is an example of a top view (layout diagram) of a pixel having three transistors in one pixel, and Fig. 103B is an example of a cross-sectional view of a portion XX' shown in Fig. 103A.

図103(A)は、基板60200、第1の配線60201、第2の配線60202、第
3の配線60203、第4の配線60204、第1のトランジスタ60205、第2のト
ランジスタ60206、第3のトランジスタ60207、画素電極60208、隔壁60
211、有機導電体膜60212、有機薄膜60213及び対向電極60214を示す。
なお、第1の配線60201はソース信号線として、第2の配線60202は書込用ゲー
ト信号線として、第3の配線60203は消去用ゲート信号線として、第4の配線602
04は電流供給線として、第1のトランジスタ60205はスイッチング用トランジスタ
として、第2のトランジスタ60206は消去用トランジスタとして、第3のトランジス
タ60207は駆動用トランジスタとして、それぞれ用いられるのが好適である。
FIG. 103A shows a substrate 60200, a first wiring 60201, a second wiring 60202, a third wiring 60203, a fourth wiring 60204, a first transistor 60205, a second transistor 60206, a third transistor 60207, a pixel electrode 60208, a partition wall 60209, and a semiconductor device 60300.
211, an organic conductive film 60212, an organic thin film 60213 and a counter electrode 60214 are shown.
The first wiring 60201 serves as a source signal line, the second wiring 60202 serves as a write gate signal line, the third wiring 60203 serves as an erase gate signal line, and the fourth wiring 602
It is preferable that 04 is used as a current supply line, the first transistor 60205 as a switching transistor, the second transistor 60206 as an erasing transistor, and the third transistor 60207 as a driving transistor.

第1のトランジスタ60205のゲート電極は、第2の配線60202と電気的に接続さ
れ、第1のトランジスタ60205のソース電極及びドレイン電極の一方は、第1の配線
60201と電気的に接続され、第1のトランジスタ60205のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60207のゲート電極と電気的に接続されている
。なお、第1のトランジスタ60205のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第1のトランジスタ60205のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the first transistor 60205 is electrically connected to the second wiring 60202, one of the source electrode and the drain electrode of the first transistor 60205 is electrically connected to the first wiring 60201, and the other of the source electrode and the drain electrode of the first transistor 60205 is electrically connected to the gate electrode of the third transistor 60207. Note that the gate electrode of the first transistor 60205 is composed of a plurality of gate electrodes. This can reduce leakage current when the first transistor 60205 is in an off state.

第2のトランジスタ60206のゲート電極は、第3の配線60203と電気的に接続さ
れ、第2のトランジスタ60206のソース電極及びドレイン電極の一方は、第4の配線
60204と電気的に接続され、第2のトランジスタ60206のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60207のゲート電極と電気的に接続されている
。なお、第2のトランジスタ60206のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第2のトランジスタ60206のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the second transistor 60206 is electrically connected to the third wiring 60203, one of the source electrode and the drain electrode of the second transistor 60206 is electrically connected to the fourth wiring 60204, and the other of the source electrode and the drain electrode of the second transistor 60206 is electrically connected to the gate electrode of the third transistor 60207. Note that the gate electrode of the second transistor 60206 is composed of a plurality of gate electrodes. This can reduce leakage current when the second transistor 60206 is in an off state.

第3のトランジスタ60207のソース電極及びドレイン電極の一方は、第4の配線60
204と電気的に接続され、第3のトランジスタ60207のソース電極及びドレイン電
極の他方は、画素電極60208と電気的に接続されている。こうすることで、画素電極
60208に流れる電流を、第3のトランジスタ60207によって制御することができ
る。
One of the source electrode and the drain electrode of the third transistor 60207 is connected to the fourth wiring 60
204, and the other of the source electrode and the drain electrode of the third transistor 60207 is electrically connected to the pixel electrode 60208. In this manner, the current flowing through the pixel electrode 60208 can be controlled by the third transistor 60207.

画素電極60208上には、有機導電体膜60212が設けられ、さらに有機薄膜602
13(有機化合物層)が設けられている。有機薄膜60213(有機化合物層)上には、
対向電極60214が設けられている。なお、対向電極60214は、全ての画素で共通
に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用い
てパターン形成されていてもよい。
An organic conductive film 60212 is provided on the pixel electrode 60208, and an organic thin film 602
On the organic thin film 60213 (organic compound layer),
An opposing electrode 60214 is provided. The opposing electrode 60214 may be formed in a solid form so as to be commonly connected to all pixels, or may be formed in a pattern using a shadow mask or the like.

有機薄膜60213(有機化合物層)から発せられた光は、画素電極60208もしくは
対向電極60214のうちいずれかを透過して発せられる。
Light emitted from the organic thin film 60213 (organic compound layer) is transmitted through either the pixel electrode 60208 or the counter electrode 60214 .

図103(B)において、画素電極側、すなわちトランジスタ等が形成されている側に光
が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
In FIG. 103B, when light is emitted toward the pixel electrode side, that is, the side where the transistors and the like are formed, it is called bottom emission, and when light is emitted toward the opposing electrode side, it is called top emission.

下面放射の場合、画素電極60208は透明導電膜によって形成されるのが好適である。
逆に、上面放射の場合、対向電極60214は透明導電膜によって形成されるのが好適で
ある。
In the case of bottom emission, the pixel electrode 60208 is preferably formed from a transparent conductive film.
Conversely, in the case of top emission, the counter electrode 60214 is preferably formed from a transparent conductive film.

カラー表示の発光装置においては、R,G,Bそれぞれの発光色を持つEL素子を塗り分
けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR,G,
Bの発光を得るようにしても良い。
In a light-emitting device for color display, EL elements having the respective luminescent colors of R, G, and B may be painted separately, or single-color EL elements may be painted in a solid form and R, G, and B may be separated by color filters.
It is also possible to obtain B light emission.

なお、図103に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素
子の電極の積層順等に関して、図103に示した構成以外にも、様々な構成をとることが
できる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結
晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。
Note that the configuration shown in Fig. 103 is merely one example, and various configurations can be used with respect to the pixel layout, cross-sectional configuration, stacking order of electrodes of the EL element, etc., other than the configuration shown in Fig. 103. Also, for the light-emitting layer, in addition to the element constituted by the illustrated organic thin film, various elements can be used, such as a crystalline element such as an LED, an element constituted by an inorganic thin film, etc.

図104(A)は、1つの画素に4つのトランジスタを有する画素の上面図(レイアウト
図)の一例である。図104(B)は、図104(A) に示すX-X’の部分の断面図
の一例である。
Fig. 104A is an example of a top view (layout diagram) of a pixel having four transistors in one pixel, and Fig. 104B is an example of a cross-sectional view of a portion XX' shown in Fig. 104A.

図104(A)は、基板60300、第1の配線60301、第2の配線60302、第
3の配線60303、第4の配線60304、第1のトランジスタ60305、第2のト
ランジスタ60306、第3のトランジスタ60307、第4のトランジスタ60308
、画素電極60309、第5の配線60311、第6の配線60312、隔壁60321
、有機導電体膜60322、有機薄膜60323及び対向電極60324を示している。
なお、第1の配線60301はソース信号線として、第2の配線60302は書込用ゲー
ト信号線として、第3の配線60303は消去用ゲート信号線として、第4の配線603
04は逆方向バイアス用信号線として、第1のトランジスタ60305はスイッチング用
トランジスタとして、第2のトランジスタ60306は消去用トランジスタとして、第3
のトランジスタ60307は駆動用トランジスタとして、第4のトランジスタ60308
は逆方向バイアス用トランジスタとして、第5の配線60311は電流供給線として、第
6の配線60312は逆方向バイアス用電源線として、それぞれ用いられるのが好適であ
る。
FIG. 104A illustrates a substrate 60300, a first wiring 60301, a second wiring 60302, a third wiring 60303, a fourth wiring 60304, a first transistor 60305, a second transistor 60306, a third transistor 60307, and a fourth transistor 60308.
, pixel electrode 60309, fifth wiring 60311, sixth wiring 60312, partition wall 60321
, an organic conductive film 60322, an organic thin film 60323, and a counter electrode 60324 are shown.
The first wiring 60301 is used as a source signal line, the second wiring 60302 is used as a write gate signal line, the third wiring 60303 is used as an erase gate signal line, and the fourth wiring 60304 is used as a write gate signal line.
04 is a reverse bias signal line, the first transistor 60305 is a switching transistor, the second transistor 60306 is an erasing transistor, and the third transistor 60307 is a
The transistor 60307 is a driving transistor, and the fourth transistor 60308
is preferably used as a reverse bias transistor, the fifth wiring 60311 as a current supply line, and the sixth wiring 60312 as a reverse bias power supply line.

第1のトランジスタ60305のゲート電極は、第2の配線60302と電気的に接続さ
れ、第1のトランジスタ60305のソース電極及びドレイン電極の一方は、第1の配線
60301と電気的に接続され、第1のトランジスタ60305のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60307のゲート電極と電気的に接続されている
。なお、第1のトランジスタ60305のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第1のトランジスタ60305のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the first transistor 60305 is electrically connected to the second wiring 60302, one of the source electrode and the drain electrode of the first transistor 60305 is electrically connected to the first wiring 60301, and the other of the source electrode and the drain electrode of the first transistor 60305 is electrically connected to the gate electrode of the third transistor 60307. Note that the gate electrode of the first transistor 60305 is composed of a plurality of gate electrodes. This can reduce leakage current when the first transistor 60305 is in an off state.

第2のトランジスタ60306のゲート電極は、第3の配線60303と電気的に接続さ
れ、第2のトランジスタ60306のソース電極及びドレイン電極の一方は、第5の配線
60311と電気的に接続され、第2のトランジスタ60306のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60307のゲート電極と電気的に接続されている
。なお、第2のトランジスタ60306のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第2のトランジスタ60306のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the second transistor 60306 is electrically connected to the third wiring 60303, one of the source electrode and the drain electrode of the second transistor 60306 is electrically connected to the fifth wiring 60311, and the other of the source electrode and the drain electrode of the second transistor 60306 is electrically connected to the gate electrode of the third transistor 60307. Note that the gate electrode of the second transistor 60306 is composed of a plurality of gate electrodes. This can reduce leakage current when the second transistor 60306 is in an off state.

第3のトランジスタ60307のソース電極及びドレイン電極の一方は、第5の配線60
311と電気的に接続され、第3のトランジスタ60307のソース電極及びドレイン電
極の他方は、画素電極60309と電気的に接続されている。こうすることで、画素電極
60309に流れる電流を、第3のトランジスタ60307によって制御することができ
る。
One of the source electrode and the drain electrode of the third transistor 60307 is connected to the fifth wiring 60
311, and the other of the source electrode and the drain electrode of the third transistor 60307 is electrically connected to the pixel electrode 60309. In this manner, the current flowing through the pixel electrode 60309 can be controlled by the third transistor 60307.

第4のトランジスタ60308のゲート電極は、第4の配線60304と電気的に接続さ
れ、第4のトランジスタ60308のソース電極及びドレイン電極の一方は、第6の配線
60312と電気的に接続され、第4のトランジスタ60308のソース電極及びドレイ
ン電極の他方は、画素電極60309と電気的に接続されている。こうすることで、画素
電極60309の電位を、第4のトランジスタ60308によって制御することができる
ので、有機導電体膜60322及び有機薄膜60323に、逆方向のバイアスを印加する
ことができる。有機導電体膜60322及び有機薄膜60323などで構成される発光素
子に逆方向のバイアスを印加することによって、発光素子の信頼性を大きく向上させるこ
とができる。
A gate electrode of the fourth transistor 60308 is electrically connected to the fourth wiring 60304, one of a source electrode and a drain electrode of the fourth transistor 60308 is electrically connected to the sixth wiring 60312, and the other of the source electrode and the drain electrode of the fourth transistor 60308 is electrically connected to the pixel electrode 60309. In this manner, the potential of the pixel electrode 60309 can be controlled by the fourth transistor 60308, so that a reverse bias can be applied to the organic conductor film 60322 and the organic thin film 60323. By applying a reverse bias to a light-emitting element constituted by the organic conductor film 60322, the organic thin film 60323, etc., the reliability of the light-emitting element can be greatly improved.

画素電極60309上には、有機導電体膜60322が設けられ、さらに有機薄膜603
23(有機化合物層)が設けられている。有機薄膜60323(有機化合物層)上には、
対向電極60324が設けられている。なお、対向電極60324は、全ての画素で共通
に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用い
てパターン形成されていてもよい。
An organic conductive film 60322 is provided on the pixel electrode 60309, and an organic thin film 603
On the organic thin film 60323 (organic compound layer),
An opposing electrode 60324 is provided. The opposing electrode 60324 may be formed in a solid form so as to be commonly connected to all pixels, or may be formed in a pattern using a shadow mask or the like.

有機薄膜60323(有機化合物層)から発せられた光は、画素電極60309もしくは
対向電極60324のうちいずれかを透過して発せられる。
Light emitted from the organic thin film 60323 (organic compound layer) is transmitted through either the pixel electrode 60309 or the counter electrode 60324 .

図104(B)において、画素電極側、すなわちトランジスタ等が形成されている側に光
が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
In FIG. 104B, when light is emitted toward the pixel electrode side, that is, the side where the transistors and the like are formed, it is called bottom emission, and when light is emitted toward the opposing electrode side, it is called top emission.

下面放射の場合、画素電極60309は透明導電膜によって形成されるのが好適である。
逆に、上面放射の場合、対向電極60324は透明導電膜によって形成されるのが好適で
ある。
In the case of bottom emission, the pixel electrode 60309 is preferably formed from a transparent conductive film.
Conversely, in the case of top emission, the counter electrode 60324 is preferably formed from a transparent conductive film.

カラー表示の発光装置においては、R,G,Bそれぞれの発光色を持つEL素子を塗り分
けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR,G,
Bの発光を得るようにしても良い。
In a light-emitting device for color display, EL elements having the respective luminescent colors of R, G, and B may be painted separately, or single-color EL elements may be painted in a solid form and R, G, and B may be separated by color filters.
It is also possible to obtain B light emission.

なお、図104に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素
子の電極の積層順等に関して、図104に示した構成以外にも、様々な構成をとることが
できる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結
晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。
Note that the configuration shown in Fig. 104 is merely one example, and various configurations can be used with respect to the pixel layout, cross-sectional configuration, stacking order of electrodes of the EL element, etc., other than the configuration shown in Fig. 104. Also, for the light-emitting layer, in addition to the element constituted by the illustrated organic thin film, various elements can be used, such as a crystalline element such as an LED, an element constituted by an inorganic thin film, etc.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態14)
本実施の形態においては、EL素子の構造について説明する。特に、有機EL素子の構造
について説明する。
(Embodiment 14)
In this embodiment, the structure of an EL element will be described, and in particular, the structure of an organic EL element will be described.

混合接合型のEL素子の構成について説明する。その一例として、正孔注入材料からなる
正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料
からなる電子輸送層、電子注入材料からなる電子注入層等が、明確に区別されるような積
層構造ではなく、正孔注入材料、正孔輸送材料、発光材料、電子輸送材料、電子注入材料
等の材料のうち、複数の材料が混合された層(混合層)を有する構成(以下、混合接合型
のEL素子と表記する)について説明する。
The structure of a mixed junction EL element will be described. As an example, a structure (hereinafter referred to as a mixed junction EL element) having a layer (mixed layer) in which a plurality of materials such as a hole injection material, a hole transport material, a light emitting material, an electron transport material, and an electron injection material are mixed, instead of a laminate structure in which a hole injection layer made of a hole injection material, a hole transport layer made of a hole transport material, a light emitting material, an electron transport layer made of an electron transport material, and an electron injection layer made of an electron injection material are clearly distinguished from each other, will be described.

図105(A)、(B)、(C)及び(D)は、混合接合型のEL素子の構造を示す模式
図である。なお、陽極190101と陰極190102の間に挟まれた層が、EL層に相
当する。
105(A), (B), (C) and (D) are schematic diagrams showing the structure of a mixed junction EL element. Note that the layer sandwiched between an anode 190101 and a cathode 190102 corresponds to the EL layer.

図105(A)に、EL層が正孔輸送材料からなる正孔輸送領域190103と、電子輸
送材料からなる電子輸送領域190104とを含み、正孔輸送領域190103は電子輸
送領域190104よりも陽極側に位置し、且つ、正孔輸送領域190103と、電子輸
送領域190104の間に、正孔輸送材料及び電子輸送材料の両方を含む混合領域190
105が設けられた構成を示す。
FIG. 105(A) shows an EL layer including a hole transport region 190103 made of a hole transport material and an electron transport region 190104 made of an electron transport material, the hole transport region 190103 being located closer to the anode than the electron transport region 190104, and a mixed region 190104 containing both the hole transport material and the electron transport material being located between the hole transport region 190103 and the electron transport region 190104.
105 is provided.

なお、陽極190101から陰極190102の方向に、混合領域190105内の正孔
輸送材料の濃度が減少し、混合領域190105内の電子輸送材料の濃度が増加すること
を特徴とする。
It is noted that in the direction from the anode 190101 to the cathode 190102, the concentration of the hole transport material in the mixed region 190105 decreases and the concentration of the electron transport material in the mixed region 190105 increases.

なお、濃度勾配の設定の仕方は、自由に設定することが可能である。例えば、正孔輸送材
料のみからなる正孔輸送領域190103が存在せず、正孔輸送材料及び電子輸送材料の
両方を含む混合領域190105内部で各機能材料の濃度の割合が変化する(濃度勾配を
有する)構成であってもよい。あるいは、正孔輸送材料のみからなる正孔輸送領域190
103及び電子輸送材料のみからなる電子輸送領域190104が存在せず、正孔輸送材
料及び電子輸送材料の両方を含む混合領域190105内部で各機能材料の濃度の割合が
変化する(濃度勾配を有する)構成であってもよい。あるいは、濃度の割合は、陽極又は
陰極からの距離に依存して変化する構成であってもよい。なお、濃度の割合の変化は連続
的であってもよい。
The method of setting the concentration gradient can be freely set. For example, the hole transport region 190103 made of only the hole transport material may not exist, and the concentration ratio of each functional material may change (having a concentration gradient) inside the mixed region 190105 containing both the hole transport material and the electron transport material. Alternatively, the hole transport region 190103 made of only the hole transport material may be configured to have a concentration gradient.
Alternatively, the concentration ratio of each functional material may be changed (having a concentration gradient) within the mixed region 190105 containing both the hole transport material and the electron transport material, without the hole transport material 103 and the electron transport region 190104 consisting only of the electron transport material. Alternatively, the concentration ratio may be changed depending on the distance from the anode or cathode. The change in the concentration ratio may be continuous.

混合領域190105内に、発光材料が添加された領域190106を有する。発光材料
によって、EL素子の発光色を制御することができる。発光材料によって、キャリアをト
ラップすることができる。発光材料としては、キノリン骨格を含む金属錯体、ベンゾオキ
サドール骨格を含む金属錯体、ベンゾチアゾ-ル骨格を含む金属錯体等の他、各種蛍光色
素を用いることができる。これらの発光材料を添加することによって、EL素子の発光色
を制御することができる。
The mixed region 190105 has a region 190106 to which a light-emitting material is added. The light-emitting color of the EL element can be controlled by the light-emitting material. The light-emitting material can trap carriers. As the light-emitting material, metal complexes containing a quinoline skeleton, metal complexes containing a benzoxazole skeleton, metal complexes containing a benzothiazole skeleton, and various fluorescent dyes can be used. By adding these light-emitting materials, the light-emitting color of the EL element can be controlled.

陽極190101としては、効率よく正孔を注入するため、仕事関数の大きな電極材料を
用いることが好ましい。例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化イ
ンジウム(IZO)、ZnO、SnO又はIn等の透明電極を用いることができ
る。あるいは、透光性を有する必要が無いならば、陽極190101は、不透明の金属材
料でもよい。
For the anode 190101, an electrode material with a large work function is preferably used in order to efficiently inject holes. For example, a transparent electrode such as tin-doped indium oxide (ITO), zinc-doped indium oxide (IZO), ZnO, SnO2 , or In2O3 can be used. Alternatively, if there is no need for light transmission, the anode 190101 may be an opaque metal material.

正孔輸送材料としては、芳香族アミン系の化合物等を用いることができる。 Aromatic amine compounds and the like can be used as hole transport materials.

電子輸送材料としては、キノリン誘導体、8-キノリノール又はその誘導体を配位子とす
る金属錯体(特に、トリス(8-キノリノライト)アルミニウム(Alq))等を用い
ることができる。
As the electron transport material, a metal complex having a quinoline derivative, 8-quinolinol or a derivative thereof as a ligand (particularly, tris(8-quinolinolite)aluminum (Alq 3 )), or the like can be used.

陰極190102としては、効率よく電子を注入するため、仕事関数の小さな電極材料を
用いることが好ましい。アルミニウム、インジウム、マグネシウム、銀、カルシウム、バ
リウム、リチウム等の金属を単体で用いることができる。あるいは、これらの金属の合金
であっても良いし、これらの金属と他の金属との合金であっても良い。
For the cathode 190102, an electrode material having a small work function is preferably used in order to efficiently inject electrons. Metals such as aluminum, indium, magnesium, silver, calcium, barium, and lithium can be used alone. Alternatively, alloys of these metals or alloys of these metals with other metals may be used.

図105(A)とは異なる構成のEL素子の模式図を図105(B)に示す。なお、図1
05(A)と同じ部分は同じ符号を用いて示し、説明は省略する。
A schematic diagram of an EL element having a different structure from that shown in FIG.
The same parts as those in 05(A) are designated by the same reference numerals, and the explanation thereof will be omitted.

図105(B)では、発光材料が添加された領域を有さない。しかし、電子輸送領域19
0104に添加する材料として、電子輸送性及び発光性の両方を有する材料(電子輸送発
光材料)、例えば、トリス(8-キノリノライト)アルミニウム(Alq)を用いる構
成とし、発光を行うことができる。
In FIG. 105B, there is no region doped with light-emitting material. However, the electron transport region 19
As a material to be added to the layer 0104, a material having both electron transporting and luminescent properties (electron transporting luminescent material), for example, tris(8-quinolinolite)aluminum (Alq 3 ) is used, which can emit light.

あるいは、正孔輸送領域190103に添加する材料として、正孔輸送性及び発光性の両
方を有する材料(正孔輸送発光材料)を用いてもよい。
Alternatively, a material having both hole transport properties and light emitting properties (hole transport light emitting material) may be used as the material to be added to the hole transport region 190103.

図105(A)及び図105(B)とは異なる構成のEL素子の模式図を図105(C)
に示す。なお、図105(A)及び図105(B)と同じ部分は同じ符号を用いて示し、
説明は省略する。
FIG. 105(C) is a schematic diagram of an EL element having a different structure from those in FIG. 105(A) and FIG. 105(B).
The same parts as those in FIG. 105(A) and FIG. 105(B) are denoted by the same reference numerals.
The explanation will be omitted.

図105(C)において、正孔輸送材料に比べて最高被占分子軌道と最低被占分子軌道と
のエネルギー差が大きい正孔ブロッキング性材料が、混合領域190105内に添加され
た領域190107を有する。正孔ブロッキング性材料が添加された領域190107を
、混合領域190105内の発光材料が添加された領域190106より陰極19010
2側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができ
る。上記、正孔ブロッキング性材料が添加された領域190107を設ける構成は、特に
、三重光励起子のよる発光(燐光)を利用するEL素子において有効である。
105C, a region 190107 is formed in the mixed region 190105 to which a hole blocking material having a larger energy difference between the highest occupied molecular orbital and the lowest occupied molecular orbital than that of the hole transporting material is added. The region 190107 to which the hole blocking material is added is located closer to the cathode 19010 than the region 190106 to which the light emitting material is added in the mixed region 190105.
By disposing the region 190107 on the second side, the recombination rate of carriers can be increased, and the light emission efficiency can be increased. The above-mentioned configuration in which the region 190107 to which the hole blocking material is added is particularly effective in an EL element that utilizes light emission (phosphorescence) due to triple photoexcitons.

図105(A)、図105(B)及び図105(C)とは異なる構成のEL素子の模式図
を図105(D)に示す。なお、図105(A)、図105(B)及び図105(C)と
同じ部分は同じ符号を用いて示し、説明は省略する。
Fig. 105(D) shows a schematic diagram of an EL element having a different structure from those shown in Fig. 105(A), Fig. 105(B) and Fig. 105(C). Note that the same parts as those shown in Fig. 105(A), Fig. 105(B) and Fig. 105(C) are designated by the same reference numerals, and the description thereof will be omitted.

図105(D)において、電子輸送材料に比べて最高被占分子軌道と最低被占分子軌道と
のエネルギー差が大きい電子ブロッキング性材料が、混合領域190105内に添加され
た領域190108を有する。電子ブロッキング性材料が添加された領域190108を
、混合領域190105内の発光材料が添加された領域190106より陽極19010
1側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができ
る。上記、電子ブロッキング性材料が添加された領域190108を設ける構成は、特に
、三重光励起子のよる発光(燐光)を利用するEL素子において有効である。
105D, a region 190108 is formed in the mixed region 190105 to which an electron blocking material having a larger energy difference between the highest occupied molecular orbital and the lowest occupied molecular orbital than that of the electron transport material is added. The region 190108 to which the electron blocking material is added is closer to the anode 19010 than the region 190106 to which the light emitting material is added in the mixed region 190105.
By disposing the region 190108 on the first side, the recombination rate of carriers can be increased, and the light emission efficiency can be increased. The above-mentioned configuration in which the region 190108 to which the electron blocking material is added is particularly effective in an EL element that utilizes light emission (phosphorescence) due to triple photoexcitons.

図105(E)は、図105(A)、図105(B)、図105(C)及び図105(D
)とは異なる混合接合型のEL素子の構成を示す模式図である。図105(E)では、E
L素子の電極に接するEL層の部分に、金属材料を添加した領域190109を有する構
成の例を示す。図105(E)において、図105(A)~図105(D)と同じ部分は
同じ符号を用いて示し説明は省略する。図105(E)に示す構成は、たとえば、陰極1
90102としてMgAg(Mg―Ag合金)を用い、電子輸送材料が添加された電子輸
送領域190104の、陰極190102に接する領域にAl(アルミニウム)合金を添
加した領域190109を有する構成であってもよい。上記構成によって、陰極の酸化を
防止し、且つ、陰極からの電子の注入効率を高めることができる。こうして、混合接合型
のEL素子では、その寿命を長くすることができる。駆動電圧も低くすることができる。
FIG. 105(E) is a cross-sectional view of FIG. 105(A), FIG. 105(B), FIG. 105(C) and FIG. 105(D).
FIG. 105(E) is a schematic diagram showing the configuration of a mixed junction EL element different from that shown in FIG.
105(E) shows an example of a configuration in which a region 190109 to which a metal material is added is provided in the portion of the EL layer that contacts the electrode of the L element. In FIG. 105(E), the same parts as those in FIG. 105(A) to FIG. 105(D) are indicated by the same reference numerals and the description thereof is omitted. The configuration shown in FIG. 105(E) has, for example, a cathode 1
The cathode 190102 may be made of MgAg (Mg-Ag alloy), and the electron transport region 190104 to which an electron transport material is added may have a region 190109 to which an Al (aluminum) alloy is added in a region in contact with the cathode 190102. With the above-mentioned configuration, oxidation of the cathode can be prevented, and the efficiency of electron injection from the cathode can be increased. Thus, the life of the mixed junction type EL element can be extended. The driving voltage can also be reduced.

上記混合接合型のEL素子を作製する手法としては、共蒸着法等を用いることができる。 The above-mentioned mixed junction EL element can be fabricated by a co-evaporation method or the like.

図105(A)~図105(E)に示したような混合接合型のEL素子では、明確な層の
界面が存在せず、電荷の蓄積を低減することができる。こうして、その寿命を長くするこ
とができる。駆動電圧も低くすることができる。
In the mixed junction EL element as shown in Figure 105(A) to Figure 105(E), there is no clear layer interface, so that the charge accumulation can be reduced, the lifetime can be extended, and the driving voltage can be reduced.

なお、図105(A)~図105(E)に示した構成は、自由に組み合わせて実施するこ
とが可能である。
It should be noted that the configurations shown in FIGS. 105(A) to 105(E) can be freely combined and implemented.

なお、混合接合型のEL素子の構成は、これに限定されない。公知の構成を自由に用いる
ことができる。
The structure of the mixed junction EL element is not limited to this, and any known structure can be freely used.

なお、EL素子のEL層を構成する有機材料としては、低分子材料でも高分子材料でもよ
い。あるいは、これらの材料を両方用いてもよい。有機化合物材料として低分子材料を用
いる場合は、蒸着法によって成膜することができる。一方、EL層として高分子材料を用
いる場合では、高分子材料を溶媒に溶かし、スピン塗布法又はインクジェット方式で成膜
することができる。
The organic material constituting the EL layer of the EL element may be a low molecular weight material or a high molecular weight material. Alternatively, both of these materials may be used. When a low molecular weight material is used as the organic compound material, the film can be formed by a deposition method. On the other hand, when a high molecular weight material is used as the EL layer, the high molecular weight material is dissolved in a solvent and the film can be formed by a spin coating method or an inkjet method.

EL層は、中分子材料によって構成されていても良い。本明細書中において、中分子系有
機発光材料とは、昇華性を有さず、かつ、重合度が20程度以下の有機発光材料を示すも
のとする。EL層として中分子材料を用いる場合では、インクジェット方式等で成膜する
ことができる。
The EL layer may be made of a medium molecular weight material. In this specification, a medium molecular weight organic light emitting material refers to an organic light emitting material that does not have sublimation properties and has a degree of polymerization of about 20 or less. When a medium molecular weight material is used as the EL layer, the film can be formed by an inkjet method or the like.

なお、低分子材料と、高分子材料と、中分子材料とを組み合わせて用いても良い。 In addition, low molecular weight materials, high molecular weight materials, and medium molecular weight materials may be used in combination.

EL素子は、一重項励起子からの発光(蛍光)を利用するものでも、三重項励起子からの
発光(燐光)を利用するものでも、どちらでも良い。
The EL element may be either one that utilizes light emission from singlet excitons (fluorescence) or one that utilizes light emission from triplet excitons (phosphorescence).

次に、表示装置を製造するための蒸着装置について、図面を参照して説明する。 Next, we will explain the deposition apparatus for manufacturing display devices with reference to the drawings.

表示装置は、EL層を形成して製造されてもよい。EL層は、エレクトロルミネセンスを
発現する材料を少なくとも一部に含んで形成される。EL層は機能の異なる複数の層で構
成されても良い。その場合、EL層は、正孔注入輸送層、発光層、電子注入輸送層などと
も呼ばれる機能の異なる層が組み合わさって構成されていてもよい。
The display device may be manufactured by forming an EL layer. The EL layer is formed by at least partially containing a material that exhibits electroluminescence. The EL layer may be composed of a plurality of layers with different functions. In this case, the EL layer may be composed of a combination of layers with different functions, which are also called hole injection transport layer, light emitting layer, electron injection transport layer, etc.

トランジスタが形成された素子基板に、EL層を形成するための蒸着装置の構成を図10
6に示す。この蒸着装置は、搬送室190260、190261に複数の処理室を連結し
ている。処理室には、基板を供給するロード室190262、基板を回収するアンロード
室190263、その他、加熱処理室190268、プラズマ処理室190272、EL
材料を蒸着する成膜処理室190269~190275、EL素子の一方の電極として、
アルミニウム若しくはアルミニウムを主成分とする導電膜を形成する成膜処理室1902
76を含んでいる。搬送室と各処理室の間にはゲートバルブ190277a~19027
7mが設けられていて、各処理室の圧力は独立して制御可能とされており、処理室間の相
互汚染を防いでいる。
FIG. 10 shows the configuration of a deposition apparatus for forming an EL layer on an element substrate on which a transistor is formed.
6. This deposition apparatus has multiple processing chambers connected to transfer chambers 190260 and 190261. The processing chambers include a load chamber 190262 for supplying substrates, an unload chamber 190263 for recovering substrates, a heat treatment chamber 190268, a plasma treatment chamber 190272, an EL
Film forming chambers 190269 to 190275 for depositing materials, as one electrode of the EL element,
A film forming processing chamber 1902 for forming an aluminum or aluminum-based conductive film
76. Gate valves 190277a to 190277a are provided between the transfer chamber and each processing chamber.
The pressure in each processing chamber can be controlled independently, preventing cross-contamination between the processing chambers.

ロード室190262から搬送室190260に導入された基板は、回転自在に設けられ
たアーム方式の搬送手段190266により、所定の処理室へ搬入される。基板は搬送手
段190266により、ある処理室から他の処理室へ搬送される。搬送室190260と
搬送室190261とは成膜処理室190270で連結され、ここで搬送手段19026
6と搬送手段190267により基板の受け渡しが行う。
The substrate introduced from the load chamber 190262 into the transfer chamber 190260 is carried into a predetermined processing chamber by a rotatable arm-type transfer means 190266. The substrate is transferred from one processing chamber to another processing chamber by the transfer means 190266. The transfer chamber 190260 and the transfer chamber 190261 are connected by a film forming processing chamber 190270, where the transfer means 19026
The substrate is transferred between the substrate holder 190267 and the substrate transfer means 190267.

搬送室190260及び搬送室190261に連結する各処理室は減圧状態に保持されて
いる。従って、この蒸着装置では、基板は大気に触れることなく連続してEL層の成膜処
理が行われる。EL層の成膜処理が終わった表示パネルは、水蒸気などにより劣化する場
合があるので、この蒸着装置では、品質を保持するために大気に触れさせる前に封止処理
を行うための封止処理室190265が搬送室190261に連結されている。封止処理
室190265は大気圧若しくはそれに近い減圧下におかれているので、搬送室1902
61と封止処理室190265の間にも中間処理室190264が備えられている。中間
処理室190264は基板の受け渡しと、室間の圧力を緩衝するために設けられている。
Each processing chamber connected to the transfer chamber 190260 and the transfer chamber 190261 is maintained in a reduced pressure state. Therefore, in this deposition apparatus, the EL layer deposition process is performed continuously on the substrate without exposing it to the atmosphere. Since the display panel after the EL layer deposition process may deteriorate due to water vapor, etc., in this deposition apparatus, a sealing process chamber 190265 is connected to the transfer chamber 190261 to perform a sealing process before exposing it to the atmosphere in order to maintain quality. Since the sealing process chamber 190265 is maintained at atmospheric pressure or a reduced pressure close to it, the transfer chamber 1902
An intermediate processing chamber 190264 is also provided between the chamber 61 and the sealing processing chamber 190265. The intermediate processing chamber 190264 is provided for transferring the substrate and for buffering the pressure between the chambers.

ロード室、アンロード室、搬送室及び成膜処理室には室内を減圧に保持するための排気手
段が備えられている。排気手段としては、ドライポンプ、ターボ分子ポンプ、拡散ポンプ
など各種の真空ポンプを用いることができる。
The load chamber, unload chamber, transfer chamber and film forming chamber are provided with exhaust means for maintaining the interior of the chamber at a reduced pressure. As the exhaust means, various types of vacuum pumps such as a dry pump, a turbo molecular pump and a diffusion pump can be used.

図106の蒸着装置において、搬送室190260及び搬送室190261に連結される
処理室の数及びその構成は、EL素子の積層構造に応じて適宜組み合わせることができる
。以下に、その組み合わせの一例を示す。
106, the number and configuration of the processing chambers connected to the transfer chamber 190260 and the transfer chamber 190261 can be appropriately combined according to the laminated structure of the EL element. An example of such a combination is shown below.

加熱処理室190268は、最初に下部電極又は絶縁隔壁等が形成された基板を加熱して
脱ガス処理を行う。プラズマ処理室190272は、下地電極表面を希ガス又は酸素プラ
ズマ処理を行う。このプラズマ処理は、表面を清浄化、表面状態の安定化、表面の物理的
若しくは化学的状態(例えば、仕事関数など)を安定化させるために行う。
The heating treatment chamber 190268 first heats the substrate on which the lower electrode or the insulating partition wall is formed to perform degassing treatment. The plasma treatment chamber 190272 performs rare gas or oxygen plasma treatment on the surface of the base electrode. This plasma treatment is performed to clean the surface, stabilize the surface state, and stabilize the physical or chemical state of the surface (e.g., work function, etc.).

成膜処理室190269は、EL素子の一方の電極と接触する電極バッファ層を形成する
処理室である。電極バッファ層はキャリア注入性(正孔注入若しくは電子注入)があり、
EL素子の短絡又は暗点欠陥の発生を抑制する層である。代表的には、電極バッファ層は
、有機無機混合材料であって、抵抗率が5×10~1×10Ωcmであり、30~3
00nmの厚さに形成される。なお、成膜室190271は正孔輸送層を成膜する処理室
である。
The film forming treatment chamber 190269 is a treatment chamber for forming an electrode buffer layer that contacts one electrode of the EL element. The electrode buffer layer has a carrier injection property (hole injection or electron injection).
The electrode buffer layer is a layer that suppresses the occurrence of short circuits or dark spot defects in the EL element. Typically, the electrode buffer layer is made of an organic/inorganic mixed material, has a resistivity of 5×10 4 to 1×10 6 Ωcm, and has a resistivity of 30 to 300 Ωcm.
The film is formed to a thickness of 100 nm. The film formation chamber 190271 is a treatment chamber for forming a hole transport layer.

EL素子における発光層は、単色発光をする場合と白色発光をする場合とで、その構成が
異なる。蒸着装置において成膜処理室もそれに応じて配置することが好ましい。例えば、
表示パネルに発光色が異なる三種類のEL素子を形成する場合には、各発光色に対応した
発光層を成膜する必要がある。この場合、成膜処理室190270を第1の発光層の成膜
用として、成膜処理室190273を第2の発光層の成膜用として、成膜処理室1902
74を第3の発光層の成膜用として用いることができる。発光層ごとに成膜処理室を分け
ることで、異なる発光材料による相互汚染を防止することが出来、成膜処理のスループッ
トを向上させることが出来る。
The light-emitting layer in an EL element has a different structure depending on whether it emits a single color or white light. It is preferable to arrange the film-forming chamber in the deposition apparatus accordingly. For example,
When forming three types of EL elements with different luminescent colors on a display panel, it is necessary to form a luminescent layer corresponding to each luminescent color. In this case, the film formation treatment chamber 190270 is used for forming a first luminescent layer, the film formation treatment chamber 190273 is used for forming a second luminescent layer, and the film formation treatment chamber 1902
The third light-emitting layer may be formed in the chamber 74. By separating the film-forming process chambers for each light-emitting layer, cross contamination due to different light-emitting materials can be prevented, and the throughput of the film-forming process can be improved.

なお、成膜処理室190270、成膜処理室190273、成膜処理室190274のそ
れそれで、発光色が異なる三種類のEL材料を順次蒸着しても良い。この場合、シャドー
マスクを使い、蒸着する領域に応じて当該マスクをずらして蒸着を行うことになる。
Alternatively, three types of EL materials with different emission colors may be sequentially deposited in the deposition treatment chambers 190270, 190273, and 190274. In this case, a shadow mask is used and deposition is performed by shifting the mask according to the region to be deposited.

白色発光するEL素子を形成する場合には、異なる発光色の発光層を縦積みにして形成す
る。その場合にも、素子基板が成膜処理室を順次移動して、発光層ごとに成膜することが
できる。あるいは、同じ成膜処理室で異なる発光層を連続して成膜することもできる。
When forming an EL element that emits white light, light-emitting layers of different colors are stacked vertically. In this case, too, the element substrate can be moved sequentially through the deposition chambers to deposit each light-emitting layer. Alternatively, different light-emitting layers can be deposited consecutively in the same deposition chamber.

成膜処理室190276では、EL層の上に電極を成膜する。電極の形成は、電子ビーム
蒸着法又はスパッタリング法を適用することもできるが、好ましくは抵抗加熱蒸着法を用
いることが好ましい。
An electrode is formed on the EL layer in the film formation treatment chamber 190276. The electrode can be formed by electron beam evaporation or sputtering, but it is preferable to use resistance heating evaporation.

電極の形成まで終了した素子基板は、中間処理室190264を経て封止処理室1902
65に搬入される。封止処理室190265は、ヘリウム、アルゴン、ネオン、若しくは
窒素などの不活性な気体が充填されており、その雰囲気下で素子基板のEL層が形成され
た側に封止板を貼り付けて封止する。封止された状態において、素子基板と封止板との間
には、不活性気体が充填されていても良いし、樹脂材料を充填しておいても良い。封止処
理室190265には、シール材を描画するディスペンサー、又は素子基板に対向して封
止板を固定する固定ステージ又はアームなどの機械的要素、樹脂材料を充填するディスペ
ンサー若しくはスピンコーターなどが備えられている。
The element substrate on which the electrodes have been formed is passed through an intermediate processing chamber 190264 and then into a sealing processing chamber 1902.
The sealing process chamber 190265 is filled with an inert gas such as helium, argon, neon, or nitrogen, and a sealing plate is attached to the side of the element substrate on which the EL layer is formed in that atmosphere to seal the substrate. In the sealed state, the space between the element substrate and the sealing plate may be filled with an inert gas or may be filled with a resin material. The sealing process chamber 190265 is equipped with a dispenser for applying a sealant, or a mechanical element such as a fixed stage or arm for fixing the sealing plate opposite the element substrate, a dispenser or spin coater for filling the resin material, or the like.

図107は、成膜処理室の内部構成を示す。成膜処理室は減圧下に保たれていて、図10
7では天板190391と底板190392で挟まれる内側が室内であり、減圧状態に保
たれる室内を示している。
FIG. 107 shows the internal structure of the film forming chamber. The film forming chamber is kept under reduced pressure.
In FIG. 7, the inside space between a top plate 190391 and a bottom plate 190392 is an indoor space that is maintained in a reduced pressure state.

処理室内には、一つ又は複数個の蒸発源が備えられている。組成の異なる複数の層を成膜
する場合、又は異なる材料を共蒸着する場合は、複数個の蒸発源を設けることが好ましい
からである。図107では、蒸発源190381a、190381b、190381cが
蒸発源ホルダ190380に装着されている。蒸発源ホルダ190380は多関節アーム
190383によって保持されている。多関節アーム190383は関節の伸縮によって
、蒸発源ホルダ190380の位置をその可動範囲内で自在に移動可能としている。ある
いは、蒸発源ホルダ190380に距離センサー190382を設け、蒸発源19038
1a~190381cと基板190389との間隔をモニターして、蒸着時における最適
な間隔を制御しても良い。その場合には、多関節アームに上下方向(Z方向)にも変位す
る多関節アームとしても良い。
The processing chamber is provided with one or more evaporation sources. This is because it is preferable to provide multiple evaporation sources when forming multiple layers with different compositions or when co-evaporating different materials. In FIG. 107, evaporation sources 190381a, 190381b, and 190381c are attached to an evaporation source holder 190380. The evaporation source holder 190380 is held by an articulated arm 190383. The articulated arm 190383 can freely move the position of the evaporation source holder 190380 within its movable range by expanding and contracting the joints. Alternatively, a distance sensor 190382 is provided on the evaporation source holder 190380, and the distance sensor 190382 detects the evaporation source 19038
The optimum gap during deposition may be controlled by monitoring the gap between 1a to 190381c and the substrate 190389. In that case, the multi-joint arm may be a multi-joint arm that can also be displaced in the vertical direction (Z direction).

基板ステージ190386と基板チャック190387は一対となって基板190389
を固定する。基板ステージ190386はヒータを内蔵させて基板190389を加熱で
きるように構成しても良い。基板190389は、基板チャック190387の禁緩によ
り、基板ステージ190386に固定されまた搬出入される。蒸着に際しては、必要に応
じて蒸着するパターンに対応して開口部を備えたシャドーマスク190390を用いるこ
ともできる。その場合、シャドーマスク190390は、基板190389と蒸発源19
0381a~190381cの間に配置されるようにする。シャドーマスク190390
はマスクチャック190388により、基板190389と密着若しくは一定の間隔を持
って固定される。シャドーマスク190390のアライメントが必要な場合には、処理室
内にカメラを配置し、マスクチャック190388にX-Y-θ方向に微動する位置決め
手段を備えることで、その位置合わせを行う。
The substrate stage 190386 and the substrate chuck 190387 form a pair and support the substrate 190389.
The substrate stage 190386 may be configured to incorporate a heater so that the substrate 190389 can be heated. The substrate 190389 is fixed to the substrate stage 190386 and is moved in and out by loosening a substrate chuck 190387. For deposition, a shadow mask 190390 having openings corresponding to the pattern to be deposited can be used as necessary. In that case, the shadow mask 190390 is arranged between the substrate 190389 and the evaporation source 190389.
The shadow mask should be placed between 0381a and 190381c.
is fixed to the substrate 190389 in close contact or at a fixed distance by a mask chuck 190388. When alignment of the shadow mask 190390 is required, the alignment is performed by disposing a camera in the processing chamber and providing the mask chuck 190388 with a positioning means that moves slightly in the XY-θ directions.

蒸発源190381には、蒸着材料を蒸発源に連続して供給する蒸着材料供給手段が付加
されている。蒸着材料供給手段は、蒸発源190381と離れた位置に配置される材料供
給源190385a、190385b、190385cと、その両者の間を繋ぐ材料供給
管190384を有している。典型的には、材料供給源190385a、190385b
、190385cは蒸発源190381に対応して設けられている。図107の場合は、
材料供給源190385aと蒸発源190381aが対応している。材料供給源1903
85bと蒸発源190381b、材料供給源190385cと蒸発源190381cにつ
いても同様である。
A vapor deposition material supplying means for continuously supplying a vapor deposition material to the vapor deposition source 190381 is added to the vapor deposition source 190381. The vapor deposition material supplying means includes material supply sources 190385a, 190385b, and 190385c that are disposed at a position away from the vapor deposition source 190381, and a material supply pipe 190384 that connects between the two. Typically, the material supply sources 190385a, 190385b
, 190385c are provided corresponding to the evaporation source 190381. In the case of FIG.
The material supply source 190385a corresponds to the evaporation source 190381a.
The same is true for material supply source 190385c and evaporation source 190381c, and material supply source 190385b and evaporation source 190381b.

蒸着材料の供給方式には、気流搬送方式、エアロゾル方式などが適用できる。気流搬送方
式は、蒸着材料の微粉末を気流に乗せて搬送するもので、不活性ガスなどを用いて蒸発源
190381に搬送する。エアロゾル方式は、蒸着材料を溶剤中に溶解又は分散させた原
料液を搬送し、噴霧器によりエアロゾル化し、エアロゾル中の溶媒を気化させながら行う
蒸着である。いずれの場合にも、蒸発源190381には加熱手段が設けられ、搬送され
た蒸着材料を蒸発させて基板190389に成膜する。図107の場合、材料供給管19
0384は柔軟に曲げることができ、減圧状態下においても変形しない程度の剛性を持っ
た細管で構成されている。
The deposition material can be supplied by an air current transport method, an aerosol method, or the like. The air current transport method transports the fine powder of the deposition material on an air current, and transports it to the evaporation source 190381 using an inert gas or the like. The aerosol method transports a raw material liquid in which the deposition material is dissolved or dispersed in a solvent, turns it into an aerosol using a sprayer, and performs deposition while vaporizing the solvent in the aerosol. In either case, the evaporation source 190381 is provided with a heating means, and the transported deposition material is evaporated to form a film on the substrate 190389. In the case of FIG. 107, the material supply pipe 19
The 0384 is made of a thin tube that can be flexibly bent and has enough rigidity so that it will not deform even under reduced pressure.

気流搬送方式又はエアロゾル方式を適用する場合には、成膜処理室内を大気圧若しくはそ
れ以下であって、好ましくは133Pa~13300Paの減圧下で成膜を行えば良い。
成膜処理室内にはヘリウム、アルゴン、ネオン、クリプトン、キセノン、若しくは窒素な
どの不活性気体を充填し、又は当該気体を供給しながら(同時に排気しながら)、圧力の
調節を行うことができる。なお、酸化膜を形成する成膜処理室では、酸素、亜酸化窒素な
どの気体を導入して酸化雰囲気としておいても良い。あるいは、有機材料を蒸着する成膜
処理室内には水素などの気体を導入して還元雰囲気にしておいても良い。
When the air current transport method or the aerosol method is applied, the pressure in the film formation processing chamber is atmospheric pressure or lower, and preferably, the film formation is performed under reduced pressure of 133 Pa to 13,300 Pa.
The film forming chamber can be filled with an inert gas such as helium, argon, neon, krypton, xenon, or nitrogen, or the pressure can be adjusted while supplying the gas (while simultaneously evacuating the gas). In the film forming chamber where an oxide film is formed, a gas such as oxygen or nitrous oxide may be introduced to create an oxidizing atmosphere. Alternatively, a gas such as hydrogen may be introduced to create a reducing atmosphere in the film forming chamber where an organic material is evaporated.

その他の蒸着材料の供給方法として、材料供給管190384の中にスクリューを設け蒸
着材料を蒸発源に向けて連続的に押し出す構成としても良い。
As another method for supplying the deposition material, a screw may be provided in the material supply pipe 190384 to continuously push out the deposition material toward the evaporation source.

この蒸着装置によれば、大画面の表示パネルであっても、均一性良く、連続して成膜する
ことができる。蒸発源に蒸着材料が無くなる度に、その都度蒸着材料を補給する必要がな
いので、スループットを向上することができる。
This deposition apparatus can continuously form a film with good uniformity even on a large-screen display panel. Since it is not necessary to replenish the deposition material every time the deposition source runs out of the deposition material, the throughput can be improved.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態15)
本実施の形態においては、EL素子の構造について説明する。特に、無機EL素子の構造
について説明する。
(Embodiment 15)
In this embodiment, the structure of an EL element will be described, and in particular, the structure of an inorganic EL element will be described.

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は
、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速され
た電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナ
ー準位とアクセプター準位を利用するドナー-アクセプター再結合型発光と、金属イオン
の内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ELではドナー-
アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。
Inorganic EL elements are classified into dispersion-type inorganic EL elements and thin-film-type inorganic EL elements according to their element structure. The former have an electroluminescent layer in which particles of a luminescent material are dispersed in a binder, while the latter have an electroluminescent layer made of a thin film of a luminescent material, but they are common in that they require electrons accelerated by a high electric field. The mechanisms of light emission that can be obtained include donor-acceptor recombination light emission that utilizes the donor level and acceptor level, and localized light emission that utilizes the inner-shell electron transition of metal ions. Generally, in dispersion-type inorganic EL, donor-
In the case of thin-film inorganic EL devices, the emission is of the acceptor recombination type, whereas in the case of thin-film inorganic EL devices, the emission is of the localized type.

発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元
素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法として
は、固相法又は液相法(共沈法)などの様々な方法を用いることができる。あるいは、噴
霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法又はこれらの
方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる
Luminescent materials are composed of a base material and an impurity element that serves as the luminescent center. By changing the impurity element contained, it is possible to obtain luminescence of various colors. Various methods such as a solid-phase method or a liquid-phase method (coprecipitation method) can be used to prepare luminescent materials. Alternatively, a liquid-phase method such as a spray pyrolysis method, a double decomposition method, a method using a pyrolysis reaction of a precursor, a reverse micelle method or a method combining these methods with high-temperature baking, or a freeze-drying method can also be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、
電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼
成温度は、700~1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温
度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行っ
てもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とす
るが、簡単な方法であるため、生産性がよく大量生産に適している。
In the solid phase method, the base material and the impurity element or a compound containing the impurity element are weighed and mixed in a mortar.
This method involves heating and sintering in an electric furnace to induce a reaction and incorporate impurity elements into the base material. The sintering temperature is preferably 700 to 1500°C. If the temperature is too low, the solid-phase reaction will not proceed, and if the temperature is too high, the base material will decompose. Although sintering may be performed in powder form, it is preferable to sinter in pellet form. Although sintering at a relatively high temperature is required, this is a simple method, which provides good productivity and is suitable for mass production.

液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素
を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒
子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
The liquid phase method (coprecipitation method) is a method in which a host material or a compound containing the host material is reacted with an impurity element or a compound containing the impurity element in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed and have a small particle size, so the reaction can proceed even at a low firing temperature.

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫
化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシウ
ム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化スト
ロンチウム(SrS)、硫化バリウム(BaS)等を用いることができる。酸化物として
は、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いることができ
る。窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、
窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnSe)
、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム-ガリウム(CaG
)、硫化ストロンチウム-ガリウム(SrGa)、硫化バリウム-ガリウ
ム(BaGa)、等の3元系の混晶であってもよい。
The host material used for the light-emitting material may be a sulfide, an oxide, or a nitride. Examples of sulfides that may be used include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), and barium sulfide (BaS). Examples of oxides that may be used include zinc oxide (ZnO), yttrium oxide (Y 2 O 3 ), and the like. Examples of nitrides that may be used include aluminum nitride (AlN), gallium nitride (GaN), and the like.
Indium nitride (InN) and the like can be used. Furthermore, zinc selenide (ZnSe)
, zinc telluride (ZnTe), etc. can also be used, and calcium gallium sulfide (CaG
Alternatively, the material may be a ternary mixed crystal such as strontium-gallium sulfide (SrGa 2 S 4 ), strontium-gallium sulfide (SrGa 2 S 4 ), or barium-gallium sulfide (BaGa 2 S 4 ).

局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テ
ルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セ
リウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償と
して、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。
As the luminescence center of the localized luminescence, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr), etc. may be used. Note that halogen elements such as fluorine (F) and chlorine (Cl) may be added as charge compensation.

一方、ドナー-アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1
の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いる
ことができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウ
ム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、
銀(Ag)等を用いることができる。
On the other hand, the first nucleon that forms a donor level serves as the luminescence center of donor-acceptor recombination luminescence.
A light-emitting material containing the first impurity element and a second impurity element forming an acceptor level can be used. The first impurity element can be, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like. The second impurity element can be, for example, copper (Cu),
Silver (Ag) or the like can be used.

ドナー-アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料
と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2
の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を
行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は
第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化ア
ルミニウム(Al)等を用いることができ、第2の不純物元素又は第2の不純物元
素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(CuS)、硫化
銀(AgS)等を用いることができる。焼成温度は、700~1500℃が好ましい。
温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしま
うからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うこと
が好ましい。
When a light-emitting material of donor-acceptor recombination type light emission is synthesized by a solid phase method, a base material, a first impurity element or a compound containing the first impurity element, and a second impurity element or a compound containing the second impurity element are mixed.
The compounds containing the above impurity elements are weighed out and mixed in a mortar, and then heated and fired in an electric furnace. The above-mentioned base materials can be used as the base material, and the first impurity element or the compound containing the first impurity element can be, for example, fluorine (F), chlorine (Cl), aluminum sulfide (Al 2 S 3 ), etc., and the second impurity element or the compound containing the second impurity element can be, for example, copper (Cu), silver (Ag), copper sulfide (Cu 2 S), silver sulfide (Ag 2 S), etc. The firing temperature is preferably 700 to 1500°C.
If the temperature is too low, the solid-phase reaction does not proceed, whereas if the temperature is too high, the base material decomposes. Although the firing may be performed in a powder state, it is preferable to perform the firing in a pellet state.

固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構
成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、
固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不
純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と
第2の不純物元素で構成される化合物としては、例えば、塩化銅(CuCl)、塩化銀(
AgCl)等を用いることができる。
When using a solid-phase reaction, a compound composed of a first impurity element and a second impurity element may be used in combination as an impurity element. In this case, the impurity element is easily diffused,
Since the solid-phase reaction is facilitated, a uniform luminescent material can be obtained. Furthermore, since no extra impurity elements are added, a luminescent material with high purity can be obtained. Examples of compounds composed of the first impurity element and the second impurity element include copper chloride (CuCl), silver chloride (
AgCl) can be used.

なお、これらの不純物元素の濃度は、母体材料に対して0.01~10atom%であれ
ばよく、好ましくは0.05~5atom%の範囲である。
The concentration of these impurity elements may be in the range of 0.01 to 10 atom % relative to the base material, and preferably in the range of 0.05 to 5 atom %.

薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、
電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(
PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CV
D)、原子エピタキシ法(ALE)等を用いて形成することができる。
In the case of a thin-film inorganic EL, the electroluminescent layer is a layer containing the above-mentioned luminescent material, and is formed by a resistance heating deposition method,
Vacuum deposition methods such as electron beam deposition (EB deposition) and physical vapor deposition methods such as sputtering (
Chemical vapor deposition (CV) methods such as PVD, metal organic CVD, and hydride transport reduced pressure CVD.
D) and atomic epitaxy (ALE).

図108(A)乃至(C)に発光素子として用いることのできる薄膜型無機EL素子の一
例を示す。図108(A)乃至(C)において、発光素子は、第1の電極層120100
、電界発光層120102、第2の電極層120103を含む。
108A to 108C show an example of a thin-film inorganic EL element that can be used as a light-emitting element. In FIG. 108A to 108C, the light-emitting element has a first electrode layer 120100
, an electroluminescent layer 120102 , and a second electrode layer 120103 .

図108(B)及び図108(C)に示す発光素子は、図108(A)の発光素子におい
て、電極層と電界発光層間に絶縁膜を設ける構造である。図108(B)に示す発光素子
は、第1の電極層120100と電界発光層120102との間に絶縁膜120104を
有し、図108(C)に示す発光素子は、第1の電極層120100と電界発光層120
102との間に絶縁膜120105、第2の電極層120103と電界発光層12010
2との間に絶縁膜120106とを有している。このように絶縁膜は電界発光層を挟持す
る一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。絶縁膜
は単層でもよいし複数層を有する積層でもよい。
The light-emitting elements shown in Fig. 108(B) and Fig. 108(C) have a structure in which an insulating film is provided between the electrode layer and the electroluminescent layer in the light-emitting element shown in Fig. 108(A). The light-emitting element shown in Fig. 108(B) has an insulating film 120104 between the first electrode layer 120100 and the electroluminescent layer 120102, and the light-emitting element shown in Fig. 108(C) has an insulating film 120104 between the first electrode layer 120100 and the electroluminescent layer 120102.
102, an insulating film 120105, a second electrode layer 120103 and an electroluminescent layer 12010
2, an insulating film 120106 is provided between the pair of electrode layers sandwiching the electroluminescent layer. In this manner, the insulating film may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both of them. The insulating film may be a single layer or a laminate having multiple layers.

なお、図108(B)では第1の電極層120100に接するように絶縁膜120104
が設けられているが、絶縁膜と電界発光層の順番を逆にして、第2の電極層120103
に接するように絶縁膜120104を設けてもよい。
In FIG. 108B, an insulating film 120104 is formed in contact with the first electrode layer 120100.
However, the order of the insulating film and the electroluminescent layer is reversed, and the second electrode layer 120103
An insulating film 120104 may be provided in contact with the insulating film 120104 .

分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形
成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が
得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、
粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質
である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
In the case of a dispersion-type inorganic EL, a particulate light-emitting material is dispersed in a binder to form a film-like electroluminescent layer. The material is processed into particles. If the method for producing the light-emitting material does not provide particles of the desired size, the material may be processed into particles by crushing in a mortar or the like. The binder is,
The binder is a substance that fixes the granular light-emitting material in a dispersed state and maintains the shape of the electroluminescent layer. The light-emitting material is uniformly dispersed and fixed in the electroluminescent layer by the binder.

分散型無機ELの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴
吐出法、印刷法(スクリーン印刷やオフセット印刷など)、又はスピンコート法などの塗
布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定され
ることはないが、好ましくは、10~1000nmの範囲である。発光材料及びバインダ
を含む電界発光層において、発光材料の割合は50wt%以上80wt%以下とするよい
In the case of a dispersion-type inorganic EL, the electroluminescent layer can be formed by a droplet discharge method, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coat method, a dipping method, a dispenser method, etc., which can selectively form an electroluminescent layer. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In an electroluminescent layer containing a luminescent material and a binder, the ratio of the luminescent material is preferably 50 wt % or more and 80 wt % or less.

図109(A)乃至(C)に発光素子として用いることのできる分散型無機EL素子の一
例を示す。図109(A)における発光素子は、第1の電極層120200、電界発光層
120202、第2の電極層120203の積層構造を有し、電界発光層120202中
にバインダによって保持された発光材料120201を含む。
An example of a dispersion-type inorganic EL element that can be used as a light-emitting element is shown in Fig. 109 (A) to (C). The light-emitting element in Fig. 109 (A) has a laminated structure of a first electrode layer 120200, an electroluminescent layer 120202, and a second electrode layer 120203, and contains a light-emitting material 120201 held by a binder in the electroluminescent layer 120202.

バインダは、絶縁材料を用いることができる。絶縁材料としては、有機材料及び無機材料
を用いることができる。あるいは、有機材料及び無機材料の混合材料を用いてもよい。有
機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリ
マー、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ
樹脂、又はフッ化ビニリデンなどの樹脂を用いることができる。あるいは、芳香族ポリア
ミド、又はポリベンゾイミダゾール(polybenzimidazole)などの耐熱
性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si-O-
Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合
で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル
基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。又は置
換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。あるいは、
ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボ
ラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベン
ゾオキサゾール)等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム(B
aTiO)、又はチタン酸ストロンチウム(SrTiO)などの高誘電率の微粒子を
適度に混合して誘電率を調整することもできる。
The binder may be an insulating material. As the insulating material, organic and inorganic materials may be used. Alternatively, a mixed material of organic and inorganic materials may be used. As the organic insulating material, a polymer having a relatively high dielectric constant, such as a cyanoethyl cellulose-based resin, polyethylene, polypropylene, a polystyrene-based resin, a silicone resin, an epoxy resin, or vinylidene fluoride may be used. Alternatively, a heat-resistant polymer such as aromatic polyamide or polybenzimidazole, or a siloxane resin may be used. Note that the siloxane resin is a compound having a structure such as Si-O-
It corresponds to a resin containing a Si bond. The skeleton structure of siloxane is composed of bonds between silicon (Si) and oxygen (O). An organic group containing at least hydrogen (e.g., an alkyl group, an aromatic hydrocarbon) is used as a substituent. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Alternatively,
Resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may also be used.
The dielectric constant can also be adjusted by appropriately mixing fine particles having a high dielectric constant, such as sintered tantalum (aTiO 3 ) or strontium titanate (SrTiO 3 ).

バインダに含まれる無機絶縁材料としては、酸化珪素(SiOx)、窒化珪素(SiNx
)、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアルミ
ニウム、酸素及び窒素を含む酸化アルミニウム(Al)、酸化チタン(TiO
、BaTiO、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KN
bO)、ニオブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリ
ウム(BaTa)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y
)、酸化ジルコニウム(ZrO)、ZnSその他の無機絶縁性材料を含む物質か
ら選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる
(添加等によって)ことによって、発光材料及びバインダよりなる電界発光層の誘電率を
より制御することができ、より誘電率を大きくすることができる。
The inorganic insulating material contained in the binder is silicon oxide (SiOx), silicon nitride (SiNx
), silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen, aluminum oxide containing oxygen and nitrogen (Al 2 O 3 ), titanium oxide (TiO 2 ).
, BaTiO 3 , SrTiO 3 , lead titanate (PbTiO 3 ), potassium niobate (KN
tantalum oxide ( Ta2O5 ), barium tantalate ( BaTa2O6 ), lithium tantalate ( LiTaO3 ) , yttrium oxide (Y
The dielectric constant of the electroluminescent layer made of the luminescent material and the binder can be controlled more precisely by adding an inorganic material having a high dielectric constant to the organic material, and the dielectric constant can be increased more precisely by adding an inorganic material having a high dielectric constant to the organic material.

作製工程において、発光材料はバインダを含む溶液中に分散される。バインダを含む溶液
の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法(各種ウエットプロ
セス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい
。たとえば、溶媒として有機溶媒等を用いることができる。バインダとしてシロキサン樹
脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモ
ノメチルエーテルアセテート(PGMEAともいう)、3-メトシキ-3メチル-1-ブ
タノール(MMBともいう)などを溶媒として用いることができる。
In the manufacturing process, the luminescent material is dispersed in a solution containing a binder. As the solvent for the binder-containing solution, a solvent that dissolves the binder material and can prepare a solution with a viscosity suitable for the method of forming the electroluminescent layer (various wet processes) and the desired film thickness may be appropriately selected. For example, an organic solvent or the like can be used as the solvent. When a siloxane resin is used as the binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also called PGMEA), 3-methoxy-3-methyl-1-butanol (also called MMB), or the like can be used as the solvent.

図109(B)及び図109(C)に示す発光素子は、図109(A)の発光素子におい
て、電極層と電界発光層間に絶縁膜を設ける構造である。図109(B)に示す発光素子
は、第1の電極層120200と電界発光層120202との間に絶縁膜120204を
有し、図109(C)に示す発光素子は、第1の電極層120200と電界発光層120
202との間に絶縁膜120205、第2の電極層120203と電界発光層12020
2との間に絶縁膜120206とを有している。このように絶縁膜は電界発光層を挟持す
る一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。絶縁膜
は、単層でもよいし複数層を有する積層でもよい。
The light-emitting elements shown in Fig. 109(B) and Fig. 109(C) have a structure in which an insulating film is provided between the electrode layer and the electroluminescent layer in the light-emitting element shown in Fig. 109(A). The light-emitting element shown in Fig. 109(B) has an insulating film 120204 between the first electrode layer 120200 and the electroluminescent layer 120202, and the light-emitting element shown in Fig. 109(C) has an insulating film 120204 between the first electrode layer 120200 and the electroluminescent layer 120202.
202, an insulating film 120205 is formed between the second electrode layer 120203 and the electroluminescent layer 12020
2, an insulating film 120206 is provided between the pair of electrode layers sandwiching the electroluminescent layer. In this manner, the insulating film may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both of them. The insulating film may be a single layer or a laminate having multiple layers.

図109(B)では第1の電極層120200に接するように絶縁膜120204が設け
られているが、絶縁膜と電界発光層の順番を逆にして、第2の電極層120203に接す
るように絶縁膜120204を設けてもよい。
In Figure 109 (B), an insulating film 120204 is provided so as to be in contact with the first electrode layer 120200, but the order of the insulating film and the electroluminescent layer may be reversed, and the insulating film 120204 may be provided so as to be in contact with the second electrode layer 120203.

図108における絶縁膜120104、図109における絶縁膜120204のような絶
縁膜に用いることのできる材料は、絶縁耐性が高く、緻密な膜質であることが好ましい。
さらには、誘電率が高いことが好ましい。例えば、酸化シリコン(SiO)、酸化イッ
トリウム(Y)、酸化チタン(TiO)、酸化アルミニウム(Al)、酸
化ハフニウム(HfO)、酸化タンタル(Ta)、チタン酸バリウム(BaTi
)、チタン酸ストロンチウム(SrTiO)、チタン酸鉛(PbTiO)、窒化
シリコン(Si)又は酸化ジルコニウム(ZrO)等、若しくはこれらの混合膜
又は2種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着
、CVD等により成膜することができる。絶縁膜はこれら絶縁材料の粒子をバインダ中に
分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料
、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10~
1000nmの範囲である。
Materials that can be used for insulating films such as insulating film 120104 in FIG. 108 and insulating film 120204 in FIG. 109 preferably have high insulation resistance and are dense films.
Furthermore, it is preferable that the dielectric constant is high. For example, silicon oxide (SiO 2 ), yttrium oxide (Y 2 O 3 ), titanium oxide (TiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), barium titanate (BaTi
O 3 ), strontium titanate (SrTiO 3 ), lead titanate (PbTiO 3 ), silicon nitride (Si 3 N 4 ), zirconium oxide (ZrO 2 ), or a mixture or a laminated film of two or more of these can be used. These insulating films can be formed by sputtering, vapor deposition, CVD, or the like. The insulating film may be formed by dispersing particles of these insulating materials in a binder. The binder material may be formed using the same material and method as the binder contained in the electroluminescent layer. The film thickness is not particularly limited, but is preferably 10 to 500 nm.
It is in the range of 1000 nm.

なお、発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が
得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
The light-emitting element emits light by applying a voltage between a pair of electrode layers sandwiching an electroluminescent layer, and can be driven by either DC or AC.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態16)
本実施の形態においては、表示装置の一例、特に光学的な取り扱いを行なう場合について
説明する。
(Embodiment 16)
In this embodiment, an example of a display device, particularly a case where optical handling is performed, will be described.

図110(A)及び(B)に示す背面投影型表示装置130100は、プロジェクタユニ
ット130111、ミラー130112、スクリーンパネル130101を備えている。
その他に、スピーカ130102、操作スイッチ類130104を備えていてもよい。こ
のプロジェクタユニット130111は、背面投影型表示装置130100の筐体130
110の下部に配設され、映像信号に基づいて映像を映し出す投射光をミラー13011
2に向けて投射する。背面投影型表示装置130100はスクリーンパネル130101
の背面から投影される映像を表示する構成となっている。
The rear projection display device 130100 shown in Figures 110 (A) and (B) comprises a projector unit 130111, a mirror 130112, and a screen panel 130101.
In addition, the projector unit 130111 may be provided with a speaker 130102 and operation switches 130104.
110, and a mirror 13011 is disposed below the mirror 13011 to project light that projects an image based on a video signal.
The rear projection display device 130100 projects the image onto a screen panel 130101.
The device is configured to display images projected from the rear of the device.

一方、図111は、前面投影型表示装置130200を示している。前面投影型表示装置
130200は、プロジェクタユニット130111と投射光学系130201を備えて
いる。この投射光学系130201は前面に配設するスクリーン等に映像を投影する構成
となっている。
On the other hand, Fig. 111 shows a front projection display device 130200. The front projection display device 130200 comprises a projector unit 130111 and a projection optical system 130201. This projection optical system 130201 is configured to project an image onto a screen or the like disposed in front of it.

図110に示す背面投影型表示装置130100、図111に示す前面投影型表示装置1
30200に適用されるプロジェクタユニット130111の構成を以下に説明する。
A rear projection display device 130100 shown in FIG. 110 and a front projection display device 130100 shown in FIG. 111
The configuration of projector unit 130111 applied to 30200 will be described below.

図112は、プロジェクタユニット130111の一構成例を示している。このプロジェ
クタユニット130111は、光源ユニット130301及び変調ユニット130304
を備えている。光源ユニット130301は、レンズ類を含んで構成される光源光学系1
30303と、光源ランプ130302を備えている。光源ランプ130302は迷光が
拡散しないように筐体内に収納されている。光源ランプ130302としては、大光量の
光を放射可能な、例えば、高圧水銀ランプ又はキセノンランプなどが用いられる。光源光
学系130303は、光学レンズ、偏光機能を有するフィルム、位相差を調節するための
フィルム、IRフィルム等を適宜設けて構成される。そして、光源ユニット130301
は、放射光が変調ユニット130304に入射するように配設されている。変調ユニット
130304は、複数の表示パネル130308、カラーフィルター、ダイクロイックミ
ラー130305、全反射ミラー130306、プリズム130309、投射光学系13
0310を備えている。光源ユニット130301から放射された光は、ダイクロイック
ミラー130305で複数の光路に分離される。
FIG. 112 shows an example of the configuration of a projector unit 130111. This projector unit 130111 includes a light source unit 130301 and a modulation unit 130304.
The light source unit 130301 includes a light source optical system 1 including lenses.
The light source optical system 130303 includes a light source unit 130303 and a light source lamp 130302. The light source lamp 130302 is housed in a housing so as not to diffuse stray light. The light source lamp 130302 is, for example, a high-pressure mercury lamp or a xenon lamp capable of emitting a large amount of light. The light source optical system 130303 is configured by appropriately providing an optical lens, a film having a polarizing function, a film for adjusting a phase difference, an IR film, etc.
The light emitted from the light source 130304 is arranged so as to be incident on the modulation unit 130304. The modulation unit 130304 includes a plurality of display panels 130308, a color filter, a dichroic mirror 130305, a total reflection mirror 130306, a prism 130309, and a projection optical system 130309.
0310. Light emitted from a light source unit 130301 is separated into a plurality of optical paths by a dichroic mirror 130305.

各光路には、所定の波長若しくは波長帯の光を透過するカラーフィルターと、表示パネル
130308が備えられている。透過型である表示パネル130308は映像信号に基づ
いて透過光を変調する。表示パネル130308を透過した各色の光は、プリズム130
309に入射し投射光学系130310を通して、スクリーン上に映像を表示する。なお
、フレネルレンズがミラー及びスクリーンの間に配設されていてもよい。そして、プロジ
ェクタユニット130111によって投射されミラーで反射される投影光は、フレネルレ
ンズによって概略平行光に変換され、スクリーンに投影される。
Each optical path is provided with a color filter that transmits light of a specific wavelength or wavelength band, and a display panel 130308. The display panel 130308 is a transmissive type, and modulates the transmitted light based on a video signal. The light of each color transmitted through the display panel 130308 is reflected by a prism 130
The light is incident on the projector unit 130111 and passes through the projection optical system 130310 to display an image on the screen. A Fresnel lens may be disposed between the mirror and the screen. The projection light projected by the projector unit 130111 and reflected by the mirror is converted by the Fresnel lens into approximately parallel light and projected onto the screen.

図113で示すプロジェクタユニット130111は、反射型表示パネル130407、
130408、130409を備えた構成を示している。
The projector unit 130111 shown in FIG. 113 includes a reflective display panel 130407,
A configuration equipped with 130408 and 130409 is shown.

図113で示すプロジェクタユニット130111は、光源ユニット130301と変調
ユニット130400を備えている。光源ユニット130301は、図112と同様の構
成であってもよい。光源ユニット130301からの光は、ダイクロイックミラー130
401、130402、全反射ミラー130403により、複数の光路に分けられて、偏
光ビームスプリッタ130404、130405、130406に入射する。偏光ビーム
スプリッタ130404、130405、130406は、各色に対応する反射型表示パ
ネル130407、130408、130409に対応して設けられている。反射型表示
パネル130407、130408、130409は、映像信号に基づいて反射光を変調
する。反射型表示パネル130407、130408、130409で反射された各色の
光は、プリズム130309に入射することで合成されて、投射光学系130411を通
して投射される。
The projector unit 130111 shown in Fig. 113 includes a light source unit 130301 and a modulation unit 130400. The light source unit 130301 may have the same configuration as that shown in Fig. 112. The light from the light source unit 130301 is reflected by a dichroic mirror 130
The light is split into multiple optical paths by the reflection mirror 130403, 130404, 130405, and 130406, and enters the polarizing beam splitters 130404, 130405, and 130406. The polarizing beam splitters 130404, 130405, and 130406 are provided corresponding to the reflective display panels 130407, 130408, and 130409 corresponding to each color. The reflective display panels 130407, 130408, and 130409 modulate the reflected light based on a video signal. The light of each color reflected by the reflective display panels 130407, 130408, and 130409 enters the prism 130309, where it is combined, and projected through the projection optical system 130411.

光源ユニット130301から放射された光は、ダイクロイックミラー130401で赤
の波長領域の光のみを透過し、緑及び青の波長領域の光を反射する。さらに、ダイクロイ
ックミラー130402では、緑の波長領域の光のみが反射される。ダイクロイックミラ
ー130401を透過した赤の波長領域の光は、全反射ミラー130403で反射され、
偏光ビームスプリッタ130404へ入射し、青の波長領域の光は偏光ビームスプリッタ
130405へ入射し、緑の波長領域の光は偏光ビームスプリッタ130406に入射す
る。偏光ビームスプリッタ130404、130405、130406は、入射光をP偏
光とS偏光とに分離する機能を有し、且つP偏光のみを透過させる機能を有している。反
射型表示パネル130407、130408、130409は、映像信号に基づいて、入
射した光を偏光する。
Of the light emitted from the light source unit 130301, only the light in the red wavelength region is transmitted through the dichroic mirror 130401, and the light in the green and blue wavelength regions is reflected. Furthermore, only the light in the green wavelength region is reflected by the dichroic mirror 130402. The light in the red wavelength region transmitted through the dichroic mirror 130401 is reflected by the total reflection mirror 130403,
The light in the blue wavelength region enters polarizing beam splitter 130404, the light in the green wavelength region enters polarizing beam splitter 130405, and the light in the green wavelength region enters polarizing beam splitter 130406. Polarizing beam splitters 130404, 130405, and 130406 have the function of separating the incident light into P-polarized light and S-polarized light, and have the function of transmitting only P-polarized light. The reflective display panels 130407, 130408, and 130409 polarize the incident light based on a video signal.

各色に対応する反射型表示パネル130407、130408、130409には各色に
対応するS偏光のみが入射する。なお、反射型表示パネル130407、130408、
130409は液晶パネルであってもよい。このとき、液晶パネルは電界制御複屈折モー
ド(ECB)で動作する。そして、液晶分子は基板に対してある角度をもって垂直配向し
ている。よって、反射型表示パネル130407、130408、130409は画素が
オフ状態にある時は入射光の偏光状態を変化させないで反射させるように表示分子が配向
している。そして、画素がオン状態にある時は表示分子の配向状態が変化し、入射光の偏
光状態が変化する。
Only S-polarized light corresponding to each color is incident on the reflective display panels 130407, 130408, and 130409 corresponding to each color.
130409 may be a liquid crystal panel. In this case, the liquid crystal panel operates in an electric field controlled birefringence mode (ECB). The liquid crystal molecules are aligned perpendicular to the substrate at a certain angle. Therefore, in the reflective display panels 130407, 130408, and 130409, when the pixel is in the off state, the display molecules are aligned so as to reflect the incident light without changing its polarization state. When the pixel is in the on state, the alignment state of the display molecules changes, and the polarization state of the incident light changes.

図113に示すプロジェクタユニット130111は、図110に示す背面投影型表示装
置130100及び、図111に示す前面投影型表示装置130200に適用することが
できる。
The projector unit 130111 shown in FIG. 113 can be applied to the rear projection display device 130100 shown in FIG. 110 and the front projection display device 130200 shown in FIG.

図114で示すプロジェクタユニットは単板式の構成を示している。図114(A)に示
したプロジェクタユニット130111は、光源ユニット130301、表示パネル13
0507、投射光学系130511、位相差板130504を備えている。投射光学系1
30511は一つ又は複数のレンズにより構成されている。表示パネル130507には
カラーフィルターが備えられていてもよい。
The projector unit shown in Fig. 114 shows a single-panel configuration. The projector unit 130111 shown in Fig. 114(A) includes a light source unit 130301, a display panel 13
0507, a projection optical system 130511, and a retardation plate 130504.
The display panel 130507 may be provided with a color filter.

図114(B)は、フィールドシーケンシャル方式で動作するプロジェクタユニット13
0111の構成を示している。フィールドシーケンシャル方式は、赤、緑、青などの各色
の光を時間的にずらせて順次表示パネルに入射させて、カラーフィルター無しでカラー表
示を行う方式である。特に、入力信号変化に対する応答速度の大きい表示パネルと組み合
わせると、高精細な映像を表示することができる。図114(B)では、光源ユニット1
30301と表示パネル130508の間に、赤、緑、青などの複数のカラーフィルター
が備えられた回動式のカラーフィルター板130505を備えている。
FIG. 114B shows a projector unit 13 that operates in a field sequential manner.
The field sequential method is a method of displaying colors without a color filter by sequentially inputting light of each color, such as red, green, and blue, to a display panel with a time shift. In particular, when combined with a display panel with a high response speed to changes in input signals, it is possible to display high-definition images. In FIG. 114(B), a light source unit 1
Between 30301 and the display panel 130508, there is provided a rotating color filter plate 130505 having a plurality of color filters such as red, green, and blue.

図114(C)で示すプロジェクタユニット130111は、カラー表示の方式として、
マクロレンズを使った色分離方式の構成を示している。この方式は、マイクロレンズアレ
イ130506を表示パネル130509の光入射側に備え、各色の光をそれぞれの方向
から照明することでカラー表示を実現する方式である。この方式を採用するプロジェクタ
ユニット130111は、カラーフィルターによる光の損失が少ないので、光源ユニット
130301からの光を有効に利用することができるという特徴を有している。図114
(C)に示すプロジェクタユニット130111は、表示パネル130509に対して各
色の光をそれぞれの方向から照明するように、ダイクロイックミラー130501、ダイ
クロイックミラー130502、赤色光用ダイクロイックミラー130503を備えてい
る。
The projector unit 130111 shown in FIG. 114(C) has the following color display method:
This shows the configuration of a color separation method using a macro lens. This method provides a microlens array 130506 on the light input side of a display panel 130509, and realizes color display by illuminating each color of light from a different direction. A projector unit 130111 that employs this method has the advantage that it can effectively utilize the light from the light source unit 130301, since there is little light loss due to color filters.
A projector unit 130111 shown in (C) is equipped with a dichroic mirror 130501, a dichroic mirror 130502, and a dichroic mirror for red light 130503 so as to illuminate a display panel 130509 with light of each color from each direction.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

(実施の形態17)
本実施形態においては、電子機器の例について説明する。
(Embodiment 17)
In this embodiment, an example of an electronic device will be described.

図115は表示パネル900101と、回路基板900111を組み合わせた表示パネル
モジュールを示している。表示パネル900101は画素部900102、走査線駆動回
路900103及び信号線駆動回路900104を有している。回路基板900111に
は、例えば、コントロール回路900112及び信号分割回路900113などが形成さ
れている。表示パネル900101と回路基板900111とは接続配線900114に
よって接続されている。接続配線にはFPC等を用いることができる。
115 shows a display panel module combining a display panel 900101 and a circuit board 900111. The display panel 900101 has a pixel portion 900102, a scanning line driver circuit 900103, and a signal line driver circuit 900104. For example, a control circuit 900112 and a signal division circuit 900113 are formed on the circuit board 900111. The display panel 900101 and the circuit board 900111 are connected by a connection wiring 900114. An FPC or the like can be used for the connection wiring.

表示パネル900101は、画素部900102と一部の周辺駆動回路(複数の駆動回路
のうち動作周波数の低い駆動回路)を基板上にトランジスタを用いて一体形成し、一部の
周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成
し、そのICチップをCOG(Chip On Glass)などで表示パネル9001
01に実装してもよい。こうすることで、回路基板900111の面積を削減でき、小型
の表示装置を得ることができる。あるいは、そのICチップをTAB(Tape Aut
o Bonding)又はプリント基板を用いて表示パネル900101に実装してもよ
い。こうすることで、表示パネル900101の面積を小さくできるので、額縁サイズの
小さい表示装置を得ることができる。
The display panel 900101 is formed by forming a pixel portion 900102 and a part of a peripheral driving circuit (a driving circuit having a low operating frequency among a plurality of driving circuits) integrally on a substrate using transistors, forming a part of a peripheral driving circuit (a driving circuit having a high operating frequency among a plurality of driving circuits) on an IC chip, and mounting the IC chip on the display panel 9001 using COG (Chip On Glass) or the like.
In this way, the area of the circuit board 900111 can be reduced, and a small display device can be obtained. Alternatively, the IC chip can be mounted on a TAB (Tape Auto
The display panel 900101 may be mounted using a bonding technique or a printed circuit board. This makes it possible to reduce the area of the display panel 900101, thereby making it possible to obtain a display device with a small frame size.

例えば、消費電力の低減を図るため、ガラス基板上にトランジスタを用いて画素部を形成
し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG又はTABで
表示パネルに実装してもよい。
For example, in order to reduce power consumption, a pixel portion may be formed on a glass substrate using transistors, all peripheral driving circuits may be formed on an IC chip, and the IC chip may be mounted on a display panel by COG or TAB.

図115に示した表示パネルモジュールによって、テレビ受像機を完成させることができ
る。図116は、テレビ受像機の主要な構成を示すブロック図である。チューナ9002
01は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路900202と、
映像信号増幅回路900202から出力される信号を赤、緑、青の各色に対応した色信号
に変換する映像信号処理回路900203と、その映像信号を駆動回路の入力仕様に変換
するためのコントロール回路900212により処理される。コントロール回路9002
12は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信
号線側に信号分割回路900213を設け、入力デジタル信号をm個(mは正の整数)に
分割して供給する構成としても良い。
A television receiver can be completed by using the display panel module shown in Fig. 115. Fig. 116 is a block diagram showing the main components of a television receiver. Tuner 9002
01 receives a video signal and an audio signal. The video signal is passed through a video signal amplifier circuit 900202 and
The signal output from the video signal amplifier circuit 900202 is processed by a video signal processing circuit 900203 that converts the signal into a color signal corresponding to each of the colors red, green, and blue, and a control circuit 900212 that converts the video signal into an input specification for a drive circuit.
12 outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal division circuit 900213 may be provided on the signal line side to divide an input digital signal into m parts (m is a positive integer) and supply the divided signals.

チューナ900201で受信した信号のうち、音声信号は音声信号増幅回路900205
に送られ、その出力は音声信号処理回路900206を経てスピーカ900207に供給
される。制御回路900208は受信局(受信周波数)及び音量の制御情報を入力部90
0209から受け、チューナ900201又は音声信号処理回路900206に信号を送
出する。
Of the signals received by the tuner 900201, the audio signal is input to an audio signal amplifier circuit 900205.
The output of the signal is sent to a speaker 900207 via an audio signal processing circuit 900206. A control circuit 900208 receives control information for the receiving station (receiving frequency) and the volume from an input unit 900208.
0209 and sends the signal to the tuner 900201 or the audio signal processing circuit 900206.

図116とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図11
7(A)に示す。図117(A)において、筐体900301内に収められた表示画面9
00302は、表示パネルモジュールで形成される。なお、スピーカ900303、操作
スイッチ900304、入力手段900305、センサ900306(力、変位、位置、
速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、
電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定す
る機能を含むもの)、マイクロフォン900307などが適宜備えられていてもよい。
Regarding a television receiver incorporating a display panel module of a different form from that of FIG. 116,
In FIG. 117A, a display screen 900301 is housed in a housing 900301.
900302 is formed of a display panel module. In addition, a speaker 900303, an operation switch 900304, an input means 900305, a sensor 900306 (force, displacement, position,
Speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness,
The device may be appropriately equipped with a sensor (including a sensor with the function of measuring an electric field, a current, a voltage, a power, a radiation, a flow rate, a humidity, a gradient, a vibration, an odor, or an infrared ray), a microphone 900307, etc.

図117(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す
。筐体900312にはバッテリー及び信号受信器が収められており、そのバッテリーで
表示部900313、スピーカ部900317、センサ(力、変位、位置、速度、加速度
、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、
電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含む
もの)900319及びマクロフォン900320を駆動させる。バッテリーは充電器9
00310で繰り返し充電が可能となっている。充電器900310は映像信号を送受信
することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。
図117(B)に示す装置は、操作キー900316によって制御される。あるいは、図
117(B)に示す装置は、操作キー900316を操作することによって、充電器90
0310に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよ
い。あるいは、図117(B)に示す装置は、操作キー900316を操作することによ
って、充電器900310に信号を送り、さらに充電器900310が送信できる信号を
他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり
、汎用遠隔制御装置であってもよい。なお、入力手段900318などが適宜備えられて
いてもよい。なお、本実施の形態の各々の図で述べた内容(一部でもよい)を表示部90
0313に適用することができる。
Fig. 117(B) shows a television receiver that can be carried wirelessly with only the display. A battery and a signal receiver are stored in a housing 900312, and the battery is used to operate a display unit 900313, a speaker unit 900317, and sensors (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current,
The battery drives the 900319 (including the function of measuring voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays) and the microphone 900320.
The charger 900310 can be repeatedly charged. The charger 900310 can transmit and receive video signals, and can transmit the video signals to a signal receiver of a display.
The device shown in FIG. 117(B) is controlled by an operation key 900316. Alternatively, the device shown in FIG. 117(B) can be operated by operating the operation key 900316 to operate the charger 90.
117B is capable of sending a signal to the charger 900310 by operating the operation keys 900316, and further capable of controlling communication with other electronic devices by having the other electronic devices receive the signal that the charger 900310 can transmit. In other words, it may be a general-purpose remote control device. Note that input means 900318 and the like may be provided as appropriate. Note that the contents (or even a part of them) described in each figure of this embodiment may be displayed on the display unit 90
This can be applied to 0313.

図118(A)は、表示パネル900401とプリント配線基板900402を組み合わ
せたモジュールを示している。表示パネル900401は、複数の画素が設けられた画素
部900403と、第1の走査線駆動回路900404、第2の走査線駆動回路9004
05と、選択された画素にビデオ信号を供給する信号線駆動回路900406を備えてい
てもよい。
118A shows a module in which a display panel 900401 and a printed wiring board 900402 are combined. The display panel 900401 includes a pixel portion 900403 having a plurality of pixels, a first scanning line driver circuit 900404, a second scanning line driver circuit 900405, and a second scanning line driver circuit 900406.
05 and a signal line driver circuit 900406 that supplies a video signal to a selected pixel.

プリント配線基板900402には、コントローラ900407、中央処理装置(CPU
)900408、メモリ900409、電源回路900410、音声処理回路90041
1及び送受信回路900412などが備えられている。プリント配線基板900402と
表示パネル900401は、フレキシブル配線基板(FPC)900413により接続さ
れている。フレキシブル配線基板(FPC)900413には、保持容量、バッファ回路
などを設け、電源電圧又は信号にノイズの発生、及び信号の立ち上がり時間の増大を防ぐ
構成としても良い。なお、コントローラ900407、音声処理回路900411、メモ
リ900409、中央処理装置(CPU)900408、電源回路900410などは、
COG(Chip On Glass)方式を用いて表示パネル900401に実装する
こともできる。COG方式により、プリント配線基板900402の規模を縮小すること
ができる。
The printed wiring board 900402 includes a controller 900407, a central processing unit (CPU
) 900408, memory 900409, power supply circuit 900410, audio processing circuit 90041
1 and a transmission/reception circuit 900412. The printed wiring board 900402 and the display panel 900401 are connected by a flexible wiring board (FPC) 900413. The flexible wiring board (FPC) 900413 may be provided with a storage capacitor, a buffer circuit, etc., to prevent the generation of noise in the power supply voltage or signal, and the increase in the rise time of the signal. The controller 900407, the audio processing circuit 900411, the memory 900409, the central processing unit (CPU) 900408, the power supply circuit 900410, etc.
It is also possible to use a COG (Chip On Glass) method to mount the display panel 900401. By using the COG method, the scale of the printed wiring board 900402 can be reduced.

プリント配線基板900402に備えられたインターフェース(I/F)部900414
を介して、各種制御信号の入出力が行われる。そして、アンテナとの間の信号の送受信を
行うためのアンテナ用ポート900415が、プリント配線基板900402に設けられ
ている。
An interface (I/F) section 900414 provided on the printed wiring board 900402
Various control signals are input and output via the printed wiring board 900402. An antenna port 900415 for transmitting and receiving signals to and from an antenna is provided on the printed wiring board 900402.

図118(B)は、図118(A)に示したモジュールのブロック図を示す。このモジュ
ールは、メモリ900409としてVRAM900416、DRAM900417、フラ
ッシュメモリ900418などが含まれている。VRAM900416にはパネルに表示
する画像のデータが、DRAM900417には画像データ又は音声データが、フラッシ
ュメモリには各種プログラムが記憶されている。
Fig. 118(B) shows a block diagram of the module shown in Fig. 118(A). This module includes a VRAM 900416, a DRAM 900417, a flash memory 900418, etc. as the memory 900409. The VRAM 900416 stores image data to be displayed on the panel, the DRAM 900417 stores image data or audio data, and the flash memory stores various programs.

電源回路900410は、表示パネル900401、コントローラ900407、中央処
理装置(CPU)900408、音声処理回路900411、メモリ900409、送受
信回路900412を動作させる電力を供給する。ただし、パネルの仕様によっては、電
源回路900410に電流源が備えられている場合もある。
The power supply circuit 900410 supplies power to operate the display panel 900401, the controller 900407, the central processing unit (CPU) 900408, the audio processing circuit 900411, the memory 900409, and the transmission/reception circuit 900412. However, depending on the specifications of the panel, the power supply circuit 900410 may be provided with a current source.

中央処理装置(CPU)900408は、制御信号生成回路900420、デコーダ90
0421、レジスタ900422、演算回路900423、RAM900424、中央処
理装置(CPU)900408用のインターフェース(I/F)部900419などを有
している。インターフェース(I/F)部900419を介して中央処理装置(CPU)
900408に入力された各種信号は、一旦レジスタ900422に保持された後、演算
回路900423、デコーダ900421などに入力される。演算回路900423では
、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ9
00421に入力された信号はデコードされ、制御信号生成回路900420に入力され
る。制御信号生成回路900420は入力された信号に基づき、各種命令を含む信号を生
成し、演算回路900423において指定された場所、具体的にはメモリ900409、
送受信回路900412、音声処理回路900411、コントローラ900407などに
送る。
The central processing unit (CPU) 900408 includes a control signal generating circuit 900420 and a decoder 90
900421, a register 900422, an arithmetic circuit 900423, a RAM 900424, and an interface (I/F) section 900419 for a central processing unit (CPU) 900408.
The various signals input to 900408 are temporarily stored in a register 900422, and then input to an arithmetic circuit 900423, a decoder 900421, etc. The arithmetic circuit 900423 performs an operation based on the input signal and specifies the location to send various commands.
The signal input to the control signal generating circuit 900421 is decoded and input to the control signal generating circuit 900420. The control signal generating circuit 900420 generates a signal including various commands based on the input signal, and transmits the signal to a specified location in the arithmetic circuit 900423, specifically, the memory 900409,
The signal is sent to the transmission/reception circuit 900412, the audio processing circuit 900411, the controller 900407, etc.

メモリ900409、送受信回路900412、音声処理回路900411、コントロー
ラ900407は、それぞれ受けた命令に従って動作する。以下その動作について簡単に
説明する。
The memory 900409, the transmission/reception circuit 900412, the audio processing circuit 900411, and the controller 900407 operate according to the instructions they receive. The operations will be briefly described below.

入力手段900425から入力された信号は、インターフェース(I/F)部90041
4を介してプリント配線基板900402に実装された中央処理装置(CPU)9004
08に送られる。制御信号生成回路900420は、ポインティングデバイス又はキーボ
ードなどの入力手段900425から送られてきた信号に従い、VRAM900416に
格納してある画像データを所定のフォーマットに変換し、コントローラ900407に送
付する。
The signal input from the input means 900425 is input to an interface (I/F) section 90041.
A central processing unit (CPU) 9004 mounted on a printed wiring board 900402 via a
08. The control signal generating circuit 900420 converts the image data stored in the VRAM 900416 into a predetermined format in accordance with a signal sent from an input means 900425 such as a pointing device or a keyboard, and sends it to the controller 900407.

コントローラ900407は、パネルの仕様に合わせて中央処理装置(CPU)9004
08から送られてきた画像データを含む信号にデータ処理を施し、表示パネル90040
1に供給する。コントローラ900407は、電源回路900410から入力された電源
電圧、又は中央処理装置(CPU)900408から入力された各種信号をもとに、Hs
ync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り
替え信号L/Rを生成し、表示パネル900401に供給する。
The controller 900407 controls the central processing unit (CPU) 9004 according to the panel specifications.
08, a signal including image data is subjected to data processing, and a display panel 90040
The controller 900407 controls the Hs
It generates a sync signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and a switching signal L/R, and supplies them to the display panel 900401.

送受信回路900412では、アンテナ900428において電波として送受信される信
号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Volt
age Controlled Oscillator)、LPF(Low Pass
Filter)、カプラ、バランなどの高周波回路を含んでいてもよい。送受信回路90
0412において送受信される信号のうち音声情報を含む信号が、中央処理装置(CPU
)900408からの命令に従って、音声処理回路900411に送られる。
In the transmission/reception circuit 900412, signals transmitted and received as radio waves by the antenna 900428 are processed. Specifically, the circuit includes an isolator, a bandpass filter, a VCO (Volt
age Controlled Oscillator), LPF (Low Pass
The transmission/reception circuit 90 may include high-frequency circuits such as a filter, a coupler, and a balun.
Among the signals transmitted and received in the 0412, a signal including voice information is transmitted to the central processing unit (CPU
) 900408, the signal is sent to the audio processing circuit 900411 in accordance with an instruction from the audio processing circuit 900411.

中央処理装置(CPU)900408の命令に従って送られてきた音声情報を含む信号は
、音声処理回路900411において音声信号に復調され、スピーカ900427に送ら
れる。マイク900426から送られてきた音声信号は、音声処理回路900411にお
いて変調され、中央処理装置(CPU)900408からの命令に従って、送受信回路9
00412に送られる。
A signal including voice information transmitted in accordance with a command from the central processing unit (CPU) 900408 is demodulated into a voice signal in the voice processing circuit 900411 and transmitted to the speaker 900427. A voice signal transmitted from the microphone 900426 is modulated in the voice processing circuit 900411 and transmitted to the transmission/reception circuit 900427 in accordance with a command from the central processing unit (CPU) 900408.
Sent to 00412.

コントローラ900407、中央処理装置(CPU)900408、電源回路90041
0、音声処理回路900411、メモリ900409を、本実施形態のパッケージとして
実装することができる。
Controller 900407, central processing unit (CPU) 900408, power supply circuit 90041
0, an audio processing circuit 900411, and a memory 900409 can be implemented as a package according to this embodiment.

勿論、本実施の形態はテレビ受像機に限定されず、パーソナルコンピュータのモニタをは
じめ、鉄道の駅又は空港などにおける情報表示盤、街頭における広告表示盤など特に大面
積の表示媒体として様々な用途に適用することができる。
Of course, this embodiment is not limited to television receivers, but can be applied to a variety of uses, particularly as a large-area display medium, such as personal computer monitors, information display boards at railway stations or airports, and advertising display boards on the street.

次に、図119を参照して、携帯電話の構成例について説明する。 Next, we will explain an example of the configuration of a mobile phone with reference to Figure 119.

表示パネル900501はハウジング900530に脱着自在に組み込まれる。ハウジン
グ900530は表示パネル900501のサイズに合わせて、形状又は寸法を適宜変更
することができる。表示パネル900501を固定したハウジング900530はプリン
ト基板900531に嵌入されモジュールとして組み立てられる。
The display panel 900501 is detachably assembled in the housing 900530. The shape or dimensions of the housing 900530 can be changed as appropriate according to the size of the display panel 900501. The housing 900530 to which the display panel 900501 is fixed is fitted into a printed circuit board 900531 and assembled as a module.

表示パネル900501はFPC900513を介してプリント基板900531に接続
される。プリント基板900531には、スピーカ900532、マイクロフォン900
533、送受信回路900534、CPU、コントローラなどを含む信号処理回路900
535及びセンサ900541(力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流
量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)が形成されている
。このようなモジュールと、入力手段900536、バッテリー900537を組み合わ
せ、筐体900539に収納する。表示パネル900501の画素部は筐体900539
に形成された開口窓から視認できように配置する。
The display panel 900501 is connected to a printed circuit board 900531 via an FPC 900513. The printed circuit board 900531 is provided with a speaker 900532, a microphone 900
533, a transmission/reception circuit 900, 534, a signal processing circuit 900 including a CPU, a controller, etc.
535 and a sensor 900541 (including a function of measuring force, displacement, position, speed, acceleration, angular velocity, number of rotations, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared rays) are formed. Such a module is combined with an input means 900536 and a battery 900537 and housed in a housing 900539. The pixel portion of the display panel 900501 is housed in the housing 900539.
The sensor is positioned so that it can be seen through an opening window formed in the sensor.

表示パネル900501は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周
波数の低い駆動回路)を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路
(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのIC
チップをCOG(Chip On Glass)で表示パネル900501に実装しても
良い。あるいは、そのICチップをTAB(Tape Auto Bonding)又は
プリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示
装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることがで
きる。携帯電話機の低コスト化を図ることができる。
The display panel 900501 is configured such that a pixel portion and some of the peripheral driving circuits (a driving circuit having a low operating frequency among a plurality of driving circuits) are integrally formed on a substrate using transistors, and some of the peripheral driving circuits (a driving circuit having a high operating frequency among a plurality of driving circuits) are formed on an IC chip, and the IC
The chip may be mounted on the display panel 900501 by COG (Chip On Glass). Alternatively, the IC chip may be connected to the glass substrate by TAB (Tape Automated Bonding) or a printed circuit board. With such a configuration, the power consumption of the display device can be reduced, and the usage time of the mobile phone on a single charge can be extended. The cost of the mobile phone can be reduced.

図119に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示す
る機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示
部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア(プログラム)
によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他
の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて
様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々な
データの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じて
バイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が
発生する機能を有する。なお、図119に示した携帯電話が有する機能はこれに限定され
ず、様々な機能を有することができる。
The mobile phone shown in FIG. 119 has a function to display various information (still images, videos, text images, etc.). It has a function to display a calendar, date, time, etc. on the display unit. It has a function to operate or edit the information displayed on the display unit. Various software (programs)
It has a function to control processing by. It has a wireless communication function. It has a function to make calls to other mobile phones, landlines, or voice communication devices using the wireless communication function. It has a function to connect to various computer networks using the wireless communication function. It has a function to send or receive various data using the wireless communication function. It has a function to operate a vibrator in response to an incoming call, reception of data, or an alarm. It has a function to generate a sound in response to an incoming call, reception of data, or an alarm. Note that the functions of the mobile phone shown in FIG. 119 are not limited to these, and it may have a variety of functions.

図120で示す携帯電話機は、操作スイッチ類900604、マイクロフォン90060
5などが備えられた本体(A)900601と、表示パネル(A)900608、表示パ
ネル(B)900609、スピーカ900606、センサ900611(力、変位、位置
、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度
、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定
する機能を含むもの)、入力手段900612などが備えられた本体(B)900602
とが、蝶番900610で開閉可能に連結されている。表示パネル(A)900608と
表示パネル(B)900609は、回路基板900607と共に本体(B)900602
の筐体900603の中に収納される。表示パネル(A)900608及び表示パネル(
B)900609の画素部は筐体900603に形成された開口窓から視認できるように
配置される。
The mobile phone shown in FIG. 120 includes operation switches 900604 and a microphone 90060
5, etc., and a main body (B) 900602 equipped with a display panel (A) 900608, a display panel (B) 900609, a speaker 900606, a sensor 900611 (including a function for measuring force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared), an input means 900612, etc.
The display panel (A) 900608 and the display panel (B) 900609 are connected to each other so as to be able to open and close by a hinge 900610. The display panel (A) 900608 and the display panel (B) 900609 are connected to the main body (B) 900602 together with the circuit board 900607.
The display panel (A) 900608 and the display panel (
B) The pixel portion of 900609 is arranged so as to be visible through an opening window formed in the housing 900603.

表示パネル(A)900608と表示パネル(B)900609は、その携帯電話機90
0600の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パ
ネル(A)900608を主画面とし、表示パネル(B)900609を副画面として組
み合わせることができる。
The display panel (A) 900608 and the display panel (B) 900609 are the same as those of the mobile phone 90.
The number of pixels and other specifications can be set appropriately depending on the function of the display panel 0600. For example, the display panel (A) 900608 can be used as a main screen, and the display panel (B) 900609 can be used as a sub-screen.

本実施形態に係る携帯電話機は、その機能又は用途に応じてさまざまな態様に変容し得る
。例えば、蝶番900610の部位に撮像素子を組み込んで、カメラ付きの携帯電話機と
しても良い。操作スイッチ類900604、表示パネル(A)900608、表示パネル
(B)900609を一つの筐体内に納めた構成としても、上記した作用効果を奏するこ
とができる。表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同
様な効果を得ることができる。
The mobile phone according to this embodiment can be transformed into various forms depending on its functions or uses. For example, an imaging element may be incorporated in the hinge 900610 to make it into a mobile phone with a camera. The above-mentioned effects can be obtained even if the operation switches 900604, the display panel (A) 900608, and the display panel (B) 900609 are housed in a single housing. The same effects can be obtained even if the configuration of this embodiment is applied to an information display terminal equipped with multiple display units.

図120に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示す
る機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示
部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア(プログラム)
によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他
の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて
様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々な
データの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じて
バイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が
発生する機能を有する。なお、図120に示した携帯電話が有する機能はこれに限定され
ず、様々な機能を有することができる。
The mobile phone shown in FIG. 120 has a function to display various information (still images, videos, text images, etc.). It has a function to display a calendar, date, time, etc. on the display unit. It has a function to operate or edit the information displayed on the display unit. Various software (programs)
It has a function of controlling processing by. It has a wireless communication function. It has a function of making calls to other mobile phones, landlines, or voice communication devices using the wireless communication function. It has a function of connecting to various computer networks using the wireless communication function. It has a function of sending or receiving various data using the wireless communication function. It has a function of activating a vibrator in response to an incoming call, reception of data, or an alarm. It has a function of generating a sound in response to an incoming call, reception of data, or an alarm. Note that the functions of the mobile phone shown in FIG. 120 are not limited to these, and it may have a variety of functions.

本実施の形態の各々の図で述べた内容(一部でもよい)を様々な電子機器に適用すること
ができる。具体的には、電子機器の表示部に適用することができる。そのような電子機器
として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)
、記録媒体を備えた画像再生装置(具体的にはDigital Versatile D
isc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装
置)などが挙げられる。
The contents (or even a part of them) described in each drawing of this embodiment can be applied to various electronic devices. Specifically, it can be applied to the display unit of an electronic device. Such electronic devices include video cameras, digital cameras, goggle-type displays, navigation systems, audio playback devices (car audio, audio components, etc.), computers, game devices, and portable information terminals (mobile computers, mobile phones, portable game machines, e-books, etc.).
, an image reproducing device equipped with a recording medium (specifically, a Digital Versatile Digital
isc (a device equipped with a display capable of playing recording media such as DVDs and displaying the images).

図121(A)はディスプレイであり、筐体900711、支持台900712、表示部
900713、入力手段900714、センサ(力、変位、位置、速度、加速度、角速度
、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電
力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)9
00715、マイクロフォン900716、スピーカ900717、操作キー90071
8、LEDランプ900719等を含む。図121(A)に示すディスプレイは、様々な
情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、図1
21(A)に示すディスプレイが有する機能はこれに限定されず、様々な機能を有するこ
とができる。
FIG. 121(A) shows a display, which includes a housing 900711, a support base 900712, a display unit 900713, an input unit 900714, and a sensor (including a function for measuring force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared rays) 9
00715, microphone 900716, speaker 900717, operation key 90071
121A includes a display unit 900, 901, 902, 903, 904, 905, 910, 911, 912, 913, 914, 915, 916, 917, 918, 919, 920, 921, 922, 923, 924, 925, 926, 927, 928, 929, 930, 931, 932, 933, 934, 935, 936, 937, 938, 939, 940, 941, 942, 943, 944, 945, 946, 947, 948, 949, 950, 951, 952,
The functions of the display shown in 21(A) are not limited to those described above, and the display may have a variety of functions.

図121(B)はカメラであり、本体900731、表示部900732、受像部900
733、操作キー900734、外部接続ポート900735、シャッター900736
、入力手段900737、センサ900738(力、変位、位置、速度、加速度、角速度
、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電
力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、
マイクロフォン900739、スピーカ900740、LEDランプ900741等を含
む。図121(B)に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機
能を有する。撮影した画像(静止画、動画)を自動で補正する機能を有する。撮影した画
像を記録媒体(外部又はデジタルカメラに内臓)に保存する機能を有する。撮影した画像
を表示部に表示する機能を有する。なお、図121(B)に示すカメラが有する機能はこ
れに限定されず、様々な機能を有することができる。
FIG. 121B shows a camera, which includes a main body 900731, a display unit 900732, and an image receiving unit 900
733, operation keys 900734, external connection port 900735, shutter 900736
, input means 900737, sensor 900738 (including functions for measuring force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays),
The camera shown in FIG. 121B includes a microphone 900739, a speaker 900740, an LED lamp 900741, etc. The camera shown in FIG. 121B has a function of taking still images. It has a function of taking videos. It has a function of automatically correcting the taken images (still images, videos). It has a function of saving the taken images in a recording medium (external or built into the digital camera). It has a function of displaying the taken images on a display unit. Note that the functions of the camera shown in FIG. 121B are not limited to these, and it can have various functions.

図121(C)はコンピュータであり、本体900751、筐体900752、表示部9
00753、キーボード900754、外部接続ポート900755、ポインティングデ
バイス900756、入力手段900757、センサ(力、変位、位置、速度、加速度、
角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の)900758、マイクロフォン900759、スピーカ900760、LEDランプ
900761、リーダ/ライタ900762等を含む。図121(C)に示すコンピュー
タは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する
。様々なソフトウェア(プログラム)によって処理を制御する機能を有する。無線通信又
は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワーク
に接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有
する。なお、図121(C)に示すコンピュータが有する機能はこれに限定されず、様々
な機能を有することができる。
FIG. 121C shows a computer, which includes a main body 900751, a housing 900752, and a display unit 9
00753, keyboard 900754, external connection port 900755, pointing device 900756, input means 900757, sensor (force, displacement, position, velocity, acceleration,
121C includes a display unit 900758 (including a function for measuring angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared rays), a microphone 900759, a speaker 900760, an LED lamp 900761, a reader/writer 900762, etc. The computer shown in FIG. 121C has a function for displaying various information (still images, videos, text images, etc.) on the display unit. It has a function for controlling processing by various software (programs). It has a communication function such as wireless communication or wired communication. It has a function for connecting to various computer networks using the communication function. It has a function for transmitting or receiving various data using the communication function. Note that the functions of the computer shown in FIG. 121C are not limited to these, and it can have various functions.

図128(A)はモバイルコンピュータであり、本体901411、表示部901412
、スイッチ901413、操作キー901414、赤外線ポート901415、入力手段
901416、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液
、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度
、傾度、振動、におい又は赤外線を測定する機能を含むもの)901417、マイクロフ
ォン901418、スピーカ901419、LEDランプ901420等を含む。図12
8(A)に示すモバイルコンピュータは、様々な情報(静止画、動画、テキスト画像など
)を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー
、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア(プログラム
)によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて
様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々な
データの送信又は受信を行う機能を有する。なお、図128(A)に示すモバイルコンピ
ュータが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 128A shows a mobile computer, which includes a main body 901411 and a display unit 901412.
, a switch 901413, an operation key 901414, an infrared port 901415, an input means 901416, a sensor (including a function for measuring force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared) 901417, a microphone 901418, a speaker 901419, an LED lamp 901420, etc.
The mobile computer shown in FIG. 128(A) has a function of displaying various information (still images, videos, text images, etc.) on the display unit. The display unit has a touch panel function. The display unit has a function of displaying a calendar, date, time, etc. The display unit has a function of controlling processing using various software (programs). The mobile computer has a wireless communication function. The mobile computer has a function of connecting to various computer networks using the wireless communication function. The mobile computer has a function of transmitting or receiving various data using the wireless communication function. Note that the functions of the mobile computer shown in FIG. 128(A) are not limited to these, and the mobile computer can have a variety of functions.

図128(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)
であり、本体901431、筐体901432、表示部A901433、表示部B901
434、記録媒体(DVD等)読み込み部901435、操作キー901436、スピー
カ部901437、入力手段901438、センサ901439(力、変位、位置、速度
、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場
、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機
能を含むもの)、マイクロフォン901440、LEDランプ901441等を含む。表
示部A901433は主として画像情報を表示し、表示部B901434は主として文字
情報を表示することができる。
FIG. 128(B) shows a portable image reproducing device (for example, a DVD reproducing device) equipped with a recording medium.
A main body 901431, a housing 901432, a display unit A 901433, and a display unit B 901
434, a recording medium (DVD, etc.) reading unit 901435, operation keys 901436, a speaker unit 901437, input means 901438, a sensor 901439 (including a function for measuring force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared), a microphone 901440, an LED lamp 901441, etc. The display unit A 901433 mainly displays image information, and the display unit B 901434 mainly displays text information.

図128(C)はゴーグル型ディスプレイであり、本体901451、表示部90145
2、イヤホン901453、支持部901454、入力手段901455、センサ(力、
変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、
時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤
外線を測定する機能を含むもの)901456、マイクロフォン901457、スピーカ
901458等を含む。図128(C)に示すゴーグル型ディスプレイは、外部から取得
した画像(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、
図128(C)に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な
機能を有することができる。
FIG. 128C shows a goggle-type display, which includes a main body 901451 and a display unit 90145.
2, earphone 901453, support part 901454, input means 901455, sensor (force,
Displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound,
128(C) includes a display unit 901456 (including a function for measuring time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared rays), a microphone 901457, and a speaker 901458. The goggle-type display shown in FIG. 128(C) has a function for displaying images (still images, videos, text images, etc.) acquired from the outside on the display unit.
The functions of the goggle-type display shown in FIG. 128C are not limited to those described above, and the display can have a variety of functions.

図129(A)は携帯型遊技機であり、筐体901511、表示部901512、スピー
カ部901513、操作キー901514、記憶媒体挿入部901515、入力手段90
1516、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁
気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾
度、振動、におい又は赤外線を測定する機能を含むもの)901517、マイクロフォン
901518、LEDランプ901519等を含む。図129(A)に示す携帯型遊技機
は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能
を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図
129(A)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有する
ことができる。
FIG. 129(A) shows a portable game machine, which includes a housing 901511, a display unit 901512, a speaker unit 901513, operation keys 901514, a storage medium insertion unit 901515, and an input unit 90
1516, a sensor (including a function for measuring force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared) 901517, a microphone 901518, an LED lamp 901519, etc. The portable gaming machine shown in FIG. 129(A) has a function for reading out a program or data recorded in a recording medium and displaying it on a display unit. It has a function for sharing information by wireless communication with other portable gaming machines. Note that the functions of the portable gaming machine shown in FIG. 129(A) are not limited to these, and it can have various functions.

図129(B)はテレビ受像機能付きデジタルカメラであり、本体901531、表示部
901532、操作キー901533、スピーカ901534、シャッター901535
、受像部901536、アンテナ901537、入力手段901538、センサ(力、変
位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時
間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外
線を測定する機能を含むもの)901539、マイクロフォン901540、LEDラン
プ901541等を含む。図129(B)に示すテレビ受像機付きデジタルカメラは、静
止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正
する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又
はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから
取得した情報を表示部に表示する機能を有する。なお、図121(H)に示すテレビ受像
機付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができ
る。
FIG. 129B shows a digital camera with a television receiving function, which includes a main body 901531, a display section 901532, operation keys 901533, a speaker 901534, and a shutter 901535.
, an image receiving unit 901536, an antenna 901537, an input means 901538, a sensor (including a function for measuring force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared) 901539, a microphone 901540, an LED lamp 901541, etc. The digital camera with a television receiver shown in FIG. 129(B) has a function for taking still images. It has a function for taking videos. It has a function for automatically correcting the taken image. It has a function for acquiring various information from an antenna. It has a function for saving the taken image or the information acquired from the antenna. It has a function for displaying the taken image or the information acquired from the antenna on the display unit. Note that the functions of the digital camera with a television receiver shown in FIG. 121(H) are not limited to these, and can have various functions.

図130は携帯型遊技機であり、筐体901611、第1表示部901612、第2表示
部901613、スピーカ部901614、操作キー901615、記録媒体挿入部90
1616、入力手段901617、センサ(力、変位、位置、速度、加速度、角速度、回
転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、
放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)901
618、マイクロフォン901619、LEDランプ901620等を含む。図130に
示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示
部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を
有する。なお、図130に示す携帯型遊技機が有する機能はこれに限定されず、様々な機
能を有することができる。
FIG. 130 shows a portable gaming machine, which includes a housing 901611, a first display unit 901612, a second display unit 901613, a speaker unit 901614, operation keys 901615, a recording medium insertion unit 90
1616, Input means 901617, Sensor (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetic, temperature, chemical, sound, time, hardness, electric field, current, voltage, power,
(including functions for measuring radiation, flow rate, humidity, gradient, vibration, odor, or infrared rays) 901
130 includes a display 901-618, a microphone 901-619, and an LED lamp 901-620. The portable gaming machine shown in Fig. 130 has a function of reading out a program or data recorded on a recording medium and displaying it on a display unit. It has a function of communicating wirelessly with other portable gaming machines to share information. Note that the functions of the portable gaming machine shown in Fig. 130 are not limited to these, and the machine may have various functions.

図121(A)乃至(C)、図128(A)乃至(C)、図129(A)乃至(C)、及
び図130に示したように、電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。電子機器は、広い視野角を有する表示部を備えることができる。
As shown in Fig. 121 (A) to (C), Fig. 128 (A) to (C), Fig. 129 (A) to (C), and Fig. 130, electronic devices are characterized by having a display portion for displaying some information. The electronic devices can be provided with a display portion having a wide viewing angle.

次に、半導体装置の応用例を説明する。 Next, we will explain application examples of semiconductor devices.

図122に、半導体装置を、建造物と一体にして設けた例について示す。図122は、筐
体900810、表示部900811、操作部であるリモコン装置900812、スピー
カ部900813等を含む。半導体装置は、壁かけ型として建物と一体となっており、設
置するスペースを広く必要とすることなく設置可能である。
An example in which a semiconductor device is integrated with a building is shown in Fig. 122. Fig. 122 includes a housing 900810, a display portion 900811, a remote control device 900812 which is an operation portion, a speaker portion 900813, etc. The semiconductor device is integrated with a building as a wall-mounted type, and can be installed without requiring a large installation space.

図123に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。
表示パネル900901は、ユニットバス900902と一体に取り付けられており、入
浴者は表示パネル900901の視聴が可能になる。表示パネル900901は入浴者が
操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を
有する。
FIG. 123 shows another example in which a semiconductor device is provided inside a building as an integral part of the building.
The display panel 900901 is attached integrally to the unit bath 900902, allowing bathers to view the display panel 900901. The display panel 900901 has a function of displaying information when operated by bathers. It also has a function of being usable as advertising or entertainment means.

なお、半導体装置は、図123で示したユニットバス900902の側壁だけではなく、
様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一体にするな
どとしてもよい。このとき、表示パネル900901の形状は、鏡面又は浴槽の形状に合
わせたものとなっていてもよい。
The semiconductor device may be used not only on the side wall of the unit bath 900902 shown in FIG.
The display panel 900/901 may be installed in various locations. For example, the display panel 900/901 may be integrated into a part of a mirror surface or into the bathtub itself. In this case, the shape of the display panel 900/901 may be adapted to the shape of the mirror surface or the bathtub.

図124に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル
901002は、柱状体901001の曲面に合わせて湾曲させて取り付けられている。
なお、ここでは柱状体901001を電柱として説明する。
124 shows another example in which a semiconductor device is provided integrally with a building. A display panel 901002 is attached to a pillar 901001 while being curved to fit the curved surface of the pillar 901001.
In this description, the columnar body 901001 is assumed to be a utility pole.

図124に示す表示パネル901002は、人間の視点より高い位置に設けられている。
電柱のように屋外で繰り返し林立している建造物に表示パネル901002を設置するこ
とで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル90100
2は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えるこ
とが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。表示パネル
901002に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示
媒体として有用であるといえる。電柱に設置することで、表示パネル901002の電力
供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確
な情報を伝達する手段ともなり得る。
The display panel 901002 shown in FIG. 124 is positioned higher than the human eye position.
By installing the display panel 901002 on a structure that stands repeatedly outdoors, such as a utility pole, it is possible to advertise to an unspecified number of viewers.
Since the display panel 901002 can easily display the same image and instantly switch images by external control, it is expected to be highly effective in displaying information and advertising. By providing the display panel 901002 with a self-luminous display element, it can be said to be useful as a display medium with high visibility even at night. By installing it on a utility pole, it is easy to secure a means of supplying power to the display panel 901002. In the event of an emergency such as a disaster, it can also be a means of quickly conveying accurate information to victims.

なお、表示パネル901002としては、たとえば、フィルム状の基板に有機トランジス
タなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表
示パネルを用いることができる。
As the display panel 901002, for example, a display panel in which switching elements such as organic transistors are provided on a film-like substrate and images are displayed by driving the display elements can be used.

なお、本実施形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実
施形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
In this embodiment, a wall, a pillar, and a unit bath are taken as examples of structures, but this embodiment is not limited to these, and the semiconductor device can be installed in various structures.

次に、半導体装置を、移動体と一体にして設けた例について示す。 Next, we will show an example in which a semiconductor device is integrated with a moving object.

図125は、半導体装置を、自動車と一体にして設けた例について示した図である。表示
パネル901102は、自動車の車体901101と一体に取り付けられており、車体の
動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナ
ビゲーション機能を有していてもよい。
125 is a diagram showing an example in which a semiconductor device is integrated with an automobile. A display panel 901102 is attached integrally to a body 901101 of the automobile, and can display on demand the operation of the automobile body or information input from inside or outside the automobile. Note that a navigation function may be provided.

なお、半導体装置は、図125で示した車体901101だけではなく、様々な場所に設
置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート
、ルームミラー等と一体にしてもよい。このとき、表示パネル901102の形状は、設
置するもの形状に合わせたものとなっていてもよい。
The semiconductor device can be installed in various places, not just the vehicle body 901101 shown in Fig. 125. For example, it may be integrated with a glass window, a door, a handle, a shift lever, a seat, a rearview mirror, etc. In this case, the shape of the display panel 901102 may be adapted to the shape of the object on which it is installed.

図126は、半導体装置を、列車車両と一体にして設けた例について示した図である。 Figure 126 shows an example of a semiconductor device being integrated into a train car.

図126(a)は、列車車両のドア901201のガラスに表示パネル901202を設
けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要と
なる人件費がかからないという利点がある。表示パネル901202は、外部からの信号
により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえ
ば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることが
でき、より効果的な広告効果が期待できる。
Fig. 126(a) is a diagram showing an example in which a display panel 901202 is provided on the glass of a door 901201 of a train car. Compared to conventional paper advertisements, this has the advantage of not requiring labor costs required for switching advertisements. The display panel 901202 can instantly switch images displayed on the display unit in response to an external signal, so that, for example, the image on the display panel can be switched according to the time period when the customer demographics of passengers getting on and off the train change, and more effective advertising effects can be expected.

図126(b)は、列車車両のドア901201のガラスの他に、ガラス窓901203
、及び天井901204に表示パネル901202を設けた例について示した図である。
このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可
能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号に
より表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替
え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情報伝達が可能となる。
FIG. 126(b) shows the glass of the train car door 901201 and the glass window 901203.
901202 and a ceiling 901204.
In this way, the semiconductor device can be easily installed in places where installation was previously difficult, and therefore effective advertising effects can be obtained. The semiconductor device can instantly switch images displayed on the display unit in response to an external signal, which reduces the cost and time required for switching advertisements, and enables more flexible advertising and information transmission.

なお、半導体装置は、図126で示したドア901201、ガラス窓901203、及び
天井901204だけではなく、様々な場所に設置することができる。たとえば、つり革
、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル901202の
形状は、設置するもの形状に合わせたものとなっていてもよい。
The semiconductor device can be installed in various places, not just the door 901201, the glass window 901203, and the ceiling 901204 shown in Fig. 126. For example, it may be integrated with a hanging strap, a seat, a handrail, a floor, etc. In this case, the shape of the display panel 901202 may be adapted to the shape of the object on which it is installed.

図127は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である
FIG. 127 is a diagram showing an example in which a semiconductor device is integrated with a passenger airplane.

図127(a)は、旅客用飛行機の座席上部の天井901301に表示パネル90130
2を設けたときの、使用時の形状について示した図である。表示パネル901302は、
天井901301とヒンジ部901303を介して一体に取り付けられており、ヒンジ部
901303の伸縮により乗客は表示パネル901302の視聴が可能になる。表示パネ
ル901302は乗客が操作することで情報を表示する機能を有する。広告又は娯楽手段
として利用できる機能を有する。図127(b)に示すように、ヒンジ部を折り曲げて天
井901301に格納することにより、離着陸時の安全に配慮することができる。なお、
緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段及び誘導灯としても利
用可能である。
FIG. 127(a) shows a display panel 90130 mounted on a ceiling 901301 above the seats of a passenger airplane.
9 is a diagram showing the shape of the display panel 901302 when it is in use.
It is attached to the ceiling 901301 via a hinge section 901303, and passengers can view the display panel 901302 by expanding and contracting the hinge section 901303. The display panel 901302 has a function of displaying information when operated by passengers, and can be used as advertising or entertainment. As shown in FIG. 127(b), the hinge section can be folded and stored in the ceiling 901301, ensuring safety during takeoff and landing.
In an emergency, the display elements of the display panel can be turned on to be usable as a means of transmitting information and as an emergency exit light.

なお、半導体装置は、図127で示した天井901301だけではなく、様々な場所に設
置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしても
よい。多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。こ
のとき、表示パネル901302の形状は、設置するもの形状に合わせたものとなってい
てもよい。
The semiconductor device can be installed in various places, not just the ceiling 901301 shown in Fig. 127. For example, it may be integrated with a seat, a seat table, an armrest, a window, etc. A large display panel that can be viewed by many people at the same time may be installed on the wall of the aircraft. In this case, the shape of the display panel 901302 may be adapted to the shape of the object on which it is installed.

なお、本実施形態において、移動体としては電車車両本体、自動車車体、飛行機車体につ
いて例示したがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、
電車(モノレール、鉄道等を含む)、船舶等、様々なものに設置することができる。半導
体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替え
ることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定多
数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可
能となる。
In this embodiment, the moving body is exemplified by a train car body, an automobile body, and an airplane body, but is not limited thereto.
The semiconductor device can be installed in various things such as trains (including monorails, railways, etc.), ships, etc. Since the semiconductor device can instantly switch the display on the display panel inside the moving body by an external signal, by installing the semiconductor device in the moving body, the moving body can be used for purposes such as an advertising display board targeting an unspecified number of customers, an information display board in the event of a disaster, etc.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In this embodiment, various figures have been used to describe the present invention.
(or a part of) the contents described in another figure (or a part of)
Furthermore, in the figures described above, by combining each part with another part, more figures can be constructed.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the contents (or even a part of them) described in each figure of this embodiment can be freely applied, combined, or replaced with the contents (or even a part of them) described in the figures of other embodiments. Furthermore, by combining each part of the figures of this embodiment with parts of other embodiments, even more figures can be configured.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, this embodiment is an example of a case where the contents (or a part thereof) described in the other embodiments are embodied, a slightly modified example, a partially changed example, an improved example,
The following describes an example of a detailed description, an example of an application, an example of a related part, etc. Therefore, the contents described in the other embodiments can be freely applied to, combined with, or substituted for this embodiment.

100 画素
101 スイッチ
102 スイッチ
103 液晶素子
103 電位V
104 液晶素子
105 液晶素子
106 容量素子
107 容量素子
108 配線
109 配線
110 配線
111 共通電極
150 画素
151 スイッチ
152 スイッチ
153 液晶素子
154 液晶素子
155 液晶素子
156 容量素子
157 容量素子
158 配線
159 配線
160 配線
161 容量素子
200 画素
201 スイッチ
202 スイッチ
203 スイッチ
203 トランジスタ
204 液晶素子
205 液晶素子
206 液晶素子
207 容量素子
208 容量素子
209 配線
210 配線
211 配線
253 トランジスタ
260 配線
261 配線
262 配線
301 スイッチ
302 スイッチ
303 トランジスタ
309 配線
310 配線
313 配線
353 トランジスタ
356 液晶素子
359 容量素子
364 配線
400 画素
401 スイッチ
402 スイッチ
403 液晶素子
404 液晶素子
405 液晶素子
406 容量素子
407 容量素子
408 容量素子
409 容量素子
410 配線
411 配線
412 配線
413 配線
414 配線
415 配線
416 共通電極
417 容量素子
450 画素
451 スイッチ
452 スイッチ
453 液晶素子
454 液晶素子
455 液晶素子
456 容量素子
457 容量素子
458 配線
459 配線
460 配線
461 共通電極
463 容量線
465 容量線
500 画素
501 スイッチ
502 スイッチ
503 液晶素子
504 液晶素子
505 液晶素子
506 液晶素子
507 容量素子
508 容量素子
509 容量素子
510 配線
511 配線
512 配線
550 画素
551 スイッチ
552 スイッチ
553 スイッチ
554 液晶素子
555 液晶素子
556 液晶素子
557 液晶素子
558 容量素子
559 容量素子
560 配線
561 配線
562 配線
563 配線
565 容量素子
566 容量素子
572 容量素子
584 容量素子
600 画素
601 スイッチ
602 スイッチ
603 液晶素子
604 液晶素子
605 液晶素子
606 分圧素子
607 分圧素子
608 配線
609 配線
610 配線
650 画素
651 スイッチ
652 スイッチ
653 液晶素子
654 液晶素子
655 液晶素子
656 分圧素子
657 分圧素子
658 スイッチ
659 スイッチ
660 配線
661 配線
662 配線
700 画素
701 スイッチ
702 スイッチ
703 液晶素子
704 液晶素子
705 液晶素子
706 トランジスタ
707 トランジスタ
708 配線
709 配線
710 配線
750 画素
751 スイッチ
752 スイッチ
753 液晶素子
754 液晶素子
755 液晶素子
756 トランジスタ
757 トランジスタ
758 配線
759 配線
760 配線
761 配線
762 容量素子
763 容量素子
764 容量素子
800 画素
801 スイッチ
802 スイッチ
803 トランジスタ
803 液晶素子
804 トランジスタ
804 液晶素子
805 液晶素子
806 液晶素子
807 液晶素子
808 配線
809 配線
810 配線
811 配線
850 画素
851 スイッチ
852 スイッチ
853 液晶素子
854 液晶素子
855 液晶素子
856 トランジスタ
857 トランジスタ
858 配線
859 配線
860 配線
861 容量素子
900 画素
901 スイッチ
902 スイッチ
903 液晶素子
904 液晶素子
905 液晶素子
906 液晶素子
907 トランジスタ
908 トランジスタ
909 トランジスタ
910 配線
911 配線
912 配線
101N スイッチ
101P スイッチ
102N スイッチ
102P スイッチ
105a 液晶素子
105b 液晶素子
151N スイッチ
152N スイッチ
1911 信号線駆動回路
1912 走査線駆動回路
1913 画素部
1914 画素
201N スイッチ
202N スイッチ
211A 配線
251N スイッチ
252N スイッチ
301N スイッチ
302N スイッチ
401N スイッチ
402N スイッチ
451N スイッチ
452N スイッチ
501N スイッチ
502N スイッチ
551N スイッチ
552N スイッチ
601N スイッチ
602N スイッチ
651N スイッチ
652N スイッチ
701N スイッチ
702N スイッチ
751N スイッチ
752N スイッチ
801N スイッチ
802N スイッチ
851N スイッチ
852N スイッチ
901N スイッチ
902N スイッチ
107320 FPC
107321 ICチップ
170100 基板
170101 画素部
170102 画素
170103 走査線側入力端子
170104 信号線側入力端子
170105 走査線駆動回路
170106 信号線駆動回路
170200 FPC
170201 ICチップ
170300 基板
170301 画素部
170303 信号線駆動回路
170310 基板
170320 FPC
170321 シール材
170401 ICチップ
170302a 走査線駆動回路
170302b 走査線駆動回路
170501a ICチップ
170501b ICチップ
180100 表示装置
180101 画素部
180102 画素
180103 信号線駆動回路
180104 走査線駆動回路
180701 画像
180702 画像
180703 画像
180704 画像
180705 画像
180711 画像
180712 画像
180713 画像
180714 画像
180715 画像
180716 画像
180717 画像
180721 画像
180722 画像
180723 画像
180724 画像
180725 画像
180801 画像
180802 画像
180803 画像
180804 領域
180805 領域
180806 領域
180811 画像
180812 画像
180813 画像
180814 領域
180815 領域
180816 領域
180821 画像
180822 画像
180823 画像
180824 領域
180825 領域
180826 領域
180831 画像
180832 画像
180833 画像
180834 領域
180835 領域
180836 領域
180841 領域
180842 点
180901 画像
180902 画像
180903 画像
180904 領域
180905 領域
180906 領域
180907 範囲
180908 範囲
180909 ベクトル
180910 変位ベクトル
180911 画像
180912 画像
180913 画像
180914 画像
180915 領域
180916 領域
180917 領域
180918 領域
180919 範囲
180920 範囲
180921 動きベクトル
180922 変位ベクトル
180923 変位ベクトル
181000 外部画像信号
181001 水平同期信号
181002 垂直同期信号
181003 画像信号
181004 ソーススタートパルス
181005 ソースクロック
181006 ゲートスタートパルス
181007 ゲートクロック
181008 周波数制御信号
181011 制御回路
181012 ソースドライバ
181013 ゲートドライバ
181014 表示領域
181015 画像処理回路
181016 タイミング発生回路
181020 検出回路
181021 第1のメモリ
181022 第2のメモリ
181023 第3のメモリ
181023 画像信号
181024 輝度制御回路
181025 高速処理回路
181026 メモリ
20101 バックライトユニット
20102 拡散板
20103 導光板
20104 反射板
20105 ランプリフレクタ
20106 光源
20107 液晶パネル
20201 バックライトユニット
20202 ランプリフレクタ
20203 冷陰極管
20211 バックライトユニット
20212 ランプリフレクタ
20213 発光ダイオード(LED)
20213W 発光ダイオード
20221 バックライトユニット
20222 ランプリフレクタ
20223 発光ダイオード(LED)
20224 発光ダイオード(LED)
20225 発光ダイオード(LED)
20231 バックライトユニット
20232 ランプリフレクタ
20233 発光ダイオード(LED)
20234 発光ダイオード(LED)
20235 発光ダイオード(LED)
20300 偏光フィルム
20301 保護フィルム
20302 基板フィルム
20303 PVA偏光フィルム
20304 基板フィルム
20305 粘着剤層
20306 離型フィルム
20401 映像信号
20402 制御回路
20403 信号線駆動回路
20404 走査線駆動回路
20405 画素部
20406 照明手段
20407 電源
20408 駆動回路部
20410 走査線
20412 信号線
20431 シフトレジスタ
20432 ラッチ
20433 ラッチ
20434 レベルシフタ
20435 バッファ
20441 シフトレジスタ
20442 レベルシフタ
20443 バッファ
20500 バックライトユニット
20501 拡散板
20502 遮光板
20503 ランプリフレクタ
20504 光源
20505 液晶パネル
20510 バックライトユニット
20511 拡散板
20512 遮光板
20513 ランプリフレクタ
20514 光源
20515 液晶パネル
20514a 光源(R)
20514b 光源(G)
20514c 光源(B)
40100 画素
40101 トランジスタ
40102 液晶素子
40103 容量素子
40104 配線
40105 配線
40106 配線
40107 対向電極
40110 画素
40111 トランジスタ
40112 液晶素子
40113 容量素子
40114 配線
40115 配線
40116 配線
40200 画素(画素
40200 画素
40201 トランジスタ
40202 液晶素子
40203 容量素子
40204 配線
40205 配線
40206 配線
40207 対向電極
40210 画素
40211 トランジスタ
40212 液晶素子
40213 容量素子
40214 配線
40215 配線
40216 配線
40217 対向電極
40300 サブ画素
40301 トランジスタ
40302 液晶素子
40303 容量素子
40304 配線
40305 配線
40306 配線
40307 対向電極
40310 サブ画素
40311 トランジスタ
40312 液晶素子
40313 容量素子
40315 配線
40316 配線
40317 対向電極
40320 画素
50100 液晶層
50101 基板
50102 基板
50103 偏光板
50104 偏光板
50105 電極
50106 電極
50200 液晶層
50201 基板
50202 基板
50203 偏光板
50204 偏光板
50205 電極
50206 電極
50210 液晶層
50211 基板
50212 基板
50213 偏光板
50214 偏光板
50215 電極
50216 電極
50300 液晶層
50301 基板
50302 基板
50303 偏光板
50304 偏光板
50305 電極
50306 電極
50310 液晶層
50311 基板
50312 基板
50313 偏光板
50314 偏光板
50315 電極
50316 電極
50400 液晶層
50401 基板
50402 基板
50403 偏光板
50404 偏光板
50405 電極
50406 電極
50410 液晶層
50411 基板
50412 基板
50413 偏光板
50414 偏光板
50415 電極
50416 電極
50417 絶縁膜
50501 画素電極
50503 突起物
50601 画素電極
50602 画素電極
50611 画素電極
50612 画素電極
50631 画素電極
50632 画素電極
50641 画素電極
50642 画素電極
50701 画素電極
50702 画素電極
50711 画素電極
50712 画素電極
50731 画素電極
50732 画素電極
50741 画素電極
50742 画素電極
502117 突起物
502118 突起物
10101 基板
10102 絶縁膜
10103 導電層
10104 絶縁膜
10105 半導体層
10106 半導体層
10107 導電層
10108 絶縁膜
10109 導電層
10110 配向膜
10112 配向膜
10113 導電層
10114 遮光膜
10115 カラーフィルタ
10116 基板
10117 スペーサ
10118 液晶分子
10201 基板
10202 絶縁膜
10203 導電層
10204 絶縁膜
10205 半導体層
10206 半導体層
10207 導電層
10208 絶縁膜
10209 導電層
10210 配向膜
10212 配向膜
10213 導電層
10214 遮光膜
10215 カラーフィルタ
10216 基板
10217 スペーサ
10218 液晶分子
10219 配向制御用突起
10231 基板
10232 絶縁膜
10233 導電層
10234 絶縁膜
10235 半導体層
10236 半導体層
10237 導電層
10238 絶縁膜
10239 導電層
10240 配向膜
10242 配向膜
10243 導電層
10244 遮光膜
10245 カラーフィルタ
10246 基板
10247 スペーサ
10248 液晶分子
10249 部
10301 基板
10302 絶縁膜
10303 導電層
10304 絶縁膜
10305 半導体層
10306 半導体層
10307 導電層
10308 絶縁膜
10309 導電層
10310 配向膜
10312 配向膜
10314 遮光膜
10315 カラーフィルタ
10316 基板
10317 スペーサ
10318 液晶分子
10331 基板
10332 絶縁膜
10333 導電層
10334 絶縁膜
10335 半導体層
10336 半導体層
10337 導電層
10338 絶縁膜
10339 導電層
10340 配向膜
10342 配向膜
10343 導電層
10344 遮光膜
10345 カラーフィルタ
10346 基板
10347 スペーサ
10348 液晶分子
10349 絶縁膜
10401 走査線
10402 映像信号線
10403 容量線
10404 トランジスタ
10405 画素電極
10406 画素容量
10501 走査線
10502 映像信号線
10503 容量線
10504 トランジスタ
10505 画素電極
10506 画素容量
10507 配向制御用突起
10511 走査線
10512 映像信号線
10513 容量線
10514 トランジスタ
10515 画素電極
10516 画素容量
10517 部
10601 走査線
10602 映像信号線
10603 共通電極
10604 トランジスタ
10605 画素電極
10611 走査線
10612 映像信号線
10613 共通電極
10614 トランジスタ
10615 画素電極
106013 共通電極
70101 基板
70102 配向膜
70103 ローラ
70104 ラビング用ローラ
70105 シール材
70106 スペーサ
70107 基板
70108 配向膜
70109 液晶
70110 樹脂
70113 液晶注入口
70301 基板
70302 配向膜
70303 ローラ
70304 ラビング用ローラ
70305 シール材
70306 スペーサ
70307 基板
70308 配向膜
70309 液晶
80300 画素
80301 スイッチング用トランジスタ
80302 駆動用トランジスタ
80303 容量素子
80304 発光素子
80305 信号線
80306 走査線
80307 電源線
80308 共通電極
80309 整流素子
80400 画素
80401 スイッチング用トランジスタ
80402 駆動用トランジスタ
80403 容量素子
80404 発光素子
80405 信号線
80406 走査線
80407 電源線
80408 共通電極
80409 整流素子
80410 走査線
80500 画素
80501 スイッチング用トランジスタ
80502 駆動用トランジスタ
80503 容量素子
80504 発光素子
80505 信号線
80506 走査線
80507 電源線
80508 共通電極
80509 消去用トランジスタ
80510 走査線
80600 駆動用トランジスタ
80601 スイッチ
80602 スイッチ
80603 スイッチ
80604 容量素子
80605 容量素子
80611 信号線
80612 電源線
80613 走査線
80614 走査線
80620 発光素子
80621 共通電極
80700 駆動用トランジスタ
80701 スイッチ
80702 スイッチ
80703 スイッチ
80704 容量素子
80711 信号線
80712 電源線
80713 走査線
80714 走査線
80730 発光素子
80731 共通電極
80734 走査線
70101 基板
70102 配向膜
70103 ローラ
70104 ラビング用ローラ
70105 シール材
70106 スペーサ
70107 基板
70108 配向膜
70109 液晶
70110 樹脂
70113 液晶注入口
70301 基板
70302 配向膜
70303 ローラ
70304 ラビング用ローラ
70305 シール材
70306 スペーサ
70307 基板
70308 配向膜
70309 液晶
80300 画素
80301 スイッチング用トランジスタ
80302 駆動用トランジスタ
80303 容量素子
80304 発光素子
80305 信号線
80306 走査線
80307 電源線
80308 共通電極
80309 整流素子
80400 画素
80401 スイッチング用トランジスタ
80402 駆動用トランジスタ
80403 容量素子
80404 発光素子
80405 信号線
80406 走査線
80407 電源線
80408 共通電極
80409 整流素子
80410 走査線
80500 画素
80501 スイッチング用トランジスタ
80502 駆動用トランジスタ
80503 容量素子
80504 発光素子
80505 信号線
80506 走査線
80507 電源線
80508 共通電極
80509 消去用トランジスタ
80510 走査線
80600 駆動用トランジスタ
80601 スイッチ
80602 スイッチ
80603 スイッチ
80604 容量素子
80605 容量素子
80611 信号線
80612 電源線
80613 走査線
80614 走査線
80620 発光素子
80621 共通電極
80700 駆動用トランジスタ
80701 スイッチ
80702 スイッチ
80703 スイッチ
80704 容量素子
80711 信号線
80712 電源線
80713 走査線
80714 走査線
80730 発光素子
80731 共通電極
80734 走査線
60105 トランジスタ
60106 配線
60107 配線
60108 トランジスタ
60111 配線
60112 対向電極
60113 コンデンサ
60115 画素電極
60116 隔壁
60117 有機導電体膜
60118 有機薄膜
60119 基板
60200 基板
60201 配線
60202 配線
60203 配線
60204 配線
60205 トランジスタ
60206 トランジスタ
60207 トランジスタ
60208 画素電極
60211 隔壁
60212 有機導電体膜
60213 有機薄膜
60214 対向電極
60300 基板
60301 配線
60302 配線
60303 配線
60304 配線
60305 トランジスタ
60306 トランジスタ
60307 トランジスタ
60308 トランジスタ
60309 画素電極
60311 配線
60312 配線
60321 隔壁
60322 有機導電体膜
60323 有機薄膜
60324 対向電極
190101 陽極
190102 陰極
190103 正孔輸送領域
190104 電子輸送領域
190105 混合領域
190106 領域
190107 領域
190108 領域
190109 領域
190260 搬送室
190261 搬送室
190262 ロード室
190263 アンロード室
190264 中間処理室
190265 封止処理室
190266 搬送手段
190267 搬送手段
190268 加熱処理室
190269 成膜処理室
190270 成膜処理室
190271 成膜室
190272 プラズマ処理室
190273 成膜処理室
190274 成膜処理室
190276 成膜処理室
190380 蒸発源ホルダ
190381 蒸発源
190382 距離センサー
190383 多関節アーム
190384 材料供給管
190386 基板ステージ
190387 基板チャック
190388 マスクチャック
190389 基板
190390 シャドーマスク
190391 天板
190392 底板
190277a ゲートバルブ
190381a 蒸発源
190381b 蒸発源
190381c 蒸発源
190385a 材料供給源
190385b 材料供給源
190385c 材料供給源
120100 電極層
120102 電界発光層
120103 電極層
120104 絶縁膜
120105 絶縁膜
120106 絶縁膜
120200 電極層
120201 発光材料
120202 電界発光層
120203 電極層
120204 絶縁膜
120205 絶縁膜
120206 絶縁膜
130100 背面投影型表示装置
130101 スクリーンパネル
130102 スピーカ
130104 操作スイッチ類
130110 筐体
130111 プロジェクタユニット
130112 ミラー
130200 前面投影型表示装置
130201 投射光学系
130301 光源ユニット
130302 光源ランプ
130303 光源光学系
130304 変調ユニット
130305 ダイクロイックミラー
130306 全反射ミラー
130308 表示パネル
130309 プリズム
130310 投射光学系
130400 変調ユニット
130401 ダイクロイックミラー
130402 ダイクロイックミラー
130403 全反射ミラー
130404 偏光ビームスプリッタ
130405 偏光ビームスプリッタ
130406 偏光ビームスプリッタ
130407 反射型表示パネル
130411 投射光学系
130501 ダイクロイックミラー
130502 ダイクロイックミラー
130503 赤色光用ダイクロイックミラー
130504 位相差板
130505 カラーフィルター板
130506 マイクロレンズアレイ
130507 表示パネル
130508 表示パネル
130509 表示パネル
130511 投射光学系
900101 表示パネル
900102 画素部
900103 走査線駆動回路
900104 信号線駆動回路
900111 回路基板
900112 コントロール回路
900113 信号分割回路
900114 接続配線
900201 チューナ
900202 映像信号増幅回路
900203 映像信号処理回路
900205 音声信号増幅回路
900206 音声信号処理回路
900207 スピーカ
900208 制御回路
900209 入力部
900212 コントロール回路
900213 信号分割回路
900301 筐体
900302 表示画面
900303 スピーカ
900304 操作スイッチ
900305 入力手段
900306 センサ
900307 マイクロフォン
900310 充電器
900312 筐体
900313 表示部
900316 操作キー
900317 スピーカ部
900318 入力手段
900319 )
900320 マクロフォン
900401 表示パネル
900402 プリント配線基板
900403 画素部
900404 走査線駆動回路
900405 走査線駆動回路
900406 信号線駆動回路
900407 コントローラ
900408 中央処理装置(CPU)
900409 メモリ
900410 電源回路
900411 音声処理回路
900412 送受信回路
900413 フレキシブル配線基板(FPC)
900414 インターフェース(I/F)部
900415 アンテナ用ポート
900416 VRAM
900417 DRAM
900418 フラッシュメモリ
900419 インターフェース(I/F)部
900420 制御信号生成回路
900421 デコーダ
900421 一方デコーダ
900422 レジスタ
900423 演算回路
900424 RAM
900425 入力手段
900426 マイク
900427 スピーカ
900428 アンテナ
900501 表示パネル
900513 FPC
900530 ハウジング
900531 プリント基板
900532 スピーカ
900533 マイクロフォン
900534 送受信回路
900535 信号処理回路
900536 入力手段
900537 バッテリー
900539 筐体
900541 センサ
900600 携帯電話機
900601 本体(A)
900602 本体(B)
900603 筐体
900604 操作スイッチ類
900605 マイクロフォン
900606 スピーカ
900607 回路基板
900608 表示パネル(A)
900609 表示パネル(B)
900610 蝶番
900611 センサ
900612 入力手段
900711 筐体
900712 支持台
900713 表示部
900714 入力手段
900715 )
900716 マイクロフォン
900717 スピーカ
900718 操作キー
900719 LEDランプ
900731 本体
900732 表示部
900733 受像部
900734 操作キー
900735 外部接続ポート
900736 シャッター
900737 入力手段
900738 センサ
900739 マイクロフォン
900740 スピーカ
900741 LEDランプ
900751 本体
900752 筐体
900753 表示部
900754 キーボード
900755 外部接続ポート
900756 ポインティングデバイス
900757 入力手段
900758 )
900759 マイクロフォン
900760 スピーカ
900761 LEDランプ
900762 リーダ/ライタ
900810 筐体
900811 表示部
900812 リモコン装置
900813 スピーカ部
900901 表示パネル
900902 ユニットバス
901001 柱状体
901002 表示パネル
901101 車体
901102 表示パネル
901201 ドア
901202 表示パネル
901203 ガラス窓
901204 天井
901301 天井
901302 表示パネル
901303 ヒンジ部
901411 本体
901412 表示部
901413 スイッチ
901414 操作キー
901415 赤外線ポート
901416 入力手段
901417 )
901418 マイクロフォン
901419 スピーカ
901420 LEDランプ
901431 本体
901432 筐体
901433 表示部A
901434 表示部B
901435 部
901436 操作キー
901437 スピーカ部
901438 入力手段
901439 )
901440 マイクロフォン
901441 LEDランプ
901451 本体
901452 表示部
901453 イヤホン
901454 支持部
901455 入力手段
901456 )
901457 マイクロフォン
901458 スピーカ
901511 筐体
901512 表示部
901513 スピーカ部
901514 操作キー
901515 記憶媒体挿入部
901516 入力手段
901517 )
901518 マイクロフォン
901519 LEDランプ
901531 本体
901532 表示部
901533 操作キー
901534 スピーカ
901535 シャッター
901536 受像部
901537 アンテナ
901538 入力手段
901539 センサ
901540 マイクロフォン
901541 LEDランプ
901611 筐体
901612 表示部
901613 表示部
901614 スピーカ部
901615 操作キー
901616 記録媒体挿入部
901617 入力手段
901618 )
901619 マイクロフォン
901620 LEDランプ
100 Pixel 101 Switch 102 Switch 103 Liquid crystal element 103 Potential V
104 Liquid crystal element 105 Liquid crystal element 106 Capacitor 107 Capacitor 108 Wiring 109 Wiring 110 Wiring 111 Common electrode 150 Pixel 151 Switch 152 Switch 153 Liquid crystal element 154 Liquid crystal element 155 Liquid crystal element 156 Capacitor 157 Capacitor 158 Wiring 159 Wiring 160 Wiring 161 Capacitor 200 Pixel 201 Switch 202 Switch 203 Switch 203 Transistor 204 Liquid crystal element 205 Liquid crystal element 206 Liquid crystal element 207 Capacitor 208 Capacitor 209 Wiring 210 Wiring 211 Wiring 253 Transistor 260 Wiring 261 Wiring 262 Wiring 301 Switch 302 Switch 303 Transistor 309 Wiring 310 Wiring 313 Wiring 353 Transistor 356 Liquid crystal element 359 Capacitor 364 Wiring 400 Pixel 401 Switch 402 Switch 403 Liquid crystal element 404 Liquid crystal element 405 Liquid crystal element 406 Capacitor 407 Capacitor 408 Capacitor 409 Capacitor 410 Wiring 411 Wiring 412 Wiring 413 Wiring 414 Wiring 415 Wiring 416 Common electrode 417 Capacitor 450 Pixel 451 Switch 452 Switch 453 Liquid crystal element 454 Liquid crystal element 455 Liquid crystal element 456 Capacitor 457 Capacitor 458 Wiring 459 Wiring 460 Wiring 461 Common electrode 463 Capacitor line 465 Capacitor line 500 Pixel 501 Switch 502 Switch 503 Liquid crystal element 504 Liquid crystal element 505 Liquid crystal element 506 Liquid crystal element 507 Capacitor 508 Capacitor 509 Capacitor 510 Wiring 511 Wiring 512 Wiring 550 Pixel 551 Switch 552 Switch 553 Switch 554 Liquid crystal element 555 Liquid crystal element 556 Liquid crystal element 557 Liquid crystal element 558 Capacitor 559 Capacitor 560 Wiring 561 Wiring 562 Wiring 563 Wiring 565 Capacitor 566 Capacitor 572 Capacitor 584 Capacitor 600 Pixel 601 Switch 602 Switch 603 Liquid crystal element 604 Liquid crystal element 605 Liquid crystal element 606 Voltage dividing element 607 Voltage dividing element 608 Wiring 609 Wiring 610 Wiring 650 Pixel 651 Switch 652 Switch 653 Liquid crystal element 654 Liquid crystal element 655 Liquid crystal element 656 Voltage dividing element 657 Voltage dividing element 658 Switch 659 Switch 660 Wiring 661 Wiring 662 Wiring 700 Pixel 701 Switch 702 Switch 703 Liquid crystal element 704 Liquid crystal element 705 Liquid crystal element 706 Transistor 707 Transistor 708 Wiring 709 Wiring 710 Wiring 750 Pixel 751 Switch 752 Switch 753 Liquid crystal element 754 Liquid crystal element 755 Liquid crystal element 756 Transistor 757 Transistor 758 Wiring 759 Wiring 760 Wiring 761 Wiring 762 Capacitor 763 Capacitor 764 Capacitor 800 Pixel 801 Switch 802 Switch 803 Transistor 803 Liquid crystal element 804 Transistor 804 Liquid crystal element 805 Liquid crystal element 806 Liquid crystal element 807 Liquid crystal element 808 Wiring 809 Wiring 810 Wiring 811 Wiring 850 Pixel 851 Switch 852 Switch 853 Liquid crystal element 854 Liquid crystal element 855 Liquid crystal element 856 Transistor 857 Transistor 858 Wiring 859 Wiring 860 Wiring 861 Capacitor 900 Pixel 901 Switch 902 Switch 903 Liquid crystal element 904 Liquid crystal element 905 Liquid crystal element 906 Liquid crystal element 907 Transistor 908 Transistor 909 Transistor 910 Wiring 911 Wiring 912 Wiring 101N Switch 101P Switch 102N Switch 102P Switch 105a Liquid crystal element 105b Liquid crystal element 151N Switch 152N Switch 1911 Signal line driver circuit 1912 Scanning line driver circuit 1913 Pixel portion 1914 Pixel 201N Switch 202N Switch 211A Wiring 251N Switch 252N Switch 301N Switch 302N Switch 401N Switch 402N Switch 451N Switch 452N Switch 501N Switch 502N Switch 551N Switch 552N Switch 601N Switch 602N Switch 651N Switch 652N Switch 701N Switch 702N Switch 751N Switch 752N Switch 801N Switch 802N Switch 851N Switch 852N Switch 901N Switch 902N Switch 107320 FPC
107321 IC chip 170100 Substrate 170101 Pixel portion 170102 Pixel 170103 Scanning line side input terminal 170104 Signal line side input terminal 170105 Scanning line driving circuit 170106 Signal line driving circuit 170200 FPC
170201 IC chip 170300 Substrate 170301 Pixel section 170303 Signal line driver circuit 170310 Substrate 170320 FPC
170321 Sealing material 170401 IC chip 170302a Scanning line driver circuit 170302b Scanning line driver circuit 170501a IC chip 170501b IC chip 180100 Display device 180101 Pixel portion 180102 Pixel 180103 Signal line driver circuit 180104 Scanning line driver circuit 180701 Image 180702 Image 180703 Image 180704 Image 180705 Image 180711 Image 180712 Image 180713 Image 180714 Image 180715 Image 180716 Image 180717 Image 180721 Image 180722 Image 180723 Image 180724 Image 180725 Image 180801 Image 180802 Image 180803 Image 180804 Region 180805 Region 180806 Region 180811 Image 180812 Image 180813 Image 180814 Region 180815 Region 180816 Region 180821 Image 180822 Image 180823 Image 180824 Region 180825 Region 180826 Region 180831 Image 180832 Image 180833 Image 180834 Region 180835 Region 180836 Region 180841 Region 180842 Point 180901 Image 180902 Image 180903 Image 180904 Region 180905 Region 180906 Region 180907 Range 180908 Range 180909 Vector 180910 Displacement vector 180911 Image 180912 Image 180913 Image 180914 Image 180915 Region 180916 Region 180917 Region 180918 Region 180919 Range 180920 Range 180921 Motion vector 180922 Displacement vector 180923 Displacement vector 181000 External image signal 181001 Horizontal sync signal 181002 Vertical sync signal 181003 Image signal 181004 Source start pulse 181005 Source clock 181006 Gate start pulse 181007 Gate clock 181008 Frequency control signal 181011 Control circuit 181012 Source driver 181013 Gate driver 181014 Display area 181015 Image processing circuit 181016 Timing generation circuit 181020 Detection circuit 181021 First memory 181022 Second memory 181023 Third memory 181023 Image signal 181024 Brightness control circuit 181025 High speed processing circuit 181026 Memory 20101 Backlight unit 20102 Diffusion plate 20103 Light guide plate 20104 Reflection plate 20105 Lamp reflector 20106 Light source 20107 Liquid crystal panel 20201 Backlight unit 20202 Lamp reflector 20203 Cold cathode fluorescent tube 20211 Backlight unit 20212 Lamp reflector 20213 Light emitting diode (LED)
20213W Light emitting diode 20221 Backlight unit 20222 Lamp reflector 20223 Light emitting diode (LED)
20224 Light Emitting Diode (LED)
20225 Light Emitting Diode (LED)
20231 Backlight unit 20232 Lamp reflector 20233 Light emitting diode (LED)
20234 Light Emitting Diode (LED)
20235 Light Emitting Diode (LED)
20300 Polarizing film 20301 Protective film 20302 Substrate film 20303 PVA polarizing film 20304 Substrate film 20305 Adhesive layer 20306 Release film 20401 Video signal 20402 Control circuit 20403 Signal line driver circuit 20404 Scanning line driver circuit 20405 Pixel section 20406 Illumination means 20407 Power supply 20408 Driver circuit section 20410 Scanning line 20412 Signal line 20431 Shift register 20432 Latch 20433 Latch 20434 Level shifter 20435 Buffer 20441 Shift register 20442 Level shifter 20443 Buffer 20500 Backlight unit 20501 Diffusion plate 20502 Light shielding plate 20503 Lamp reflector 20504 Light source 20505 Liquid crystal panel 20510 Backlight unit 20511 Diffusion plate 20512 Light shielding plate 20513 Lamp reflector 20514 Light source 20515 Liquid crystal panel 20514a Light source (R)
20514b Light source (G)
20514c Light source (B)
40100 Pixel 40101 Transistor 40102 Liquid crystal element 40103 Capacitive element 40104 Wiring 40105 Wiring 40106 Wiring 40107 Counter electrode 40110 Pixel 40111 Transistor 40112 Liquid crystal element 40113 Capacitive element 40114 Wiring 40115 Wiring 40116 Wiring 40200 Pixel (Pixel 40200 Pixel 40201 Transistor 40202 Liquid crystal element 40203 Capacitive element 40204 Wiring 40205 Wiring 40206 Wiring 40207 Counter electrode 40210 Pixel 40211 Transistor 40212 Liquid crystal element 40213 Capacitive element 40214 Wiring 40215 Wiring 40216 Wiring 40217 Counter electrode 40300 Subpixel 40301 Transistor 40302 Liquid crystal element 40303 Capacitive element 40304 Wiring 40305 Wiring 40306 Wiring 40307 Counter electrode 40310 Subpixel 40311 Transistor 40312 Liquid crystal element 40313 Capacitive element 40315 Wiring 40316 Wiring 40317 Counter electrode 40320 Pixel 50100 Liquid crystal layer 50101 Substrate 50102 Substrate 50103 Polarizing plate 50104 Polarizing plate 50105 Electrode 50106 Electrode 50200 Liquid crystal layer 50201 Substrate 50202 Substrate 50203 Polarizing plate 50204 Polarizing plate 50205 Electrode 50206 Electrode 50210 Liquid crystal layer 50211 Substrate 50212 Substrate 50213 Polarizing plate 50214 Polarizing plate 50215 Electrode 50216 Electrode 50300 Liquid crystal layer 50301 Substrate 50302 Substrate 50303 Polarizing plate 50304 Polarizing plate 50305 Electrode 50306 Electrode 50310 Liquid crystal layer 50311 Substrate 50312 Substrate 50313 Polarizing plate 50314 Polarizing plate 50315 Electrode 50316 Electrode 50400 Liquid crystal layer 50401 Substrate 50402 Substrate 50403 Polarizing plate 50404 Polarizing plate 50405 Electrode 50406 Electrode 50410 Liquid crystal layer 50411 Substrate 50412 Substrate 50413 Polarizing plate 50414 Polarizing plate 50415 Electrode 50416 Electrode 50417 Insulating film 50501 Pixel electrode 50503, protrusion 50601, pixel electrode 50602, pixel electrode 50611, pixel electrode 50612, pixel electrode 50631, pixel electrode 50632, pixel electrode 50641, pixel electrode 50642, pixel electrode 50701, pixel electrode 50702, pixel electrode 50711, pixel electrode 50712, pixel electrode 50731, pixel electrode 50732, pixel electrode 50741, pixel electrode 50742, pixel electrode 502117, protrusion 502118, protrusion 10101, substrate 10102, insulating film 10103, conductive layer 10104, insulating film 10105, semiconductor layer 10106, semiconductor layer 10107, conductive layer 10108, insulating film 10109, conductive layer 10110, alignment film 10112, alignment film 10113 Conductive layer 10114 Light-shielding film 10115 Color filter 10116 Substrate 10117 Spacer 10118 Liquid crystal molecule 10201 Substrate 10202 Insulating film 10203 Conductive layer 10204 Insulating film 10205 Semiconductor layer 10206 Semiconductor layer 10207 Conductive layer 10208 Insulating film 10209 Conductive layer 10210 Alignment film 10212 Alignment film 10213 Conductive layer 10214 Light-shielding film 10215 Color filter 10216 Substrate 10217 Spacer 10218 Liquid crystal molecule 10219 Alignment control protrusion 10231 Substrate 10232 Insulating film 10233 Conductive layer 10234 Insulating film 10235 Semiconductor layer 10236 Semiconductor layer 10237 Conductive layer 10238 Insulating film 10239 Conductive layer 10240 Alignment film 10242 Alignment film 10243 Conductive layer 10244 Light-shielding film 10245 Color filter 10246 Substrate 10247 Spacer 10248 Liquid crystal molecule 10249 Part 10301 Substrate 10302 Insulating film 10303 Conductive layer 10304 Insulating film 10305 Semiconductor layer 10306 Semiconductor layer 10307 Conductive layer 10308 Insulating film 10309 Conductive layer 10310 Alignment film 10312 Alignment film 10314 Light-shielding film 10315 Color filter 10316 Substrate 10317 Spacer 10318 Liquid crystal molecule 10331 Substrate 10332 Insulating film 10333 Conductive layer 10334 Insulating film 10335 Semiconductor layer 10336 Semiconductor layer 10337 Conductive layer 10338 Insulating film 10339 Conductive layer 10340 Alignment film 10342 Alignment film 10343 Conductive layer 10344 Light-shielding film 10345 Color filter 10346 Substrate 10347 Spacer 10348 Liquid crystal molecule 10349 Insulating film 10401 Scanning line 10402 Video signal line 10403 Capacitor line 10404 Transistor 10405 Pixel electrode 10406 Pixel capacitor 10501 Scanning line 10502 Video signal line 10503 Capacitor line 10504 Transistor 10505 Pixel electrode 10506 Pixel capacitor 10507 Alignment control protrusion 10511 Scanning line 10512 Video signal line 10513 Capacitor line 10514 Transistor 10515 Pixel electrode 10516 Pixel capacitor 10517 Part 10601 Scanning line 10602 Video signal line 10603 Common electrode 10604 Transistor 10605 Pixel electrode 10611 Scanning line 10612 Video signal line 10613 Common electrode 10614 Transistor 10615 Pixel electrode 106013 Common electrode 70101 Substrate 70102 Orientation film 70103 Roller 70104 Rubbing roller 70105 Sealing material 70106 Spacer 70107 Substrate 70108 Orientation film 70109 Liquid crystal 70110 Resin 70113 Liquid crystal injection port 70301 Substrate 70302 Orientation film 70303 Roller 70304 Rubbing roller 70305 Sealing material 70306 Spacer 70307 Substrate 70308 Alignment film 70309 Liquid crystal 80300 Pixel 80301 Switching transistor 80302 Driving transistor 80303 Capacitive element 80304 Light-emitting element 80305 Signal line 80306 Scanning line 80307 Power supply line 80308 Common electrode 80309 Rectifying element 80400 Pixel 80401 Switching transistor 80402 Driving transistor 80403 Capacitive element 80404 Light-emitting element 80405 Signal line 80406 Scanning line 80407 Power supply line 80408 Common electrode 80409 Rectifying element 80410 Scanning line 80500 Pixel 80501 Switching transistor 80502 Driving transistor 80503 Capacitive element 80504 Light-emitting element 80505 Signal line 80506 Scanning line 80507 Power supply line 80508 Common electrode 80509 Erasing transistor 80510 Scanning line 80600 Driving transistor 80601 Switch 80602 Switch 80603 Switch 80604 Capacitor 80605 Capacitor 80611 Signal line 80612 Power supply line 80613 Scanning line 80614 Scanning line 80620 Light-emitting element 80621 Common electrode 80700 Driving transistor 80701 Switch 80702 Switch 80703 Switch 80704 Capacitor 80711 Signal line 80712 Power supply line 80713 Scanning line 80714 Scanning line 80730 Light-emitting element 80731 Common electrode 80734 Scanning line 70101 Substrate 70102 Alignment film 70103 Roller 70104 Rubbing roller 70105 Seal material 70106 Spacer 70107 Substrate 70108 Orientation film 70109 Liquid crystal 70110 Resin 70113 Liquid crystal injection port 70301 Substrate 70302 Orientation film 70303 Roller 70304 Rubbing roller 70305 Seal material 70306 Spacer 70307 Substrate 70308 Orientation film 70309 Liquid crystal 80300 Pixel 80301 Switching transistor 80302 Driving transistor 80303 Capacitor 80304 Light-emitting element 80305 Signal line 80306 Scanning line 80307 Power line 80308 Common electrode 80309 Rectifier 80400 Pixel 80401 Switching transistor 80402 Driving transistor 80403 Capacitor 80404 Light-emitting element 80405 Signal line 80406 Scanning line 80407 Power supply line 80408 Common electrode 80409 Rectifying element 80410 Scanning line 80500 Pixel 80501 Switching transistor 80502 Driving transistor 80503 Capacitor 80504 Light-emitting element 80505 Signal line 80506 Scanning line 80507 Power supply line 80508 Common electrode 80509 Erasing transistor 80510 Scanning line 80600 Driving transistor 80601 Switch 80602 Switch 80603 Switch 80604 Capacitor 80605 Capacitor 80611 Signal line 80612 Power supply line 80613 Scanning line 80614 Scanning line 80620 Light-emitting element 80621 Common electrode 80700 Driving transistor 80701 Switch 80702 Switch 80703 Switch 80704 Capacitive element 80711 Signal line 80712 Power line 80713 Scanning line 80714 Scanning line 80730 Light-emitting element 80731 Common electrode 80734 Scanning line 60105 Transistor 60106 Wiring 60107 Wiring 60108 Transistor 60111 Wiring 60112 Counter electrode 60113 Capacitor 60115 Pixel electrode 60116 Partition wall 60117 Organic conductive film 60118 Organic thin film 60119 Substrate 60200 Substrate 60201 Wiring 60202 Wiring 60203 Wiring 60204 Wiring 60205 Transistor 60206 Transistor 60207 Transistor 60208 Pixel electrode 60211 Partition wall 60212 Organic conductive film 60213 Organic thin film 60214 Counter electrode 60300 Substrate 60301 Wiring 60302 Wiring 60303 Wiring 60304 Wiring 60305 Transistor 60306 Transistor 60307 Transistor 60308 Transistor 60309 Pixel electrode 60311 Wiring 60312 Wiring 60321 Partition wall 60322 Organic conductive film 60323 Organic thin film 60324 Counter electrode 190101 Anode 190102 Cathode 190103 Hole transport region 190104 Electron transport region 190105 Mixed region 190106 Region 190107 Region 190108 Region 190109 Region 190260 Transfer chamber 190261 Transfer chamber 190262 Load chamber 190263 Unload chamber 190264 Intermediate treatment chamber 190265 Sealing treatment chamber 190266 Transport means 190267 Transport means 190268 Heat treatment chamber 190269 Film formation treatment chamber 190270 Film formation treatment chamber 190271 Film formation chamber 190272 Plasma treatment chamber 190273 Film formation treatment chamber 190274 Film formation treatment chamber 190276 Film formation treatment chamber 190380 Evaporation source holder 190381 Evaporation source 190382 Distance sensor 190383 Articulated arm 190384 Material supply pipe 190386 Substrate stage 190387 Substrate chuck 190388 Mask chuck 190389 Substrate 190390 Shadow mask 190391 Top plate 190392 Bottom plate 190277a Gate valve 190381a Evaporation source 190381b Evaporation source 190381c Evaporation source 190385a Material supply source 190385b Material supply source 190385c Material supply source 120100 Electrode layer 120102 Electroluminescent layer 120103 Electrode layer 120104 Insulating film 120105 Insulating film 120106 Insulating film 120200 Electrode layer 120201 Light emitting material 120202 Electroluminescent layer 120203 Electrode layer 120204 Insulating film 120205 Insulating film 120206 Insulating film 130100 Rear projection display device 130101 Screen panel 130102 Speaker 130104 Operation switches 130110 Housing 130111 Projector unit 130112 Mirror 130200 Front projection display device 130201 Projection optical system 130301 Light source unit 130302 Light source lamp 130303 Light source optical system 130304 Modulation unit 130305 Dichroic mirror 130306 Total reflection mirror 130308 Display panel 130309 Prism 130310 Projection optical system 130400 Modulation unit 130401 Dichroic mirror 130402 Dichroic mirror 130403 Total reflection mirror 130404 Polarizing beam splitter 130405 Polarizing beam splitter 130406 Polarizing beam splitter 130407 Reflective display panel 130411 Projection optical system 130501 Dichroic mirror 130502 Dichroic mirror 130503 Dichroic mirror for red light 130504 Phase difference plate 130505 Color filter plate 130506 Microlens array 130507 Display panel 130508 Display panel 130509 Display panel 130511 Projection optical system 900101 Display panel 900102 Pixel section 900103 Scanning line driving circuit 900104 Signal line driving circuit 900111 Circuit board 900112 Control circuit 900113 Signal division circuit 900114 Connection wiring 900201 Tuner 900202 Video signal amplifier circuit 900203 Video signal processing circuit 900205 Audio signal amplifier circuit 900206 Audio signal processing circuit 900207 Speaker 900208 Control circuit 900209 Input section 900212 Control circuit 900213 Signal division circuit 900301 Housing 900302 Display screen 900303 Speaker 900304 Operation switch 900305 Input means 900306 Sensor 900307 Microphone 900310 Charger 900312 Housing 900313 Display section 900316 Operation keys 900317 Speaker section 900318 Input means 900319
900320 Microphone 900401 Display panel 900402 Printed wiring board 900403 Pixel portion 900404 Scanning line driver circuit 900405 Scanning line driver circuit 900406 Signal line driver circuit 900407 Controller 900408 Central processing unit (CPU)
900409 Memory 900410 Power supply circuit 900411 Audio processing circuit 900412 Transmitting/receiving circuit 900413 Flexible printed circuit board (FPC)
900414 Interface (I/F) section 900415 Antenna port 900416 VRAM
900417 DRAM
900418 Flash memory 900419 Interface (I/F) section 900420 Control signal generating circuit 900421 Decoder 900421 One-way decoder 900422 Register 900423 Arithmetic circuit 900424 RAM
900425 Input means 900426 Microphone 900427 Speaker 900428 Antenna 900501 Display panel 900513 FPC
900530 Housing 900531 Printed circuit board 900532 Speaker 900533 Microphone 900534 Transmitting/receiving circuit 900535 Signal processing circuit 900536 Input means 900537 Battery 900539 Housing 900541 Sensor 900600 Mobile phone 900601 Main body (A)
900602 Body (B)
900603 Housing 900604 Operation switches 900605 Microphone 900606 Speaker 900607 Circuit board 900608 Display panel (A)
900609 Display panel (B)
900610 hinge 900611 sensor 900612 input means 900711 housing 900712 support base 900713 display unit 900714 input means 900715
900716 Microphone 900717 Speaker 900718 Operation keys 900719 LED lamp 900731 Main body 900732 Display unit 900733 Image receiving unit 900734 Operation keys 900735 External connection port 900736 Shutter 900737 Input means 900738 Sensor 900739 Microphone 900740 Speaker 900741 LED lamp 900751 Main body 900752 Housing 900753 Display unit 900754 Keyboard 900755 External connection port 900756 Pointing device 900757 Input means 900758
900759 Microphone 900760 Speaker 900761 LED lamp 900762 Reader/writer 900810 Housing 900811 Display section 900812 Remote control device 900813 Speaker section 900901 Display panel 900902 Unit bath 901001 Pillar body 901002 Display panel 901101 Car body 901102 Display panel 901201 Door 901202 Display panel 901203 Glass window 901204 Ceiling 901301 Ceiling 901302 Display panel 901303 Hinge section 901411 Main body 901412 Display section 901413 Switch 901414 Operation keys 901415 Infrared port 901416 Input means 901417)
901418 Microphone 901419 Speaker 901420 LED lamp 901431 Main body 901432 Housing 901433 Display section A
901434 Display part B
901435 section 901436 operation key 901437 speaker section 901438 input means 901439
901440 Microphone 901441 LED lamp 901451 Main body 901452 Display unit 901453 Earphone 901454 Support unit 901455 Input means 901456
901457 Microphone 901458 Speaker 901511 Housing 901512 Display unit 901513 Speaker unit 901514 Operation keys 901515 Storage medium insertion unit 901516 Input means 901517)
901518 Microphone 901519 LED lamp 901531 Main body 901532 Display unit 901533 Operation keys 901534 Speaker 901535 Shutter 901536 Image receiving unit 901537 Antenna 901538 Input means 901539 Sensor 901540 Microphone 901541 LED lamp 901611 Housing 901612 Display unit 901613 Display unit 901614 Speaker unit 901615 Operation keys 901616 Recording medium insertion unit 901617 Input means 901618
901619 Microphone 901620 LED Lamp

Claims (4)

マトリクス状に配置された複数の画素と、第1乃至第3の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第1のトランジスタを介して前記第1の配線から信号電位に対応する第1の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第2のトランジスタ及び第3のトランジスタがオンになって、前記第2のトランジスタのチャネル形成領域が少なくとも前記第2のトランジスタのソース電極及びドレイン電極の一方として機能を有する導電層を介して前記第3のトランジスタのチャネル形成領域と導通状態であり、前記第1の配線と前記第2の配線とが前記第2のトランジスタのチャネル形成領域、前記導電層及び前記第3のトランジスタのチャネル形成領域を介して導通することにより、前記第1の電位とは異なる第2の電位が供給され、
前記導電層は、前記別の一の画素電極と常に導通し、
前記第1の配線と前記第2の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第1のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第2のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第3のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第1のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第3のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第1のトランジスタのゲート電極の電位と、前記第2のトランジスタのゲート電極の電位と、前記第3のトランジスタのゲート電極の電位とは、前記第3の配線によって制御される、透過型液晶表示装置。
The pixel electrode includes a plurality of pixels arranged in a matrix and first to third wirings,
Each of the plurality of pixels has a plurality of liquid crystal elements,
a first potential corresponding to a signal potential is supplied from the first wiring to a pixel electrode of the liquid crystal elements included in the pixel of the plurality of pixels via a first transistor included in the pixel of the plurality of pixels;
a second transistor and a third transistor included in one of the plurality of pixels are turned on, and a channel formation region of the second transistor is electrically connected to a channel formation region of the third transistor through a conductive layer that functions as at least one of a source electrode and a drain electrode of the second transistor, and the first wiring and the second wiring are electrically connected to each other through the channel formation region of the second transistor, the conductive layer, and the channel formation region of the third transistor, so that a second potential different from the first potential is supplied to a pixel electrode of another one of the plurality of liquid crystal elements included in one of the plurality of pixels;
the conductive layer is always electrically connected to the other pixel electrode,
the first wiring and the second wiring are shared by at least a plurality of pixels belonging to the same column among the plurality of pixels;
In the first transistor, in a plan view, one of the source electrode and the drain electrode has a region sandwiched by the other of the source electrode and the drain electrode,
In the second transistor, in a plan view, one of the source electrode and the drain electrode does not have a region sandwiched by the other of the source electrode and the drain electrode,
In the third transistor, one of the source electrode and the drain electrode has a region sandwiched between the other of the source electrode and the drain electrode in a plan view,
a ratio W/L of a channel width W to a channel length L of the first transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a ratio W/L of a channel width W to a channel length L of the third transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a potential of a gate electrode of the first transistor, a potential of a gate electrode of the second transistor, and a potential of a gate electrode of the third transistor are controlled by the third wiring.
マトリクス状に配置された複数の画素と、第1乃至第3の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第1のトランジスタを介して前記第1の配線から信号電位に対応する第1の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第2のトランジスタ及び第3のトランジスタがオンになって、前記第2のトランジスタのチャネル形成領域が少なくとも前記第2のトランジスタのソース電極及びドレイン電極の一方として機能を有する導電層を介して前記第3のトランジスタのチャネル形成領域と導通状態であり、前記第1の配線と前記第2の配線とが前記第2のトランジスタのチャネル形成領域、前記第1の導電層及び前記第3のトランジスタのチャネル形成領域を介して導通することにより、前記第1の電位とは異なる第2の電位が供給され、
前記第1の導電層は、前記別の一の画素電極と常に導通し、
前記第1の配線と前記第2の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第1のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第2のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第3のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第1のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第3のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第1のトランジスタのゲート電極の電位と、前記第2のトランジスタのゲート電極の電位と、前記第3のトランジスタのゲート電極の電位とは、前記第3の配線によって制御され、
前記第3の配線として機能する第2の導電層は、前記第1のトランジスタのゲート電極として機能する領域と、前記第2のトランジスタのゲート電極として機能する領域と、前記第3のトランジスタのゲート電極として機能する領域と、を有する、透過型液晶表示装置。
The pixel electrode includes a plurality of pixels arranged in a matrix and first to third wirings,
Each of the plurality of pixels has a plurality of liquid crystal elements,
a first potential corresponding to a signal potential is supplied from the first wiring to a pixel electrode of the liquid crystal elements included in the pixel of the plurality of pixels via a first transistor included in the pixel of the plurality of pixels;
a second transistor and a third transistor included in one of the plurality of pixels are turned on, and a channel formation region of the second transistor is electrically connected to a channel formation region of the third transistor through a conductive layer that functions as at least one of a source electrode and a drain electrode of the second transistor, and the first wiring and the second wiring are electrically connected to each other through the channel formation region of the second transistor, the first conductive layer, and the channel formation region of the third transistor, so that a second potential different from the first potential is supplied to a pixel electrode of another of the plurality of liquid crystal elements included in one of the plurality of pixels;
the first conductive layer is always electrically connected to the other pixel electrode;
the first wiring and the second wiring are shared by at least a plurality of pixels belonging to the same column among the plurality of pixels;
In the first transistor, in a plan view, one of the source electrode and the drain electrode has a region sandwiched by the other of the source electrode and the drain electrode,
In the second transistor, in a plan view, one of the source electrode and the drain electrode does not have a region sandwiched by the other of the source electrode and the drain electrode,
In the third transistor, one of the source electrode and the drain electrode has a region sandwiched between the other of the source electrode and the drain electrode in a plan view,
a ratio W/L of a channel width W to a channel length L of the first transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a ratio W/L of a channel width W to a channel length L of the third transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a potential of a gate electrode of the first transistor, a potential of a gate electrode of the second transistor, and a potential of a gate electrode of the third transistor are controlled by the third wiring;
a second conductive layer functioning as the third wiring has a region functioning as a gate electrode of the first transistor, a region functioning as a gate electrode of the second transistor, and a region functioning as a gate electrode of the third transistor.
マトリクス状に配置された複数の画素と、第1乃至第3の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第1のトランジスタを介して前記第1の配線から信号電位に対応する第1の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第2のトランジスタ及び第3のトランジスタがオンになって、前記第2のトランジスタのチャネル形成領域が少なくとも前記第2のトランジスタのソース電極及びドレイン電極の一方として機能を有する導電層を介して前記第3のトランジスタのチャネル形成領域と導通状態であり、前記第1の配線と前記第2の配線とが前記第2のトランジスタのチャネル形成領域、前記導電層及び前記第3のトランジスタのチャネル形成領域を介して導通することにより、前記第1の電位とは異なる第2の電位が供給され、
前記導電層は、前記別の一の画素電極と常に導通し、
前記第1の配線と前記第2の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第1のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第3のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第1のトランジスタのゲート電極の電位と、前記第2のトランジスタのゲート電極の電位と、前記第3のトランジスタのゲート電極の電位とは、前記第3の配線によって制御され、
前記第3の配線として機能する第1の導電層は、前記第1のトランジスタのゲート電極として機能する領域と、前記第2のトランジスタのゲート電極として機能する領域と、前記第3のトランジスタのゲート電極として機能する領域と、を有し、
前記第1の導電層は、平面視において、前記複数の液晶素子の一の画素電極として機能する領域を有する第2の導電層と前記複数の液晶素子の別の一の画素電極として機能する領域を有する第3の導電層との間の領域に位置し、
前記第1の導電層は、前記第2の導電層と重なる領域を有しておらず、且つ、前記第3の導電層と重なる領域を有していない、透過型液晶表示装置。
The pixel electrode includes a plurality of pixels arranged in a matrix and first to third wirings,
Each of the plurality of pixels has a plurality of liquid crystal elements,
a first potential corresponding to a signal potential is supplied from the first wiring to a pixel electrode of the liquid crystal elements included in the pixel of the plurality of pixels via a first transistor included in the pixel of the plurality of pixels;
a second transistor and a third transistor included in one of the plurality of pixels are turned on, and a channel formation region of the second transistor is electrically connected to a channel formation region of the third transistor through a conductive layer that functions as at least one of a source electrode and a drain electrode of the second transistor, and the first wiring and the second wiring are electrically connected to each other through the channel formation region of the second transistor, the conductive layer, and the channel formation region of the third transistor, so that a second potential different from the first potential is supplied to a pixel electrode of another one of the plurality of liquid crystal elements included in one of the plurality of pixels;
the conductive layer is always electrically connected to the other pixel electrode,
the first wiring and the second wiring are shared by at least a plurality of pixels belonging to the same column among the plurality of pixels;
a ratio W/L of a channel width W to a channel length L of the first transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a ratio W/L of a channel width W to a channel length L of the third transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a potential of a gate electrode of the first transistor, a potential of a gate electrode of the second transistor, and a potential of a gate electrode of the third transistor are controlled by the third wiring;
the first conductive layer functioning as the third wiring has a region functioning as a gate electrode of the first transistor, a region functioning as a gate electrode of the second transistor, and a region functioning as a gate electrode of the third transistor;
the first conductive layer is located in a region between a second conductive layer having a region functioning as one pixel electrode of the plurality of liquid crystal elements and a third conductive layer having a region functioning as another pixel electrode of the plurality of liquid crystal elements in a plan view;
a first conductive layer that has no region overlapping with the second conductive layer and that has no region overlapping with the third conductive layer;
マトリクス状に配置された複数の画素と、第1乃至第3の配線と、を有し、
前記複数の画素それぞれは、複数の液晶素子を有し、
前記複数の画素の一が有する前記複数の液晶素子の一の画素電極には、前記複数の画素の一が有する第1のトランジスタを介して前記第1の配線から信号電位に対応する第1の電位が供給され、
前記複数の画素の一が有する前記複数の液晶素子の別の一の画素電極には、前記複数の画素の一が有する第2のトランジスタ及び第3のトランジスタがオンになって、前記第2のトランジスタのチャネル形成領域が少なくとも前記第2のトランジスタのソース電極及びドレイン電極の一方として機能を有する導電層を介して前記第3のトランジスタのチャネル形成領域と導通状態であり、前記第1の配線と前記第2の配線とが前記第2のトランジスタのチャネル形成領域、前記導電層及び前記第3のトランジスタのチャネル形成領域を介して導通することにより、前記第1の電位とは異なる第2の電位が供給され、
前記導電層は、前記別の一の画素電極と常に導通し、
前記第1の配線と前記第2の配線とは、少なくとも前記複数の画素のうち、同じ列に属する複数の画素で共有して用いられ、
前記第1のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第2のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有しておらず、
前記第3のトランジスタでは、平面視において、ソース電極及びドレイン電極の一方は、ソース電極及びドレイン電極の他方によって挟まれた領域を有し、
前記第1のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第3のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lは、前記第2のトランジスタのチャネル長Lに対するチャネル幅Wの比であるW/Lよりも大きく、
前記第1のトランジスタのゲート電極の電位と、前記第2のトランジスタのゲート電極の電位と、前記第3のトランジスタのゲート電極の電位とは、前記第3の配線によって制御され、
前記第3の配線として機能する第1の導電層は、前記第1のトランジスタのゲート電極として機能する領域と、前記第2のトランジスタのゲート電極として機能する領域と、前記第3のトランジスタのゲート電極として機能する領域と、を有し、
前記第1の導電層は、平面視において、前記複数の液晶素子の一の画素電極として機能する領域を有する第2の導電層と前記複数の液晶素子の別の一の画素電極として機能する領域を有する第3の導電層との間の領域に位置し、
前記第1の導電層は、前記第2の導電層と重なる領域を有しておらず、且つ、前記第3の導電層と重なる領域を有していない、透過型液晶表示装置。
The pixel electrode includes a plurality of pixels arranged in a matrix and first to third wirings,
Each of the plurality of pixels has a plurality of liquid crystal elements,
a first potential corresponding to a signal potential is supplied from the first wiring to a pixel electrode of the liquid crystal elements included in the pixel of the plurality of pixels via a first transistor included in the pixel of the plurality of pixels;
a second transistor and a third transistor included in one of the plurality of pixels are turned on, and a channel formation region of the second transistor is electrically connected to a channel formation region of the third transistor through a conductive layer that functions as at least one of a source electrode and a drain electrode of the second transistor, and the first wiring and the second wiring are electrically connected to each other through the channel formation region of the second transistor, the conductive layer, and the channel formation region of the third transistor, so that a second potential different from the first potential is supplied to a pixel electrode of another one of the plurality of liquid crystal elements included in one of the plurality of pixels;
the conductive layer is always electrically connected to the other pixel electrode,
the first wiring and the second wiring are shared by at least a plurality of pixels belonging to the same column among the plurality of pixels;
In the first transistor, in a plan view, one of the source electrode and the drain electrode has a region sandwiched by the other of the source electrode and the drain electrode,
In the second transistor, in a plan view, one of the source electrode and the drain electrode does not have a region sandwiched by the other of the source electrode and the drain electrode,
In the third transistor, one of the source electrode and the drain electrode has a region sandwiched between the other of the source electrode and the drain electrode in a plan view,
a ratio W/L of a channel width W to a channel length L of the first transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a ratio W/L of a channel width W to a channel length L of the third transistor is greater than a ratio W/L of a channel width W to a channel length L of the second transistor;
a potential of a gate electrode of the first transistor, a potential of a gate electrode of the second transistor, and a potential of a gate electrode of the third transistor are controlled by the third wiring;
the first conductive layer functioning as the third wiring has a region functioning as a gate electrode of the first transistor, a region functioning as a gate electrode of the second transistor, and a region functioning as a gate electrode of the third transistor;
the first conductive layer is located in a region between a second conductive layer having a region functioning as one pixel electrode of the plurality of liquid crystal elements and a third conductive layer having a region functioning as another pixel electrode of the plurality of liquid crystal elements in a plan view;
a first conductive layer that has no region overlapping with the second conductive layer and that has no region overlapping with the third conductive layer;
JP2022205416A 2020-09-18 2022-12-22 Liquid crystal display device Active JP7528185B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022205416A JP7528185B2 (en) 2020-09-18 2022-12-22 Liquid crystal display device
JP2023033443A JP7297175B2 (en) 2022-12-22 2023-03-06 Transmissive liquid crystal display
JP2024118824A JP2024144575A (en) 2020-09-18 2024-07-24 Liquid crystal display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020157019A JP6895574B2 (en) 2019-07-25 2020-09-18 Transmissive liquid crystal display device
JP2021094969A JP7201742B2 (en) 2020-09-18 2021-06-07 liquid crystal display
JP2022205416A JP7528185B2 (en) 2020-09-18 2022-12-22 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021094969A Division JP7201742B2 (en) 2020-09-18 2021-06-07 liquid crystal display

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2023033443A Division JP7297175B2 (en) 2022-12-22 2023-03-06 Transmissive liquid crystal display
JP2024118824A Division JP2024144575A (en) 2020-09-18 2024-07-24 Liquid crystal display device

Publications (3)

Publication Number Publication Date
JP2023040062A JP2023040062A (en) 2023-03-22
JP2023040062A5 JP2023040062A5 (en) 2023-08-22
JP7528185B2 true JP7528185B2 (en) 2024-08-05

Family

ID=87885369

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022205416A Active JP7528185B2 (en) 2020-09-18 2022-12-22 Liquid crystal display device
JP2024118824A Withdrawn JP2024144575A (en) 2020-09-18 2024-07-24 Liquid crystal display device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024118824A Withdrawn JP2024144575A (en) 2020-09-18 2024-07-24 Liquid crystal display device

Country Status (1)

Country Link
JP (2) JP7528185B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4631680A1 (en) 2022-12-07 2025-10-15 SoftBank Group Corp. Control system for robot and control program for robot

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004212A (en) 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Multi-domain liquid crystal display device and display panel used therefor
CN1680844A (en) 2004-04-09 2005-10-12 株式会社日立显示器 display device
JP2006126842A (en) 2004-10-29 2006-05-18 Chi Mei Optoelectronics Corp LCD panel
CN1866087A (en) 2005-11-30 2006-11-22 友达光电股份有限公司 Single-gap transflective liquid crystal display panel and method for improving its optical characteristics
US20070103615A1 (en) 2005-11-10 2007-05-10 Innolux Display Corp. Liquid crystal display panel with dual-TFTs pixel units having different TFT channel width/length ratios

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740101B2 (en) * 1985-04-23 1995-05-01 旭硝子株式会社 Thin film transistor
JPH0239215U (en) * 1988-09-08 1990-03-15
JPH04313732A (en) * 1990-12-29 1992-11-05 Semiconductor Energy Lab Co Ltd Television receiver
KR100890022B1 (en) * 2002-07-19 2009-03-25 삼성전자주식회사 LCD and its driving method
US7807999B2 (en) * 2002-12-21 2010-10-05 Samsung Electronics Co., Ltd. Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus
JP2007114259A (en) * 2005-10-18 2007-05-10 Epson Imaging Devices Corp Electrooptical device and electronic apparatus
TWI366174B (en) * 2007-03-03 2012-06-11 Au Optronics Corp Pixel control device and display apparatus utilizing said pixel control device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004212A (en) 2003-06-10 2005-01-06 Samsung Electronics Co Ltd Multi-domain liquid crystal display device and display panel used therefor
CN1680844A (en) 2004-04-09 2005-10-12 株式会社日立显示器 display device
US20050225708A1 (en) 2004-04-09 2005-10-13 Hitachi Displays, Ltd. Liquid crystal display device
JP2005300821A (en) 2004-04-09 2005-10-27 Hitachi Displays Ltd Display apparatus
JP2006126842A (en) 2004-10-29 2006-05-18 Chi Mei Optoelectronics Corp LCD panel
US20060103800A1 (en) 2004-10-29 2006-05-18 Wang-Yang Li Multi-domain vertically aligned liquid crystal display
US20070103615A1 (en) 2005-11-10 2007-05-10 Innolux Display Corp. Liquid crystal display panel with dual-TFTs pixel units having different TFT channel width/length ratios
CN1963647A (en) 2005-11-10 2007-05-16 群康科技(深圳)有限公司 Liquid crystal display panel
CN1866087A (en) 2005-11-30 2006-11-22 友达光电股份有限公司 Single-gap transflective liquid crystal display panel and method for improving its optical characteristics

Also Published As

Publication number Publication date
JP2024144575A (en) 2024-10-11
JP2023040062A (en) 2023-03-22

Similar Documents

Publication Publication Date Title
US12372838B2 (en) Liquid crystal display device
JP5117762B2 (en) Liquid crystal display
CN101308641A (en) Driving method of liquid crystal display device
JP7671899B2 (en) Semiconductor Device
JP5443537B2 (en) Liquid crystal display device and electronic device
JP5396524B2 (en) Liquid crystal display
JP5859632B2 (en) Display device
JP6379259B2 (en) Display device and electronic device
JP2024144575A (en) Liquid crystal display device
JP6170544B2 (en) Display device
JP6715377B2 (en) Display device
JP7550340B1 (en) Semiconductor device and display device
JP5885821B2 (en) Liquid crystal display device, module and electronic device
JP2013242575A (en) Liquid crystal display device
JP2014170240A (en) Liquid crystal display device
JP2012230422A (en) Liquid crystal display device
JP7297175B2 (en) Transmissive liquid crystal display
JP7201742B2 (en) liquid crystal display
JP2020166287A (en) Display device
JP6895574B2 (en) Transmissive liquid crystal display device
JP6564503B2 (en) Liquid crystal display
JP7530926B2 (en) Semiconductor device, display device
JP6541839B2 (en) Display device
JP5674909B2 (en) Display device
JP2024175088A (en) Flip-flops, shift registers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240724

R150 Certificate of patent or registration of utility model

Ref document number: 7528185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150