JP7591351B2 - めっき成形品及びその製造方法 - Google Patents
めっき成形品及びその製造方法 Download PDFInfo
- Publication number
- JP7591351B2 JP7591351B2 JP2020066333A JP2020066333A JP7591351B2 JP 7591351 B2 JP7591351 B2 JP 7591351B2 JP 2020066333 A JP2020066333 A JP 2020066333A JP 2020066333 A JP2020066333 A JP 2020066333A JP 7591351 B2 JP7591351 B2 JP 7591351B2
- Authority
- JP
- Japan
- Prior art keywords
- holes
- plated
- molded product
- hole
- partial region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1635—Composition of the substrate
- C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/34—Pretreatment of metallic surfaces to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2072—Anchoring, i.e. one structure gripping into another
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Inorganic Chemistry (AREA)
- Electrochemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
Description
これによれば、容積の大きな溝を埋めてめっき部位を形成する必要が無くなり、基材の表面に短時間で必要なめっき部位を形成することができる。更に、大きな溝を形成する場合に比べて複数の非貫通孔を形成する場合には基材の部分的な除去量が少なく済むことから、基材の部分的な除去に要する加工時間も短縮することができる。従って、めっき成形品の製造時間の短縮、製造工程の効率化を図ることができる。また、幅と高低差が大きい溝の凹凸に起因するめっき部位の外表面の大きな高低差が生ずることが無くなり、めっき部位の外表面の平滑性を高めることができる。更に、めっき部位の外表面の平滑性向上に伴い、めっき部位の外表面を所要レベルに平滑化する加工工程を極力少なくする或いは無くすことができる。また、めっき部位の複数の非貫通孔に充填される部分のアンカー効果により、めっき部位の密着性を高めることができる。
これによれば、めっき部位の複数の非貫通孔に充填される部分のアンカー効果を一層高め、めっき部位の密着性を一層高めることができる。更に、非貫通孔を略テーパ形状とすることにより、レーザー加工等による基材の除去部分を最小限に留め、基材の加工時間を短縮することが可能となる。
これによれば、例えば1時間程度など非常に短時間で各非貫通孔に充填されるめっき部分を繋げてめっき部位を形成することができると共に、めっき部位の平滑性、密着性をより確実に高めることができる。
これによれば、非貫通孔相互の重なりを確実に防止して、良好なめっきの析出性を確保し、各非貫通孔に充填されるめっき部分を確実に繋げてめっき部位を連設することができる。
これによれば、めっき部位が局所的に薄くなることを極力防止し、めっき部位の外表面の平滑性を一層高めつつ、各非貫通孔に充填されるめっき部分を確実に繋げてめっき部位を連設することができる。
これによれば、容積の大きな回路溝を埋めてめっき部位を形成する必要が無くなり、基材の表面に短時間で必要なめっき部位を形成することができる。従って、回路成形品の製造時間の短縮、製造工程の効率化を図ることができる。また、幅と高低差が大きい回路溝の凹凸に起因するめっき部位の外表面の大きな高低差が生ずることが無くなり、めっき部位の外表面の平滑性を高めることができ、回路成形品のめっき部位上への搭載部品の確実な設置を可能にする。また、めっき部位の複数の非貫通孔に充填される部分のアンカー効果により、回路成形品のめっき部位の密着性を高めることができる。
これによれば、既存の回路溝のような溝を埋めてめっき部位を形成する際に無電解めっきを用いる場合、無電解めっきは析出速度が遅いため、非常に長時間の無電解めっき処理工程が必要になるのに対し、無電解めっきでめっき部分を複数の非貫通孔に充填して連設するようにめっき部位を形成することにより、無電解めっき処理工程に要する時間を格段に短縮することができる。また、電気めっきを行わずに無電解めっきだけを施す場合には、膜厚の偏りを抑制し、めっき部位の外表面の平滑性をより一層高めることができる。また、電気めっきを行わずに無電解めっきだけを施す場合には、通電配線、電気めっき用の設備が不要となり、又、部分領域を覆うめっき部位の領域が必要以上に大きくなることを極力抑制することができる。
これによれば、既存の回路溝のような溝を埋めてめっき部位を形成する際に無電解めっき、電気めっきを順に用いる場合、高低差が大きい溝の凹凸に起因して電気めっきにおける高電流部と低電流部の電流の差異が大きくなり、高電流部と低電流部のめっき部位の膜厚差が大きくなるのに対し、無電解めっき、電気めっきを順に施してめっき部分を複数の非貫通孔に充填して連設するようにめっき部位を形成することにより、電気めっきにおける高電流部と低電流部の電流の差異、高電流部と低電流部のめっき膜厚差を極力抑制し、均一電着性を高めてバラツキを抑え、均一性の高いめっき部位を形成することができる。
これによれば、既存の回路溝に相当する大きさの溝を埋めてめっき部位を形成する際に電気めっきを用いる場合、高低差が大きい溝の凹凸に起因して高電流部と低電流部の電流の差異が大きくなり、高電流部と低電流部のめっき部位の膜厚差が大きくなるのに対し、電気めっきでめっき部分を複数の非貫通孔に充填して連設するようにめっき部位を形成することにより、高電流部と低電流部の電流の差異、高電流部と低電流部のめっき膜厚差を極力抑制し、均一電着性を高めてバラツキを抑え、均一性の高いめっき部位を形成することができる。
本発明による第1実施形態のめっき成形品1は、回路成形品であり、図1~図3に示すように、硬質の基材2の一方の表面21の部分領域Rを覆うようにしてめっき部位3が形成されている。本例では、基材2は絶縁性の樹脂基材、基材2の一方の表面21の部分領域Rは導線に略対応する領域或いは導線よりも僅かに幅狭な領域になっており、めっき部位3で導線が形成されて回路成形品を構成している。
本発明による第2実施形態のめっき成形品1mは、図6に示すように、硬質の基材2mの一方の表面21mの部分領域Rを覆うようにして電気めっき部位3bによるめっき部位32が形成されている。本例では、基材2mは導電性の金属製の基材、基材2mの一方の表面21mの部分領域Rはめっき部位32に略対応する領域或いはこれよりも僅かに幅狭な領域になっている。
本明細書開示の発明は、発明として列記した各発明、各実施形態の他に、適用可能な範囲で、これらの部分的な内容を本明細書開示の他の内容に変更して特定したもの、或いはこれらの内容に本明細書開示の他の内容を付加して特定したもの、或いはこれらの部分的な内容を部分的な作用効果が得られる限度で削除して上位概念化して特定したものを包含する。そして、本明細書開示の発明には下記変形例や追記した内容も含まれる。
次に、本発明のめっき成形品の実施例と比較例について説明する。表1~表4に実施例1-25、表5に比較例1-7を示す。
Claims (6)
- MIDである回路成形品であり、
めっき部位で導線が形成される前記回路成形品の絶縁性の樹脂基材を有し、
所定の深さの溝で形成される回路パターン部若しくは所定の深さの孔で形成される回路パターン部で無く且つ前記導線に略対応する領域である前記樹脂基材の表面の部分領域に、密着性向上用の略対応する形状と大きさの複数の非貫通孔が間隔を開けて孔密度が略平均化するように点在して形成され、
前記複数の非貫通孔が導線幅方向の異なる位置に形成され且つ前記導線の延在方向に沿って形成され、
前記めっき部位が、前記複数の非貫通孔に充填して形成されていると共に、前記非貫通孔の相互に跨るように前記部分領域を覆って連設されており、
前記非貫通孔の孔面積が3.1×10 2 ~1256×10 2 μm 2 、前記非貫通孔の相互間隔比が0.16~1.30であることを特徴とするめっき成形品。 - MIDである立体回路成形品であり、
めっき部位で導線が形成される前記立体回路成形品の絶縁性の樹脂基材を有し、
所定の深さの溝で形成される回路パターン部若しくは所定の深さの孔で形成される回路パターン部で無く且つ前記導線に略対応する領域である前記樹脂基材の表面の部分領域に、密着性向上用の略対応する形状と大きさの複数の非貫通孔が間隔を開けて孔密度が略平均化するように点在して形成され、
前記複数の非貫通孔が導線幅方向の異なる位置に形成され且つ前記導線の延在方向に沿って形成され、
前記めっき部位が、前記複数の非貫通孔に充填して形成されていると共に、前記非貫通孔の相互に跨るように前記部分領域を覆って連設されており、
前記非貫通孔の孔面積が3.1×10 2 ~1256×10 2 μm 2 、前記非貫通孔の相互間隔比が0.16~1.30であることを特徴とするめっき成形品。 - 前記非貫通孔と前記非貫通孔に充填された前記めっき部位の部分の形状が前記非貫通孔の奥側に向かって漸次縮径する略テーパ形状であると共に、
前記非貫通孔の最深部から前記非貫通孔の周縁に延ばした線で構成されるテーパ角が30~96度であることを特徴とする請求項1又は2記載のめっき成形品。 - 前記導線の延在方向に沿って形成されている前記非貫通孔が前記部分領域の延在方向に千鳥配置若しくは縦横並列配置で設けられていることを特徴とする請求項1~3の何れかに記載のめっき成形品。
- 請求項1~4の何れかに記載のめっき成形品の製造方法であって、
絶縁性の樹脂基材の表面の部分領域に直接レーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第1工程と、
前記複数の非貫通孔が形成された前記樹脂基材の前記部分領域に無電解めっきを施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第2工程を備えることを特徴とするめっき成形品の製造方法。 - 請求項1~4の何れかに記載のめっき成形品の製造方法であって、
絶縁性の樹脂基材の表面の部分領域に直接レーザー加工で穿孔して、複数の非貫通孔を孔密度が略平均化するように間隔を開けて形成する第1工程と、
前記複数の非貫通孔が形成された前記樹脂基材の前記部分領域に無電解めっきと電気めっきを順に施して、めっき部位を前記複数の非貫通孔に充填し且つ前記非貫通孔の相互に跨るように前記部分領域を覆って連設する第2工程を備えることを特徴とするめっき成形品の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020066333A JP7591351B2 (ja) | 2020-04-02 | 2020-04-02 | めっき成形品及びその製造方法 |
| CN202180026811.7A CN115399078A (zh) | 2020-04-02 | 2021-02-16 | 镀敷成型品及其制造方法 |
| PCT/JP2021/005783 WO2021199747A1 (ja) | 2020-04-02 | 2021-02-16 | めっき成形品及びその製造方法 |
| US17/916,344 US20230156923A1 (en) | 2020-04-02 | 2021-02-16 | Plated molded article and method for manufacturing plated molded article |
| TW110110136A TW202138629A (zh) | 2020-04-02 | 2021-03-22 | 鍍覆成形品及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020066333A JP7591351B2 (ja) | 2020-04-02 | 2020-04-02 | めっき成形品及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021163908A JP2021163908A (ja) | 2021-10-11 |
| JP2021163908A5 JP2021163908A5 (ja) | 2023-03-27 |
| JP7591351B2 true JP7591351B2 (ja) | 2024-11-28 |
Family
ID=77930257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020066333A Active JP7591351B2 (ja) | 2020-04-02 | 2020-04-02 | めっき成形品及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230156923A1 (ja) |
| JP (1) | JP7591351B2 (ja) |
| CN (1) | CN115399078A (ja) |
| TW (1) | TW202138629A (ja) |
| WO (1) | WO2021199747A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043706A (ja) | 2000-07-31 | 2002-02-08 | Mitsui Chemicals Inc | 樹脂成形体、樹脂製プリント回路基板および半導体パッケージ、並びに、それらを製造する方法 |
| JP2004207324A (ja) | 2002-12-24 | 2004-07-22 | Fujikura Ltd | 半導体装置とその製造方法及び電子装置 |
| JP2010080946A (ja) | 2008-08-26 | 2010-04-08 | Panasonic Electric Works Co Ltd | 電気回路の製造方法、及びその方法により得られる電気回路基板 |
| JP2016507642A (ja) | 2012-12-18 | 2016-03-10 | エル・ピー・ケー・エフ・レーザー・ウント・エレクトロニクス・アクチエンゲゼルシヤフト | 工作材料の金属化方法並びに工作材料と金属層とでできた層構造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3222660B2 (ja) * | 1993-10-26 | 2001-10-29 | 松下電工株式会社 | 基材表面の処理方法 |
| JP4459406B2 (ja) * | 2000-07-27 | 2010-04-28 | ソニーケミカル&インフォメーションデバイス株式会社 | フレキシブル配線板製造方法 |
| TWI405506B (zh) * | 2009-09-23 | 2013-08-11 | Unimicron Technology Crop | 埋入式電路板結構及其製作方法 |
| CN104409364B (zh) * | 2014-11-19 | 2017-12-01 | 清华大学 | 转接板及其制作方法、封装结构及用于转接板的键合方法 |
-
2020
- 2020-04-02 JP JP2020066333A patent/JP7591351B2/ja active Active
-
2021
- 2021-02-16 WO PCT/JP2021/005783 patent/WO2021199747A1/ja not_active Ceased
- 2021-02-16 CN CN202180026811.7A patent/CN115399078A/zh active Pending
- 2021-02-16 US US17/916,344 patent/US20230156923A1/en not_active Abandoned
- 2021-03-22 TW TW110110136A patent/TW202138629A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043706A (ja) | 2000-07-31 | 2002-02-08 | Mitsui Chemicals Inc | 樹脂成形体、樹脂製プリント回路基板および半導体パッケージ、並びに、それらを製造する方法 |
| JP2004207324A (ja) | 2002-12-24 | 2004-07-22 | Fujikura Ltd | 半導体装置とその製造方法及び電子装置 |
| JP2010080946A (ja) | 2008-08-26 | 2010-04-08 | Panasonic Electric Works Co Ltd | 電気回路の製造方法、及びその方法により得られる電気回路基板 |
| JP2016507642A (ja) | 2012-12-18 | 2016-03-10 | エル・ピー・ケー・エフ・レーザー・ウント・エレクトロニクス・アクチエンゲゼルシヤフト | 工作材料の金属化方法並びに工作材料と金属層とでできた層構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021199747A1 (ja) | 2021-10-07 |
| US20230156923A1 (en) | 2023-05-18 |
| CN115399078A (zh) | 2022-11-25 |
| JP2021163908A (ja) | 2021-10-11 |
| TW202138629A (zh) | 2021-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6210555B1 (en) | Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating | |
| US6863793B2 (en) | Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes | |
| JP4000796B2 (ja) | ビアホールの銅メッキ方法 | |
| MXPA00005871A (es) | ELECTRODEPOSICION DE METALES EN RECESOS PEQUEnOS USANDO CAMPOS ELECTRICOS MODULADOS. | |
| US6815354B2 (en) | Method and structure for thru-mask contact electrodeposition | |
| NL9200350A (nl) | Werkwijze voor het vervaardigen van een metaalschuim en verkregen metaalschuim. | |
| US5022976A (en) | Process and jig for plating pin grid arrays | |
| JP7591351B2 (ja) | めっき成形品及びその製造方法 | |
| CN108231398A (zh) | 平面线圈的制造方法 | |
| TW487968B (en) | Electrochemical deposition for high aspect ratio structures using electrical plus modulation | |
| KR101055564B1 (ko) | 전해 연마 공정에서 금속 리세스를 감소시키기 위한 더미구조들 | |
| CN107820731A (zh) | 用于通孔填充的交替电镀和蚀刻过程 | |
| JP5680491B2 (ja) | ドラム電極及びその製造方法 | |
| JPWO2020175476A1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2005501412A5 (ja) | ||
| JP4755545B2 (ja) | 基板の製造方法 | |
| US20070141818A1 (en) | Method of depositing materials on full face of a wafer | |
| JP2004197228A (ja) | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 | |
| JP2021163908A5 (ja) | ||
| KR20100023805A (ko) | 전도성 비아 형성 | |
| KR20100050970A (ko) | 전기도금 장치 및 이를 이용한 전기도금 방법 | |
| US9991161B1 (en) | Alternate plating and etching processes for through hole filling | |
| US20190394887A1 (en) | Asymmetrical electrolytic plating for a conductive pattern | |
| TW202411470A (zh) | 使用燃燒化學氣相沉積及電鍍製程之新穎高性能導電金屬基材料之方法及裝置 | |
| WO2017133758A1 (en) | Lead frame and method for producing a lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230315 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7591351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |