[go: up one dir, main page]

JP7319088B2 - 受発光装置 - Google Patents

受発光装置 Download PDF

Info

Publication number
JP7319088B2
JP7319088B2 JP2019098267A JP2019098267A JP7319088B2 JP 7319088 B2 JP7319088 B2 JP 7319088B2 JP 2019098267 A JP2019098267 A JP 2019098267A JP 2019098267 A JP2019098267 A JP 2019098267A JP 7319088 B2 JP7319088 B2 JP 7319088B2
Authority
JP
Japan
Prior art keywords
lead
mounting area
lead frame
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019098267A
Other languages
English (en)
Other versions
JP2020194830A (ja
Inventor
徳彦 伊藤
文雄 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2019098267A priority Critical patent/JP7319088B2/ja
Publication of JP2020194830A publication Critical patent/JP2020194830A/ja
Application granted granted Critical
Publication of JP7319088B2 publication Critical patent/JP7319088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本発明は、発光および受光の機能を備えた受発光装置に関する。
従来から、例えば光通信装置、あるいは物体検出装置などを構成する主要構成として、発光機能と受光機能を備えた受発光装置が知られている。例えば、特開平8-116309号公報(特許文献1)の図1等には、透明プラスチックモールドの一面に複数のリードを設け、これらリード上に発光ダイオードまたは受光ダイオードと、ICやコンデンサ等の回路素子を載置した装置が記載されている。また、特開2001-250899号公報(特許文献2)の図5等には、樹脂製パッケージの一面側に複数のリードを設け、これらリード上に発光素子、受光素子およびICを載置した装置が記載されている。
ところで、上記した特許文献1に記載の装置の構成を採用する場合に、その製造工程としては、例えば発光ダイオードまたは受光ダイオードをボンディングした後にICおよび回路素子を半田等で実装するか、あるいはその逆の順とすることが考えられる。しかし、前者の製造工程を採用する場合には、IC等の実装時、先にボンディングされた発光ダイオード等を汚染し、あるいはボンディングワイヤを切断してしまう可能性がある。他方、後者の製造工程を採用する場合には、ボンディング時、先に実装されたIC等に用いられている半田が低融点である場合にその半田が再溶融してしまい、発光ダイオード等を汚染する可能性がある。同様の不都合は、特許文献2に記載の装置の構成を採用する場合にも生じ得る。また、特許文献2に記載の装置では、発光素子から出射した光が迷光となって受光素子に入射してしまい、受光量の検知精度が低下する可能性もある。
特開平8-116309号公報 特開2001-250899号公報
本発明に係る具体的態様は、製造時の汚染や破損を生じにくい構造を有する受発光装置を提供することを目的の1つとする。
本発明に係る具体的態様は、迷光を防ぎやすい構造を有する受発光装置を提供することを目的の1つとする。
本発明に係る一態様の受発光装置は、(a)リードフレームと、(b)前記リードフレームを内包する本体ハウジングと、(c)前記リードフレームの一面側にそれぞれ配置される発光素子、受光素子及び回路部と、を含み、(d)前記本体ハウジングは、少なくとも3つの互いに隔離された実装領域を有し、当該3つの互いに隔離された実装領域内に前記リードフレームの前記一面側を部分的に露出させるように設けられており、(e)前記リードフレームは、前記発光素子、前記受光素子及び前記回路部を電気的に接続するための複数のリード部と、前記本体ハウジングの第1側部から突出する複数の外部接続端子と、前記本体ハウジングに埋設されて前記複数のリード部を支持する複数の支持部と、を有しており、(f)前記3つの互いに隔離された実装領域は、前記回路部が配置される第1実装領域と、前記受光素子が配置される第2実装領域と、前記発光素子が配置される第3実装領域と、を有しており、(g)前記複数のリード部の何れかである第1リード部は、その少なくとも一部が前記3つの互いに離隔された実装領域の何れかにおいて露出しないように前記本体ハウジング内に埋設されており、(h)前記第1リード部は、前記少なくとも一部の厚さが当該少なくとも一部以外の厚さよりも相対的に薄く設けられている、受発光装置である。
上記構成によれば、製造時の汚染や破損を生じにくい構造を有するとともに迷光を防ぎやすい構造を有する受発光装置が得られる。
図1は、一実施形態の受発光装置の構成を示す斜視図である。 図2(A)は、受発光装置を構成するレンズハウジングの構成を模式的に示す断面図であり、図2(B)は、受発光装置を構成する本体ハウジングの構成を模式的に示す断面図である。 図3(A)は、リードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図3(B)は、リードフレームのみ取り出して示した平面図である。 図4は、受発光装置の回路構成をリードフレームの構成に対応付けて示した回路図である。 図5は、本実施形態の本体ハウジングの製造方法について説明するための図である。 図6は、本実施形態の本体ハウジングの製造方法について説明するための図である。 図7(A)、図7(B)は、本実施形態の本体ハウジングの製造方法について説明するための図である。 図8(A)、図8(B)は、変形実施例1のリードフレームを説明するための平面図である。 図9(A)は、リード部の図8(B)に示すF-F線における断面図である。図9(B)は、リード部の図8(B)に示すG-G線における断面図である。 図10(A)、図10(B)は、変形実施例2のリードフレームを説明するための平面図である。 図11は、本体ハウジングの断面図である。 図12(A)は、リードフレームの一部を拡大して示した平面図である。また、図12(B)は、リードフレームの他の一部を拡大して示した平面図である。 図13(A)は、変形実施例3のリードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図13(B)は、変形実施例3のリードフレームのみ取り出して示した平面図である。 図14(A)は、変形実施例4のリードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図14(B)は、変形実施例4のリードフレームのみ取り出して示した平面図である。 図15(A)は、変形実施例5のリードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図15(B)は、変形実施例5のリードフレームのみ取り出して示した平面図である。
図1は、一実施形態の受発光装置の構成を示す斜視図である。図2(A)は、受発光装置を構成するレンズハウジングの構成を模式的に示す断面図であり、図2(B)は、受発光装置を構成する本体ハウジングの構成を模式的に示す断面図である。図1に示すように、受発光装置は、例えば近赤外線を発光してその反射光を受光することにより物体の存在を検知するためのセンサとして用いられるものであり、本体ハウジング1と、この本体ハウジング1の上側に嵌め込むようにして配置されたレンズハウジング2を含んで構成されている。
本体ハウジング1は、成形された樹脂からなり、図示しない発光素子、受光素子および電子回路を内蔵するとともに、これらと電気的に接続されるリードフレーム3を内包している。リードフレーム3は、その一部が本体ハウジング1の図中右側の側部(第1側部)から突出している。本体ハウジング1は、それぞれ隔壁1e、1fを介して相互に分離された空間(凹部)である実装領域(第1実装領域)1a、実装領域(第2実装領域)1b、実装領域(第3実装領域)1cを有している。実装領域1aは、実装領域1b、1cよりも各ピン部10a等に近い位置に設けられ、実装領域1cは、実装領域1a、1bよりも各ピン部10a等から離れた位置に設けられている。
リードフレーム3は、本体ハウジング1を構成する樹脂に埋設されており、その一面側が部分的に上記した実装領域1a、1b、1cに露出している。このリードフレーム3の露出した部分に上記した発光素子、受光素子および電子回路が実装される(詳細は後述)。
レンズハウジング2は、発光素子から出射する光を集光するためのレンズ6と、受光素子へ入射させる光を集光するためのレンズ7を有している。各図に示すように、レンズ6は、片凸レンズであり、レンズ底面が光出射面4を構成している。同様に、レンズ7は、片凸レンズであり、レンズ底面が光入射面5を構成している。
図3(A)は、リードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図示のように、リードフレーム3は、本体ハウジング1(点線で示す)に内蔵されており、各実装領域1a、1b、1cにおいて部分的に露出している。リードフレーム3の実装領域1aに露出する部分には、インダクタL1、L2、L3と、コンデンサC1、C2、C3と抵抗素子R1がそれぞれ所定箇所に実装されている。リードフレーム3の実装領域1bに露出する部分には、所定箇所に受光用IC(図中、単に「IC」と示す)が実装されている。この受光用ICは、受光素子とその駆動回路を含むとともに、LED素子(図中、単に「LED」と示す)の駆動回路も含んでいる。リードフレーム3の実装領域1cに露出する部分には、所定箇所にLED素子(発光素子)が実装されている。
図3(B)は、リードフレームのみ取り出して示した平面図である。リードフレーム3は、複数のピン部(外部接続端子)10a、10b、10c、10dと、複数のリード部(配線パターン)11~20を含んで構成されている。各ピン部10a、10b、10c、10dは、それぞれ本体ハウジング1の一端部から露出し、受発光装置と外部装置との電気的および物理的な接続に用いられる部分である。本実施形態の各ピン部10a等は、図示のように略等間隔で一方向(図中の上下方向)に並んで配置されている。
リード部11は、一端側がピン部10aと接続されており、他端側が実装領域1aまで延在しており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。
リード部12は、一端側がリード部11の他端側と隣り合うようにして隙間を空けて配置されており、他端側が実装領域1bまで延在しており、他端側の一部分が本体ハウジング1の樹脂内に埋設されている。また、リード部12は、実装領域1aの側壁から本体ハウジング1の側面(図中上側の側面)に延在して当該側面に露出する支持部12aを備えている。この支持部12aは、リードフレーム3の製造時(詳細は後述)において、図示しない枠部分と接続してリード部12を支持するための部位であるとともに、製造後はその一部が本体ハウジング1に埋設されることによりリード部12を支持するための部位である。
リード部13は、一端側が実装領域1aまで延在してリード部15の他端側と接続されており、他端側が実装領域1bまで延在してリード部14の一端側と隣り合うようにして隙間を空けて配置されており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。また、リード部13は、実装領域1bから本体ハウジング1の側面(図中上側の側面)に延在する支持部13aを備えている。この支持部13aは、リードフレーム3の製造時(詳細は後述)において、図示しない枠部分と接続してリード部13を支持するための部位であるとともに、製造後はその一部が本体ハウジング1に埋設されることによりリード部13を支持するための部位である。
リード部14は、一端側が実装領域1bまで延在してリード部13の他端側と隣り合うようにして隙間を空けて配置されており、他端側が実装領域1cまで延在しており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。また、リード部14は、実装領域1cから本体ハウジング1の側面(図中上側の側面)に延在して当該側面から露出する支持部14aを備えている。この支持部14aは、リードフレーム3の製造時(詳細は後述)において、図示しない枠部分と接続してリード部14を支持するための部位であるとともに、製造後はその一部が本体ハウジング1に埋設されることによりリード部14を支持するための部位である。
リード部15は、一端側がピン部10bと接続されており、他端側が実装領域1aまで延在してリード部13の一端側と接続しており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。
リード部16は、一端側がピン部10cと接続されており、他端側が実装領域1aまで延在してリード部17の一端側と隣り合うようにして隙間を空けて配置されており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。
リード部17は、一端側が実装領域1aに配置されてリード部16の他端側と隣り合うようにして隙間を空けて配置されており、他端側が実装領域1bまで延在してリード部18の一端側と接続されており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。また、リード部17は、実装領域1bから本体ハウジング1の側面(図中下側の側面)に延在して当該側面から露出する支持部17aを備えている。この支持部17aは、リードフレーム3の製造時(詳細は後述)において、図示しない枠部分と接続してリード部17を支持するための部位であるとともに、製造後はその一部が本体ハウジング1に埋設されることによりリード部17を支持するための部位である。
リード部18は、一端側が実装領域1bまで延在してリード部17の他端側と接続されており、他端側が実装領域1cまで延在しており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。また、リード部18は、実装領域1cから本体ハウジング1の側面(図中下側の側面)に延在して当該側面から露出する支持部18aを備えている。この支持部18aは、リードフレーム3の製造時(詳細は後述)において、図示しない枠部分と接続してリード部18を支持するための部位であるとともに、製造後はその一部が本体ハウジング1に埋設されることによりリード部18を支持するための部位である。
リード部19は、一端側がピン部10dと接続されており、他端側が実装領域1aまで延在してリード部20の一端側と隣り合うようにして隙間を空けて配置されており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。
リード部20は、一端側が実装領域1aまで延在してリード部19の他端側と隣り合うようにして隙間を空けて配置されており、他端側が実装領域1bまで延在しており、一端と他端の間の一部分が本体ハウジング1の樹脂内に埋設されている。また、リード部20は、実装領域1aから本体ハウジング1の側面(図中下側の側面)に延在して当該側面から露出する支持部20aを備えている。この支持部20aは、リードフレーム3の製造時(詳細は後述)において、図示しない枠部分と接続してリード部20を支持するための部位であるとともに、製造後はその一部が本体ハウジング1に埋設されることによりリード部20を支持するための部位である。
図3(B)においては、図3(A)に示した各素子L1~L3、C1~C3、R1、IC、LEDの位置を点線で示している。各図から分かるように、インダクタL1はリード部19とリード部20の間に接続され、インダクタL2はリード部16とリード部17の間に接続され、インダクタL3はリード部11とリード部12の間に接続されている。また、コンデンサC1はリード部17をまたいでリード部13とリード部20の間に接続され、コンデンサC2はリード部15とリード部17の間に接続され、コンデンサC3はリード部12とリード部15の間に接続され、抵抗素子R1はリード部17とリード部20の間に接続されている。また、受光用ICは、リード部13の所定箇所に載置され、各端子がワイヤを介してリード部12、13、14、20と接続されている。LED素子は、リード部18の所定箇所に載置され、このリード部18とリード部14に接続されている。
図4は、受発光装置の回路構成をリードフレームの構成に対応付けて示した回路図である。図示のVout端子は、受光用ICの受光量に対応する電気信号の出力端子であり、上記したピン部10aに対応する。GND端子は、基準電位(例えば0V)を与える端子であり、上記したピン部10bに対応する。Vled・add端子は、LED素子に駆動電圧を与えるための端子であり、上記したピン部10cに対応する。Vcc端子は、受光用ICに駆動電圧を与えるための端子であり、上記したピン部10dに対応する。
インダクタL1は、Vcc端子と受光用ICの間に接続されている。インダクタL2は、Vled・add端子とLED素子のアノードとの間に接続されている。インダクタL3は、Vout端子と受光用ICの間に接続されている。
コンデンサC1は、GND端子とインダクタL1の一端(受光用IC側の一端)の間に接続されている。コンデンサC2は、GND端子とインダクタL2の一端(LED素子側の一端)の間に接続されている。コンデンサC3は、Vout端子とインダクタL1の一端(受光用IC側の一端)の間に接続されている。
抵抗素子R1は、インダクタL1の一端(受光用IC側の一端)とインダクタL2の一端(LED素子側の一端)の間に接続されている。受光用ICは、LED素子のカソードと接続されるとともにGND端子と接続されており、かつ上記の通りに各素子と接続されている。
図示のように、インダクタL1~L3、コンデンサC1~C3および抵抗素子R1からなる回路部は実装領域1aに配置され、受光用ICは実装領域1aの図中左隣の実装領域1bに配置され、LED素子は実装領域1bの図中左隣の実装領域1cに配置されている。上記のように、各実装領域1a~1cの間は、隔壁1e、1f等によって隔てられ、相互に分離した空間となっている。このため、回路部、受光用IC、LED素子の汚染やワイヤ切断といった不具合を回避しやすくなる。具体的には、回路部等がすべて同じ実装領域に配置されている場合、例えばLED素子と受光用ICを実装した後に回路部を実装したとすると、回路部の実装時にLED素子や受光用ICの汚損やワイヤ切断といった不具合を生じ得る。また反対に、例えば回路部を実装した後にLED素子と受光用ICを実装したとすると、LED素子と受光用ICの実装時に、先に実装した回路部の低融点半田が再溶融し、汚損やワイヤ切断といった不具合を生じ得る。本実施形態では、回路部、受光用IC、LED素子がそれぞれ分離された空間である実装領域1a~1cにそれぞれ配置されるので上記の不都合を回避し得る。
また、LED素子と受光用ICをそれぞれ別の実装領域へ配置していることで、迷光による誤検知を防ぐことができる利点もある。また、各ピン部10a~10dをすべて同じ側に設け、かつ回路部の近くに配置し、電磁波ノイズ対策部品であるインダクタL1~L3を各ピン部10a、10c、10dのすぐ近くに設けてこれらを接続している。これにより、電磁波ノイズの進入を防ぐことができる。また、受光用ICは高周波変動ノイズの影響を受けやすいため、受光用ICを回路部の隣の実装領域に配置し、かつコンデンサC1と近接させて配置することでこの影響を排除している。
図5、図6、図7(A)、図7(B)は、本実施形態の本体ハウジングの製造方法について説明するための図である。各図では、リードフレーム3等が平面視により示されている。
まず、図5に示すように、リードフレーム3を形成する。具体的には、例えば銅板をプレス機によって打ち貫くことで、それぞれが枠部分30と各支持部(図3(B)参照)を介して連結した複数のリードフレーム3が形成される。次に、これらリードフレーム3をメッキ液に浸すことにより各リードフレーム3の表面にメッキを施す。メッキとしては、例えばNi/Auメッキが好ましい。
次に、図6に示すように、本体ハウジング1を形成する。具体的には、例えば本体ハウジング1となる空隙を有する型がセットされたインサート成型機に各リードフレーム3をセットする。そして、本体ハウジング1となる樹脂を溶融して型に圧入することにより、各リードフレーム3に本体ハウジング1を形成する。これらの本体ハウジング1が形成されたリードフレーム3は、素子搭載ボディとなる。このように形成したハウジング1の素子搭載面は平面性が良く、受光用ICとLED素子の光軸ズレを小さくできるので、受光感度バラツキを抑制できる。
次に、図7(A)に示すように、各リードフレーム3上の所定位置にインダクタL1~L3、コンデンサC1~C3、抵抗素子R1、受光用IC、LED素子をそれぞれ半田によって接合する。次いで、受光用IC、LED素子の電極パッドと所定のリードパッド部を金ワイヤでワイヤボンディングする。次いで、インダクタL1~L3、コンデンサC1~C3、抵抗素子R1、受光用IC、LED素子及びワイヤを保護するために各実装領域1a、1b、1cを樹脂で封止する。受光用ICを有する実装領域1b、LED素子を有する実装領域1cについては透光性の樹脂(例えばシリコーン樹脂)を用いて封止する。当該封止樹脂の高さは、隔壁1e、1fで遮光できるように同等もしくは若干低いことがこのましい。また当該封止樹脂の表面は、受光用ICへの入射光及びLED素子からの出射光が乱れないように受光用IC、LED素子の実装領域において平面が好ましい。インダクタL1等の回路部を有する実装領域1aについては透光性の樹脂で封止してもよいし、不透明の樹脂で封止してもよい。またワイヤを介した接続がない場合は樹脂封止をしなくてもよい。
次に、図7(B)に示すように、各リードフレーム3をダイバーカットで枠部分30から分離して個片化する。これにより、上記した本実施形態のリードフレーム3を有する本体ハウジング1が完成する。そして、この本体ハウジング1に対し、別途形成しておいたレンズハウジング2を合体させることにより本実施形態の受発光装置(図1参照)が得られる。
次に、個片化した本体ハウジング1の対向する側面に露出したリード部12の支持部12a、リード部13の支持部13a、リード部14の支持部14a、リード部17の支持部17a、リード部18の支持部18a、リード部20の支持部20a、及び複数のピン部(外部接続端子)10a、10b、10c、10dの機能について説明する。
実装領域1aのリード部19とリード部20に接続されたインダクタL1の電気的接続状態や接続後の性能検査は、リード部19のピン部10dと露出した支持部20aに検査機の検査用電極端子を接続して行うことができる。同様にインダクタL2の検査はリード部16のピン部10cと露出した支持部17a(又は18a)を用いて測定でき、インダクタL3の検査はリード部11のピン部10aと露出した支持部12aを用いて行うことができる。
実装領域1aのリード部13とリード部20に接続されたコンデンサC1の電気的接続状態や接続後の性能検査は、リード部13の露出した支持部13aとリード部20の露出した支持部20aに検査機の検査用電極端子を接続して行うことができる。同様にコンデンサC2の検査はリード部15に接続されたリード部13の露出した支持部13aと露出した支持部17aを用いて行うことができ、コンデンサC3の検査はリード部15に接続されたリード部13の露出した支持部13aと露出した支持部12aを用いて行うことができる。
実装領域1aのリード部17とリード部20に接続された抵抗R1の電気的接続状態や接続後の性能検査は、リード部17の露出した支持部17aとリード部20の露出した支持部20aに検査機の検査用電極端子を接続して行うことができる。
実装領域1bのリード部13に実装及びワイヤボンディングされた受光用ICの電気的接続状態や接続後の性能検査は、リード部13の露出した支持部13aと、リード部12の露出した支持部12aと、リード部14の露出した支持部14aと、リード部20の露出した支持部20aに検査機の検査用電極端子を接続して行うことができる。
実装領域1cのリード部18に実装及びワイヤボンディングされたLED素子の電気的接続状態や接続後の性能検査は、リード部14の露出した支持部14aとリード部18の露出した支持部18aに検査機の検査用電極端子を接続して行うことができる。
以上のように支持部12a、13a、14a、17a、18a、20aは、本体ハウジング1に実装したインダクタL1~L3、コンデンサC1~C3、抵抗R1、受光IC、LED素子の検査端子として利用できる。なお、複数の支持部は、本体ハウジング1へレンズハウジング2を合体させることでカバー(絶縁保護)される。
図8(A)、図8(B)は、変形実施例1のリードフレームを説明するための平面図である。図8(A)に示す変形実施例1のリードフレーム103において、リード部117は、実装領域1aから実装領域1bにまたがって配置されており、コンデンサC1と重畳する部分を含む一定範囲が露出しないように本体ハウジング1の樹脂内に埋設されている。この点が上記実施形態と異なっている点である。両者に共通する構成については同一符号を付しており、それらについては説明を省略する(後述する変形実施例2~5においても同様)。なお、図8(A)では、リード部117の埋設された部分が分かりやすくなるように当該部分に網掛けを付して示している。また、図8(B)では、リード部117の埋設された部分を点線により示している。
図9(A)は、リード部の図8(B)に示すF-F線における断面図である。図示のように、リード部117は、コンデンサC1と重畳する部分を含む一定範囲E1-E2間の肉厚t2が当該リード部117の他の部分の肉厚t1よりも薄く形成されている。肉厚t2の厚さは、例えば肉厚t1の1/3~2/3程度である。このような肉厚の調整は、例えばリードフレーム103の製造時にプレス機によって打ち貫く際に一定範囲E1-E2間をより薄くなるように押圧して打ち貫く方法、あるいはプレス機による打ち抜きの後に一定範囲E1-E2間をエッチングにより除去する方法などによって行うことができる。
図9(B)は、リード部の図8(B)に示すG-G線における断面図である。図示のように、リード部117は、一定範囲E1-E2で肉厚が相対的に薄くなっており、この一定範囲E1-E2が本体ハウジング1の樹脂によって覆われ、外部へ露出しない状態となる。このため、図示のように、リード部117をまたいでリード部13とリード部20の間に接続されるコンデンサC1がリード部117と接触して短絡を生じることをより確実に防ぐことができる。また、リード部20と受光用ICとの間のボンディングワイヤもこのリード部117の肉厚が薄い部分をまたいで設けられるので(図8(A)参照)、この部分における短絡もより確実に防ぐことができる。なお、リード部117が「第1リード部」に対応し、リード部13、20が「第2リード部及び第3リード部」に対応する。
図10(A)、図10(B)は、変形実施例2のリードフレームを説明するための平面図である。図10(A)に示す変形実施例2のリードフレーム203において、リード部217、218は、上記した変形実施例1のリード部117と同様に一定範囲が本体ハウジング1の樹脂内に埋設されている。なお、図10(A)では、リード部217、218の埋設された部分が分かりやすくなるように当該部分に網掛けを付して示している。また、図10(B)では、リード部217、218の埋設された部分を点線により示している。
また、図11に断面図を示すように、本体ハウジング1は、リード部217の一部を露出させる2つの貫通孔(マーカ孔)240a、240bと、リード部218の一部を露出させる1つの貫通孔(マーカ孔)240cを有している。これらの貫通孔240a、240b、240cは、リードフレーム203に本体ハウジング1を樹脂成形する際に、リード部217、218が樹脂の表面に浮き上がるのを防ぐために図示しない棒状部材によって押さえていたことにより生じるものである。
図12(A)は、リードフレームの一部を拡大して示した平面図である。また、図12(B)は、リードフレームの他の一部を拡大して示した平面図である。図12(A)に示すように、貫通孔240a、240bは、受光用ICが載置されるべき位置と比較的近い位置に設けられる。また、図12(B)に示すように、貫通孔240cは、LED素子が載置されるべき位置と比較的近い位置に設けられる。このため、各貫通孔240a、240bは、受光用ICを載置する際において画像認識により位置決めを行う際の基準として用いることができる。同様に、貫通孔240cは、LED素子を載置する際において画像認識により位置決めを行う際の基準として用いることができる。
図13(A)は、変形実施例3のリードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図13(B)は、変形実施例3のリードフレームのみ取り出して示した平面図である。変形実施例3のリードフレーム303は、上記した実施形態のリードフレーム3と比較して、ピン部10c、リード部16、インダクタL2、コンデンサC2が省略された点、リード部17、19、20がリード部317、319、320に置き換えられた点、抵抗素子R1が可変抵抗素子R2に置き換えられた点が異なっている。各リード部17、19、20と各リード部317、319、320の違いは、一部の平面視形状のみであり、各々の機能は同じである。この変形実施例3では、LED素子へ与える電圧についてはVccを用いて可変抵抗素子R2により生成される。上記した実施形態に比較し、ピン部10c、インダクタL2、コンデンサC2が省略されているため部品点数を削減できる。
図14(A)は、変形実施例4のリードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図14(B)は、変形実施例4のリードフレームのみ取り出して示した平面図である。変形実施例4のリードフレーム403は、上記した実施形態のリードフレーム3と比較して、リード部17、18がリード部417、418に置き換えられた点、リード部418とリード部20の間がジャンプ配線により接続されている点、ピン部10cとピン部10dの機能が交換された点が異なっている。
上記した実施形態のリードフレーム3ではリード部17とリード部18が接続されていたが、変形実施例4のリードフレーム404ではリード部417とリード部418が分離している。そして、リード部418はリード部20とジャンプ配線を介して接続されている。また、上記した実施形態では、Vled・add端子がピン部10cに対応付けられ、Vcc端子がピン部10dに対応付けられていたが、変形実施例4ではこの関係が入れ替えられている。すなわち、Vcc端子がピン部10cに対応付けられ、Vled・add端子がピン部10dに対応付けられている。
図15(A)は、変形実施例5のリードフレームおよびこれに実装されている発光素子等の詳細な構成を示す平面図である。図15(B)は、変形実施例5のリードフレームのみ取り出して示した平面図である。変形実施例5のリードフレーム403は、上記した変形実施例4をさらに変形したものであり、リード部20がリード部520に置き換えられた点、リード部19、ピン部10dおよびインダクタL1が省略された点、抵抗素子R1が可変抵抗素子R5に置き換えられた点が異なっている。この変形実施例5では、LED素子へ与える電圧についてはVccを用いて可変抵抗素子R5により生成される。上記した変形実施例4に比較し、ピン部10d、リード部19、インダクタL1が省略されているため部品点数を削減できる。
以上のような実施形態や各変形実施例によれば、製造時の汚染や破損を生じにくい構造を有するとともに迷光を防ぎやすい構造を有する受発光装置が得られる。
なお、本発明は上記した実施形態等の内容に限定されるものではなく、本発明の要旨の範囲内において更に種々に変形して実施をすることが可能である。例えば、回路部の構成は上記に限定されない。
1:本体ハウジング、1a、1b、1c:実装領域(凹部)、2:レンズハウジング、3:リードフレーム、L1、L2、L3:インダクタ、C1、C2、C3:コンデンサ、R1:抵抗素子、IC:受光用IC、LED:LED素子、10a、10b、10c、10d:ピン部(外部接続端子)、11、12、13、14、15、16、17、18、19、20:リード部、12a、14a、17a、18a、20a:支持部

Claims (6)

  1. リードフレームと、
    前記リードフレームを内包する本体ハウジングと、
    前記リードフレームの一面側にそれぞれ配置される発光素子、受光素子及び回路部と、
    を含み、
    前記本体ハウジングは、少なくとも3つの互いに隔離された実装領域を有し、当該3つの互いに隔離された実装領域内に前記リードフレームの前記一面側を部分的に露出させるように設けられており、
    前記リードフレームは、前記発光素子、前記受光素子及び前記回路部を電気的に接続するための複数のリード部と、前記本体ハウジングの第1側部から突出する複数の外部接続端子と、前記本体ハウジングに埋設されて前記複数のリード部を支持する複数の支持部と、を有しており、
    前記3つの互いに隔離された実装領域は、前記回路部が配置される第1実装領域と、前記受光素子が配置される第2実装領域と、前記発光素子が配置される第3実装領域と、を有しており
    前記複数のリード部の何れかである第1リード部は、その少なくとも一部が前記3つの互いに離隔された実装領域の何れかにおいて露出しないように前記本体ハウジング内に埋設されており、
    前記第1リード部は、前記少なくとも一部の厚さが当該少なくとも一部以外の厚さよりも相対的に薄く設けられている、
    受発光装置。
  2. 前記第1実装領域は、前記第2実装領域及び前記第3実装領域よりも前記複数の外部接続端子に近位置に設けられる、
    請求項1に記載の受発光装置。
  3. 前記第2実装領域は、前記第1実装領域と前記第3実装領域の間に設けられる、
    請求項1又は2に記載の受発光装置。
  4. 前記第3実装領域は、前記第1実装領域及び前記第2実装領域よりも前記複数の外部接続端子から離れた位置に設けられる、
    請求項1~3の何れか1項に記載の受発光装置。
  5. 前記複数のリード部は、前記第1リード部を挟んで配置される第2リード部及び第3リード部を有しており、
    前記回路部を構成する少なくとも1つの回路素子は、前記第1リード部をまたいで前記第2リード部及び前記第3リード部と接続されている、
    請求項に記載の受発光装置。
  6. 前記複数の支持部は、各々の一端側が前記本体ハウジングの第1側部とは異なる側部から露出する、
    請求項1~の何れか1項に記載の受発光装置。
JP2019098267A 2019-05-27 2019-05-27 受発光装置 Active JP7319088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019098267A JP7319088B2 (ja) 2019-05-27 2019-05-27 受発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019098267A JP7319088B2 (ja) 2019-05-27 2019-05-27 受発光装置

Publications (2)

Publication Number Publication Date
JP2020194830A JP2020194830A (ja) 2020-12-03
JP7319088B2 true JP7319088B2 (ja) 2023-08-01

Family

ID=73546021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019098267A Active JP7319088B2 (ja) 2019-05-27 2019-05-27 受発光装置

Country Status (1)

Country Link
JP (1) JP7319088B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024111155A1 (ja) * 2022-11-25 2024-05-30 パナソニックIpマネジメント株式会社 半導体リレー及び半導体リレーの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200593A (ja) 2002-12-20 2004-07-15 Sharp Corp 反射形フォトインタラプタ及びそれを用いた電子機器
CN101082848A (zh) 2006-05-29 2007-12-05 原相科技股份有限公司 发光芯片固定在感测芯片上的光学输入装置及其制造方法
JP2013219296A (ja) 2012-04-12 2013-10-24 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014103365A (ja) 2012-11-22 2014-06-05 Stanley Electric Co Ltd 半導体装置
US20190035966A1 (en) 2017-07-26 2019-01-31 Anpec Electronics Corporation Optocoupler device and frame module thereof
JP2019508907A (ja) 2016-02-23 2019-03-28 ヴィシャイ セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツングVishay Semiconductor GmbH 光電子装置およびシステム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3261280B2 (ja) * 1994-09-08 2002-02-25 シャープ株式会社 反射型フォトインタラプタおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200593A (ja) 2002-12-20 2004-07-15 Sharp Corp 反射形フォトインタラプタ及びそれを用いた電子機器
CN101082848A (zh) 2006-05-29 2007-12-05 原相科技股份有限公司 发光芯片固定在感测芯片上的光学输入装置及其制造方法
JP2013219296A (ja) 2012-04-12 2013-10-24 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014103365A (ja) 2012-11-22 2014-06-05 Stanley Electric Co Ltd 半導体装置
JP2019508907A (ja) 2016-02-23 2019-03-28 ヴィシャイ セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツングVishay Semiconductor GmbH 光電子装置およびシステム
US20190035966A1 (en) 2017-07-26 2019-01-31 Anpec Electronics Corporation Optocoupler device and frame module thereof

Also Published As

Publication number Publication date
JP2020194830A (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
JP5261320B2 (ja) 光学式測距センサ、および、それを搭載した電子機器
JPWO2017203953A1 (ja) 半導体装置
CN101569023A (zh) 用于光电子器件的壳体和光电子器件在壳体中的布置
JP2004319530A (ja) 光半導体装置およびその製造方法
US20070108561A1 (en) Image sensor chip package
CN105529314B (zh) 半导体装置
JP6324442B2 (ja) 電子モジュールおよび光電デバイス
KR100374959B1 (ko) 고체촬상소자및그실장방법
JP2016532283A (ja) オプトエレクトロニクス部品およびその製造方法
US7453079B2 (en) Surface mount type photo-interrupter and method for manufacturing the same
JP7319088B2 (ja) 受発光装置
CN100429766C (zh) 电路装置及其制造方法
KR100208634B1 (ko) 표면 실장형 반도체 장치
JP5222233B2 (ja) 光通信モジュール
KR100650463B1 (ko) 반도체 장치 및 그 제조 방법
CN109156079B (zh) 光学传感模组及其制作方法
US10074645B2 (en) LED module and method of manufacturing the same
US12050134B2 (en) Optical sensor
JP4147171B2 (ja) 固体撮像装置およびその製造方法
JP4641762B2 (ja) 光半導体装置
JP3101007B2 (ja) 透過型光結合装置
JPH08162666A (ja) 動作表示付き半導体スイッチ
JP3585952B2 (ja) 光結合装置
JP2009117515A (ja) 光結合検出装置およびそれを備えた電子機器
JP2000012892A (ja) フォトインタラプタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230720

R150 Certificate of patent or registration of utility model

Ref document number: 7319088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150