JP7125208B2 - ノイズ解析装置及びノイズ解析方法 - Google Patents

Description

本発明は、ノイズ解析装置及びノイズ解析方法に関する。

近年、電子機器の基板設計において、パワー・インテグリティ（ＰＩ）解析を行い、ノイズの発生を十分に抑えた基板構成とすることは、非常に重要な事項となっている。特に、電子機器の多機能化に伴って回路規模が増大する傾向にあると共に、消費電力の増大により適切な電源供給の設計は難しい作業になってきている。

引用文献１では、高速解析しつつ、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法を提案している。

特開２００２－１６４４３４号公報

ＤＣＤＣコンバータのノイズ解析を高精度に実施するためには、例えば、回路シミュレーション解析ツールと、電磁界シミュレーション解析ツールを連携して解析することが考えられる。しかし、回路シミュレーション解析ツールにおいて、解析に必要な部品のデータ（例えばＳＰＩＣＥ形式のデータ）が入手しにくい。また、入手できたとしても精度が悪く、正しい解析ができないことがあった。

また、電磁界シミュレーション解析ツールにおいて、効率良く解析を行うためにプリント基板などをモデリングすることが難しく、計算量が膨大となり、短時間で解析を行うことができなかった。このため例えば、ＤＣＤＣコンバータでは、スイッチング回路の動作状態が短い周期で変化するので、この動作を再現して逐次解析することは困難であった。

そこで、本発明の目的は、ＤＣＤＣコンバータのノイズの解析を簡易に行うことが可能な技術を提供することにある。

上記課題を解決するため、本発明のノイズ解析装置は、
解析対象とする装置の回路情報を取得する情報取得部と、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出部と、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換部と、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定部と、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析部と、
を備える。

前記解析対象とする装置は、ＤＣＤＣコンバータであってもよい。

前記ノイズ解析装置は、前記閉回路抽出部が、前記閉回路を第一閉回路とし、前記スイッチング素子を含む閉回路であって前記第一閉回路とは異なる第二閉回路の情報を前記回路情報から抽出し、
前記置換部が、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報としてもよい。

前記ノイズ解析装置は、前記置換部が、前記スイッチング素子を前記等価回路としての電流源に置き換え、
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析部が前記ノイズ量を算出してもよい。

前記ノイズ解析装置は、前記解析対象とする装置の回路以外の構成要素の情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出してもよい。

前記ノイズ解析装置は、前記解析対象とする装置が、前記スイッチング素子を含む集積回路を備え、
前記閉回路抽出部が、前記集積回路を含む閉回路を前記回路情報から抽出してもよい。

前記ノイズ解析装置は、前記解析対象とする装置の外から侵入するノイズの情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出してもよい。

上記課題を解決するため、本発明のノイズ解析方法は、
解析対象とする装置の回路情報を取得する情報取得ステップと、
前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出ステップと、
前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換ステップと、
前記等価閉回路情報に基づいて、観測点を設定する観測点設定ステップと、
前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析ステップと、
をコンピュータが実行する。

前記ノイズ解析方法において、前記解析対象とする装置は、ＤＣＤＣコンバータであってもよい。

前記ノイズ解析方法は、前記閉回路抽出ステップで、前記閉回路を第一閉回路とし、前記スイッチング素子を含む閉回路であって前記第一閉回路とは異なる第二閉回路の情報を前記回路情報から抽出し、
前記置換ステップで、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報としてもよい。

前記ノイズ解析方法は、前記置換ステップで、前記スイッチング素子を前記等価回路としての電流源に置き換え、
予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析ステップで前記ノイズ量を算出してもよい。

前記ノイズ解析方法は、前記解析対象とする装置の回路以外の構成要素の情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析ステップで前記ノイズ量を算出してもよい。

前記ノイズ解析方法は、前記解析対象とする装置が、前記スイッチング素子を含む集積回路を備え、
前記閉回路抽出ステップで、前記集積回路を含む閉回路を前記回路情報から抽出してもよい。

前記ノイズ解析方法は、前記解析対象とする装置の外から侵入するノイズの情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析ステップで前記ノイズ量を算出してもよい。

上記課題を解決するため、本発明は、前記ノイズ解析方法の各ステップをコンピュータに実行させるためのノイズ解析プログラムであってもよい。また、本発明は、前記ノイズ解析プログラムをコンピュータが読取可能に記憶した記憶媒体であってもよい。

本発明によれば、ＤＣＤＣコンバータのノイズの解析を簡易に行うことが可能な技術を提供することができる。

ノイズ解析装置の構成を示す図である。 ノイズ解析装置のハードウェア構成を示す図である。 本実施形態に係るノイズ解析方法の一例を示す図である。 入力された回路情報の一例を示す図である。 抽出した閉回路情報の一例を示す図である。 ＤＣＤＣコンバータの一例を示す図である。 等価回路に置換した等価閉回路を示す図である。 等価閉回路に観測点を設定した例を示す図である。 ノイズ解析装置が算出したＺパラメータを示す図 ノイズ解析装置が算出した近傍界ノイズ分布を示す図である。 Ｚパラメータと、その許容値を示す図 スイッチング回路に集積回路を用いた例を示す図である。 置換後の等価閉回路を示す図である。 昇圧型のＤＣＤＣコンバータを用いた例を示す図である。 等価回路に置換した等価閉回路を示す図である。 スイッチング回路にＬＳＩを用いた例を示す図である。 置換後の等価閉回路を示す図である。 第一閉回路に加え、第二閉回路を抽出した例を示す図である。 置換した等価閉回路を示す図である。 変形例２に係るノイズ解析方法を示す図である。 変形例３に係るノイズ解析方法を示す図である。

〈第一実施形態〉
以下、本発明の実施の形態について説明する。図１は、ノイズ解析装置１０の構成を示す図である。このノイズ解析装置１０は、ＤＣＤＣコンバータ２０の回路情報を取得し、この回路情報からスイッチング回路を抽出し、このスイッチング回路のスイッチング素子を等価回路に置き換えてノイズ解析を行う。これにより、ノイズ解析装置１０は、ＤＣＤ
Ｃコンバータ２０から発生するノイズのシミュレーションを短時間で行えるようにするもである。
〈装置構成〉
ノイズ解析装置１０は、図１に示すように、情報取得部１１、閉回路抽出部１２、置換部１３、観測点設定部１４、ノイズ解析部１５を備えている。

情報取得部１１は、解析対象とする電子機器の少なくともＤＣＤＣコンバータ２０の回路情報を取得する。ここで回路情報は、ＤＣＤＣコンバータ２０の回路を示す情報であり、当該回路を構成する部品の形状や仕様等を示す情報である。例えば当該回路のＣＡＤ（computer-aided design）データである。当該回路を構成する部品としては例えば、プリ
ント基板や、当該プリント基板に形成される配線パターン、プリント基板に設けられる素子、当該回路に電力を供給する電源が挙げられる。回路情報としては、例えば、プリント基板の形状や層構成、材質、配線パターンの形状や素子との接続位置、素子の仕様（容量、寸法、電気特性等）を含む。

閉回路抽出部１２は、前記回路情報から、スイッチング回路のスイッチング素子を含む閉回路の情報を抽出する。

置換部１３は、前記閉回路の情報のうち、スイッチング素子の情報を等価回路の情報に置き換えることにより、閉回路の情報を等価閉回路情報とする。例えば、置換部１３は、閉回路に含まれるスイッチング素子のうち少なくとも一つを電流の供給源（ノイズ供給源）に置き換え、この置き換え後の回路の情報を等価閉回路情報とする。

観測点設定部１４は、等価閉回路情報に基づいて、ノイズを観測するための観測点を設定する。例えば、前記閉回路において、ノイズの供給源となる電流源と、この電流源からの電流の供給先でノイズを伝搬させる箇所に観測点を設定する。なお、具体的な設定箇所については後述する。

ノイズ解析部１５は、前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出する。このノイズ量の算出手法としては、所謂ＰＩシミュレーションといった公知の解析技術を用いることができるため、詳細な説明は省略する。

図２は、ノイズ解析装置１０のハードウェア構成を示す図である。図２に示すように、ノイズ解析装置１０は、接続バス１１０によって相互に接続されたＣＰＵ（Central Processing Unit）１０１、メモリ１０２、入出力ＩＦ１０３、通信ＩＦ１０４を有する情報
処理装置（コンピュータ）である。ＣＰＵ１０１は、情報処理装置全体の制御を行う中央処理演算装置である。ＣＰＵ１０１はプロセッサとも呼ばれる。ただし、ＣＰＵ１０１は、単一のプロセッサに限定される訳ではなく、マルチプロセッサ構成であってもよい。また、単一のソケットで接続される単一のＣＰＵ１０１がマルチコア構成であってもよい。

メモリ１０２は、主記憶装置と補助記憶装置とを含む。主記憶装置は、ＣＰＵ１０１の作業領域，プログラムやデータの記憶領域，通信データのバッファ領域として使用される。主記憶装置は、例えば、Random Access Memory（ＲＡＭ），或いはＲＡＭとRead Only Memory（ＲＯＭ）との組み合わせで形成される。主記憶装置は、ＣＰＵ１０１がプログラムやデータをキャッシュしたり、作業領域を展開したりする記憶媒体である。主記憶装置は、例えば、フラッシュメモリ、ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）を含む。補助記憶部は、ＣＰＵ１０１により実行されるプログラムや、動作の設定情報などを記憶する記憶媒体である。補助記憶装置は、例えば、ＨＤＤ（Hard-disk Drive）やＳＳＤ（Solid State Drive）、ＥＰＲＯＭ（Erasable Programmable ROM）、フ
ラッシュメモリ、ＵＳＢメモリ、メモリカード等である。本実施形態では、不揮発性記憶
媒体である補助記憶装置の記憶領域の一部に回路情報や設定情報等を記憶している。

入出力ＩＦ１０３は、ノイズ解析装置１０に接続するセンサや操作部、ＣＤやＤＶＤ等の記憶媒体からデータを読み取るディスクドライブ、メモリカード等の記憶媒体に対してデータの読み書きを行うリーダ／ライタ、表示装置、プリンタ等の機器との間でデータの入出力を行うインターフェースである。通信ＩＦ１０４は、通信回線を介して他の装置との通信を行うインターフェース（通信モジュール）である。なお、上記の構成要素はそれぞれ複数に設けられてもよいし、一部の構成要素を設けないようにしてもよい。

ノイズ解析装置１０では、ＣＰＵ１０１が、アプリケーションプログラム（ノイズ解析プログラム）を実行することにより、図１に示す情報取得部１１、閉回路抽出部１２、置換部１３、観測点設定部１４、ノイズ解析部１５といった各処理部として機能する。但し、上記各処理部の少なくとも一部の処理がＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって提供されてもよい。また、
上記各処理部の少なくとも一部が、ＦＰＧＡ（Field-Programmable Gate Array）等の専
用ＬＳＩ（large scale integration）、その他のデジタル回路であってもよい。また、
上記各処理部の少なくとも一部にアナログ回路を含む構成としてもよい。

〈ノイズ解析方法〉
次に本実施形態のノイズ解析装置１０が実行するノイズ解析方法について説明する。図３は、本実施形態に係るノイズ解析方法の一例を示す図である。ノイズ解析装置１０は、電源が投入された場合や、ユーザにより解析処理の開始を指示する操作がなされた場合に、図３の処理を開始する。

ステップＳ１０にて、ノイズ解析装置１０は、ＤＣＤＣコンバータ２０を含む解析対象機器の回路情報を取得する。例えば、予めＣＡＤにより作成された回路情報を記憶装置に記憶しておき、この記憶装置から読み出すことで回路情報を取得する。また、他の装置から受信することでもよい。更に、ユーザが、操作部を操作することにより一部の情報を入力するようにしてもよい。図４は、入力された回路情報の一例を示す図である。なお、図４では、主に回路の平面形状を示したが、回路情報は裏面や層間の基板構成を示す情報も有している。また、回路情報は、形状だけでなく、各部品の種別や仕様等の属性の情報も有している。

ステップＳ２０にて、ノイズ解析装置１０は、回路情報に基づき、多くのノイズが発生すると推定されるＤＣＤＣコンバータ２０のスイッチング素子を含む閉回路の情報を抽出する。図５は、抽出した閉回路情報の一例を示す図、図６は、ＤＣＤＣコンバータ２０の一例を示す図である。図６に示すＤＣＤＣコンバータ２０は、電源２１と接続され、この電源２１から入力される電力の電圧を降圧して負荷２２へ出力する。ＤＣＤＣコンバータ２０は、入力コンデンサＣ１や、スイッチング素子Ｑｔ，Ｑｂ、コイルＬ１、出力コンデンサＣ２を有している。なお、図６では、説明の便宜上、主要な要素のみを示し、スイッチング素子Ｑｔ，Ｑｂのゲートへ制御信号を供給する制御回路等、一部の要素については省略して示している。

入力コンデンサＣ１は、一端が電源２１の正極に接続され、他端が電源２１の負極、即ちＧＮＤライン２３と接続されている。スイッチング素子Ｑｔは、一端子（ドレイン）が電源２１の正極と接続され、他端子（ソース）がスイッチング素子Ｑｂの一端子（ドレイン）及びコイルＬ１と接続されている。スイッチング素子Ｑｂは、一端子（ドレイン）がスイッチング素子Ｑｔの一端子（ソース）及びコイルＬ１と接続され、他端子（ソース）がＧＮＤラインと接続されている。

また、コイルＬ１は、一端がスイッチング素子Ｑｔのソースとスイッチング素子Ｑｂのドレインとの間に接続され、他端が出力コンデンサＣ２と接続されている。出力コンデンサＣ２は、一端がコイルＬ１及び負荷２２、即ちＤＣＤＣコンバータの出力端（正極）と接続され、他端がＧＮＤライン２３を介して負荷２２、即ちＤＣＤＣコンバータの出力端（負極）と接続されている。

ノイズ解析装置１０は、回路情報から、スイッチング素子やコイル、コンデンサが、図６のように接続されて、ＤＣＤＣコンバータ２０を構成している回路の情報を抽出し、このうち、スイッチング素子Ｑｔ，Ｑｂと、この入力側に設けられた入力コンデンサＣ１と、これらを接続する配線パターンとを閉回路（スイッチング回路）として抽出する（図５）。なお、図５、図６の回路は一例であり、例えば、ＤＣＤＣコンバータ２０が他の構成であってもよい。また、スイッチング素子は、ユニポーラトランジスタに限らず、バイポーラトランジスタであってもよい。

ステップＳ３０にて、ノイズ解析装置１０は、閉回路の情報のうち、スイッチング素子Ｑｔ，Ｑｂの情報を等価回路の情報に置き換える。本実施形態では、閉回路に二つのスイッチング素子Ｑｔ，Ｑｂが含まれるが、ノイズの影響において支配的なのは、ＧＮＤライン２３側に接続されたスイッチング素子Ｑｂである。このためＧＮＤライン２３側に接続されたスイッチング素子Ｑｂを電流源（ノイズ源）Ｑｂｅに置換し、正極側に接続されたスイッチング素子Ｑｔはドレイン－ソース間を導通させる配線パターンＱｔｅに置換する。図７は、等価回路に置換した等価閉回路を示す図である。この等価閉回路を示す情報を等価閉回路情報と称す。なお、ＤＣＤＣコンバータ２０が、他の構成をとる場合もＧＮＤライン側に接続されたスイッチング素子を電流源に置換し、そうでないスイッチング素子はソース－ドレイン間を導通させる配線パターンに置換する。また、スイッチング素子が一つである場合には、これを電流源に置換する。

ステップＳ４０にて、ノイズ解析装置１０は、等価閉回路情報に基づいて、ノイズを観測するための観測点を設定する。図８は、等価閉回路に観測点を設定した例を示す図である。ノイズ解析装置１０は、前記閉回路において、例えば、ノイズの供給源となる電流源Ｑｂｅの両端に第一観測点Ｐ１ａ，Ｐ１ｂを設定する。また、ノイズ解析装置１０は、この電流源Ｑｂｅからの電力を蓄積または放出することでノイズを伝搬させる入力コンデンサＣ１の両端に第二観測点Ｐ２ａ，Ｐ２ｂを設定する。

ステップＳ５０にて、ノイズ解析装置１０は、図８に示す等価閉回路について観測点Ｐ１ａ，Ｐ１ｂ，Ｐ２ａ，Ｐ２ｂで観測した場合のノイズ量を算出する。図９は、ノイズ解析装置１０が算出したＺパラメータを示す図、図１０は、ノイズ解析装置１０が算出した近傍界ノイズ分布を示す図である。

図９では、横軸に電流源Ｑｂｅから供給される電流（正弦波）の周波数をとり、縦軸にインピーダンスをとって、ノイズの大きさを示している。なお、輻射ノイズについて求める場合には、第一観測点Ｐ１ａ，Ｐ１ｂ間で観測を行った場合のＺ１１パラメータを取得し、放射ノイズについて求める場合には、第一観測点Ｐ１ａ，Ｐ１ｂと第二観測点Ｐ２ａ，Ｐ２ｂとの間で観測を行った場合のＺ２１パラメータを取得する。

また、ノイズ解析装置１０は、電流源Ｑｂｅから電流を供給する際のノイズ量や、この電流が各配線パターンを流れる際のノイズ量、入力コンデンサＣ１が電力を蓄積又は放出する際のノイズ量など、各部品で発生するノイズ量を求め、その位置毎に示して、図１０のような近傍界ノイズ分布を出力する。

なお、電流源Ｑｂｅから供給する電流は、正弦波に限らず、実測データを用いてもよい
。例えば、予めスイッチング素子Ｑｂについて、周波数を変えて動作させた際のドレイン－ソース間の電流を実測し、この実測データを用いてノイズ量の算出、即ちノイズの解析を行ってもよい。これによって、より精度の高い解析結果を得ることができる。

ステップＳ６０にて、ノイズ解析装置１０は、ステップＳ５０で算出したノイズ量の可否、即ちノイズ量が許容値以下に抑えられているか否かを判定する。例えば、図１１のようにＺパラメータについて、周波数毎の許容値（図１１中の破線）５１を設定しておき、ステップＳ５０で算出したノイズ量が許容値５１を超えていればＮＧ（否）、超えていなければＯＫ（可）と判定する。

ノイズ解析装置１０は、ステップＳ６０で肯定判定であれば、図３の処理を終了し、否定判定であれば、ステップＳ７０へ移行する。

ステップＳ７０にて、ノイズ解析装置１０は、ユーザに対し、ノイズ量が許容できない値であることを通知して修正を促す。例えば、ノイズ解析装置１０は、図１１に示すように、許容値５１を超えたノイズのピークが現れた周波数（図１１では６００ＭＨｚ）を求め、この周波数の近傍ノイズ分布を表示することにより、どのようにノイズが伝搬し、どの箇所からノイズが発生しているか、即ち改善すべき箇所を示す。これにより、例えばユーザが、配線パターンの幅や長さ等を変えて取り回しを変更できるようにしている。

ユーザによって回路情報が変更された場合には、図３の処理を再度実行して、変更後の回路情報を取得し、ステップＳ６０で肯定判定されるまで繰り返す。

これにより、ノイズ量を十分に抑えた設計を達成できる。そして、本実施形態では、電子機器のなかでもノイズの発生が多いＤＣＤＣコンバータ２０のスイッチング回路に限定し、このスイッチング素子Ｑｔ，Ｑｂを等価回路に置き換えてノイズの解析を行うので、簡易にノイズの発生量が算出でき、短時間でノイズの解析を行うことができる。

図１２は、スイッチング回路に集積回路を用いた例を示す図である。図１２において、ＩＣ５２は、ＭＯＳＦＥＴ（スイッチング素子）を内蔵した集積回路である。ＩＣ５２は、電源入力端子Ｖｉｎが電源２１の正極と接続し、スイッチング端子Ｌｘが、コイルＬ１と接続し、パワーＧＮＤ端子ＰＧがＧＮＤライン２３と接続している。

この場合、ノイズ解析装置１０は、前述と同様にステップＳ１０で回路情報を取得し、ステップＳ２０にて、入力コンデンサＣ１と、ＩＣ５２と、これらを接続する配線パターンとを閉回路（スイッチング回路）として抽出する。

ステップＳ３０にて、ノイズ解析装置１０は、ＩＣ５２内のスイッチング素子Ｑｂが配置されているスイッチング端子Ｌｘ－パワーＧＮＤ端子ＰＧ間を電流源Ｑｂｅに置き換える。また、スイッチング素子Ｑｔが配置されている電源入力端子Ｖｉｎ－スイッチング端子Ｌｘ間を配線パターンＱｔｅに置き換える。図１３は、置換後の等価閉回路を示す図である。なお、この電流源Ｑｂｅや配線パターンＱｔｅと置き換える箇所の情報は、ＩＣ５２の属性情報として回路情報に含めておく。

ステップＳ４０にて、ノイズ解析装置１０は、スイッチング端子ＬｘとパワーＧＮＤ端子ＰＧとに第一観測点Ｐ１ａ，Ｐ１ｂを設定し、入力コンデンサＣ１の両端に第二観測点Ｐ２ａ，Ｐ２ｂを設定する。ステップＳ５０～Ｓ７０については前述と同様である。

このように、スイッチング回路に集積回路を用いた場合でも前述と同様に等価回路に置き換えて、短時間でノイズの解析を行うことができる。

図１４は、昇圧型のＤＣＤＣコンバータ２０Ａを用いた例を示す図である。図１４に示すＤＣＤＣコンバータ２０Ａは、電源２１と接続され、この電源２１から入力される電力の電圧を昇圧して負荷２２へ出力する。

ＤＣＤＣコンバータ２０Ａは、コイルＬ２や、スイッチング素子Ｑｔ，Ｑｂ、出力コンデンサＣ２を有している。なお、図１４では、説明の便宜上、主要な要素のみを示し、一部の要素については省略して示している。

コイルＬ２は、一端が電源２１の正極に接続され、他端がスイッチング素子Ｑｔのソースとスイッチング素子Ｑｂのドレインとの間に接続されている。スイッチング素子Ｑｔは、一端が出力コンデンサＣ２及び負荷２２、即ちＤＣＤＣコンバータの出力端（正極）と接続され、他端がスイッチング素子Ｑｂの一端子（ドレイン）と接続されている。スイッチング素子Ｑｂは、一端子（ドレイン）がスイッチング素子Ｑｔの一端子（ソース）及びコイルＬ１と接続され、他端子（ソース）がＧＮＤラインと接続されている。

出力コンデンサＣ２は、一端がスイッチング素子Ｑｔのドレイン及び負荷２２、即ちＤＣＤＣコンバータの出力端（正極）と接続され、他端がＧＮＤライン２３を介して負荷２２、即ちＤＣＤＣコンバータの出力端（負極）と接続されている。

ノイズ解析装置１０は、前述と同様にステップＳ１０で回路情報を取得する。ステップＳ２０にて、ノイズ解析装置１０は、回路情報から、スイッチング素子やコイル、コンデンサが、図１４のように接続されて、昇圧型のＤＣＤＣコンバータ２０Ａを構成している回路の情報を抽出し、このうち、スイッチング素子Ｑｔ，Ｑｂと、この出力側に設けられた出力コンデンサＣ２と、これらを接続する配線パターンとを閉回路（スイッチング回路）として抽出する。

ステップＳ３０にて、ノイズ解析装置１０は、閉回路の情報のうち、スイッチング素子Ｑｔ，Ｑｂの情報を等価回路の情報に置き換える。この置換は、図６の例と同様であり、ノイズ解析装置１０は、ＧＮＤライン２３側に接続されたスイッチング素子Ｑｂを電流源（ノイズ源）Ｑｂｅに置換し、ノイズ解析装置１０については、正極側に接続されたスイッチング素子Ｑｔはドレイン－ソース間を導通させる配線パターンＱｔｅに置換する。図１５は、等価回路に置換した等価閉回路を示す図である。

ステップＳ４０にて、ノイズ解析装置１０は、等価閉回路情報に基づいて、ノイズを観測するための観測点を設定する。例えば、ノイズ解析装置１０は、前記閉回路において、ノイズの供給源となる電流源Ｑｂｅの両端に第一観測点Ｐ１ａ，Ｐ１ｂを設定する。また、ノイズ解析装置１０は、この電流源Ｑｂｅからの電力を蓄積または放出することでノイズを伝搬させる出力コンデンサＣ２の両端に第二観測点Ｐ２ａ，Ｐ２ｂを設定する。
このように、前述の例（図６）と異なるＤＣＤＣコンバータ２０Ａを用いた場合でも同様に等価回路に置き換えて、短時間でノイズの解析を行うことができる。

図１６は、スイッチング回路にＬＳＩを用いた例を示す図である。図１６において、ＬＳＩ５３は、ＭＯＳＦＥＴ（スイッチング素子）を内蔵した集積回路である。ＬＳＩ５３は、電源入力端子ＶＤＤがコイルＬ１と接続し、ＧＮＤ端子ＶＳＳがＧＮＤライン２３と接続している。コンデンサＣ３，Ｃ４は、一端がＬＳＩ５３の電源入力端子ＶＤＤとコイルＬ１との間に接続し、他端がＧＮＤライン２３と接続している。

ノイズ解析装置１０は、前述と同様にステップＳ１０で回路情報を取得し、ステップＳ２０にて、ＬＳＩ５３と、出力コンデンサＣ２と、これらを接続する配線パターンとを閉
回路（スイッチング回路）として抽出する。

ステップＳ３０にて、ノイズ解析装置１０は、ＬＳＩ５３内のスイッチング素子Ｑｂが配置されている電源入力端子ＶＤＤ－ＧＮＤ端子ＶＳＳ間を電流源Ｑｂｅに置き換える。図１７は、置換後の等価閉回路を示す図である。なお、この電流源Ｑｂｅと置き換える箇所の情報は、ＬＳＩ５３の属性情報として回路情報に含めておく。

ステップＳ４０にて、ノイズ解析装置１０は、電源入力端子ＶＤＤとＧＮＤ端子ＶＳＳとに第一観測点Ｐ１ａ，Ｐ１ｂを設定する。また、ノイズ解析装置１０は、等価閉回路情報に基づき、電流源Ｑｂｅからの電力を蓄積または放出することでノイズを伝搬させる出力コンデンサＣ２の両端に第二観測点Ｐ２ａ，Ｐ２ｂを設定する。なお、コンデンサＣ２～Ｃ４のうち、何れに第二観測点Ｐ２ａ，Ｐ２ｂを設定するかは、回路情報に示される各コンデンサの配置や仕様などによって特定できる。例えば、閉回路中で最もノイズの発生量が多い素子の両端に設定する。ステップＳ５０～Ｓ７０については前述と同様である。

このように、スイッチング回路にＬＳＩを用いた場合でも前述と同様に等価回路に置き換えて、短時間でノイズの解析を行うことができる。

〈変形例１〉
前述の実施形態では、ステップＳ２０で、図７に示すように一つの閉回路を抽出したが、これに限らず複数の閉回路を抽出してもよい。なお、他の構成は、前述の実施形態と同じであるので、再度の説明を省略する。

本例のノイズ解析装置１０は、例えば、前述のスイッチング素子Ｑｂと入力コンデンサＣ１を含む閉回路を第一閉回路とし、スイッチング素子Ｑｂを含む閉回路であって第一閉回路とは異なる第二閉回路の情報を回路情報から抽出する。図１８は、第一閉回路に加え、スイッチング素子Ｑｂと、出力コンデンサＣ２と、コイルＬ１と、これらを接続する配線パターンとを含む第二閉回路を抽出した例を示している。

ステップＳ３０にて、ノイズ解析装置１０は、第一閉回路の情報に加えて第二の情報を加えた複合回路情報のうち、スイッチング素子Ｑｂの情報を等価回路（電流源Ｑｂｅ）の情報に置き換えることにより、前記複合回路情報を等価閉回路情報とする。図１９は、置換した等価閉回路を示す図である。この等価閉回路情報を用いてノイズ解析を行う以降のステップＳ４０～Ｓ７０については前述と同様である。なお、本例では、二つの閉回路を抽出したが、第二閉回路を複数抽出し、三つ以上の閉回路を抽出し、これらの等価閉回路情報を用いてノイズ解析を行うようにしてもよい。

このように、閉回路を複数抽出することにより、広い範囲でノイズ解析を行うことができる。

〈変形例２〉
前述の実施形態では、回路情報に基づいてノイズ解析を行ったが、回路以外の構成要素の情報を加えてノイズ解析を行ってもよい。なお、この他の構成は、前述の実施形態と同じであるため、再度の説明を省略する。

図２０は、変形例２に係るノイズ解析方法を示す図である。なお、ステップＳ１０～Ｓ４０については、前述の図３の例と同じである。

ステップＳ４５にて、ノイズ解析装置１０は、電子機器の回路以外の構成要素の情報を等価閉回路情報に追加する。なお、回路以外の構成要素とは、例えば、筐体、シャーシ、
シールドなど、回路の周囲に存在するものである。これら構成要素の形状や、位置、材質等の情報を等価閉回路情報に追加する。

ステップＳ５０にて、ノイズ解析装置１０は、ステップＳ４５で構成要素の情報を加えた等価閉回路情報について、ノイズ解析を行いノイズ量を算出する。

これにより、筐体等の構成要素が存在する実機に近い状態でノイズ解析を行うことができる。

〈変形例３〉
前述の変形例２では、回路以外の構成要素の情報を加えてノイズ解析を行ったが、更に外から侵入するノイズの情報を加えてノイズ解析を行ってもよい。なお、この他の構成は、前述の変形例２と同じであるため、再度の説明を省略する。

図２１は、変形例３に係るノイズ解析方法を示す図である。なお、ステップＳ１０～Ｓ４５については、前述の図２０の例と同じである。

ステップＳ４７にて、ノイズ解析装置１０は、ＤＣＤＣコンバータの外、或は電子機器の外から侵入するノイズの情報を記憶装置から読み出して等価閉回路情報に追加する。なお、外から侵入するノイズの情報は、予め当該電子機器に外から侵入するノイズを実測し、記憶装置に記憶しておく。

ステップＳ５０にて、ノイズ解析装置１０は、ステップＳ４７で外から侵入するノイズの情報を加えた等価閉回路情報について、ノイズ解析を行いノイズ量を算出する。

これにより、外部環境による影響を含めたノイズ解析を行うことができる。なお、本変形例３では、変形例２に係る図２０の処理にステップＳ４７の処理を加えたが、これに限らず前述の実施形態に係る図３の処理にステップＳ４７の処理を加えた構成とし、回路以外の構成要素の情報を加える処理（ステップＳ４５）を省略してもよい。

以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。

１０ ：ノイズ解析装置
１１ ：情報取得部
１２ ：閉回路抽出部
１３ ：置換部
１４ ：観測点設定部
１５ ：ノイズ解析部
２０ ：ＤＣＤＣコンバータ
２０Ａ ：ＤＣＤＣコンバータ
２１ ：電源
２２ ：負荷
２３ ：ＧＮＤライン
５１ ：許容値
５３ ：ＬＳＩ

Claims (8)

1. 解析対象とする装置の回路情報を取得する情報取得部と、
   前記回路情報からスイッチング素子を含む閉回路の情報を抽出する閉回路抽出部と、
   前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とする置換部と、
   前記等価閉回路情報に基づいて、観測点を設定する観測点設定部と、
   前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するノイズ解析部と、
   を備えるノイズ解析装置。
2. 前記解析対象とする装置はＤＣＤＣコンバータであることを特徴とする請求項１に記載のノイズ解析装置。
3. 前記閉回路抽出部が、前記閉回路を第一閉回路とし、前記スイッチング素子を含む閉回路であって前記第一閉回路とは異なる第二閉回路の情報を前記回路情報から抽出し、
   前記置換部が、前記第一閉回路の情報に加えて前記第二閉回路の情報を加えた複合回路情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記複合回路情報を等価閉回路情報とする請求項１又は２に記載のノイズ解析装置。
4. 前記置換部が、前記スイッチング素子を前記等価回路としての電流源に置き換え、
   予め前記スイッチング素子に流れる電流を実測したデータを前記電流源から供給される電流のデータとして用いて、前記ノイズ解析部が前記ノイズ量を算出する請求項１～３の何れか一項に記載のノイズ解析装置。
5. 前記解析対象とする装置の回路以外の構成要素の情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出する請求項１～４の何れか一項に記載のノイズ解析装置。
6. 前記解析対象とする装置が、前記スイッチング素子を含む集積回路を備え、
   前記閉回路抽出部が、前記集積回路を含む閉回路を前記回路情報から抽出する請求項１～５の何れか一項に記載のノイズ解析装置。
7. 前記解析対象とする装置の外から侵入するノイズの情報を前記等価閉回路情報に加えた情報について、前記ノイズ解析部が前記ノイズ量を算出する請求項１～６の何れか一項に記載のノイズ解析装置。
8. 解析対象とする装置の回路情報を取得するステップと、
   前記回路情報からスイッチング素子を含む閉回路の情報を抽出するステップと、
   前記閉回路の情報のうち、前記スイッチング素子の情報を等価回路の情報に置き換えることにより、前記閉回路の情報を等価閉回路情報とするステップと、
   前記等価閉回路情報に基づいて、観測点を設定するステップと、
   前記等価閉回路情報が示す回路について前記観測点で観測した場合のノイズ量を算出するステップと、
   をコンピュータが実行するノイズ解析方法。

Images