JP7037801B2

JP7037801B2 - Field effect transistor and its manufacturing method

Info

Publication number: JP7037801B2
Application number: JP2017209449A
Authority: JP
Inventors: 成仁岡田; 一行只友
Original assignee: Yamaguchi University NUC
Current assignee: Yamaguchi University NUC
Priority date: 2017-10-30
Filing date: 2017-10-30
Publication date: 2022-03-17
Anticipated expiration: 2037-10-30
Also published as: JP2019083255A

Description

本発明は、電界効果トランジスタ及びその製造方法に関する。 The present invention relates to a field effect transistor and a method for manufacturing the same.

高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）は、半導体ヘテロ接合に誘起された二次元電子ガスをチャネルとした電界効果トランジスタである。かかる電界効果トランジスタとして、例えば、特許文献１には、ＡｌＩｎＧａＮのバリア層とｎ型ＧａＮのチャネル層とのヘテロ接合構造を有するものが開示されている。 A high electron mobility transistor (HEMT) is a field effect transistor having a channel of two-dimensional electron gas induced in a semiconductor heterojunction. As such a field effect transistor, for example, Patent Document 1 discloses a transistor having a heterojunction structure of an AlInGaN barrier layer and an n-type GaN channel layer.

米国特許第７７２８３５５号明細書U.S. Pat. No. 7,728,355

本発明の課題は、高濃度の二次元電子ガスの層を有する電界効果トランジスタを提供することである。 An object of the present invention is to provide a field effect transistor having a layer of high concentration two-dimensional electron gas.

本発明は、Ｎ極性半導体層とＮ極性ＧａＮ層とのヘテロ接合構造を含み、前記Ｎ極性ＧａＮ層に二次元電子ガスの層を有する電界効果トランジスタであって、前記Ｎ極性半導体層を構成するＮ極性半導体がＮ極性ＡｌＮであり、且つ前記Ｎ極性半導体層の表面が、－ｃ面からａ軸又はｍ軸を中心として２°傾斜した面である。 The present invention is a field effect transistor including a heterojunction structure of an N-polar semiconductor layer and an N-polar GaN layer, and having a two-dimensional electron gas layer on the N-polar GaN layer, and constitutes the N-polar semiconductor layer. The N-polar semiconductor is N-polar AlN, and the surface of the N-polar semiconductor layer is a surface inclined by 2 ° from the −c plane to the a-axis or the m-axis.

Ｎ極性半導体層上にＮ極性ＧａＮの結晶をエピタキシャル成長させてＮ極性ＧａＮ層を形成するステップを含む電界効果トランジスタの製造方法であって、前記Ｎ極性半導体層を構成するＮ極性半導体がＮ極性ＡｌＮであり、且つ前記Ｎ極性ＧａＮが結晶成長する前記Ｎ極性半導体層の表面が、－ｃ面からａ軸又はｍ軸を中心として２°傾斜した面である。 A method for manufacturing an electric field effect transistor including a step of epitaxially growing an N-polar GaN crystal on an N-polar semiconductor layer to form an N-polar GaN layer, wherein the N-polar semiconductor constituting the N-polar semiconductor layer is an N-polar AlN. The surface of the N-polar semiconductor layer on which the N-polar GaN crystallizes is inclined by 2 ° from the −c plane to the a-axis or the m-axis.

本発明によれば、Ｎ極性半導体層とＮ極性ＧａＮ層とのヘテロ接合構造を有することにより、それらの接合面において大きなバンドオフセットが生じ、その結果、チャネル層を構成するＮ極性ＧａＮ層に高濃度の二次元電子ガスの層を形成させることができる。 According to the present invention, having a heterojunction structure between an N-polar semiconductor layer and an N-polar GaN layer causes a large band offset at the junction surface thereof, and as a result, the N-polar GaN layer constituting the channel layer is high. A layer of two-dimensional electron gas of concentration can be formed.

実施形態１に係る電界効果トランジスタの断面図である。It is sectional drawing of the electric field effect transistor which concerns on Embodiment 1. FIG. Ｎ極性半導体基板の変形例の断面図である。It is sectional drawing of the modification of the N-polar semiconductor substrate. 実施形態１に係る電界効果トランジスタの製造方法の基板準備ステップを示す図である。It is a figure which shows the substrate preparation step of the manufacturing method of the field effect transistor which concerns on Embodiment 1. FIG. 実施形態１に係る電界効果トランジスタの製造方法の半導体層形成ステップを示す図である。It is a figure which shows the semiconductor layer formation step of the manufacturing method of the field effect transistor which concerns on Embodiment 1. FIG. 実施形態１に係る電界効果トランジスタの製造方法の電極形成ステップを示す図である。It is a figure which shows the electrode formation step of the manufacturing method of the electric field effect transistor which concerns on Embodiment 1. FIG. 実施形態２に係る電界効果トランジスタの断面図である。It is sectional drawing of the electric field effect transistor which concerns on Embodiment 2. FIG.

以下、実施形態について詳細に説明する。 Hereinafter, embodiments will be described in detail.

（実施形態１）
図１は、実施形態に係る電界効果トランジスタ１０を示す。この実施形態に係る電界効果トランジスタ１０は、いわゆる高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）である。 (Embodiment 1)
FIG. 1 shows a field effect transistor 10 according to an embodiment. The field effect transistor 10 according to this embodiment is a so-called high electron mobility transistor (HEMT).

実施形態１に係る電界効果トランジスタ１０は、Ｎ極性半導体基板１１と、そのＮ極性半導体基板１１上に設けられたＮ極性ＧａＮ層１２と、そのＮ極性ＧａＮ層１２上に設けられたゲート電極１３、ソース電極１４、及びドレイン電極１５とを備える。 The field effect transistor 10 according to the first embodiment has an N-polar semiconductor substrate 11, an N-polar GaN layer 12 provided on the N-polar semiconductor substrate 11, and a gate electrode 13 provided on the N-polar GaN layer 12. , A source electrode 14, and a drain electrode 15.

ここで、本出願における「Ｎ極性」とは、各層の厚さ方向に直交する結晶成長する側の面が、Ｎ極性面（ＧａＮでは－ｃ面）、又は、Ｎ極性面から傾斜し且つＮ極性面を主体として含む半極性面であることをいう。 Here, "N-polarity" in the present application means that the surface on the side where the crystal grows orthogonal to the thickness direction of each layer is inclined from the N-polar plane (-c plane in GaN) or the N-polar plane and N. It is a semi-polar surface that mainly contains a polar surface.

Ｎ極性半導体基板１１は、構成元素として窒素を含有するＮ極性半導体で形成されており、これがＮ極性半導体層を構成する。Ｎ極性半導体基板１１を形成するＮ極性半導体としては、例えば、Ｎ極性ＡｌＮ、Ｎ極性ＡｌＧａＮ等が挙げられる。耐圧性が高いことからバッファリークの低減を図れるとともに、高温動作適用性が高く、且つ優れた放熱性を有する観点から、これらのうちのＮ極性ＡｌＮが好ましい。Ｎ極性半導体基板１１の表面は、Ｎ極性面、又は、Ｎ極性面から傾斜し且つＮ極性面を主体として含む半極性面である。 The N-polar semiconductor substrate 11 is formed of an N-polar semiconductor containing nitrogen as a constituent element, which constitutes the N-polar semiconductor layer. Examples of the N-polar semiconductor forming the N-polar semiconductor substrate 11 include N-polar AlN and N-polar AlGaN. Of these, N-polar AlN is preferable from the viewpoints of being able to reduce buffer leaks due to its high pressure resistance, having high applicability to high-temperature operation, and having excellent heat dissipation. The surface of the N-polar semiconductor substrate 11 is an N-polar surface or a semi-polar surface inclined from the N-polar surface and mainly including the N-polar surface.

結晶成長の起点となるＮ極性半導体基板１１の表面は、その上に高濃度の二次元電子ガスの層を有するＮ極性ＧａＮ層１２を形成する観点から、－ｃ面であるＮ極性面であることが最も好ましい。それに加えて、結晶品質のよいＮ極性ＧａＮ層１２を形成する観点からは、Ｎ極性半導体基板１１の表面は、－ｃ面であるＮ極性面から微傾斜している面であることが好ましい。その傾斜角度は、ａ軸又はｍ軸を中心として、０°より大きい範囲内で微傾斜していることが良く、最も好ましくは２°である。これらのことから、Ｎ極性半導体基板１１は、Ｎ極性ＡｌＮ基板であることが好ましく、表面が－ｃ面であるＮ極性面又はそこから微傾斜したＮ極性ＡｌＮ基板であることがより好ましい。 The surface of the N-polar semiconductor substrate 11 which is the starting point of crystal growth is an N-polar plane which is an −c plane from the viewpoint of forming an N-polar GaN layer 12 having a layer of a high-concentration two-dimensional electron gas on the N-polar semiconductor substrate 11. Is most preferable. In addition, from the viewpoint of forming the N-polar GaN layer 12 having good crystal quality, the surface of the N-polar semiconductor substrate 11 is preferably a surface slightly inclined from the N-polar surface which is the −c surface. The inclination angle is preferably slightly inclined within a range larger than 0 ° about the a-axis or the m-axis, and is most preferably 2 °. From these facts, the N-polarity semiconductor substrate 11 is preferably an N-polarity AlN substrate, and more preferably an N-polarity surface whose surface is an −c surface or an N-polarity AlN substrate slightly inclined from the N-polarity surface.

なお、Ｎ極性半導体基板１１は、図２に示すように、単一材基板１１ａと、その単一材基板１１ａを被覆するように設けられたＮ極性半導体層を構成するＮ極性半導体膜１１ｂとを有するテンプレートであってもよい。単一材基板１１ａとしては、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板等が挙げられる。Ｎ極性半導体膜１１ｂとしては、例えば、構成元素として窒素を含有するＮ極性半導体で形成されたＮ極性ＡｌＮ膜やＮ極性ＡｌＧａＮ膜等が挙げられる。耐圧性が高いことからバッファリークの低減を図れるとともに、高温動作適用性が高く、且つ優れた放熱性を有する観点から、これらのうちのＮ極性ＡｌＮ膜が好ましい。Ｎ極性半導体膜１１ｂは、最も好ましくは－ｃ面Ｎ極性ＡｌＮ膜である。Ｎ極性半導体膜１１ｂは、アンドープであってもよく、また、ドーパントがドープされていてもよい。 As shown in FIG. 2, the N-polar semiconductor substrate 11 includes a single-material substrate 11a and an N-polar semiconductor film 11b constituting an N-polar semiconductor layer provided so as to cover the single-material substrate 11a. It may be a template having. Examples of the single material substrate 11a include a sapphire substrate, a Si substrate, a SiC substrate, a GaAs substrate and the like. Examples of the N-polar semiconductor film 11b include an N-polar AlN film and an N-polar AlGaN film formed of an N-polar semiconductor containing nitrogen as a constituent element. Of these, the N-polar AlN film is preferable from the viewpoints of being able to reduce buffer leaks due to its high pressure resistance, having high applicability to high-temperature operation, and having excellent heat dissipation. The N-polar semiconductor film 11b is most preferably an −c-plane N-polar AlN film. The N-polar semiconductor film 11b may be undoped or doped with a dopant.

Ｎ極性ＧａＮ層１２は、Ｎ極性半導体基板１１の表面からＧａＮの結晶がエピタキシャル成長して形成されている。Ｎ極性半導体層１２を形成するＮ極性半導体としては、例えば、Ｎ極性ＧａＮ、Ｎ極性ＡｌＧａＮ、Ｎ極性ＡｌＧａＩｎＮ等が挙げられる。これらのうち最も好ましいのはＮ極性ＧａＮである。Ｎ極性ＧａＮ層１２は、極力不純物の低いアンドープであることが望ましいが、ドーパントがドープされていてもよい。Ｎ極性ＧａＮ層１２の表面も、Ｎ極性面、又は、Ｎ極性面から傾斜し且つＮ極性面を主体として含む半極性面であるが、高濃度の二次元電子ガスの層を有するとともに結晶品質のよいＮ極性ＧａＮ層１２を得る観点から、－ｃ面であるＮ極性面から微傾斜していることが好ましい。その傾斜角度は、ａ軸又はｍ軸を中心として、０°より大きい範囲内で微傾斜していることが良く、最も好ましくは０．８°である。なお、Ｎ極性半導体基板１１の表面がＮ極性ＡｌＮであり、その表面のＮ極性面に対するａ軸を中心とする傾斜角度が２°のとき、その上にＧａＮが結晶成長して形成されるＮ極性ＧａＮ層１２の表面のＮ極性面に対するａ軸を中心とする傾斜角度が０．８°となる。Ｎ極性ＧａＮ層１２の厚さは、例えば１ｎｍ以上５０ｎｍ以下であることが好ましいが、それ以上であってもよい。 The N-polar GaN layer 12 is formed by epitaxially growing GaN crystals from the surface of the N-polar semiconductor substrate 11. Examples of the N-polar semiconductor forming the N-polar semiconductor layer 12 include N-polar GaN, N-polar AlGaN, and N-polar AlGaInN. The most preferable of these is N-polar GaN. The N-polarity GaN layer 12 is preferably undoped with as few impurities as possible, but may be doped with a dopant. The surface of the N-polar GaN layer 12 is also an N-polar surface or a semi-polar surface inclined from the N-polar surface and mainly containing the N-polar surface, but has a layer of high-concentration two-dimensional electron gas and crystal quality. From the viewpoint of obtaining a good N-polarity GaN layer 12, it is preferable that the N-polarity plane is slightly inclined from the −c plane. The inclination angle is preferably slightly inclined within a range larger than 0 ° about the a-axis or the m-axis, and is most preferably 0.8 °. When the surface of the N-polar semiconductor substrate 11 is N-polar AlN and the inclination angle of the surface with respect to the N-polar surface about the a-axis is 2 °, GaN is formed by crystal growth on the N-polar semiconductor substrate 11. The inclination angle of the surface of the polar GaN layer 12 with respect to the N-polar plane about the a-axis is 0.8 °. The thickness of the N-polarity GaN layer 12 is preferably, for example, 1 nm or more and 50 nm or less, but may be more than that.

実施形態１に係る電界効果トランジスタ１０は、これらのＮ極性半導体基板１１とＮ極性ＧａＮ層１２とのヘテロ接合構造を含み、Ｎ極性ＧａＮ層１２におけるＮ極性半導体基板１１との接合面近傍に、このヘテロ接合構造に誘起された二次元電子ガス（２ＤＥＧ）の層が形成される。したがって、Ｎ極性ＧａＮ層１２がチャネル層を構成する。実施形態１に係る電界効果トランジスタ１０によれば、このようにＮ極性半導体基板１１とＮ極性ＧａＮ層１２とのヘテロ接合構造を有することにより、それらの接合面において大きなバンドオフセットが生じ、その結果、チャネル層を構成するＮ極性ＧａＮ層１２に高濃度の二次元電子ガス（２ＤＥＧ）の層を形成させることができる。そして、これにより、二次元電子ガス（２ＤＥＧ）の層において、大電流及び高電子移動度を得ることができる。Ｎ極性半導体基板１１とＮ極性ＧａＮ層１２とのヘテロ接合構造の接合面におけるバンドオフセットは、０．５ｅＶよりも大きいことが好ましい。Ｎ極性ＧａＮ層１２における二次元電子ガス（２ＤＥＧ）の濃度は１．０×１０^１３／ｃｍ^２よりも高いことが好ましい。Ｎ極性ＧａＮ層１２における電子移動度は２０００ｃｍ^２／Ｖｓよりも大きいことが好ましい。 The field effect transistor 10 according to the first embodiment includes a heterojunction structure of these N-polar semiconductor substrates 11 and the N-polar GaN layer 12, and is located in the vicinity of the junction surface of the N-polar GaN layer 12 with the N-polar semiconductor substrate 11. A layer of two-dimensional electron gas (2DEG) induced in this heterojunction structure is formed. Therefore, the N-polarity GaN layer 12 constitutes the channel layer. According to the field effect transistor 10 according to the first embodiment, by having the heterojunction structure of the N-polar semiconductor substrate 11 and the N-polar GaN layer 12 in this way, a large band offset is generated at the junction surface thereof, and as a result. , A layer of high-concentration two-dimensional electron gas (2DEG) can be formed on the N-polarity GaN layer 12 constituting the channel layer. As a result, a large current and high electron mobility can be obtained in the layer of two-dimensional electron gas (2DEG). The band offset at the junction surface of the heterojunction structure between the N-polar semiconductor substrate 11 and the N-polar GaN layer 12 is preferably larger than 0.5 eV. The concentration of the two-dimensional electron gas (2DEG) in the N-polar GaN layer 12 is preferably higher than 1.0 × 10 ¹³ / cm ² . The electron mobility in the N-polar GaN layer 12 is preferably larger than 2000 cm ² / Vs.

ゲート電極１３は、Ｎ極性ＧａＮ層１２の表面上に設けられている。ゲート電極１３は、例えば、Ｎｉ膜及びＡｕ膜の積層膜で構成されている。Ｎ極性ＧａＮ層１２には、一対の凹部１２ａが、ゲート電極１３を挟むように配置されるとともに、それぞれが二次元電子ガス（２ＤＥＧ）の層まで達するように形成されている。ソース電極１４及びドレイン電極１５は、Ｎ極性ＧａＮ層１２に形成されたそれらの一対の凹部１２ａをそれぞれ埋めてＮ極性ＧａＮ層１２の表面から突出するように設けられている。ソース電極１４及びドレイン電極１５は、Ｎ極性ＧａＮ層１２の二次元電子ガス（２ＤＥＧ）の層に接触するが、二次元電子ガス（２ＤＥＧ）が高濃度であり且つＮ極性ＧａＮ層１２に接触していることにより、それらの間における非常に低い接触抵抗を得ることができる。ソース電極１４及びドレイン電極１５は、例えばＴｉ膜及びＡｌ膜の積層膜で構成されている。 The gate electrode 13 is provided on the surface of the N-polarity GaN layer 12. The gate electrode 13 is composed of, for example, a laminated film of a Ni film and an Au film. In the N-polarity GaN layer 12, a pair of recesses 12a are arranged so as to sandwich the gate electrode 13, and each of them is formed so as to reach a layer of two-dimensional electron gas (2DEG). The source electrode 14 and the drain electrode 15 are provided so as to fill the pair of recesses 12a formed in the N-polar GaN layer 12 and project from the surface of the N-polar GaN layer 12. The source electrode 14 and the drain electrode 15 come into contact with the layer of the two-dimensional electron gas (2DEG) of the N-polar GaN layer 12, but the two-dimensional electron gas (2DEG) has a high concentration and comes into contact with the N-polar GaN layer 12. By doing so, it is possible to obtain very low contact resistance between them. The source electrode 14 and the drain electrode 15 are composed of, for example, a laminated film of a Ti film and an Al film.

以上の構成の実施形態１に係る電界効果トランジスタ１０は、大電流及び高電子移動度を得ることができるので、電子デバイスの小型化及び大出力化が可能であり、そのため適用の幅は広範であり、例えば、スイッチングデバイスとして使用されるパワーデバイス、無線基地局などで使用される高周波デバイス等に好適に適用することができる。ここで、ヘテロ接合構造がＮ極性ＡｌＮとＮ極性ＧａＮとで構成される二元混晶の場合には、合金散乱の影響を小さく抑えることができるので、非常に高い電子移動度を得ることができる。また、Ｎ極性ＡｌＮにより、耐圧性が高いことによるバッファリークの低減、高い高温動作適用性、及び優れた放熱性を得ることができる。さらに、Ｎ極性ＡｌＮとＮ極性ＧａＮとで構成されるヘテロ接合構造に発生するのは圧縮歪みであるので、そのヘテロ接合構造を起点としたクラックの発生を抑制することができる。加えて、ソース電極１４及びドレイン電極１５と二次元電子ガス（２ＤＥＧ）との低接触抵抗を得ることができる。これらの特性は、いずれもパワーデバイスに要求されるものであることから、この場合、パワーデバイスに特に好適に適用することができる。 Since the field-effect transistor 10 according to the first embodiment having the above configuration can obtain a large current and high electron mobility, it is possible to reduce the size and output of the electronic device, and therefore the range of application is wide. Yes, for example, it can be suitably applied to a power device used as a switching device, a high frequency device used in a radio base station, or the like. Here, when the heterojunction structure is a binary mixed crystal composed of N-polar AlN and N-polar GaN, the influence of alloy scattering can be suppressed to a small value, so that extremely high electron mobility can be obtained. can. Further, the N-polarity AlN makes it possible to reduce buffer leakage due to high pressure resistance, high high temperature operation applicability, and excellent heat dissipation. Further, since it is compression strain that occurs in the heterojunction structure composed of N-polar AlN and N-polar GaN, it is possible to suppress the occurrence of cracks starting from the heterojunction structure. In addition, low contact resistance between the source electrode 14 and the drain electrode 15 and the two-dimensional electron gas (2DEG) can be obtained. Since all of these characteristics are required for power devices, in this case, they can be particularly preferably applied to power devices.

次に、実施形態１に係る電界効果トランジスタ１０の製造方法について説明する。実施形態１に係る電界効果トランジスタ１０の製造方法は、基板準備ステップ、半導体層形成ステップ、及び電極形成ステップ含む。 Next, a method of manufacturing the field effect transistor 10 according to the first embodiment will be described. The method for manufacturing the field effect transistor 10 according to the first embodiment includes a substrate preparation step, a semiconductor layer forming step, and an electrode forming step.

＜基板準備ステップ＞
基板準備ステップでは、図３Ａに示すように、Ｎ極性半導体で形成されたＮ極性半導体基板１１を準備する。 <Board preparation step>
In the substrate preparation step, as shown in FIG. 3A, the N-polar semiconductor substrate 11 formed of the N-polar semiconductor is prepared.

＜半導体層形成ステップ＞
半導体層形成ステップでは、まず、Ｎ極性半導体基板１１の表面に高温のガスを接触させてアニール処理を行うことが好ましい。ガスとしては、例えばＨ_２、Ｎ_２、ＮＨ_３等が挙げられる。アニール処理温度は、次のＮ極性ＧａＮ層１２の形成時における結晶成長温度と同一乃至その付近であることが好ましく、例えば１０００℃以上１５００℃以下である。アニール処理圧力は、例えば１０ｋＰａ以上１５０ｋＰａ以下である。アニール処理時間は、例えば５秒以上６００秒以下である。 <Semiconductor layer formation step>
In the semiconductor layer forming step, it is preferable that the surface of the N-polar semiconductor substrate 11 is first contacted with a high-temperature gas for annealing treatment. Examples of the gas include H ₂ , N ₂ , NH ₃ , and the like. The annealing treatment temperature is preferably the same as or near the crystal growth temperature at the time of forming the next N-polar GaN layer 12, and is, for example, 1000 ° C. or higher and 1500 ° C. or lower. The annealing treatment pressure is, for example, 10 kPa or more and 150 kPa or less. The annealing treatment time is, for example, 5 seconds or more and 600 seconds or less.

その後、結晶成長条件を調整して、図３Ｂに示すように、Ｎ極性半導体基板１１上にＮ極性ＧａＮの結晶をエピタキシャル成長させてＮ極性ＧａＮ層１２を形成する。 After that, the crystal growth conditions are adjusted, and as shown in FIG. 3B, N-polar GaN crystals are epitaxially grown on the N-polar semiconductor substrate 11 to form the N-polar GaN layer 12.

Ｎ極性ＧａＮ層１２の形成方法としては、例えば、有機金属気相成長法（ＭＯＶＰＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ気相成長法（ＰＥＣＶＤ）、分子線結晶成長法（ＭＢＥ）、熱気相成長法などの化学的気相法（ＣＶＤ）；スパッタリグ法、蒸着法などの物理的気相法（ＰＶＤ）等が挙げられる。膜厚制御性が高く、不純物濃度の低いＮ極性ＧａＮ層１２を形成することができるという観点から、これらのうちの有機金属気相成長法（ＭＯＶＰＥ）が好ましい。 Examples of the method for forming the N-polar GaN layer 12 include an organic metal vapor phase growth method (MOVPE), a hydride vapor phase growth method (HVPE), a plasma vapor phase growth method (PECVD), and a molecular beam crystal growth method (MBE). Chemical vapor phase method (CVD) such as hot gas phase growth method; physical vapor phase method (PVD) such as spatter rig method and vapor deposition method can be mentioned. Of these, the metalorganic vapor phase growth method (MOVPE) is preferable from the viewpoint that the N-polar GaN layer 12 having high film thickness controllability and low impurity concentration can be formed.

例えば、Ｎ極性ＧａＮ層１２を有機金属気相成長法（ＭＯＶＰＥ）で形成する場合、Ｎ極性半導体基板１１の表面にＧａ源ガス及びＮ源ガスを接触させる。Ｇａ源としては、例えばＴＭＧ、ＴＥＧ等が挙げられる。Ｎ源としては、例えばＮＨ_３等が挙げられる。Ｇａ源ガス及びＮ源ガスは、Ｈ_２やＮ_２等のキャリアガスと混合してＮ極性半導体基板１１の表面に接触させることが好ましい。 For example, when the N-polar GaN layer 12 is formed by the metalorganic vapor phase growth method (MOVPE), the Ga source gas and the N source gas are brought into contact with the surface of the N-polar semiconductor substrate 11. Examples of Ga sources include TMG and TEG. Examples of the N source include NH ₃ and the like. It is preferable that the Ga source gas and the N source gas are mixed with a carrier gas such as H2 or _N2 and brought into contact with the surface of the N _- polar semiconductor substrate 11.

このとき、Ｎ極性ＧａＮ層１２の形成時におけるＧａ源ガス流量に対するＮ源ガス流量の比（Ｖ／III）は、例えば１００以上５００００以下である。Ｎ極性ＧａＮ層１２の形成時における結晶成長温度は、例えば９００℃以上１３００℃以下である。Ｎ極性ＧａＮ層１２の形成時における結晶成長圧力は、例えば１０ｋＰａ以上１５０ｋＰａ以下である。Ｎ極性ＧａＮ層１２の形成時における結晶成長時間は、例えば１０秒以上９００秒以下である。 At this time, the ratio (V / III) of the N source gas flow rate to the Ga source gas flow rate at the time of forming the N polar GaN layer 12 is, for example, 100 or more and 50,000 or less. The crystal growth temperature at the time of forming the N-polar GaN layer 12 is, for example, 900 ° C. or higher and 1300 ° C. or lower. The crystal growth pressure at the time of forming the N-polar GaN layer 12 is, for example, 10 kPa or more and 150 kPa or less. The crystal growth time at the time of forming the N-polar GaN layer 12 is, for example, 10 seconds or more and 900 seconds or less.

＜電極形成ステップ＞
電極形成ステップでは、フォトリソグラフィ法を用い、図３Ｃに示すように、エッチングによりＮ極性ＧａＮ層１２に凹部１２ａを形成した後、ゲート電極１３、ソース電極１４、及びドレイン電極１５を成膜して形成する。 <Electrode formation step>
In the electrode forming step, as shown in FIG. 3C, a recess 12a is formed in the N-polar GaN layer 12 by etching using a photolithography method, and then a gate electrode 13, a source electrode 14, and a drain electrode 15 are formed into a film. Form.

（実施形態２）
図４は、実施形態２に係る電界効果トランジスタ１０を示す。なお、実施形態１と同一名称の部分は、実施形態１と同一符号で示す。 (Embodiment 2)
FIG. 4 shows the field effect transistor 10 according to the second embodiment. The portion having the same name as that of the first embodiment is indicated by the same reference numeral as that of the first embodiment.

実施形態２に係る電界効果トランジスタ１０は、Ｎ極性半導体基板１１と、そのＮ極性半導体基板１１上に設けられたＮ極性半導体層１６と、そのＮ極性半導体層１６上に設けられたＮ極性ＧａＮ層１２と、Ｎ極性ＧａＮ層１２上に設けられたゲート電極１３、ソース電極１４、及びドレイン電極１５とを備える。 The field effect transistor 10 according to the second embodiment is an N-polar semiconductor substrate 11, an N-polar semiconductor layer 16 provided on the N-polar semiconductor substrate 11, and an N-polar GaN provided on the N-polar semiconductor layer 16. The layer 12 includes a gate electrode 13, a source electrode 14, and a drain electrode 15 provided on the N-polarity GaN layer 12.

つまり、実施形態２に係る電界効果トランジスタ１０では、Ｎ極性半導体層１６が、Ｎ極性半導体基板１１の表面から、構成元素として窒素を含有するＮ極性半導体の結晶がエピタキシャル成長して形成されているとともに、Ｎ極性ＧａＮ層１２が、Ｎ極性半導体層１６の表面からＧａＮの結晶がエピタキシャル成長して形成されており、Ｎ極性半導体基板１１とＮ極性ＧａＮ層１２との間に、Ｎ極性半導体層１６が介設されている。 That is, in the field effect transistor 10 according to the second embodiment, the N-polar semiconductor layer 16 is formed by epitaxially growing N-polar semiconductor crystals containing nitrogen as a constituent element from the surface of the N-polar semiconductor substrate 11. , The N-polar GaN layer 12 is formed by epitaxially growing GaN crystals from the surface of the N-polar semiconductor layer 16, and the N-polar semiconductor layer 16 is formed between the N-polar semiconductor substrate 11 and the N-polar GaN layer 12. It is installed.

Ｎ極性半導体層１６を形成するＮ極性半導体としては、例えば、Ｎ極性ＡｌＮ、Ｎ極性ＡｌＧａＮ等が挙げられる。耐圧性が高いことからバッファリークの低減を図れるとともに、高温動作適用性が高く、且つ優れた放熱性を有する観点から、これらのうちのＮ極性ＡｌＮが好ましい。Ｎ極性半導体層１６は、アンドープであってもよく、また、ドーパントがドープされていてもよい。Ｎ極性半導体層１６の表面は、Ｎ極性面、又は、Ｎ極性面から傾斜し且つＮ極性面を主体として含む半極性面であるが、この上に高濃度の二次元電子ガス（２ＤＥＧ）の層を有するとともに結晶品質のよいＮ極性ＧａＮ層１２を形成する観点から、Ｎ極性面から傾斜した半極性面であることが好ましい。その傾斜角度は、ａ軸又はｍ軸を中心として、０°より大きい範囲内で微傾斜していることが良く、最も好ましくは２°である。Ｎ極性半導体層１６の厚さは、例えば２μｍ以下である。 Examples of the N-polar semiconductor forming the N-polar semiconductor layer 16 include N-polar AlN and N-polar AlGaN. Of these, N-polar AlN is preferable from the viewpoints of being able to reduce buffer leaks due to its high pressure resistance, having high applicability to high-temperature operation, and having excellent heat dissipation. The N-polar semiconductor layer 16 may be undoped or doped with a dopant. The surface of the N-polar semiconductor layer 16 is an N-polar surface or a semi-polar surface inclined from the N-polar surface and mainly containing the N-polar surface, and a high-concentration two-dimensional electron gas (2DEG) is placed on the surface. From the viewpoint of forming the N-polar GaN layer 12 having a layer and having good crystal quality, a semi-polar plane inclined from the N-polar plane is preferable. The inclination angle is preferably slightly inclined within a range larger than 0 ° about the a-axis or the m-axis, and is most preferably 2 °. The thickness of the N-polar semiconductor layer 16 is, for example, 2 μm or less.

実施形態２に係る電界効果トランジスタ１０の製造方法では、半導体形成ステップにおいて、まず、Ｎ極性半導体基板１１の表面に高温のガスを接触させてアニール処理を行うことが好ましい。ガスとしては、例えばＨ_２、Ｎ_２、ＮＨ_３等が挙げられる。アニール処理温度は、次のＮ極性半導体層１６の形成時における結晶成長温度と同一乃至その付近であることが好ましく、例えば１０００℃以上１５００℃以下である。アニール処理圧力は、例えば１０ｋＰａ以上１５０ｋＰａ以下である。アニール処理時間は、例えば５秒以上６００秒以下である。 In the method for manufacturing the field effect transistor 10 according to the second embodiment, it is preferable that first, in the semiconductor forming step, a high temperature gas is brought into contact with the surface of the N-polar semiconductor substrate 11 to perform an annealing treatment. Examples of the gas include H ₂ , N ₂ , NH ₃ , and the like. The annealing treatment temperature is preferably the same as or near the crystal growth temperature at the time of forming the next N-polar semiconductor layer 16, and is, for example, 1000 ° C. or higher and 1500 ° C. or lower. The annealing treatment pressure is, for example, 10 kPa or more and 150 kPa or less. The annealing treatment time is, for example, 5 seconds or more and 600 seconds or less.

その後、結晶成長条件を調整して、Ｎ極性半導体基板１１上にＮ極性半導体の結晶をエピタキシャル成長させてＮ極性半導体層１６を形成する。 After that, the crystal growth conditions are adjusted, and crystals of the N-polar semiconductor are epitaxially grown on the N-polar semiconductor substrate 11 to form the N-polar semiconductor layer 16.

Ｎ極性半導体層１６の形成方法としては、例えば、有機金属気相成長法（ＭＯＶＰＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ気相成長法（ＰＥＣＶＤ）、分子線結晶成長法（ＭＢＥ）、熱気相成長法などの化学的気相法（ＣＶＤ）；スパッタリグ法、蒸着法などの物理的気相法（ＰＶＤ）等が挙げられる。高い組成均一性、膜厚制御性、及び不純物濃度の低いＡｌ_ｘＧａ_ｙＩｎ_{１－ｘ－ｙ}Ｎ（０＜ｘ＋ｙ＜１）のＮ極性半導体層１６を形成することができるという観点から、これらのうちの有機金属気相成長法（ＭＯＶＰＥ）が好ましい。 Examples of the method for forming the N-polar semiconductor layer 16 include an organic metal vapor phase growth method (MOVPE), a hydride vapor phase growth method (HVPE), a plasma vapor phase growth method (PECVD), and a molecular beam crystal growth method (MBE). Chemical vapor phase method (CVD) such as hot gas phase growth method; physical vapor phase method (PVD) such as spatter rig method and vapor deposition method can be mentioned. These are from the viewpoint of being able to form an N-polar semiconductor layer 16 of Al _x Gay In _1-x-y _N (0 <x + y <1) having high composition uniformity, film thickness controllability, and low impurity concentration. Of these, the organic metal vapor phase growth method (MOVPE) is preferable.

例えば、Ｎ極性半導体層１６を有機金属気相成長法（ＭＯＶＰＥ）やハイドライド気相成長法（ＨＶＰＥ）で形成する場合、Ｎ極性半導体層１６がＡｌＮ層のとき、Ｎ極性半導体基板１１の表面にＡｌ源ガス及びＮ源ガスを接触させる。Ａｌ源としては、有機金属気相成長法（ＭＯＶＰＥ）では、例えばＴＭＡ、ＴＥＡ等、ハイドライド気相成長法（ＨＶＰＥ）では、例えばＡｌ原料及びＨＣｌの混合材料等がそれぞれ挙げられる。Ｎ源としては、例えばＮＨ_３等が挙げられる。Ａｌ源ガス及びＮ源ガスは、Ｈ_２やＮ_２等のキャリアガスと混合してＮ極性半導体基板１１の表面に接触させることが好ましい。 For example, when the N-polar semiconductor layer 16 is formed by the organic metal vapor phase growth method (MOVPE) or the hydride vapor phase growth method (HVPE), when the N-polar semiconductor layer 16 is an AlN layer, it is formed on the surface of the N-polar semiconductor substrate 11. The Al source gas and the N source gas are brought into contact with each other. Examples of the Al source include, for example, TMA and TEA in the metalorganic vapor phase growth method (MOVPE), and for example, a mixed material of Al raw material and HCl in the hydride vapor phase growth method (HVPE). Examples of the N source include NH ₃ and the like. It is preferable that the Al source gas and the N source gas are mixed with a carrier gas such as H ₂ or N ₂ and brought into contact with the surface of the N polar semiconductor substrate 11.

このとき、Ｎ極性半導体層１６の形成時におけるＡｌ源ガス流量に対するＮ源ガス流量の比（Ｖ／III）は、例えば５以上３００００以下である。Ｎ極性半導体層１６の形成時における結晶成長温度は、例えば１２００℃以上１６００℃以下である。Ｎ極性半導体層１６の形成時における結晶成長圧力は、例えば１０ｋＰａ以上３０ｋＰａ以下である。Ｎ極性半導体層１６の形成時における結晶成長時間は、例えば０．５時間以上１．５時間以下である。 At this time, the ratio (V / III) of the N source gas flow rate to the Al source gas flow rate at the time of forming the N polar semiconductor layer 16 is, for example, 5 or more and 30,000 or less. The crystal growth temperature at the time of forming the N-polar semiconductor layer 16 is, for example, 1200 ° C. or higher and 1600 ° C. or lower. The crystal growth pressure at the time of forming the N-polar semiconductor layer 16 is, for example, 10 kPa or more and 30 kPa or less. The crystal growth time at the time of forming the N-polar semiconductor layer 16 is, for example, 0.5 hours or more and 1.5 hours or less.

続いて、結晶成長条件を調整して、Ｎ極性半導体層１６上にＮ極性ＧａＮの結晶をエピタキシャル成長させてＮ極性ＧａＮ層１２を形成する。 Subsequently, the crystal growth conditions are adjusted, and an N-polar GaN crystal is epitaxially grown on the N-polar semiconductor layer 16 to form the N-polar GaN layer 12.

Ｎ極性ＧａＮ層１２の形成方法としては、例えば、有機金属気相成長法（ＭＯＶＰＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ気相成長法（ＰＥＣＶＤ）、分子線結晶成長法（ＭＢＥ）、熱気相成長法などの化学的気相法（ＣＶＤ）；スパッタリグ法、蒸着法などの物理的気相法（ＰＶＤ）等が挙げられる。速い結晶成長速度で厚いＮ極性ＧａＮ層１２を形成することができるという観点から、これらのうちの有機金属気相成長法（ＭＯＶＰＥ）が好ましい。 Examples of the method for forming the N-polar GaN layer 12 include an organic metal vapor phase growth method (MOVPE), a hydride vapor phase growth method (HVPE), a plasma vapor phase growth method (PECVD), and a molecular beam crystal growth method (MBE). Chemical vapor phase method (CVD) such as hot gas phase growth method; physical vapor phase method (PVD) such as spatter rig method and vapor deposition method can be mentioned. Of these, the metalorganic vapor phase growth method (MOVPE) is preferable from the viewpoint that a thick N-polar GaN layer 12 can be formed at a high crystal growth rate.

例えば、Ｎ極性ＧａＮ層１２を有機金属気相成長法（ＭＯＶＰＥ）で形成する場合、Ｎ極性半導体層１６の表面にＧａ源ガス及びＮ源ガスを接触させる。Ｇａ源としては、例えば、ＴＭＧ、ＴＥＧ等が挙げられる。Ｎ源としては、例えばＮＨ_３等が挙げられる。Ｇａ源ガス及びＮ源ガスは、Ｈ_２やＮ_２等のキャリアガスと混合してＮ極性半導体層１６の表面に接触させることが好ましい。 For example, when the N-polar GaN layer 12 is formed by the metalorganic vapor phase growth method (MOVPE), the Ga source gas and the N source gas are brought into contact with the surface of the N-polar semiconductor layer 16. Examples of Ga sources include TMG, TEG and the like. Examples of the N source include NH ₃ and the like. It is preferable that the Ga source gas and the N source gas are mixed with a carrier gas such as H ₂ or N ₂ and brought into contact with the surface of the N polar semiconductor layer 16.

その他の構成及び作用効果は、実施形態１と同一である。 Other configurations and effects are the same as those in the first embodiment.

本発明は、電界効果トランジスタ及びその製造方法の技術分野について有用である。 The present invention is useful in the technical field of field effect transistors and methods of manufacturing them.

１０電界効果トランジスタ
１１Ｎ極性半導体基板（Ｎ極性半導体層）
１１ａ単一材基板
１１ｂＮ極性半導体膜（Ｎ極性半導体層）
１２Ｎ極性ＧａＮ層
１２ａ凹部
１３ゲート電極
１４ソース電極
１５ドレイン電極
１６Ｎ極性半導体層 10 Field effect transistor 11 N-polar semiconductor substrate (N-polar semiconductor layer)
11a Single material substrate 11b N-polar semiconductor film (N-polar semiconductor layer)
12 N-polar GaN layer 12a Recess 13 Gate electrode 14 Source electrode 15 Drain electrode 16 N-polar semiconductor layer

Claims

A field-effect transistor that includes a heterojunction structure of an N-polar semiconductor layer and an N-polar GaN layer and has a two-dimensional electron gas layer in the N-polar GaN layer.
The N-polar semiconductor constituting the N-polar semiconductor layer is N-polar AlN, and the surface of the N-polar semiconductor layer is a surface inclined by 2 ° from the −c plane to the a-axis or the m-axis. ..

In the field effect transistor according to claim 1 ,
A field-effect transistor in which the N-polarity semiconductor layer is composed of an N-polarity semiconductor substrate.

In the field effect transistor according to claim 1 or 2 .
A field effect transistor having an electron mobility greater than 2000 cm ² / Vs in the N-polar GaN layer.

A method for manufacturing a field effect transistor including a step of epitaxially growing an N-polar GaN crystal on an N-polar semiconductor layer to form an N-polar GaN layer.
The N-polar semiconductor constituting the N-polar semiconductor layer is N-polar AlN, and the surface of the N-polar semiconductor layer on which the N-polar GaN crystallizes is 2 ° from the −c plane to the a-axis or the m-axis. A method for manufacturing an electric field effect transistor that is an inclined surface.