JP7032661B2 - 伝送装置及び伝送方法 - Google Patents

Description

本発明は、伝送装置及び伝送方法に関する。

伝送装置は、ＬＡＧ冗長又はＳＤＨ冗長等のようにクライアント側回線の冗長化（クライアント冗長）と、無瞬断切替が行われるライン側回線の冗長化（ライン冗長）とが併用された装置であることが必要である。従来の伝送装置は、クライアント冗長の終端処理を行い、クライアント信号をＯＤＵ（Optical Channel Data Unit）にマッピングした後に、ライン冗長を行う。しかし、図８に示されるように、伝送装置内のクライアント冗長の区間とライン冗長の区間との間は冗長化されていない。このため、伝送装置は二回線－単一経路－二回線で構成されている。

特開平９－１３５２２８号公報

しかしながら、単一経路の区間にインタフェースカードとメインボードとの接続部分を伝送装置が備える場合は、接続部分における信頼性が低下する問題があった。

上記事情に鑑み、本発明は、伝送装置の信頼性をより高めることができる技術を提供することを目的としている。

本発明の一態様は、第１のネットワークに設けられた通信装置と通信を行い、冗長化された第１通信機器と第２のネットワークに設けられた通信装置と通信を行い、冗長化された第２通信機器とを備え、前記第２通信機器は、前記第１通信機器の冗長化された通信路の末端である第１端部をそれぞれ備え、前記第１通信機器は、前記第２通信機器の冗長化された通信路の末端である第２端部をそれぞれ備える、伝送装置である。

本発明の一態様は、上記の伝送装置であって、前記第１端部は、前記第２通信機器によって受信された受信信号を前記第１通信機器に向けて送信し、前記第２端部は、前記第２通信機器から送信された受信信号のうちいずれか１つをそれぞれ選択する。

本発明の一態様は、上記の伝送装置であって、前記第２通信機器の冗長の状態を表す冗長情報を前記第２通信機器から取得し、前記冗長情報に基づいて、前記第２端部によって選択される受信信号を制御する冗長コントローラをさらに備える。

本発明の一態様は、上記の伝送装置であって、前記第２端部は、前記第１通信機器によって受信された受信信号を前記第２通信機器に向けて送信し、前記第１端部は、前記第１通信機器から送信された受信信号のうちいずれか１つをそれぞれ選択する。

本発明の一態様は、上記の伝送装置であって、前記第１端部は、ネットワークの異常を示す異常情報又はユーザによって入力され、いずれの受信信号を選択するかを制御する制御信号に基づいて、前記受信信号のうちいずれか１つをそれぞれ選択する。

本発明の一態様は、上記の伝送装置であって、前記第１通信機器又は前記第２通信機器のうち、１つ以上はインタフェースカードである。

本発明の一態様は、伝送装置が、冗長化された第２通信機器によって受信された信号を、冗長化された第１通信機器の通信路の末端である第１端部において複製して、前記第１通信機器に伝送する伝送ステップと、伝送装置が、前記第２通信機器の冗長化された通信路の末端である第２端部において、前記第２通信機器から送信された信号のうちいずれか１つをそれぞれ選択する選択ステップと、伝送装置が、前記選択された信号を第１のネットワークに送信する、伝送方法である。

本発明により、伝送装置の信頼性をより高めることが可能となる。

第１の実施形態のクライアント側からライン側への通信を行う伝送装置１００の機能ブロック図である。 第１の実施形態のライン側からクライアント側への通信を行う伝送装置１００ａの機能ブロック図である。 第１の実施形態のクライアント側からライン側への通信を行う伝送装置１００ｂの機能ブロック図である。 第１の実施形態のライン側からクライアント側への通信を行う伝送装置１００ｂの機能ブロック図である。 第１の実施形態の伝送装置１００がクライアント側回線からライン側回線に送信する処理の流れを示すフローチャートである。 第１の実施形態の伝送装置１００ａがライン側回線からクライアント側回線に送信する処理の流れを示すフローチャートである。 第２の実施形態のクライアント側からライン側への通信を行う伝送装置１００ｃの機能ブロック図である。 従来技術の伝送装置の機能ブロック図である。

（第１の実施形態）
図１は、第１の実施形態のクライアント側からライン側への通信を行う伝送装置１００の機能ブロック図である。伝送装置１００は、バスで接続されたＣＰＵ（Central Processing Unit）やメモリや補助記憶装置などを備える。伝送装置１００は、クライアント側の回線から受信した信号をライン側の回線に送信する場合の構成を表す。伝送装置１００は、クライアント信号受信部１１０、クライアント信号受信部１１０ａ、ライン信号送信部１２０、ライン信号送信部１２０ａ及びメインボード１３０を備える。

クライアント信号受信部１１０は、クライアント側の現用系の通信回線に接続される。クライアント信号受信部１１０は、インタフェースカードである。クライアント信号受信部１１０は、受信部１１１、Ｒｘインタフェース１１２、クライアント冗長ＯＨ（Over Head）抽出部１１３、ＯＤＵマッピング部１１４、ラインＢＲＧ１１５、Ｃｈｉｐインタフェース１１６及びＣｈｉｐインタフェース１１７を備える。クライアント側の現用系の通信回線は、例えば１００Ｇの通信速度であってもよいが、１００Ｇに限定されない。クライアント信号受信部１１０は、第２通信機器の一態様である。

受信部１１１は、受信信号を受信する。受信部１１１は、受信信号を光電気変換する。受信部１１１は、光電気変換された受信信号をＲｘインタフェース１１２に送信する。受信信号は、Ｌ２スイッチ等で冗長化された１００ＧＥ（Gigabit Ethernet）の信号である。受信部１１１は、例えば、ＱＳＦＰ２８等のインタフェースであるが、これに限定されない。受信部１１１は、通信回線の速度又は種類に応じたどのようなインタフェースが用いられてもよい。

Ｒｘインタフェース１１２は、光電気変換された受信信号を１００ＧＥのフォーマットに復元する。Ｒｘインタフェース１１２は、復元された受信信号をクライアント冗長ＯＨ抽出部１１３に送信する。

クライアント冗長ＯＨ抽出部１１３は、受信信号からＬＡＣＰＤＵ（Link Aggregation Control Protocol Data Unit）を抽出する。クライアント冗長ＯＨ抽出部１１３は、抽出されたＬＡＣＰＤＵを冗長コントローラ１３５に送信する。クライアント冗長ＯＨ抽出部１１３は、ＬＡＣＰＤＵが抽出された後の受信信号をＯＤＵマッピング部１１４へ送信する。ＬＡＣＰＤＵは、冗長情報の一態様である。冗長情報は、複数のクライアント信号受信部の冗長の状態を表す。冗長の状態とは、例えば、どのクライアント信号受信部が冗長化されているか等を表す情報である。

ＯＤＵマッピング部１１４は、受信された受信信号をＯＤＵ４にマッピングする。ＯＤＵマッピング部１１４は、マッピングされたＯＤＵ４にＯＤＵオーバーヘッドを付加する。ＯＤＵマッピング部１１４は、ＯＤＵオーバーヘッドが付加されたＯＤＵ４を、ラインＢＲＧ１１５に送信する。

ラインＢＲＧ１１５は、ライン冗長区間の始端である。ライン冗長区間は、ライン信号送信部１２０及びライン信号送信部１２０ａの冗長化された構成を表す区間である。ラインＢＲＧ１１５は、無瞬断切り替えのために、受信されたＯＤＵ４をライン側の０系回線とライン側の１系回線とに送信する。具体的には、ラインＢＲＧ１１５は、ＯＤＵ４をＯＤＵ４－１及びＯＤＵ４－２に複製する。ラインＢＲＧ１１５は、複製されたＯＤＵ４－１をＣｈｉｐインタフェース１１６に送信する。ラインＢＲＧ１１５は、複製されたＯＤＵ４－２をＣｈｉｐインタフェース１１７に送信する。ラインＢＲＧ１１５は、第１端部の一態様である。

Ｃｈｉｐインタフェース１１６は、受信したＯＤＵ４－１を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１１６は、変換されたＯＤＵ４－１を接続部１３１に送信する。Ｃｈｉｐインタフェース１１７は、受信したＯＤＵ４－２を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１１７は、変換されたＯＤＵ４－２を接続部１３１に送信する。

クライアント信号受信部１１０ａは、クライアント側の予備系の通信回線に接続される。クライアント信号受信部１１０ａは、インタフェースカードである。クライアント信号受信部１１０ａは、受信部１１１ａ、Ｒｘインタフェース１１２ａ、クライアント冗長ＯＨ抽出部１１３ａ、ＯＤＵマッピング部１１４ａ、ラインＢＲＧ１１５ａ、Ｃｈｉｐインタフェース１１６ａ及びＣｈｉｐインタフェース１１７ａを備える。クライアント側の予備系の通信回線は、例えば１００Ｇの通信速度であってもよいが、１００Ｇに限定されない。クライアント信号受信部１１０ａは、第２通信機器の一態様である。クライアント側の予備系の通信回線はＬＡＣＰ等のプロトコルによって、現用系の通信回線と冗長化される。なお、受信部１１１ａ、Ｒｘインタフェース１１２ａ、クライアント冗長ＯＨ抽出部１１３ａ及びＯＤＵマッピング部１１４ａは、受信部１１１、Ｒｘインタフェース１１２、クライアント冗長ＯＨ抽出部１１３及びＯＤＵマッピング部１１４と同様の動作を行うため、説明を省略する。

ラインＢＲＧ１１５ａは、ライン冗長区間の始端である。ライン冗長区間は、ライン信号送信部１２０及びライン信号送信部１２０ａの冗長化された構成を表す区間である。ラインＢＲＧ１１５ａは、無瞬断切り替えのために、受信されたＯＤＵ４をライン側の０系回線とライン側の１系回線とに送信する。具体的には、ラインＢＲＧ１１５ａは、ＯＤＵ４をＯＤＵ４－３及びＯＤＵ４－４に複製する。ラインＢＲＧ１１５ａは、複製されたＯＤＵ４－３をＣｈｉｐインタフェース１１６ａに送信する。ラインＢＲＧ１１５ａは、複製されたＯＤＵ４－４をＣｈｉｐインタフェース１１７ａに送信する。ラインＢＲＧ１１５ａは、第１端部の一態様である。

Ｃｈｉｐインタフェース１１６ａは、受信したＯＤＵ４－３を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１１６ａは、変換されたＯＤＵ４－３を接続部１３２に送信する。Ｃｈｉｐインタフェース１１７ａは、受信したＯＤＵ４－４を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１１７ａは、変換されたＯＤＵ４－４を接続部１３２に送信する。

ライン信号送信部１２０は、ライン側の０系の通信回線に接続される。ライン信号送信部１２０は、インタフェースカードである。ライン信号送信部１２０は、Ｃｈｉｐインタフェース１２１、Ｃｈｉｐインタフェース１２２、クライアントセレクタ１２３、ＯＨ付加部１２４、Ｔｘインタフェース１２５及び送信部１２６を備える。ライン信号送信部１２０は、第１通信機器の一態様である。第１通信機器は、第１のネットワークに設けられた通信装置と通信を行う。

Ｃｈｉｐインタフェース１２１は、Ｃｈｉｐインタフェース１１６から送信されたＯＤＵ４－１を受信する。Ｃｈｉｐインタフェース１２１は、Ｃｈｉｐ間転送可能なフォーマットに変換されたＯＤＵ４－１を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１２１は、復元されたＯＤＵ４－１をクライアントセレクタ１２３に送信する。Ｃｈｉｐインタフェース１２２は、Ｃｈｉｐインタフェース１１６ａから送信されたＯＤＵ４－３を受信する。Ｃｈｉｐインタフェース１２２は、Ｃｈｉｐ間転送可能なフォーマットに変換されたＯＤＵ４－３を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１２２は、復元されたＯＤＵ４－３をクライアントセレクタ１２３に送信する。

クライアントセレクタ１２３は、クライアント冗長区間の終端である。クライアント冗長区間は、クライアント信号受信部１１０及びクライアント信号受信部１１０ａの冗長化された構成を表す区間である。クライアントセレクタ１２３は、冗長コントローラ１３５によって決定された制御に基づいて、ＯＤＵ４－１又はＯＤＵ４－３のうちいずれか一方を選択する。以下、クライアントセレクタ１２３は、ＯＤＵ４－１を選択するものとして説明する。クライアントセレクタ１２３は、選択されたＯＤＵ４－１をＯＨ付加部１２４に送信する。クライアントセレクタ１２３は、第２端部の一態様である。

ＯＨ付加部１２４は、選択されたＯＤＵ４－１にＯＴＵ４オーバーヘッドを挿入する。ＯＨ付加部１２４は、ＯＴＵ４オーバーヘッドを付加されたＯＴＵ４－１をＴｘインタフェース１２５に送信する。

Ｔｘインタフェース１２５は、ＯＴＵ４－１に対して、ＦＥＣ（Forward Error Correction）符号化を行う。Ｔｘインタフェース１２５は、ＦＥＣ符号化されたＯＴＵ４－１をＯＴＬ（Optical Channel Transport Lane）４．４のインタフェースに変換する。ＯＴＬ４．４は、４つの物理レーンに分けられたＯＴＵ４である。Ｔｘインタフェース１２５は、変換されたＯＴＵ４－１を送信部１２６に送信する。

送信部１２６は、入力された信号（ＯＴＵ４－１）を電気光変換する。送信部１２６は、変換されたＯＴＵ４－１を伝送装置１００の外部へ送信する。送信部１２６は、例えば、ＱＳＦＰ２８等のインタフェースであるが、これに限定されない。送信部１２６は、通信回線の速度に応じたインタフェースが用いられてもよい。

ライン信号送信部１２０ａは、ライン側の１系の通信回線に接続される。ライン信号送信部１２０ａは、インタフェースカードである。ライン信号送信部１２０ａは、Ｃｈｉｐインタフェース１２１ａ、Ｃｈｉｐインタフェース１２２ａ、クライアントセレクタ１２３ａ、ＯＨ付加部１２４ａ、Ｔｘインタフェース１２５ａ及び送信部１２６ａを備える。ライン信号送信部１２０ａは、第１通信機器の一態様である。ライン側０系の通信回線とライン側の１系の通信回線とは無瞬断切替によって冗長化される。なお、ＯＨ付加部１２４ａ、Ｔｘインタフェース１２５ａ及び送信部１２６ａは、ＯＨ付加部１２４、Ｔｘインタフェース１２５及び送信部１２６と同様の動作を行うため、説明を省略する。

Ｃｈｉｐインタフェース１２１ａは、Ｃｈｉｐインタフェース１１７から送信されたＯＤＵ４－２を受信する。Ｃｈｉｐインタフェース１２１ａは、Ｃｈｉｐ間転送可能なフォーマットに変換されたＯＤＵ４－２を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１２１ａは、復元されたＯＤＵ４－２をクライアントセレクタ１２３ａに送信する。Ｃｈｉｐインタフェース１２２ａは、Ｃｈｉｐインタフェース１１７ａから送信されたＯＤＵ４－４を受信する。Ｃｈｉｐインタフェース１２２ａは、Ｃｈｉｐ間転送可能なフォーマットに変換されたＯＤＵ４－４を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１２２ａは、復元されたＯＤＵ４－４をクライアントセレクタ１２３ａに送信する。

クライアントセレクタ１２３ａは、クライアント冗長区間の終端である。クライアントセレクタ１２３ａは、冗長コントローラ１３５によって決定された制御に基づいて、ＯＤＵ４－２又はＯＤＵ４－４のうちいずれか一方を選択する。以下、クライアントセレクタ１２３ａは、ＯＤＵ４－２を選択するものとして説明する。クライアントセレクタ１２３ａは、選択されたＯＤＵ４－２をＯＨ付加部１２４ａに送信する。クライアントセレクタ１２３ａは、第２端部の一態様である。

メインボード１３０は、接続部１３１、接続部１３２、接続部１３３、接続部１３４及び冗長コントローラ１３５を備える。接続部１３１は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３１は、接続部１３１に接続されたインタフェースカードと接続部１３３又は接続部１３４に接続されたインタフェースカードとを通信可能に接続する。接続部１３１は、クライアント信号受信部１１０を接続する。

接続部１３２は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３２は、接続部１３２に接続されたインタフェースカードと接続部１３３又は接続部１３４に接続されたインタフェースカードとを通信可能に接続する。接続部１３２は、クライアント信号受信部１１０ａを接続する。

接続部１３３は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３３は、接続部１３３に接続されたインタフェースカードと接続部１３１又は接続部１３２に接続されたインタフェースカードとを通信可能に接続する。接続部１３３は、ライン信号送信部１２０を接続する。

接続部１３４は、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３４は、接続部１３４に接続されたインタフェースカードと接続部１３１又は接続部１３２に接続されたインタフェースカードとを通信可能に接続する。接続部１３４は、ライン信号送信部１２０ａを接続する。

冗長コントローラ１３５は、ＬＡＣＰＤＵに基づいて、クライアントセレクタ１２３によって選択されるＯＤＵ４を決定する。第１の実施形態において、冗長コントローラ１３５は、クライアント冗長ＯＨ抽出部１１３によって送信されたＬＡＣＰＤＵに基づいて、クライアントセレクタ１２３によってＯＤＵ４－１又はＯＤＵ４－３のうち、いずれが選択されるかを決定する。冗長コントローラ１３５は、決定結果をクライアントセレクタ１２３に送信する。第１の実施形態において、冗長コントローラ１３５は、クライアント冗長ＯＨ抽出部１１３ａによって送信されたＬＡＣＰＤＵに基づいて、クライアントセレクタ１２３ａによってＯＤＵ４－２又はＯＤＵ４－４のうち、いずれが選択されるかを決定する。冗長コントローラ１３５は、決定結果をクライアントセレクタ１２３ａに送信する。

図１の伝送装置１００では、クライアント信号受信部１１０の受信部１１１及びクライアント信号受信部１１０ａの受信部１１１ａから、クライアントセレクタ１２３及びクライアントセレクタ１２３ａまでの区間が、クライアント冗長（ＬＡＧ冗長）の区間である。また、ラインＢＲＧ１１５及びラインＢＲＧ１１５ａから、ライン信号送信部１２０の送信部１２６及びライン信号送信部１２０ａの送信部１２６ａまでの区間が、ライン冗長（無瞬断切替）の区間である。したがって、伝送装置１００において、ラインＢＲＧ１１５及びラインＢＲＧ１１５ａからクライアントセレクタ１２３及びクライアントセレクタ１２３ａまでの区間は、クライアント冗長の区間とライン冗長の区間とが二重に重ね合わせて構成される。したがって、上述の区間は４経路の冗長性が確保される。

図２は、第１の実施形態のライン側からクライアント側への通信を行う伝送装置１００ａの機能ブロック図である。伝送装置１００ａは、バスで接続されたＣＰＵやメモリや補助記憶装置などを備える。伝送装置１００ａは、ライン側の回線から受信した信号をクライアント側の回線に送信する場合の構成を表す。伝送装置１００ａは、ライン信号受信部１４０、ライン信号受信部１４０ａ、クライアント信号送信部１５０、クライアント信号送信部１５０ａ及びメインボード１３０ａを備える。なお、伝送装置１００と伝送装置１００ａとは、同一の装置である。ライン信号受信部１４０とライン信号送信部１２０とは、同一のインタフェースカードであってもよい。ライン信号受信部１４０ａとライン信号送信部１２０ａとは、同一のインタフェースカードであってもよい。クライアント信号送信部１５０とクライアント信号受信部１１０とは、同一のインタフェースカードであってもよい。クライアント信号送信部１５０ａとクライアント信号受信部１１０ａとは、同一のインタフェースカードであってもよい。図２では、伝送装置１００と異なる部分について説明する。

ライン信号受信部１４０は、ライン側の０系の通信回線に接続される。ライン信号受信部１４０は、インタフェースカードである。ライン信号受信部１４０は、受信部１４１、Ｒｘインタフェース１４２、ＯＨ抽出部１４３、クライアントＢＲＧ１４４、Ｃｈｉｐインタフェース１４５及びＣｈｉｐインタフェース１４６を備える。

受信部１４１は、受信信号を受信する。受信部１４１は、受信信号を光電気変換する。受信部１４１は、光電気変換された信号をＲｘインタフェース１４２に送信する。受信信号は、冗長化されたＯＴＵ４である。受信部１４１は、例えば、ＱＳＦＰ２８等のインタフェースであるが、これに限定されない。

Ｒｘインタフェース１４２は、光電気変換された信号をＯＴＵ４のフォーマットに復元する。Ｒｘインタフェース１４２は、復元されたＯＴＵ４に対してＦＥＣ復号化を行う。Ｒｘインタフェース１４２は、復号されたＯＴＵ４をＯＨ抽出部１４３に送信する。

ＯＨ抽出部１４３は、ＯＴＵ４からＯＴＵ４オーバーヘッドを抽出する。ＯＨ抽出部１４３は、ＯＴＵ４のＦＥＣオーバーヘッドを除いた装置内フレームをクライアントＢＲＧ１４４に送信する。

クライアントＢＲＧ１４４は、クライアント冗長区間の始端である。図２において、クライアント冗長区間は、クライアントＢＲＧ１４４からクライアント信号送信部１５０及びクライアント信号送信部１５０ａまでの冗長化された区間を表す。クライアントＢＲＧ１４４は、クライアント側の現用系の通信回線とクライアント側の予備系の通信回線とに対して、同じ信号を送信する。クライアントＢＲＧ１４４は、受信されたＯ装置内フレームを装置内フレーム１及び装置内フレーム２に複製する。クライアントＢＲＧ１４４は、複製された装置内フレーム１をＣｈｉｐインタフェース１４５に送信する。クライアントＢＲＧ１４４は、複製された装置内フレーム２をＣｈｉｐインタフェース１４６に送信する。クライアントＢＲＧ１４４は、第２端部の一態様である。

Ｃｈｉｐインタフェース１４５は、受信した装置内フレーム１を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１４５は、変換された装置内フレーム１を接続部１３３ａに送信する。Ｃｈｉｐインタフェース１４６は、受信した装置内フレーム２を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１４６は、変換された装置内フレーム２を接続部１３３ａに送信する。

ライン信号受信部１４０ａは、ライン側の１系の通信回線に接続される。ライン信号受信部１４０ａは、インタフェースカードである。ライン信号受信部１４０ａは、受信部１４１ａ、Ｒｘインタフェース１４２ａ、ＯＨ抽出部１４３ａ、クライアントＢＲＧ１４４ａ、Ｃｈｉｐインタフェース１４５ａ及びＣｈｉｐインタフェース１４６ａを備える。なお、受信部１４１ａ、Ｒｘインタフェース１４２ａ及びＯＨ抽出部１４３ａは、受信部１４１、Ｒｘインタフェース１４２及びＯＨ抽出部１４３と同様の動作を行うため、説明を省略する。

クライアントＢＲＧ１４４ａは、クライアント冗長区間の始端である。クライアントＢＲＧ１４４ａは、クライアント側の現用系の通信回線とクライアント側の予備系の通信回線とに対して、同じ信号を送信する。クライアントＢＲＧ１４４ａは、受信された装置内フレームを装置内フレーム３及び装置内フレーム４に複製する。クライアントＢＲＧ１４４ａは、複製された装置内フレーム３をＣｈｉｐインタフェース１４５ａに送信する。クライアントＢＲＧ１４４ａは、複製された装置内フレーム４をＣｈｉｐインタフェース１４６ａに送信する。クライアントＢＲＧ１４４ａは、第２端部の一態様である。

Ｃｈｉｐインタフェース１４５ａは、受信した装置内フレーム３を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１４５ａは、変換された装置内フレーム３を接続部１３４ａに送信する。Ｃｈｉｐインタフェース１４６ａは、受信した装置内フレーム４を、Ｃｈｉｐ間転送可能なフォーマットに変換する。Ｃｈｉｐインタフェース１４６ａは、変換された装置内フレーム４を接続部１３４ａに送信する。

クライアント信号送信部１５０は、クライアント側の現用系の通信回線に接続される。クライアント信号送信部１５０は、インタフェースカードである。クライアント信号送信部１５０は、Ｃｈｉｐインタフェース１５１、Ｃｈｉｐインタフェース１５２、ラインセレクタ１５３、ＯＤＵデマッピング部１５４、ＯＨ付加部１５５、Ｔｘインタフェース１５６及び送信部１５７を備える。クライアント信号送信部１５０は、第２通信機器の一態様である。第２通信機器は、第２のネットワークに設けられた通信装置と通信を行う。

Ｃｈｉｐインタフェース１５１は、Ｃｈｉｐインタフェース１４５から送信された装置内フレーム１を受信する。Ｃｈｉｐインタフェース１５１は、Ｃｈｉｐ間転送可能なフォーマットに変換された装置内フレーム１を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１５１は、復元された装置内フレーム１をラインセレクタ１５３に送信する。Ｃｈｉｐインタフェース１５２は、Ｃｈｉｐインタフェース１４５ａから送信された装置内フレーム３を受信する。Ｃｈｉｐインタフェース１５２は、Ｃｈｉｐ間転送可能なフォーマットに変換された装置内フレーム３を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１５２は、復元された装置内フレーム３をラインセレクタ１５３に送信する。

ラインセレクタ１５３は、ライン冗長区間の終端である。図２において、ライン冗長区間は、ラインセレクタ１５３からライン信号受信部１４０及びライン信号受信部１４０ａまでの冗長化された区間を表す。ラインセレクタ１５３はユーザによって入力され、いずれの装置内フレームを選択するかを制御信号に基づいて、装置内フレームを選択する。ラインセレクタ１５３は、制御信号に基づいて、装置内フレーム１又は装置内フレーム３のうちいずれか一方を選択する。ユーザは、伝送装置１００を監視する者や、電気通信事業者等の伝送装置１００ａにアクセスできるものであればどのような者であってもよい。以下、ラインセレクタ１５３は、装置内フレーム１を選択するものとして説明する。ラインセレクタ１５３は、選択された装置内フレーム１をＯＨ付加部１５５に送信する。ラインセレクタ１５３は、第１端部の一態様である。なお、ラインセレクタ１５３は、制御信号の代わりに異常情報に基づいて、装置内フレームを選択してもよい。異常情報は、ネットワークの異常を示す信号である。異常情報は、例えば、通信回線の切断を示す信号であってもよいし、伝送装置の故障を示す信号であってもよい。異常情報又は制御信号は、伝送装置１００ａに接続された制御用の回線を介して受け付けてもよい。または、異常情報又は制御信号は、ＯＨ抽出部１４３又はＯＨ抽出部１４３ａによって抽出されたＯＨ情報から取得してもよい。

ＯＤＵデマッピング部１５４は、装置内フレーム１に対して１００ＧＥをデマッピングする。ＯＤＵデマッピング部１５４は、１００ＧＥをＯＨ付加部１５５に送信する。

ＯＨ付加部１５５は、冗長コントローラ１３５ａからＬＡＣＰＤＵを取得する。ＯＨ付加部１５５は、取得されたＬＡＣＰＤＵを１００ＧＥに付加する。ＯＨ付加部１５５は、ＬＡＣＰＤＵを付加された１００ＧＥをＴｘインタフェース１５６に送信する。

Ｔｘインタフェース１５６は、１００ＧＥを伝送装置１００ａの外部に転送可能なフォーマットに変換する。Ｔｘインタフェース１５６は、変換された１００ＧＥを送信部１５７に送信する。

送信部１５７は、入力された信号を電気光変換する。送信部１５７は、変換された信号を伝送装置１００ａの外部へ送信する。送信部１５７は、例えば、ＱＳＦＰ２８等のインタフェースであるが、これに限定されない。送信部１５７は、通信回線の速度に応じたインタフェースが用いられてもよい。

クライアント信号送信部１５０ａは、クライアント側の予備系の通信回線に接続される。クライアント信号送信部１５０ａは、インタフェースカードである。クライアント信号送信部１５０ａは、Ｃｈｉｐインタフェース１５１ａ、Ｃｈｉｐインタフェース１５２ａ、ラインセレクタ１５３ａ、ＯＤＵデマッピング部１５４ａ、ＯＨ付加部１５５ａ、Ｔｘインタフェース１５６ａ及び送信部１５７ａを備える。クライアント信号送信部１５０ａは、第２通信機器の一態様である。なお、ＯＨ付加部１５５ａ、Ｔｘインタフェース１５６ａ及び送信部１５７ａは、ＯＨ付加部１５５、Ｔｘインタフェース１５６及び送信部１５７と同様の動作を行うため、説明を省略する。

Ｃｈｉｐインタフェース１５１ａは、Ｃｈｉｐインタフェース１４６から送信された装置内フレーム２を受信する。Ｃｈｉｐインタフェース１５１ａは、Ｃｈｉｐ間転送可能なフォーマットに変換された装置内フレーム２を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１５１ａは、復元された装置内フレーム２をラインセレクタ１５３ａに送信する。Ｃｈｉｐインタフェース１５２ａは、Ｃｈｉｐインタフェース１４６ａから送信された装置内フレーム４を受信する。Ｃｈｉｐインタフェース１５２ａは、Ｃｈｉｐ間転送可能なフォーマットに変換された装置内フレーム４を、変換前のフォーマットに復元する。Ｃｈｉｐインタフェース１５２ａは、復元された装置内フレーム４をラインセレクタ１５３ａに送信する。

ラインセレクタ１５３ａは、ライン冗長区間の終端である。ラインセレクタ１５３ａは、ユーザから入力された制御信号に基づいて、装置内フレームを選択する。ラインセレクタ１５３ａは、制御信号に基づいて、装置内フレーム２又は装置内フレーム４のうちいずれか一方を選択する。以下、ラインセレクタ１５３ａは、装置内フレーム２を選択するものとして説明する。ラインセレクタ１５３ａは、選択された装置内フレーム２をＯＤＵデマッピング部１５４に送信する。ラインセレクタ１５３ａは、第１端部の一態様である。

ＯＤＵデマッピング部１５４ａは、装置内フレーム２に対して１００ＧＥをデマッピングする。ＯＤＵデマッピング部１５４ａは、１００ＧＥをＯＨ付加部１５５ａに送信する。

メインボード１３０ａは、接続部１３１ａ、接続部１３２ａ、接続部１３３ａ、接続部１３４ａ及び冗長コントローラ１３５ａを備える。接続部１３１ａは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３１ａは、接続部１３１ａに接続されたインタフェースカードと接続部１３３ａ又は接続部１３４ａに接続されたインタフェースカードとを通信可能に接続する。接続部１３１ａは、クライアント信号送信部１５０を接続する。

接続部１３２ａは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３２ａは、接続部１３２ａに接続されたインタフェースカードと接続部１３３ａ又は接続部１３４ａに接続されたインタフェースカードとを通信可能に接続する。接続部１３２ａは、クライアント信号送信部１５０ａを接続する。

接続部１３３ａは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３３ａは、接続部１３３ａに接続されたインタフェースカードと接続部１３１ａ又は接続部１３２ａに接続されたインタフェースカードとを通信可能に接続する。接続部１３３ａは、ライン信号受信部１４０を接続する。

接続部１３４ａは、インタフェースカードを着脱可能に構成されたネットワークインタフェースである。接続部１３４ａは、接続部１３４ａに接続されたインタフェースカードと接続部１３１ａ又は接続部１３２ａに接続されたインタフェースカードとを通信可能に接続する。接続部１３４ａは、ライン信号受信部１４０ａを接続する。

図３は、第１の実施形態のクライアント側からライン側への通信を行う伝送装置１００ｂの機能ブロック図である。伝送装置１００ｂは、バスで接続されたＣＰＵやメモリや補助記憶装置などを備える。伝送装置１００ｂは、クライアント側の回線から受信した信号をライン側の回線に送信する場合の構成を表す。伝送装置１００ｂは、メインボード１３０ｂを備える。メインボード１３０ｂは、接続部１３１ｂ、接続部１３２ｂ、接続部１３３ｂ及び接続部１３４ｂを備える。接続部１３１ｂから接続部１３４ｂは、ネットワークインタフェースである。伝送装置１００ｂは、接続部１３１ｂ～１３４ｂを介して、メインボード１３０ｂに対してインタフェースカードをプラガブル化することができる。接続部１３１ｂから接続部１３４ｂは、インタフェースカードを着脱可能に構成される。なお、図３において、Ｔｘインタフェース、ＯＤＵマッピング部、Ｃｈｉｐインタフェースについては、記載を省略する。また、すでに説明済みの符号については、説明を省略する。

接続部１３１ｂには、第１クライアント側インタフェースカード１６０が接続される。接続部１３１ｂは、第１クライアント側インタフェースカード１６０が受信した信号を、接続部１３３ｂ及び接続部１３４ｂに接続されたインタフェースカードに送信する。接続部１３２ｂには、第２クライアント側インタフェースカード１６０ａが接続される。接続部１３２ｂは、第２クライアント側インタフェースカード１６０ａが受信した信号を、接続部１３３ｂ及び接続部１３４ｂに接続されたインタフェースカードに送信する。

接続部１３３ｂには、第１ライン側インタフェースカード１７０が接続される。接続部１３３ｂは、接続部１３１ｂ及び接続部１３２ｂに接続されたインタフェースカードから送信された信号を、第１ライン側インタフェースカード１７０に送信する。接続部１３４ｂには、第２ライン側インタフェースカード１７０ａが接続される。接続部１３４ｂは、接続部１３１ｂ及び接続部１３２ｂに接続されたインタフェースカードから送信された信号を、第２ライン側インタフェースカード１７０ａに送信する。

第１クライアント側インタフェースカード１６０は、クライアント信号受信部１１０及びクライアント信号送信部１５０を備えるインタフェースカードである。第２クライアント側インタフェースカード１６０ａは、クライアント信号受信部１１０ａ及びクライアント信号送信部１５０ａを備えるインタフェースカードである。第１ライン側インタフェースカード１７０は、ライン信号送信部１２０及びライン信号受信部１４０を備えるインタフェースカードである。第２ライン側インタフェースカード１７０ａは、ライン信号送信部１２０ａ及びライン信号受信部１４０ａを備えるインタフェースカードである。

図４は、第１の実施形態のライン側からクライアント側への通信を行う伝送装置１００ｂの機能ブロック図である。伝送装置１００ｂは、バスで接続されたＣＰＵやメモリや補助記憶装置などを備える。図４における伝送装置１００ｂは、ライン側の回線から受信した信号をクライアント側の回線に送信する場合の構成を表す。なお、図４において、Ｔｘインタフェース、ＯＤＵデマッピング部、Ｃｈｉｐインタフェースについては、記載を省略する。また、すでに説明済みの符号については、説明を省略する。また、すでに説明済みの符号については、説明を省略する。

接続部１３３ｂは、第１ライン側インタフェースカード１７０が受信した信号を、接続部１３１ｂ及び接続部１３２ｂに接続されたインタフェースカードに送信する。接続部１３４ｂは、第２ライン側インタフェースカード１７０ａが受信した信号を、接続部１３１ｂ及び接続部１３２ｂに接続されたインタフェースカードに送信する。接続部１３１ｂは、接続部１３３ｂ及び接続部１３４ｂに接続されたインタフェースカードから送信された信号を、第１クライアント側インタフェースカード１６０に送信する。接続部１３２ｂは、接続部１３３ｂ及び接続部１３４ｂに接続されたインタフェースカードから送信された信号を、第２クライアント側インタフェースカード１６０ａに送信する。

図３及び図４において、クライアント側インタフェースカードからクライアントＢＲＧまでの区間はクライアント冗長されている。図３及び図４において、ライン側インタフェースカードからラインセレクタまでの区間はライン冗長されている。したがって、クライアントＢＲＧからラインセレクタまでの区間は、クライアント冗長とライン冗長とが重畳された区間となる。

図１及び図２のように構成される伝送装置の接続部は、ライン側からクライアント側まで一直線に配置されているのに対して、図３及び図４のように構成される伝送装置１００ｂでは、接続部１３１ｂから１３４ｂを介して、メインボード１３０ｂに対してインタフェースカードをプラガブル化することができる。このように構成されることで、伝送装置１００ｂは、メインボード１３０ｂと接続部１３１ｂから１３４ｂとの信頼性の低下を抑えることが出来る。また、伝送装置１００ｂは、インタフェースカードの種類をライン側インタフェースカードと、クライアント側インタフェースカードと、２種類にすることで、故障時においても容易に交換することが可能になる。

図５は、第１の実施形態の伝送装置１００がクライアント側回線からライン側回線に送信する処理の流れを示すフローチャートである。本処理は、クライアント側回線から信号を受信した場合に実行される。なお、図５では、クライアント側の現用系の通信回線に接続されたクライアント信号受信部１１０における処理について説明するが、クライアント側の予備系の通信回線に接続されたクライアント信号受信部１１０ａについても同様の処理が行われる。

伝送装置１００の受信部１１１が受信信号を受信する（ステップＳ１０１）。クライアント冗長ＯＨ抽出部１１３は、受信信号からＬＡＣＰＤＵを取得する（ステップＳ１０２）。クライアント冗長ＯＨ抽出部１１３は、取得されたＬＡＣＰＤＵを冗長コントローラ１３５に送信する。ＯＤＵマッピング部１１４は、受信信号をＯＤＵ４にマッピングする（ステップＳ１０３）。ラインＢＲＧ１１５は、ＯＤＵ４をＯＤＵ４－１及びＯＤＵ４－２に複製する（ステップＳ１０４）。ラインＢＲＧ１１５は、ＯＤＵ４－１及びＯＤＵ４－２を冗長区間を経由して、ライン信号送信部１２０及びライン信号送信部１２０ａに送信する（ステップＳ１０５）。冗長区間とは、ラインＢＲＧ１１５とクライアントセレクタ１２３とによって接続された区間である。冗長区間は、クライアント信号受信部１１０の冗長化された構成とライン信号送信部１２０の冗長化された構成とが重畳した区間である。

クライアントセレクタ１２３は、冗長コントローラ１３５によって決定された制御に基づいて、クライアント信号受信部１１０又はクライアント信号受信部１１０ａから受信されたＯＤＵ４のうちいずれか一方を選択する（ステップＳ１０６）。ＯＨ付加部１２４は、選択されたＯＤＵ４に対してＯＴＵ４オーバーヘッドを挿入する（ステップＳ１０７）。送信部１２６は、ＯＴＵ４を伝送装置１００の外部へ送信する（ステップＳ１０８）。

図６は、第１の実施形態の伝送装置１００ａがライン側回線からクライアント側回線に送信する処理の流れを示すフローチャートである。本処理は、ライン側回線からＯＴＵ４を受信した場合に実行される。なお、図６では、ライン側の０系回線に接続されたライン信号受信部１４０における処理について説明するが、ライン側の１系回線に接続されたライン信号受信部１４０ａについても同様の処理が行われる。

伝送装置１００の受信部１４１がＯＴＵ４を受信する（ステップＳ２０１）。ＯＨ抽出部１４３は、ＯＴＵ４からＯＴＵオーバーヘッドを抽出する（ステップＳ２０２）。クライアントＢＲＧ１４４は、装置内フレームを装置内フレーム１及び装置内フレーム２に複製する（ステップＳ２０３）。クライアントＢＲＧ１４４は、装置内フレーム１及び装置内フレーム２を冗長区間を経由して、クライアント信号送信部１５０及びクライアント信号送信部１５０ａに送信する（ステップＳ２０４）。冗長区間とは、クライアントＢＲＧ１４４とラインセレクタ１５３との間の伝送区間である。冗長区間とは、クライアントＢＲＧ１４４とラインセレクタ１５３とによって接続された区間である。冗長区間は、クライアント信号送信部１５０の冗長化された構成とライン信号受信部１４０の冗長化された構成とが重畳した区間である。

ラインセレクタ１５３は、運用者からの制御信号又は異常情報に基づいて、ライン信号受信部１４０又はライン信号受信部１４０ａから受信された装置内フレームのうちいずれか一方を選択する（ステップＳ２０５）。ＯＤＵデマッピング部１５４は、選択された装置内フレームに対して１００ＧＥをデマッピングする（ステップＳ２０６）。送信部１５７は、変換された１００ＧＥを伝送装置１００ａの外部へ送信する（ステップＳ２０７）。

このように構成された伝送装置１００では、ライン信号送信部１２０に設けられたクライアントセレクタ１２３とライン信号送信部１２０ａに設けられたクライアントセレクタ１２３ａとが、クライアント信号受信部１１０及びクライアント信号受信部１１０ａの冗長化された構成を終端する。また、クライアント信号受信部１１０に設けられたラインＢＲＧ１１５とクライアント信号受信部１１０ａに設けられたラインＢＲＧ１１５ａとが、ライン信号送信部１２０及びライン信号送信部１２０ａの冗長化された構成を始端する。したがって、ラインＢＲＧ１１５とクライアントセレクタ１２３との間で、クライアント冗長の区間とライン冗長の区間とが重畳され、４重化される。伝送装置１００は、ライン信号受信部等のインタフェースカードの接続部とクライアント信号送信部等のインタフェースカードの接続部との間の通信の信頼性を向上させることが可能になる。

このように構成された伝送装置１００ａでは、クライアント信号送信部１５０に設けられたラインセレクタ１５３とクライアント信号送信部１５０ａに設けられたラインセレクタ１５３ａとが、ライン信号受信部１４０及びライン信号受信部１４０ａの冗長化された構成を終端する。また、ライン信号受信部１４０に設けられたクライアントＢＲＧ１４４とライン信号受信部１４０ａに設けられたクライアントＢＲＧ１４４ａとが、クライアント信号送信部１５０及びクライアント信号送信部１５０ａの冗長化された構成を始端する。したがって、クライアントＢＲＧ１４４とラインセレクタ１５３との間で、クライアント冗長の区間とライン冗長の区間とが重畳され、４重化される。伝送装置１００ａは、ライン信号送信部等のインタフェースカードの接続部とクライアント信号受信部等のインタフェースカードの接続部との間の通信の信頼性を向上させることが可能になる。

また、上述のように構成された伝送装置１００又は伝送装置１００ａは、ライン側インタフェースカードとクライアント側インタフェースカードとの間の通信が冗長化されるため、ライン側インタフェースカードとクライアント側インタフェースカードとの間の信頼を確保するために別途の設備を構築する必要がなくなる。したがって、より少ない装置構成で信頼性を向上させることが可能になる。また、より少ない装置構成で信頼性を向上させることができるため、当該伝送装置を用いることで、より少ないコストでネットワークを構築し、信頼性を向上することが可能になる。

（第２の実施形態）
図７は、第２の実施形態の伝送装置１００ｃの機能ブロック図である。伝送装置１００ｃは、バスで接続されたＣＰＵやメモリや補助記憶装置などを備える。伝送装置１００ｃは、クライアント側の回線から受信した信号をライン側の回線に送信する場合の構成を表す。伝送装置１００ｃは、メインボード１３０ｃを備える。伝送装置１００ｃは、第１の実施形態におけるクライアント信号受信部１１０、クライアント信号受信部１１０ａ、クライアント信号送信部１５０及びクライアント信号送信部１５０ａをメインボード１３０ｃ上に備える構成である。なお、図７において、Ｔｘインタフェース、ＯＤＵマッピング部、Ｃｈｉｐインタフェースについては、記載を省略する。また、すでに説明済みの符号については、説明を省略する。

メインボード１３０ｃは、接続部１３３ｃ、接続部１３４ｃ、冗長コントローラ１３５、クライアント信号受信部１１０、クライアント信号受信部１１０ａ、クライアント信号送信部１５０及びクライアント信号送信部１５０ａを備える。接続部１３３ｃ及び接続部１３４ｃは、ネットワークインタフェースである。接続部１３３ｃ及び接続部１３４ｃは、インタフェースカードを着脱可能に構成される。図７において、接続部１３３ｃは、第１ライン側インタフェースカード１７０が接続される。図７において、接続部１３４ｃは、第２ライン側インタフェースカード１７０ａが接続される。

このように構成された伝送装置１００ｃは、メインボード１３０ｃ上に、クライアント信号送信部１５０及びクライアント信号送信部１５０ａとを備える。したがって、ライン側インタフェースカードをプラガブルすることが可能になる。このため、伝送装置１００ｃにおいて、インタフェースカードの種類をライン側インタフェースカード１種類にすることが可能になり、ライン側インタフェースカードが故障した場合であっても容易に交換することが可能になる。伝送装置１００ｃの保守又は点検者は、より簡単に伝送装置１００ｃを保守することが可能になる。

上述した実施形態において、クライアント側の通信回線は１００ＧＥの信号であるものとして説明を行ったが、１０ＧＥのＳＤＨ（Synchronous Digital Hierarchy）信号が用いられてもよい。この場合、クライアント冗長のオーバーヘッドとして、ＡＰＳ（Automatic Protection Switching）が用いられてもよい。

上述の実施形態では、２台のクライアント側インタフェースカードと２台のライン側インタフェースカードとを着脱可能な伝送装置であるとして説明したが、２台に限定されない。例えば、伝送装置は、Ｎ台のクライアント側インタフェースカードとＭ台のライン側インタフェースカードとを着脱可能な伝送装置であってもよい。Ｎは２以上の自然数である。Ｍは２以上の自然数である。

本実施形態では、伝送装置は、ネットワークを介して通信可能に接続された複数台の情報処理装置を用いて実装されてもよい。この場合、伝送装置が備える各機能部は、複数の情報処理装置に分散して実装されてもよい。例えば、冗長コントローラ１３５は異なる情報処理装置に実装されてもよい。

上述した実施形態における伝送装置をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ（Field Programmable Gate Array）等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

１００…伝送装置， １１０…クライアント信号受信部， １１１…受信部， １１２…Ｒｘインタフェース， １１３…クライアント冗長ＯＨ抽出部， １１４…ＯＤＵマッピング部， １１５…ラインＢＲＧ， １１６…Ｃｈｉｐインタフェース， １１７…Ｃｈｉｐインタフェース， １２０…ライン信号送信部， １２１…Ｃｈｉｐインタフェース， １２２…Ｃｈｉｐインタフェース， １２３…クライアントセレクタ， １２４…ＯＨ付加部， １２５…Ｔｘインタフェース， １２６…送信部， １３０…メインボード， １３１…接続部， １３２…接続部， １３３…接続部， １３４…接続部， １３５…冗長コントローラ， １４０…ライン信号受信部， １４１…受信部， １４２…Ｒｘインタフェース， １４３…ＯＨ抽出部， １４４…クライアントＢＲＧ， １４５…Ｃｈｉｐインタフェース， １４６…Ｃｈｉｐインタフェース， １５０…クライアント信号送信部， １５１…Ｃｈｉｐインタフェース， １５２…Ｃｈｉｐインタフェース， １５３…ラインセレクタ， １５４…ＯＤＵデマッピング部， １５５…ＯＨ付加部， １５６…Ｔｘインタフェース， １５７…送信部

Claims (5)

1. 第１のネットワークに設けられた通信装置と通信を行い、冗長化された第１通信機器と、
   第２のネットワークに設けられた通信装置と通信を行い、冗長化された第２通信機器とを備え、
   前記第２通信機器は、前記第１通信機器の冗長化された通信路の末端である第１端部をそれぞれ備え、
   前記第１通信機器は、前記第２通信機器の冗長化された通信路の末端である第２端部をそれぞれ備え、
   前記第１端部は、前記第２通信機器によって受信された受信信号を前記第１通信機器に向けて送信し、
   前記第２端部は、前記第２通信機器から送信された受信信号のうちいずれか１つをそれぞれ選択し、
   前記第２通信機器の冗長の状態を表す冗長情報を前記第２通信機器から取得する冗長情報抽出部と、
   前記冗長情報に基づいて、前記第２端部によって選択される受信信号を制御する冗長コントローラと、をさらに備え、
   前記冗長コントローラはメインボードに設けられ、前記第１通信機器及び第２通信機器はそれぞれ前記メインボードに着脱可能に接続されている、
   伝送装置。
2. 前記第２端部は、前記第１通信機器によって受信された受信信号を前記第２通信機器に向けて送信し、
   前記第１端部は、前記第１通信機器から送信された受信信号のうちいずれか１つをそれぞれ選択する、
   請求項１に記載の伝送装置。
3. 前記第１端部は、ネットワークの異常を示す異常情報又はユーザによって入力され、いずれの受信信号を選択するかを制御する制御信号に基づいて、前記受信信号のうちいずれか１つをそれぞれ選択する、
   請求項２に記載の伝送装置。
4. 前記第１通信機器又は前記第２通信機器のうち、１つ以上はインタフェースカードである、
   請求項１から３のいずれか一項に記載の伝送装置。
5. 第１のネットワークに設けられた通信装置と通信を行い、冗長化された第１通信機器と、第２のネットワークに設けられた通信装置と通信を行い、冗長化された第２通信機器とを備え、前記第２通信機器は、前記第１通信機器の冗長化された通信路の末端である第１端部をそれぞれ備え、前記第１通信機器が、前記第２通信機器の冗長化された通信路の末端である第２端部をそれぞれ備えるように構成され、冗長コントローラはメインボードに設けられ、前記第１通信機器及び第２通信機器はそれぞれ前記メインボードに着脱可能に接続されている伝送装置において、
   前記第１端部が、前記第２通信機器によって受信された受信信号を前記第１通信機器に向けて送信する送信ステップと、
   前記第２端部が、前記第２通信機器から送信された受信信号のうちいずれか１つをそれぞれ選択する選択ステップと、
   制御部が、前記第２通信機器の冗長の状態を表す冗長情報を前記第２通信機器から取得する冗長情報抽出ステップと、
   制御部が、前記冗長情報に基づいて、前記第２端部によって選択される受信信号を制御する冗長制御ステップと、を有する伝送方法。

Images