[go: up one dir, main page]

JP7030515B2 - 逆導通半導体装置 - Google Patents

逆導通半導体装置 Download PDF

Info

Publication number
JP7030515B2
JP7030515B2 JP2017533808A JP2017533808A JP7030515B2 JP 7030515 B2 JP7030515 B2 JP 7030515B2 JP 2017533808 A JP2017533808 A JP 2017533808A JP 2017533808 A JP2017533808 A JP 2017533808A JP 7030515 B2 JP7030515 B2 JP 7030515B2
Authority
JP
Japan
Prior art keywords
layer
region
reverse conduction
protective layer
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017533808A
Other languages
English (en)
Other versions
JP2018504778A5 (ja
JP2018504778A (ja
Inventor
ストラスタ，リウタウラス
コルバセ，キアーラ
レ・ガロ，マヌエル
ラヒモ，ムナフ
コプタ，アルノスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2018504778A publication Critical patent/JP2018504778A/ja
Publication of JP2018504778A5 publication Critical patent/JP2018504778A5/ja
Application granted granted Critical
Publication of JP7030515B2 publication Critical patent/JP7030515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/655—Lateral DMOS [LDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H10D84/153—LDMOS having built-in components the built-in component being PN junction diodes
    • H10D84/154—LDMOS having built-in components the built-in component being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

説明
技術分野
本発明はパワーエレクトロニクスの分野、より特定的には請求項１の前文による逆導通ＭＯＳ装置に関する。
背景技術
ＵＳ ８ ２１２ ２８３ Ｂ２においてバイモードの絶縁ゲートトランジスタ（ＢＩＧＴ）１６０の形態の逆導通絶縁ゲートバイポーラトランジスタ（ＲＣ－ＩＧＢＴ）が説明され（図１に示される）、共通の半導体チップ上にフリーホイールするダイオードと絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を備え、チップの一部はドリフト層ドーピング濃度とドリフト層厚５３を有する（ｎ－）ドープされたドリフト層５を形成する。ＲＣ－ＩＧＢＴはアノード側２７（第２のメインサイド）とカソード側２０（第１のメインサイド）を備え、アノード側２７はチップのカソード側２０の反対側に配置される。
ドリフト層厚５３はドリフト層ドーピング濃度を有するチップのその部分のアノード側２７とカソード側２０との間の最大垂直距離である。
ｎドープされたソース領域３、ｐドープされたベース層４および導電ゲート層６２と任意のドープされた層からゲート層６２を絶縁する絶縁層（第１および第２の絶縁層６４、６６を備える）を有するゲート電極６と、カソード電極２（第１のメイン電極）はカソード側２０に配置される。
逆導通半導体装置は、チップ内の領域であり、ソース領域３、ベース層４またはゲート層６２のいずれかを含みその下に配置される活性セル領域１０を備える。
そのようなＢＩＧＴにおいて、ドリフト層のドリフト層ドーピング濃度よりも高いドーピング濃度のｎドープされた第１の層５０とｐドープされたアノード層５５はアノード側２７上に交互に配置される。第１の層５０は１または複数のｎドープされた第１の領域５１を備え、それぞれの第１の領域は第１の領域幅５２を有する。それぞれの第１の領域幅５２はドリフト層厚５３よりも小さい。
アノード層５５は少なくとも１または複数のｐドープされた第２の領域５６と少なくとも１または複数のｐドープされたパイロット領域５８を備え、それぞれの第２の領域５６は第２の領域幅５７を有し、それぞれのパイロット領域５８はパイロット領域幅５９（図３）を有する。少なくとも１つの第２の領域５６は、アノード層５５の、少なくとも１つのパイロット領域５８（以下で定義される）でない部分である。
混合領域は少なくとも１つの第１および第２の領域５１、５６を備える。混合領域はパイロット領域５８と活性領域境界との間に配置され、少なくともベース層厚５３の幅を有する。図２はそのような混合領域を示す図１の線Ａ’－Ａ’での断面を示す。
任意の領域（第１、第２またはパイロット領域）は領域境界に囲まれる領域幅と領域エリアを有する。最少距離は前記領域エリア内のポイントと前記領域境界上のポイントとの間の最小長さである。それぞれの領域幅は前記領域内のすべての（すなわち任意の可能な）最少距離の最大値の２倍として規定される。
それぞれのパイロット領域エリアはｐドープされたエリアであり、その中でパイロット領域５８の境界上に配置された任意の２つの第１の領域は、ドリフト層厚５３の２倍よりも小さいパイロット領域境界上の２つの隣り合う第１の領域５１間の距離を有する。パイロット領域幅５９はドリフト層厚５３の少なくとも２倍である。例示的な実施形態において、ドリフト層厚５３は少なくとも１００μｍ（約１２００Ｖの装置のために）、少なくとも３００μｍ（約２５００Ｖの装置のために）および５００μｍ（約４５００Ｖの装置のために）である。こうして、パイロット領域幅は少なくとも２００μｍ、少なくとも６００μｍ、または少なくとも１０００μｍである。少なくとも１つのパイロット領域５８の総面積は活性領域の面積の１０％から３０％の間である。
パイロット領域５８は、互いにドリフト層厚５３の２倍未満の距離を有し、例示的にドリフト層厚５３よりも小さい、第１の領域５１によってパイロット領域境界上で横方向に囲まれる。このｐドープされたパイロット領域５８にはｎドープされた領域５１は囲まれない。これは少なくとも１つの第１の領域５１はアノード側２７に平行な平面において少なくとも１つのパイロット領域５８を取り囲みドリフト層厚５３の２倍以下の少なくとも１つの開口部（すなわちｐドープされた第２の領域５６が配置される）を有するか、そのような開口部を有しないｎドープされたエリア（すなわち第１の領域）は少なくとも１つのパイロット領域５８を取り囲む。これは第１の領域５１はアノード側２７に平行な平面においてパイロット領域５８を囲む連続的な領域であるかドリフト層厚５３の２倍よりも小さい開口を有する開口リングとして形成された第１の領域を有るするかによるオプションを含むことを意味する。パイロット領域５８の周りにｎドープされたエリアを有することにより、ドリフト層厚５３の２倍未満の幅を有する（こうして第２の領域５６を形成する）ｐドープされたエリアが配置される。
パイロット領域５８において、第１の領域は配置されも囲まれもしない。パイロット領域５８にわたって（すなわちパイロット領域境界上で）、第１の領域５１はドリフト層厚５３の２倍よりも大きい距離を有する。これはパイロット領域５８は互いにより小さい距離を有する第１の領域に囲まれてもよいが、パイロット領域エリアにわたって、任意の２つの第１の領域間の距離はドリフト層厚５３の２倍よりも大きい。他の例示的な実施形態において、それぞれのパイロット領域エリアはドリフト層厚５３の２．５倍よりも大きい、特に３倍または４倍よりも大きい幅を有する。
パイロット領域はアノード側２７に平行な平面においてドリフト層厚５３の少なくとも２倍の直径を有する円（ｐドープされたエリア）が全領域エリアにわたってパイロット領域内に位置づけられるようパイロット領域エリアを有する。
少なくとも１つのパイロット領域５８は、パイロット領域境界から活性領域境界５８０まで少なくともドリフト層厚５３の最小距離があるよう活性領域１０の中心部分内に配置される（図３）。パイロット領域５８は、第１および第２のドープされた領域５１、５６（混合領域）が交互する短絡領域によって囲まれる、パイロットＩＧＢＴ領域を示す。少なくとも１つのパイロット領域５８は混合領域が少なくとも１つのパイロット領域を横方向に取り囲むよう装置の中心部分内に配置される。
第１および第２の領域５１、５６と比較して増した寸法を有するパイロット領域の導入により、ダイオードモードで作動しない唯一のＩＧＢＴ領域として捧げられた領域が創られる。ｐ型パイロット領域５８はＢＩＧＴのスナップバック自由な作動を保証する。パイロット領域５８はまたダイオードエリア割合にＩＧＢＴを決定するためにより自由を与えるために使用可能であり、この設計態様を小さな第２の領域５６のみを含む標準的アプローチから切り離す。
パイロット領域５８は低電流においてスナップバック効果を削減するパイロットＩＧＢＴ領域を示す。ＢＩＧＴのスナップバック効果は順にドリフト層５３の抵抗性と厚みに依存する、ドリフト層の抵抗に依存する。より大きなドリフト層厚５３を有する装置のために、ドリフト層にわたる電圧降下はより大きい。それゆえ、オン状態における総電圧降下はそのような装置のためにより高く、スナップバック効果はより高い電圧で起きる。
十分に大きいｐドープされた領域（パイロット領域）の導入は高電圧ＩＧＢＴ装置におけるそのようなスナップバック効果を回避可能である。パイロットＩＧＢＴは活性領域から終端領域などのチップの移転部分を含まないので、このパイロット領域５８と活性領域の境界の間の最小距離はＳＯＡ装置の良好な熱性能と改善のために重要である。さらに、パイロット領域５８を使用することにより、分配されたより小さなパイロット領域と比較してスナップバック態様は改善される。
第１および第２の領域５１、５６はシリコンエリアが含まれる主要な短絡領域を形成しＩＧＢＴとダイオードモードの両方に活用される。
ｎドープされたアノードショート（第１の層）ターンオフ中に電流を導きＢＩＧＴ装置のターンオフ柔軟性を大きく改善するＦＣＥ効果を上昇させる。
従来技術の逆導電（ＲＣ）ＩＧＢＴまたはＢＩＧＴ装置においてＭＯＳセルのｐベース層は内部のフリーホイールするＰＩＮダイオードのアノード領域として活用される。ＭＯＳセルは追加的なアノード領域としても機能し得る、より深くより高くドープされたｐバーを有する終端領域において終了する。これらの追加的なｐバーはＭＯＳチャンネルによって短絡にはならず、それゆえ特許出願ＵＳ２０１３／００９９２７９Ａ１に説明されたようなスナップバック自由なダイオードモード特性を達成するために重要である。しかしながら、フリーホイールするダイオードのＳＯＡはＢＩＧＴ／ＲＣ－ＩＧＢＴの活性エリアの周りのエリアにおいて終端領域を有するｐバー接触の設計により強い影響を受ける。
ＲＣ ＩＧＢＴとＢＩＧＴの標準設計はより深く拡散しＭＯＳセルのｐベース層に比較してより深くドープされた追加的なｐバーを用いる。これらはＭＯＳチャンネルが形成不可能なエリアにおいてｐベース層と接触する。
フリーホイールするダイオードが伝導するときに、ｐバーと終端はアノード領域として作用しｎドリフト層内に穴を注入する。逆回復中に最大電界は深くより高くドープされたｐバー付近で、結果として逆流はこれらのエリアに集中する。こうして、その内部に小さなエリアに穴が高度に集中した電流フィラメントはｐバーの湾曲において創出される。この結果、フィラメント内に部分的に高温が発生し、熱力学シミュレーションにおける従来技術（図４）に見られるように装置破壊につながりかねず、その結果ダイオードモードＳＯＡを低める。
チェンは「縁部終端を活用した組み込みダイオードを有するスナップバック圧縮されたＲＣ－ＩＧＢＴ」超格子と微構造vol.７０,１０９－１１６において中心領域において純ＩＧＢＴ領域を有する従来技術ＲＣ－ＩＧＢＴを示す。このＩＧＢＴ領域は、ｐドープされたバーの間に構築され第２のメインサイドにおいてカソード電極とｎドープされた層と電気的に接続される純ダイオード領域に取り囲まれる。ダイオード領域に取り囲まれた終端領域において、ｐバーと同じ深さを有するフィールドリングが配置される。これらのフィールドリング構造は２８０μｍの深さを有し、その大きな深さは電界の低減に必要とされる。
ＷＯ２０１４／０５４３１９ Ａ１は、第１のメインサイドにｐドープされた拡散された領域を備え、互いに増した距離を有し、活性セル領域から増した距離を有するＩＧＢＴを示す。活性セル領域に近接した内側ｐ領域はカソード電極に接続される一方、外側領域においてｐ領域はフィールドリングとして機能するようドリフト層によって互いに分離される。
そのような分離されたフィールドリング構造を有する電界を終端させるために、より多くの数のフィールドリングが必要とされ、フィールドリング間の距離とあわせて幅広い終端領域に帰着する。
発明の開示
本発明の目的はダイオードモードにおいて装置の改善されたターンオフ容量を有する逆導通ＭＯＳ装置を提供することである。
この目的は請求項１による逆導通ＭＯＳ装置によって達成される。
発明の逆導通ＭＯＳ装置は第１のメインサイドに第１のメイン電極を、第１のメインサイドとは反対側の第２のメインサイドに第２のメイン電極を有する。装置は活性セル領域と装置の縁部まで活性セル領域を横方向にとり囲む終端領域を有する。活性セル領域は複数のＭＯＳセルを備え、ＭＯＳセルはそれぞれ第１のメインサイドと第２のメインサイドとの間に第１の導電型のソース層、第１の導電型とは異なる第２の導電型のベース層、第１の導電型のドリフト層、ドリフト層よりも高くドープされた第１の導電型の第１の層を備える。それぞれのＭＯＳセルにおいて第１のメインサイド上にゲート電極が配置される。
第１のメインサイドにおいてベース層よりも高い最大ドーピング濃度を有する第２の導電型のバーが活性セル領域と終端領域との間に配置され第１のメインサイドと平行な平面内に活性セル領域を包み込む。バーは第２の導電型のベース層を介して第１のメイン電極に電気的に接続されるか直接接触する。
終端領域内の第１のメインサイド上に第２の導電型の変形可能な横方向にドープされた層が配置され、その内部ですべての変形可能な横方向にドープされた層のためにドーピング濃度は装置の縁部に向かって減少する。変形可能な横方向にドープされた層はアバランシェがバーから始まり変形可能な横方向にドープされた層を通じて保護層に向かって広がるようバーに接続される。
第１のメインサイド上で第２の導電型の保護層が変形可能な横方向にドープされた層内に配置され、保護層は保護層に取り付けられた領域において変形可能な横方向にドープされた層最大ドーピング濃度よりも高い最大ドーピング濃度を有する。
追加的なｐバーによりＩＧＢＴの高いターンオフ性能が得られダイオードモードにおけるスナップバック自由な特性が可能となる。
ＶＬＤ層は終端領域における電気的フィールドを低減するために使用される。ＶＬＤ層がバーに接続され保護層がＶＬＤ層に埋め込まれるにつれて、電気的フィールドは小さい距離すなわち幅広いフィールドリング構造を有する必要性に低減される。
高くドープされた保護層の導入により、穴はバーと変形可能な横方向にドープされた層の間のインターフェースにおいて小さなスポットエリアには向けられないが、保護層内でより幅広く広がることができ、フィラメント電流を低減するフィラメント路内に追加的な抵抗が導入される。この効果は複数の保護領域を有する保護層を有すること、例示的には活性セル領域を取り囲み、それぞれ活性セル領域を取り囲み低くドープされたＶＬＤ層によって互いに広げられるリング形状の領域（保護リング）を有することによってさらに促進される。バー領域からより遠くに離れた保護領域はバー領域により近い保護領域を、第１のメインサイドに平行な平面内に包み込む。ＶＬＤ層に埋め込まれた保護層によって、第１のメインサイドに平行な平面において、（第２の導電型の）調節されたドーピングプロファイルが達成され、保護領域においてそのような保護領域内のＶＬＤ層におけるよりも高いドーピング濃度が存在する。例示的な実施形態において、装置は最大５個のまたは３から５個の保護領域としての保護リングを有する。
この効果は終端領域すなわち図４に示されたフィラメント内で最大温度の劇的な低減をもたらす。発明のＲＣ－ＩＧＢＴ１は幅の狭くなる５つの保護領域を含み、発明のＲＣ－ＩＧＢＴ２は一定幅の２つの保護領域を含む。同一の電圧および電流において従来技術の装置においては、正孔電流は拡散し狭いフィラメントに集中しない。結果として、装置内のピーク温度は低減され、代わりにダイオードのより良いターンオフ性能とダイオードモードにおけるより良いＳＯＡ性能が達成可能である。
発明は小さい終端幅を有する（すなわち活性セル領域からの距離が増す方向に小さな幅を有する）装置内を低温に維持する利点を組み合わせる。
発明は逆導電装置、すなわち、ＭＯＳセルを有し逆導電モードが可能な装置に適用可能である。これはｎ－ＭＯＳチャンネルを有するＭＯＳのためのｎドープされた第１の層が第２のメインサイド上に配置され、ｐ－ＭＯＳのためのｐドープされた第１の層が第２のメインサイド上に配置される。
そのような発明のＲＣ ＭＯＳ装置はＭＯＳＦＥＴまたはＲＣ－ＩＧＢＴたり得る。ＲＣ－ＩＧＢＴはＢＩＧＴとして設計されてもよい。
発明の主題のさらに好ましい実施形態は従属請求項に開示される。
図面の簡潔な説明
発明の主題は以下のテキストで添付の図面を参照してより詳細に説明される。
従来技術の逆導通ＩＧＢＴの断面図を示す。 従来技術の逆導通ＩＧＢＴの第１および第２の領域の構造の平面図を示す。 別の従来技術の逆導通ＩＧＢＴの第１および第２の領域の構造の平面図を示す。 ダイオードモードターンオフ中の従来技術の装置と発明の装置のフィラメント内の温度依存性である。 ３つの保護領域を有する発明の逆導通ＭＯＳＦＥＴの断面図を示す。 １つの保護領域を有する発明の逆導通ＩＧＢＴの断面図を示す。 ３つの保護領域を有する発明の逆導通ＩＧＢＴの断面図を示す。 バッファ層を有する発明の逆導通ＩＧＢＴの断面図を示す。 狭くなる幅を有する保護領域を有する発明の逆導通ＩＧＢＴの断面図を示す。 隣接する保護領域間の距離が増していく保護領域を有する発明の逆導通ＩＧＢＴの断面図を示す。 ３つの保護領域を有する発明の逆導通ＩＧＢＴの上面図を示す。 保護ゾーンの開口リングを有する発明の逆導通ＩＧＢＴの断面図を示す。 バー９と第１のメイン電極２との間が直接接触する発明のＭＯＳＦＥＴの断面図を示す。 線Ａ－－Ａで示された（図５でも示された）第１のメインサイド２０に平行な平面における図を示す。
図面で使用された参照符号と意味は参照符号のリストに要約される。一般的に、同様または同様の機能のパーツには同一の参照符号が与えられる。説明された実施形態は例としての意味を有し発明を限定するものではない。
発明を実行するモード
図５において金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）１００の形態の発明の逆導通（ＲＣ）ＭＯＳ（金属酸化膜半導体）装置１の第１の実施形態が示される。ＭＯＳＦＥＴ１００は第１のメインサイド２０上に、ＭＯＳＦＥＴのためのソース電極である第１のメイン電極と、第１のメインサイドとは逆の第２のメインサイド上に、ＭＯＳＦＥＴのためのドレイン電極である第２のメイン電極２５とを備える。装置は活性セル領域（ＭＯＳセル領域でもよい中心領域で、すなわちＭＯＳセル１１が配置される領域）と活性セル領域を装置の縁部１４まで横方向に取り囲む終端領域を有する。縁部は装置の第１および第２のメインサイド２０と２７の間の装置の面として配置される。第１のメインサイド２０は第１のメイン電極２に向かう側面上のドープされた層の面でもよい。第２のメイン電極２５からより離れた平坦面でもよい。
活性セル領域１０（ＭＯＳセル領域）は複数のＭＯＳセル１１を備え、それぞれ第１および第２のメインサイド２０、２７の間にｎドープされたソース層３、ｐドープされたベース層４、（ｎー）ドープされたドリフト層５およびドリフト層（５）よりも高くドープされたｎドープされた第１の層５０を備える。第１の層はＭＯＳＦＥＴ１００のためのドレイン層である。
少なくとも１つのソース領域３、ゲート層５および絶縁層６は、ベース層４上で開口が利用可能で開口においてベース層およびソース層４、３はソース電極２と接触する。開口は少なくとも１つのソース層３、ゲート層５および絶縁層６によって取り囲まれる。
活性セル領域１０は、ＲＣ－ＩＧＢＴまたはＭＯＳＦＥＴのケースにおいて、ここではＭＯＳセル１１で、オン状態の間、装置に導電するエリアである。それぞれのＭＯＳセル１１においてゲート電極６は第１のメインサイド２０上に配置される。ＭＯＳセルはゲート電極６とソース層３とベース層４を有する第１のメインサイド上のＭＯＳ構造を有するエリアでもよく、その層において装置操作中ＭＯＳチャンネル（ＭＯＳチャンネルは電子がソース層３からベース層４を通じてドリフト層５に流れる）が形成される。
こうして、活性セル領域１０は装置内において、ソース領域３とベース層４とソース層３、ベース層４およびゲート層６２の下に（投影された）エリアを含むエリアである。エリアの下とは、第１のメインサイド２０と第２のメインサイド２７の間で、ソース層３、ベース層４あるいはゲート層６２のいずれかが配置される装置１内に配置されることを意味する。
ゲート電極６は電気的な導電ゲート層６２と、ゲート層６２をベース層４、ソース層３およびドリフト層５の少なくとも１つから電気的に絶縁する絶縁層を備える。例示的に、ゲート層５は絶縁層に埋め込まれ完全に覆われる。
例示的に、絶縁層は好ましくはシリコンダイオードで作られた第１の電気的絶縁層６４と、好ましくはシリコンダイオードで作られた第２の電気的絶縁層６６を備える。第２の電気的な絶縁層６６は第１の電気的な絶縁層を覆う。図１に示されたような平坦なゲート電極として形成されたゲート層６を有するＭＯＳＦＥＴ１００のために第１の電気的な絶縁層６４は第１のメインサイド２０の上面に配置される。第１および第２の電気的絶縁層６４、６６の間にゲート層６２が埋め込まれ、例示的にはそれは完全に埋め込まれる。こうして、ゲート層６２は第１の電気的絶縁層６４により、ドリフト層５、ソース層３およびベース層４から分離される。ゲート層６２は例示的には重度ドープされたシリコンまたはメタル状のアルミニウムで作られる。
ゲート電極６はトレンチゲート電極として設計されてもよい。再び、トレンチゲート電極は導電層６２と、導電層６２を取り囲みこれによりドリフト層５、ベース層４およびソース層３と分離する第１の電気的な絶縁層６４を備える。例示的に、第２の絶縁層６６が導電層６２と第１のメイン電極２との間に配置される。トレンチゲート電極は第１のメインサイド２０からトレンチゲート深さまで延びる。
第１および第２の絶縁層６４、６６は絶縁金属で作られてもよく、誘電性状の酸化金属もまた、例示的にはシリコン二酸化物が絶縁層として検討される。覆っている絶縁層６６はまた異なる絶縁層のスタックとして作られることができる。絶縁層が金属酸化層のケースにおいて以上に説明されたチャンネルはＭＯＳチャンネル（金属酸化半導体）と呼ばれ、一方で（他の絶縁素材で作られた絶縁層６４、６６）チャンネルはＭＩＳチャンネル（金属絶縁半導体）とも呼ばれる。この発明の目的のためにＭＩＳおよびＭＯＳ装置はＭＯＳ装置と呼ばれる。
ゲート層６２のための素材として金属またはポリシリコンのような任意の適切な導電素材が使用されてもよい。
ドリフト層５は低いドーピング濃度の（ｎ－）ドープされた層である。例示的に、ドリフト層５は一定の低いドーピング濃度を有する。その中で、ドリフト層５の実質的に一定のドーピング濃度はドーピング濃度がドリフト層５を通じて実質的に同質であることを意味し、しかしながらたとえば変動などにより１から５の因子の順番にドリフト層内のドーピング濃度に変動が生じうることを除外するものではない。最終的なドリフト層厚とドーピング濃度は適用例の必要により選択される。ドリフト層の例示的なドーピング濃度は５×１０１２ｃｍ－３と５×１０１４ｃｍ－３の間にある。
ＭＯＳＦＥＴ１００のためのソース電極である第１のメイン電極２は、ベース層４およびソース層３と直接接触するよう第１のメインサイド２０において開口内に配置される。このソース電極は例示的には絶縁層６４、６６も覆うが、第２の電気的絶縁層６６によってゲート層６２から分離され、電気的に絶縁される。
例示的な実施形態において、ベース層４はベース領域４１と、ベース領域４１よりも高くドープされた接触層４０を備える。接触層４０はソース電極２と接触し接触特性と最大ターンオフ電流性能を改善する一方、ベース領域４１はソース層３をドリフト層５から分離する。それは接触層４０の下に配置され接触層４０を横方向に取り囲む。接触層４０はこの層は例示的な実施形態であることを示すために破線で図面に示されている。
第１のメインサイド２０において、ベース層４よりも高い最大ドーピング濃度を有するｐ+に高くドープされたバー８は、活性セル領域１０と終端領域１２との間に配置される。バー８は活性セル領域１０を横方向に、すなわち第１のメインサイド２０に平行な平面で取り囲むようにリング形状である。リング形状のバー８（バー８自体は横方向に閉鎖され、すなわち第１のメインサイド２０に平行な平面で活性セル領域１０を封止する）は例示的に角が丸みを帯びた長方形の設計を有する。バー８はベース層４を介してまたは直接に第１のメイン電極２に電気的に接続される。図５から１０はベース層４を介したｐバー９８の第１のメイン電極２への接続を示し、図１３はバー８の第１のメイン電極２への直接接続を示す。もちろん、そのような接続の組み合わせも可能であり、すなわち例示的な実施形態においてバー８はベース層４に接続され第１のメイン電極２にも直接接触されるかバー８が第１のメイン電極２に接続される任意の他の接続が本発明でカバーされる。図１４は他の例示的な実施形態を示し、ＭＯＳセル１１はｐベース層４によって示される。図１４は第１のメインサイド２０の深さ方向に平行な平面内のカットであり、ｐベース層４、ｐ+バー８、ＶＬＤ層７および３つの保護リング９０としての保護層９が配置される（図１４にも示される、図５の線Ａ－Ａを参照）。ＶＬＤ層はドットエリアによって示され、より明るくドットされた領域は装置の横側（縁部）に向かってドーピング濃度が減少することを示す。ベース層４とバー８の重なりはこれらの２つの層の接続を示し、これによりバーは第１のメイン電極２に接続される。
バー８は１０から２００μｍの間の幅を有してもよい。幅は、第１のメインサイド２０に平行な平面においてバー内に据えられる円の最大直径に対応する。
バー８は、望ましい追加的なｐバー領域からの最適な注入により部分的に浮く（バー８をベース層４を介して第１のメイン電極２に接続することにより、図５から図１０参照）か浮かず（バー８が第１のメイン電極２と直接接触する、図１３参照）、あるいは双方の接続は同一装置内に実現される。バー８は、第１のメインサイド面においてバーエリアの最大１０％であるバー接触エリアにおいて第１のメイン電極２と接触してもよい。そのように弱く接触したバーにより低いオン状態損失が達成され高度に安全な操作エリア（ＳＯＡ）が維持される。
バー８がベース層４を介して第１のメイン電極２に電気的に接続された場合（図５から図１０）、接続は接続エリア内で確立される。この接続エリアは前記バーがベース層４と隣接するエリアである。他の例示的な実施形態において、ベース層４は前記ベース層表面エリアの１％未満である接続エリアにおいてバー８に接触する。バー８が第１のメイン電極２をバー８上に位置づけることにより第１のメイン電極２に直接電気的に接続された場合、接続エリアは調整可能である。第１のメイン電極２は前記バー表面エリアの１０％未満あるいは１％未満のエリアにおいてバー８と接触してもよい。
第１のメインサイド２０上で終端領域１２内でｐドーパント型のＶＬＤ（変形可能な横方向ドーピング）層７が配置され、ＶＬＤ層内においてドーピング濃度は横方向に（すなわち第１のメインサイド２０に平行な平面において）装置の縁部１４に向かって（製造方法によって生じるかもしれない局所的なドーピング変動にも関わらず）減少する。ドーピング濃度の横方向の減少はＶＬＤ層７のすべての深さで利用可能である。ＶＬＤ層はバー８に接続される。例示的に、ＶＬＤ層７は最大１５μｍの厚みを有する。
例示的に、ＶＬＤ層７はＭＯＳセル領域１０を取り囲む連続的な層であり、ＶＬＤ層７のすべてのエリア、そしてこれにより保護層９がバー８と接触するＶＬＤ層７を介して第１のメイン電極に弱く接続されるようＭＯＳセル領域からの距離が増す方向に連続的である。
例示的に、ＶＬＤ層７は拡散した層であり、ドーピング濃度（深さ方向、すなわち第１のメインサイド２０に垂直な方向のドーピング濃度であるドーピング輪郭）第１のメインサイド２０からの深さが増すにつれて、局所的な最大ドーピング濃度から連続的に減少する。さらに、ＶＬＤ層の局所的な最大ドーピング濃度（のそのようなドーピング輪郭）は活性セル領域１０からの距離が増すにつれて、すなわち、横方向に減少する。例示的に活性セル領域からの距離が増すにつれて厚みが減少するようにＶＬＤ層の厚みもまた変化する。こうして、ＶＬＤ層７は、ＶＬＤ層７における任意の場所におけるドーピング輪郭の最大ドーピング濃度であり、ＶＬＤ層７内のすべてのドーピング濃度の最大値である、最大ドーピング濃度、すなわち、すべての局所的な最大ドーピング濃度の最大値でもある局所的な最大ドーピング濃度を有する。
さらに、第１のメインサイド２０においてｐ+ドープされた保護層９は終端領域１２内で変形可能な横方向ドーピング層７内部に配置される。保護層９は保護層９に接続された領域内の変形可能な横方向にドープされた層の（局所的な）最大ドーピング濃度よりも高い最大ドーピング濃度を有する。例示的に、保護層９はＶＬＤ層７のすべての局所的な最大ドーピング濃度よりも高い最大ドーピング濃度を有する。
保護層９は、保護層９に取り付けられた領域内における変形可能な横方向ドーピング層の局所的な最大ドーピング濃度よりも少なくとも１０倍、１００倍または１０００倍高い最大ドーピング濃度または（究極の）最大ドーピング濃度である変形可能な横方向ドーピング層の最大ドーピング濃度よりも少なくとも１０倍、１００倍または１０００倍高い最大ドーピング濃度を有してもよい。
ｐドーパントのドーピング輪郭は保護層９の導入により変調される。リング形状の保護領域９０を有する保護層９のために、これはドーピング濃度の変調すなわちＭＯＳセル領域１０からの距離が増す方向に高いドーピング濃度（保護リング９０）と低いドーピング濃度（ＶＬＤ層７）が交互になり、ＭＯＳセル領域１０からの距離が増すにつれてＶＬＤ層の重なり合うドーピング濃度が減少することをもたらす。最大５つの保護リングまたは３から５の間の保護リングを保護領域として有する発明の装置は終端領域１２内の電界を既に効率的に低減する。
例示的な実施形態において、バー８と保護層９は同一の最大ドーピング濃度または同一の厚みまたは同一の最大ドーピング濃度と厚みを有する。保護層９は最大５×１０１８ｃｍ－３または５×１０１６ｃｍ－３または５×１０１５ｃｍ－３以下さえもの最大ドーピング濃度を有してもよい。保護層９の厚みは６から２０μｍの間でもよく、例示的に最大９μｍである。例示的に、保護層９の幅は最大２０μｍである。
例示的に、保護層９はＶＬＤ層７の厚みよりも浅い深さを有する。例示的な実施形態において、保護層の厚みは最大９μｍでもよくＶＬＤ層７の厚みは最大１５μｍである。
図６から図１４は図５に示されたのと同じ発明の異なる実施形態を示す。図６に示されたように発明の装置１は上記に開示されたＭＯＳＦＥＴとはＩＧＢＴのためのコレクタ層を形成する第２の層５５を第２のメインサイド２７上に備える点で異なる逆導通絶縁ゲートバイポーラトランジスタ（ＲＣ－ＩＧＢＴ）１５０でもよい。第１および第２の層５、５５は第２のメインサイド２７上で交互になり、ＲＣ－ＩＧＢＴのためのコレクタ電極を形成する第２のメイン電極２５と接触する。第１のメイン電極２はＲＣ－ＩＧＢＴのためのエミッタ電極を形成する。
ＲＣ－ＩＧＢＴ１５０は従来技術ＢＩＧＴｓとして説明されたバイモード絶縁ゲートトランジスタ（ＢＩＧＴ）（すなわちｐドープされたパイロット領域を備える）として設計されてもよいが、バー８、ＶＬＤ層７および保護層９の終端領域内において発明の構造を有する。
図８に示されたように、ＲＣ－ＩＧＢＴの他の実施形態において、ドリフト層５と第１および第２の層それぞれとの間に配置されたｎ型バッファ層５４をさらに備えてもよく、バッファ層５４はドリフト層５よりも高いドーピング濃度を有する。
バッファ層５４は好ましくは最大１×１０１７ｃｍ－３の最大ドーピング濃度を有する。
以下に開示される特徴はＲＣ－ＩＧＢＴ１５０のための図に示されるが、発明のＭＯＳＦＥＴ１００にも適用可能である。
保護層９は少なくとも１つのリング形状の領域９０（図１１）、すなわち活性セル領域１０の周りにリングを形成する（第１のメインサイド２０に平行な平面において）領域を備えてもよい。リングはそれ自体閉じた形状で、第１のメインサイド２０に平行な平面で活性セル領域１０を取り囲む。例示的に、リングは活性セル領域１０を一定の距離に囲む。装置はまた複数のそのようなリングを備え、すべての続くリングは活性セル領域から距離を増し（図７も参照）、ＶＬＤ層７によって互いに分離される。
代わりに、保護層９は活性セル領域１０を取り囲む複数の保護ゾーンを備えてもよい。そのような保護ゾーンは例示的な実施形態において２つの隣接する保護ゾーン９２の間の距離が最大５０μｍまたは最大２０μｍ（図１２）でもよい。他の実施形態において、そのような保護ゾーン９２は高いフィラメント電流が予測される、たとえば長方形/四角形形状を有する装置のための装置のコーナーのような位置にのみ配置可能である。例示的に、活性セル領域１０を取り囲む保護ゾーン９２は隣接する保護ゾーン９２の間に開口を有する開口リングを形成し、開口は最大５０μｍまたは最大２０μｍの距離を有する。そのような開口リングの保護ゾーンは活性セル領域１０に一定の距離で配置されてもよい。
少なくとも２つのリング（保護領域９０）または開口リングを備える装置のために、隣接する保護領域９０の幅または保護ゾーン９２の開口リングは一定でも変化してもよい。例示的な実施形態において、連続的に続く保護領域９０/保護ゾーン９２の開口リングの幅は装置の縁部１４に向かう方向に減少する（図９）。少なくとも２つのリング（保護領域９０）または開口リングを備える装置のために、それぞれのリングの幅は最大２０μｍでもよい。
少なくとも３つのリング形状領域（自己巻き込み領域）９０または開口リングを備える装置のために、２つの隣接する保護領域９０または保護ゾーン９２の開口リングの間の距離は１から３０μｍである。リング間の距離（すなわち互いに面するリングの境界）もまた活性セル領域１０からの距離が増すにつれて増す（図１０）。
保護層はまた局所的な最大ドーピング濃度が活性セル領域１０からの距離が増すにつれて、すなわち装置の縁部に向かって減少するよう以前に規定されたようなＶＬＤ層でもよい。こうして、そのような装置は２つのＶＬＤ層７および９を備え、ＶＬＤ層７はＶＬＤ保護層９を包み込む。
パッシベーション層６９は基板の終端領域上に提供可能であり、終端領域にわたる粒子分布を均等化し、再結合の増加または基板の局所的なドーピング特性をゆがめ、これにより局所的な電界勾配をゾーンを生じうる局所的な粒子の累積を回避する。ジャンクション終端領域のために高い抵抗のパッシベーション層として半絶縁ポリシリコン（ＳＩＰＯＳ）の使用が公知である。欧州特許出願ＥＰ ０６５１４３５は半絶縁ポリクリスタルシリコン（ＳＩＰＯＳ、ポリドックスとしても公知）の薄い抵抗フィルムから作られるフィールドプレートを説明し、シリコン基板上に堆積するか２つの酸化層の間に挟まれて熱機械的圧力を低減する。
ＳＩＰＯＳは半絶縁素材の例である。用語「半絶縁」素材はこの出願では、非常に高い抵抗（典型的には１０７Ωｃｍよりも大きい）と非常に低い固有のドーピング濃度（比較的幅広いエネルギーギャップ）を有するドープされていない半導体素材を指す。
ＳＩＰＯＳは、電流漏れを起こすような小さな導電性を有するにもかかわらず、特に高い（しかし有限の）抵抗を有する酸素含有多結晶シリコンフィルムである。ＳＩＰＯＳ層６９の抵抗はすべての横方向に同一であるので、小さな電流漏れはシリコン面のフィールドをより不均一にし、こうして表面電界を和らげ、不導体化された面のためのフィールドシールド効果をもたらす。ＳＩＰＯＳフィルムは電気的にほぼ中立で（典型的にはわずかまたは全くドーピングされない）、それゆえ任意の隣接ジャンクションのスペースチャージ領域を修正しない。
ＳＩＰＯＳ層６９は例示的にはシリコン窒化物製のさらなる絶縁層６８によって覆われてもよい。しかしながら、第３の絶縁層６７で終端領域を覆うこともまた可能である。
図には示されていない他の例示的な実施形態において、ｎドープされた強化層はより低いオン状態損失を有するためにベース層４とドリフト層５との間に配置される。強化層はベース層４をドリフト層５から分離しドリフト層５よりも高いドーピング濃度を有する。強化層４１は平坦なゲート設計でもトレンチゲート設計でも存在可能である。
他の実施形態において、層の導電型は切り替えられ、すなわち、第１の導電型のすべての層はｐ型（たとえばドリフト層５）であり、第２の導電型のすべての層はｎ型（たとえばベース層４）である。
発明の逆導通ＭＯＳ装置１はたとえばコンバータに使用される。
参照リスト
１ 逆導通ＭＯＳ装置、１００ ＭＯＳＦＥＴ、１５０ 逆導通絶縁ゲートバイポーラトランジスタ、１６０ 従来技術ＢＩＧＴ、１０ 活性セル領域、１１ ＭＯＳセル、１２ 終端領域、１４ 装置の縁部、２ 第１のメイン電極、 ２０ 第１のメインサイド、２５ 第２のメイン電極、２７ 第２のメインサイド、３ ソース層、４ ベース層、４０ 接触層、４１ ベース領域、５ ドリフト層、５０ 第１の層、５１ 第１の領域、５２ 第１の領域幅、５３ ドリフト層厚、５４ バッファ層、５５ 第２の層、５６ 第２の領域、５７ 第２の領域幅、５８ パイロット領域、５８０ アクティブ領域境界へのパイロット領域境界、５９ パイロット領域幅、６ ゲート電極、６２ ゲート層、６４ 第１の絶縁層、６６ 第２の絶縁層、６７ 第３の絶縁層、６８ さらなる絶縁層、６９ ＳＩＰＯＳ層、７ 変形可能な横方向ドーピング層、８ バー、９ 保護層、９０ リング形状領域、９２ 保護ゾーン。

Claims (15)

  1. 第１のメインサイド（２０）上の第１のメイン電極（２）と、前記第１のメインサイド（２０）とは反対側の第２のメインサイド（２７）上の第２のメイン電極を有する逆導通ＭＯＳ装置（１）であって、装置は活性セル領域（１０）と前記活性セル領域（１０）を前記装置の縁部（１４）まで横方向に取り囲む終端領域（１２）とを有し、
    前記活性セル領域（１０）は複数のＭＯＳセル（１１）を備え、ＭＯＳセルはそれぞれ前記第１および第２のメインサイド（２０、２７）の間に、第１の導電型のソース層（３）、前記第１の導電型とは異なる第２の導電型のベース層（４）、前記第１の導電型のドリフト層（５）および前記ドリフト層（５）よりも高くドープされた前記第１の導電型の第１の層（５０）を備え、それぞれの前記ＭＯＳセル（１１）内に前記第１のメインサイド（２０）上にゲート電極（６）が配置され、
    前記第１のメインサイド（２０）上に、前記ベース層（４）よりも高い最大ドーピング濃度を有する第２導電型のバー領域（８）が前記活性セル領域（１０）と前記終端領域（１２）との間に配置され、前記第１のメインサイド（２０）に平行な平面で前記活性セル領域（１０）を取り囲み、前記バー領域は前記第１のメイン電極（２）に電気的に接続され、
    前記第１のメインサイド（２０）上で前記終端領域（１２）内で前記第２の導電型の連続的な可変横方向ドーピング層（７）が配置され、前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部（１４）に向かって減少し、前記可変横方向ドーピング層（７）は前記バー領域に接続され、前記第１のメインサイド（２０）上で前記第２の導電型の保護層（９）が前記可変横方向ドーピング層（７）内に配置され、前記保護層（９）は、前記保護層（９）に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有し、前記可変横方向ドーピング層（７）のすべてのエリアは前記バー領域（８）および前記ベース層（４）を介して前記第１のメイン電極（２）に弱く接続され、これにより前記保護層（９）を前記第１のメイン電極（２）に弱く接続することを特徴とする、逆導通ＭＯＳ装置（１）。
  2. 前記バー領域（８）は、前記バー領域（８）の最大面積の最大１０％であるバー接触エリアにおいて前記ベース層（４）を介してまたは直接に、前記第１のメイン電極（２）と電気的に接続することを特徴とする、請求項１に記載の逆導通ＭＯＳ装置（１）。
  3. 前記保護層（９）は前記活性セル領域（１０）を取り囲む少なくとも１つのリング形状領域（９０）を備えることを特徴とする、請求項１または２に記載の逆導通ＭＯＳ装置（１）。
  4. 前記保護層（９）は、前記保護層（９）に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも少なくとも１０倍、１００倍、あるいは１０００倍高い最大ドーピング濃度を有することを特徴とする、請求項１から３のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  5. 前記保護層（９）は最大５×１０１８ｃｍ－３または５×１０１６ｃｍ－３または５×１０１５ｃｍ－３の最大ドーピング濃度を有することを特徴とする、請求項１から４のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  6. 前記バー領域（８）および前記保護層（９）は同一の最大ドーピング濃度と同一の厚みの少なくとも１つを有することを特徴とする、請求項１から５のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  7. 前記バー領域（８）は１０から２００μｍの間の幅を有することを特徴とする、請求項１から６のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  8. 前記保護層（９）は最大２０μｍの幅を有することを特徴とする、請求項１から７のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  9. 前記保護層（９）は、特に２つの隣接する保護ゾーン（９２）の間の距離が最大５０μｍまたは最大２０μｍであるよう、前記活性セル領域（１０）を取り囲む複数の保護ゾーン（９２）を備えることを特徴とする、請求項１から８のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  10. 前記保護層（９）は、前記保護層（９）のすべての深さにおいて前記装置の縁部（１４）に向かって前記ドーピング濃度が減少する、可変横方向ドーピング層であることを特徴とする、請求項１から７のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  11. 前記保護層（９）は少なくとも２つのリング形状領域（９０）を備え、２つの隣接するリング形状領域（９０）の間の距離は１から３０μｍの間にあることを特徴とする、請求項１から８のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  12. 引き続くリング形状領域（９０）の幅は前記装置の前記縁部（１４）に向かう方向に減少することを特徴とする、請求項１１に記載の逆導通ＭＯＳ装置（１）。
  13. 前記保護層（９）は少なくとも３つのリング形状領域（９０）を備え、引き続くリング形状領域（９０）の間の距離は前記装置の前記縁部（１４）に向かう方向に増加することを特徴とする、請求項１から１２のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  14. 前記終端領域（１２）は半絶縁層（６９）によって覆われることを特徴とする、請求項１から１３のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
  15. 前記装置はＭＯＳＦＥＴ（１００）または逆導通絶縁ゲートバイポーラトランジスタ（１５０）またはバイモード絶縁ゲートトランジスタであることを特徴とする、請求項１から１４のいずれか１項に記載の逆導通ＭＯＳ装置（１）。
JP2017533808A 2014-12-23 2015-12-22 逆導通半導体装置 Active JP7030515B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14200101.5 2014-12-23
EP14200101 2014-12-23
PCT/EP2015/080947 WO2016102549A1 (en) 2014-12-23 2015-12-22 Reverse-conducting semiconductor device

Publications (3)

Publication Number Publication Date
JP2018504778A JP2018504778A (ja) 2018-02-15
JP2018504778A5 JP2018504778A5 (ja) 2019-01-17
JP7030515B2 true JP7030515B2 (ja) 2022-03-07

Family

ID=52231999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533808A Active JP7030515B2 (ja) 2014-12-23 2015-12-22 逆導通半導体装置

Country Status (5)

Country Link
US (1) US10109725B2 (ja)
EP (1) EP3238260B1 (ja)
JP (1) JP7030515B2 (ja)
CN (1) CN107112353B (ja)
WO (1) WO2016102549A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6897166B2 (ja) * 2017-03-03 2021-06-30 株式会社豊田中央研究所 半導体装置
US10355132B2 (en) 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
DE102018102279A1 (de) 2018-02-01 2019-08-01 Infineon Technologies Ag Halbleiterbauelement mit randabschlussbereich
CN111211157A (zh) * 2018-11-21 2020-05-29 深圳比亚迪微电子有限公司 快恢复二极管及其制备方法
CN110190029B (zh) * 2019-04-28 2021-07-09 爱特微(张家港)半导体技术有限公司 一种功率半导体器件的制备方法
DE102019111786A1 (de) * 2019-05-07 2020-11-12 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
JP7227110B2 (ja) * 2019-09-18 2023-02-21 株式会社東芝 半導体装置
CN110610986B (zh) * 2019-10-09 2023-03-14 重庆邮电大学 一种利用结终端集成横向续流二极管的rc-igbt器件
CN110797403B (zh) * 2019-10-18 2023-08-01 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
CN110854180B (zh) * 2019-11-27 2024-04-16 吉林华微电子股份有限公司 终端结构的制造方法、终端结构及半导体器件
US20210273090A1 (en) * 2020-03-02 2021-09-02 Cree, Inc. Semiconductor die with improved edge termination
CN113782592B (zh) * 2021-09-10 2023-08-29 重庆邮电大学 一种衬底集成反并联续流二极管的rc-ligbt器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222952A (ja) 2001-01-26 2002-08-09 Toshiba Corp 高耐圧半導体装置
JP2010141170A (ja) 2008-12-12 2010-06-24 Denso Corp 半導体装置の製造方法
JP2013533619A (ja) 2010-06-17 2013-08-22 アーベーベー・テヒノロギー・アーゲー パワー半導体デバイス
WO2013153668A1 (ja) 2012-04-13 2013-10-17 三菱電機株式会社 ダイオード
WO2014087522A1 (ja) 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
JP2014175377A (ja) 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2014192433A (ja) 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2015126192A (ja) 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799307A (ja) * 1993-09-29 1995-04-11 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
EP2249392B1 (en) * 2009-04-29 2020-05-20 ABB Power Grids Switzerland AG Reverse-conducting semiconductor device
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2012131878A1 (ja) * 2011-03-28 2012-10-04 トヨタ自動車株式会社 縦型半導体装置
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
WO2014054319A1 (ja) * 2012-10-02 2014-04-10 三菱電機株式会社 半導体装置およびその製造方法
JP5939127B2 (ja) * 2012-10-22 2016-06-22 住友電気工業株式会社 炭化珪素半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222952A (ja) 2001-01-26 2002-08-09 Toshiba Corp 高耐圧半導体装置
JP2010141170A (ja) 2008-12-12 2010-06-24 Denso Corp 半導体装置の製造方法
JP2013533619A (ja) 2010-06-17 2013-08-22 アーベーベー・テヒノロギー・アーゲー パワー半導体デバイス
WO2013153668A1 (ja) 2012-04-13 2013-10-17 三菱電機株式会社 ダイオード
WO2014087522A1 (ja) 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
JP2014175377A (ja) 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2014192433A (ja) 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2015126192A (ja) 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｗ．Ｃｈｅｎ ｅｔ ａｌ．，Ａ Ｓｎａｐｂａｃｋ Ｓｕｐｐｒｅｓｓｅｄ ｒｅｖｅｒｓｅ－ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ ｗｉｔｈ ｂｕｉｌｔ－ｉｎ ｄｉｏｄｅ ｂｙ ｕｔｉｌｉｚｉｎｇ ｅｄｇｅ ｔｅｒｍｉｎａｔｉｏｎ，Ｓｕｐｅｒｌａｔｔｉｃｅ ａｎｄ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ，ＮＬ，Ｅｌｓｅｖｉｅｒ Ｌｔｄ．，２０１４年 ３月１５日，Ｖｏｌ．７０，ｐｐ．１０９－１１６

Also Published As

Publication number Publication date
CN107112353B (zh) 2020-12-22
US10109725B2 (en) 2018-10-23
EP3238260B1 (en) 2020-03-25
CN107112353A (zh) 2017-08-29
WO2016102549A1 (en) 2016-06-30
US20170294526A1 (en) 2017-10-12
JP2018504778A (ja) 2018-02-15
EP3238260A1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
JP7030515B2 (ja) 逆導通半導体装置
US11735584B2 (en) Semiconductor device
US10991801B2 (en) Semiconductor device with improved current flow distribution
JP5787853B2 (ja) 電力用半導体装置
US8212283B2 (en) Reverse-conducting semiconductor device
JP3751463B2 (ja) 高耐圧半導体素子
US20190013313A1 (en) Semiconductor device
JP5865618B2 (ja) 半導体装置
KR101749671B1 (ko) 역-도통 전력 반도체 디바이스
WO2018074425A1 (ja) 半導体装置
JP6805655B2 (ja) 半導体装置
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法
WO2017098547A1 (ja) 炭化珪素半導体装置
CN109755293A (zh) 半导体装置
JP7635524B2 (ja) 半導体装置および半導体装置の製造方法
US10777549B2 (en) Semiconductor device
JP2019087730A (ja) 半導体装置
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
JP6088586B2 (ja) 逆導通パワー半導体デバイス
JP2012199434A (ja) 半導体装置
WO2016001182A2 (en) Semiconductor device
KR20140009874A (ko) 고속 회복 다이오드
JP2024029584A (ja) 半導体装置及びその製造方法
JP2015119198A (ja) 半導体装置
JP2014060301A (ja) 電力用半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201008

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201008

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201016

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201020

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201218

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201222

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210316

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210810

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211129

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220201

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R150 Certificate of patent or registration of utility model

Ref document number: 7030515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250