[go: up one dir, main page]

JP7076971B2 - 撮像装置およびその製造方法ならびに機器 - Google Patents

撮像装置およびその製造方法ならびに機器 Download PDF

Info

Publication number
JP7076971B2
JP7076971B2 JP2017188985A JP2017188985A JP7076971B2 JP 7076971 B2 JP7076971 B2 JP 7076971B2 JP 2017188985 A JP2017188985 A JP 2017188985A JP 2017188985 A JP2017188985 A JP 2017188985A JP 7076971 B2 JP7076971 B2 JP 7076971B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride layer
image pickup
region
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017188985A
Other languages
English (en)
Other versions
JP2019067826A5 (ja
JP2019067826A (ja
Inventor
克範 廣田
圭一 佐々木
勉 丹下
芳栄 田中
章 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017188985A priority Critical patent/JP7076971B2/ja
Priority to US16/137,861 priority patent/US10777596B2/en
Priority to CN201811113385.7A priority patent/CN109585472B/zh
Publication of JP2019067826A publication Critical patent/JP2019067826A/ja
Publication of JP2019067826A5 publication Critical patent/JP2019067826A5/ja
Application granted granted Critical
Publication of JP7076971B2 publication Critical patent/JP7076971B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、撮像装置およびその製造方法ならびに機器に関する。
光電変換部に入射した光を効率的に利用するために、光電変換部の上に反射防止層として機能する窒化シリコンを形成することが知られている。特許文献１には、原料ガスとしてヘキサクロロジシラン（ＨＣＤ）を用いて、減圧ＣＶＤ（ＬＰ－ＣＶＤ）法によって、光電変換部の上に窒化シリコンを形成することが記載されている。
特開２０１３－８４６９３号公報
本発明者は、光電変換部上に形成された窒化シリコン層の組成に応じて、太陽光などの強い光が光電変換部に当たった場合の画素の暗出力の変化量が異なることを見出した。本発明は、撮像装置の特性を向上するのに有利な技術を提供することを目的とする。
上記課題に鑑みて、撮像装置であって、光電変換部を有する基板と、前記光電変換部の少なくとも一部を覆うように配された窒化シリコン層と、を備え、前記窒化シリコン層は、シリコン、窒素、水素及び塩素を含み、前記窒化シリコン層のＮ／Ｓｉ組成比は１．０５以上かつ１．２以下であり、前記窒化シリコン層の塩素の組成比は、シリコン、窒素及び水素のそれぞれの組成比よりも低いことを特徴とする撮像装置が提供される。
上記手段により、撮像装置の特性を向上するのに有利な技術が提供される。
本発明の実施形態に係る撮像装置の構成例および撮像装置に配される画素の回路構成例を説明する図。 第１実施形態の撮像装置の構成例を示す平面図および断面図。 窒化シリコン層の塩素濃度と暗電流との関係および窒化シリコン層のＮ／Ｓｉ組成比と暗出力の変化量との関係を説明する図。 第１実施形態の撮像装置の製造方法の例を示す断面図。 第１実施形態の撮像装置の製造方法の例を示す断面図。 第１実施形態の撮像装置の製造方法の例を示す断面図。 窒化シリコン層の成膜条件のプロセスガスにおけるアンモニア／ヘキサクロロジシラン比と窒化シリコン層のＮ／Ｓｉ組成比との関係を説明する図。 第２実施形態の撮像装置の断面図。
本発明に係る撮像装置の具体的な第１実施形態及び実施例を、添付図面を参照して説明する。以下の説明及び図面において、複数の図面に渡って共通の構成に共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図１～図６を参照して、本発明の第１実施形態による撮像装置の構成およびその製造方法について説明する。図１（ａ）は、本発明の第１実施形態における撮像装置１０００の構成例を示す図である。撮像装置１０００は、複数の画素１０が配された画素領域１と、画素１０から出力された信号の処理などを行う周辺回路が配された周辺回路領域２と、を備える。画素領域１と周辺回路領域２とは、同じ基板１００に形成される。基板１００は、例えばシリコンなどの半導体基板である。図１（ａ）において、一点鎖線で囲まれた領域が画素領域１であり、一点鎖線と二点鎖線との間の領域が周辺回路領域２である。周辺回路領域２は、画素領域１の周囲に位置するとも言え、画素領域１と基板１００の縁との間に位置するとも言える。図１（ａ）に示す画素領域１は、複数の画素１０が２次元アレイ状に配されたエリアセンサの例を示す。これに代えて、画素領域１は、複数の画素１０が１次元方向に配されたリニアセンサであってもよい。
図１（ｂ）は、画素領域１に配される個々の画素１０の回路構成例を示す図である。画素１０は、光電変換部１１、転送素子１２、容量素子１３、増幅素子１５、リセット素子１６、および、選択素子１７を含む。光電変換部１１は、入射した光を電気信号に変換する。本実施形態において、基板１００に形成されたフォトダイオードが光電変換部１１として用いられる。
増幅素子１５、リセット素子１６、および、選択素子１７として、それぞれ基板１００に形成されたトランジスタが用いられる。本明細書において、画素１０に配される各トランジスタを画素トランジスタと呼ぶ。画素トランジスタとして、絶縁ゲート型電界効果トランジスタ（Metal-Insulator-Semiconductor Field-Effect Transistor：ＭＩＳＦＥＴ）が用いられうる。例えば、ＭＩＳＦＥＴのうちゲート絶縁膜に酸化シリコンを用いたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いてもよい。しかし、ゲート絶縁膜はこれに限られることはなく、例えば、窒化シリコンであってもよい。また例えば、ゲート絶縁膜は、酸化ハフニウムなどのいわゆる高誘電率ゲート絶縁膜であってもよい。また、ゲート絶縁膜は、これらを積層してもよいし、例えば酸窒化シリコンのように化合物であってもよい。
転送素子１２はＭＯＳ型ゲート構造を有する。このため、転送素子１２をゲート、光電変換部１１をソース、容量素子１３をドレインとした場合、この構造をトランジスタとみなすことができる。このため、光電変換部１１、転送素子１２、および、容量素子１３は、画素トランジスタと呼ばれうる。
転送素子１２は、光電変換部１１で生じた信号電荷を容量素子１３に転送する。容量素子１３は、その容量と信号電荷の量に応じた電圧をノード１４に生じさせる電荷電圧変換素子として機能する。増幅素子１５のゲートは、ノード１４を介して容量素子１３に接続される。また、増幅素子１５のドレインは電源線２１に接続され、増幅素子１５のソースは、選択素子１７を介して出力線２２に接続される。容量素子１３および増幅素子１５のゲートは、リセット素子１６を介して電源線２１に接続される、リセット素子１６をオン動作させることによって、ノード１４の電位が、電源線２１の電位に応じた電位にリセットされる。また、選択素子１７をオン動作させることによって、ノード１４の電位に応じた信号が、増幅素子１５から出力線２２に出力される。画素１０の構成は、図１（ｂ）に示される構成に限られることはなく、入射した光に応じて光電変換部１１で生成される電気信号を周辺回路領域２に出力できればよい。
本実施形態において、画素トランジスタに、チャネル（反転層）がｎ型のＭＯＳＦＥＴ（ｎＭＯＳＦＥＴ）をそれぞれ用いるが、チャネルがｐ型のｐＭＯＳＦＥＴが含まれてもよい。また、画素トランジスタにＭＩＳＦＥＴ以外のトランジスタが含まれていてもよい。例えば、増幅素子１５が、接合型電界効果トランジスタ（Janction FET：ＪＦＥＴ）であってもよいし、バイポーラトランジスタであってもよい。
本明細書の以下の説明において、画素領域１において信号電荷として取り扱う電荷を多数キャリアとする導電型と一致する導電型を第１導電型、また、信号電荷として取り扱う電荷を少数キャリアとする導電型に一致する導電型を第２導電型と呼ぶ。例えば、信号電荷として電子を用いる場合、ｎ型が第１導電型、ｐ型が第２導電型となる。
再び図１（ａ）に戻り、周辺回路領域２について説明する。周辺回路領域２には、画素１０で生成された電気信号を処理するための信号処理ユニット４０が配される。また、周辺回路領域２には、信号処理ユニット４０で処理された信号を撮像装置１０００の外部に出力するための出力ユニット５０や、複数の画素１０が配された画素領域１や信号処理ユニット４０を制御するための制御ユニット６０を含む。信号処理ユニット４０、出力ユニット５０、および、制御ユニット６０は、周辺回路と呼ばれうる。
本実施形態において、信号処理ユニット４０は、複数の列アンプを有する増幅回路４１、複数のＡＤコンバータを有する変換回路４２、および、変換回路４２からの出力を選択して出力ユニット５０に出力するための水平走査回路４３を含む。信号処理ユニット４０は、相関二重サンプリング（ＣＤＳ）処理や、パラレル－シリアル変換処理、アナログ－デジタル変換処理などを行いうる。出力ユニット５０は、電極パッドや保護回路を含む。制御ユニット６０は、垂直走査回路６１やタイミング生成回路６２を含む。周辺回路領域２の構成は、これに限られることはなく、画素領域１のそれぞれの画素１０で生成された電気信号を適宜処理し、撮像装置１０００の外部に出力できればよい。
周辺回路は、複数のトランジスタ、例えば画素トランジスタと同様にＭＩＳＦＥＴなどを用いて構成することができ、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとを含む相補型ＭＯＳ（Complementary MOS：ＣＭＯＳ）回路で構成されうる。本明細書において、周辺回路を構成するトランジスタを周辺トランジスタと呼び、導電型を特定する場合は周辺ｎＭＯＳＦＥＴ、周辺ｐＭＯＳＦＥＴと呼ぶ。また、周辺回路には、トランジスタやダイオードのような能動素子だけでなく、抵抗素子や容量素子などの受動素子が含まれてもよい。
次に、図２を用いて本実施形態の撮像装置１０００の構造について説明する。図２（ａ）、（ｂ）は、それぞれ、画素領域１および周辺回路領域２の一部を示す平面図および断面図である。
図２（ａ）において、領域１０１は光電変換部１１、領域１０３は容量素子１３および電荷を検出するためのノード１４、領域１０６はリセット素子１６のドレイン領域にそれぞれ相当する。領域１０４は増幅素子１５のソース領域、領域１０５は増幅素子１５のドレイン領域、領域１０７は選択素子１７のソースにそれぞれ相当する。また、領域１０３はリセット素子１６のソースを兼ね、領域１０４は選択素子１７のドレイン領域を兼ねる。ゲート電極１１１は転送素子１２のゲート、ゲート電極１２０はリセット素子１６のゲート、ゲート電極１１２は増幅素子１５のゲート、ゲート電極１３１は選択素子１７のゲートにそれぞれ相当する。領域１０８、１０９は、それぞれ、周辺ｎＭＯＳＦＥＴ又は周辺ｐＭＯＳＦＥＴのソース・ドレイン領域に相当する。また、ゲート電極１２１、１２２は、周辺ｎＭＯＳＦＥＴ又は周辺ｐＭＯＳＦＥＴのゲートに相当する。本実施形態において、それぞれのゲート電極は、ポリシリコン（多結晶シリコン）によって構成される。また、本実施形態において、ゲート電極１２１およびゲート電極１２２は、一体で形成されるが、それぞれ独立して形成されてもよい。それぞれのゲート電極、ソース・ドレイン領域に相当する領域１０３～１０９は、コンタクトホール３０１、３０２、３０３、３０４に埋め込まれた導電部材３１１、３１２、３１３、３１４を介して配線（不図示）に接続される。
図２（ａ）において、画素領域１には、画素１０の基準コンタクト領域１０２が配されうる。基準コンタクト領域１０２は、配線（不図示）を介して画素１０に、例えば接地電位などの基準電位を供給する。画素領域１に、複数の基準コンタクト領域１０２を配することによって、画素領域１において、基準電位がばらつくことを抑制し、撮像された画像にシェーディングが発生することを抑制することができる。
また、図２（ａ）において、周辺回路領域２には、抵抗素子１１０が配されうる。抵抗素子１１０は、基板１００に形成された不純物領域であり、不純物領域の両端にコンタクトを設けることによって、不純物濃度、コンタクト間の距離および不純物領域の幅に応じた抵抗を得ることができる。本実施形態において、抵抗素子１１０の不純物領域は、第２導電型であるｐ型のウェルに形成された第１導電型であるｎ型の不純物領域である。これに代えて、抵抗素子１１０の不純物領域は、ｎ型のウェルに形成されたｐ型の不純物領域であってもよい。また、ｎ型の不純物領域によって構成される抵抗素子とｐ型の不純物領域によって構成される抵抗素子とが混在していてもよい。周辺回路領域２には、例えば、ポリシリコンによって構成されたＭＯＳ構造を有する容量素子や抵抗素子など、抵抗素子１１０以外の受動素子が配されてもよい。
本実施形態において、領域１０１、１０３や画素トランジスタのソース・ドレイン領域に相当する領域１０４、１０５、１０６、１０７、基準コンタクト領域１０２、周辺ｎＭＯＳＦＥＴのソース・ドレイン領域に相当する領域１０８は、ｎ型の不純物領域である。また、周辺ｐＭＯＳＦＥＴのソース・ドレイン領域に相当する領域１０９は、ｐ型の不純物領域である。
図２（ｂ）は、図２（ａ）に示すＡ－Ｂ線における断面図を示す。基板１００は、上述のようにシリコンなどの半導体基板である。基板１００は、素子分離領域９９によって複数の活性領域に区分される。素子分離領域９９は、シャロートレンチアイソレーション（ＳＴＩ）法や選択酸化（ＬＯＣＯＳ）法などによって形成された素子分離用の絶縁物によって構成されうる。それぞれの活性領域に不純物領域が形成され、それぞれの不純物領域が半導体素子を構成する。このため、素子分離領域として、ｐｎ接合分離をするための不純物領域（例えばｐ型の不純物領域）を設けてもよい。
基板１００の活性領域には、それぞれの素子の導電型に応じた導電型を有するウェルが配される。画素領域１にはｐ型のウェル１１８が、周辺回路領域２にはｐ型のウェル１２９およびｎ型のウェル１３０が、それぞれ配される。また、図２（ａ）に示す基準コンタクト領域１０２には、ｐ型のウェル１１８よりも不純物濃度が高いｐ型の不純物領域が配される。基準コンタクト領域１０２に接続された配線から、基準コンタクト領域１０２を介してウェル１１８に基準電位が供給される。
次いで、図２（ｂ）を用いて、画素領域１および周辺回路領域２の断面構造について説明する。図２（ｂ）および後述する図４～６において、説明のため、画素領域１と周辺回路領域２とを隣接させて示す。まず、画素領域１の断面構造について説明する。領域１０１には、光電変換部１１を構成するｎ型の蓄積領域１１５が配される。蓄積領域１１５は、ｐ型のウェル１１８とともにｐｎ接合を構成し、光電変換部１１のフォトダイオードとして機能する。蓄積領域１１５と基板１００の表面との間には、光電変換部１１を埋め込み型のフォトダイオードとするためのｐ型の表面領域１１９が配される。領域１０３には、容量素子１３を構成する不純物領域１１６が配される。不純物領域１１６は、浮遊拡散領域となっている。増幅素子１５、リセット素子１６、および、選択素子１７のソース・ドレイン領域として、それぞれｎ型の不純物領域１１７が配される。図２（ｂ）には、増幅素子１５の断面が示されているが、リセット素子１６および選択素子１７も、同様の構成を有しうる。
ゲート絶縁膜１１３、１１４および画素１０の他の画素トランジスタなどの素子のゲート絶縁膜は、酸化シリコンを主たる材料とするが、プラズマ窒化法や熱酸窒化法によって微量（例えば、１０％未満）の窒素を含む酸化シリコンでありうる。窒素を含有する酸化シリコンは、純粋な酸化シリコンと比較して高い誘電率を有するため、トランジスタの駆動能力が向上しうる。しかし、ゲート絶縁膜の構成はこれに限られることはなく、ゲート絶縁膜は、純粋な酸化シリコンであってもよいし、窒化シリコンであってもよい。また、上述のように酸化ハフニウムなどの高誘電率材料を用いてもよいし、これらの材料の化合物や積層膜であってもよい。ゲート絶縁膜１１３、１１４を介して基板１００の上に配されたゲート電極１１１、１１２の上面は、酸化シリコンや窒化シリコンを含む絶縁層２０１、２０２によって覆われる。
画素領域１の上には、酸化シリコン層２１１および窒化シリコン層２１２（第１窒化シリコン層）を含む絶縁膜２１０が配される。絶縁膜２１０は、絶縁層２０１、２０２を介してゲート電極１１１、１１２の上面を覆うとともに、絶縁層２０１、２０２を介さずにゲート電極１１１、１１２側面を覆う。つまり、窒化シリコン層２１２は、光電変換部１１の上から増幅素子１５の上に延在する。後述する窒化シリコン層２１２には、光電変換部１１の特性向上だけでなく、増幅素子１５の特性の向上にも有利に作用する。また、絶縁膜２１０は、図２（ｂ）には示されないが、同様にゲート電極１２０、１３１の上面および側面を覆う。また、絶縁膜２１０は、光電変換部１１を構成する領域１０１、それぞれの画素トランジスタのソース・ドレイン領域に相当する領域１０３～１０７を覆う。この場合に、窒化シリコン層２１２のうち光電変換部１１を構成する領域１０１を覆う部分の下面と基板１００の表面との距離は、画素トランジスタのゲート電極の上面と基板１００の表面との距離よりも小さくなる。窒化シリコン層２１２と基板１００との間の距離が小さいほど、窒化シリコン層２１２の組成による影響が大きくなる。窒化シリコン層２１２と基板１００との間の距離は、相対的には上述のようにゲート電極の上面との比較で規定できるが、窒化シリコン層２１２と基板１００との間の距離は、典型的には１００ｎｍ未満であり、５０ｎｍ未満であってもよい、２５ｎｍ未満であってもよい。
絶縁膜２１０は、酸化シリコン層２１１と窒化シリコン層２１２との積層膜である。酸化シリコン層２１１と窒化シリコン層２１２とは互いに接する界面を有する。本実施形態において、酸化シリコン層２１１は、ゲート電極１１１、１１２、１２０、１３１の側面と接しているが、酸化シリコン層２１１とゲート電極１１１、１１２、１２０、１３１の側面との間に別の層が挟まっていてもよい。また、酸化シリコン層２１１は、光電変換部１１を構成する領域１０１、および、それぞれの画素トランジスタのソース・ドレイン領域に相当する領域１０３～１０７に接し、基板１００との界面を構成しているが、間に別の層が介在していてもよい。
波長が６３３ｎｍである光に対する屈折率が約１．４～１．５の酸化シリコン層２１１と、同じ光に対する屈折率が約１．９～２．１の窒化シリコン層２１２との積層膜である絶縁膜２１０が、光電変換部１１を構成する領域１０１を覆う。これによって、絶縁膜２１０は、光電変換部１１に入射する光の反射防止層として用いることができる。良好な反射防止特性を得るために、窒化シリコン層２１２の厚みは、酸化シリコン層２１１の厚み以上であってもよい。さらに、窒化シリコン層２１２の厚みは、酸化シリコン層２１１の厚みよりも大きくてもよい。
絶縁膜２１０の上には、絶縁膜２１０を覆うように保護膜２４０が配される。保護膜２４０は、酸化シリコンや窒化シリコンなどの絶縁体の単層膜や積層膜でありうる。保護膜２４０の上には、保護膜２４０を覆うように酸化シリコン層２２１が配される。酸化シリコン層２２１の上には、酸化シリコン層２２１を覆うように絶縁膜２３０が配される。絶縁膜２３０は、例えばＢＰＳＧ、ＢＳＧ、ＰＳＧなどのケイ酸塩ガラスや酸化シリコンでありうる。絶縁膜２３０の上面は、下地の表面の凸凹を実質的に反映しない平坦面である。
絶縁膜２３０、酸化シリコン層２２１、保護膜２４０および絶縁膜２１０には、それぞれを貫通するコンタクトホール３０１、３０３が形成される。コンタクトホール３０１、３０３には、配線（不図示）と画素トランジスタとの間を電気的に接続するための導電部材３１１、３１３が配される。図２（ａ）に示す構成では、導電部材３１１は、それぞれ画素トランジスタのソース・ドレイン領域に相当する領域１０３～１０７および基準コンタクト領域１０２に接続され、導電部材３１３は、ゲート電極１１１、１１２、１２０、１３１にそれぞれ接続される。導電部材３１１、３１３は、例えばタングステンなどの金属を主として構成されるコンタクトプラグである。
ここで、絶縁膜２１０の窒化シリコン層２１２に含まれる塩素の濃度について説明する。本発明者らは、窒化シリコン層２１２に含まれる塩素の濃度に応じて撮像装置の特性が変化することを実験によって見出した。具体的に、塩素を含む窒化シリコン層２１２が領域１０１を覆うことによって、窒化シリコン層２１２に含まれる塩素で光電変換部１１のダングリングボンドが終端され、撮像装置１０００の暗電流を低下させることができる。窒化シリコン層２１２は、窒化シリコン層２１２が覆う増幅素子１５に対してもトランジスタのチャネルの界面準位を低減するので、増幅素子１５のノイズ特性を向上できる。
図３（ａ）を参照して、窒化シリコン層２１２の塩素濃度と、暗電流との関係を説明する。図３（ａ）の横軸は窒化シリコン層２１２の塩素濃度を示し、縦軸は暗電流の値を示す。縦軸の値は、塩素濃度が０ａｔｏｍｉｃ％である場合の暗電流の値が１となるように規格化されている。図３（ａ）から、窒化シリコン層２１２の塩素濃度が増加するにしたがって光電変換部１１の暗電流が低下することがわかる。したがって、窒化シリコン層２１２に塩素を含めることによって、窒化シリコン層２１２に塩素を含めない場合と比較して、暗電流のレベルを低減できる。そこで、本実施形態において、窒化シリコン層２１２は塩素を含む。窒化シリコン層２１２に塩素が有意に含まれる場合の典型的な塩素濃度は０．１ａｔｏｍｉｃ％以上であり、より典型的には０．３ａｔｏｍｉｃ％以上である。窒化シリコン層２１２の塩素濃度は、１ａｔｏｍｉｃ％未満であってもよい。暗電流を低減する上では窒化シリコン層２１２の塩素濃度は、１ａｔｏｍｉｃ％以上であってもよいし、２ａｔｏｍｉｃ％以上であってもよいし、３ａｔｏｍｉｃ％以上であってもよい。また、窒化シリコン層２１２の塩素濃度が極端に高くなると、安定性や透過率が低下するため、窒化シリコン層２１２の塩素濃度は、１０ａｔｏｍｉｃ％以下であってもよいし、６ａｔｏｍｉｃ％以下であってもよい。特に、塩素濃度を３ａｔｏｍｉｃ％よりも高くすると、波長４５０ｎｍにおける入射光の光吸収係数（ｋ値）が増大するため、塩素濃度は３ａｔｏｍｉｃ％以下であってもよい。
続いて、絶縁膜２１０の窒化シリコン層２１２における窒素とシリコンの組成比（すなわち、Ｎ／Ｓｉ組成比）について説明する。本発明者らは、絶縁膜２１０の窒化シリコン層２１２におけるＮ／Ｓｉ組成比に応じて撮像装置の特性が変化することを実験によって見出した。具体的に、窒化シリコン層２１２のＮ／Ｓｉ組成比が１．００未満の場合に、光の短波長側の光吸収係数（ｋ値）が増大する。このため、領域１０１を覆う窒化シリコン層２１２のＮ／Ｓｉ組成比が１．００未満の場合に、窒化シリコン層２１２によって入射光が吸収され、光電変換部１１に入射した光を受光する領域の特性が劣化する。その結果、その後の撮影で撮像装置１０００の光を当てる前後における暗出力が変化する。窒化シリコン（Ｓｉ３Ｎ４）の化学量論組成比はＮ／Ｓｉ＝１．３３であり、Ｎ／Ｓｉ組成比１．００未満の窒化シリコンはシリコンリッチな組成比となる。
図３（ｂ）は、窒化シリコン層２１２のＮ／Ｓｉ組成比と、光を当てる前後における暗出力の変化量との関係を説明する図である。図３（ｂ）の横軸はＮ／Ｓｉ組成比を示し、縦軸は光を当てた後の暗出力（電流値）から光を当てる前の暗出力（電流値）を引いた値を示す。縦軸の値はＮ／Ｓｉ組成比が０．９８である場合の変化量が１になるように規格化されている。丸のプロットが赤色画素（すなわち、赤色光を検出する画素。他の色についても同様。）の暗出力の変化量、三角のプロットが緑色画素の暗出力の変化量、四角のプロットが青色画素の暗出力の変化量をそれぞれ示す。図３（ｂ）から、窒化シリコン層２１２のＮ／Ｓｉ組成比が１．００以上の場合に、Ｎ／Ｓｉ組成比が１．００未満の窒化シリコン層を用いた場合と比較して、暗出力の変化量が大幅に低減することがわかる。具体的に、Ｎ／Ｓｉ組成比が０．９８である場合の暗電流の変化量を１とした場合に、Ｎ／Ｓｉ組成比が１以上かつ１．２以下の場合に暗電流の変化量はほぼ０となる。さらに、Ｎ／Ｓｉ組成比が増加し、１．３３となると、暗電流の変化量が増加することがわかる。そこで、本実施形態において、窒化シリコン層２１２のＮ／Ｓｉ組成比は１．００以上かつ１．３３未満であってもよい。さらに、窒化シリコン層２１２のＮ／Ｓｉ組成比は１．１０以上かつ１．３０以下であってもよいし、窒化シリコン層２１２のＮ／Ｓｉ組成比は１．１５以上かつ１．２５以下であってもよい。窒化シリコン層２１２のＮ／Ｓｉ組成比が１．１５以上かつ１．２５以下である場合、窒化シリコン層２１２の塩素濃度は例えば０．５ａｔｏｍｉｃ％以上であり、例えば０．７ａｔｏｍｉｃ％以下である。
次に、周辺回路領域２の断面構造について説明する。周辺ｎＭＯＳＦＥＴのソース・ドレイン領域に相当する領域１０８には、ｎ型の不純物領域１２５、ｎ型の不純物領域１２６、シリサイド層１３４が配される。不純物領域１２５は、不純物領域１２６よりも不純物濃度が高い。シリサイド層１３４は、不純物領域１２５を覆う。周辺ｐＭＯＳＦＥＴのソース・ドレイン領域に相当する領域１０９には、ｐ型の不純物領域１２７、ｐ型の不純物領域１２８、シリサイド層１３５が配される。不純物領域１２７は、不純物領域１２８よりも不純物濃度が高い。シリサイド層１３５は、不純物領域１２７を覆う。このように、周辺トランジスタは、高濃度の不純物領域１２５、１２７と、低濃度の不純物領域１２６、１２８によって低濃度不純物ドレイン（Lightly Doped Drain：ＬＤＤ）構造を有する。
ゲート電極１２１、１２２は、ゲート絶縁膜１２３、１２４を介して基板１００の上に配される。本実施形態において、ゲート絶縁膜は画素１０の画素トランジスタと同様に、酸化シリコンを主たる材料とし、プラズマ窒化法や熱酸窒化法によって微量（例えば、１０％未満）の窒素を含む酸化シリコンである。周辺トランジスタのゲート絶縁膜１２３、１２４の厚みは、画素トランジスタのゲート絶縁膜１１３、１１４の厚み以下であってもよい。例えば、ゲート絶縁膜１１３、１１４の厚みが５．０ｎｍ以上かつ１０ｎｍ以下であり、ゲート絶縁膜１２３、１２４の厚みが１．０ｎｍ以上かつ５．０ｎｍ以下であってもよい。画素トランジスタと周辺トランジスタとでゲート絶縁膜の厚みを異ならせることによって、画素トランジスタの耐圧向上と周辺トランジスタの駆動速度向上とを両立できる。ゲート電極１２１、１２２の上面には、ゲート電極１２１、１２２の一部を構成するシリサイド層１３２、１３３が配される。このように、周辺トランジスタは、シリサイド層１３２、１３３、１３４、１３５が形成されたサリサイド（Self ALIgned siliCIDE）構造を有することができる。シリサイド層を構成する金属成分として、チタン、ニッケル、コバルト、タングステン、モリブデン、タンタル、クロム、パラジウム、プラチナなどが用いられうる。
周辺トランジスタのゲート電極１２１、１２２の側面は、サイドウォール２１５に覆われる。サイドウォール２１５は、領域１０８、１０９の低濃度の不純物領域１２６、１２８も覆う。本実施形態において、サイドウォール２１５は、酸化シリコン層２１３と窒化シリコン層２１４とを含む積層構造となっている。酸化シリコン層２１３は、窒化シリコン層２１４とゲート電極１２１、１２２との間、および、窒化シリコン層２１４と領域１０８、１０９との間に位置する。酸化シリコン層２１３と窒化シリコン層２１４とは、互いに接する界面を有する。
周辺回路領域２の上には、酸化シリコン層２２１および窒化シリコン層２２２（第２窒化シリコン層）を含む絶縁膜２２０が配される。本実施形態において、絶縁膜２２０は、酸化シリコン層２２１と窒化シリコン層２２２との積層膜である。酸化シリコン層２１１と窒化シリコン層２１２とは互いに接する界面を有する。しかし、絶縁膜２２０は、窒化シリコン層２２２の単層膜であってもよい。酸化シリコン層２２１は、窒化シリコン層２１４と窒化シリコン層２２２との間に位置する。窒化シリコン層２１４と酸化シリコン層２２１とは、互いに接する界面を有する。つまり、サイドウォール２１５と絶縁膜２２０とは、互いに接する界面を有する。更に、絶縁膜２２０は、領域１０８、１０９のシリサイド層１３４、１３５を覆う。絶縁膜２２０と領域１０８、１０９のシリサイド層１３４、１３５とは、互いに接する界面を有する。本実施形態において、シリサイド層１３４、１３５が配されるが、シリサイド層１３４、１３５は配されなくてもよい。この場合、絶縁膜２２０は、高濃度の不純物領域１２５、１２７を覆う。絶縁膜２２０と高濃度の不純物領域１２５、１２７とは、互いに接する界面を有する。絶縁膜２２０の上には、画素領域１と同様に、絶縁膜２３０が配される。絶縁膜２３０、酸化シリコン層２２１および窒化シリコン層２２２を含む絶縁膜２２０には、それぞれを貫通するコンタクトホール３０２、３０４が形成される。コンタクトホール３０２、３０４には、配線（不図示）と周辺トランジスタのソース・ドレイン領域である領域１０８およびゲート電極１２１、１２２との間を電気的に接続する導電部材３１２、３１４が配される。導電部材３１２、３１４は、導電部材３１１、３１３と同様に、例えばタングステンなどの金属を主として構成されるコンタクトプラグである。
絶縁膜２３０の上には、導電部材３１１、３１２、３１３、３１４と接続される配線を含む配線パターン（不図示）が配される。配線パターンは、層間絶縁層を介して複数の配線パターンが層間絶縁膜を介して積層されうる。配線パターンは、アルミニウムや銅などの金属によって構成されうる。また、基板１００の光を入射させる受光面の側には、カラーフィルタ（不図示）やマイクロレンズ（不図示）などが配されうる。これらの構成は、既存の技術を用いて形成できるため、ここでは説明を省略する。撮像装置１０００は、例えばパッケージに収容され、このパッケージを組み込んだ機器や情報端末などの撮像システムを構築することができる。
次に、撮像装置１０００の製造方法について図４～図６を用いて説明する。図４～図６は、撮像装置１０００のそれぞれの製造過程での断面図である。まず、図４（ａ）に示すように、画素トランジスタおよび周辺トランジスタを形成する。画素トランジスタおよび周辺トランジスタを形成する工程では、基板１００に、ＳＴＩ法やＬＯＣＯＳ法などを用いて素子分離領域９９を形成する。基板１００は、シリコンインゴットから切り出したシリコンウェーハでもよいし、シリコンウェーハの上に単結晶シリコン層をエピタキシャル成長させたウェーハでもよい。素子分離領域９９を形成した後、第２導電型（ｐ型）のウェル１１８、１２９および第１導電型（ｎ型）のウェル１３０を形成する。
ウェル１１８、１２９、１３０の形成後、ゲート絶縁膜１１３、１１４、１２３、１２４を形成し、ゲート絶縁膜１１３、１１４、１２３、１２４の上にポリシリコンを成膜する。ゲート絶縁膜１１３、１１４、１２３、１２４は、画素領域１と周辺回路領域２とで、同時に形成してもよい。また、上述のように、画素領域１と周辺回路領域２とで、膜厚を異ならせるため、別々の工程を用いて形成してもよい。次いで、対応するトランジスタの導電型に合わせ、ポリシリコンのゲート電極となる各部分に、イオン注入法などを用いて不純物を注入する。不純物の注入後、ポリシリコンのゲート電極１１１、１１２、１２１、１２２となる各部分の上にハードマスクとなる絶縁層２０１、２０２、２０３、２０４を形成する。その後、絶縁層２０１、２０２、２０３、２０４をマスクとして開口部のポリシリコンのエッチングを行う。この工程によって、ｎ型のゲート電極１１１、１１２、１２１およびｐ型のゲート電極１２２が形成される。
次に、ｎ型の蓄積領域１１５およびｐ型の表面領域１１９を形成する。また、領域１０３の不純物領域１１６、画素トランジスタのソース・ドレイン領域となるシングルドレイン構造のｎ型の不純物領域１１７を形成する。更に、周辺トランジスタのＬＤＤ構造の低濃度のｎ型の不純物領域１２６およびｐ型の不純物領域１２８を形成する。画素１０の不純物領域１１６、１１７を形成する際のドーズ量は、５×１０１２～５×１０１４（ｉｏｎｓ／ｃｍ２）であってもよく、更に、１×１０１３～１×１０１４（ｉｏｎｓ／ｃｍ２）であってもよい。また、ＬＤＤ構造を構成する低濃度の不純物領域１２６、１２８を形成する際のドーズ量は、５×１０１２～５×１０１４（ｉｏｎｓ／ｃｍ２）であってもよく、更に、１×１０１３～１×１０１４（ｉｏｎｓ／ｃｍ２）であってもよい。このため、不純物領域１１６、１１７および不純物領域１２６の不純物の注入は、並行して行ってもよい。また、蓄積領域１１５、不純物領域１１６、１１７、１２６、１２８、および、表面領域１１９に不純物を注入する順番は、どのような順番で行ってもよい。
次いで、図４（ｂ）に示すように、酸化シリコン層２１１および窒化シリコン層２１２を含む絶縁膜２１０を形成する。絶縁膜２１０は、ゲート電極１１１、１１２、１２１、１２２の上面および側面と、それぞれ画素トランジスタおよび周辺トランジスタのソース・ドレイン領域となる領域１０３、１０４、１０５、１０８、１０９と、領域１０１と、を覆う。ソース・ドレイン領域には、図４（ａ）に示す工程によって、不純物領域１１６、１１７、１２６、１２８がそれぞれ形成されており、絶縁膜２１０は不純物領域１１６、１１７、１２６、１２８を覆うことになる。
絶縁膜２１０は、酸化シリコン層２１１と窒化シリコン層２１２との積層膜であり、酸化シリコン層２１１と窒化シリコン層２１２とが、互いに接するように形成される。絶縁膜２１０を形成する工程は、酸化シリコン層２１１を形成する工程と窒化シリコン層２１２を形成する工程とを含む。上述のように、絶縁膜２１０は、反射防止層として用いるため光電変換部１１となる少なくとも領域１０１を覆い、良好な反射防止特性を得るために、窒化シリコン層２１２の厚みは、酸化シリコン層２１１の厚み以上であってもよい。例えば、酸化シリコン層２１１の厚みが５ｎｍ以上かつ２０ｎｍ以下、窒化シリコン層２１２の厚みが２０ｎｍ以上かつ１００ｎｍ以下であってもよい。
本実施形態において、酸化シリコン層２１１および窒化シリコン層２１２は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法を用いて形成される。酸化シリコン層２１１は、例えばＴＥＯＳなどのソースガスを含むプロセスガスの圧力（成膜圧力）を２０Ｐａ以上かつ２００Ｐａ以下の範囲とした熱ＣＶＤ法である減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成される。このとき、成膜温度（基板温度）は、５００℃以上かつ８００℃以下の範囲であってもよい。ここでプロセスガスとは、少なくともソースガスを含み、必要に応じて添加されたキャリアガスを含む成膜チャンバ内のガス全体を意味する。キャリアガスには、ヘリウムやアルゴンなどの希ガスや窒素などが用いられうる。また、成膜圧力とは、成膜チャンバ内のプロセスガスの圧力（全圧）を意味する。
窒化シリコン層２１２は、例えばソースガスとしてアンモニア（ＮＨ３）とヘキサクロロジシラン（ＨＣＤ）とを含むプロセスガスを用いてＬＰＣＶＤ法を用いて形成される。このとき、プロセスガスの圧力（成膜圧力）を２０Ｐａ以上かつ２００Ｐａ以下の範囲であり、成膜温度（基板温度）は、５００℃以上かつ８００℃以下の範囲であってもよい。
上述したように、暗電流の低減と暗出力の変化量の低減とを実現するために、本実施形態では、反射防止層として用いる窒化シリコン層２１２のＮ／Ｓｉ組成比は１．００以上かつ１．３３未満であり、窒化シリコン層２１２が塩素を含む。図７は、窒化シリコン層２１２の成膜条件のプロセスガスにおけるアンモニア／ヘキサクロロジシラン比（以下、ＮＨ３／ＨＣＤ比）と、窒化シリコン層２１２のＮ／Ｓｉ組成比の関係を説明する図である。図７の横軸はＮＨ３／ＨＣＤ比を示し、縦軸は窒化シリコン層２１２のＮ／Ｓｉ組成比を示す。図７から、ＮＨ３／ＨＣＤ比が増加するにしたがって、Ｎ／Ｓｉ組成比が増加することがわかる。本実施形態では、窒化シリコン層２１２のＮ／Ｓｉ組成比を１．００以上とするために、ＮＨ３／ＨＣＤ比を６０以上とする。また、窒化シリコン層２１２のＮ／Ｓｉ組成比を１．３３未満とするために、ＮＨ３／ＨＣＤ比を１２０未満とする。
窒化シリコン層２１２のＮ／Ｓｉ組成比を約１．００にするための窒化シリコン層２１２の成膜条件として、例えば以下の条件を採用することができる。
成膜温度：５５０～６５０℃
ＨＣＤ：２０～４０ｓｃｃｍ
ＮＨ３：１３００～２７００ｓｃｃｍ
成膜圧力：２０～３０Ｐａ
また、窒化シリコン層２１２のＮ／Ｓｉ組成比を約１．１０にするための窒化シリコン層２１２の成膜条件は、例えば以下の条件を採用することができる。
成膜温度：５５０～６５０℃
ＨＣＤ：１５～３５ｓｃｃｍ
ＮＨ３：１２００～２８００ｓｃｃｍ
成膜圧力：２０～３０Ｐａ
また、窒化シリコン層２１２のＮ／Ｓｉ組成比を約１．２０にするための窒化シリコン層２１２の成膜条件は、例えば以下の条件を採用することができる。
成膜温度：５５０～６５０℃
ＨＣＤ：１０～３０ｓｃｃｍ
ＮＨ３：１０００～３０００ｓｃｃｍ
成膜圧力：２０～３０Ｐａ
プロセスガス中のＨＣＤおよびＮＨ３の流量を増減させることによって、窒化シリコン層２１２のＮ／Ｓｉ組成比を変更可能である。
ここで、ヘキサクロロジシラン（ＨＣＤ）およびアンモニア（ＮＨ３）をソースガスに含むプロセスガスを用いて形成された窒化シリコン層２１２には、シリコン、窒素、塩素に加えて、特許文献１に示されるように、多くの水素が含まれる。このため、窒化シリコン層２１２は、画素トランジスタのダングリングボンドを終端するための水素供給源となりうる。また、少なくとも窒化シリコン層２１２を形成した際、窒化シリコン層２１２の塩素の組成比は、シリコン、窒素および水素のそれぞれの組成比よりも低くてもよい。換言すれば、窒化シリコン層２１２の水素の組成比は、窒化シリコン層２１２の塩素の組成比よりも高くてよい。窒化シリコン層２１２の水素の組成比は、窒化シリコン層２１２のシリコンの組成比および窒素の組成比よりも高くてもよいし、低くてもよい。水素は軽元素であるため、窒化シリコン層２１２の水素は窒化シリコン層２１２の化学量論的組成の考慮に含めなくてよい。
絶縁膜２１０の形成後、周辺トランジスタのゲート電極１２１、１２２の側面にサイドウォール２１５を形成する。まず、図４（ｂ）に示すように、絶縁膜２１０の上に例えばフォトレジストを用いてマスクパターン４１０を形成する。マスクパターン４１０は、画素領域１の光電変換部１１となる領域１０１の少なくとも一部を覆うように形成される。マスクパターン４１０が、領域１０１の少なくとも一部を覆うことによって、Ｎ／Ｓｉ組成比が１．００以上かつ１．３３未満であり塩素を含む窒化シリコン層２１２が、領域１０１の少なくとも一部の上に残存することになる。本実施形態において、マスクパターン４１０は、領域１０１、１０３、１０４、１０５を含む画素領域１を覆い、周辺回路領域２に開口部を有する。次いで、マスクパターン４１０の開口部の絶縁膜２１０をエッチング（エッチバック）する。エッチング後にマスクパターン４１０を除去することによって、図４（ｃ）に示される周辺トランジスタのゲート電極１２１、１２２の側面を覆うサイドウォール２１５が形成される。サイドウォール２１５は、酸化シリコン層２１３および窒化シリコン層２１４（第３窒化シリコン層）の積層体でありうる。酸化シリコン層２１３は、絶縁膜２１０の酸化シリコン層２１１の一部であり、窒化シリコン層２１４は、絶縁膜２１０の窒化シリコン層２１２の一部である。このため、Ｎ／Ｓｉ組成比および塩素濃度は、窒化シリコン層２１４と窒化シリコン層２１２とで互いに等しい。
このサイドウォール２１５を形成するエッチングにおいて、領域１０８のうち不純物領域１２５、１２７を形成する領域が露出する。また、このエッチング工程において、図２（ａ）に示す抵抗素子１１０が形成される領域が露出する。
サイドウォール２１５を形成するエッチングの間、マスクパターン４１０が領域１０１を覆うことによって、絶縁膜２１０の領域１０１の上の部分が残存する。これによって、光電変換部１１へのエッチングの際のダメージが抑制され、光電変換部１１で生じるノイズを低減することができる。また、マスクパターン４１０がゲート電極１１１、１１２や領域１０３、１０４を覆うことで、画素トランジスタのチャネル領域１４１、１４２やソース・ドレイン領域の上に配された絶縁膜２１０が残存する。これによって、画素トランジスタへのエッチングの際のダメージが抑制され、それぞれの画素トランジスタで生じるノイズを低減することができる。
サイドウォール２１５を形成するエッチングにおいて、領域１０８のうち不純物領域１２５、１２７を形成する領域が露出させた後、サイドウォール２１５の側面に沿って自己整合された高濃度の不純物領域１２５、１２７を形成する。画素領域１および周辺ｐＭＯＳＦＥＴを覆うマスクパターンを形成し、当該マスクパターン、ゲート電極１２１およびサイドウォール２１５をマスクとして、イオン注入法などを用いてｎ型の不純物を注入する。これによって、周辺ｎＭＯＳＦＥＴの不純物領域１２５が形成される。また、画素領域１および周辺ｎＭＯＳＦＥＴを覆うマスクパターンを形成し、当該マスクパターン、ゲート電極１２２およびサイドウォール２１５をマスクとして、イオン注入法などを用いてｐ型の不純物を注入する。これによって、周辺ｐＭＯＳＦＥＴの不純物領域１２７が形成される。不純物領域１２５および不純物領域１２７を形成する順序は任意である。ＬＤＤ構造を構成する高濃度の不純物領域１２５、１２７を形成する際のドーズ量は、５×１０１４～５×１０１６（ｉｏｎｓ／ｃｍ２）であってもよく、更に、１×１０１５～１×１０１６（ｉｏｎｓ／ｃｍ２）であってもよい。不純物領域１２５、１２７を形成する際のドーズ量は、上述の不純物領域１２６、１２８を形成する際のドーズ量よりも高い。結果として、不純物領域１２５、１２７の不純物濃度は、不純物領域１２６、１２８の不純物濃度よりも高くなる。
不純物領域１２５および不純物領域１２７の少なくとも一方を形成する際、抵抗素子１１０を形成するための領域に、同時に不純物が注入されてもよい。これによって、拡散抵抗としての抵抗素子１１０が形成される。不純物領域１２６、１２８を形成する際のドーズ量では不純物濃度が低く、抵抗素子１１０の抵抗値を実用的な範囲まで低くできない可能性がある。一方、不純物領域１２５、１２７を形成する際のドーズ量は、実用的な抵抗値の抵抗素子１１０の不純物領域を形成しうる。そこで、サイドウォール２１５を形成するエッチングの際に抵抗素子１１０を形成する領域を露出させ、不純物領域１２５または不純物領域１２７への不純物の注入と同時に抵抗素子１１０の不純物領域を形成する。
周辺トランジスタのＬＤＤ構造を形成した後、図５（ａ）に示すように、画素領域１および周辺回路領域２を覆うように保護膜２４０を形成する。保護膜２４０は、例えば酸化シリコンなどを用い、厚さは３０ｎｍ以上かつ１３０ｎｍ以下程度である。保護膜２４０の形成後、フォトレジストなどを用いて画素領域１を覆うマスクパターン４２０を形成する。マスクパターン４２０の形成後、マスクパターン４２０の開口部分の保護膜２４０をエッチングする。このエッチングによって、保護膜２４０のうち領域１０８、１０９の上に位置する部分およびゲート電極１２１、１２２の上に位置する部分が除去される。このとき、保護膜２４０のうち画素領域１の上に位置する部分および抵抗素子１１０の上に位置する部分は残存させる。保護膜２４０のエッチングに続いて、ゲート電極１２１、１２２の上面を覆う絶縁層２０３、２０４を除去する。絶縁層２０３、２０４のエッチングは、保護膜２４０のエッチングと同時に行ってもよいし、別々に行ってもよい。保護膜２４０および絶縁層２０３、２０４のエッチングの後、マスクパターン４２０は除去される。
次いで、図５（ｂ）に示すように、基板１００を覆うようにスパッタ法やＣＶＤ法などを用いて金属膜２５０を形成する。金属膜２５０は、領域１０８、１０９およびゲート電極１２１、１２２の上面に接するように形成され、領域１０８、１０９およびゲート電極１２１、１２２の上面をシリサイド化する金属を含む。また、金属膜２５０は、シリサイド化しない画素領域１や抵抗素子１１０の上では、保護膜２４０と接する。金属膜２５０は、シリサイド化のための金属と、その金属の酸化を抑制するための金属化合物との積層構造であってもよい。例えば、金属膜２５０は、コバルトとコバルトの酸化を抑制するための窒化チタンとの積層膜であってもよい。
金属膜２５０の形成後、基板１００を５００℃程度に加熱することによって、金属膜２５０と金属膜２５０と接する領域１０８、１０９およびゲート電極１２１、１２２とを反応させる。これによって、モノシリサイド状態のシリサイド層１３２、１３３、１３４、１３５が形成される。その後、保護膜２４０やサイドウォール２１５の上に位置する未反応の金属膜２５０を除去する。また、金属膜２５０に金属の酸化を抑制するための金属化合物の層を形成した場合、この金属化合物の層も除去する。未反応の金属膜２５０を除去した後、１度目のシリサイド化で用いた温度よりも高い８００℃程度に基板１００を加熱し、シリサイド層１３２、１３３、１３４、１３５をモノシリサイド状態からダイシリサイド状態に変化させる。本実施形態において、温度の異なる２度の加熱を行うが、１度の加熱でシリサイド層１３２、１３３、１３４、１３５を形成してもよい。シリサイド化の条件は、シリサイドを形成するための金属の種類などによって、適宜選択すればよい。
シリサイド化の工程において、保護膜２４０を残存させた画素領域１や抵抗素子１１０では、金属膜２５０と基板１００やゲート電極とが接しないため、シリサイド層が形成されない。保護膜２４０は、このようにシリサイドブロックとして機能する。シリサイド層は、画素領域１においてノイズの原因となりうるため、画素領域１はシリサイド化の際に保護膜２４０によって覆われる。特に、光電変換部１１となる領域１０１、電荷を検出するためのノード１４となる領域１０３、増幅素子１５のソース・ドレイン領域となる領域１０４、１０５をシリサイド化しない。また、抵抗素子１１０においても、抵抗値が小さくなりすぎる可能性があるため、保護膜２４０によって保護する。シリサイド層１３２、１３３、１３４、１３５を形成した後、保護膜２４０を除去してもよい。また、画素領域１への不要なダメージを避けるため、保護膜２４０を除去しなくてもよい。本実施形態において、図５（ｃ）に示すように保護膜２４０を残存させる。
シリサイド層１３２、１３３、１３４、１３５の形成後、図６（ａ）に示すように、酸化シリコン層２２１および窒化シリコン層２２２を含む絶縁膜２２０を形成する。絶縁膜２２０は、ゲート電極１１１、１１２、１２１、１２２の上面と、サイドウォール２１５と、それぞれ画素トランジスタおよび周辺トランジスタのソース・ドレイン領域となる領域１０３、１０４、１０５、１０８、１０９と、領域１０１と、を覆う。
絶縁膜２２０は、酸化シリコン層２２１と窒化シリコン層２２２との積層膜である。酸化シリコン層２２１と窒化シリコン層２２２とは、互いに接するように形成される。絶縁膜２２０を形成する工程は、酸化シリコン層２２１を形成する工程と窒化シリコン層２２２を形成する工程とを含む。窒化シリコン層２２２の厚みは、酸化シリコン層２２１の厚み以上であってもよい。窒化シリコン層２２２の厚みが、酸化シリコン層２２１の厚みの２倍以上であってもよい。例えば、酸化シリコン層２１１の厚みが１０ｎｍ以上かつ３０ｎｍ以下、窒化シリコン層２１２の厚みが２０ｎｍ以上かつ１００ｎｍ以下であってもよい。
酸化シリコン層２１１は、例えばＴＥＯＳなどのソースガスを含むプロセスガスの圧力（成膜圧力）を２００Ｐａ以上かつ６００Ｐａ以下の範囲とした熱ＣＶＤ法である準常圧ＣＶＤ（ＳＡ－ＣＶＤ）法を用いて形成される。このとき、成膜温度（基板温度）は、４００℃以上かつ５００℃以下の範囲であってもよい。このように、酸化シリコン層２１１と酸化シリコン層２２１とは、ともに熱ＣＶＤ法を用いて形成されうる。
窒化シリコン層２２２は、例えばソースガスとしてアンモニア（ＮＨ３）とヘキサクロロジシラン（ＨＣＤ）とを含むプロセスガスを用いてＬＰＣＶＤ法を用いて形成される。このとき、プロセスガスの圧力（成膜圧力）を２０Ｐａ以上かつ２００Ｐａ以下の範囲であり、成膜温度（基板温度）は、５００℃以上かつ８００℃以下の範囲であってもよい。
窒化シリコン層２２２は、周辺トランジスタに対して塩素を安定的に供給する塩素供給膜としても機能しうる。厚い窒化シリコン層２２２は、塩素を豊富に含むことができ、薄い酸化シリコン層２２１は、塩素を適切に透過させることができる。また、上述したようにヘキサクロロジシラン（ＨＣＤ）およびアンモニア（ＮＨ３）をソースガスに含むプロセスガスを用いて形成された窒化シリコン層２２２は、多くの水素を含む。このため、ノイズ特性の優れた周辺トランジスタを形成することが可能となる。
絶縁膜２２０の形成後、図６（ａ）に示すように、絶縁膜２２０の周辺回路領域２に位置する部分を覆うように、フォトレジストなどを用いてマスクパターン４３０を形成する。次いで、マスクパターン４３０の開口部を介して、窒化シリコン層２１２の画素領域１に配された部分をエッチングによって除去する。窒化シリコン層２１２の除去される部分は、窒化シリコン層２１２のうち光電変換部１１、転送素子１２、容量素子１３、増幅素子１５、リセット素子１６、および、選択素子１７の上に位置する部分を含む。このとき、酸化シリコン層２２１は、画素領域１を覆う窒化シリコン層２２２をエッチングによって除去する際のエッチングストッパとして機能しうる。また、酸化シリコン層２２１は、画素領域１をエッチングによるダメージから保護する保護層としても機能しうる。画素領域１のうち少なくとも光電変換部１１の上に配される窒化シリコン層２２２を除去する。
次に、画素領域１および周辺回路領域２を覆うように絶縁膜２３０を形成する。絶縁膜２３０は、例えば、高密度プラズマ（High Density Plasma：ＨＰＤ）ＣＶＤ法などのプラズマＣＶＤ法によって成膜された酸化シリコンの単層膜である。絶縁膜２３０は、ＢＰＳＧ膜、ＢＳＧ膜、ＰＳＧ膜などの任意の材料から形成可能である。また、単層膜に限らず複層膜であってもよい。
次いで、図６（ｂ）に示されるように、絶縁膜２３０の表面を平坦化する。平坦化の手法としては、化学機械研磨（ＣＭＰ）法や、リフロー法、エッチバック法などが用いられる。これらの手法を組み合わせて用いてもよい。平坦化前の絶縁膜２３０の厚みは、例えば、２００ｎｍ以上かつ１７００ｎｍ以下の範囲でありうる。本実施形態において、窒化シリコン層２２２の画素領域１の上に位置する部分が上述の工程によって除去されているため、絶縁膜２３０の下地の画素領域１と周辺回路領域２との高低差が小さい。このため、平坦化後の絶縁膜２３０の厚みを１０００ｎｍ以下とすることができる。例えば、絶縁膜２３０の厚みは、４５０ｎｍ以上かつ８５０ｎｍ以下であってもよい。絶縁膜２３０の厚みを薄くすることによって、コンタクトプラグの抵抗の低減や感度の向上を図ることができる。ここで、平坦化後の絶縁膜２３０の厚みは、絶縁膜２１０および絶縁膜２２０の厚みよりも大きくてもよい。
絶縁膜２３０の平坦化後、画素トランジスタや周辺トランジスタと配線との間を電気的に接続するための導電部材３１１、３１２、３１３、３１４を形成する。まず、画素領域１において、絶縁膜２３０を覆うフォトレジストなどを用いたマスクパターンの開口部を介して、絶縁膜２３０を異方性ドライエッチングによって開口し、導電部材３１１を設けるためのコンタクトホール３０１を形成する。コンタクトホール３０１を形成する際、画素領域１において絶縁膜２１０の窒化シリコン層２１２をエッチングストッパとして用いてもよい。コンタクトホール３０１は、絶縁膜２３０、酸化シリコン層２２１、保護膜２４０、窒化シリコン層２１２および酸化シリコン層２１１を貫通して設けられる。コンタクトホール３０１は、容量素子１３、増幅素子１５、リセット素子１６、選択素子１７のそれぞれソース・ドレイン領域や基準コンタクト領域１０２を露出する。
コンタクトホール３０１の形成に並行して、容量素子１３、増幅素子１５、リセット素子１６、選択素子１７のそれぞれゲート電極を露出するコンタクトホール３０３を形成する。導電部材３１３を設けるためのコンタクトホール３０３は、絶縁膜２３０、酸化シリコン層２２１、保護膜２４０、窒化シリコン層２１２および酸化シリコン層２１１を貫通する。更に、導電部材３１３を設けるためのコンタクトホールは、絶縁層２０１、２０２も貫通する。コンタクトプラグの接触抵抗を低減するために、コンタクトホールを介して基板１００の不純物領域およびゲート電極に不純物を注入してもよい。
コンタクトホール３０１の形成前に、上述したように画素領域１の上に位置する窒化シリコン層２２２は除去される。このため、エッチストッパとして用いる窒化シリコン層２１２よりも上の層に窒化シリコン層が存在しない。したがって、コンタクトホール３０１を形成する際、窒化シリコン層２１２以外の窒化シリコン層でコンタクトホール３０１の形成が妨げられることを抑制できる。
次いで、図６（ｃ）に示すように、周辺回路領域２において、絶縁膜２３０を覆い、コンタクトホール３０２、３０４を形成する領域に開口部を有するマスクパターン４４０を用いて、絶縁膜２３０を異方性ドライエッチングによって開口する。これによって、導電部材３１２、３１４を設けるためのコンタクトホール３０２、３０４が形成される。コンタクトホール３０２を形成する際に、周辺回路領域２において絶縁膜２２０の窒化シリコン層２２２をエッチングストッパとして用いることができる。コンタクトホール３０２、３０４は絶縁膜２３０、窒化シリコン層２２２、および、酸化シリコン層２２１を貫通して設けられる。コンタクトホール３０２は、周辺トランジスタのソース・ドレイン領域となる領域１０８、１０９に位置するシリサイド層１３４、１３５を露出する。コンタクトホール３０２の形成に並行して、導電部材３１４を設けるためのゲート電極１２１、１２２のシリサイド層１３２、１３３を露出するコンタクトホール３０４を形成する。
コンタクトホール３０１、３０２、３０３、３０４の開口後、コンタクトホール３０１、３０２、３０３、３０４に金属などの導電体を充填することによって、コンタクトプラグとして機能する導電部材３１１、３１２、３１３、３１４が形成される。コンタクトホール３０１、３０２、３０３、３０４への導電部材の充填は、一括して行うことができる。
画素領域１にコンタクトホール３０１、３０３を形成し導電部材３１１、３１３を充填する工程と、周辺回路領域２にコンタクトホール３０２、３０４を形成し導電部材３１２、３１４を充填する工程と、を別々の工程としてもよい。コンタクトプラグを形成する工程を画素領域１と周辺回路領域２とで別々にすることによって、シリサイド層１３２、１３３、１３４、１３５に含まれる金属が、コンタクトホール３０１、３０３を介して画素領域１の不純物領域を汚染することを抑制できる。画素領域１と周辺回路領域２とのコンタクトホールの形成および導電部材の充填によってコンタクトプラグを形成する順序は、どちらが先であってもよい。
以上の工程によって、図２（ａ）、（ｂ）に示す構造が得られる。その後、配線パターン、カラーフィルタ、マイクロレンズなどを形成し、撮像装置１０００が完成する。また、周辺トランジスタが絶縁膜２２０で覆われた状態で、画素トランジスタおよび周辺トランジスタへの水素供給を促進させるための水素アニール処理を追加してもよい。水素アニール処理とは、水素雰囲気中にて基板１００を加熱することによって、基板１００の表面を水素終端することを意味する。水素アニール処理は、導電部材３１１、３１２、３１３、３１４の形成の後、さらに配線パターンを形成してから行ってもよい。
以上、本発明に係る第１実施形態を示したが、本発明はこれらの第１実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した第１実施形態は適宜変更、組み合わせが可能である。例えば、上述の第１実施形態では、半導体装置のうち撮像装置を例に挙げて本発明を説明した。しかし、本発明は、絶縁ゲート型電界効果トランジスタを備える半導体装置であれば、撮像装置に限らず、演算装置や記憶装置、制御装置、信号処理装置、検知装置、表示装置などに適用することができる。
以下、上述の第１実施形態に係る撮像装置の応用例として、撮像装置１０００が組み込まれた機器について例示的に説明する。機器の概念には、撮影を主目的とする、カメラのような電子機器のみならず、撮影機能を補助的に備える機器、例えば、パーソナルコンピュータ、携帯端末などの電子機器や、自動車、船舶、航空機などの輸送機器も含まれる。本発明に係る実施形態の撮像装置１０００を輸送機器に用いることによって、日光などの強い光に対して特性の変化を低減できる。よって、輸送機器の設計や製造、販売を行うに当たって、本発明の実施形態に係る撮像装置の搭載を採用することは、輸送機器の価値を高める上で有効である。撮像装置１０００が組み込まれた機器は、上記の第１実施形態として例示された本発明に係る撮像装置１０００と、撮像装置１０００から出力される信号に基づく情報を処理する処理部とを含む。該処理部は、画像データであるデジタルデータを処理するプロセッサを含みうる。該プロセッサは、撮像装置１０００の焦点検出機能を有する画素からの信号に基づいてデフォーカス量を計算し、これに基づいて撮像レンズの焦点調節を制御するための処理を行いうる。上記画像データを生成するＡ／Ｄ変換器は、基板１００が備えることができる他、Ａ／Ｄ変換器を備える基板を基板１００に積層し、この積層体を撮像装置１０００としてもよいし、Ａ／Ｄ変換器を撮像装置１０００とは別に設けることもできる。撮像装置１０００が組み込まれた機器において、撮像装置１０００から得られたデータを、機器が備える表示装置に表示したり、機器が備える記憶装置に記憶したりすることができる。また、撮像装置１０００が組み込まれた機器において、撮像装置１０００から得られたデータに基づいて、機器が備えるモーター等の機械装置を駆動することができる。
次に、図８を参照して、本発明の第２実施形態の製造方法について説明する。第２実施形態は、光電変換部１１に入射する光を増やすために導波路を有する点で第１実施形態と相違し、他の点では第１実施形態と共通している。第２実施形態では、窒化シリコン層２２２を光電変換部１１上に残し、窒化シリコン層２２３を導波路の形成のためのエッチングストップ膜として用いる。
絶縁膜２２０の形成後、絶縁膜２２０の画素領域１の一部と周辺回路領域２に位置する部分を覆うように、フォトレジストなどを用いてマスクパターンを形成する。次いで、マスクパターンの開口部を介して、窒化シリコン層２１２の画素領域１に配された部分をエッチングし除去する。画素領域１のうち少なくとも光電変換部１１の上に配される窒化シリコン層２２３が形成される。
次いで、複数の層間絶縁膜２３１と、コンタクトプラグと、第１配線層３１５と、ビアプラグを含む第２配線層３１６とが形成される。複数の層間絶縁膜２３１は、例えば、酸化シリコン層と窒化シリコン層とを交互に積層して構成される。複数の層間絶縁膜２３１は、導波路のクラッドとして利用されうる。第１配線層３１５および第２配線層３１６は、例えば、銅を主成分とする材料によってダマシン法によって形成されうるが、例えば、アルミニウムなどの他の材料によって形成されてもよい。
次いで、複数の層間絶縁膜２３１に開口５０１が形成される。開口５０１は、例えば、複数の層間絶縁膜２３１の上に、光電変換部１１に対応した領域に開口を有するマスクパターンを形成し、それをマスクとして複数の層間絶縁膜２３１をエッチングすることによって形成される。このエッチングは、例えば異方性エッチングである。具体的には、窒化シリコン層２２３が露出するまで、プラズマエッチング処理が複数の層間絶縁膜２３１に対して行われる。窒化シリコン層２２３は、エッチング時における光電変換部１１へのプラズマダメージを低減するための膜であり、また、エッチングストップ膜としても機能する。
次いで、開口５０１に、クラッドとなる複数の層間絶縁膜２３１よりも屈折率の高い透明材料を充填し、これにより、光電変換部１１に光を導くための導波路のコアとなる部分を形成する。ここでは、複数の層間絶縁膜２３１を構成する主な材料である酸化シリコンよりも屈折率の高い窒化シリコンを開口５０１に形成するが、酸化シリコンでもよい。具体的には、高密度プラズマＣＶＤ法（High Density Plasma－ＣＶＤ法）によって窒化シリコンを全面に堆積し、これにより開口５０１に窒化シリコンを充填する。開口５０１の以外の部分に形成された窒化シリコンは、例えば化学機械研磨（Chemical Mechanical Polishing）あるいはプラズマエッチングによって除去されうる。その後、配線パターン、カラーフィルタ、マイクロレンズなどを形成し、撮像装置が完成する。
１：画素領域、１１：光電変換部、１００：基板、２１２：窒化シリコン層、１０００：撮像装置

Claims (13)

  1. 撮像装置であって、
    光電変換部を有する基板と、
    前記光電変換部の少なくとも一部を覆うように配された窒化シリコン層と、を備え、
    前記窒化シリコン層は、シリコン、窒素、水素及び塩素を含み、
    前記窒化シリコン層のＮ／Ｓｉ組成比は１．０５以上かつ１．２以下であり、
    前記窒化シリコン層の塩素の組成比は、シリコン、窒素及び水素のそれぞれの組成比よりも低いことを特徴とする撮像装置。
  2. 撮像装置であって、
    光電変換部を有する基板と、
    前記光電変換部の少なくとも一部を覆うように配された窒化シリコン層と、を備え、
    前記窒化シリコン層は塩素を含み、
    前記窒化シリコン層のＮ／Ｓｉ組成比は１．０５以上かつ１．２以下であり、
    前記窒化シリコン層の塩素濃度は２ａｔｏｍｉｃ％以上かつ６ａｔｏｍｉｃ％以下であることを特徴とする撮像装置。
  3. 前記撮像装置は、前記光電変換部に蓄積された電荷を転送するためのトランジスタのゲート電極を更に含み、
    前記窒化シリコン層のうち前記光電変換部を覆う部分の下面と前記基板の表面との距離は、前記ゲート電極の上面と前記基板の表面との距離よりも小さいことを特徴とする請求項１又は２に記載の撮像装置。
  4. 前記窒化シリコン層は、前記ゲート電極の上面及び側面を更に覆うことを特徴とする請求項３に記載の撮像装置。
  5. 前記撮像装置は、前記窒化シリコン層と接し、前記光電変換部と前記窒化シリコン層との間に配された酸化シリコン層を更に備え、
    前記窒化シリコン層の厚みは、前記酸化シリコン層の厚み以上であることを特徴とする請求項１乃至４の何れか１項に記載の撮像装置。
  6. 前記窒化シリコン層は、反射防止層として機能することを特徴とする請求項１乃至５の何れか１項に記載の撮像装置。
  7. 前記基板は増幅素子を有し、前記窒化シリコン層は前記光電変換部の上から前記増幅素子の上に延在することを特徴とする請求項１乃至６の何れか１項に記載の撮像装置。
  8. 請求項１乃至７の何れか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する処理部と、
    を備えることを特徴とする機器。
  9. 撮像装置の製造方法であって、
    基板に光電変換部を形成する工程と、
    前記光電変換部の少なくとも一部を覆う窒化シリコン層を形成する工程と、を有し、
    前記窒化シリコン層は、シリコン、窒素、水素及び塩素を含み、
    前記窒化シリコン層のＮ／Ｓｉ組成比は１．０５以上かつ１．２以下であり、
    前記窒化シリコン層の塩素の組成比は、シリコン、窒素及び水素のそれぞれの組成比よりも低いことを特徴とする製造方法。
  10. 撮像装置の製造方法であって、
    基板に光電変換部を形成する工程と、
    前記光電変換部の少なくとも一部を覆う窒化シリコン層を形成する工程と、を有し、
    前記窒化シリコン層は塩素を含み、
    前記窒化シリコン層のＮ／Ｓｉ組成比は１．０５以上かつ１．２以下であり、
    前記窒化シリコン層の塩素濃度は２ａｔｏｍｉｃ％以上かつ６ａｔｏｍｉｃ％以下であることを特徴とする製造方法。
  11. 前記窒化シリコン層はヘキサクロロジシランを含むプロセスガスを用いて形成されることを特徴とする請求項９又は１０に記載の製造方法。
  12. 前記プロセスガスはアンモニアを更に含み、
    前記プロセスガスにおけるアンモニア／ヘキサクロロジシラン比は８０以上かつ１００以下であることを特徴とする請求項１１に記載の製造方法。
  13. 撮像装置の製造方法であって、
    基板に光電変換部を形成する工程と、
    前記光電変換部の少なくとも一部を覆う窒化シリコン層を形成する工程と、を有し、
    前記窒化シリコン層はヘキサクロロジシランおよびアンモニアを含むプロセスガスを用いて形成され
    前記プロセスガスにおけるアンモニア／ヘキサクロロジシラン比は８０以上かつ１００以下であることを特徴とする製造方法。
JP2017188985A 2017-09-28 2017-09-28 撮像装置およびその製造方法ならびに機器 Active JP7076971B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017188985A JP7076971B2 (ja) 2017-09-28 2017-09-28 撮像装置およびその製造方法ならびに機器
US16/137,861 US10777596B2 (en) 2017-09-28 2018-09-21 Imaging apparatus, method of manufacturing the same, and device
CN201811113385.7A CN109585472B (zh) 2017-09-28 2018-09-25 成像装置、成像装置的制造方法以及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188985A JP7076971B2 (ja) 2017-09-28 2017-09-28 撮像装置およびその製造方法ならびに機器

Publications (3)

Publication Number Publication Date
JP2019067826A JP2019067826A (ja) 2019-04-25
JP2019067826A5 JP2019067826A5 (ja) 2020-09-17
JP7076971B2 true JP7076971B2 (ja) 2022-05-30

Family

ID=65808423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188985A Active JP7076971B2 (ja) 2017-09-28 2017-09-28 撮像装置およびその製造方法ならびに機器

Country Status (3)

Country Link
US (1) US10777596B2 (ja)
JP (1) JP7076971B2 (ja)
CN (1) CN109585472B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3540775B1 (en) 2018-03-12 2020-10-28 Canon Kabushiki Kaisha Imaging device, method of manufacturing the same, and apparatus
US12297302B2 (en) 2019-03-29 2025-05-13 Nippon Shokubai Co., Ltd. Amphiphilic compound, and medical resin composition and pharmaceutical additive using the same
CN110289278A (zh) * 2019-06-28 2019-09-27 芯盟科技有限公司 图像传感器及其形成方法
WO2021131539A1 (ja) * 2019-12-27 2021-07-01 パナソニックＩｐマネジメント株式会社 半導体装置及び半導体装置の製造方法

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327998A (ja) 2003-04-28 2004-11-18 Stmicroelectronics Inc マイクロレンズ集積化
JP2006054373A (ja) 2004-08-13 2006-02-23 Sony Corp 固体撮像素子及びその固体撮像素子の製造方法
JP2008244490A (ja) 1999-01-08 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2011507224A (ja) 2007-12-07 2011-03-03 サン−ゴバン グラス フランス 集光能力を有する素子になされた改善
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011151126A (ja) 2010-01-20 2011-08-04 Toshiba Corp 固体撮像装置
JP2012114223A (ja) 2010-11-24 2012-06-14 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
JP2013084693A (ja) 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
JP2013524549A (ja) 2010-04-13 2013-06-17 アプライド マテリアルズ インコーポレイテッド 結晶性太陽電池上の機能的および光学的グレーデッドＡＲＣ層のための多層ＳｉＮ
WO2014041742A1 (ja) 2012-09-14 2014-03-20 パナソニック株式会社 固体撮像装置及びカメラモジュール
JP2014187084A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2015109343A (ja) 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
JP2015126114A (ja) 2013-12-26 2015-07-06 キヤノン株式会社 撮像装置の製造方法および撮像装置
JP2016015407A (ja) 2014-07-02 2016-01-28 東京エレクトロン株式会社 半導体デバイス及びその製造方法
US20160349108A1 (en) 2015-05-29 2016-12-01 Stmicroelectronics S.R.L. Integrated electronic device for detecting ultraviolet radiation
JP2016225432A (ja) 2015-05-29 2016-12-28 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2017107951A (ja) 2015-12-08 2017-06-15 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP2017174924A (ja) 2016-03-23 2017-09-28 シャープ株式会社 光電変換装置
JP2017183668A (ja) 2016-03-31 2017-10-05 キヤノン株式会社 固体撮像装置の製造方法
JP2018041836A (ja) 2016-09-07 2018-03-15 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201089A (en) * 1981-06-03 1982-12-09 Sanyo Electric Co Ltd Photoelectromotive force device
JPS6123326A (ja) * 1984-07-12 1986-01-31 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
US4618541A (en) * 1984-12-21 1986-10-21 Advanced Micro Devices, Inc. Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article
JP2936032B2 (ja) * 1992-06-17 1999-08-23 キヤノン株式会社 太陽電池
JP3342164B2 (ja) * 1993-04-16 2002-11-05 三菱電機株式会社 半導体装置およびその製造方法
JP3321738B2 (ja) * 1994-02-08 2002-09-09 富士通株式会社 反射防止膜の形成方法
JPH0878719A (ja) * 1994-09-01 1996-03-22 Nec Corp 光電変換素子
JPH0992813A (ja) 1995-09-27 1997-04-04 Sony Corp 固体撮像素子とその製造方法
JPH11330443A (ja) * 1998-05-14 1999-11-30 Fuji Film Microdevices Co Ltd 固体撮像素子及びその製造方法
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP2011014673A (ja) 2009-07-01 2011-01-20 Panasonic Corp Ｓｏｉ基板とその製造方法およびそれを用いた固体撮像装置の製造方法
JP5943577B2 (ja) * 2011-10-07 2016-07-05 キヤノン株式会社 光電変換装置および撮像システム
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
EP3540775B1 (en) * 2018-03-12 2020-10-28 Canon Kabushiki Kaisha Imaging device, method of manufacturing the same, and apparatus

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244490A (ja) 1999-01-08 2008-10-09 Toshiba Corp 半導体装置の製造方法
JP2004327998A (ja) 2003-04-28 2004-11-18 Stmicroelectronics Inc マイクロレンズ集積化
JP2006054373A (ja) 2004-08-13 2006-02-23 Sony Corp 固体撮像素子及びその固体撮像素子の製造方法
JP2011507224A (ja) 2007-12-07 2011-03-03 サン−ゴバン グラス フランス 集光能力を有する素子になされた改善
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011151126A (ja) 2010-01-20 2011-08-04 Toshiba Corp 固体撮像装置
JP2013524549A (ja) 2010-04-13 2013-06-17 アプライド マテリアルズ インコーポレイテッド 結晶性太陽電池上の機能的および光学的グレーデッドＡＲＣ層のための多層ＳｉＮ
JP2012114223A (ja) 2010-11-24 2012-06-14 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
JP2013084693A (ja) 2011-10-06 2013-05-09 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
WO2014041742A1 (ja) 2012-09-14 2014-03-20 パナソニック株式会社 固体撮像装置及びカメラモジュール
JP2014187084A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2015109343A (ja) 2013-12-04 2015-06-11 キヤノン株式会社 半導体装置の製造方法
JP2015126114A (ja) 2013-12-26 2015-07-06 キヤノン株式会社 撮像装置の製造方法および撮像装置
JP2016015407A (ja) 2014-07-02 2016-01-28 東京エレクトロン株式会社 半導体デバイス及びその製造方法
US20160349108A1 (en) 2015-05-29 2016-12-01 Stmicroelectronics S.R.L. Integrated electronic device for detecting ultraviolet radiation
JP2016225432A (ja) 2015-05-29 2016-12-28 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2017107951A (ja) 2015-12-08 2017-06-15 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
JP2017174924A (ja) 2016-03-23 2017-09-28 シャープ株式会社 光電変換装置
JP2017183668A (ja) 2016-03-31 2017-10-05 キヤノン株式会社 固体撮像装置の製造方法
JP2018041836A (ja) 2016-09-07 2018-03-15 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ

Also Published As

Publication number Publication date
US10777596B2 (en) 2020-09-15
CN109585472A (zh) 2019-04-05
CN109585472B (zh) 2023-10-03
JP2019067826A (ja) 2019-04-25
US20190096946A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
US9673251B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
JP6282109B2 (ja) 撮像装置の製造方法および撮像装置
JP6083930B2 (ja) 光電変換装置および撮像システム、光電変換装置の製造方法
US20150155173A1 (en) Method for manufacturing semiconductor device
US9099365B2 (en) Method for manufacturing solid-state imaging device
US12068349B2 (en) Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
US20180070041A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
KR20030040865A (ko) 암전류를 감소시키기 위한 이미지센서의 제조 방법
JP7076971B2 (ja) 撮像装置およびその製造方法ならびに機器
JP2015103629A (ja) 光電変換装置の製造方法
JP6346488B2 (ja) 半導体装置、固体撮像装置、それらの製造方法およびカメラ
US7544530B2 (en) CMOS image sensor and manufacturing method thereof
US10916574B2 (en) Imaging device, method of manufacturing the same, and apparatus
JP2018088495A (ja) 半導体装置および半導体装置の製造方法
JP6781745B2 (ja) 撮像装置の製造方法
JP6362121B2 (ja) 光電変換装置および撮像システム、光電変換装置の製造方法
KR20080073581A (ko) Ｃｍｏｓ 이미지 센서 제조방법
JP2015109342A (ja) 撮像装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200803

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220518

R151 Written notification of patent or utility model registration

Ref document number: 7076971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151