JP6990756B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents
半導体装置の製造方法、基板処理装置およびプログラム Download PDFInfo
- Publication number
- JP6990756B2 JP6990756B2 JP2020184162A JP2020184162A JP6990756B2 JP 6990756 B2 JP6990756 B2 JP 6990756B2 JP 2020184162 A JP2020184162 A JP 2020184162A JP 2020184162 A JP2020184162 A JP 2020184162A JP 6990756 B2 JP6990756 B2 JP 6990756B2
- Authority
- JP
- Japan
- Prior art keywords
- reactant
- supply time
- per cycle
- gas
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
(a)表面にパターンが形成された基板に対して、形成しようとする膜を構成する主元素を含む原料を供給することで、前記主元素を含む第1層を形成する工程と、
(b)前記基板に対して炭素および窒素を含む第1反応体を供給することで、前記第1層上に前記第1反応体の一部が分解した物質を吸着させて、前記主元素、炭素および窒素を含む第2層を形成する工程と、
を非同時に行うサイクルを所定回数行うことで、前記パターン上に、前記主元素、炭素および窒素を含む膜を形成する工程を有し、
前記(b)では、前記パターンの少なくとも上面、側面および下面のそれぞれに形成される前記物質の吸着層の密度が、それぞれ同等となるまで、前記第1反応体を供給する技術が提供される。
以下、本発明の一実施形態について図1~図5を参照しながら説明する。
図1に示すように、処理炉202は加熱手段(加熱機構)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ200上にシリコン酸炭窒化膜(SiOCN膜)を形成するシーケンス例について、図4(a)を用いて説明する。ここでは、ウエハ200として、パターン(凹凸構造)が表面に形成されたパターンウエハを用いる例について説明する。図5(a)は、上面200a、側面200bおよび下面(底面)200cを備えるパターンが表面に形成されたウエハ200の凹凸構造の一部だけを抜き出した断面拡大図である。パターンウエハは、表面にパターンが形成されていないベアウエハに比べ、大きな表面積を有している。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
表面にパターンが形成されたウエハ200に対してHCDSガス(原料)を供給することで、Siを含む第1層を形成するステップAと、
ウエハ200に対してTEAガス(第1反応体)を供給することで、第1層上にTEAガスの一部が分解した物質を吸着させて、Si、CおよびNを含む第2層を形成するステップBと、
ウエハ200に対してO2ガス(第2反応体)を供給することで、第2層を酸化させて、Si、O、CおよびNを含む第3層を形成するステップCと、
を非同時に行うサイクルを所定回数行うことで、パターン上に、SiOCN膜を形成する。
複数枚のウエハ200をボート217に装填(ウエハチャージ)する。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220を介して反応管203の下端をシールした状態となる。
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって処理室201内が真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。また、処理室201内のウエハ200が所望の温度となるように、ヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。また、回転機構267によるウエハ200の回転を開始する。処理室201内の排気、ウエハ200の加熱および回転は、いずれも、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。
その後、ステップA~Cを順次実行する。
このステップでは、処理室201内のウエハ200に対してHCDSガスを供給する。
HCDSガス供給流量:1~2000sccm、好ましくは10~1000sccm
HCDSガス供給時間TA:1~120秒、好ましくは1~60秒
N2ガス供給流量:0~10000sccm
処理温度:250~800℃、好ましくは400~750℃、より好ましくは550~700℃
処理圧力:1~2666Pa、好ましくは67~1333Pa
が例示される。
ステップAが終了した後、処理室201内のウエハ200、すなわち、ウエハ200上に形成された第1層に対してTEAガスを供給する。
TEAガス供給流量:1~2000sccm、好ましくは10~1000sccm
TEAガス供給時間TB:上述のTAよりも長い時間であって、好ましくはTAの2倍以上、より好ましくはTAの4倍以上、さらに好ましくはTAの10倍以上、さらに好ましくはTAの15倍以上の時間
処理圧力:1~4000Pa、好ましくは1~3000Pa
が例示される。他の処理条件は、ステップAにおける処理条件と同様とする。
ステップBが終了した後、処理室201内のウエハ200、すなわち、ウエハ200上に形成された第2層に対してO2ガスを供給する。
O2ガス供給流量:100~10000sccm
O2ガス供給時間TC:1~120秒、好ましくは1~60秒
処理圧力:1~4000Pa、好ましくは1~3000Pa
が例示される。他の処理条件は、ステップAにおける処理条件と同様とする。
ステップA~Cを非同時に、すなわち、同期させることなく行うサイクルを1回以上(n回)行うことにより、ウエハ200上に、所望組成、所望膜厚のSiOCN膜を形成することができる。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、1サイクルあたりに形成される第3層の厚さを所望の膜厚よりも薄くし、第3層を積層することで形成されるSiOCN膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すのが好ましい。
ウエハ200上に所望組成、所望膜厚のSiOCN膜が形成されたら、ノズル249a,249bのそれぞれからN2ガスを処理室201内へ供給し、排気管231より排気する。これにより、処理室201内がパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
ボートエレベータ115によりシールキャップ219を下降させ、反応管203の下端を開口させる。そして、処理済のウエハ200が、ボート217に支持された状態で、反応管203の下端から反応管203の外部に搬出(ボートアンロード)される。処理済のウエハ200は、反応管203の外部に搬出された後、ボート217より取出される(ウエハディスチャージ)。
本実施形態によれば、以下に示す1つ又は複数の効果が得られる。
本実施形態は、以下の変形例のように変更することができる。また、これらの変形例は任意に組み合わせることができる。
上述の成膜シーケンスでは、主にTB>TAとする手法について説明したが、TB>TCとする場合であっても、図4(a)に示す成膜シーケンスと同様の効果が得られる。また、TBをTCの1.5倍以上の時間(TB≧1.5TC)とすることで、上述の効果が充分に得られるようになり、TBをTCの3倍以上の時間(TB≧3TC)とすることで、上述の効果がより充分に得られるようになる。また、TBをTCの5倍以上の時間(TB≧5TC)とすることで、上述の効果が確実に得られるようになり、TBをTCの10倍以上の時間(TB≧10TC)とすることで、上述の効果がより確実に得られるようになる。ただし、生産性を考慮すると、TBをTCの20倍以下の時間(TB≦20TC)とするのが好ましい。他の処理手順、処理条件は、上述の成膜シーケンスの処理手順、処理条件と同様とすることができる。
図4(b)や以下に示す成膜シーケンスのように、1サイクルにおけるステップBでは、TEAガスを分割(パルス、間欠)供給するようにしてもよい。すなわち、1サイクルにおけるステップBでは、ウエハ200に対するTEAガスの供給と、処理室201内のパージと、を交互に複数回(m回)繰り返すようにしてもよい。
以下に示す成膜シーケンスのように、ステップCを不実施とし、ウエハ200上にSi、CおよびNを含むシリコン炭窒化膜(SiCN膜)を形成するようにしてもよい。本変形例のステップA,Bの処理手順、処理条件は、図4(a)に示す成膜シーケンスのステップA,Bの処理手順、処理条件と同様とすることができる。
(HCDS→TEA×m)×n ⇒ SiCN
以上、本発明の実施形態を具体的に説明した。ただし、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
(TiCl4→TEA×m→O2)×n ⇒ TiOCN
(TiCl4→TEA)×n ⇒ TiCN
(TiCl4→TEA×m)×n ⇒ TiCN
以下、本発明の好ましい態様について付記する。
本発明の一態様によれば、
(a)表面にパターンが形成された基板に対して、形成しようとする膜を構成する主元素を含む原料を供給することで、前記主元素を含む第1層を形成する工程と、
(b)前記基板に対して炭素および窒素を含む第1反応体を供給することで、前記第1層上に前記第1反応体の一部が分解した物質を吸着させて、前記主元素、炭素および窒素を含む第2層を形成する工程と、
を非同時に行うサイクルを所定回数行うことで、前記パターン上に、前記主元素、炭素および窒素を含む膜を形成する工程を有し、
前記(b)では、前記パターンの少なくとも上面、側面および下面のそれぞれに形成される前記物質の吸着層の密度が、それぞれ同等となるまで、前記第1反応体を供給する半導体装置の製造方法、または、基板処理方法が提供される。
付記1に記載の方法であって、好ましくは、
前記(b)では、前記パターンの少なくとも上面、側面および下面のそれぞれに形成される前記物質の吸着層の窒素濃度および炭素濃度のうち少なくともいずれかが、それぞれ同等となるまで、前記第1反応体を供給する。
付記1または2に記載の方法であって、好ましくは、
前記サイクルは、さらに、
(c)前記基板に対して酸素を含む第2反応体を供給することで、前記第2層を酸化させて、前記主元素、酸素、炭素および窒素を含む第3層を形成する工程を、前記(a)(b)のそれぞれと非同時に行うことを含む。
付記1~3のいずれかに記載の方法であって、好ましくは、
1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間よりも長くする。
付記1~3のいずれかに記載の方法であって、好ましくは、
1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間の2倍以上、好ましくは4倍以上、より好ましくは10倍以上、さらに好ましくは15倍以上とする。
付記3~5のいずれかに記載の方法であって、好ましくは、
1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(c)における前記第2反応体の供給時間よりも長くする。
付記3~6のいずれかに記載の方法であって、好ましくは、
1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(c)における前記第2反応体の供給時間の1.5倍以上、好ましくは3倍以上、より好ましくは5倍以上、さらに好ましくは10倍以上とする。
付記1~7のいずれかに記載の方法であって、好ましくは、
1サイクルあたりの前記(b)における前記第1反応体の供給時間を1サイクルあたりの前記(a)における前記原料の供給時間の20倍以下、もしくは、1サイクルあたりの前記(c)における前記第2反応体の供給時間の20倍以下とする。
付記1~8のいずれかに記載の方法であって、好ましくは、
1サイクルにおける前記(b)では、前記第1反応体を分割供給する。
付記1~9のいずれかに記載の方法であって、好ましくは、
1サイクルにおける前記(b)では、前記第1反応体の供給と、前記基板が存在する空間のパージと、を交互に複数回繰り返す。
付記9または10に記載の方法であって、好ましくは、
1サイクルにおける前記(b)での1パルスあたりの前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間よりも短くする。
付記9~11のいずれかに記載の方法であって、好ましくは、
1サイクルにおける前記(b)での1パルスあたりの前記第1反応体の供給時間を、1サイクルあたりの前記(c)における前記第2反応体の供給時間よりも短くする。
基板に対して処理が行われる処理室と、
前記処理室内の基板に対して、形成しようとする膜を構成する主元素を含む原料を供給する原料供給系と、
前記処理室内の基板に対して、炭素および窒素を含む第1反応体を供給する第1反応体供給系と、
前記処理室内において、(a)表面にパターンが形成された基板に対して、前記原料を供給することで、前記主元素を含む第1層を形成する処理と、(b)前記基板に対して前記第1反応体を供給することで、前記第1層上に前記第1反応体の一部が分解した物質を吸着させて、前記主元素、炭素および窒素を含む第2層を形成する処理と、を非同時に行うサイクルを所定回数行うことで、前記パターン上に、前記主元素、炭素および窒素を含む膜を形成する処理を行わせ、前記(b)では、前記パターンの少なくとも上面、側面および下面のそれぞれに形成される前記物質の吸着層の密度が、それぞれ同等となるまで、前記第1反応体を供給するように、前記原料供給系および前記第1反応体供給系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
本発明のさらに他の態様によれば、
基板処理装置の処理室内において、
(a)表面にパターンが形成された基板に対して、形成しようとする膜を構成する主元素を含む原料を供給することで、前記主元素を含む第1層を形成する手順と、
(b)前記基板に対して炭素および窒素を含む第1反応体を供給することで、前記第1層上に前記第1反応体の一部が分解した物質を吸着させて、前記主元素、炭素および窒素を含む第2層を形成する手順と、
を非同時に行うサイクルを所定回数行うことで、前記パターン上に、前記主元素、炭素および窒素を含む膜を形成する手順と、
前記(b)において、前記パターンの少なくとも上面、側面および下面のそれぞれに形成される前記物質の吸着層の密度が、それぞれ同等となるまで、前記第1反応体を供給する手順と、
をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
200a パターンの上面
200b パターンの側面
200c パターンの下面
Claims (18)
- (a)表面に凹凸構造が形成された基板に対して、形成しようとする膜を構成する主元素とハロゲン元素とを含む原料を供給することで、前記主元素とハロゲン元素とを含む第1層を形成する工程と、
(b)前記基板に対して、炭素、窒素および水素の3元素で構成される第1反応体を供給することで、前記第1層上に前記第1反応体の一部が分解した物質を吸着させて、前記主元素、炭素および窒素を含む第2層を形成する工程と、
(c)前記基板に対して、酸素を含む第2反応体を供給することで、前記第2層を酸化させて、前記主元素、酸素、炭素および窒素を含む第3層を形成する工程と、
を非同時に行うサイクルを所定回数行うことで、前記凹凸構造上に、前記主元素、酸素、炭素および窒素を含む膜を形成する工程を有し、
1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間の2倍以上であって、かつ、1サイクルあたりの前記(c)における前記第2反応体の供給時間の1.5倍以上とする半導体装置の製造方法。 - 1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間の4倍以上とする請求項1に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間の10倍以上とする請求項1または2に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(c)における前記第2反応体の供給時間の3倍以上とする請求項1~3のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(c)における前記第2反応体の供給時間の5倍以上とする請求項1~4のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を1サイクルあたりの前記(a)における前記原料の供給時間の20倍以下とする請求項1~5のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を1サイクルあたりの前記(c)における前記第2反応体の供給時間の20倍以下とする請求項1~6のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を100秒以上とする請求項1~7のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を130秒以上とする請求項1~7のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を150秒以上とする請求項1~7のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルあたりの前記(b)における前記第1反応体の供給時間を195秒以上とする請求項1~7のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルにおける前記(b)では、前記第1反応体を分割供給する請求項1~11のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルにおける前記(b)では、前記第1反応体の供給と、前記基板が存在する空間のパージと、を交互に複数回繰り返す請求項1~12のいずれか1項に記載の半導体装置の製造方法。
- 1サイクルにおける前記(b)での1パルスあたりの前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間よりも短くする請求項12または13に記載の半導体装置の製造方法。
- 1サイクルにおける前記(b)での1パルスあたりの前記第1反応体の供給時間を、1サイクルあたりの前記(c)における前記第2反応体の供給時間よりも短くする請求項12~14のいずれか1項に記載の半導体装置の製造方法。
- 前記第1反応体は、アミン系ガスまたは有機ヒドラジン系ガスを含む請求項1~15のいずれか1項に記載の半導体装置の製造方法。
- 基板に対して処理が行われる処理室と、
前記処理室内の基板に対して、形成しようとする膜を構成する主元素とハロゲン元素とを含む原料を供給する原料供給系と、
前記処理室内の基板に対して、炭素、窒素および水素の3元素で構成される第1反応体を供給する第1反応体供給系と、
前記処理室内の基板に対して、酸素を含む第2反応体を供給する第2反応体供給系と、
前記処理室内において、(a)表面に凹凸構造が形成された基板に対して、前記原料を供給することで、前記主元素とハロゲン元素とを含む第1層を形成する処理と、(b)前記基板に対して前記第1反応体を供給することで、前記第1層上に前記第1反応体の一部が分解した物質を吸着させて、前記主元素、炭素および窒素を含む第2層を形成する処理と、(c)前記基板に対して、前記第2反応体を供給することで、前記第2層を酸化させて、前記主元素、酸素、炭素および窒素を含む第3層を形成する処理と、を非同時に行うサイクルを所定回数行うことで、前記凹凸構造上に、前記主元素、酸素、炭素および窒素を含む膜を形成する処理を行わせ、1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間の2倍以上であって、かつ、1サイクルあたりの前記(c)における前記第2反応体の供給時間の1.5倍以上とするように、前記原料供給系、前記第1反応体供給系、および前記第2反応体供給系を制御するよう構成される制御部と、
を有する基板処理装置。 - 基板処理装置の処理室内において、
(a)表面に凹凸構造が形成された基板に対して、形成しようとする膜を構成する主元素とハロゲン元素とを含む原料を供給することで、前記主元素とハロゲン元素とを含む第1層を形成する手順と、
(b)前記基板に対して、炭素、窒素および水素の3元素で構成される第1反応体を供給することで、前記第1層上に前記第1反応体の一部が分解した物質を吸着させて、前記主元素、炭素および窒素を含む第2層を形成する手順と、
(c)前記基板に対して、酸素を含む第2反応体を供給することで、前記第2層を酸化させて、前記主元素、酸素、炭素および窒素を含む第3層を形成する手順と、
を非同時に行うサイクルを所定回数行うことで、前記凹凸構造上に、前記主元素、酸素、炭素および窒素を含む膜を形成する手順と、
1サイクルあたりの前記(b)における前記第1反応体の供給時間を、1サイクルあたりの前記(a)における前記原料の供給時間の2倍以上であって、かつ、1サイクルあたりの前記(c)における前記第2反応体の供給時間の1.5倍以上とする手順と、
をコンピュータによって前記基板処理装置に実行させるプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020184162A JP6990756B2 (ja) | 2020-11-04 | 2020-11-04 | 半導体装置の製造方法、基板処理装置およびプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020184162A JP6990756B2 (ja) | 2020-11-04 | 2020-11-04 | 半導体装置の製造方法、基板処理装置およびプログラム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017053328A Division JP6920082B2 (ja) | 2017-03-17 | 2017-03-17 | 半導体装置の製造方法、基板処理装置およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021036602A JP2021036602A (ja) | 2021-03-04 |
| JP6990756B2 true JP6990756B2 (ja) | 2022-01-12 |
Family
ID=74716691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020184162A Active JP6990756B2 (ja) | 2020-11-04 | 2020-11-04 | 半導体装置の製造方法、基板処理装置およびプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6990756B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI838697B (zh) * | 2021-03-17 | 2024-04-11 | 日商國際電氣股份有限公司 | 半導體裝置之製造方法、基板處理裝置及程式 |
| JP7791849B2 (ja) * | 2023-02-24 | 2025-12-24 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011238894A (ja) | 2010-04-12 | 2011-11-24 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JP2012124322A (ja) | 2010-12-08 | 2012-06-28 | Elpida Memory Inc | 半導体記憶装置の製造方法 |
| JP2013030752A (ja) | 2011-06-22 | 2013-02-07 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP2014146670A (ja) | 2013-01-29 | 2014-08-14 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| JP2014165395A (ja) | 2013-02-26 | 2014-09-08 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP2014208883A (ja) | 2013-03-28 | 2014-11-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| WO2015199111A1 (ja) | 2014-06-25 | 2015-12-30 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| WO2016027369A1 (ja) | 2014-08-22 | 2016-02-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置および記録媒体 |
-
2020
- 2020-11-04 JP JP2020184162A patent/JP6990756B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011238894A (ja) | 2010-04-12 | 2011-11-24 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
| JP2012124322A (ja) | 2010-12-08 | 2012-06-28 | Elpida Memory Inc | 半導体記憶装置の製造方法 |
| JP2013030752A (ja) | 2011-06-22 | 2013-02-07 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
| JP2014146670A (ja) | 2013-01-29 | 2014-08-14 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| JP2014165395A (ja) | 2013-02-26 | 2014-09-08 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP2014208883A (ja) | 2013-03-28 | 2014-11-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| WO2015199111A1 (ja) | 2014-06-25 | 2015-12-30 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| WO2016027369A1 (ja) | 2014-08-22 | 2016-02-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置および記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021036602A (ja) | 2021-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7050985B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
| JP6960953B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
| JP6920082B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| US9508543B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium | |
| JP7371281B2 (ja) | 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置 | |
| JP6756689B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6568508B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6842988B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP6946374B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2019050246A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP2018087370A (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| TW202041105A (zh) | 半導體裝置之製造方法、基板處理裝置及記錄媒體 | |
| JP2022085236A (ja) | 半導体装置の製造方法、プログラム、基板処理装置および基板処理方法 | |
| JP6853116B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP7076490B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| WO2022064600A1 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6760833B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6990756B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP6754493B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP7349033B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6857759B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2022040906A (ja) | クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP7186909B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6857760B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP2021061428A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6990756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |