[go: up one dir, main page]

JP6789791B2 - 半導体装置の製造装置および製造方法 - Google Patents

半導体装置の製造装置および製造方法 Download PDF

Info

Publication number
JP6789791B2
JP6789791B2 JP2016241055A JP2016241055A JP6789791B2 JP 6789791 B2 JP6789791 B2 JP 6789791B2 JP 2016241055 A JP2016241055 A JP 2016241055A JP 2016241055 A JP2016241055 A JP 2016241055A JP 6789791 B2 JP6789791 B2 JP 6789791B2
Authority
JP
Japan
Prior art keywords
substrate
crimping
temporary
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016241055A
Other languages
English (en)
Other versions
JP2018098337A (ja
Inventor
昇 朝日
昇 朝日
寺田 勝美
勝美 寺田
敏行 陣田
敏行 陣田
雅史 千田
雅史 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2016241055A priority Critical patent/JP6789791B2/ja
Priority to CN201780084205.4A priority patent/CN110235230A/zh
Priority to PCT/JP2017/043743 priority patent/WO2018110376A1/ja
Priority to KR1020197019992A priority patent/KR20190095352A/ko
Priority to TW106143316A priority patent/TWI729246B/zh
Publication of JP2018098337A publication Critical patent/JP2018098337A/ja
Application granted granted Critical
Publication of JP6789791B2 publication Critical patent/JP6789791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W72/01365
    • H10W72/07141
    • H10W72/07173
    • H10W72/07178
    • H10W72/072
    • H10W72/07236
    • H10W72/073
    • H10W72/07311
    • H10W72/07331
    • H10W72/07332
    • H10W72/07337
    • H10W72/07338
    • H10W72/241
    • H10W74/15
    • H10W99/00

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、半導体装置の製造装置および製造方法に関する。より詳しくは、半導体チップを熱硬化性接着剤を介して基板もしくは他の半導体チップに熱圧着して電気的に接続すると共に機械的に固定する半導体装置の製造装置および製造方法に関する。
多数の半導体チップを基板に実装するプロセスとして、図11(a)のように、バンプBを有する接合面側に未硬化の熱硬化性接着剤Rを付与した半導体チップCを半導体チップCを基板W上のパッド電極Eと位置合わせ(図11(b))して仮圧着(図11(c))する仮圧着工程と、加熱圧着を行ってバンプBを溶融してパッド電極Eに接合するとともに熱硬化性接着剤Rを硬化して機械的に固定(図11(d))する本圧着工程とに分ける仮本分割プロセスが知られている。
一般的に、仮圧着工程に要する時間に比べて本圧着工程に要する時間は長いが、仮本分割プロセスでは、仮圧着状態にある半導体チップCa(図11(c))を複数個同時に熱圧着することが可能である。このため、半導体チップ1つずつを所定箇所に配置して熱圧着まで行なう一貫プロセスに比べて、大幅なタクトタイム短縮が可能になる。
この仮本分割プロセスは、従来、図12および図13に例示する仮圧着装置200と本圧着装置300によって行なわれている。
仮圧着装置200は、XYθ方向に位置調整可能なボンディングステージ201が保持した基板Wに仮圧着ヘッド204が半導体チップCを1つずつ仮圧着し、仮圧着完了後は図14(a)のように所定箇所に仮圧着状態の半導体チップCaが配置される。また、本圧着装置300は、XYθ方向に位置調整可能なボンディングステージ301が保持した基板Wに、仮固定された半導体チップCaを複数単位で本圧着ヘッド304により熱圧着する。図14(b)の例では、本圧着ヘッドが熱圧着を行なう加圧面Abは、仮圧着状態の半導体チップCaの4個(縦横2個ずつ)に相当し、4個同時に熱圧着されて熱圧着済みの半導体チップCbとなる。
特開2014−236021号公報
従来の仮本分割プロセスでは、図14(a)のように基板Wに仮圧着すべき半導体チップを全て配置した後に、図14(b)のように本圧着を行なっているが、本圧着を行なっている半導体チップに隣接する仮圧着状態の半導体チップCaも加熱してしまうことがある。特に、基板Wがシリコンウェハのように熱伝導率の高い材質で構成されていると基板W経由での伝熱も無視できなくなる。
このように、本来熱圧着すべき半導体チップに隣接する仮圧着状態の半導体チップCa
が加熱された場合、該半導体チップCaに付与された熱硬化性接着剤Rの硬化が進み、図11(C)のようなバンプBとパッド電極Eが未接合の状態で固定されてしまう懸念がある。
このため、本圧着工程で、本来熱圧着すべき半導体チップ以外の、仮圧着状態の半導体チップCaの昇温を防ぐ手法が種々検討されている。中でも、特許文献1に記されている手法は、仮圧着部と本圧着部を往復可能なステージを用い、本圧着時に加圧面に隣接する箇所に仮圧着状態の半導体チップCaが存在しないように、仮圧着と本圧着を繰り返し行なうものである。この手法は、加圧面に隣接する仮圧着状態の半導体チップCaが存在しないことから、熱硬化性接着剤Rの不必要な硬化を防ぐ有効な手段である。
この手法を行なう装置構成の一例を図15に示すが、仮圧着部402と本圧着部403とステージ404によって構成されており、ステージ404は基板Wを保持した状態で仮圧着部402と本圧着部403の間を移動可能に設けられている(図16(a)および図16(b))。
ところで、仮圧着工程では熱硬化性接着剤Rを軟化する程度に加熱して1つずつ加圧するのに対し、本圧着工程では熱硬化性樹脂の加熱硬化に抗して複数同時に加圧する必要があることから、基板Wおよび基板を保持するステージに加わる荷重は、仮圧着工程と本圧着工程では大きく異なり、本圧着工程に用いるステージには高荷重に耐える剛性が必要である。
ところが、図16(a)および図16(b)に示すように、ステージ404を移動可能にした場合、充分な剛性を備えることが難しく、本圧着工程においてステージ表面に歪みが生じ、熱圧着後の半導体チップCbに位置ズレが誘起されることがある。特に、基板Wの大型化に伴い、位置ズレ量が無視出来なくなっている。
本発明は上記課題に鑑みてなされたものであり、半導体チップを熱硬化性接着剤を介して基板に仮圧着する仮圧着工程と、基板上に仮圧着された半導体チップを加熱圧着する本圧着工程からなる仮本分割プロセスで半導体装置を製造するのに際して、本圧着工程において位置ズレを防ぎ、熱圧着対象以外の半導体チップに熱的な悪影響を及ぼすことがない、半導体装置の製造装置および製造方法を提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、
半導体チップに形成されたバンプと基板上に形成されたパッド電極とを電気的に接続するとともに、前記半導体チップを前記基板上に固定する、半導体装置の製造装置であって、
前記半導体チップを保持する仮圧着用ヘッドと、前記基板を保持する仮圧着用ステージとを有し、前記半導体チップを前記基板上の所定位置に仮圧着する仮圧着部と、
前記基板上に仮圧着された半導体チップを複数個同時に熱圧着する本圧着用ヘッドと、前記本圧着用ヘッドが熱圧着する範囲を前記基板の裏面から支持するよう前記本圧着ヘッドに対向するよう固定配置されたバックアップステージとを有し、前記半導体チップに形成されたバンプを溶融して基板上に形成されたパッド電極に電気的に接続するとともに、前記半導体チップを前記基板上に固定する本圧着部と、
前記基板を部分的に保持する保持部を有し、前記基板を、前記仮圧着部から前記本圧着部に移動する機能と、前記本圧着部から前記仮圧着部に移動する機能を有する搬送手段とを備え
前記仮圧着部では、前記本圧着部で熱圧着を行う加圧面単位で、仮圧着を行なう箇所と、仮圧着を行なわない箇所とを設ける、半導体装置の製造装置である。
請求項2に記載の発明は、
半導体チップに形成されたバンプと基板上に形成されたパッド電極とを電気的に接続するとともに、前記半導体チップを前記基板上に固定する、半導体装置の製造装置であって、
前記半導体チップを保持する仮圧着用ヘッドと、前記基板を保持して面内方向に移動可能な仮圧着用ステージとを有し、前記半導体チップを前記基板上の所定位置に仮圧着する仮圧着部と、
前記基板上に仮圧着された半導体チップを複数個同時に熱圧着する本圧着用ヘッドと、前記本圧着用ヘッドが熱圧着する範囲を前記基板の裏面から支持するよう前記本圧着用ヘッドに対向するよう固定配置されたバックアップステージとを有し、前記半導体チップに形成されたバンプを溶融して基板上に形成されたパッド電極に電気的に接続するとともに、前記半導体チップを前記基板上に固定する本圧着部と、
前記基板を部分的に保持する保持部を有し、前記仮圧着用ステージとバックアップステージの何れもが保持していない状態の前記基板を、前記仮圧着部から前記本圧着部に移動する機能と、前記本圧着部から前記仮圧着部に移動する機能を有する搬送手段とを備えた半導体装置の製造装置である。
請求項3に記載の発明は、請求項1または請求項2に記載の半導体装置の製造装置であって、
前記半導体チップの接続に熱硬化性接着剤が付与されたものであったとき、
前記仮圧着用ヘッドは前記熱硬化性接着剤を硬化開始温度より低い温度に加熱する機能を有し、前記本圧着用ヘッドは前記熱硬化性接着剤を硬化させる温度まで加熱する機能を有する、半導体装置の製造装置である。

請求項4に記載の発明は、請求項1から請求項3の何れかに記載の半導体装置の製造装置であって、
前記バックアップステージが前記基板を支持する面が、前記基板よりも小さく、前記本圧着用ヘッドに対応した形状を有する半導体装置の製造装置である。
請求項5に記載の発明は、請求項1から請求項4の何れかに記載の半導体装置の製造装置であって、
前記仮圧着部から前記本圧着部まで前記基板を移動する前記搬送手段の前記保持部が、前記本圧着部においても前記基板を保持する半導体装置の製造装置である。
請求項6に記載の発明は、請求項1から請求項5の何れかに記載の半導体装置の製造装置であって、
前記搬送手段を複数有する半導体装置の製造装置である。
請求項7に記載の発明は、請求項1から請求項6の何れかに記載の半導体装置の製造装置であって、
前記仮圧着用ステージの前記基板を保持する面が前記基板より小さい半導体装置の製造装置である。
請求項8に記載の発明は、
半導体チップを基板上の所定位置に仮圧着する仮圧着工程と、前記基板に仮圧着された前記半導体チップを複数同時に熱圧着する本圧着工程とを備え、
前記仮圧着工程では、前記熱圧着を行う加圧面単位で、仮圧着を行なう箇所と、仮圧着を行なわない箇所とを設定し、前記本圧着工程では、前記熱圧着を行う加圧面を支持する形状のバックアップステージを用いる半導体装置の製造方法である。
請求項9に記載の発明は、請求項8に記載の半導体装置の製造方法であって、
前記半導体チップの接続に熱硬化性接着剤が付与されたものであったとき、
前記仮圧着工程では前記熱硬化性接着剤を硬化開始温度より低い温度に加熱し、前記本圧着工程では前記熱硬化性樹脂を硬化させる温度まで加熱する、半導体装置の製造方法である。
請求項10に記載の発明は、請求項8または請求項9に記載の半導体装置の製造方法であって、
前記本圧着工程で前記基板に仮圧着された前記半導体チップを熱圧着した後に、前記基板に前記半導体チップを仮圧着すべき箇所が残されている場合、前記本圧着工程後の前記基板を前記仮圧着工程に戻す半導体装置の製造方法である。
本発明により、半導体チップを熱硬化性接着剤を介して基板に仮圧着する仮圧着工程と、基板上に仮圧着された半導体チップを加熱圧着する本圧着工程からなる仮本分割プロセスで半導体装置を製造するのに際して、本圧着工程において位置ズレを防ぎ、熱圧着対象以外の半導体チップに熱的な悪影響を及ぼすことがない。
本発明の一実施形態に係る半導体装置の製造装置の構成を示す概略図である。 本発明の一実施形態に係る半導体装置の製造装置の構成要素について説明する概略図である。 (a)本発明の一実施形態に係る半導体装置の製造装置において搬送機構が仮圧着部で基板を保持する状態を示す図である(b)同搬送機構が本圧着部で基板を保持する状態を示す図である。 (a)本発明の一実施形態に係る半導体装置の製造装置において搬送機構が仮圧着部で基板を保持する状態の別の例を示す図である(b)同搬送機構が本圧着部で基板を保持する状態の別の例を示す図である。 (a)本発明の一実施形態で用いる基板を示す図である(b)同基板に1回目の仮圧着を行なった状態を例示する図である(c)同仮圧着後の半導体チップを本圧着した後の状態を例示する図である。 (d)本発明の一実施形態で用いる基板に2回目の仮圧着を行なった状態を例示する図である(e)同仮圧着後の半導体チップを本圧着した後の状態を例示する図である(f)本発明の一実施形態で用いる基板に3回目の仮圧着を行なった状態を例示する図である。 (g)本発明の一実施形態で用いる基板に3回目の仮圧着を行なった半導体チップを本圧着した後の状態を例示する図である(h)本発明の一実施形態で用いる基板に4回目の仮圧着を行なった状態を例示する図である(i)仮圧着後の半導体チップを本圧着した後の状態を例示する図である。 (a)本発明の一実施形態の本圧着工程で基板を把持する状態を示した図である(b)同本圧着工程で基板の把持位置変更をした状態を示す図である(c)同把持位置変更の別の状態を示す図である。 (a)本発明の別の実施形態の2セットの搬送手段を説明する図である(b)同搬送手段の高さ関係を説明する図である。 (a)本発明の別の実施形態に係る半導体装置の製造装置の構成要素について説明する概略図である(b)同実施形態の変形例に係る半導体装置の製造装置の構成要素について説明する概略図である。 (a)バンプ面に熱硬化性接着剤を付与した半導体チップとパッド電極を有する半導体ウェハ基板の断面図である(b)同半導体チップと同半導体ウェハ基板の位置合わせを行った状態を示す断面図である(c)同半導体チップを同半導体ウェハ基板上に仮圧着した状態を示す断面図である(d)同半導体チップを同半導体ウェハ基板上に熱圧着した状態を示す断面図である。 仮本分割プロセスに用いる仮圧着装置の一例を示す図である。 仮本分割プロセスに用いる本圧着装置の一例を示す図である。 (a)仮本分割プロセスにおいて基板全域に仮圧着のみを行なった基板を説明する図である(b)同基板に仮圧着されている半導体チップを複数同時に熱圧着する状態を説明する図である。 仮本分割プロセスの隣接チップ加熱対策として公知な半導体装置の製造装置の構成を示す該略図である。 (a)仮本分割プロセスの隣接チップ加熱対策として公知な半導体装置の製造装置で基板を保持するステージの仮圧着状態での位置を示す図である(b)同ステージの本圧着状態での位置を示す図である。
本発明の実施形態の一例について、図面を用いて説明する。
図1は本発明に係る半導体装置の製造装置を示す図である。半導体装置の製造装置1は、図11(a)〜図11(c)に示すように基板Wに半導体チップCを仮圧着する仮圧着部2と、仮圧着された半導体チップCaを図11(d)の状態となるよう加熱圧着する本圧着部3と、基板Wを仮圧着部2と本圧着部3の間で双方に移動可能な搬送手段4を基本構成としている。図1
なお、図1では、一部の構成要素が別の構成要素を隠しているので、以下、必要に応じて図2(図3、図4も同様)に示す一部構成要素を省いた図を用いて説明を行なう。
半導体装置の製造装置1において、架台5は仮圧着部2と本圧着部3で共通な主な構造体であるが、便宜的に仮圧着部2を構成する架台5を仮圧着用架台52、本圧着部3を構成する架台5を本圧着用架台53とする(図2)。
図1において、仮圧着部2から本圧着部3に至る方向をX方向、基板Wの表面に平行でX方向と直交する方向をY方向、基板Wの表面に対して垂直な方向をZ方向とし、Z方向を軸とする回転方向をθ方向としている。
仮圧着部2は、仮圧着用架台52、仮圧着用ステージ21、仮圧着用支持フレーム22、仮圧着用ユニット23、仮圧着用ヘッド24を備えており、仮圧着用架台52は、仮圧着用ステージ21と仮圧着用支持フレーム22を支持している。
仮圧着用ステージ21は、基板Wを保持しつつXY面内で移動させるものである。図2の例では、仮圧着用架台52上に、Y方向に移動可能なY方向可動部21aを設け、Y方向可動部21a上にX方向可動部21bを設け、X方向可動部21b上にθ方向可動部21cを設けた構成となっている。また、θ方向可動部21cは吸着等により基板Wを保持する機能を有している。ここで、本実施形態において、θ方向調整は基板Wを保持する仮圧着用ステージ21に設けているが、仮圧着用ヘッド24がθ方向に回転する機能を有していてもよい。
仮圧着用支持フレーム22は仮圧着用ユニット23を支持するものであり、仮圧着用ユニット23は仮圧着用ヘッド24をZ方向に移動させるものである。仮圧着用ヘッド24は、半導体チップCを1つずつ吸着保持して、仮圧着用ユニット23の駆動力を半導体チップCに伝達するものである。なお、仮圧着用ヘッド24にはヒータが内蔵され、半導体チップCに付与されている熱硬化性接着剤Rを軟化させる温度範囲で加熱することが出来る。
また、図示していないが仮圧着部2は画像認識装置を備えていることが望ましく、半導体チップCを基板Cの所定箇所に位置合わせする際は、画像認識により半導体チップCと基板Wの相対位置を求め、それに応じて仮圧着用ステージ21を移動させれば良い。
本圧着部3は本圧着用架台53、バックアップステージ31、本圧着用支持フレーム32、本圧着用ユニット33、本圧着用ヘッド34を備えており、本圧着用架台53は、バックアップステージ31と本圧着用支持フレーム32を支持している。
バックアップステージ31は、本圧着用ヘッド34が加熱圧着する範囲を基板Wの下面(半導体チップCaが仮圧着された面の反対側)から支持するものであり、本圧着用ヘッド34の加圧面Abと対向し、加圧面Ab内の半導体チップCaのみを支持するよう本圧着用架台53に固定されている。バックアップステージ31の表面には、基板Wを吸着保持する機能を備えていることが望ましい。また、基板Wを加熱するためのヒータを内蔵してもよい。なお、バックアップステージ31は本圧着用架台53に固定配置するため、剛性を有する材質で形成することが望ましい。
本圧着用支持フレーム32は本圧着用ユニット33を支持するものであり、本圧着用ユニット33は本圧着用ヘッド34をZ方向に移動させるものである。本圧着用ヘッド34はヒータを内蔵しており、本圧着ヘッド34の加圧面Abが基板W上に仮固定された半導体チップCaに接触した後に、半導体チップCaを加熱しつつ、本圧着用ユニット33の駆動力を伝達して加圧するものである。本圧着用ヘッド34の加圧面Abは、仮固定された半導体チップCaを複数個同時に加圧する形状を有している。本実施形態において、加圧面Abは図14(b)と同様に、仮圧着された半導体チップCaの4個分(縦横2個ずつ)としているが、これに限定するものではなく、これより少なくても多くてもよく、同じ4個でも縦横いずれかに4個であってもよい。また、本圧着用ヘッド34が内蔵するヒータは、半導体チップCのバンプBを溶融するとともに熱硬化性接着剤Rを硬化させる温度に昇温する能力を有している。
搬送手段4は、仮圧着用架台52と本圧着用架台53の双方に跨るレール40上をY方向にスライド可能に設けられ、X方向にも移動可能なスライドステージ41と、スライドステージ41上に設けられ高さ調整可能な上下駆動部42と、基板Wを部分的に保持する保持部43を構成要素としている。
搬送手段4は、仮圧着用ステージ21とバックアップステージ31が何れも基板Wを保持していない状態では、保持部43が基板Wを部分的に保持した状態で、基板Wを仮圧着部2と本圧着部3の間で移動させる機能を有している。
このため、仮圧着ステージ21が基板Wの保持を解除した状態であれば、仮圧着ステージ21近くに配置された搬送手段4は、保持部43が基板Wを保持した状態で上下駆動部42を上昇させて、スライドレール40に沿って基板Wを本圧着部3に移動させることが出来る(図3(a)から図3(b))。また、基板Wが本圧着部3にある場合は、バックアップステージ31が基板Wの保持を解除した後に、上下駆動部42を上昇させて、スライドレール40に沿って基板Wを仮圧着部2に移動させることも出来る(図3(b)から図3(a))。ここで、保持部43が仮圧着用ステージ21から基板Wを移載するのに際して(および仮圧着用ステージ21に基板Wを移載するのに際して)、仮圧着用ステージ21の基板保持面(θ方向可動部21c)は基板Wより小さい(少なくともX方向長さが短い)ことが望ましい。
なお、本実施形態において基板Wを角板形状で示しているが、これに限定されるものではなく、半導体ウェハのようにディスク形状のものであってもよい。
ところで、半導体チップCを仮圧着(および本圧着)する箇所は基板Wの中心部に限られるものではなく周辺部に至る。このため、仮圧着用ステージ21を広い範囲で可動させる必要があるが、この仮圧着用ステージ21の移動に対して、搬送手段4のスライドステージ41の移動を同期させることが望ましい。仮圧着用ステージ21の移動に対して、搬送手段4のスライドステージ41の移動を同期させることにより、仮圧着用ステージ21と搬送手段4の干渉を防げるとともに、保持部43を基板Wをバランスよく保持できる箇所に維持することもできる。図4(a)は、図3(a)に比べて仮圧着部2における基板Wの位置が右側に移動した場合に、スライドステージ41も同期して移動した状態を示すものであり。この状態から、基板Wを本圧着部3に移動させた状態を示したのが図4(b)である。
図3(a)から図3(b)、および図4(a)から図4(b)に示すように、仮圧着後の基板Wを本圧着部3に、Y方向に沿って直線的に移動させることにより、直前に仮圧着を行なった半導体チップCaをバックアップステージ31上(本圧着用ヘッド34の直下)に配置することも可能である。
以下、半導体装置の製造装置1の動作例について、基板W上への半導体チップCの配置状況を示す図5〜図7を用いて説明する。
図5(a)は基板Wを示すものである。図5(a)の基板Wには升目を示しているが、この升目は半導体チップCを配置可能な箇所を便宜的に示したものであり、図5(b)以降、図7(f)に至るまで同様である。図5(a)の基板Wは、まず、仮圧着部2の仮圧着用ステージ21に配置され、仮圧着用ヘッド24により、半導体チップCを1つずつ仮圧着する。
図5(b)は基板Wに対する1回目の仮圧着工程が行なわれた後の状態であり、部分的に仮圧着された半導体チップCaが配置されている。前述のとおり、本圧着用ヘッド34の加圧面Abは、仮圧着状態の半導体チップCaを縦横2個ずつ同時に加圧するものであることから、縦横2個ずつの加圧面Ab単位で、半導体チップCを仮圧着する箇所と、仮圧着しいない箇所に分けている。また、図5(b)では、半導体チップCを仮圧着した箇所間の間隔を、加圧面Abの1つ分となっているが、基板Wの伝熱性が高かったり熱硬化性接着剤Rの硬化開始温度が低い場合においては、間隔をさらに広げて、本圧着ヘッド34の加圧面Abの整数倍(本実施形態においては、縦横4個分、6個分、・・)としてもよい。
図5(b)のように基板Wに対する1回目の仮圧着が行なわれた後は、仮圧着用ステージ21は基板Wの保持を解除するとともに、図3(a)の状態のように、搬送手段4の保持部43が基板Wを保持し、上下駆動部42が基板Wを仮圧着ステージ21の基板保持面から浮かせた状態にする。その後、本圧着を行なう(本圧着工程)ために、スライドステージ41がスライドレール40上を本圧着部3側に移動する。
その後、スライドステージ41の位置調整を行い、仮圧着状態の半導体チップCaが(本圧着用ヘッド34の加圧される配置単位で)バックアップステージ31上に配置されるようにする。その後、上下駆動部42により基板Wの下面がバックアップステージ31上面と密着するまで下げるとともにバックアップステージ31により基板Wを吸着保持し、本圧着用ヘッド34を下降させて、加圧面Ab内の半導体チップCaを熱圧着して、熱圧着された半導体チップCbとする。なお、この状態においても保持部43は基板Wの保持を維持している。これは、バックアップステージ31が基板Wを吸着保持しても、バックアップステージ31の保持面積が基板Wの一部に限られるため、基板Wの安定性を確保する必要があるためである。
それから、本圧着用ヘッド34を上昇させるとともに、バックアップステージ31による吸着を解除してから、スライドステージ41により基板Wを移動して、次に熱圧着すべき仮圧着状態の半導体チップCaをバックアップステージ31上に配置し、本圧着ヘッド34により熱圧着する。以後も同様に、スライドステージ41により基板Wの位置を移動させながら、図5(b)のように基板上に仮圧着されている半導体チップCaを全てを、熱圧着された半導体チップCbとする。図5(b)に示す仮圧着状態の半導体チップCaの全てを本圧着したら、図5(c)のようになる。なお、図5(b)で仮圧着した半導体チップCaを図5(c)では全て本圧着しているが、仮圧着した半導体チップCaに何らかの不備があった場合においては、該当する箇所の本圧着を回避することも可能である。
ところで、本圧着用ヘッド34とバックアップステージ31の組み合わせは全ての本圧着において共通であることから、基板W上の位置による熱圧着品質のバラツキを抑えることができる。さらにバックアップステージ31は架台5に固定され充分な剛性を備えているので、本圧着工程時にステージ面が歪んで位置ズレが生じることも防げる。
図5(c)のように、1回目の本圧着を行なった後は、バックアップステージ31による基板Wの保持を解除するとともに、搬送手段4の保持部43が基板Wを保持し、上下駆動部42が基板Wをバックアップステージ31の基板保持面から浮かせた状態にする。その後、スライドステージ41がスライドレール上を、仮圧着部2側に移動する。その後、基板Wを仮圧着用ステージ21上に配置してから、上下駆動部42を下降させるとともに保持部43による基板Wの保持を解除し、仮圧着用ステージ21が基板Wを保持する。
それから、仮圧着ステージ21を移動させながら、半導体チップCが配置されていない所定箇所に、仮圧着用ヘッド24が半導体チップCを1つずつ仮圧着する(2回目の仮圧着)。ここで、1回目の仮圧着と同様に、縦横2個ずつの単位で、半導体チップCを仮圧着するする箇所と、仮圧着しいない箇所に分けている。図6(d)は、基板Wに2回目の仮圧着を行なった後の状態を例示したものである。
図6(d)の状態の基板Wは、図5(b)から図5(c)と同様にバックアップステージ31上に配置され、本圧着が行なわれる。ここで、2回目の仮圧着を行なった半導体チップCaに隣接して熱圧着された半導体チップCbが存在するが、熱圧着された半導体チップCbの熱硬化性接着剤Rは既に硬化しているので、本圧着ヘッド34による加熱で熱的な悪影響を受けることはない。2回目の本圧着後の基板Wを例示したものが図6(e)である。
以後、前述のような動作により、3回目の仮圧着(図6(f))、3回目の本圧着(図7(g))、4回目の仮圧着(図7(h))、4回目の本圧着(図7(i))により基板W全面への半導体チップCの加熱圧着は完了する。
以上のプロセスにより、本圧着工程において、仮圧着状態の半導体チップCaが隣接して存在することがない。すなわち、未硬化の熱硬化性接着剤Rが本圧着工程前に硬化することが防げ、高品質な本圧着工程を効率よく行なうことが出来る。
本実施形態においては、仮圧着工程と本圧着工程を4回繰り返して基板W全面への熱圧着が完了したが、これに限定されるものではない。基板W上への半導体チップCの配列形態、本圧着ヘッド34の加圧面Abの形状(同時に加圧する半導体チップの数、配列)、基板Wの熱伝導度、等に応じて最適な回数を選択すればよい。
なお、本圧着工程において、基板Wの外側に配置された仮圧着状態の半導体チップCaを本圧着する際に、バックアップステージ31に保持部43が干渉する場合もある。このような場合においては、保持部43による基板Wの把持位置を変更するように搬送手段を制御すればよい。
例えば、図8は保持部43がフォーク形状になっているものの、バックアップステージ31と保持部43の干渉なしに、仮圧着状態の半導体チップCa全てを本圧着出来るように保持することは困難(図8(a))であるが、図8(b)や図8(c)のように保持部43の位置を変えることで、バックアップステージ31との干渉を避けることが出来る。なお、保持部43の位置を変更する際は、2つの保持部43の何れか一方とバックアップステージ31により基板Wを吸着保持した状態で、他方の保持部43による基板Wの吸着を解除した後に移動させればよい。
また、本発明の別の実施形態として、図9(a)のように搬送手段4aと搬送手段4bという2セットの搬送手段4を備えた装置も可能である。搬送手段4が2セットある場合、仮圧着部2と本圧着部3それぞれに基板Wを配置して同時処理することが可能であるとともに、一方の基板Wを仮圧着部2から本圧着部3に移動させると同時に他方の基板Wを本圧着部3から仮圧着部2に移動させることも可能なので、仮圧着部2および本圧着部3の待機時間が短縮できて生産性の向上が図れる。なお、仮圧着部2と本圧着部3の間での基板Wの入れ替えを相互に同時に行なうためには、それぞれの基板Wの干渉を回避することが必要である。そのための構成を図9(b)に示す。図9(b)は図9(a)をY方向から見た図であるが、各セットで保持部43の高さを変えて、干渉を回避する構成を示している。
ところで、基板Wが小さい場合などでは、図10(a)のように、1つの保持部43が基板Wの複数辺部を保持する構成であってもよい。このような保持部43を有する搬送手段4であれば、図4(b)のように搬送手段4a、のように2つの搬送手段4を備えることも容易である。
これまでの説明において、半導体チップCと基板Wの接続に熱硬化性接着剤Rが付与されていることを前提に説明したが、本発明は硬化性接着剤Rが付与されず基板W上に半導体チップCが仮圧着されている場合においても有効である。すなわち、本圧着工程において、本圧着を行なう領域に隣接して態の半導体チップCaが存在した場合、本圧着ヘッドの熱は隣接する半導体チップCaのバンプを軟化・変形させる懸念があるが、本発明では、このような懸念も払拭することが出来る。
また、本発明は貫通電極を有する半導体チップを積層する所謂三次元実装にも適用することが可能である。すなわち、半導体チップCとして貫通電極等により上部(非バンプ面)に電極を有するものを用いる場合、図7(i)のように1層目の半導体チップCを熱圧着した状態を、図5(a)と同様に扱って、仮圧着と本圧着を繰り返し実施すれば、三次元実装においても隣接チップへの熱影響を防ぐことができる。
1 半導体装置の製造装置
2 仮圧着部
3 本圧着部
4 搬送手段
5 架台
21 仮圧着用ステージ
22 仮圧着用支持フレーム
23 仮圧着用ユニット
24 仮圧着用ヘッド
31 バックアップステージ
32 本圧着用支持フレーム
33 本圧着用ユニット
34 本圧着用ヘッド
40 スライドレール
41 スライドステージ
42 上下駆動部
43 保持部
C 半導体チップ
Ca 仮圧着状態の半導体チップ
Cb 熱圧着された半導体チップ
R 熱硬化性接着剤
W 基板

Claims (13)

  1. 半導体チップに形成されたバンプと基板上に形成されたパッド電極とを電気的に接続するとともに、前記半導体チップを前記基板上に固定する、半導体装置の製造装置であって、
    前記半導体チップを保持する仮圧着用ヘッドと、前記基板を保持する仮圧着用ステージとを有し、前記半導体チップを前記基板上の所定位置に仮圧着する仮圧着部と、
    前記基板上に仮圧着された半導体チップを複数個同時に熱圧着する本圧着用ヘッドと、前記本圧着用ヘッドが熱圧着する範囲を前記基板の裏面から支持するよう前記本圧着ヘッドに対向するよう固定配置されたバックアップステージとを有し、前記半導体チップに形成されたバンプを溶融して基板上に形成されたパッド電極に電気的に接続するとともに、前記半導体チップを前記基板上に固定する本圧着部と、
    前記基板を部分的に保持する保持部を有し、前記基板を、前記仮圧着部から前記本圧着部に移動する機能と、前記本圧着部から前記仮圧着部に移動する機能を有する搬送手段とを備え
    前記仮圧着部では、前記本圧着部で熱圧着を行う加圧面単位で、仮圧着を行なう箇所と、仮圧着を行なわない箇所とを設ける、半導体装置の製造装置。
  2. 半導体チップに形成されたバンプと基板上に形成されたパッド電極とを電気的に接続するとともに、前記半導体チップを前記基板上に固定する、半導体装置の製造装置であって、
    前記半導体チップを保持する仮圧着用ヘッドと、前記基板を保持して面内方向に移動可能な仮圧着用ステージとを有し、前記半導体チップを前記基板上の所定位置に仮圧着する仮圧着部と、
    前記基板上に仮圧着された半導体チップを複数個同時に熱圧着する本圧着用ヘッドと、前記本圧着用ヘッドが熱圧着する範囲を前記基板の裏面から支持するよう前記本圧着用ヘッドに対向するよう固定配置されたバックアップステージとを有し、前記半導体チップに形成されたバンプを溶融して基板上に形成されたパッド電極に電気的に接続するとともに、前記半導体チップを前記基板上に固定する本圧着部と、
    前記基板を部分的に保持する保持部を有し、前記仮圧着用ステージとバックアップステージの何れもが保持していない状態の前記基板を、前記仮圧着部から前記本圧着部に移動する機能と、前記本圧着部から前記仮圧着部に移動する機能を有する搬送手段とを備えた半導体装置の製造装置。
  3. 請求項1または請求項2に記載の半導体装置の製造装置であって、
    前記半導体チップの接続に熱硬化性接着剤が付与されたものであったとき、
    前記仮圧着用ヘッドは前記熱硬化性接着剤を硬化開始温度より低い温度に加熱する機能を有し、
    前記本圧着用ヘッドは前記熱硬化性接着剤を硬化させる温度まで加熱する機能を有する、半導体装置の製造装置。
  4. 請求項1から請求項3の何れかに記載の半導体装置の製造装置であって、
    前記バックアップステージが前記基板を支持する面が、前記基板よりも小さく、前記本圧着用ヘッドに対応した形状を有する半導体装置の製造装置。
  5. 請求項1から請求項4の何れかに記載の半導体装置の製造装置であって、
    前記仮圧着部から前記本圧着部まで前記基板を移動する前記搬送手段の前記保持部が、前記本圧着部においても前記基板を保持する半導体装置の製造装置。
  6. 請求項1から請求項5の何れかに記載の半導体装置の製造装置であって、
    前記搬送手段を複数有する半導体装置の製造装置。
  7. 請求項1から請求項6の何れかに記載の半導体装置の製造装置であって、
    前記仮圧着用ステージの前記基板を保持する面が前記基板より小さい半導体装置の製造装置。
  8. 半導体チップを基板上の所定位置に仮圧着する仮圧着工程と、
    前記基板に仮圧着された前記半導体チップを熱圧着する本圧着工程とを備え、
    前記仮圧着工程では、前記熱圧着を行う加圧面単位で、仮圧着を行なう箇所と、仮圧着を行なわない箇所とを設定し、
    前記本圧着工程では、前記熱圧着を行う加圧面を支持する形状のバックアップステージを用いる半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法であって、
    前記本圧着工程において、前記加圧面が複数の半導体チップを同時に加圧する形状である半導体装置の製造方法。
  10. 請求項8または請求項9に記載の半導体装置の製造方法であって、
    前記仮圧着工程において、前記加圧面1つ分の仮圧着を行なう箇所同士が、
    前記加圧面の整数倍だけ間隔を空けるよう配置される半導体装置の製造方法。
  11. 請求項8から請求項10のいずれかにに記載の半導体装置の製造方法であって、
    前記半導体チップの接続に熱硬化性接着剤が付与されたものであったとき、
    前記仮圧着工程では前記熱硬化性接着剤を硬化開始温度より低い温度に加熱し、
    前記本圧着工程では前記熱硬化性接着剤を硬化させる温度まで加熱する、半導体装置の製造方法。
  12. 請求項8から請求項11のいずれかに記載の半導体装置の製造方法であって、
    前記本圧着工程で前記基板に仮圧着された前記半導体チップを熱圧着した後に、
    前記基板に前記半導体チップを仮圧着すべき箇所が残されている場合、
    前記本圧着工程後の前記基板を前記仮圧着工程に戻す半導体装置の製造方法。
  13. 請求項12に記載の半導体装置の製造方法であって、
    前記本圧着工程を行っていると同時に、別の基板に仮圧着工程を行なう半導体装置の製造方法。
JP2016241055A 2016-12-13 2016-12-13 半導体装置の製造装置および製造方法 Active JP6789791B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016241055A JP6789791B2 (ja) 2016-12-13 2016-12-13 半導体装置の製造装置および製造方法
CN201780084205.4A CN110235230A (zh) 2016-12-13 2017-12-06 半导体装置的制造装置和制造方法
PCT/JP2017/043743 WO2018110376A1 (ja) 2016-12-13 2017-12-06 半導体装置の製造装置および製造方法
KR1020197019992A KR20190095352A (ko) 2016-12-13 2017-12-06 반도체 장치의 제조 장치 및 제조 방법
TW106143316A TWI729246B (zh) 2016-12-13 2017-12-11 半導體裝置的製造裝置及製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016241055A JP6789791B2 (ja) 2016-12-13 2016-12-13 半導体装置の製造装置および製造方法

Publications (2)

Publication Number Publication Date
JP2018098337A JP2018098337A (ja) 2018-06-21
JP6789791B2 true JP6789791B2 (ja) 2020-11-25

Family

ID=62558631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016241055A Active JP6789791B2 (ja) 2016-12-13 2016-12-13 半導体装置の製造装置および製造方法

Country Status (5)

Country Link
JP (1) JP6789791B2 (ja)
KR (1) KR20190095352A (ja)
CN (1) CN110235230A (ja)
TW (1) TWI729246B (ja)
WO (1) WO2018110376A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102800734B1 (ko) 2019-07-04 2025-04-29 삼성전자주식회사 마이크로 led 디스플레이 모듈 및 이를 제조하는 방법
CN115868014B (zh) * 2020-09-02 2025-08-01 株式会社新川 半导体装置的制造装置以及制造方法
KR102841735B1 (ko) * 2022-10-18 2025-08-04 세메스 주식회사 어태치 시스템 및 어태치 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110856A (ja) * 2000-10-03 2002-04-12 Sony Corp 半導体装置の製造方法
JP4523732B2 (ja) * 2001-04-04 2010-08-11 東レエンジニアリング株式会社 チップボンディング装置
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2013232454A (ja) * 2012-04-27 2013-11-14 Toray Ind Inc 個片化した接着剤層を有する配線基板の製造方法およびそれから作成された半導体パッケージ
JP2014154775A (ja) * 2013-02-12 2014-08-25 Shibaura Mechatronics Corp 電子部品の実装方法及び実装装置
JP6140531B2 (ja) * 2013-05-30 2017-05-31 三星電子株式会社Samsung Electronics Co.,Ltd. 半導体チップ接合装置および半導体チップ接合方法
JP6602022B2 (ja) * 2015-02-19 2019-11-06 東レエンジニアリング株式会社 実装装置および実装方法
JP6518461B2 (ja) * 2015-03-03 2019-05-22 東レエンジニアリング株式会社 実装装置および実装方法

Also Published As

Publication number Publication date
KR20190095352A (ko) 2019-08-14
WO2018110376A1 (ja) 2018-06-21
CN110235230A (zh) 2019-09-13
TW201836102A (zh) 2018-10-01
TWI729246B (zh) 2021-06-01
JP2018098337A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
JP6679378B2 (ja) 実装装置および実装方法
KR102372519B1 (ko) 실장 장치
JP6349540B2 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
JP2015084388A (ja) 搭載部品収納治具、マルチ部品実装装置およびマルチ部品実装方法
JP6816992B2 (ja) 実装装置
JP6140531B2 (ja) 半導体チップ接合装置および半導体チップ接合方法
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JP2016152393A (ja) 実装装置および実装方法
JP6179843B2 (ja) 実装装置及び実装方法
JP2018010977A (ja) 半導体装置の製造方法および製造装置
JP6863767B2 (ja) 実装装置および実装方法
TW202027201A (zh) 安裝裝置及安裝方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP7023700B2 (ja) 実装装置及び実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201104

R150 Certificate of patent or registration of utility model

Ref document number: 6789791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250