JP6758221B2 - スイッチング回路 - Google Patents

Description

この発明は、負荷素子の電流を制御するスイッチング回路に関する。

電気・電子製品の負荷素子に流す電流をオン・オフ制御する回路には広くスイッチング素子が用いられている。そして、近年では、電気・電子製品に信頼性や安全性が一層求められるようになってきており、そのための保護回路が必要になっている。一方で、コスト低減や省スペースの観点から部品点数を可能な限り少なくして回路の小型化を図る必要がある。

このようなスイッチング素子の保護に関する先行技術文献として、特開２００６−２９６１５９号公報、特開２０１４−１８７５４３号公報、特開平５−１５５３９９号公報、特開２００６−３５２９３１号公報（特許文献１〜４）が知られている。

特開２００６−２９６１５９号公報 特開２０１４−１８７５４３号公報 特開平５−１５５３９９号公報 特開２００６−３５２９３１号公報

特許文献１には、パワースイッチング素子のセンス電流を受けてセンス電圧を発生する電流検出抵抗と、センス電圧を受けて過電流検出信号を発生する過電流判定回路を有する半導体集積回路と、負の抵抗温度特性を有するサーミスタとを備える電力変換装置が開示されている。この電力変換装置において、サーミスタは、電流検出抵抗と並列に接続され、サーミスタと電流検出抵抗は、半導体集積回路の外部回路に配置される。しかしながら、センス端子がないスイッチング素子には、ソース抵抗として微小抵抗値である温度検知デバイスと電流検知抵抗とが並列に配置された回路を組むことが考えられる。しかしこの場合、抵抗値が電流検知抵抗の抵抗値とほぼ同じであり、かつ電圧降下の小さい微小値である温度検知デバイスを選定する必要があり、回路を組むことが非常に困難である。

特許文献２には、スイッチング素子のゲート電圧が急上昇した場合であっても、ゲート電圧を素早く低下させる半導体装置が開示されている。しかしながら、特許文献２に開示された半導体装置には、サーミスタ等の温度検出素子が無く、過温度検知は不可能である。

特許文献３には、回路構成の簡略化と共に、耐熱放射特性の高性能化が図られたヒータ制御回路が開示されている。このヒータ制御回路は、サーミスタに定電圧電流を供給して駆動することにより、温度変化に伴なう抵抗値変化を利用してトランジスタのオン・オフ切換を行うように構成される。しかしながら、特許文献３に開示されたヒータ制御回路には過電流を検知する機能がない。

特許文献４には、高温動作時におけるスイッチング素子の特性劣化や破壊を防止できるスイッチング素子保護回路が開示されている。このスイッチング素子保護回路は、ＭＯＳ−ＦＥＴの動作温度を検出する温度検出用サーミスタを備え、動作温度が所定のレベルを越えるときにＭＯＳ−ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を安全動作領域内での動作に切換える。しかしながら、特許文献４に開示されたスイッチング素子保護回路には、過電流を検知する機能がない。

以上のように、従来のスイッチング素子保護回路には、過熱と過電流とを同時に検出できるものは無く、信頼性向上に改善の余地があった。

この発明の目的は、安価かつ小型な構成で、「スイッチ機能」、「過熱検知機能」、「過電流検知機能」を同時に実現することができるスイッチング回路を提供することである。

本開示のスイッチング回路は、第１電源ノードと第１ノードとの間に接続された負荷素子と、制御電極を有し、第１ノードと第２ノードとの間の導通状態を制御するスイッチング素子と、第２ノードと接地ノードとの間に接続された抵抗素子と、制御電極に制御信号を出力する制御信号出力回路と、コレクタが制御電極に接続され、エミッタが接地されたトランジスタと、アノードがトランジスタのベースに接続され、カソードに電源電圧が供給されるツェナーダイオードと、第２ノードとトランジスタのベースとの間に接続された温度可変抵抗器とを備える。

本発明によれば、高価なアプリケーションＩＣを使用せずとも安価かつ小型に「トランジスタスイッチ機能」、「過熱検知機能」、「過電流検知機能」を同時に実現できる。

実施の形態１に係るスイッチング回路の構成を示す回路図である。 実施の形態２に係るスイッチング回路の構成を示す回路図である。 実施の形態３に係るスイッチング回路の構成を示す回路図である。 実施の形態４に係るスイッチング回路の構成を示す回路図である。 実施の形態５に係るスイッチング回路の構成を示す回路図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

実施の形態１．
図１は、実施の形態１に係るスイッチング回路の構成を示す回路図である。図１を参照して、スイッチング回路１００は、電源ノード１０８とノード１１２との間に接続された負荷素子１０７と、制御電極１１０を有し、ノード１１２とノード１１１との間の導通状態を制御するスイッチング素子１０６と、ノード１１１と接地ノードＧＮＤとの間に接続された抵抗素子１０５と、制御電極１１０に制御信号を出力するための制御信号出力回路１０１と、コレクタが制御電極１１０に電流制限抵抗１０２によって接続され、エミッタが接地されたトランジスタ１０３と、アノードがトランジスタ１０３のベースに接続されたツェナーダイオード１０９と、ノード１１１とトランジスタ１０３のベースとの間に接続された温度可変抵抗器１０４とを備える。

実施の形態１では、ツェナーダイオード１０９のカソードには、制御電極１１０が活性化されたときに電源電圧が供給される。具体的には、ツェナーダイオード１０９のカソードは、制御信号出力回路１０１の出力に接続される。

スイッチング素子１０６は、たとえば、ＦＥＴ等である。制御信号出力回路１０１は、ゲート抵抗１１３を介してスイッチング素子１０６に対して開閉制御信号を出力する。温度可変抵抗器１０４は、正の温度係数を有する。抵抗素子１０５は、微小値の抵抗値を有する。

このとき、ゲート抵抗１１３と電流制限抵抗１０２の抵抗値の和はトランジスタ１０３のコレクタ電流設計値に基づいて決定される。また、これら抵抗がなす分圧比はスイッチング素子１０６のピンチオフ電圧（約２Ｖ）以下とする。

スイッチング回路１００の基本機能は、制御信号出力回路１０１が制御信号としての２値（高／低）の電圧値を任意のタイミングで出力し、スイッチング素子１０６の制御電極１１０に入力することでノード１１２とノード１１１との間の短絡／開放を行うことである。スイッチング回路１００の補助機能は、スイッチング素子１０６に対する過電流保護および過熱保護である。

過電流、過熱といった異常時にトランジスタ１０３が導通し、制御信号出力回路１０１が出力する制御信号を、ゲート抵抗１１３および電流制限抵抗１０２によって分圧されたＧＮＤ電位に近い電圧に低下させる。これにより、スイッチング素子１０６がオフするのでスイッチング素子１０６が保護される。これらの保護動作について、過電流保護、過熱保護に分けて説明する。

まず過電流保護機能について説明する。正常時には、スイッチング素子１０６が導通時、電源ノード１０８からの負荷素子１０７を介した負荷電流は、微小値の抵抗素子１０５を通じてＧＮＤに流れる。過電流異常時には、この電流量が増大することで、抵抗素子１０５に発生する電位差が大きくなってノード１１１の電位が上昇する。これに応じてトランジスタ１０３のベース電極の電圧が上昇してトランジスタ１０３が導通し、ゲート抵抗１１３とスイッチング素子１０６の制御電極１１０の電位を強制的にＧＮＤレベルにしてスイッチング素子１０６を非導通とする。

続いて、過熱保護機能について説明する。正常時には、制御信号出力回路１０１に接続されたツェナーダイオード１０９は常温時に制御信号出力回路１０１の出力電圧値からツェナー電圧値Ｖｚを減じた電位をトランジスタ１０３のベース電極に印加している。ここで、常温で適切なツェナー電圧値Ｖｚが得られるように、逆方向電流を流す温度可変抵抗器１０４の値を決定する。

このとき、ツェナーダイオード１０９のツェナー電圧値Ｖｚは、開閉制御信号の波高値ＶＨからトランジスタ１０３をオン動作させるベースバイアス値Ｖｂｅを減じた値以上かつ開閉制御信号の波高値ＶＨを超えない値とする。すなわち、ＶＨ−Ｖｂｅ≦Ｖｚ＜ＶＨの関係を満たすようにＶｚを選択する。

これにより常温時には、トランジスタ１０３は開放状態になり、制御信号出力回路１０１からの制御信号がスイッチング素子１０６の制御電極１１０にそのまま入力される。

一方、過熱異常時には正の温度係数を持つ温度可変抵抗器１０４の抵抗値が大きくなり、ツェナー電圧値を維持するための電流をツェナーダイオード１０９に流すことができなくなるためにトランジスタ１０３のベース電極は制御信号と同電位となる。すなわち、ツェナー電流が十分流れている場合にトランジスタ１０３のベース−ＧＮＤ間の電位差が０Ｖとなるように、ツェナーダイオード１０９を選定する。たとえば、ツェナーダイオード１０９のカソード側に接続する電源電圧（制御信号出力回路１０１のハイレベルに相当）を５Ｖとすると、ツェナー電圧がほぼ５Ｖ程度である素子を選んでおき、ベースバイアスがほぼ接地電位になるようにする。そして、温度可変抵抗器１０４の抵抗が増大しツェナーダイオード１０９に電流がほとんど流れない場合には、ツェナーダイオードの特性からツェナーダイオード１０９に発生する電位差は小さくなり、トランジスタ１０３のベース電圧は上昇して電源電圧５Ｖとほぼ同電位となる。ただし、このときの電流値はトランジスタ１０３をオンさせるベース電流程度は流れている。すなわち、抵抗素子１０５の抵抗値およびベース電流を無視し、抵抗増加時の温度可変抵抗器１０４の抵抗値をＲ０、電流値をＩ、小さくなったツェナー電圧をＶｚ０とすると、ＶＨ−Ｖｚ０＞ＶｂｅかつＩ×Ｒ０＞Ｖｂｅを満たすように、Ｉ，Ｖｚ０、Ｒ０を選定するとよい。このようにツェナーダイオード１０９および温度可変抵抗器１０４を選定すると、少なくともスイッチング素子１０６を導通させる制御信号が出力されているタイミング、つまり制御電極１１０を駆動する信号線が高電圧のタイミングにおいては、トランジスタ１０３が導通する。この結果、スイッチング素子１０６は非導通となる。

温度検知精度の向上のために、温度可変抵抗器１０４はスイッチング素子１０６に近接配置することが好ましい。

また、ツェナーダイオード１０９の温度変化による特性変化を小さくするため、ツェナーダイオード１０９の電極にはベタパターンなどで熱容量を大きくするなどの放熱機構を設けることが望ましい。

本実施の形態によれば、スイッチング素子１０６に対する「トランジスタスイッチ機能」、「過電流保護機能」、「過熱保護機能」を安価かつ小型にトランジスタ１石で実現できる。

実施の形態２．
実施の形態２のスイッチング回路は、図１に示した実施の形態１のスイッチング回路１００に対してツェナーダイオード１０９のアノード側電極を新たに設けた電源ノードに接続したものに相当する。

図２は、実施の形態２に係るスイッチング回路の構成を示す回路図である。図２を参照して、スイッチング回路２００は、電源ノード２０８とノード２１２との間に接続された負荷素子２０７と、制御電極２１０を有し、ノード２１２とノード２１１との間の導通状態を制御するスイッチング素子２０６と、ノード２１１と接地ノードＧＮＤとの間に接続された抵抗素子２０５と、制御電極２１０に制御信号を出力するための制御信号出力回路２０１と、コレクタが制御電極２１０に電流制限抵抗２０２によって接続され、エミッタが接地されたトランジスタ２０３と、アノードがトランジスタ２０３のベースに接続されたツェナーダイオード２０９と、ノード２１１とトランジスタ２０３のベースとの間に接続された温度可変抵抗器２０４とを備える。

ツェナーダイオード２０９のカソードには電源電圧が供給される。実施の形態２では、ツェナーダイオード２０９のカソードは、電源ノード２１４に接続される。電源ノード２１４は、電源ノード２０８と共通でも良く、また電源ノード２０８と別の電源電位を受けるものであっても良い。

スイッチング回路２００の動作原理は、実施の形態１のスイッチング回路１００と同様であるので説明は繰り返さない。

このとき、ツェナーダイオード２０９のツェナー電圧値は、電源ノード２１４の電圧値からトランジスタ２０３をオン動作させるベースバイアス値を減じた値以上かつ電源ノード２１４の電圧値を超えない値とする。電源ノード２１４を制御信号出力回路２０１の電源と分離することによって、使用するツェナーダイオード２０９に合った電源電圧を使用するツェナーダイオード２０９のカソード側に与えることが可能となる。

実施の形態２によれば、制御信号出力回路２０１が出力する制御信号の波高値よりも小さいツェナー電圧値を選定する必要が無くなり、ツェナー電圧が大きいツェナーダイオード２０９が選定できるようになる。

実施の形態３．
実施の形態３のスイッチング回路は、図１に示した実施の形態１のスイッチング回路１００に対して、制御信号出力回路１０１とツェナーダイオード１０９の間に、アノード側を制御信号出力回路１０１と接続したダイオードを配置したものに相当する。

図３は、実施の形態３に係るスイッチング回路の構成を示す回路図である。図３を参照して、スイッチング回路３００は、電源ノード３０８とノード３１２との間に接続された負荷素子３０７と、制御電極３１０を有し、ノード３１２とノード３１１との間の導通状態を制御するスイッチング素子３０６と、ノード３１１と接地ノードＧＮＤとの間に接続された抵抗素子３０５と、制御電極３１０に制御信号を出力するための制御信号出力回路３０１と、コレクタが制御電極３１０に電流制限抵抗３０２によって接続され、エミッタが接地されたトランジスタ３０３と、アノードがトランジスタ３０３のベースに接続されたツェナーダイオード３０９と、ノード３１１とトランジスタ３０３のベースとの間に接続された温度可変抵抗器３０４とを備える。

ツェナーダイオード３０９のカソードには電源電圧が供給される。具体的には、実施の形態３では、スイッチング回路３００は、アノードが制御信号出力回路３０１の出力に接続されたダイオード３１４をさらに備える。ツェナーダイオード３０９のカソードは、ダイオード３１４のカソードに接続される。これにより、ツェナーダイオード３０９のカソードには、制御電極３１０が活性化されたときに電源電圧が供給される。

なお、動作原理は基本的には、実施の形態１と同様であるが、実施の形態３ではさらに、ノード３１１の電位が制御信号出力回路３０１の出力信号電圧値よりも大きくなった場合に、ノード３１１から制御信号出力回路３０１に逆流する電流をダイオード３１４により阻止する点が特徴である。すなわち、実施の形態３では、制御信号出力回路３０１への電流の逆流防止効果が得られる。

実施の形態４．
実施の形態４のスイッチング回路は、図２に示した実施の形態２のスイッチング回路２００に対して電源ノード２１４とツェナーダイオード２０９のとの間にアノード側を電源ノードと接続したダイオードを配置したものに相当する。

図４は、実施の形態４に係るスイッチング回路の構成を示す回路図である。図４を参照して、スイッチング回路４００は、電源ノード４０８とノード４１２との間に接続された負荷素子４０７と、制御電極４１０を有し、ノード４１２とノード４１１との間の導通状態を制御するスイッチング素子４０６と、ノード４１１と接地ノードＧＮＤとの間に接続された抵抗素子４０５と、制御電極４１０に制御信号を出力するための制御信号出力回路４０１と、コレクタが制御電極４１０に電流制限抵抗４０２によって接続され、エミッタが接地されたトランジスタ４０３と、アノードがトランジスタ４０３のベースに接続されたツェナーダイオード４０９と、ノード４１１とトランジスタ４０３のベースとの間に接続された温度可変抵抗器４０４とを備える。

ツェナーダイオード４０９のカソードには電源電圧が供給される。実施の形態４では、スイッチング回路４００は、アノードが電源ノード４１４に接続されたダイオード４１５をさらに備える。ツェナーダイオード４０９のカソードは、ダイオード４１５のカソードに接続され、ダイオード４１５を介して電源ノード４１４から電源電圧が供給される。

実施の形態４の構成によれば、ノード４１１の電位が電源ノード４１４の電位よりも高い場合に電源ノード４１４への電流の逆流がダイオード４１５により阻止される。すなわち、実施の形態４では、電源ノード４１４への電流逆流防止効果が得られる。

実施の形態５．
実施の形態５のスイッチング回路は、図１に示した実施の形態１のスイッチング回路１００に対して、トランジスタ１０３のベース電極とＧＮＤ間にコンデンサを設けたものに相当する。

図５は、実施の形態５に係るスイッチング回路の構成を示す回路図である。図５を参照して、スイッチング回路５００は、電源ノード５０８とノード５１２との間に接続された負荷素子５０７と、制御電極５１０を有し、ノード５１２とノード５１１との間の導通状態を制御するスイッチング素子５０６と、ノード５１１と接地ノードＧＮＤとの間に接続された抵抗素子５０５と、制御電極５１０に制御信号を出力するための制御信号出力回路５０１と、コレクタが制御電極５１０に電流制限抵抗５０２によって接続され、エミッタが接地されたトランジスタ５０３と、アノードがトランジスタ５０３のベースに接続されたツェナーダイオード５０９と、ノード５１１とトランジスタ５０３のベースとの間に接続された温度可変抵抗器５０４とを備える。

実施の形態５では、ツェナーダイオード５０９のカソードには、制御電極５１０が活性化されたときに電源電圧が供給される。具体的には、ツェナーダイオード５０９のカソードは、制御信号出力回路５０１の出力に接続される。

実施の形態５のスイッチング回路５００は、トランジスタ５０３のベース電極と接地ノードとの間に接続されたコンデンサ５１４をさらに備える。コンデンサ５１４は、トランジスタ５０３のベース電極にノイズが重畳した際に、ノイズをＧＮＤに逃がすために設けられる。

実施の形態５によれば、トランジスタ５０３のベース電極のノイズが抑圧され、誤動作を抑止できる効果が得られる。

なお、図５にはコンデンサ５１４を図１の構成に追加した例を示したが、図２〜図４のいずれの構成にもコンデンサ５１４を追加しても同様な効果が得られる。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１００，２００，３００，４００，５００ スイッチング回路、１０１，２０１，３０１，４０１，５０１ 制御信号出力回路、１０２，２０２，３０２，４０２，５０２ 電流制限抵抗、１０３，２０３，３０３，４０３，５０３ トランジスタ、１０４，２０４，３０４，４０４，５０４ 温度可変抵抗器、１０５，２０５，３０５，４０５，５０５ 抵抗素子、１０６，２０６，３０６，４０６，５０６ スイッチング素子、１０７，２０７，３０７，４０７，５０７ 負荷素子、１０８，２０８，２１４，３０８，４０８，４１４，５０８ 電源ノード、１０９，２０９，３０９，４０９，５０９ ツェナーダイオード、１１０，２１０，３１０，４１０，５１０ 制御電極、１１１，１１２，２１１，２１２，３１１，３１２，４１１，４１２，５１１，５１２ ノード、１１３ ゲート抵抗、３１４，４１５ ダイオード、５１４ コンデンサ、ＧＮＤ 接地ノード。

Claims (7)

1. 第１電源ノードと第１ノードとの間に接続された負荷素子と、
   制御電極を有し、前記第１ノードと第２ノードとの間の導通状態を制御するスイッチング素子と、
   前記第２ノードと接地ノードとの間に接続された抵抗素子と、
   前記制御電極に制御信号を出力する制御信号出力回路と、
   コレクタが前記制御電極に接続され、エミッタが接地されたトランジスタと、
   アノードが前記トランジスタのベースに接続され、カソードに電源電圧が供給されるツェナーダイオードと、
   前記第２ノードと前記トランジスタのベースとの間に接続された温度可変抵抗器とを備える、スイッチング回路。
2. 前記ツェナーダイオードのカソードは、前記制御信号が活性化されたことに応じて電源電圧が供給される、請求項１に記載のスイッチング回路。
3. 前記ツェナーダイオードのカソードは、前記制御信号出力回路の出力に接続される、請求項２に記載のスイッチング回路。
4. アノードが前記制御信号出力回路の出力に接続され、カソードが前記ツェナーダイオードのカソードと接続されたダイオードをさらに備える、請求項２に記載のスイッチング回路。
5. 前記ツェナーダイオードのカソードは、第２電源ノードに接続される、請求項１に記載のスイッチング回路。
6. アノードが前記第２電源ノードに接続され、カソードが前記ツェナーダイオードのカソードと接続されたダイオードをさらに備える、請求項５に記載のスイッチング回路。
7. 前記トランジスタのベースと、接地ノードとの間に接続されたコンデンサをさらに備える、請求項１に記載のスイッチング回路。
   

Images