[go: up one dir, main page]

JP6691031B2 - 配線基板及びその製造方法、半導体パッケージ - Google Patents

配線基板及びその製造方法、半導体パッケージ Download PDF

Info

Publication number
JP6691031B2
JP6691031B2 JP2016197573A JP2016197573A JP6691031B2 JP 6691031 B2 JP6691031 B2 JP 6691031B2 JP 2016197573 A JP2016197573 A JP 2016197573A JP 2016197573 A JP2016197573 A JP 2016197573A JP 6691031 B2 JP6691031 B2 JP 6691031B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
wiring
wiring board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016197573A
Other languages
English (en)
Other versions
JP2018060922A (ja
Inventor
今藤 桂
桂 今藤
藤井 聡
聡 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016197573A priority Critical patent/JP6691031B2/ja
Priority to US15/718,414 priority patent/US9935043B1/en
Publication of JP2018060922A publication Critical patent/JP2018060922A/ja
Application granted granted Critical
Publication of JP6691031B2 publication Critical patent/JP6691031B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W90/701
    • H10P72/74
    • H10W70/093
    • H10W70/65
    • H10W74/127
    • H10W74/141
    • H10P72/7424
    • H10P72/744
    • H10W72/072
    • H10W72/073
    • H10W72/252
    • H10W72/29
    • H10W74/012
    • H10W74/142
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、配線基板及びその製造方法、半導体パッケージに関する。
銅等を有する配線構造をパッド等の外部接続端子に用いる場合、表面を金属層で被覆する表面処理が行われる場合がある。表面処理には様々な種類があるが、はんだ接合性やワイヤボンド接合性に優れた無電解ニッケルめっきが主流である。
又、配線構造を外部接続端子以外に用いる場合(内層に用いる場合)にも、耐マイグレーション性を高めて信頼性を向上する目的で、表面を金属層で被覆する表面処理が行われる場合がある。この場合も無電解ニッケルめっきを用いることができる。
ところで、配線構造の表面に無電解ニッケルめっきを行うと、形成されるニッケルめっき膜が裾を引いた形状となり、狭ピッチ配線では配線間でショートしてしまう問題が発生する。これは、無電解ニッケルめっきでは、前処理としてパラジウムを吸着させて触媒活性を高める工程が必要であるが、そのパラジウムが配線間の絶縁樹脂表面にも吸着されやすいため、絶縁樹脂表面に無電解ニッケルめっき膜が析出してしまうためである。
この問題を解決するために、例えば、絶縁樹脂表面にニッケルパラジウム合金層を形成し、ニッケルパラジウム合金層を触媒層として無電解ニッケルめっきを行う技術が提案されている。この技術では、触媒活性工程を省略できるため、ニッケルめっき膜が裾を引いた形状となることを防止できる(例えば、特許文献1参照)。
特開昭62−134990号公報
しかしながら、上記の技術を用いて配線構造の表面をニッケルめっき膜等の金属層で被覆した場合、金属層の表面が平坦となるため、金属層上に絶縁樹脂(層間絶縁層やアンダーフィル樹脂等)を形成する際に、絶縁樹脂と配線構造との密着性を十分に確保することができない。
本発明は、上記の点に鑑みてなされたものであり、表面が金属層で被覆された配線構造を有する配線基板において、金属層上に絶縁樹脂を形成する際の密着性を向上することを課題とする。
本配線基板は、第1絶縁層上に形成された配線構造を有する配線基板であって、前記配線構造は、第1金属層と、前記第1金属層上に形成された第2金属層と、前記第2金属層上に形成された第3金属層と、を有する配線パターンと、前記配線パターンの側面及び上面を被覆する第4金属層と、を有し、前記第2金属層の外周部は、前記配線パターンの側面から突起して第1突起部を形成し、前記第4金属層は、前記第1突起部に対応して前記配線構造の側面から突起する第2突起部を有していることを要件とする。
開示の技術によれば、表面が金属層で被覆された配線構造を有する配線基板において、金属層上に絶縁樹脂を形成する際の密着性を向上できる。
本実施の形態に係る配線基板を例示する断面図である。 本実施の形態に係る半導体パッケージを例示する断面図である。 本実施の形態に係る配線基板の製造工程を例示する図(その1)である。 本実施の形態に係る配線基板の製造工程を例示する図(その2)である。 本実施の形態に係る配線基板の製造工程を例示する図(その3)である。 前処理工程に触媒活性工程を含まない無電解ニッケルめっき法について説明する図である。 比較例について説明する図(その1)である。 比較例について説明する図(その2)である。 比較例について説明する図(その3)である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
[配線基板の構造]
ここでは、本発明に係る配線構造が配線基板の表層に配されるパッドに用いられる場合を例にして、配線構造について説明する。
図1は、本実施の形態に係る配線基板を例示する断面図であり、図1(a)は全体図、図1(b)は図1(a)のA部の部分拡大図である。
図1(a)を参照するに、配線基板1は、配線層10と、絶縁層20と、配線構造30と、ソルダーレジスト層40とを有するコアレスの配線基板である。本発明に係る配線構造をコア付きの配線基板に設けてもよいことは、言うまでもない。
なお、本実施の形態では、便宜上、配線基板1のソルダーレジスト層40側を上側又は一方の側、絶縁層20側を下側又は他方の側とする。又、各部位のソルダーレジスト層40側の面を上面又は一方の面、絶縁層20側の面を下面又は他方の面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層20の上面20aの法線方向から視ることを指し、平面形状とは対象物を絶縁層20の上面20aの法線方向から視た形状を指すものとする。
配線基板1において、配線層10は絶縁層20の下面側に埋め込まれている。配線層10の下面は絶縁層20の下面から露出し、配線層10の上面及び側面は絶縁層20に被覆されている。配線層10の下面は、例えば、絶縁層20の下面と面一とすることができる。
絶縁層20の下面から露出する配線層10の下面は、例えば、平面形状が円形に形成され、他の配線基板等と接続されるパッドとして用いることができる。配線層10は、パッドの他に配線パターンを有していてもよい。配線層10の材料としては、例えば、銅(Cu)等を用いることができる。配線層10は、複数の金属層の積層構造であっても構わない。配線層10の厚さは、例えば10〜20μm程度とすることができる。
絶縁層20は、配線層10の上面及び側面を被覆するように形成されている。絶縁層20の材料としては、例えば、非感光性(熱硬化性樹脂)のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。但し、絶縁層20の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層20は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層20の厚さは、例えば10〜50μm程度とすることができる。絶縁層20に適宜ビアホールを設け、ビアホールを介して配線層10と配線構造30とを接続することができる。
配線構造30は、表層(表面に露出している層)であって、絶縁層20の上面20aに形成されている。配線構造30は、金属層31と、金属層32と、金属層33と、金属層34と、金属層35とを有している。
金属層31は、絶縁層20の上面20a上に直接形成されている。金属層31の材料としては、例えば、銅(Cu)、チタン(Ti)、クロム(Cr)、これら2つ以上の合金、又は、これら2つ以上の積層膜等を用いることができる。金属層31の厚さは、例えば、0.01〜1μm程度とすることができる。金属層31の平面形状は、例えば、円形とすることができる。
金属層32は、金属層31上に形成されている。金属層32の平面形状は金属層31の平面形状と略同一であり、金属層32は金属層31と平面視で重複するように形成されている。金属層32の材料としては、金属層35よりも標準電極電位が正側であり、かつ金属層35を作製する際に用いる無電解めっきの還元剤に対して不活性である金属を用いることができる。金属層32の厚さは、例えば、4〜6μm程度とすることができる。
ここで、標準電極電位は、標準水素電極(NHE)を基準とした場合の酸化還元反応の電極電位であり、例えば、Ni:−0.257V、Cu:+0.342Vである。
金属層33は、金属層32上に形成されている。又、金属層34は、金属層33上に形成されている。金属層34は金属層31及び32と平面視で重複するように形成されている。金属層33の外周部は、金属層32の側面及び金属層34の側面から突起して第1突起部33xを形成している。金属層32及び34の平面形状が円形である場合には、第1突起部33xは平面視において金属層32及び34の外側に円環状に突起する。第1突起部33xの幅Wは、例えば、0.5〜3μm程度とすることができる。
金属層33の材料としては、金属層35を作製する際に用いる無電解めっきの還元剤に対して触媒活性を有する金属を用いることができる。金属層33の厚さは、例えば、1〜3μm程度とすることができる。金属層34の材料としては、金属層35よりも標準電極電位が正側であり、かつ金属層35を作製する際に用いる無電解めっきの還元剤に対して不活性である金属を用いることができる。金属層34の厚さは、例えば、4〜6μm程度とすることができる。なお、金属層34と金属層32とは、同一の材料から形成されてもよいし、異なる材料から形成されてもよい。
金属層35は、金属層31の側面、金属層32の側面、金属層33の第1突起部33x、金属層34の上面及び側面を被覆するように形成されている。金属層35は、金属層33の第1突起部33xに対応して側面から突起する第2突起部35xを有している。第2突起部35xを除く金属層35の平面形状が円形である場合には、第2突起部35xは平面視において金属層35の側面の外側に円環状に突起する。第2突起部35xの幅Wは、例えば、0.5〜3μm程度とすることができる。金属層35の厚さ(第2突起部35xが形成されている部分を除く)は、例えば、1〜10μm程度とすることができる。
金属層35の材料としては、例えば、ニッケル(Ni)を主成分とする合金を用いることができる。この場合、金属層31、32、及び34の材料としては、例えば、銅(Cu)を用いることができる。又、金属層33の材料としては、例えば、パラジウム(Pd)やニッケル(Ni)を用いることができる。
ソルダーレジスト層40は、絶縁層20の上面20a上に選択的に形成されている。ソルダーレジスト層40の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。ソルダーレジスト層40は感光性樹脂を主成分とするが、必要に応じシリカやアルミナ等のフィラーを含有しても構わない。ソルダーレジスト層40の厚さは、例えば、5〜30μm程度とすることができる。
ソルダーレジスト層40は、開口部40xを有し、開口部40xの内側には配線構造30が露出している(Non Solder Mask Defined:NSMD)。開口部40xの内側に露出する配線構造30の上面のみ又は上面及び側面に、表面処理層(図示せず)を形成してもよい。表面処理層の例としては、Au層や、Pd/Au層(Pd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、金属層の形成に代えて、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施してもよい。OSP処理により、表面処理層として、アゾール化合物やイミダゾール化合物等からなる有機被膜を形成することができる。
図2に示すように、例えば、配線基板1に半導体チップ60を搭載(フリップチップ実装)して半導体パッケージ2を実現することができる。半導体チップ60の電極パッド61は、バンプ70(はんだバンプ等)を介して、配線基板1の配線構造30と電気的に接続されている。配線基板1と半導体チップ60との間には、配線構造30及びバンプ70を被覆する絶縁樹脂であるアンダーフィル樹脂80が充填されている。
このように、配線基板1において、開口部40xの内側に露出する配線構造30は、半導体チップ等と電気的に接続されるパッドとして機能することができる。又、半導体パッケージ2において、金属層35の第2突起部35xにより、アンダーフィル樹脂80との間にアンカー効果が生じるため、配線構造30とアンダーフィル樹脂80との密着性を向上することができる。
なお、配線構造30の第2突起部35xが絶縁樹脂との密着性を向上できるのは図2に示すような半導体パッケージには限定されず、配線基板のみの状態で密着性向上の効果を奏する場合がある。
例えば、配線基板1において、ソルダーレジスト層40が、配線構造30の上面の外周部及び側面を被覆し、開口部40x内に配線構造30の上面の内周部を露出するように形成される場合がある(Solder Mask Defined:SMD)。この場合、金属層35の第2突起部35xにより、ソルダーレジスト層40との間にアンカー効果が生じるため、配線構造30と絶縁樹脂であるソルダーレジスト層40との密着性を向上することができる。
又、表層ではなく内層に配線構造30を設けてもよい。例えば、配線基板1において、内層である配線層10を配線構造30と同一構造としてもよい。この場合、配線層10は絶縁層20に被覆され、金属層35の第2突起部35xにより、絶縁層20との間にアンカー効果が生じるため、配線層10と絶縁樹脂である絶縁層20との密着性を向上することができる。なお、内層である配線層10を配線構造30と同一構造にすると、耐マイグレーション性を高めて信頼性を向上する効果が得られる。
[配線基板の製造方法]
次に、本実施の形態に係る配線基板の製造方法について説明する。図3〜図5は、本実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
まず、図3(a)に示す工程では、支持体500を準備し、支持体500上に配線層10を形成する。支持体500としては、シリコン板、ガラス板、金属箔等を用いることができるが、本実施の形態では、支持体500として銅箔を用いる。支持体500の厚さは、例えば35〜100μm程度とすることができる。配線層10は、例えば、支持体500を給電層として利用する電解めっき法により形成することができる。具体的には、支持体500の上面に、配線層10に対応する開口部を有するレジスト層を形成する。そして、支持体500をめっき給電層に利用する電解めっき法により、支持体500の上面の開口部内に銅等から配線層10を形成する。その後、レジスト層を除去する。
次に、図3(b)に示す工程では、配線層10を覆うように支持体500の上面に絶縁層20を形成する。具体的には、例えば、配線層10を覆うように支持体500の上面にフィルム状のエポキシ系絶縁樹脂等をラミネートする。そして、ラミネートしたエポキシ系絶縁樹脂等を押圧しながら硬化温度以上に加熱して硬化させる。フィルム状のエポキシ系絶縁樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系絶縁樹脂等をスピンコート法等により塗布後、硬化させてもよい。
次に、図3(c)〜図4(c)に示す工程では、セミアディティブ法により配線構造30の一部(金属層35以外)を形成する。まず、図3(c)に示すように、無電解めっき法又はスパッタ法により、絶縁層20の上面20aの全面を被覆する金属層310を形成する。金属層310の厚さは、例えば、0.01〜1μm程度とすることができる。ここでは、一例として、金属層310を銅層とする。
次に、図3(d)に示すように、金属層310上に感光性のレジスト層510(ドライフィルムレジスト等)を形成する。そして、レジスト層510を露光及び現像によりパターニングし、配線構造30を形成する部分に、金属層310の上面を選択的に露出する開口部510xを形成する。
次に、図4(a)に示すように、金属層310を給電層に利用した電解めっき法により、レジスト層510の開口部510x内に露出する金属層310上に、金属層32、33、及び34を順次積層し、金属層32、33、及び34からなる積層体を選択的に形成する。金属層32の厚さは、例えば、4〜6μm程度とすることができる。金属層33の厚さは、例えば、1〜3μm程度とすることができる。金属層34の厚さは、例えば、4〜6μm程度とすることができる。
前述のように、金属層32及び34の材料としては、金属層35よりも標準電極電位が正側であり、かつ金属層35を作製する際に用いる無電解めっきの還元剤に対して不活性である金属を用いることができる。又、金属層33の材料としては、金属層35を作製する際に用いる無電解めっきの還元剤に対して触媒活性を有する金属を用いることができる。ここでは、一例として、金属層35をニッケルを主成分とする合金層、金属層32及び34を銅層、金属層33をパラジウム層とする。
次に、図4(b)に示すように、図4(a)に示すレジスト層510を剥離する。レジスト層510は、例えば、水酸化ナトリウム等を含有する剥離液を用いて剥離できる。
次に、図4(c)に示すように、金属層32、33、及び34からなる積層体をマスクにして、積層体に覆われていない金属層310をエッチングにより除去する。これにより、金属層310の残部が金属層31となり、金属層31上に金属層32、33、及び34が順次積層される。ここでは、銅層である金属層310を除去可能であり、パラジウムに対しては不活性なエッチング液を用いる。このようなエッチング液としては、例えば、過酸化水素/硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等が挙げられる。
このとき、金属層33に対して金属層32及び34が選択的にエッチングされ、金属層33の外周部が金属層32の側面及び金属層34の側面から突起して第1突起部33xが形成される。すなわち、金属層32及び34は銅層であるため、銅層である金属層310をエッチングする際に一緒にエッチングされるが、パラジウム層である金属層33はエッチングされない。そのため、金属層33の外周部が、金属層32の側面及び金属層34の側面から突起して第1突起部33xが形成される。金属層34は金属層31及び32と平面視で重複するように形成され、金属層32及び34の平面形状が円形である場合には、第1突起部33xは平面視において金属層32及び34の外側に円環状に突起する。第1突起部33xの幅は、例えば、0.5〜3μm程度とすることができる。
なお、シード層となる金属層310を金属層32及び34と同一の材料に限定する必要はなく、例えば、銅(Cu)、チタン(Ti)、クロム(Cr)、これら2つ以上の合金、又は、これら2つ以上の積層膜等を用いることができる。金属層310が銅層でない場合、金属層32、33、及び34からなる積層体に覆われていない金属層310をエッチングで除去する工程と、金属層32及び34をエッチングして金属層33の外周部に第1突起部33xを形成する工程とを別工程としてもよい。
次に、図5(a)に示すように、絶縁層20の上面20aにソルダーレジスト層40を形成する。ソルダーレジスト層40は、例えば、液状又はペースト状の絶縁樹脂を、スクリーン印刷法、ロールコート法、又は、スピンコート法等により、金属層31〜34が順次積層された積層体を被覆するように塗布することで形成できる。或いは、フィルム状の絶縁樹脂を、金属層31〜34が順次積層された積層体を被覆するようにラミネートしてもよい。絶縁樹脂としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。そして、塗布又はラミネートした絶縁樹脂を露光及び現像することでソルダーレジスト層40に金属層31〜34が順次積層された積層体の上面及び側面を露出する開口部40xを形成する(フォトリソグラフィ法)。
次に、図5(b)に示すように、金属層31の側面、金属層32の側面、金属層33の第1突起部33x、金属層34の上面及び側面を被覆する金属層35を形成する。金属層35は、第1突起部33xに対応して側面から突起する第2突起部35xを有するように形成される。ここでは、金属層35として、前処理工程に触媒活性工程を含まない無電解めっきにより、ニッケルを主成分とする合金層を形成する。めっき液は、例えば、次亜リン酸塩を還元剤に用いたニッケルリンタイプとすることができる。
次に、図5(c)に示すように、図5(b)に示す支持体500を除去することにより、図1に示す配線基板1が完成する。銅箔からなる支持体500は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。なお、図3(a)に示す工程で、配線層10の最下層に金層等の銅のエッチング液では除去されない金属層を形成しておくことが好ましい。これにより、金層等がエッチングストップ層となるため、支持体500を除去するエッチング液で配線層10がエッチングされることを防止できる。
なお、図5(a)に示すソルダーレジスト層40を形成する工程は、図5(b)又は図5(c)の後(つまり、配線構造30を形成後)に行ってもよい。その際、ソルダーレジスト層40を、配線構造30の上面の外周部及び側面を被覆し、開口部40x内に配線構造30の上面の内周部を露出するように形成してもよい。
ここで、図5(b)に示す工程において、前処理工程に触媒活性工程を含まない無電解めっき(ここでは、めっき液に次亜リン酸塩を還元剤に用いたニッケルリンタイプを用いる)により、金属層35としてニッケルを主成分とする合金層が形成されるメカニズムを、図6を参照しながら説明する。
まず、図6(a)に示すように、Pdは還元剤である次亜リン酸塩に対し触媒活性を有するため、Pdからなる金属層33の第1突起部33xの表面で、次亜リン酸(HPO)の分解反応(酸化分解)が開始される(HPO→HPO)。これに対して、Cuからなる金属層31、32、及び34の表面は、還元剤である次亜リン酸塩に対し活性がほとんどないため、次亜リン酸の分解反応が起こらない。
次に、図6(b)に示すように、Pdからなる金属層33の第1突起部33xの表面では、次亜リン酸の分解反応が進行し、Niが析出する。これに対して、Cuからなる金属層31、32、及び34の表面では、次亜リン酸の分解反応が起こらないため、Niは析出しない。
次に、図6(c)に示すように、NiもPdと同様に次亜リン酸塩に対して触媒活性を有するため、Niの表面で次亜リン酸塩の分解反応が進行するが、NiとCuとの間で局部電池が形成されるため、分解反応で生成された電子eがCuの表面へと移動する。分解反応で生成された電子eをNiイオン(Ni2+)が受け取ることで、Cuからなる金属層31、32、及び34の表面でもNiの還元析出が起きるようになる。
次に、図6(d)に示すように、図6(c)に示した反応が進行し、Cuからなる金属層31、32、及び34の表面が全てNiで被覆されると、局部電池が解消される。
次に、図6(e)に示すように、Niの表面で次亜リン酸塩の分解反応が継続的に起こり、更にNiが析出し金属層35が厚膜化する。金属層35には、金属層33の第1突起部33xに対応して側面から突起する第2突起部35xが形成される。
なお、ここでは、金属層33がPdである場合について説明したが、金属層33は、Ni、Zn、Fe等であってもよい。この場合も、上記と同様のメカニズムにより、図6(e)と同様の構造が形成される。
次に、比較例(図7〜図9)を交えながら、本発明に特有の効果について説明する。図7は、比較例1として、絶縁層200上に銅層320、ニッケルパラジウム合金層330、及び銅層340が順次積層された積層体からサブトラクティブ法により積層体100を形成する例である。
図7(a)に示すように、銅層320、ニッケルパラジウム合金層330、及び銅層340が順次積層された積層体を、レジスト層950をマスクとしてサブトラクティブ法でエッチングする場合を考える。この場合、積層体の上部に位置する銅層340は下部に位置する銅層320に比べてエッチング液に浸漬される時間が長いため、銅層340の側面のエッチング量が多くなり、図7(b)に示すように銅層340の幅が他の層に比べて細くなる。図7(b)の後、レジスト層950を除去し、ニッケルパラジウム合金層330を触媒層として無電解ニッケルめっきが行われる。この方法では、銅層340の幅が他の層に比べて細くなるため、配線構造の微細化には適していない。
又、図7(b)のエッチングの際にパラジウムが支配的である場合には、図8(a)に示すように銅層340が局部アノードとなって矢印のように電子が流れ、銅層340が過剰にエッチングされてしまう。一方、図7(b)のエッチングの際にニッケルが支配的である場合には、図8(b)に示すようにニッケルが局部アノードとなって矢印のように電子が流れ、ニッケルパラジウム合金層330が過剰にエッチングされてしまう。何れの場合にも、正常な配線形状を維持することができない。
仮に、何らかの方法で図7や図8で示した問題が解消できたとしても、サブトラクティブ法では銅層320及び340と共にニッケルパラジウム合金層330もエッチングされる。そのため、図9(a)に示すように、積層体100の側面は平坦となり凹凸は形成されない。すなわち、ニッケルパラジウム合金層330の外周部が、銅層320の側面及び銅層340の側面よりも突起することはない。この場合、ニッケルパラジウム合金層330において積層体100から露出する部分は側面のみとなり、露出面積が小さく触媒活性が十分ではないため、反応性が低下してニッケルめっき膜が析出し難い。
又、積層体100の上面及び側面にニッケルめっき層350が析出したとしても、ニッケルめっき層350の側面は平坦であり、図1(b)に示した第2突起部35xに相当する部分は存在しない。そのため、ニッケルめっき層350に被覆された積層体100が絶縁樹脂で被覆された際に、アンカー効果が生じないため、絶縁樹脂との間の密着性が確保できない。
これに対して、配線基板1の構造又は製造方法により、図7〜図9を参照して説明した問題点を解決できる。
すなわち、金属層34が金属層32よりも細ることなく断面視略同一幅の状態で無電解ニッケルめっきを行うことができる。又、金属層33に第1突起部33xが形成されていることで、表面に露出している触媒層の面積が増大するため、無電解ニッケルめっきの反応性が向上する。そのため、触媒付与工程を行わなくても無電解ニッケルめっき膜が金属層31〜34の積層体の全面(上面及び側面)に析出される。
又、無電解ニッケルめっきにより、金属層35には、金属層33の第1突起部33xに対応して側面から突起する第2突起部35xが形成される。そのため、配線構造30が絶縁樹脂で被覆される場合に、金属層35の第2突起部35xにより、絶縁樹脂との間にアンカー効果が生じるため、配線構造30と絶縁樹脂との密着性を向上することができる。
又、触媒活性工程を省略できるため、金属層35を構成するニッケルめっき膜が裾を引いた形状となることを防止可能となり、配線構造30を狭ピッチ化できる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
1 配線基板
2 半導体パッケージ
10 配線層
20 絶縁層
20a 絶縁層の上面
30 配線構造
31、32、33、34、35、310 金属層
33x 第1突起部
35x 第2突起部
40 ソルダーレジスト層
40x 開口部
60 半導体チップ
61 電極パッド
70 バンプ
80 アンダーフィル樹脂

Claims (10)

  1. 第1絶縁層上に形成された配線構造を有する配線基板であって、
    前記配線構造は、
    第1金属層と、
    前記第1金属層上に形成された第2金属層と、
    前記第2金属層上に形成された第3金属層と、を有する配線パターンと、
    前記配線パターンの側面及び上面を被覆する第4金属層と、を有し、
    前記第2金属層の外周部は、前記配線パターンの側面から突起して第1突起部を形成し、
    前記第4金属層は、前記第1突起部に対応して前記配線構造の側面から突起する第2突起部を有していることを特徴とする配線基板。
  2. 前記第4金属層はニッケルを主成分とする合金からなり、
    前記第1金属層及び前記第3金属層は、ニッケルよりも標準電極電位が正側であり、かつ無電解ニッケルめっきの還元剤に対して不活性である金属からなり、
    前記第2金属層は、無電解ニッケルめっきの還元剤に対して触媒活性を有する金属からなることを特徴とする請求項1に記載の配線基板。
  3. 前記第1金属層及び前記第3金属層は、銅からなり、
    前記第2金属層は、パラジウム又はニッケルからなることを特徴とする請求項2に記載の配線基板。
  4. 前記第1絶縁層の上面と前記第1金属層の下層の間に第5金属層を有し、
    前記第5金属層の側面は前記第4金属層に被覆されていることを特徴とする請求項1乃至3の何れか一項に記載の配線基板。
  5. 前記第1絶縁層上に形成され、前記配線構造を被覆する第2絶縁層を有することを特徴とする請求項1乃至4の何れか一項に記載の配線基板。
  6. 請求項1乃至4の何れか一項に記載の配線基板上に搭載され、前記配線構造と電気的に接続された半導体チップと、
    前記配線基板と前記半導体チップとの間に充填され、前記配線構造を被覆する絶縁樹脂と、を有することを特徴とする半導体パッケージ。
  7. 絶縁層上に、第1金属層、第2金属層、及び第3金属層を順次積層した構造を有する配線パターンを形成する工程と、
    前記第2金属層に対して前記第1金属層及び前記第3金属層を選択的にエッチングし、前記第2金属層の外周部を前記配線パターンの側面から突起させた第1突起部を形成する工程と、
    前記第1金属層の側面、前記第1突起部、前記第3金属層の上面及び側面を被覆する第4金属層を形成する工程と、を有し、
    前記第4金属層を形成する工程では、前記第1突起部に対応して前記第4金属層の表面から突起する第2突起部が形成されることを特徴とする配線基板の製造方法。
  8. 前記第1金属層及び前記第3金属層は、ニッケルよりも標準電極電位が正側であり、かつ無電解ニッケルめっきの還元剤に対して不活性である金属からなり、
    前記第2金属層は、無電解ニッケルめっきの還元剤に対して触媒活性を有する金属からなり、
    前記第4金属層を形成する工程では、無電解ニッケルめっきにより、前記第1突起部にニッケルを主成分とする合金を析出させた後前記第1金属層の側面及び第3金属層の上面及び側面にニッケルを主成分とする合金を析出させることで前記第4金属層を形成することを特徴とする請求項7に記載の配線基板の製造方法。
  9. 前記無電解ニッケルめっきに用いるめっき液は、次亜リン酸塩を還元剤に用いたニッケルリンタイプであることを特徴とする請求項8に記載の配線基板の製造方法。
  10. 前記配線パターンを形成する工程の前に、前記絶縁層上に第5金属層を形成する工程を有し、
    前記配線パターンを形成する工程では、前記第5金属層上に前記配線パターンを形成し、
    前記第1突起部を形成する工程では、前記第1金属層及び前記第3金属層を選択的にエッチングすると共に、前記配線パターンに被覆されていない前記第5金属層を除去し、
    前記第4金属層を形成する工程では、前記第5金属層の側面、前記第1金属層の側面、前記第1突起部、前記第3金属層の上面及び側面を被覆するように前記第4金属層を形成することを特徴とする請求項7乃至9の何れか一項に記載の配線基板の製造方法。
JP2016197573A 2016-10-05 2016-10-05 配線基板及びその製造方法、半導体パッケージ Active JP6691031B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016197573A JP6691031B2 (ja) 2016-10-05 2016-10-05 配線基板及びその製造方法、半導体パッケージ
US15/718,414 US9935043B1 (en) 2016-10-05 2017-09-28 Interconnection substrate and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016197573A JP6691031B2 (ja) 2016-10-05 2016-10-05 配線基板及びその製造方法、半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2018060922A JP2018060922A (ja) 2018-04-12
JP6691031B2 true JP6691031B2 (ja) 2020-04-28

Family

ID=61711531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016197573A Active JP6691031B2 (ja) 2016-10-05 2016-10-05 配線基板及びその製造方法、半導体パッケージ

Country Status (2)

Country Link
US (1) US9935043B1 (ja)
JP (1) JP6691031B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101139B2 (en) * 2019-05-15 2021-08-24 Semiconductor Components Industries, Llc Etched nickel plated substrate and related methods
US11676932B2 (en) * 2019-12-31 2023-06-13 Micron Technology, Inc. Semiconductor interconnect structures with narrowed portions, and associated systems and methods
JP7711870B2 (ja) * 2021-10-19 2025-07-23 新光電気工業株式会社 配線基板及びその製造方法
JP7700986B2 (ja) * 2021-10-19 2025-07-01 新光電気工業株式会社 配線基板及びその製造方法
JP2023125724A (ja) * 2022-02-28 2023-09-07 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62134990A (ja) 1985-12-06 1987-06-18 シチズン時計株式会社 回路基板の表面処理方法
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法
JP2009135417A (ja) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
US20090114345A1 (en) * 2007-11-07 2009-05-07 Sumitomo Metal Mining Co., Ltd. Method for manufacturing a substrate for mounting a semiconductor element
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US9048135B2 (en) * 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
WO2012107971A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置及びその製造方法
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US8896118B2 (en) * 2013-03-13 2014-11-25 Texas Instruments Incorporated Electronic assembly with copper pillar attach substrate
KR20150043135A (ko) * 2013-10-14 2015-04-22 삼성전자주식회사 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JP6130312B2 (ja) * 2014-02-10 2017-05-17 新光電気工業株式会社 半導体装置及びその製造方法
JP6373716B2 (ja) * 2014-04-21 2018-08-15 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2018060922A (ja) 2018-04-12
US20180096926A1 (en) 2018-04-05
US9935043B1 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5693977B2 (ja) 配線基板及びその製造方法
JP6133227B2 (ja) 配線基板及びその製造方法
JP5203108B2 (ja) 配線基板及びその製造方法
US9210808B2 (en) Wiring substrate and method of manufacturing the same
US8790504B2 (en) Method of manufacturing wiring substrate
JP5580374B2 (ja) 配線基板及びその製造方法
JP6691031B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5341227B1 (ja) 配線基板
JP6161437B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6341714B2 (ja) 配線基板及びその製造方法
JPWO2009088000A1 (ja) 配線基板、半導体装置及びそれらの製造方法
KR20060069293A (ko) 반도체 패키지 및 그 제조 방법
KR20140011946A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
US20080185711A1 (en) Semiconductor package substrate
JP2018026437A (ja) 配線基板及びその製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP2019212692A (ja) 配線基板及びその製造方法
US11404362B2 (en) Wiring substrate and semiconductor device
JP5315447B2 (ja) 配線基板及びその製造方法
JP6220799B2 (ja) 配線基板及びその製造方法
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200409

R150 Certificate of patent or registration of utility model

Ref document number: 6691031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150