JP6691031B2 - 配線基板及びその製造方法、半導体パッケージ - Google Patents
配線基板及びその製造方法、半導体パッケージ Download PDFInfo
- Publication number
- JP6691031B2 JP6691031B2 JP2016197573A JP2016197573A JP6691031B2 JP 6691031 B2 JP6691031 B2 JP 6691031B2 JP 2016197573 A JP2016197573 A JP 2016197573A JP 2016197573 A JP2016197573 A JP 2016197573A JP 6691031 B2 JP6691031 B2 JP 6691031B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- wiring
- wiring board
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10W90/701—
-
- H10P72/74—
-
- H10W70/093—
-
- H10W70/65—
-
- H10W74/127—
-
- H10W74/141—
-
- H10P72/7424—
-
- H10P72/744—
-
- H10W72/072—
-
- H10W72/073—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W74/012—
-
- H10W74/142—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
ここでは、本発明に係る配線構造が配線基板の表層に配されるパッドに用いられる場合を例にして、配線構造について説明する。
次に、本実施の形態に係る配線基板の製造方法について説明する。図3〜図5は、本実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
2 半導体パッケージ
10 配線層
20 絶縁層
20a 絶縁層の上面
30 配線構造
31、32、33、34、35、310 金属層
33x 第1突起部
35x 第2突起部
40 ソルダーレジスト層
40x 開口部
60 半導体チップ
61 電極パッド
70 バンプ
80 アンダーフィル樹脂
Claims (10)
- 第1絶縁層上に形成された配線構造を有する配線基板であって、
前記配線構造は、
第1金属層と、
前記第1金属層上に形成された第2金属層と、
前記第2金属層上に形成された第3金属層と、を有する配線パターンと、
前記配線パターンの側面及び上面を被覆する第4金属層と、を有し、
前記第2金属層の外周部は、前記配線パターンの側面から突起して第1突起部を形成し、
前記第4金属層は、前記第1突起部に対応して前記配線構造の側面から突起する第2突起部を有していることを特徴とする配線基板。 - 前記第4金属層はニッケルを主成分とする合金からなり、
前記第1金属層及び前記第3金属層は、ニッケルよりも標準電極電位が正側であり、かつ無電解ニッケルめっきの還元剤に対して不活性である金属からなり、
前記第2金属層は、無電解ニッケルめっきの還元剤に対して触媒活性を有する金属からなることを特徴とする請求項1に記載の配線基板。 - 前記第1金属層及び前記第3金属層は、銅からなり、
前記第2金属層は、パラジウム又はニッケルからなることを特徴とする請求項2に記載の配線基板。 - 前記第1絶縁層の上面と前記第1金属層の下層の間に第5金属層を有し、
前記第5金属層の側面は前記第4金属層に被覆されていることを特徴とする請求項1乃至3の何れか一項に記載の配線基板。 - 前記第1絶縁層上に形成され、前記配線構造を被覆する第2絶縁層を有することを特徴とする請求項1乃至4の何れか一項に記載の配線基板。
- 請求項1乃至4の何れか一項に記載の配線基板上に搭載され、前記配線構造と電気的に接続された半導体チップと、
前記配線基板と前記半導体チップとの間に充填され、前記配線構造を被覆する絶縁樹脂と、を有することを特徴とする半導体パッケージ。 - 絶縁層上に、第1金属層、第2金属層、及び第3金属層を順次積層した構造を有する配線パターンを形成する工程と、
前記第2金属層に対して前記第1金属層及び前記第3金属層を選択的にエッチングし、前記第2金属層の外周部を前記配線パターンの側面から突起させた第1突起部を形成する工程と、
前記第1金属層の側面、前記第1突起部、前記第3金属層の上面及び側面を被覆する第4金属層を形成する工程と、を有し、
前記第4金属層を形成する工程では、前記第1突起部に対応して前記第4金属層の表面から突起する第2突起部が形成されることを特徴とする配線基板の製造方法。 - 前記第1金属層及び前記第3金属層は、ニッケルよりも標準電極電位が正側であり、かつ無電解ニッケルめっきの還元剤に対して不活性である金属からなり、
前記第2金属層は、無電解ニッケルめっきの還元剤に対して触媒活性を有する金属からなり、
前記第4金属層を形成する工程では、無電解ニッケルめっきにより、前記第1突起部にニッケルを主成分とする合金を析出させた後前記第1金属層の側面及び第3金属層の上面及び側面にニッケルを主成分とする合金を析出させることで前記第4金属層を形成することを特徴とする請求項7に記載の配線基板の製造方法。 - 前記無電解ニッケルめっきに用いるめっき液は、次亜リン酸塩を還元剤に用いたニッケルリンタイプであることを特徴とする請求項8に記載の配線基板の製造方法。
- 前記配線パターンを形成する工程の前に、前記絶縁層上に第5金属層を形成する工程を有し、
前記配線パターンを形成する工程では、前記第5金属層上に前記配線パターンを形成し、
前記第1突起部を形成する工程では、前記第1金属層及び前記第3金属層を選択的にエッチングすると共に、前記配線パターンに被覆されていない前記第5金属層を除去し、
前記第4金属層を形成する工程では、前記第5金属層の側面、前記第1金属層の側面、前記第1突起部、前記第3金属層の上面及び側面を被覆するように前記第4金属層を形成することを特徴とする請求項7乃至9の何れか一項に記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016197573A JP6691031B2 (ja) | 2016-10-05 | 2016-10-05 | 配線基板及びその製造方法、半導体パッケージ |
| US15/718,414 US9935043B1 (en) | 2016-10-05 | 2017-09-28 | Interconnection substrate and semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016197573A JP6691031B2 (ja) | 2016-10-05 | 2016-10-05 | 配線基板及びその製造方法、半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018060922A JP2018060922A (ja) | 2018-04-12 |
| JP6691031B2 true JP6691031B2 (ja) | 2020-04-28 |
Family
ID=61711531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016197573A Active JP6691031B2 (ja) | 2016-10-05 | 2016-10-05 | 配線基板及びその製造方法、半導体パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9935043B1 (ja) |
| JP (1) | JP6691031B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11101139B2 (en) * | 2019-05-15 | 2021-08-24 | Semiconductor Components Industries, Llc | Etched nickel plated substrate and related methods |
| US11676932B2 (en) * | 2019-12-31 | 2023-06-13 | Micron Technology, Inc. | Semiconductor interconnect structures with narrowed portions, and associated systems and methods |
| JP7711870B2 (ja) * | 2021-10-19 | 2025-07-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP7700986B2 (ja) * | 2021-10-19 | 2025-07-01 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2023125724A (ja) * | 2022-02-28 | 2023-09-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134990A (ja) | 1985-12-06 | 1987-06-18 | シチズン時計株式会社 | 回路基板の表面処理方法 |
| US7427557B2 (en) * | 2004-03-10 | 2008-09-23 | Unitive International Limited | Methods of forming bumps using barrier layers as etch masks |
| JP2007165816A (ja) * | 2005-11-15 | 2007-06-28 | Mitsui Mining & Smelting Co Ltd | プリント配線基板、その製造方法およびその使用方法 |
| JP2009135417A (ja) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
| US20090114345A1 (en) * | 2007-11-07 | 2009-05-07 | Sumitomo Metal Mining Co., Ltd. | Method for manufacturing a substrate for mounting a semiconductor element |
| JP5479073B2 (ja) * | 2009-12-21 | 2014-04-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US9048135B2 (en) * | 2010-07-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper pillar bump with cobalt-containing sidewall protection |
| WO2012107971A1 (ja) * | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US20130249076A1 (en) * | 2012-03-20 | 2013-09-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces |
| US8896118B2 (en) * | 2013-03-13 | 2014-11-25 | Texas Instruments Incorporated | Electronic assembly with copper pillar attach substrate |
| KR20150043135A (ko) * | 2013-10-14 | 2015-04-22 | 삼성전자주식회사 | 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지 |
| JP6130312B2 (ja) * | 2014-02-10 | 2017-05-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP6373716B2 (ja) * | 2014-04-21 | 2018-08-15 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2016
- 2016-10-05 JP JP2016197573A patent/JP6691031B2/ja active Active
-
2017
- 2017-09-28 US US15/718,414 patent/US9935043B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018060922A (ja) | 2018-04-12 |
| US20180096926A1 (en) | 2018-04-05 |
| US9935043B1 (en) | 2018-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5886617B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP5693977B2 (ja) | 配線基板及びその製造方法 | |
| JP6133227B2 (ja) | 配線基板及びその製造方法 | |
| JP5203108B2 (ja) | 配線基板及びその製造方法 | |
| US9210808B2 (en) | Wiring substrate and method of manufacturing the same | |
| US8790504B2 (en) | Method of manufacturing wiring substrate | |
| JP5580374B2 (ja) | 配線基板及びその製造方法 | |
| JP6691031B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP5341227B1 (ja) | 配線基板 | |
| JP6161437B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP6341714B2 (ja) | 配線基板及びその製造方法 | |
| JPWO2009088000A1 (ja) | 配線基板、半導体装置及びそれらの製造方法 | |
| KR20060069293A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR20140011946A (ko) | 배선 기판 및 그 제조 방법, 반도체 패키지 | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP2018026437A (ja) | 配線基板及びその製造方法 | |
| JP2015159197A (ja) | 配線基板及びその製造方法 | |
| JP2019041041A (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
| JP4170266B2 (ja) | 配線基板の製造方法 | |
| JP2019212692A (ja) | 配線基板及びその製造方法 | |
| US11404362B2 (en) | Wiring substrate and semiconductor device | |
| JP5315447B2 (ja) | 配線基板及びその製造方法 | |
| JP6220799B2 (ja) | 配線基板及びその製造方法 | |
| KR101926565B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6691031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |