JP6651901B2 - 半導体装置 - Google Patents

Description

本明細書で開示する技術は、発光部を備える半導体装置に関する。

２次元電子ガスをチャネルとして動作する半導体装置が開発されている。この種の半導体装置は、ヘテロ接合を有する半導体積層を有している。半導体積層は、第１半導体層と、その第１半導体層上に設けられており、第１半導体層とヘテロ接合する第２半導体で構成されている。この種の半導体装置は、ヘテロ接合近傍に発生する２次元電子ガスをチャネルとして利用することで、半導体装置内を電流が流れるように構成されている。

この種の半導体装置では、第２半導体層の上面又はバルクに蓄積する電荷によって半導体装置内を流れる電流が減少する電流コラプス現象の発生が問題となっている。第２半導体層の上面又はバルクに光を照射することで、蓄積された電荷を放出させ、電流コラプス現象の影響を低減する技術が開示されている（特許文献１及び特許文献２）。

特開２００８−１９８７３１号公報 特開２０１４−２３６０１７号公報

特許文献１及び特許文献２に記載の半導体装置は、発光部から照射される光を、第２半導体層の上面又はバルクに光を照射することで、電流コラプスの影響を低減している。発光部から照射される光は、様々な方向に広がる。特許文献１及び特許文献２の半導体装置において、発光部から照射される光の一部は、半導体装置の側面から半導体装置の外側に向かって放出されてしまう。すなわち、半導体装置の外側に向かって放出される光は、第２半導体層の上面又はバルクに照射されない。第２半導体層の上面又はバルクに照射される光の量を増やすことで、電流コラプス現象の影響を低減することができる。このため、発光部から照射される光を、第２半導体層の上面又はバルクに効率的に照射することができる技術が望まれる。

本明細書に開示する半導体装置は、第１素子を含む第１素子領域と、第１素子領域の周囲に配置されている素子分離領域と、を有する。第１素子領域は、第１素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第１半導体積層であって、第１半導体層と、その第１半導体層上に設けられているとともに第１半導体層とは異なるバンドギャップを有する第２半導体層と、を有する第１半導体積層と、第１半導体積層内に光を照射するように構成されている第１発光部と、を有している。素子分離領域は、第１素子領域の第１半導体積層の側面に接する第１反射膜、を有しており、第１反射膜は、第１発光部が照射する光を反射するように構成されている。

上記の半導体装置では、素子分離領域に設けられている第１反射膜が、第１半導体積層の側面に接している。このため、第１素子領域内に設けられている第１発光部から照射される光のうち、第２半導体層の上面又はバルクに直接的に照射されずに、第１半導体積層の側面から第１半導体積層の外側に向かう光は、第１反射膜によって反射される。第１反射膜により反射された光は、第１半導体積層の内側に向かい、その光の一部は、第２半導体層の上面又はバルクに照射される。これにより、第１発光部から照射される光のうち、第２半導体層の上面又はバルクに照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

一般的な半導体装置は、１つの素子を含む１つまたは複数の素子領域を備えている。素子領域は、その素子領域の外部領域から電気的に分離されている必要がある。このため、素子領域の周囲には、素子分離領域が配置される。上記の半導体装置では、第１反射膜は、素子分離領域に設けられている。上述のように、素子分離領域は、従来の半導体装置も有している領域である。従って、本明細に開示する半導体装置において、第１反射膜を形成するための領域を、新たに設ける必要がない。このため、半導体装置の製造過程において、第１反射膜による面積消費を増やすことなく、半導体装置を形成することができる。

実施例１に係る半導体装置の断面図である。 実施例２に係る半導体装置の断面図である。 実施例３に係る半導体装置の断面図である。 実施例４に係る半導体装置の断面図である。 実施例５に係る半導体装置の断面図である。 実施例６に係る半導体装置の断面図である。 実施例７に係る半導体装置の断面図である。 実施例８に係る半導体装置の断面図である。

以下に説明する実施例の主要な特徴を列記しておく。なお、以下に示す技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。

（特徴１）本明細書で開示される半導体装置の一実施形態は、第１素子を含む第１素子領域と、第１素子領域の周囲に配置されている素子分離領域と、を備えてもよい。第１素子領域は、第１素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第１半導体積層であって、第１半導体層と、その第１半導体層上に設けられているとともに第１半導体層とは異なるバンドギャップを有する第２半導体層と、を有する第１半導体積層と、第１半導体積層内に光を照射するように構成されている第１発光部と、を有してもよい。この場合、素子分離領域は、第１素子領域の第１半導体積層の側面に接する第１反射膜、を有しており、第１反射膜は、第１発光部が照射する光を反射するように構成されているとよい。このような構成によると、第１素子領域内に設けられている第１発光部から照射される光のうち、第２半導体層の上面又はバルクに直接的に照射されずに、第１半導体積層の側面から第１半導体積層の外側に向かう光は、第１反射膜によって反射される。第１反射膜により反射された光は、第１半導体積層の内側に向かい、その光の一部は、第２半導体層の上面又はバルクに照射される。これにより、第１発光部から照射される光のうち、第２半導体層の上面又はバルクに照射される光の量を増やすことができる。

（特徴２）他の実施形態では、半導体装置は、素子分離領域を挟んで第１素子領域に隣り合っており、第２素子を含む第２素子領域をさらに備えてもよい。この場合、第２素子領域は、第２素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第２半導体積層であって、第３半導体層と、その第３半導体層上に設けられているとともに第３半導体層とは異なるバンドギャップを有する第４半導体層と、を有する第２半導体積層と、を有してもよい。第１反射膜が第１半導体積層の側面に設けられていない場合、第１発光部から照射される光のうち、第１半導体積層の側面から第１半導体積層の外側に向かう光が、素子分離領域を通過して、第２素子に照射される。第２素子に第１発光部からの光が照射されることで、第２素子の電気的特性が変化してしまう場合がある。上記の構成によると、第１発光部から照射される光が、第２素子に照射されることを抑制することができる。

（特徴３）他の実施形態では、第２素子領域は、第２半導体積層内に光を照射するように構成されている第２発光部をさらに有してもよい。この場合、第１反射膜は、第２素子領域の第２半導体積層の側面に接しており、第２発光部が照射する光を反射するように構成されているとよい。第２素子においても、第４半導体層の上面又はバルクに電荷が蓄積し、電流コラプス現象が発生する。上記の構成によると、第２発光部から照射される光のうち、第４半導体層の上面又はバルクに照射されずに、第２半導体積層の側面から第２半導体積層の外側に向かう光は、第１反射膜によって反射される。第１反射膜により反射された光は、第２半導体積層の内側に向かい、その一部は、第４半導体層の上面又はバルクに照射される。この結果、電流コラプス現象の影響を効率的に低減することができる。また、第２発光部から照射される光が第１素子に照射されると、第１素子の電気的特性が変化してしまう場合がある。上記の構成によると、第２発光部から照射される光が、第１素子に照射されることを抑制することができる。

（特徴４）他の実施形態では、第１素子領域の第１反射膜は、金属の金属反射膜と、絶縁性の材料からなる絶縁反射膜と、有してもよい。この場合、絶縁反射膜は、第１素子領域の第１半導体積層の側面に接しており、金属反射膜は、絶縁反射膜を介して第１半導体積層の側面に対向しているとよい。絶縁反射膜及び金属反射膜は、共に第１発光部から照射される光を反射することができる。このため、金属反射膜が、絶縁反射膜を介して第１半導体積層の側面に対向していることで、第１半導体積層の側面から第１半導体積層の外側に向かう光のうち、第１反射膜により反射される光の量を増やすことができる。これにより、第２半導体層の上面又はバルクに照射される光の量を増やすことができる。また、金属反射膜は、様々な波長の光を反射することができる。すなわち、金属反射膜は、絶縁反射膜により反射することができない波長の光についても、反射できる。これにより、第１反射膜によって、反射することのできる光の波長領域を広げることができる。

（特徴５）他の実施形態では、第１素子領域は、第１半導体積層の上面に設けられており、第１発光部が照射する光を反射するように構成されている第２反射膜をさらに有してもよい。第１発光部から照射される光の一部は、第１半導体積層の上方に向かう。第２反射膜が第１半導体積層の上面に設けられていると、第１半導体積層の上方に向かう光は第２反射膜によって反射される。第２反射膜により反射された光は、第１半導体積層の内側に向かい、その一部は、第２半導体層の上面又はバルクに照射される。これにより、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができ、電流コラプス現象を効率的に低減することができる。

（特徴６）他の実施形態では、第１素子領域は、第１半導体積層の下方に設けられており、第1発光部が照射する光を反射するように構成されている第３反射膜をさらに有してもよい。第１発光部から照射される光の一部は、第１半導体積層の下方に向かう。第３反射膜が第１半導体積層の下方に設けられていると、第１半導体積層の下方に向かう光は第３反射膜によって反射される。第３反射膜により反射された光は、第１素子領域の内側に向かい、その一部は、第２半導体層の上面又はバルクに照射される。これにより、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができ、電流コラプス現象を効率的に低減することができる。

（特徴７）他の実施形態では、第１素子領域は、第１半導体積層の下方に設けられる基板をさらに有してもよい。この場合、基板は、第１発光部が照射する光に対して透過性の材料からなり、第３反射膜は、基板の下面に設けられているとよい。基板が第１発光部から照射される光に対して透過性の材料からなる場合、第１半導体層の下方に向かう光は、基板を通過する。基板の下方に第３反射膜が設けられていると、基板を通過した光は、第３反射膜によって反射される。第３反射膜により反射された光は、第１素子領域の内側に向かい、その一部は、第２半導体層の上面又はバルクに照射される。これにより、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができ、電流コラプス現象を効率的に低減することができる。

（特徴８）他の実施形態では、素子分離領域は、第１素子領域の基板の側面に接する第４反射膜をさらに有しており、第４反射膜は、第１発光部が照射する光を反射するように構成されていてもよい。基板の厚みは、第1半導体積層の厚みよりも比較的に厚い。このため、基板の側面から外側に向かう光は、比較的に多いと考えられる。このため、基板の側面に第４反射膜を設けることで、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができる。

（特徴９）他の実施形態では、第１素子領域は、第１半導体積層の上方に設けられているアノード電極と、第１半導体積層の上方に設けられており、アノード電極から離れて配置されているカソード電極と、アノード電極の下方で、第１半導体積層の上面に配置されているｐ型のｐ型半導体層と、を備えており、第１発光部は、前記ｐ型半導体層と前記第２半導体層により構成されていてもよい。このような構成によると、電流コラプス現象を効率よく低減することのできるダイオードを構成することができる。

（特徴１０）第１素子領域は、第１半導体積層の上方に設けられているドレイン電極と、第１半導体積層の上方に設けられており、ドレイン電極から離れて配置されているソース電極と、第１半導体積層の上方に設けられており、ドレイン電極と前記ソース電極の間に設けられているゲート電極と、ゲート電極の下方で、第１半導体積層の上面に配置されているｐ型のｐ型半導体層と、を備えており、第１発光部は、ｐ型半導体層と前記第２半導体層により構成されていてもよい。このような構成によると、電流コラプス現象を効率よく低減することのできるトランジスタを構成することができる。

図１を用いて半導体装置１００について説明する。半導体装置１００は、トランジスタＴ１１を含む第１素子領域Ｒ１１と、第１素子領域Ｒ１１の周囲に配置される素子分離領域Ｒ１２と、を備えている。半導体装置１００は、ｐ型の基板１０２と、バッファ層１０４と、第１半導体積層１０６と、ドレイン電極１１２と、ｐ型半導体層１１４と、ゲート電極１１６と、ソース電極１１８と、反射膜１２２と、パッシベーション膜１２４と、を備えている。

基板１０２は、ｐ型のシリコン（Ｓｉ）からなっている。バッファ層１０４は、基板１０２上に設けられており、超格子（ＡｌＮ／ＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）からなっている。第１半導体積層１０６は、バッファ層１０４上に設けられている。第１半導体積層１０６は、第１半導体層１０８と、第１半導体層１０８上に設けられており、第１半導体層１０８のバンドギャップよりも大きいバンドギャップを有する第２半導体層１１０を有している。第１半導体層１０８は、アンドープの窒化ガリウム（ＧａＮ）からなっており、第２半導体層１１０は、アンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなっている。なお、第２半導体層１１０は、アンドープではあるもののｎ型の半導体層として機能する。第１半導体層１０８と第２半導体層１１０が接合することで、第１半導体層１０８と第２半導体層１１０の間にヘテロ接合が形成され、トランジスタＴ１１のチャネルとなる２次元電子ガス（２ＤＥＧ）が生成される。

ドレイン電極１１２、ｐ型半導体層１１４、及び、ソース電極１１８は、第２半導体層１１０上に設けられている。ドレイン電極１１２、ｐ型半導体層１１４、及び、ソース電極１１８は、互いに間隔を空けて配置されている。ｐ型半導体層１１４は、ドレイン電極１１２とソース電極１１８の間に配置されている。ｐ型半導体層１１４は、ｐ型のＧａＮからなる。このため、ｐ型半導体層１１４と第２半導体層１１０の界面はＰＮ接合部となる。これにより、ｐ型半導体層１１４と第２半導体層１１０に順方向の電圧が印加されると、ｐ型半導体層１１４側のホールと第２半導体層１１０側の電子が結合し、ｐ型半導体層１１４と第２半導体層１１０の界面から光が照射される。ｐ型半導体層１１４と第２半導体層１１０の界面から照射される光の波長は、ＧａＮの発光波長λ_１である約３６０ｎｍである。以下では、ｐ型半導体層１１４と第２半導体層１１０を総称して、第１発光部１２０と呼ぶ場合がある。ゲート電極１１６は、ｐ型半導体層１１４上に設けられている。第２半導体層１１０上において、ドレイン電極１１２とｐ型半導体層１１４の間、ｐ型半導体層１１４とソース電極１１８の間、ドレイン電極１１２の外側、及び、ソース電極１１８の外側には、反射膜１２２が設けられている。反射膜１２２は、第１発光部１２０から照射される光を反射することができ、誘電体多層膜からなっている。誘電体多層膜は、対となる高屈折率層と低屈折率層が交互に積層されている。高屈折率層と低屈折率層の膜厚は、それぞれλ_１／４ｎである。なお、ｎは、各屈折率層の屈折率である。高屈折率層は、例えば酸化チタン（ＴｉＯ_２）からなり、低屈折率層は、例えば、アルミナ（Ａｌ_２Ｏ_３）からなる。これにより、反射膜１２２は、第１発光部１２０から照射される光を反射することができる。なお、高屈折率層と低屈折率層の対の数は、４対以下であることが好ましい。反射膜１２２上には、パッシベーション膜１２４が設けられている。ドレイン電極１１２、ゲート電極１１６、ソース電極１１８の上面には、それぞれドレイン配線１３２、ゲート配線１３４、ソース配線１３６が設けられている。

基板１０２とバッファ層１０４は、第１素子領域Ｒ１１と素子分離領域Ｒ１２とで共通である。素子分離領域Ｒ１２のバッファ層１０４の上方には、分離トレンチ１４０が形成されている。分離トレンチ１４０の下端は、バッファ層１０４の上端と同じ高さである。分離トレンチ１４０は、第１半導体積層１０６の側面を取り囲むように形成されている。これにより、第１半導体積層１０６は、第１半導体積層１０６の外部の領域から分離される。分離トレンチ１４０の内壁には、反射膜１４２が設けられている。すなわち、反射膜１４２は、第１半導体積層１０６の側面、及びバッファ層１０４の上面に接している。反射膜１４２は、反射膜１２２と同じ構造を有している。従って、反射膜１４２も、第１発光部１２０から照射される光を反射する。なお、反射膜１４２と反射膜１２２は、一体的に成形されていることが好ましい。分離トレンチ１４０の内部、及び分離トレンチ１４０の上方には、パッシベーション膜１４４が形成されている。素子分離領域Ｒ１２のパッシベーション膜１４４は、第１素子領域Ｒ１１のパッシベーション膜１２４と一体的に成形されている。なお、以下では、反射膜１４２を、「第１反射膜１４２」と呼び、反射膜１２２を「第２反射膜１２２」と呼ぶ。

半導体装置１００の動作について説明する。ゲート電極１１６に接地電圧を印加している間は、ｐ型半導体層１１４と第２半導体層１１０の界面から伸びる空乏層がｐ型半導体層１１４に対応する範囲のヘテロ接合界面を空乏化し、その範囲の２ＤＥＧが消失する。このため、ドレイン電極１１２とソース電極１１８の間には電流は流れない。

一方、ゲート電極１１６に正の電圧が印加されると、ｐ型半導体層１１４と第２半導体層１１０の界面から伸びる空乏層が消失する。これにより、２次元電子ガスが、ドレイン電極１１２とソース電極１１８の間に連続して形成される。これにより、ドレイン電極１１２とソース電極１１８の間を電流が流れる。

次いで、半導体装置１００の作用効果について説明する。半導体装置１００では、ゲート電極１１６に接地電圧を印加している時に、ドレイン電極１１２とゲート電極１１６の間に高電圧（例えば、およそ３００Ｖ）が印加される。このとき、ゲート電極１１６からドレイン側に向けてリーク電流が流れる。このリーク電流に起因して、その電子の一部が、例えば、ゲート電極１１６のドレイン側端部の第２半導体層１１０の上面などにトラップされる。なお、以下では、電子がトラップされている領域を負帯電領域と呼ぶ。この負帯電領域の影響によって、ドレイン電極１１２とソース電極１１８の間の抵抗が増加する電流コラプス現象が発生する。電子が負帯電領域にトラップされている状態で、ゲート電極１１６に正の電圧を印加すると、ドレイン電極１１２とソース電極１１８の間を流れる電流が減少する。上述のように、半導体装置１００においては、ｐ型半導体層１１４と第２半導体層１１０のＰＮ接合により第１発光部１２０が形成されている。このため、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８およびドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６内に向かい、負帯電領域に直接的に照射される。これにより、負帯電領域にトラップされた電子を放出することができる。この結果、ドレイン電極１１２とソース電極１１８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。一方、第１発光部１２０から照射される光の一部は、第１半導体積層１０６の外側に向かう。第１半導体積層１０６の外側に向かう光のうち、第１半導体積層１０６の上方に向かう光は、第２反射膜１２２によって反射される。また、第１半導体積層１０６の外側に向かう光のうち、第１半導体積層１０６の側方に向かう光は、第１反射膜１４２によって反射される。第２反射膜１２２、または第１反射膜１４２によって反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に間接的に照射される。従って、第１半導体積層１０６の外側に向かう光の一部を、負帯電領域に間接的に照射することができる。これにより、第１発光部１２０から照射される光のうち、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

第１発光部１２０から照射される光は、様々な方向に向かう。このため、第１発光部から照射される光の一部は、負帯電領域に照射されずに、第１半導体積層１０６の外側に放出される。上記の構成によると、第２反射膜１２２によって、第１半導体積層１０６の上方に向かう光を反射することができ、第１反射膜１４２によって、第１半導体積層１０６の側方に向かう光を反射することができる。第２反射膜１２２、または第１反射膜１４２によって反射された光は、第１半導体積層１０６内に向かい、その一部は負帯電領域に照射される。これにより、第１発光部１２０から照射される光のうち、負帯電領域に照射される光の量が増える。この結果、電流コラプス現象の影響を効率的に低減することができる。

半導体装置１００の製造方法について簡単に説明する。まず、１枚のウエハに、１つの素子を含む複数の素子領域と、複数の素子領域の周囲に配置される素子分離領域Ｒ１２と、が形成される。素子分離領域Ｒ１２は、複数の素子領域を互いに電気的に分離するために形成される。なお、素子分離領域Ｒ１２は、従来の半導体装置を製造する際にも形成される。次いで、ウエハを、トランジスタＴ１１を含む第１素子領域Ｒ１１と、第１素子領域Ｒ１１に隣接する部分の素子分離領域Ｒ１２が含まれるようにダイシングすることで、半導体装置１００は形成される。半導体装置１００は、素子分離領域Ｒ１２に第１反射膜１４２を設けることで、第１発光部１２０から照射される光を、負帯電領域に効率的に照射することができる。上述のように、素子分離領域Ｒ１２は、従来の半導体装置も有している。従って、半導体装置１００は、第１反射膜１４２を形成する領域を新たに設ける必要が無い。このため、半導体装置１００の製造過程において、第１反射膜１４２による面積消費を増やすことなく、半導体装置１００を形成することができる。

図２を用いて半導体装置２００について説明する。なお、以下では、実施例間で共通する構成については、同じ符号を付して説明を省略する。半導体装置２００は、ダイオードＤ２１を含む第１素子領域Ｒ２１と、第１素子領域Ｒ２１の周囲に配置されている素子分離領域Ｒ１２を備えている。ダイオードＤ２１は、ｐ型の基板１０２と、バッファ層１０４と、第１半導体積層１０６と、カソード電極２１２と、ｐ型半導体層２１４と、アノード電極２１６と、第２反射膜１２２と、パッシベーション膜１２４と、を備えている。

カソード電極２１２、及びｐ型半導体層２１４は、第２半導体層１１０上に設けられている。カソード電極２１２、及びｐ型半導体層２１４は、互いに間隔を空けて配置されている。ｐ型半導体層２１４は、ｐ型のＧａＮからなる。このため、ｐ型半導体層２１４と第２半導体層１１０の界面はＰＮ接合部となる。これにより、ｐ型半導体層２１４と第２半導体層１１０に順方向の電圧が印加されると、ｐ型半導体層２１４側のホールと第２半導体層１１０側の電子が結合し、ｐ型半導体層２１４と第２半導体層１１０の界面から光が照射される。ｐ型半導体層２１４と第２半導体層１１０の界面から照射される光の波長は、ＧａＮの発光波長λ_１である約３６０ｎｍである。以下では、ｐ型半導体層２１４と第２半導体層１１０を総称して、第１発光部２２０と呼ぶ場合がある。アノード電極２１６は、ｐ型半導体層２１４上に設けられている。第２半導体層１１０上において、カソード電極２１２とｐ型半導体層２１４の間、カソード電極２１２の外側、及びｐ型半導体層１１４の外側には、第２反射膜１２２が設けられている。第２反射膜１２２上には、パッシベーション膜１２４が設けられている。また、カソード電極２１２上にはカソード配線２２２が設けられ、アノード電極２１６上には、アノード配線２２６が設けられている。

半導体装置２００の動作について説明する。ダイオードＤ２１に順方向の電圧が印加されると、アノード電極２１６からカソード電極２１２に向かって電流が流れる。アノード電極２１６からカソード電極２１２に向かって電流が流れることで、第１発光部２２０に電流が流れる。これにより、第１発光部２２０より光が照射される。一方、ダイオードＤ２１に逆方向の電圧が印加されると、アノード電極２１６とカソード電極２１２間を電流は流れない。

半導体装置２００の作用効果について説明する。半導体装置２００では、ダイオードＤ２１に逆方向の高電圧が印加されると、電子の一部が第２半導体層１１０の上面などにトラップされ、負帯電領域が形成される。電子がトラップされている状態で、ダイオードＤ２１に順方向の電圧が印加されると、アノード電極２１６からカソード電極２１２に流れる電流が減少する。上述のように、半導体装置２００においては、ｐ型半導体層２１４と第２半導体層１１０のＰＮ接合により第１発光部２２０が形成されている。このため、ダイオードＤ２１に順方向の電圧が印加されると、アノード電極２１６からカソード電極２１２に向けて電流が流れ、第１発光部２２０が光を照射する。第１発光部２２０から照射される光の一部は、負帯電領域に直接的に照射される。これにより、負帯電領域にトラップされた電子を放出することができる。この結果、アノード電極２１６とカソード電極２１２の間の抵抗が増加する電流コラプス現象の影響を低減することができる。一方、第１発光部２２０から照射される光の一部は、第１半導体積層１０６の外側に向かう。第１半導体積層１０６の外側に向かう光のうち、上方に向かう光は、第２反射膜１２２によって反射される。また、第１半導体積層１０６の外側に向かう光のうち、側方に向かう光は、第１反射膜１４２によって反射される。第２反射膜１２２、または、第１反射膜１４２によって反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に間接的に照射される。従って、第１半導体積層１０６の外側に向かう光の一部を、負帯電領域に間接的に照射することができる。これにより、第１発光部２２０から照射される光のうち、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

図３を用いて実施例１と異なる点を説明する。半導体装置３００は、トランジスタＴ１１を含む第１素子領域Ｒ１１と、第１素子領域Ｒ１１の周囲に配置されている素子分離領域Ｒ３２を有している。実施例３では、素子分離領域Ｒ３２の第１反射膜２４２が実施例１の素子分離領域Ｒ１２の第１反射膜１４２と異なる。

第１反射膜２４２は、絶縁反射膜２４２ａと金属反射膜２４２ｂを有している。絶縁反射膜２４２ａは、例えば、誘電体多層膜からなる。絶縁反射膜２４２ａは、分離トレンチ１４０の内壁に設けられている。従って、絶縁反射膜２４２ａは、第１半導体積層１０６の側面、及びバッファ層１０４の上面に接している。金属反射膜２４２ｂは、金属からなり、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）などを含む。金属反射膜２４２ｂは、分離トレンチ１４０内に充填されている。従って、金属反射膜は、絶縁反射膜２４２ａに接しているとともに、絶縁反射膜２４２ａを介して第１半導体積層１０６の側面に対向している。

上記の構成によると、第１発光部１２０から照射された光のうち、絶縁反射膜２４２ａを透過した光を金属反射膜２４２ｂで反射することができる。これにより、第１半導体積層１０６の側方に向かう光のうち、第１反射膜２４２により反射される光の量を増やすことができる。このため、第１反射膜２４２に反射されて負帯電領域に照射される光の量が増える。この結果、電流コラプス現象の影響を効率的に低減することができる。また、金属反射膜２４２ｂは、絶縁反射膜２４２ａが反射することができない波長の光についても、反射することができる。このため、第１反射膜２４２により、反射することのできる光の波長領域を広げることができる。

図４を用いて実施例１と異なる点を説明する。半導体装置４００は、トランジスタＴ４１を含む第１素子領域Ｒ４１と、第１素子領域Ｒ４１の周囲に配置される素子分離領域Ｒ４２を有している。実施例４では、第１素子領域Ｒ４１と素子分離領域Ｒ４２に共通の基板４０２が、実施例１の第１素子領域Ｒ１１と素子分離領域Ｒ１２に共通の基板１０２と異なる。基板４０２は、導電性の材料からなり、第１発光部１２０から照射される光に対して透過性がある。基板４０２は、例えば、ＧａＮ、窒化アルミニウム（ＡｌＮ）、Ｇａ_２Ｏ_３などからなる。また、基板４０２の下面には、金属材料からなる第３反射膜４５２が設けられている。第３反射膜４５２は、例えば、Ａｌ、Ａｇなどを含む材料からなる。第３反射膜４５２は、第１発光部１２０から照射される光を反射することができる。

半導体装置４００において、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８とドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６の下方に向かう。第１半導体積層１０６の下方に向かう光は、基板４０２を通過する。上記の構成によると、基板４０２を通過した光は、第３反射膜４５２により反射される。第３反射膜４５２により反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

図５を用いて実施例１と異なる点について説明する。半導体装置５００は、トランジスタＴ５１を含む第１素子領域Ｒ５１と、第１素子領域Ｒ５１の周囲に配置されている素子分離領域Ｒ５２を有している。実施例５では、第１素子領域Ｒ５１と素子分離領域Ｒ５２に共通の基板５０２が、実施例１の第１素子領域Ｒ１１と素子分離領域Ｒ１２に共通の基板１０２と異なる。基板５０２は、絶縁性の材料からなり、第１発光部１２０から照射される光に対して透過性がある。基板５０２は、例えば、ＡｌＮ、サファイアなどからなる。また、基板５０２の下面には、第３反射膜５５２が設けられている。第３反射膜５５２は、誘電体多層膜からなる。第３反射膜５５２は、第２反射膜１２２と同一の材料で構成されている。このため、第３反射膜５５２は、第１発光部１２０から照射される光を反射することができる。

半導体装置５００において、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８とドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６の下方に向かう。第１半導体積層１０６の下方に向かう光は、基板５０２を通過する。上記の構成によると、基板５０２を通過した光は、第３反射膜５５２により反射される。第３反射膜５５２により反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

図６を用いて半導体装置６００について説明する。半導体装置６００は、４個の素子領域Ｒ６１、Ｒ６２、Ｒ６３、Ｒ６４と、各素子領域Ｒ６１、Ｒ６２、Ｒ６３、Ｒ６４の周囲に配置される素子分離領域Ｒ６５と、を有している。素子領域Ｒ６１には、第１ダイオードＤ６１が設けられており、素子領域Ｒ６２には、第１トランジスタＴ６１が設けられており、素子領域Ｒ６３には、第２トランジスタＴ６２が設けられており、素子領域Ｒ６４には、第２ダイオードＤ６２が設けられている。なお、第１トランジスタＴ６１及び第２トランジスタＴ６２は、実施例４のトランジスタＴ４１（図４）と同一の構造を有している。第１ダイオードＤ６１及び第２ダイオードＤ６２は同一の構造を有している。第１ダイオードＤ６１及び第２ダイオードＤ６２は、基板の構造が実施例２のダイオードＤ２１（図２）とは異なる。第１ダイオードＤ６１及び第２ダイオードＤ６２は、第１トランジスタＴ６１と共通の基板４０２、及び第３反射膜４５２を有する。

素子分離領域Ｒ６５は、各素子領域Ｒ６１、Ｒ６２、Ｒ６３、Ｒ６４の周囲に配置されることで、隣接する２つの素子領域を互いに分離している。具体的には、素子領域Ｒ６１と素子領域Ｒ６２、素子領域Ｒ６２と素子領域Ｒ６３と、素子領域Ｒ６３と素子領域Ｒ６４と、互いに分離している。素子分離領域Ｒ６５のバッファ層１０４の上方には、上側分離トレンチ６４０が形成されており、バッファ層１０４の下方には、下側分離トレンチ６５０が形成されている。上側分離トレンチ６４０の下端は、バッファ層１０４の上端と同じ高さである。上側分離トレンチ６４０は、各素子領域の第１半導体積層１０６の側面を取り囲むように形成されている。上側分離トレンチ６４０の内壁には、第１反射膜６４２が設けられている。第１反射膜６４２は、誘電体多層膜からなる。下側分離トレンチ６５０の上端は、バッファ層１０４の下端の高さよりもわずかに低い。下側分離トレンチ６５０は、各素子領域の基板４０２の側面を取り囲むように形成されている。下側分離トレンチ６５０の内壁には、第４反射膜６６２が設けられている。第４反射膜６６２は、金属の材料からなり、第３反射膜４５２と同一の構造を有する。従って、第４反射膜６６２は、第１発光部１２０から照射される光を反射することができる。

半導体装置６００は、例えば、インバータの一部である。例えば、インバータ回路において、第１ダイオードＤ６１とトランジスタＴ６１が上アーム部を構成し、第２ダイオードＤ６２と第２トランジスタＴ６２が下アーム部を構成する。なお、以下では、各トランジスタＴ６１、Ｔ６２及び各ダイオードＤ６１、Ｄ６２に電流が流れている状態をオン状態と呼び、電流が流れていない状態をオフ状態と呼ぶ。インバータにおいて、第１トランジスタＴ６１がオン状態の場合、第１トランジスタＴ６１に隣接する第２トランジスタＴ６２及び第１ダイオードＤ６１はオフ状態となる。第１トランジスタＴ６１がオン状態の場合、第１発光部１２０から光が照射される。素子分離領域Ｒ６５が、第１反射膜６４２を有していない場合、第１トランジスタＴ６１の第１半導体積層１０６の側方から外側に向かう光が、第２トランジスタＴ６２及び第１ダイオードＤ６１に到達する。この場合、オフ状態である第２トランジスタＴ６２及び第１ダイオードＤ６１にリーク電流が生じてしまう。また、第１トランジスタＴ６１の第１半導体積層１０６の下方に向かう光が、第３反射膜４５２で反射され、その一部が第２トランジスタＴ６２及び第１ダイオードＤ６１に到達する場合がある。しかしながら、半導体装置６００の場合、第１トランジスタＴ６１の第１半導体積層１０６の側方に向かう光は、第１反射膜６４２によって反射される。また、第３反射膜４５２によって反射された光の一部は、第４反射膜６６２によって反射される。これによりオフ状態である第２トランジスタＴ６２及び第１ダイオードＤ６１に、第１トランジスタＴ６１の第１発光部１２０から照射される光が到達することを防止することができる。これにより、第２トランジスタＴ６２及び第１ダイオードＤ６１にリーク電流が生じることを防止することができる。また、第２反射膜１２２、第１反射膜６４２、第３反射膜４５２、及び第４反射膜６６２により反射された光の一部は、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

（対応関係）
トランジスタＴ６１が「第１素子」の一例である。素子領域Ｒ６２が「第１素子領域」の一例である。トランジスタＴ６１が有する第１半導体積層１０６、第１半導体層１０８、第２半導体層１１０が、それぞれ「第１半導体積層」、「第１半導体層」、「第２半導体層」の一例である。トランジスタＴ６１が有する第１発光部１２０が、「第１発光部」の一例である。トランジスタＴ６２が「第２素子」の一例である。素子領域Ｒ６３が「第２素子領域」の一例である。トランジスタＴ６２が有する第１半導体積層１０６、第１半導体層１０８、第２半導体層１１０が、それぞれ「第２半導体積層」、「第３半導体層」、「第４半導体層」の一例である。トランジスタＴ６２が有する第１発光部１２０が、「第２発光部」の一例である。

図７を用いて実施例１と異なる点について説明する。半導体装置７００は、トランジスタＴ７１を含む第１素子領域Ｒ７１と、第１素子領域Ｒ７１の周囲に配置されている素子分離領域Ｒ７２を有している。実施例７では、第１素子領域Ｒ７１と素子分離領域Ｒ７２に共通の多膜層バッファ層７０４が、実施例１の第１素子領域Ｒ１１と素子分離領域Ｒ１２に共通のバッファ層１０４と異なる。多膜層バッファ層７０４は、対となる第１バッファ層と第２バッファ層が交互に積層されている。第１バッファ層は、ＡｌＮからなり、第２バッファ層は、ＧａＮからなる。多膜層バッファ層７０４全体において、第１バッファ層と第２バッファ層のそれぞれの合計膜厚は、それぞれλ_１／４ｎの倍数である。なお、ｎは、各バッファ層の屈折率を示す。この場合、多膜層バッファ層７０４は、第１発光部１２０から照射される光を反射することができる。

半導体装置７００において、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８とドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６の下方に向かう。上記の構成によると、第１半導体積層１０６の下方に向かう光は、多膜層バッファ層７０４によって反射される。多膜層バッファ層７０４によって反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

図８を用いて実施例１と異なる点について説明する。半導体装置８００は、トランジスタＴ８１を含む第１素子領域Ｒ８１と、第１素子領域Ｒ８１の周囲に配置されている素子分離領域Ｒ１２を有している。実施例８では、ドレイン電極１１２と第２半導体層１１０の間に、ｐ型半導体層８１４が設けられており、ゲート電極１１６は、第２半導体層１１０上に設けられている。この場合、ｐ型半導体層８１４と第２半導体層１１０の界面はＰＮ接合部となる。従って、ｐ型半導体層８１４と第２半導体層１１０に順方向の電圧が印加されると、ｐ型半導体層８１４と第２半導体層１１０の界面から光が照射される。なお、以下では、ｐ型半導体層８１４と第２半導体層１１０を総称して、第１発光部８２０と呼ぶ場合がある。

半導体装置８００の動作について説明する。ゲート電極１１６に閾値以上の電圧が印加されている間は、２次元電子ガスが、ドレイン電極１１２とソース電極１１８の間に連続して形成される。このため、ドレイン電極１１２とソース電極１１８の間を電流が流れる。この結果、第１発光部８２０に電流が流れ、第１発光部８２０から光が照射される。

一方、ゲート電極１１６に閾値以下の電圧を印加すると、ゲート電極１１６に対応する範囲の２次元電子ガスが消失する。これにより、ドレイン電極１１２とソース電極１１８の間に電流が流れない。

上記の構成によると、第１半導体積層１０６の上方に向かう光は、第２反射膜１２２によって反射され、第１半導体積層１０６の側方に向かう光は、第１反射膜１４２によって反射される。第２反射膜１２２、または第１反射膜１４２によって反射された光の一部は、第１半導体積層１０６内に向かう。これにより、第１半導体積層１０６の上方又は側方に向かう光の一部は、負帯電領域に間接的に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１００ ：半導体装置
１０２ ：基板
１０４ ：バッファ層
１０６ ：第１半導体積層
１０８ ：第１半導体層
１１０ ：第２半導体層
１１２ ：ドレイン電極
１１４ ：ｐ型半導体層
１１６ ：ゲート電極
１１８ ：ソース電極
１２０ ：第１発光部
１２２ ：第２反射膜
１２４ ：パッシベーション膜
１３２ ：ドレイン配線
１３４ ：ゲート配線
１３６ ：ソース配線
１４０ ：分離トレンチ
１４２ ：第１反射膜
１４４ ：パッシベーション膜
Ｒ１１ ：第１素子領域
Ｒ１２ ：素子分離領域
Ｄ ：ダイオード
Ｔ ：トランジスタ

Claims (7)

1. 第１素子を含む第１素子領域と、
   前記第１素子領域の周囲に配置されている素子分離領域と、を備えており、
   前記第１素子領域は、
   前記第１素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第１半導体積層であって、第１半導体層と、その第１半導体層上に設けられているとともに前記第１半導体層とは異なるバンドギャップを有する第２半導体層と、を有する第１半導体積層と、
   前記第１半導体積層内に光を照射するように構成されている第１発光部と、
   前記第１半導体積層の下方に設けられており、前記第１発光部が照射する前記光に対して透過性の材料からなる基板と
   前記基板の下面に設けられており、前記第１発光部が照射する前記光を反射するように構成されている第３反射膜と、を有しており、
   前記素子分離領域は、
   前記第１素子領域の前記第１半導体積層の側面に接しており、前記第１発光部が照射する前記光を反射するように構成されている第１反射膜と、
   前記第１素子領域の前記基板の側面に接しており、前記第１発光部が照射する前記光を反射するように構成されている第４反射膜と、を有している、
   半導体装置。
2. 前記素子分離領域を挟んで前記第１素子領域に隣り合っており、第２素子を含む第２素子領域をさらに備えており、
   前記第２素子領域は、
   前記第２素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第２半導体積層であって、第３半導体層と、その第３半導体層上に設けられているとともに前記第３半導体層とは異なるバンドギャップを有する第４半導体層と、を有する第２半導体積層と、を有している、請求項１に記載の半導体装置。
3. 前記第２素子領域は、
   前記第２半導体積層内に光を照射するように構成されている第２発光部、をさらに有しており、
   前記第１反射膜は、前記第２素子領域の前記第２半導体積層の側面に接しており、前記第２発光部が照射する前記光を反射するように構成されている、請求項２に記載の半導体装置。
4. 前記第１素子領域の前記第１反射膜は、
   金属の金属反射膜と、
   前記金属反射膜を覆う絶縁反射膜と、を有しており、
   前記絶縁反射膜は、前記第１素子領域の前記第１半導体積層の側面に接しており、
   前記金属反射膜は、前記絶縁反射膜を介して前記第１半導体積層の側面に対向している、
   請求項１から３のいずれか一項に記載の半導体装置。
5. 前記第１素子領域は、
   前記第１半導体積層の上面に設けられており、前記第１発光部が照射する前記光を反射するように構成されている第２反射膜をさらに有する、請求項１から４のいずれか一項に記載の半導体装置。
6. 前記第１素子領域は、
   前記第１半導体積層の上方に設けられているアノード電極と、
   前記第１半導体積層の上方に設けられており、前記アノード電極から離れて配置されているカソード電極と、
   前記アノード電極の下方で、前記第１半導体積層の上面に配置されているｐ型のｐ型半導体層と、を備えており、
   前記第１発光部は、前記ｐ型半導体層と前記第２半導体層により構成される、請求項１から５のいずれか一項に記載の半導体装置。
7. 前記第１素子領域は
   前記第１半導体積層の上方に設けられているドレイン電極と、
   前記第１半導体積層の上方に設けられており、前記ドレイン電極から離れて配置されているソース電極と、
   前記第１半導体積層の上方に設けられており、前記ドレイン電極と前記ソース電極の間に設けられているゲート電極と、
   前記ゲート電極の下方で、前記第１半導体積層の上面に配置されているｐ型のｐ型半導体層と、を備えており、
   前記第１発光部は、前記ｐ型半導体層と前記第２半導体層により構成される、請求項１から６のいずれか一項に記載の半導体装置。
   
   

Images