[go: up one dir, main page]

JP6415381B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6415381B2
JP6415381B2 JP2015092616A JP2015092616A JP6415381B2 JP 6415381 B2 JP6415381 B2 JP 6415381B2 JP 2015092616 A JP2015092616 A JP 2015092616A JP 2015092616 A JP2015092616 A JP 2015092616A JP 6415381 B2 JP6415381 B2 JP 6415381B2
Authority
JP
Japan
Prior art keywords
bonding material
semiconductor element
bonding
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015092616A
Other languages
English (en)
Other versions
JP2016213223A (ja
Inventor
泰成 日野
泰成 日野
大輔 川端
大輔 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015092616A priority Critical patent/JP6415381B2/ja
Priority to US14/959,139 priority patent/US9627350B2/en
Priority to DE102016206542.4A priority patent/DE102016206542B4/de
Priority to CN201610283784.2A priority patent/CN106098573B/zh
Publication of JP2016213223A publication Critical patent/JP2016213223A/ja
Application granted granted Critical
Publication of JP6415381B2 publication Critical patent/JP6415381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W76/15
    • H10W72/07232
    • H10W72/013
    • H10W76/12
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • H10W70/093
    • H10W72/0113
    • H10W72/01325
    • H10W72/01351
    • H10W72/01361
    • H10W72/01365
    • H10W72/0198
    • H10W72/073
    • H10W72/07311
    • H10W72/07331
    • H10W72/07332
    • H10W72/07341
    • H10W72/07353
    • H10W72/07354
    • H10W72/07355
    • H10W72/075
    • H10W72/30
    • H10W72/322
    • H10W72/325
    • H10W72/332
    • H10W72/341
    • H10W72/351
    • H10W72/352
    • H10W72/353
    • H10W72/354
    • H10W72/355
    • H10W72/5363
    • H10W72/5524
    • H10W72/5525
    • H10W72/884
    • H10W72/952
    • H10W74/00
    • H10W90/734
    • H10W90/736
    • H10W90/753
    • H10W90/755

Landscapes

  • Die Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、半導体装置内の基板と半導体素子の接合方法に関する。
近年、環境規制の高まりから、環境問題に配慮した高効率、省エネな半導体装置の需要が高まっている。半導体装置は、産業機器、モータを備えた家電の駆動制御機器、電気自動車、ハイブリッド自動車向けの車載制御機器、鉄道制御機器、太陽光発電の制御機器等に用いられており、高電力に対応することが求められている。
特に車載制御機器や鉄道制御機器では、省エネルギーの観点や電気エネルギーの変換ロスを抑える観点から、半導体装置が高負荷環境下(高温度環境下)において用いられるようになっている。つまり、高温度環境下でも高効率、低損失で動作することが求められている。具体的には、これまでの通常の動作温度(ジャンクション温度)は125℃から150℃であったが、今後は175℃から200℃またはそれ以上の高温環境下での動作が要求される。
そこで、上記高温環境下で、スイッチングロスを抑制し低損失化、高温状態での高効率化を図るべく、半導体モジュールの材料、構造を見直す必要があった。特に、半導体装置内の配線接続部(接合部)が最も劣化し易く、配線接続部の高品質、高信頼性、高寿命化の実現が大きな課題であった。また、高価な焼結性の材料のコスト削減を図る必要があった。
特開2009−004666号公報
しかしながら、近年、焼結接合材の開発が進んでいるが、製品適用にあたっては、コスト抑制、接合品質および信頼性を保持するのが難しかった。
従来、焼結接合材はペースト状であり、マスクを用いたスクリーン印刷もしくはシリンジにて塗布していた。そのため、接合材の厚みが均一にならず、接合材表面に凹凸ができる問題があった。
また、焼結性の接合材は、はんだ材と比較して高価な材料である。例えば、スクリーン印刷によって接合材を配置する際に、接合材の一部が無駄になってしまう問題があった。
また、半導体素子との接合面において接合材がはみ出ると、接合材を焼結する際に一部の接合材が加圧されないため、焼結後に加圧されなかった焼結材が脱落する可能性があった。
また、従来は、ペースト状の接合材を配置し、乾燥させてから、その上に半導体素子を配置していた。このため、半導体素子を配置する際に、半導体素子がダメージを受けたり、後の工程において半導体素子の位置がずれることがあった。
本発明は以上のような課題を解決するためになされたものであり、焼結性の接合材の材料コストの増大を抑制し、かつ高品質の接合を行う半導体装置の製造方法の提供を目的とする。
本発明に係る半導体装置の製造方法は、(a)基板上に、シート状の焼結性の接合材を配置する工程と、(b)工程(a)の後、接合材の上に半導体素子を配置する工程と、(c)接合材を、基板と半導体素子との間で圧力を加えながら焼結する工程と、を備え、接合材はAg又はCuの微粒子を含み、微粒子は有機膜で包まれ、(d)工程(a)の前に、吸着コレットを用いてシート状の焼結性の接合材から接合材を切り出す工程をさらに備え、工程(a)において、切り出した接合材を吸着コレットで搬送して基板上に配置する。

本発明において、接合材は焼結性を有した接合材であり、接合材はAg又はCuの微粒子を含み、微粒子は有機膜で包まれている。従って、接合材を、高温動作対応の半導体装置の接合に適用できる。よって、半導体装置の高品質および高信頼性を確保することができる。
また、本発明において、シート状の接合材は半生の状態であるため、半導体素子に優しく、そして溶剤が十分に揮発していないので、タック性も備えている。よって、半導体素子を接合材上に配置したとき、半導体素子が接合材に十分接着し固定保持される。従って、接合材の焼結工程(加熱加圧工程)において、半導体素子の位置ずれ、半導体素子へのダメージなどが抑制される。
本発明ではシート状の接合材を用いるため、接合材表面の凹凸が抑えられる。特に、シート状の接合材を用いることにより、スクリーン印刷の課題であるドッグイヤー(表面の凸部)が解消する。よって、接合部の接合品質が向上する。
本発明では、シート状の接合材を使用するため、大判のシート状の接合材から必要な分だけ接合材を切り出して使用すれば、接合材の無駄がなくなり、製造コストの削減が可能である。
実施の形態1に係る半導体装置の断面図である。 実施の形態1に係る半導体装置の製造方法を示すフローチャートである。 シート状の接合材の切り出しを説明する図である。 絶縁基板への接合材の配置を説明する図である。 接合材への半導体素子の配置を説明する図である。 吸着コレットの変形例を示す図である。 実施の形態2に係る半導体装置の断面図である。
<実施の形態1>
<構成>
図1は、本実施の形態1における半導素子装置の断面図である。本実施の形態における半導体装置は、高温環境下で使用され高温動作可能な半導素子装置である。ここで、高温とは例えば175℃から200℃またはそれ以上を指す。
本実施の形態1における半導体装置は、絶縁性の基板である絶縁基板3と、絶縁基板3に接合された半導体素子1と、絶縁基板3と半導体素子1とを接合する焼結性の接合材2aとを備える。絶縁基板3の表面には回路パターンが形成されている。回路パターンと半導体素子1の裏面電極とは、焼結性の接合材2aにより接合されている。
絶縁基板3の半導体素子1と反対側の面は、接合材2bを介して放熱板4に接合されている。ここで、接合材2bは、焼結性の接合材又は高温に耐性のあるはんだ材である。
放熱板4とケース6は接着剤9により接着されている。ケース6は半導体装置の外郭となる。つまり、ケース6は絶縁基板3、半導体素子1、ワイヤ5の周囲を囲んでいる。樹脂からなるケース6は、電極7と一体成型されている。半導体素子1の上面電極と電極7は、ワイヤ5により接続されている。また、図1には示していないが、ケース6内部に、駆動回路や保護回路を搭載する制御基板を配置する場合がある。
さらに、ケース6内部には封止材8が注入されることにより、絶縁基板3、半導体素子1およびワイヤ5が封止されている。
以下、各構成要素について詳しく述べる。なお、以下で述べる各構成要素の寸法は一例であり、記載の寸法に限定するものではない。
放熱板4は、例えば、一辺の長さが30mmから300mm、厚さが3mmから5mmである。放熱板4は、Cu、AlもしくはAl−SiC複合体からなる熱容量の大きい放熱板である。放熱板4と絶縁基板3とを接合する接合材2bは、約20から100μmの厚みの焼結性の接合材、もしくは、約100から300μmの厚みのはんだ接合材である。
絶縁基板3の厚みは0.2mmから3mmである。また絶縁基板3の厚みは均一である。絶縁基板3の材質は、Si、AlN、AlもしくはZrAlである。
半導体素子1は、例えば電力用半導体素子であり、IGBT、MOSFET、ダイオード等の大電力を扱う半導体素子である。半導体素子1は、例えば、AC出力に対応すべく3相回路を形成している。なお、半導体素子1はSi製のIGBT、MOSFET、ダイオードに限らず、SiCもしくはGaN製でもよい。例えば、半導体素子1がIGBTである場合、半導体素子1の底面に備わる裏面電極はコレクタ電極であり、半導体素子1の表面に備わる上面電極はエミッタ電極とゲート電極である。
半導体素子1が3相回路を形成する場合、半導体素子1(例えばダイオード、IGBT、MOSFET等)は、各相毎に、絶縁基板3上の回路パターンとアルミニウム製のワイヤ7等でワイヤボンディングされ、電子機器内において配線接続されている。
半導体素子1(例えばIGBT)の上面電極(エミッタ電極)はワイヤ5によって、隣接する半導体素子1(例えばダイオード)の電極と接続される。また電極7の一部は、ケース6外部のモータ等の電動機、バッテリやハーネスへと接続される。
ケース6は、PPS(ポリフェニレンサルファイド)、PBT(ポリブチレンテレフタレート)、エポキシ等の樹脂からなる。電極7は、外部との入出力を行うAC出力端子、入出力端子および制御を行う信号端子であり、厚さ1mmほどの銅もしくは銅合金からなる。電極7はケース6と一体成型されている。
図1には示していないが、ケース6内部に制御基板が搭載される場合は、電極7の一部は駆動回路や保護回路を搭載した制御基板に接続される。電極7にはスイッチングを行なうための制御信号が入力される。制御基板は、電極7により支持されて絶縁基板3の上方において絶縁基板3にほぼ平行な状態に配置される。
封止材8は、Siをベースにした絶縁性のゲル材料もしくはエポキシ樹脂である。なお、封止材8にゲル材料を採用する場合、ケース6の開口は、接着剤を介して蓋(図示せず)で塞がれる。
接合材2aは、半導体素子1の接合に供される面である接合面と同一の面積である。なお、本実施の形態1において、半導体素子1の接合に供される面である接合面とは、半導体素子1の底面である。具体的には、例えば、半導体素子1の底面は一辺が4mmから18mmであり、接合材2aの各辺の長さは半導体素子1と等しい。
図3に示すように、接合材2aはシート状である。接合材2aの厚みは40μmから200μmの範囲内である。接合材2aの厚みは均一である。図1に示すように、接合材2aは、従来のペースト状の接合材の場合のように、半導体素子1との接合面からはみ出した部分がない。よって、はみ出した接合材の一部が欠落しケース6内部においてショートする可能性がない。
半導体素子1と絶縁基板3の接合部において、焼結後の接合材2aの厚みは、20μmから100μm程度となる。はんだ接合においては、接合部の信頼性を確保するために、はんだの厚みが1000μm以上必要であった。一方、焼結性の接合材2aを用いた場合、厚みが100μm以下であっても信頼性には影響しない。また熱伝導率がはんだよりも優れているので、放熱性も好ましい(100から250W/m・k)。
接合材2aはシート形状であり、ナノサイズの微小金属粒子、溶剤および表面安定剤を含む。微小金属粒子は、直径1nm以上のAg、Cu、Au、Pd、Ptなどである。微小金属粒子の表面は有機保護膜により覆われている。接合材2aをナノもしくはマイクロサイズの微小金属粒子とすることにより、融点降下が起こり、接合材固有の溶融温度よりも低い温度で焼結接合を行うことが可能となる。接合後は、バルク材同等に高融点化し、高い耐熱性と信頼性が得られる。
接合材2aに含まれる微小金属粒子がAgである場合、180℃から350℃で加熱をしながら、接合材2aを半導体素子1と絶縁基板3の間で加圧する。接合後は、接合材2aは900℃前後の耐熱性を得る。従って、接合材2aを高温動作する半導体装置に適用することができる。
<製造方法>
図2は、本実施の形態1の半導体装置の製造方法を示すフローチャートである。まず、図3に示すように、大判のシート状の焼結性接合材2から、接合材2aを切り出す(ステップS101)。ここで、切り出す接合材2aの面積は、半導体素子1の接合に供される面(底面)の面積と等しい。接合材2aの切り出しは図4に示す吸着コレット20を用いて行う。ここで、吸着コレット20の底面(吸着面)の面積は、切り出す接合材2aの面積と等しいとする。まず、加熱された吸着コレット20をシート状の焼結性接合材2に対して押圧する。シート状の焼結性接合材2はタック性を有するため、押圧された領域の焼結性接合材2が吸着コレット20の吸着面に転写される。そして、吸着コレット20を引き上げると、吸着コレット20に転写された焼結性接合材2(即ち接合材2a)がシート状の焼結性接合材2から分離される。吸着コレット20で接合材2aを切り出した後、そのまま吸着コレット20で接合材2aを吸着して搬送する(ステップS102)。そして、図4に示すように、絶縁基板3上に接合材2aを配置する(ステップS103)。図4には示していないが、絶縁基板3上には回路パターンが形成されており、その回路パターン上に接合材2aが配置される。
次に、接合材2aの上に半導体素子1を配置する(ステップS104)。図5(a)、図5(b)は、接合材2a上に配置された半導体素子1の断面図と平面図である。半導体素子1は接合材2aと平面視で重なるように配置される。半導体素子1と接合材2aは同じ面積のため、接合面において接合材2aがはみ出すことがない。接合材2aはタック性を有するため、接合材2a上に半導体素子1を配置することで、半導体素子1が接合材2aに密着する。
そして、接合材2aの焼結を行う(ステップS105)。マウント(搭載)した半導体素子1の接合面と絶縁基板3との間で接合材2aを加圧しながら接合材2aの焼結を行う。加圧および加熱の処理は加熱加圧装置により行われる。加熱温度は180℃から350℃の範囲、加圧力は5MPaから30MPaの範囲であり、この状態を10から180秒保つことで接合を行う。この加圧および加熱処理により、絶縁基板3と半導体素子1とが接合材2aを介して接合される。なお、加熱加圧装置にて加熱および加圧処理を行う工程において、複数の絶縁基板3を一括して処理してもよい。
次に、絶縁基板3下面と放熱板4との接合を行う(ステップS106)。接合は高温耐性を有するはんだ、または、接合材2aと同じ材質の接合材により行われる。なお、絶縁基板3下面と放熱板4との接合を焼結性の接合材により行う場合は、半導体素子1と絶縁基板3とを接合する際に、絶縁基板3を焼結性の接合材を介して放熱板4上にマウントしておき、加熱加圧設備によって同時に接合を行ってもよい。つまり、ステップS105とS106を同時に行ってもよい。
次に、放熱板4にケース6を固定する(ステップS107)。固定は例えば接着剤9により行う。そして、半導体素子1の上面電極間、または半導体素子1の上面電極と電極7との間をワイヤで接続する(ステップS108)。ワイヤは例えばAl、Cuなどの導電性材料からなる。ワイヤの接続はワイヤボンディングにより行われる。
最後に、ケース6内部を封止材8で充填する(ステップS109)。つまり、封止材8により、絶縁基板3、半導体素子1、ワイヤ5および必要に応じて制御基板(図示せず)が封止される。以上の工程を経て、本実施の形態1における半導体装置が製造される。
なお、本実施の形態1では、シート状の焼結性接合材2のタック性を利用して接合材2aの切り出しを行ったが、抜き型を用いて接合材2aの切り出してもよい。図6は、図4の吸着コレット20の変形例である吸着コレット20Aを示す図である。図6に示すように、吸着コレット20Aの吸着面には抜き型が設けられている。吸着コレット20Aの抜き型部分をシート状の焼結性接合材2に押圧することにより、抜き型に囲まれた領域に相当する焼結性接合材2(即ち接合材2a)がシート状の焼結性接合材2から切り出される。
<効果>
本実施の形態1における半導体装置の製造方法は、(a)基板(絶縁基板3)上に、シート状の焼結性の接合材2aを配置する工程と、(b)工程(a)の後、接合材2aの上に半導体素子1を配置する工程と、(c)前記接合材2aを、基板と半導体素子1との間で圧力を加えながら焼結する工程と、を備え、接合材2aはAg又はCuの微粒子を含み、微粒子は有機膜で包まれている。
本実施の形態1において、接合材2aは焼結性を有した接合材であり、接合材2aはAg又はCuの微粒子を含み、微粒子は有機膜で包まれている。従って、接合材2aを、高温動作対応の半導体装置の接合に適用できる。よって、半導体装置の高品質および高信頼性を確保することができる。
また、本実施の形態1において、シート状の接合材2aは半生の状態であるため、半導体素子1に優しく、そして溶剤が十分に揮発していないので、タック性も備えている。よって、半導体素子1を接合材2上に配置したとき、半導体素子1が接合材2aに十分接着し固定保持される。従って、接合材2aの焼結工程(加熱加圧工程)において、半導体素子1の位置ずれ、半導体素子1へのダメージなどが抑制される。
従来は、ペースト状の接合材を、マスクを用いたスクリーン印刷もしくはシリンジにて基板に塗布していた。そのため、接合材を均一な厚みで配置するのが難しかった。本実施の形態1では均一な厚みを有するシート状の接合材を用いるため、接合材表面の凹凸が抑えられる。特に、シート状の接合材を用いることにより、スクリーン印刷の課題であるドッグイヤー(表面の凸部)が解消する。よって、本実施の形態1では、ペースト状の接合材を用いる場合と比較して、接合部の接合品質が向上する。また、接合材2aにおいてポーラス領域の発生が抑制されるため、接合信頼性が向上する。
また、従来は、はんだ材と比較して高価な材料であるペースト状の接合材を用いてスクリーン印刷を行う際、安定した印刷厚を確保するため必要以上の接合材をマスク上へ投入し、過剰な接合材が無駄になっていた。また、スキージに残存した接合材も無駄になっていた。本実施の形態1では、大判のシート状の接合材2から必要な分だけ接合材2aを切り出して使用する。よって、接合材の無駄がなくなり、製造コストの削減が可能である。また、本実施の形態1では、ペースト状の接合材を用いる場合と比較して、接合材の印刷、乾燥工程が不要になり、生産設備への投資、生産コストを削減できる。
また、本実施の形態1における半導体装置の製造方法において、シート状の焼結性の接合材2aの厚みは均一である。
従って、本実施の形態1では、ペースト状の接合材を用いる場合と比較して、接合材表面の凹凸が抑えられる。特に、シート状の接合材を用いることにより、スクリーン印刷の課題であるドッグイヤー(表面の凸部)が解消する。よって、接合部の接合品質が向上する。また、接合材2aにおいてポーラス領域の発生が抑制されるため、接合信頼性が向上する。
また、本実施の形態1における半導体装置の製造方法において、基板は、SiNもしくはAlNからなる絶縁基板3であり、絶縁基板3の半導体素子1側の表面にはCuを含む回路パターンが形成されている。従って、高い熱伝導性および高い絶縁耐性を有する絶縁基板を得ることが可能である。
また、本実施の形態1における半導体装置の製造方法は、(d)工程(a)の前に、シート状の焼結性の接合材2から、半導体素子1の接合に供される面と同じ大きさの接合材2aを切り出す工程をさらに備え、工程(a)において工程(d)において切り出した接合材2aを基板(絶縁基板3)上に配置する。
従来のようにペースト状の接合材を印刷して配置する場合、スクリーン印刷もしくはシリンジでの塗布手法にしても印刷にじみの発生により、塗布面積が半導体素子の面積よりも大きくなっていた。接合面からはみ出した接合材が加圧されないため、焼結後の製造工程(ワイヤボンディング、放熱板の接合、ケースの固定、封止材の注入など)において接合材の一部が脱落して電気的な異常を生じさせる可能性があった。本実施の形態1では、大判のシート状の接合材2から、半導体素子1の底面と同じ大きさの接合材2aを切り出して接合に用いる。よって、接合材2aの全ての部分が加圧されるため、焼結後に接合材2aの一部が脱落することを抑制可能である。
また、本実施の形態1における半導体装置の製造方法は、工程(d)において吸着コレット20を用いて接合材2aの切り出しを行い、工程(a)において吸着コレット20を用いて切り出した接合材2aの搬送および配置を行い、工程(d)において吸着コレットにより切り出される接合材2aの面積は、半導体素子1の接合に供される面の面積と等しい。
従って、吸着コレット20を用いて、接合材2aの切り出し、搬送、配置の一連の工程を行うため、生産効率を向上させることが可能である。
また、本実施の形態1における半導体装置の製造方法において、接合材2aは、クッション性およびタック性を有する。
本実施の形態1において、シート状の接合材2aは半生の状態であるため、半導体素子1に優しく、そして溶剤が十分に揮発していないので、タック性も備えている。よって、半導体素子1を接合材2上に配置したとき、半導体素子1が接合材2aに十分接着し固定保持される。従って、接合材2aの焼結工程(加熱加圧工程)において、半導体素子1の位置ずれ、半導体素子1へのダメージなどが抑制される。
<実施の形態2>
<構成>
図7は、本実施の形態2における半導体装置の断面図である。本実施の形態2における半導体装置は、実施の形態1と同様、高温環境下で使用され高温動作可能な半導素子装置である。
本実施の形態2における半導体装置は、導電性基板10と、導電性基板10に接合された半導体素子1と、導電性基板10と半導体素子1とを接合する焼結性の接合材2aとを備える。なお、導電性基板10は金属板である。本実施の形態2における接合材2aは実施の形態1と同様の接合材料である。
導電性基板10の裏面(即ち、半導体素子1と接合する面と反対側の面)は、絶縁箔を有する金属絶縁層11に固着している。
図7に示すように、導電性基板10の一端には電極7が設けられている。また、もう1つの電極7は、半導体素子1の上面電極とワイヤ5により接続されている。
導電性基板10、半導体素子1、接合材2a、金属絶縁層11、ワイヤ5は、エポキシを主成分とした封止材8により封止されている。なお、金属絶縁層11の底面および電極7の一部は封止材8の外に露出している。電極7は、モータ等の電動機、バッテリ、ハーネス等と接続される。以下、各構成要素について詳しく述べる。
本実施の形態2における半導体装置において、導電性基板10には、半導体素子1として、例えばIGBTとダイオードが一対となって接合されている。半導体素子1としてのIGBTは、裏面電極としてコレクタ電極を備え、上面電極として、ゲート電極およびエミッタ電極を備える。IGBTは、電極7によって、外部からの入力(オン/オフ制御)及び外部制御がなされている。なお、半導体素子1は、IGBTに限定されるものではなく、MOSFET、トランジスタ等を用いてもよい。さらには、Siを材料とするものに限らず、例えばSiCもしくはGaNを材料とするMOSFET、ダイオード等でもよい。なお、半導体素子1の上面電極および裏面電極には、Ti−Ni−AuもしくはAgといったメタライズが施されている。
半導体素子1の裏面電極(例えばコレクタ電極)と導電性基板10とは、接合材2aにより接合されている。導電性基板10は、熱伝導率がおよそ400W/(m・K)と大きく、かつ、電気抵抗率がおよそ2μΩ・cmと小さい、銅もしくは銅合金といった金属板である。導電性基板10の厚さは3mmから5mm程度であり、放熱板としての機能を有する。
導電性基板10の一端が封止材8の外まで延伸し、電極7となっている。導電性基板10の裏面に固着された金属絶縁層11は、絶縁層と保護金属層との積層構造を有する。絶縁層には、窒化ホウ素やアルミナ等のフィラーが混入されたエポキシ樹脂を用いる。この絶縁層に熱伝導性の高い銅、アルミ等からなる保護金属層が固着されている。また、図7には示していないが、金属絶縁層11には、放熱板、複数フィンを備えたヒートシンク、水冷フィンなどが接続される。
半導体素子1の動作により生じた熱は、接合材2a、導電性基板10、金属絶縁層11を伝わり、さらに、金属絶縁層11に接続された例えば放熱板(図示せず)を介して外部に放熱される。このようにして半導体素子1の温度上昇が抑制される。
IGBTとしての半導体素子1の上面電極(ゲート電極)は、ワイヤ5により電極7と接続されている。また、半導体素子1のもう一方の上面電極(エミッタ電極)は、隣接して配置されたダイオードとしての半導体素子1の上面電極にワイヤ5を介して接続されている。半導体素子1の裏面電極(コレクタ電極)は、導電性基板10および電極7を介して外部端子に電気的に接続される。
電極7は、銅もしくは銅合金からなる厚さ0.5mmから2mm程度の平板を金型フォーミングにより折り曲げて形成される。一般的に、半導体素子1の表面から外部電極への配線接続は、AlまたはCuを主成分とした金属性のワイヤ5を用いてワイヤボンディングにより固相接合されている。本実施の形態2における半導体装置は、大電流をスイッチング制御し、動作電流として大電流が流れることを想定している。従って、ワイヤ5は複数並列に配設され、直径およそ200から500μmの太い金属ワイヤを採用する。
接合材2aは、半導体素子1の接合に供される面である接合面と同一の面積である。なお、本実施の形態2において、半導体素子1の接合に供される面である接合面とは、半導体素子1の底面である。具体的には、例えば、半導体素子1の底面は一辺が4mmから18mmであり、接合材2aの各辺の長さは半導体素子1と等しい。
<製造方法>
本実施の形態2における半導体装置の製造方法は、実施の形態1と共通する工程が多いため、実施の形態1で用いた図2のフローチャートに沿って説明する。
まず、実施の形態1と同様、大判のシート状の焼結性接合材2から、接合材2aを切り出す(図2のステップS101に対応)。ここで、切り出す接合材2aの面積は、半導体素子1の接合に供される面(底面)の面積と等しい。接合材2aの切り出しはコレット20を用いて行う。コレット20で接合材2aを切り出した後、そのままコレット20で接合材2aを吸着して搬送し、導電性基板10上に配置する(図2のステップS102,S103に対応)。なお、実施の形態1では基板は絶縁基板3であるが、本実施の形態2では導電性基板10である。そして、接合材2aの上に半導体素子1を配置する(図2のステップS104に対応)。
次に、接合材2aの焼結を行う(図2のステップS105に対応)。焼結の温度、圧力等は実施の形態1と同様である。そして、半導体素子1の上面電極間、または半導体素子1の上面電極と電極7との間をワイヤで接続する(図2のステップS108に対応)。
最後に、エポキシが主成分の封止材8にて、導電性基板10、半導体素子1、接合材2aおよびワイヤ5の封止を行う(図2のステップS109に対応)。なお、実施の形態1ではケース6内部を封止材8で充填したが、本実施の形態2の半導体装置はケース6を備えず、例えばトランスファーモールド法により封止を行う。トランスファーモールド法により封止を行う際に、導電性基板10の底面に金属絶縁層11が密着する。これにより、半導体装置内の接合部が封止材8にて固定されるので、さらに高品質、高信頼性の接合部が得られる。
<効果>
本実施の形態2における半導体装置の製造方法において、基板はCuを含む導電性基板10である。接合材2aにて基板表面の酸化膜を除去できるため、Cuに対しても接合を可能とし、高品質、高信頼性の接合を得ることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 半導体素子、2a,2b 接合材、3 絶縁基板、4 放熱板、5 ワイヤ、6 ケース、7 電極、8 封止材、9 接着剤、10 導電性基板、11 金属絶縁層。

Claims (7)

  1. (a)基板上に、シート状の焼結性の接合材を配置する工程と、
    (b)前記工程(a)の後、前記接合材の上に半導体素子を配置する工程と、
    (c)前記接合材を、前記基板と前記半導体素子との間で圧力を加えながら焼結する工程と、
    を備え、
    前記接合材はAg又はCuの微粒子を含み、当該微粒子は有機膜で包まれ
    (d)前記工程(a)の前に、吸着コレットを用いてシート状の焼結性の接合材から前記接合材を切り出す工程をさらに備え、
    前記工程(a)において、切り出した前記接合材を前記吸着コレットで搬送して前記基板上に配置する、
    半導体装置の製造方法。
  2. 前記シート状の焼結性の接合材の厚みは均一である、
    請求項1に記載の半導体装置の製造方法。
  3. 前記基板は、SiNもしくはAlNからなる絶縁基板であり、
    前記絶縁基板の前記半導体素子側の表面にはCuを含む回路パターンが形成されている、
    請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記基板はCuを含む導電性基板である、
    請求項1または請求項2に記載の半導体装置の製造方法。
  5. 前記(d)において前記シート状の焼結性の接合材から、前記半導体素子の接合に供される面と同じ大きさの前記接合材を切り出す、
    請求項1から請求項4のいずれか一項に記載の半導体装置の製造方法。
  6. 記工程(d)において前記吸着コレットにより切り出される前記接合材の面積は、前記半導体素子の接合に供される面の面積と等しい、
    請求項5に記載の半導体装置の製造方法。
  7. 前記接合材は、クッション性およびタック性を有する、
    請求項1から請求項6のいずれか一項に記載の半導体装置の製造方法。
JP2015092616A 2015-04-30 2015-04-30 半導体装置の製造方法 Active JP6415381B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015092616A JP6415381B2 (ja) 2015-04-30 2015-04-30 半導体装置の製造方法
US14/959,139 US9627350B2 (en) 2015-04-30 2015-12-04 Method for manufacturing semiconductor device
DE102016206542.4A DE102016206542B4 (de) 2015-04-30 2016-04-19 Verfahren zum Herstellen einer Halbleitervorrichtung
CN201610283784.2A CN106098573B (zh) 2015-04-30 2016-04-29 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015092616A JP6415381B2 (ja) 2015-04-30 2015-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016213223A JP2016213223A (ja) 2016-12-15
JP6415381B2 true JP6415381B2 (ja) 2018-10-31

Family

ID=57136012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015092616A Active JP6415381B2 (ja) 2015-04-30 2015-04-30 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9627350B2 (ja)
JP (1) JP6415381B2 (ja)
CN (1) CN106098573B (ja)
DE (1) DE102016206542B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284164B2 (ja) * 2014-02-03 2018-02-28 国立大学法人大阪大学 接合構造体、及び接合構造体の製造方法
DE102018204887B3 (de) 2018-03-29 2019-09-05 Danfoss Silicon Power Gmbh Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente
JP7516786B2 (ja) 2019-06-21 2024-07-17 株式会社村田製作所 半導体装置及びその製造方法
JP7614099B2 (ja) * 2019-08-26 2025-01-15 リンテック株式会社 積層体の製造方法
JP7614100B2 (ja) * 2019-08-26 2025-01-15 リンテック株式会社 積層体の製造方法
CN110756943A (zh) * 2019-09-20 2020-02-07 西安中车永电电气有限公司 一种提高焊接质量的底板结构及其焊接方法
JP7313315B2 (ja) * 2020-05-19 2023-07-24 三菱電機株式会社 半導体装置の製造方法及び電力制御回路の製造方法
JP7647253B2 (ja) * 2021-04-01 2025-03-18 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
JP7570298B2 (ja) * 2021-07-26 2024-10-21 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275433B1 (de) 1986-12-22 1992-04-01 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat, Folie zur Durchführung des Verfahrens und Verfahren zur Herstellung der Folie
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP2005045023A (ja) * 2003-07-22 2005-02-17 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP2009004666A (ja) 2007-06-25 2009-01-08 Hitachi Ltd パワー半導体モジュールおよびその製造方法
JP2008085354A (ja) * 2007-10-22 2008-04-10 Toshiba Corp 半導体製造装置
US8592260B2 (en) * 2009-06-26 2013-11-26 Nitto Denko Corporation Process for producing a semiconductor device
MY160373A (en) 2010-07-21 2017-03-15 Semiconductor Components Ind Llc Bonding structure and method
DE102010042721A1 (de) 2010-10-20 2012-04-26 Robert Bosch Gmbh Ausgangswerkstoff einer Sinterverbindung und Verfahren zur Herstellung der Sinterverbindung
SG10201509037SA (en) 2010-11-03 2015-12-30 Fry Metals Inc Sintering materials and attachment methods using same
DE112012003228B4 (de) * 2011-08-04 2021-08-12 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2012191238A (ja) * 2012-06-15 2012-10-04 Hitachi Ltd 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
US20140120356A1 (en) * 2012-06-18 2014-05-01 Ormet Circuits, Inc. Conductive film adhesive
JP2014135411A (ja) * 2013-01-11 2014-07-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6214273B2 (ja) * 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法

Also Published As

Publication number Publication date
CN106098573A (zh) 2016-11-09
DE102016206542B4 (de) 2022-12-22
DE102016206542A1 (de) 2016-11-03
US20160322327A1 (en) 2016-11-03
US9627350B2 (en) 2017-04-18
JP2016213223A (ja) 2016-12-15
CN106098573B (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
JP6415381B2 (ja) 半導体装置の製造方法
JP6265693B2 (ja) 半導体装置およびその製造方法
JP6234630B2 (ja) パワーモジュール
CN110828409B (zh) 半导体装置、电力变换装置及它们的制造方法
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
JP6072667B2 (ja) 半導体モジュールとその製造方法
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
CN101593709B (zh) 含烧结接头的模块
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
CN111276447A (zh) 双侧冷却功率模块及其制造方法
CN115088065A (zh) 电路体、电力转换装置及电路体的制造方法
CN204481692U (zh) 智能功率模块
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
CN104835794B (zh) 智能功率模块及其制造方法
CN105531818B (zh) 半导体装置的制造方法以及半导体装置
JP2016134540A (ja) 電力用半導体装置
US20240055392A1 (en) Method of manufacturing semiconductor device
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP5613100B2 (ja) 半導体装置の製造方法
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP2016178334A (ja) 半導体装置およびその製造方法
JP5682511B2 (ja) 半導体モジュール
JP2014060344A (ja) 半導体モジュールの製造方法、半導体モジュール
JP2022098581A (ja) パワーモジュールおよび電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181002

R150 Certificate of patent or registration of utility model

Ref document number: 6415381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250