JP6339961B2 - エッチング方法 - Google Patents
エッチング方法 Download PDFInfo
- Publication number
- JP6339961B2 JP6339961B2 JP2015071502A JP2015071502A JP6339961B2 JP 6339961 B2 JP6339961 B2 JP 6339961B2 JP 2015071502 A JP2015071502 A JP 2015071502A JP 2015071502 A JP2015071502 A JP 2015071502A JP 6339961 B2 JP6339961 B2 JP 6339961B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- region
- plasma
- processing
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10P50/283—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H10P50/242—
-
- H10P50/246—
-
- H10P50/267—
-
- H10P50/268—
-
- H10P50/694—
-
- H10P50/73—
-
- H10P76/405—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Claims (8)
- 被処理体の第1領域及び第2領域を同時にエッチングする方法であって、該第1領域は、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を含み、該第2領域は、該第1領域の該シリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含み、該被処理体は、該第1領域及び該第2領域上に開口を提供するマスクを有し、該方法は、
前記第1領域及び前記第2領域を同時にエッチングするために、前記被処理体が準備されたプラズマ処理装置の処理容器内で、フルオロカーボンガス、及び、ハイドロフルオロカーボンガスを含む第1の処理ガスのプラズマを生成する工程と、
前記プラズマ処理装置の前記処理容器内で、水素ガス、ハイドロフルオロカーボンガス、及び窒素ガスを含む第2の処理ガスのプラズマを生成する工程と、
を含み、
第1の処理ガスのプラズマを生成する前記工程、及び第2の処理ガスのプラズマを生成する前記工程が交互に繰り返される、方法。 - 第1の処理ガスのプラズマを生成する前記工程の実行時間長が、第2の処理ガスのプラズマを生成する前記工程の実行時間長よりも長い、請求項1に記載の方法。
- 前記第2の処理ガスは三フッ化窒素ガスを更に含む、請求項1又は2に記載の方法。
- 前記第2の処理ガスは硫化カルボニルガスを更に含む、請求項1〜3の何れか一項に記載の方法。
- 前記第2の処理ガスは三塩化ホウ素ガスを更に含む、請求項1〜4の何れか一項に記載の方法。
- 前記第2の処理ガスは炭化水素ガスを更に含む、請求項1〜5の何れか一項に記載の方法。
- 前記マスクはカーボンから構成されたマスクである、請求項1〜6の何れか一項に記載の方法。
- 前記第2領域は、第1部分領域及び第2部分領域を含み、
前記第1部分領域は、前記第1領域から前記多層膜の積層方向に直交する方向に延びる複数の前記シリコン窒化膜を含み、
前記第1領域から前記第1部分領域内に延びた前記複数の前記シリコン窒化膜は、該第1部分領域内において階段状を呈するように終端しており、
前記第2部分領域は、単層のシリコン酸化膜から構成されている、
請求項1〜7の何れか一項に記載の方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015071502A JP6339961B2 (ja) | 2015-03-31 | 2015-03-31 | エッチング方法 |
| KR1020160035300A KR101937727B1 (ko) | 2015-03-31 | 2016-03-24 | 에칭 방법 |
| US15/080,666 US9793134B2 (en) | 2015-03-31 | 2016-03-25 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015071502A JP6339961B2 (ja) | 2015-03-31 | 2015-03-31 | エッチング方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016192483A JP2016192483A (ja) | 2016-11-10 |
| JP2016192483A5 JP2016192483A5 (ja) | 2018-02-22 |
| JP6339961B2 true JP6339961B2 (ja) | 2018-06-06 |
Family
ID=57017414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015071502A Active JP6339961B2 (ja) | 2015-03-31 | 2015-03-31 | エッチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9793134B2 (ja) |
| JP (1) | JP6339961B2 (ja) |
| KR (1) | KR101937727B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9997374B2 (en) * | 2015-12-18 | 2018-06-12 | Tokyo Electron Limited | Etching method |
| JP6878174B2 (ja) * | 2017-06-29 | 2021-05-26 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| JP6948181B2 (ja) * | 2017-08-01 | 2021-10-13 | 東京エレクトロン株式会社 | 多層膜をエッチングする方法 |
| US10727045B2 (en) * | 2017-09-29 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device |
| JP7022651B2 (ja) * | 2018-05-28 | 2022-02-18 | 東京エレクトロン株式会社 | 膜をエッチングする方法及びプラズマ処理装置 |
| JP7277225B2 (ja) | 2019-04-08 | 2023-05-18 | 東京エレクトロン株式会社 | エッチング方法、及び、プラズマ処理装置 |
| WO2021171458A1 (ja) * | 2020-02-27 | 2021-09-02 | 株式会社日立ハイテク | プラズマ処理方法 |
| CN111533461B (zh) * | 2020-05-25 | 2022-12-13 | 福建和达玻璃技术有限公司 | 用于玻璃机壳金属质感表面处理的高精度控温装置及方法 |
| CN112592069A (zh) * | 2020-12-18 | 2021-04-02 | 安徽普恒光学材料有限公司 | 一种防眩光玻璃蚀刻工艺生产线 |
| JP7653327B2 (ja) * | 2021-03-31 | 2025-03-28 | 東京エレクトロン株式会社 | エッチング方法及びエッチング処理装置 |
| US12048154B2 (en) * | 2021-06-10 | 2024-07-23 | Macronix International Co., Ltd. | Memory device and manufacturing method thereof |
| US20230094212A1 (en) * | 2021-09-30 | 2023-03-30 | Tokyo Electron Limited | Plasma etch process for fabricating high aspect ratio (har) features |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263415A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP5038567B2 (ja) * | 2001-09-26 | 2012-10-03 | 東京エレクトロン株式会社 | エッチング方法 |
| US8937292B2 (en) | 2011-08-15 | 2015-01-20 | Unity Semiconductor Corporation | Vertical cross point arrays for ultra high density memory applications |
| JP5640361B2 (ja) * | 2009-12-03 | 2014-12-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2012028431A (ja) * | 2010-07-21 | 2012-02-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP2012151187A (ja) * | 2011-01-17 | 2012-08-09 | Toshiba Corp | 半導体記憶装置の製造方法 |
| US8598040B2 (en) | 2011-09-06 | 2013-12-03 | Lam Research Corporation | ETCH process for 3D flash structures |
| JPWO2013118660A1 (ja) * | 2012-02-09 | 2015-05-11 | 東京エレクトロン株式会社 | 半導体製造装置の製造方法及び半導体製造装置 |
| US20130256777A1 (en) | 2012-03-30 | 2013-10-03 | Seagate Technology Llc | Three dimensional floating gate nand memory |
| JP5968130B2 (ja) * | 2012-07-10 | 2016-08-10 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| WO2014069559A1 (ja) * | 2012-11-01 | 2014-05-08 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| JP6211947B2 (ja) * | 2013-07-31 | 2017-10-11 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP6140575B2 (ja) * | 2013-08-26 | 2017-05-31 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP2015046425A (ja) * | 2013-08-27 | 2015-03-12 | 株式会社東芝 | パターン形成方法、および、それを用いた不揮発性記憶装置の製造方法 |
-
2015
- 2015-03-31 JP JP2015071502A patent/JP6339961B2/ja active Active
-
2016
- 2016-03-24 KR KR1020160035300A patent/KR101937727B1/ko active Active
- 2016-03-25 US US15/080,666 patent/US9793134B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016192483A (ja) | 2016-11-10 |
| KR101937727B1 (ko) | 2019-01-11 |
| KR20160117220A (ko) | 2016-10-10 |
| US9793134B2 (en) | 2017-10-17 |
| US20160293439A1 (en) | 2016-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6339961B2 (ja) | エッチング方法 | |
| KR102426264B1 (ko) | 에칭 방법 | |
| JP6541439B2 (ja) | エッチング方法 | |
| JP6339963B2 (ja) | エッチング方法 | |
| JP6423643B2 (ja) | 多層膜をエッチングする方法 | |
| JP6211947B2 (ja) | 半導体装置の製造方法 | |
| JP6454492B2 (ja) | 多層膜をエッチングする方法 | |
| KR102460168B1 (ko) | 플라즈마 처리 장치 | |
| JP6504989B2 (ja) | エッチング方法 | |
| JP6438831B2 (ja) | 有機膜をエッチングする方法 | |
| KR102260339B1 (ko) | 반도체 장치의 제조 방법 | |
| JP6529357B2 (ja) | エッチング方法 | |
| JP6289996B2 (ja) | 被エッチング層をエッチングする方法 | |
| KR102496968B1 (ko) | 에칭 방법 | |
| KR102362446B1 (ko) | 에칭 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180110 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180110 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180110 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180511 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6339961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |