JP6399871B2 - 撮像装置及びその制御方法 - Google Patents

Description

本発明は、撮像装置及びその制御方法に関する。

ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像素子で撮像した静止画像や動画像を記録及び再生する撮像装置がある。ＣＭＯＳ撮像素子は、低電圧や低消費電力等の点から撮像装置に搭載する固体撮像素子として用いられる頻度が増してきている。このＣＭＯＳ撮像素子において、太陽光のように非常に強い光が照射されると、強い光が照射された画素の出力電圧のレベルが急激に減衰し、その画素の階調が黒階調へ沈むことがある。この現象を、本明細書では高輝度黒沈み現象と言う。

高輝度黒沈み現象は、ノイズレベルの信号読み出し時にＣＭＯＳ撮像素子に強い光が照射された際に、光電変換部から電荷が溢れだし、ノイズレベルの信号が増加してしまうことにより発生する。具体的には、ノイズレベルの信号を画素の検出ノード（フローティングディフュージョン）から読み出す際に、光電変換部（フォトダイオード）で発生した多量の電荷の一部が画素の検出ノードに漏れ出すことによって起こる。

多量の電荷が画素の検出ノードに流入すると、ノイズレベルの電圧が理想的なリセットレベルの電圧より小さくなり光信号レベルの電圧に近くなる。この場合、ノイズレベルの電圧と光信号レベルの電圧との差分を演算する相関二重サンプリング（ＣＤＳ）処理により画像信号を求めると、画像信号の輝度成分が本来の輝度成分より小さく演算されてしまう。これが高輝度黒沈み現象のメカニズムである。

なお、前述した電圧の大小関係は、信号電荷として電子を用い、信号線に信号を読み出す増幅ＭＯＳトランジスタとしてＮ型ＭＯＳトランジスタを用いた場合の例である。信号電荷としてホールを用いた場合や増幅用ＭＯＳトランジスタとしてＰ型ＭＯＳトランジスタを用いた場合には電圧の変化方向は逆になり、黒沈み現象によりノイズレベルの電圧は上昇する。

このような高輝度黒沈み現象を解決するための手法として、例えばノイズレベルの信号が所定の電位よりも低下することを防止するクリップ手段を動作させる方式が提案されている（特許文献１参照）。

ところで、近年のデジタルカメラのＣＭＯＳ撮像素子は、高画素化が進む一方で、例えばフルＨＤ動画のように１９２０×１０８０の画素数の画像データを３０ｆｐｓ又は６０ｆｐｓで出力するといった高フレームレート撮影のニーズも高まっている。このニーズに対し、高画素数を有するＣＭＯＳ撮像素子で高フレームレート撮影を行うために低画素数化する手法として間引き手法が知られている。間引き手法では、駆動方法を切り替えて、特定の周期で画素を読み飛ばすことで低画素化し、データレートを下げることで高フレームレート化している。

間引き手法では、特定の周期で画素を読み飛ばすので、撮像される画質の特徴として、被写体のエッジ検出に有利である反面、折り返しノイズの一種であるモアレが目立ちやすいという問題がある。このモアレを低減する手法として、間引き手法では読み飛ばしていた画素の出力を、隣接する読み出し画素の出力と混合し、低画素化して出力する手法が提案されている。例えば特許文献２に記載の画素混合手法は、行選択回路によって複数行を同時に選択して出力させることで複数行の画素信号の混合出力を行っている。

特開２００４−２２２２７３号公報 特許４７２３９９４号公報

しかしながら、複数行を同時に選択して複数行の画素信号の混合出力を行う読み出し駆動においては、高輝度黒沈み現象の対策として前述のような出力信号クリップを垂直出力線における信号出力に対して行うと、以下のような懸念点が発生する。混合出力を行うために複数行を同時に選択すると、垂直出力線に供給する総電流量を選択行数に応じて増やさない限り、１行あたりの増幅ＭＯＳトランジスタのドライブ電流は選択行数に応じて変動する。これにより、増幅ＭＯＳトランジスタのソースの電圧が選択行数に応じて変わり、垂直出力線上のリセットレベル電位等の動作点が変わってしまうことになる。このことから、高輝度黒沈み現象の対策として適切なクリップ電位が、混合出力を行う場合と行わない場合とで異なってしまうことになるので、駆動方法によらず固定のクリップ電位を使用すると十分な黒沈み対策効果が得られないおそれがある。

本発明の目的は、固体撮像素子における画素信号読み出しの駆動形態によらず、高輝度黒沈み現象を適切に抑制することが可能な撮像装置を提供することである。

本発明に係る撮像装置は、入射した光を電荷に変換する光電変換部、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部、及び前記電荷電圧変換部により変換された電圧に応じた信号を信号線に出力する出力部をそれぞれ有し２次元状に配された複数の画素と、前記信号線の電位をクリップするクリップ回路とを有し、前記電荷電圧変換部がリセットされた状態で前記信号線に第１の信号を出力し、前記光電変換部で発生した電荷が前記電荷電圧変換部へ転送された状態で前記信号線に第２の信号を出力する固体撮像素子と、前記固体撮像素子の画素からの画素信号の読み出し時に、前記第１の信号を前記出力部から前記信号線に出力するときの前記クリップ回路による前記信号線のクリップ電位を、同時に選択する画素の行の数に応じて制御する制御部とを有することを特徴とする。

本発明によれば、固体撮像素子における画素信号読み出しの駆動形態に応じた適切なクリップレベルで信号線の電位をクリップして高輝度黒沈み対策を実施でき、高輝度黒沈み現象を適切に抑制することが可能となる。

本発明の実施形態における撮像装置の構成例を示す図である。 本実施形態における固体撮像素子の構成例を示す図である。 本実施形態における画素の構成例を示す図である。 第１の実施形態における読み出し画素の組み合わせの例の説明図である。 第１の実施形態におけるクリップ回路の構成例を示す図である。 入射光量と垂直出力線電位との関係を示す図である。 入射光量と出力信号との関係を示す図である。 第１の実施形態における静止画駆動のクリップ電位の説明図である。 第１の実施形態における第１の動画駆動のクリップ電位の説明図である。 第１の実施形態における静止画駆動時の駆動例を示すタイミングチャートである。 第１の実施形態における第１の動画駆動時の駆動例を示すタイミングチャートである。 第１の実施形態における撮像装置の制御例を示すフローチャートである。 第２の実施形態における読み出し画素の組み合わせの例の説明図である。 第２の実施形態におけるクリップ回路の構成例を示す図である。 第２の実施形態における静止画駆動のクリップ電位の説明図である。 第２の実施形態における第１の動画駆動のクリップ電位の説明図である。 第２の実施形態における第２の動画駆動のクリップ電位の説明図である。 第２の実施形態における撮像装置の制御例を示すフローチャートである。 第３の実施形態における読み出し画素の組み合わせの例の説明図である。 第３の実施形態におけるクリップ回路の構成例を示す図である。 第３の実施形態における第１の動画駆動のクリップ電位の説明図である。 第３の実施形態における第３の動画駆動のクリップ電位の説明図である。 第３の実施形態における第４の動画駆動のクリップ電位の説明図である。 第３の実施形態における撮像装置の制御例を示すフローチャートである。 第４の実施形態における読み出し画素の組み合わせの例の説明図である。 第４の実施形態におけるクリップ回路の構成例を示す図である。 第４の実施形態におけるＶＯＢ部読み出し時のクリップ電位の説明図である。 第４の実施形態における有効画素部読み出し時のクリップ電位の説明図である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１の実施形態）
本発明の第１の実施形態について説明する。第１の実施形態における撮像装置は、撮像装置が有する固体撮像素子において、静止画駆動時と動画駆動時とで垂直出力線（列出力線）における画素リセット出力信号のクリップ電位を異ならせるものである。

図１は、本実施形態における撮像装置の構成例を示すブロック図である。図１において、１０１はレンズ及び絞り等からなる光学系であり、１０２はメカニカルシャッタである。１０３は入射光を電気信号に変換する固体撮像素子であり、本実施形態ではＣＭＯＳ撮像素子である。１０４は固体撮像素子１０３から出力される画像信号に対してアナログ信号処理を施すアナログ信号処理回路である。１０５は固体撮像素子１０３及びアナログ信号処理回路１０４を動作させる信号（動作パルス）を発生するタイミング信号発生回路である。１０６は光学系１０１及びメカニカルシャッタ１０２を駆動する駆動回路である。

１０７は撮影した画像データにデジタル信号処理を施すデジタル信号処理回路である。１０８は信号処理された画像データを記憶する画像メモリである。画像メモリ１０８は、例えば信号処理中の画像データを一時的に記憶したり、信号処理された画像データを記憶したりするために用いられる。１０９は撮像装置から取り外し可能な画像記録媒体であり、１１０は信号処理された画像データを画像記録媒体１０９に記録する記録回路である。１１１は画像を表示する画像表示部であり、１１２は信号処理された画像データに係る画像を画像表示部１１１に表示させる表示回路である。

１１３は撮像装置全体を制御するシステム制御部である。システム制御部１１３は、例えばマイクロコントローラや演算処理装置（ＣＰＵ）を有する。１１４はシステム制御部１１３により実行される制御方法を記載したプログラム、プログラムを実行する際に使用されるパラメータやテーブル等の制御データ、及びキズアドレス等の補正データ等を記憶しておく不揮発性メモリ（ＲＯＭ）である。１１５は不揮発性メモリ１１４に記憶されたプログラム、制御データ、及び補正データ等を転送して記憶しておき、システム制御部１１３が撮像装置を制御する際に使用する揮発性メモリ（ＲＡＭ）である。１１６は撮影感度（ＩＳＯ感度）設定等の撮影条件設定や、静止画撮影と動画撮影の撮影モードの切り替え等を行う撮影モード設定部である。

以下、本実施形態における撮像装置を用いた撮影動作について説明する。撮影動作に先立ち、撮像装置の電源投入時等のシステム制御部１１３の動作開始時に、プログラム、制御データ、及び補正データ等を不揮発性メモリ１１４から揮発性メモリ１１５に転送して記憶しておくものとする。これらのプログラムやデータ等は、システム制御部１１３が撮像装置を制御する際に使用する。また、必要に応じて、追加のプログラムやデータ等を不揮発性メモリ１１４から揮発性メモリ１１５に転送したり、システム制御部１１３が直接不揮発性メモリ１１４内のデータ等を読み出して使用したりするものとする。

撮影動作では、レンズ等の光学系１０１は、システム制御部１１３からの制御信号により、適切な明るさで被写体像を固体撮像素子１０３上に結像させるように駆動される。また、メカニカルシャッタ１０２は、静止画撮影時には、システム制御部１１３からの制御信号により、適切な露光時間となるように固体撮像素子１０３の動作に合わせて固体撮像素子１０３を遮光するように駆動される。なお、固体撮像素子１０３が電子シャッタ機能を有する場合には、メカニカルシャッタ１０２と併用して適切な露光時間を確保するようにしてもよい。また、メカニカルシャッタ１０２は、動画撮影時及びライブビュー駆動時には、システム制御部１１３からの制御信号により、撮影中は常に固体撮像素子１０３が露光されているように開放状態で維持される。

固体撮像素子１０３は、システム制御部１１３により制御されるタイミング信号発生回路１０５が発生する動作パルスを基にした駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。固体撮像素子１０３から出力されたアナログ画像信号は、アナログ信号処理回路１０４において、入射光量に応じて設定された増幅率のゲインで増幅され、オプティカルブラック（ＯＢ）領域の信号出力を基準電圧としてクランプしデジタル画像信号に変換される。アナログ信号処理回路１０４は、システム制御部１１３により制御されるタイミング信号発生回路１０５が発生する動作パルスにより駆動される。また、オプティカルブラック（ＯＢ）領域は、領域内の画素のフォトダイオード（光電変換素子）の前面が遮光された遮光画素領域である。

次に、アナログ信号処理回路１０４から出力されたデジタル画像信号は、システム制御部１１３により制御されるデジタル信号処理回路１０７において、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等が施される。デジタル信号処理回路１０７で信号処理された画像データや画像メモリ１０８に記憶されている画像データは、例えば記録回路１１０において画像記録媒体１０９に適したデータに変換されて画像記録媒体１０９に記録される。また、例えばデジタル信号処理回路１０７で解像度変換処理を施された後、表示回路１１２において画像表示部１１１に適した信号に変換されて画像表示部１１１に表示される。

ここで、デジタル信号処理回路１０７においては、システム制御部１１３からの制御信号により信号処理をせずにデジタル画像信号をそのまま画像データとして、画像メモリ１０８や記録回路１１０に出力してもよい。また、デジタル信号処理回路１０７は、システム制御部１１３から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報をシステム制御部１１３に出力する。システム制御部１１３に出力する情報は、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報等である。さらに、記録回路１１０は、システム制御部１１３から要求があった場合に、画像記録媒体１０９の種類や空き容量等の情報をシステム制御部１１３に出力する。

画像記録媒体１０９に画像データが記録されている場合の再生動作について説明する。システム制御部１１３からの制御信号により記録回路１１０は、画像記録媒体１０９から画像データを読み出す。また、システム制御部１１３からの制御信号によりデジタル信号処理回路１０７は、読み出された画像データが圧縮画像であった場合には、画像伸長処理を行い、画像メモリ１０８に記憶する。画像メモリ１０８に記憶されている画像データは、デジタル信号処理回路１０７で解像度変換処理を施された後、表示回路１１２において画像表示部１１１に適した信号に変換されて画像表示部１１１に表示される。

次に、本実施形態における固体撮像素子１０３について図２を用いて説明する。図２は、本実施形態における固体撮像素子１０３の構成例を示す図である。固体撮像素子１０３は、複数の単位画素２００が行列状（２次元状）に配置されている。なお、図２においては４行４列の計１６個の単位画素２００を図示しているが、実際には固体撮像素子１０３は数百万、数千万の単位画素２００を有する。また、単位画素２００はベイヤー配列に従って並べられ、それぞれ一般に赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが設けられる。なお、投射光として一般的に用いられることの多い赤外光や、より反射光の受光効率を上げるために赤外フィルタや透明フィルタを形成した画素を配置してもよい。

図３は、本実施形態における固体撮像素子１０３の単位画素２００の構成例を示す回路図である。単位画素２００は、１つのフォトダイオード３０１を有する。フォトダイオード３０１には１つの転送スイッチ３０２が接続され、転送スイッチ３０２にはフローティングディフュージョン３０３が接続される。フローティングディフュージョン３０３にはリセットスイッチ３０４及びソースフォロアアンプ３０５が接続され、ソースフォロアアンプ３０５には選択スイッチ３０６が接続される。リセットスイッチ３０４及びソースフォロアアンプ３０５のドレインが基準電位ＶＤＤ３０７を共有している。

フォトダイオード３０１は、光電変換部として機能し、マイクロレンズを介して入射される光を受光し、その入射光量に応じた信号電荷を生成する。転送スイッチ３０２は、転送部として機能し、転送パルス信号ＰＴＸによって制御され、フォトダイオード３０１で発生した電荷をフローティングディフュージョン３０３に転送する。フローティングディフュージョン３０３は、電荷電圧変換部として機能し、フォトダイオード３０１から転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する。

リセットスイッチ３０４は、リセットパルス信号ＰＲＥＳによって制御され、フローティングディフュージョン３０３の電位を基準電位ＶＤＤ３０７にリセットする。ソースフォロアアンプ３０５は、光電変換部として機能し、基準電位ＶＤＤ３０７とソースフォロア回路を構成し、フローティングディフュージョン３０３に保持した電荷に基づく電圧信号を増幅し、画素信号として出力する。選択スイッチ３０６は、選択パルス信号ＰＳＥＬによって制御され、ソースフォロアアンプ３０５で増幅された画素信号を垂直出力線２０２に出力する。ソースフォロアアンプ３０５及び選択スイッチ３０６は、出力部として機能する。垂直出力線（列出力線）２０２は、列を共有する複数の単位画素２００で共有されている。

図２に戻り、垂直シフトレジスタ（垂直走査回路）２０１は、各行毎に接続される信号線φＲＥＳ、φＴＸ、φＳＥＬを介して、行列状（２次元状）に配置された画素を行単位で選択し駆動する。信号線φＲＥＳを介してリセットパルス信号ＰＲＥＳが供給され、信号線φＴＸを介して転送パルス信号ＰＴＸが供給され、信号線φＳＥＬを介して選択パルス信号ＰＳＥＬが供給される。

単位画素２００のフローティングディフュージョン３０３で変換された電圧信号は、垂直出力線２０２Ａ、２０２Ｂ等を通り列回路２０３に入力される。列回路２０３は、クランプ容量（Ｃ０）２０８、フィードバック容量（Ｃｆ）２０９、オペアンプ２１０、基準電源２１１、スイッチ２１２、容量（ＣＴＳ）２１３、容量（ＣＴＮ）２１４、スイッチ２１５、２１６、２１７、２１８を有する。

クランプ容量（Ｃ０）２０８は、一端が垂直出力線２０２に接続され、他端がオペアンプ２１０の一方の入力端に接続される。フィードバック容量（Ｃｆ）２１０は、オペアンプ２１０の出力端と一方の入力端との間に接続される。オペアンプ２１０の他方の入力端には、基準電源２１１から基準電圧Ｖｒｅｆが供給される。スイッチ２１２は、フィードバック容量（Ｃｆ）２０９の両端をショートさせるためのスイッチであり、リセット信号ＰＣ０Ｒによって制御される。

容量（ＣＴＳ）２１３、容量（ＣＴＮ）２１４は、信号電圧を保持するための容量である。容量（ＣＴＳ）２１３は、光信号レベル（光信号成分及びノイズ成分）を保持し、容量（ＣＴＮ）２１４は、リセット信号レベル（ノイズ成分）を保持する。スイッチ２１５、２１６は、容量（ＣＴＳ）２１３、容量（ＣＴＮ）２１４への書き込みを制御するスイッチである。スイッチ２１５は制御信号ＰＴＳによって制御され、スイッチ２１６は制御信号ＰＴＮによって制御される。スイッチ２１７、２１８は、水平出力線２０５、２０６を介して出力アンプ２０７に信号を出力するためのスイッチである。スイッチ２１７は水平シフトレジスタ（水平走査回路）２０４からの制御信号ＰＨＳによって制御され、スイッチ２１８は水平シフトレジスタ２０４からの制御信号ＰＨＮによって制御される。

電流源２１９は、単位画素２００が有するソースフォロアアンプ３０５の負荷となる電流源負荷である。列回路２０３で処理された信号は、水平シフトレジスタ２０４により水平出力線２０５、２０６を介して出力アンプ２０７に転送される。出力アンプ２０７は、水平出力線２０５、２０６により転送された信号の差分信号を出力する。また、垂直出力線２０２Ａ、２０２Ｂ等には、その電位を制限するクリップ手段としてのクリップ回路２２０が接続される。クリップ回路２２０の構成については、後に図４を用いて説明する。

次に、動画駆動時に固体撮像素子における画素配列の垂直方向（列方向）において画素出力信号の混合を行う際に、画素信号を混合する画素の組み合わせの例について、図４を用いて説明する。図４は、第１の実施形態における垂直画素混合の組み合わせの例を説明するための図である。図４に示す画素２００中の文字「Ｒ」、「Ｇ」は、それぞれ画素上のカラーフィルタの種類を示しており、「Ｒ」は赤色のフィルタ、「Ｇ」は緑色のフィルタが配された画素を示す。また、画素２００同士を結ぶ線は、画素信号をそれぞれ垂直混合する際の画素の組み合わせを示すものである。

静止画駆動においては、すべての行の画素の信号を混合せずに読み出すため、画素２００同士の線は結ばれずに記している（図４（ａ））。
動画駆動においては、第１の実施形態では垂直方向（列方向）の３画素の画素信号を混合して読み出す構成であり、同色の異なる３つの画素２００同士を結んで記している（図４（ｂ））。図４（ｂ）に示す例では、「Ｒ」の画素については、例えばｎ行目の画素２００と（ｎ−２）行目及び（ｎ＋２）行目の画素２００を結んで示している。すなわち、（ｎ−２）行目、ｎ行目、及び（ｎ＋２）行目の画素２００の画素信号が混合されて読み出されることとする。同様に、「Ｇ」の画素については、例えば（ｎ＋１）行目、（ｎ＋３）行目、及び（ｎ＋５）行目の画素２００の画素信号が混合されて読み出されることとする。

次に、第１の実施形態におけるクリップ回路２２０の構成例について図５を用いて説明する。図５は、第１の実施形態における固体撮像素子１０３のクリップ回路２２０を説明する回路図である。クリップ回路２２０は、スイッチトランジスタ５０１、５０２、５０３、５０４、ソースフォロア（ＳＦ）トランジスタ５０６、及びインバータ５０７を有する。スイッチトランジスタ５０１〜５０４及びＳＦトランジスタ５０６は、何れもＮＭＯＳトランジスタである。

スイッチトランジスタ５０３は、制御信号ＰＣＬＮ０によって制御され、制御信号ＰＣＬＮ０がハイレベルであるときに電位ＶＣＬＮ０をノードＶＣＬＮに供給する。スイッチトランジスタ５０４は、制御信号ＰＣＬＮ１によって制御され、制御信号ＰＣＬＮ１がハイレベルであるときに電位ＶＣＬＮ１をノードＶＣＬＮに供給する。なお、制御信号ＰＣＬＮ０と制御信号ＰＣＬＮ１とは、同時にハイレベルにはならないように制御される。また、電位ＶＣＬＮ０と電位ＶＣＬＮ１とは電位が異なり、本実施形態では電位ＶＣＬＮ０＜電位ＶＣＬＮ１とする。

スイッチトランジスタ５０２は、インバータ５０７を介して供給される制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがローレベルであるときにノードＶＣＬＮの電位をＳＦトランジスタ５０６のゲートに印加する。ＳＦトランジスタ５０６は、定電流源２１９とともにソースフォロア動作を行い、ノードＶＣＬＮの電圧を垂直出力線（列出力線）２０２へ供給する。このとき、スイッチトランジスタ５０１はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ５０６のゲート電位である電位ＶＣＬＮ０又は電位ＶＣＬＮ１で制限される。

スイッチトランジスタ５０１は、制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがハイレベルであるときに電位ＶＣＬＳをＳＦトランジスタ５０６のゲートに印加する。ＳＦトランジスタ５０６は、定電流源２１９とともにソースフォロア動作を行い、電位ＶＣＬＳの電圧を垂直出力線２０２へ供給する。このとき、スイッチトランジスタ５０２はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ５０６のゲート電位である電位ＶＣＬＳで制限される。

以上のように、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＳに制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ０がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ０に制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ１がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ１に制限されることになる。なお、図５で説明した電位ＶＣＬＳは、光信号レベルの信号読み出し時に垂直出力線２０２の電位が所定量以上にならないように制限をかけるクリップレベルである。

次に、クリップ回路２２０で設定する適切なクリップレベル（クリップ電位）について、図６〜図９を用いて説明する。図６は、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時の信号電位（Ｎ信号の電位）及び光信号読み出し時の信号電位（Ｓ信号の電位）の推移を表すグラフである。また、図７は、入射光量に対する出力信号の推移を表すグラフである。なお、図７に示した破線は、信号飽和時の各画素の出力信号値を揃えるために設定される出力飽和レベルである。アナログ信号処理回路１０６においてデジタル化された出力信号に対して、デジタル信号処理回路１０７で設定された所定の上限値以上の値を超えた出力信号は、この出力飽和レベルにクリップされる。

図６（ａ）及び図７（ａ）は、リセット信号読み出し時に垂直出力線の電位をクリップしない場合の、入射光量に対するＳ信号の電位及びＮ信号の電位と出力信号の推移を示している。図６（ａ）において、垂直出力線２０２におけるＳ信号の電位は、入射光量が少ないうちは、入射光量に比例して低下し、飽和レベルに達する光量以上においては、飽和レベルを維持する（図６（ｂ）〜図６（ｄ）においても同様である）。また、垂直出力線２０２におけるＮ信号の電位は、通常の入射光量の領域においては、リセットレベルに近いレベルを維持する。垂直出力線２０２におけるＮ信号の電位は、リセット信号読み出し期間中にフォトダイオードが飽和するほどの高輝度光が入射する領域においては、Ｎ信号への電荷溢れが発生して、Ｎ信号の電位が下降していく。

その結果、図７（ａ）に示すように出力信号は、入射光量が少ないうちはＳ信号の増加に伴って増加し、Ｓ信号の飽和後もＳ信号の飽和レベルを維持する。また、出力信号は、高輝度光の入射によるＮ信号の増加に従って、逆に減少し始め、Ｎ信号が飽和する入射光量以上の領域においては、Ｓ信号及びＮ信号の双方が飽和しているため、差分信号である出力信号はほとんど０出力となる。

図６（ｂ）及び図７（ｂ）は、リセット信号読み出し時に垂直出力線をリセットレベルよりも低い電位ＶＣＬＮでクリップする場合の、入射光量に対するＳ信号の電位及びＮ信号の電位と出力信号の推移を示している。図６（ｂ）において、垂直出力線２０２におけるＮ信号の電位は、高輝度光が入射する領域においては、図６（ａ）に示した垂直出力線の電位をクリップしない場合と同様に下降していく。但し、垂直出力線２０２におけるＮ信号の電位は電位ＶＣＬＮでクリップされ、それよりは下降されない。

その結果、図７（ｂ）に示すように出力信号は、図７（ａ）に示した垂直出力線の電位をクリップしない場合と同様に、高輝度光の入射によるＮ信号の増加に従って、飽和レベルから減少し始める。しかし、Ｎ信号が所定レベルより下降しないため、差分信号である出力信号も所定レベルよりは減少しなくなる。但し、そのレベルは出力飽和レベルより低いため、出力画像に幾分かの黒沈みが発生してしまう。

図６（ｃ）及び図７（ｃ）は、リセット信号読み出し時に垂直出力線をリセットレベルよりも少しだけ低い電位ＶＣＬＮでクリップする場合の、入射光量に対するＳ信号の電位及びＮ信号の電位と出力信号の推移を示している。図６（ｃ）においても、垂直出力線２０２におけるＮ信号の電位は、高輝度光が入射する領域においては、図６（ｂ）に示した垂直出力線を電位ＶＣＬＮでクリップする場合と同様に、所定レベルを超えては下降されない。

その結果、図７（ｃ）に示すように出力信号は、図７（ｂ）に示した垂直出力線を電位ＶＣＬＮでクリップする場合と同様に、高輝度光の入射時も所定レベルよりは減少しなくなる。加えて、そのレベルが出力飽和レベルより高いため、出力画像に黒沈みを発生させずにすますことができる。

図６（ｄ）及び図７（ｄ）は、リセット信号読み出し時に垂直出力線をリセットレベルよりも高い電位ＶＣＬＮでクリップする場合の、入射光量に対するＳ信号の電位及びＮ信号の電位と出力信号の推移を示している。この場合、図６（ｄ）に示すとおり、垂直出力線２０２におけるＮ信号の電位は、実際のリセットレベルよりも高い電位にクリップされてしまい、Ｎ信号としての情報を欠落させてしまう。その結果、図７（ｄ）に示すように出力信号には浮きが発生してしまい、正しい値を維持できないとともに、相関二重サンプリング（ＣＤＳ）処理の効果も損なわれてしまう。

以上、図６及び図７を用いた説明からわかるように、リセット信号読み出し時に垂直出力線をクリップさせる電位ＶＣＬＮは、Ｎ信号の列毎のばらつき等も考慮して、リセットレベルよりも少しだけ低い電位に設定することが望ましい。図８及び図９は、第１の実施形態における静止画駆動時と動画駆動時で垂直出力線におけるリセットレベルの電位が異なる場合の、それぞれの駆動での適切なクリップレベル（クリップ電位）を説明する図である。

図８及び図９において、電位Ｖ０は静止画駆動時の垂直出力線におけるリセットレベルであり、電位Ｖ１は動画駆動時の垂直出力線におけるリセットレベルである。本実施形態では、動画駆動時においては混合出力を行うために複数行を同時に選択するため、動画駆動時のリセットレベルの電位Ｖ１は、１行のみを選択する静止画駆動時のリセットレベルの電位Ｖ０よりも高くなる。また、電位ＶＣＬＮ０は静止画駆動に対して適切なクリップレベルであり、電位ＶＣＬＮ１は動画駆動に対して適切なクリップレベルである。

図８（ａ）は、第１の実施形態における静止画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時のＮ信号電位及び光信号読み出し時のＳ信号電位の推移を表すグラフである。また、図８（ｂ）は、第１の実施形態における静止画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図９（ａ）は、第１の実施形態における動画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時のＮ信号電位及び光信号読み出し時のＳ信号電位の推移を表すグラフである。また、図９（ｂ）は、第１の実施形態における動画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図８（ａ）及び図９（ａ）に示すように、静止画駆動時と動画駆動時では垂直出力線におけるリセットレベルが異なるため、それぞれの駆動に対する適切なクリップレベルも異なる。それぞれの駆動に対する適切なクリップレベルは、図６（ｃ）を用いた説明で示したように、垂直出力線におけるリセットレベルより若干低い電位が好ましい。図８（ａ）及び図９（ａ）の例では、クリップレベルとして、静止画駆動時においては電位ＶＣＬＮ０が適切であり、動画駆動時においては電位ＶＣＬＮ１が適切である。

逆に、静止画駆動時にクリップレベルを電位ＶＣＬＮ１と設定してしまうと、図８（ｂ）に示すように、出力信号に浮きが発生してしまう。また、動画駆動時にクリップレベルを電位ＶＣＬＮ０と設定してしまうと、図９（ｂ）に示すように、高輝度光の入射時に、出力信号が出力飽和レベルより低くなると、出力画像に幾分かの黒沈みが発生してしまう。以上、図６〜図９を用いて説明したように、静止画駆動時と混合出力を行う動画駆動時とでは、リセット信号読み出しにおいて、垂直出力線におけるクリップレベルとして異なる電位を設定することが望ましい。

次に、第１の実施形態における静止画駆動時及び動画駆動時のそれぞれでの読み出しタイミング及びその制御について、図１０及び図１１を用いて説明する。図１０は、第１の実施形態における静止画駆動での画素信号読み出し動作例を示すタイミングチャートである。図１０に示す駆動方法は、単位画素２００のフォトダイオード３０１で発生した電荷を、垂直方向（列方向）において混合せずに１行毎に読み出す形態である。

時刻ｔ０〜時刻ｔ１６の期間において、ｎ行目の画素に対する信号読み出しを行う。時刻ｔ０で、１水平走査期間の開始を示す信号ＨＤが立ち下がることに伴い、ｎ行目の画素に対する信号読み出し動作が開始される。その後、リセットパルス信号ＰＲＥＳがハイレベルの状態で、フローティングディフュージョン３０３をリセットする。時刻ｔ１で転送パルス信号ＰＴＸｎをハイレベルとし、ｎ行目の画素のフォトダイオード３０１をリセットする。時刻ｔ２で転送パルス信号ＰＴＸｎをローレベルとし、ｎ行目の画素のフォトダイオード３０１の電荷蓄積を開始する。

電荷蓄積を開始した後、時刻ｔ３で選択パルス信号ＰＳＥＬｎをハイレベルとし、ｎ行目の画素のソースフォロアアンプ３０５を動作状態とする。時刻ｔ４でリセットパルス信号ＰＲＥＳｎをローレベルとすることで、ｎ行目の画素のフローティングディフュージョン３０３のリセットを解除する。このときのフローティングディフュージョン３０３の電位を垂直出力線２０２にリセット信号レベル（ノイズ成分）として読み出し、列回路２０３に入力する。

列回路２０３において、時刻ｔ５でリセット信号ＰＣ０Ｒをローレベルとしオペアンプ２１０の基準電圧Ｖｒｅｆ出力バッファを解除する。そして、時刻ｔ７〜ｔ８で制御信号ＰＴＮをパルス状にハイレベルとしてスイッチ２１６を動作させる（導通状態にする）ことで、容量（ＣＴＮ）２１４にリセット信号レベルを書き込む。この際、時刻ｔ６で制御信号ＰＣＬＳをローレベルにしておくことで、本静止画駆動時には制御信号ＰＣＬＮ０が常時ハイレベルであることとあわせて、クリップ回路２２０によるクリップレベルは電位ＶＣＬＮ０に設定される。これにより、垂直出力線２０２の信号電位は、静止画駆動時の垂直出力線におけるリセットレベルより若干低い電位ＶＣＬＮ０に下限を制限される。時刻ｔ９で制御信号ＰＣＬＳをハイレベルとし、クリップ回路２２０によるクリップレベルは電位ＶＣＬＳに設定される。

次に、時刻ｔ１０で転送パルス信号ＰＴＸｎをハイレベルとし、ｎ行目の画素のフォトダイオード３０１に蓄積された光電荷をフローティングディフュージョン３０３に転送開始する。その後、時刻ｔ１１で転送パルス信号ＰＴＸｎをローレベルとしてフローティングディフュージョン３０３への電荷転送を終了する。このような一連のプロセスで転送された電荷量に応じたフローティングディフュージョン３０３の電位変動が垂直出力線２０２に光信号レベル（光成分＋ノイズ成分）として読み出され、列回路２０３に入力される。

列回路２０３において、時刻ｔ１２〜ｔ１３で制御信号ＰＴＳをパルス状にハイレベルとしてスイッチ２１５を動作させる（導通状態にする）ことで、容量（ＣＴＳ）２１３に光信号レベルを書き込む。このとき、制御信号ＰＣＬＳはハイレベルであるため、クリップ回路２２０によるクリップレベルは電位ＶＣＬＳに設定され、これにより垂直出力線２０２の信号電位は、電位ＶＣＬＳに下限を制限される。なお、容量（ＣＴＳ）２１３及び容量（ＣＴＮ）２１４に信号を書き込む際、クランプ容量（Ｃ０）２０８とフィードバック容量（Ｃｆ）２０９の比に応じた反転ゲインがかかり出力される。

その後、時刻ｔ１４でリセットパルス信号ＰＲＥＳをハイレベルとし、フローティングディフュージョン３０３をリセット状態にする。次に、容量（ＣＴＳ）２１３及び容量（ＣＴＮ）２１４に保持された信号を水平シフトレジスタ２０４により読み出す。時刻ｔ１５〜時刻ｔ１６の間に、列回路２０３毎に順次制御信号ＰＨＳ及び制御信号ＰＨＮをパルス状にハイレベルとしてスイッチ２１７、２１８を動作させる。これにより、容量（ＣＴＳ）２１３及び容量（ＣＴＮ）２１４に保持された信号が、水平出力線２０５、２０６を介して出力アンプ２０７に入力され、出力アンプ２０７で差動信号レベル（光成分）として出力される。

続けて、時刻ｔ１６〜時刻ｔ３２の期間において、次の（ｎ＋１）行目の画素に対する信号読み出しを行う。但し、（ｎ＋１）行目の画素に対する信号読み出しは、前述したｎ行目とは、（ｎ＋１）行目の画素に対応する信号ＰＳＥＬ（ｎ＋１）、ＰＲＥＳ（ｎ＋１）、ＰＴＸ（ｎ＋１）により（ｎ＋１）行目の画素に対して行う点が異なるだけであるので説明は割愛する。時刻ｔ３２以降も、更に次の（ｎ＋２）行目、（ｎ＋３）行目、・・・と順に読み出していく。以上のようにして、画素からの信号読み出しを、１行ずつ各行毎に順に行うことにより、静止画時の読み出し駆動を実現している。

図１１は、第１の実施形態における動画駆動での画素信号読み出し動作例を示すタイミングチャートである。図１１に示す駆動方法は、単位画素２００のフォトダイオード３０１で発生した電荷を、垂直方向（列方向）３画素毎に同時に読み出すことで画素信号を垂直方向（列方向）において混合して読み出す形態である。

時刻ｔ０〜時刻ｔ１６の期間において、図４（ｂ）に示した３つの行である（ｎ−２）行目、ｎ行目、及び（ｎ＋２）行目の画素に対する信号読み出しを行う。この時刻ｔ０〜時刻ｔ１６の期間における読み出し動作は、クリップ回路２２０に対する制御を除いて図１０に示した静止画駆動でのｎ行目の画素に対する信号読み出しと同じであるため、詳細な説明は割愛する。動画駆動時は信号ＰＣＬＮ１が常時ハイレベルであるため、時刻ｔ６で制御信号ＰＣＬＳがローレベルになると、クリップ回路２２０によるクリップレベルは電位ＶＣＬＮ１に設定される。これにより、リセット信号レベルの信号読み出し時の垂直出力線２０２の信号電位は、動画駆動時の垂直出力線におけるリセットレベルより若干低い電位ＶＣＬＮ１に下限を制限される。

続けて、時刻ｔ１６〜時刻ｔ３２の期間において、図４（ｂ）に示した３つの行である（ｎ＋１）行目、（ｎ＋３）行目、及び（ｎ＋５）行目の画素に対する信号読み出しを行う。この時刻ｔ１６〜時刻ｔ３２の期間における読み出し動作も、クリップ回路２２０に対する制御を除いて図１０に示した静止画駆動での（ｎ＋１）行目の画素に対する信号読み出しと同じであるため、詳細な説明は割愛する。以上のようにして、画素からの信号読み出しを、３行毎に順に行うことにより、動画時の読み出し駆動を実現している。

以上のような駆動制御により本実施形態では、垂直方向（列方向）における混合を行わない静止画駆動時と、垂直方向（列方向）における混合を行う動画駆動時とで、リセット信号読み出し時の垂直出力線におけるクリップレベルの電位が異なるように制御する。これにより、垂直出力線の動作点が垂直方向（列方向）における混合時と非混合時とで異なる状態に対応させている。

図１２は、第１の実施形態における撮像装置の制御方法の例を示すフローチャートである。まず、静止画撮影又は動画撮影等の撮影モードの設定が撮影モード設定部１１６等によってなされる（Ｓ１２０１）。続いて、システム制御部１１３は、撮影モード設定部１１６によって設定されているモードが、静止画モードであるか動画モードであるかを判定する（Ｓ１２０２）。

撮影モード設定部１１６によって設定されているモードが静止画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ１２０３）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ０に設定されるように、制御信号ＰＣＬＮ０をハイレベルに固定させる（Ｓ１２０４）。その後、システム制御部１１３は、レリーズスイッチが押される等の撮影開始の処理がなされたかを判定し（Ｓ１２０５）、撮影開始の処理がなされた後に、図１０に示したタイミングチャートの駆動に従って、静止画駆動が実行される（Ｓ１２０６）。

撮影モード設定部１１６によって設定されているモードが動画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ１２０７）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ１に設定されるように、制御信号ＰＣＬＮ１をハイレベルに固定させる（Ｓ１２０８）。その後、システム制御部１１３は、動画記録ボタンが押される等の撮影開始の処理が実行されたかを判定し（Ｓ１２０９）、撮影開始の処理が実行された後に、図１１に示したタイミングチャートの駆動に従って、動画駆動が実行される（Ｓ１２１０）。そして、システム制御部１１３は、動画記録ボタンが再度押される等の撮影終了の処理がなされたかを判定し（Ｓ１２１１）、撮影終了の処理が実行された後に、動画駆動を終了する。

静止画モード及び動画モードともに、最後に画像信号を画像メモリ１０８、記録回路１１０、もしくは表示回路１１２に出力し（Ｓ１２１２）、撮影動作を終了する。

第１の実施形態によれば、動画駆動時には複数行を同時に選択して画素信号の垂直方向（列方向）における混合を行い、静止画駆動時には垂直方向（列方向）における混合を行わない。そして、動画駆動時と静止画駆動時とで、リセット信号読み出し時の垂直出力線におけるクリップレベルの電位が異なるように制御する。これにより、垂直出力線の動作点が垂直方向における混合時と非混合時で異なる状態であっても、固体撮像素子における画素信号読み出しの駆動形態に応じた適切なクリップレベルを設定し、適切な黒沈み対策を実現でき黒沈み現象を抑制することが可能となる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態における撮像装置は、静止画駆動時、低速で読み出す第１の動画駆動時、及び高速で読み出す第２の動画駆動時で垂直出力線（列出力線）における画素リセット出力信号のクリップ電位を異ならせるものである。なお、第２の実施形態における撮像装置の構成、固体撮像素子１０３の構成、及び固体撮像素子１０３の単位画素２００の構成は、図１〜図３に示した第１の実施形態と同様であるため、説明を省略する。

まず、動画駆動時に固体撮像素子における画素配列の垂直方向（列方向）において画素信号の混合出力を行う際に、画素信号を混合する画素の組み合わせの例について、図１３を用いて説明する。第２の実施形態においては、動画駆動時の駆動モードを２種類有する。低速で読み出す第１の動画駆動時には、垂直方向の３つの画素の信号を同時に読み出すものとし、高速で読み出す第２の動画駆動時には、垂直方向の５つの画素の信号を同時に読み出すものとする。図１３は、第２の実施形態における垂直画素混合の組み合わせの例を説明するための図である。図１３において、画素２００同士を結ぶ線は、図４と同様に、画素信号をそれぞれ垂直方向（列方向）において混合する際の画素の組み合わせを示すものである。

静止画駆動においては、すべての行の画素は垂直方向において混合せずに画素信号を読み出すため、画素２００同士の線は結ばれずに記している（図１３（ａ））。
第１の動画駆動においては、第２の実施形態では垂直方向の３画素の画素信号を混合して読み出す構成であるとし、同色の異なる３つの画素２００同士を結んで記している（図１３（ｂ））。図１３（ｂ）に示す例では、「Ｒ」の画素については、例えばｎ行目の画素２００と（ｎ−２）行目及び（ｎ＋２）行目の画素２００を結んで示している。すなわち、（ｎ−２）行目、ｎ行目、及び（ｎ＋２）行目の画素２００の画素信号が混合されて読み出されることとする。同様に、「Ｇ」の画素については、例えば（ｎ＋１）行目、（ｎ＋３）行目、及び（ｎ＋５）行目の画素２００の画素信号が混合されて読み出されることとする。

第２の動画駆動においては、第２の実施形態では垂直方向の５画素の画素信号を混合して読み出す構成であるとし、同色の異なる５つの画素２００同士を結んで記している（図１３（ｃ））。図１３（ｃ）に示す例では、「Ｒ」の画素については、例えばｎ行目の画素２００と（ｎ−４）行目、（ｎ−２）行目、（ｎ＋２）行目及び（ｎ＋４）行目の画素２００を結んで示している。すなわち、（ｎ−４）行目、（ｎ−２）行目、ｎ行目、（ｎ＋２）行目、及び（ｎ＋４）行目の画素２００の画素信号が混合されて読み出されることとする。同様に、「Ｇ」の画素については、例えば（ｎ＋１）行目、（ｎ＋３）行目、（ｎ＋５）行目、（ｎ＋７）行目、及び（ｎ＋９）行目の画素２００の画素信号が混合されて読み出されることとする。

次に、第２の実施形態におけるクリップ回路２２０の構成例について図１４を用いて説明する。図１４は、第２の実施形態における固体撮像素子１０３のクリップ回路２２０を説明する回路図である。クリップ回路２２０は、スイッチトランジスタ１４０１、１４０２、１４０３、１４０４、１４０５、ソースフォロア（ＳＦ）トランジスタ１４０６、及びインバータ１４０７を有する。スイッチトランジスタ１４０１〜１４０５及びＳＦトランジスタ１４０６は、何れもＮＭＯＳトランジスタである。

スイッチトランジスタ１４０３は、制御信号ＰＣＬＮ０によって制御され、制御信号ＰＣＬＮ０がハイレベルであるときに電位ＶＣＬＮ０をノードＶＣＬＮに供給する。スイッチトランジスタ１４０４は、制御信号ＰＣＬＮ１によって制御され、制御信号ＰＣＬＮ１がハイレベルであるときに電位ＶＣＬＮ１をノードＶＣＬＮに供給する。スイッチトランジスタ１４０５は、制御信号ＰＣＬＮ２によって制御され、制御信号ＰＣＬＮ２がハイレベルであるときに電位ＶＣＬＮ２をノードＶＣＬＮに供給する。

なお、制御信号ＰＣＬＮ０、制御信号ＰＣＬＮ１、及び制御信号ＰＣＬＮ２は、同時にハイレベルにはならないように制御される。すなわち、制御信号ＰＣＬＮ０、制御信号ＰＣＬＮ１、及び制御信号ＰＣＬＮ２の何れか１つがハイレベルであるとき、他の２つはローレベルである。また、電位ＶＣＬＮ０、電位ＶＣＬＮ１、及び電位ＶＣＬＮ２は電位が互いに異なり、本実施形態では電位ＶＣＬＮ０＜電位ＶＣＬＮ１＜電位ＶＣＬＮ２とする。

スイッチトランジスタ１４０２は、インバータ１４０７を介して供給される制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがローレベルであるときにノードＶＣＬＮの電位をＳＦトランジスタ１４０６のゲートに印加する。ＳＦトランジスタ１４０６は、定電流源２１９とともにソースフォロア動作を行い、ノードＶＣＬＮの電圧を垂直出力線（列出力線）２０２へ供給する。このとき、スイッチトランジスタ１４０１はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ１４０６のゲート電位である電位ＶＣＬＮ０、電位ＶＣＬＮ１もしくは電位ＶＣＬＮ２の何れかで制限される。

スイッチトランジスタ１４０１は、制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがハイレベルであるときに電位ＶＣＬＳをＳＦトランジスタ１４０６のゲートに印加する。ＳＦトランジスタ１４０６は、定電流源２１９とともにソースフォロア動作を行い、電位ＶＣＬＳの電圧を垂直出力線２０２へ供給する。このとき、スイッチトランジスタ１４０２はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ１４０６のゲート電位である電位ＶＣＬＳで制限される。

以上のように、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＳに制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ０がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ０に制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ１がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ１に制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ２がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ２に制限されることになる。

次に、クリップ回路２２０で設定する適切なクリップレベル（クリップ電位）について、図１５〜図１７を用いて説明する。図１５、図１６、及び図１７は、第２の実施形態における静止画駆動時、第１の動画駆動時、及び第２の動画駆動時で垂直出力線におけるリセットレベルの電位が異なる場合の、それぞれの駆動での適切なクリップレベル（クリップ電位）を説明する図である。

図１５、図１６、及び図１７において、電位Ｖ０は静止画駆動時の垂直出力線におけるリセットレベルであり、電位Ｖ１は第１の動画駆動時の垂直出力線におけるリセットレベルであり、電位Ｖ２は第２の動画駆動時の垂直出力線におけるリセットレベルである。本実施形態では、第１の動画駆動時においては３行毎の混合出力を行うために３画素を同時に選択し、第２の動画駆動時においては５行毎の混合出力を行うために５画素を同時に選択する。そのため、第１の動画駆動時のリセットレベルの電位Ｖ１、及び第２の動画駆動時のリセットレベルの電位Ｖ２は、１行のみを選択する静止画駆動時のリセットレベルの電位Ｖ０よりも高くなり、その関係はＶ２＞Ｖ１＞Ｖ０となる。

また、電位ＶＣＬＮ０は静止画駆動に対して適切なクリップレベルであり、電位ＶＣＬＮ１は第１の動画駆動に対して適切なクリップレベルであり、電位ＶＣＬＮ２は第２の動画駆動に対して適切なクリップレベルである。

図１５（ａ）は、第２の実施形態における静止画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時の信号電位（Ｎ信号電位）及び光信号読み出し時の信号電位（Ｓ信号電位）の推移を表すグラフである。また、図１５（ｂ）は、第２の実施形態における静止画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図１６（ａ）は、第２の実施形態における第１の動画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時のＮ信号電位及び光信号読み出し時のＳ信号電位の推移を表すグラフである。また、図１６（ｂ）は、第２の実施形態における第１の動画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図１７（ａ）は、第２の実施形態における第２の動画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時のＮ信号電位及び光信号読み出し時のＳ信号電位の推移を表すグラフである。また、図１７（ｂ）は、第２の実施形態における第２の動画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図１５（ａ）、図１６（ａ）、及び図１７（ａ）に示すように、静止画駆動時、第１の動画駆動時、及び第２の動画駆動時では垂直出力線におけるリセットレベルが異なるため、それぞれの駆動に対する適切なクリップレベルも異なる。それぞれの駆動に対する適切なクリップレベルは、図６（ｃ）を用いた説明で示したように、垂直出力線におけるリセットレベルより若干低い電位が好ましい。図１５（ａ）、図１６（ａ）、及び図１７（ａ）の例では、クリップレベルとして、静止画駆動時においては電位ＶＣＬＮ０が適切であり、第１の動画駆動時においては電位ＶＣＬＮ１が適切であり、第２の動画駆動時においては電位ＶＣＬＮ２が適切である。

逆に、静止画駆動時にクリップレベルを電位ＶＣＬＮ１又は電位ＶＣＬＮ２と設定してしまうと、図１５（ｂ）に示すように、出力信号に浮きが発生してしまう。また、第２の動画駆動時にクリップレベルを電位ＶＣＬＮ０又はＶＣＬＮ１と設定してしまうと、図１７（ｂ）に示すように、高輝度光の入射時に、出力信号が出力飽和レベルより低くなると、出力画像に幾分かの黒沈みが発生してしまう。

また、第１の動画駆動時においては、図１６（ｂ）に示すように、クリップレベルを電位ＶＣＬＮ２と設定してしまうと、出力信号に浮きが発生してしまい、電位ＶＣＬＮ０と設定してしまうと、高輝度光の入射時に出力画像に幾分かの黒沈みが発生してしまう。以上、図１５〜図１７を用いて説明したように、静止画駆動時、第１の動画駆動時、及び第２の動画駆動時では、リセット信号読み出しにおいて、垂直出力線におけるクリップレベルとして異なる電位を設定することが望ましい。

図１８は、第２の実施形態における撮像装置の制御方法の例を示すフローチャートである。まず、静止画撮影又は動画撮影等の撮影モードの設定が撮影モード設定部１１６等によってなされる（Ｓ１９０１）。続いて、システム制御部１１３は、撮影モード設定部１１６によって設定されているモードを判定する（Ｓ１９０２）。

撮影モード設定部１１６によって設定されているモードが静止画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ１９０３）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ０に設定されるように、制御信号ＰＣＬＮ０をハイレベルに固定させる（Ｓ１９０４）。その後、システム制御部１１３は、レリーズスイッチが押される等の撮影開始の処理がなされたかを判定し（Ｓ１９０５）、撮影開始の処理がなされた後に、静止画駆動が実行される（Ｓ１９０６）。

撮影モード設定部１１６によって設定されているモードが動画モードであると判定した場合には、システム制御部１１３は、続けてその動画モードが高速モードか低速モードかを判定する（Ｓ１９０７）。撮影モード設定部１１６によって設定されているモードが低速動画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ１９０８）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ１に設定されるように、制御信号ＰＣＬＮ１をハイレベルに固定させる（Ｓ１９０９）。その後、システム制御部１１３は、動画記録ボタンが押される等の撮影開始の処理が実行されたかを判定し（Ｓ１９１０）、撮影開始の処理が実行された後に、第１の動画駆動が実行される（Ｓ１９１１）。そして、システム制御部１１３は、動画記録ボタンが再度押される等の撮影終了の処理がなされたかを判定し（Ｓ１９１２）、撮影終了の処理が実行された後に、第１の動画駆動を終了する。

また、撮影モード設定部１１６によって設定されているモードが高速動画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ１９１３）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ２に設定されるように、制御信号ＰＣＬＮ２をハイレベルに固定させる（Ｓ１９１４）。その後、システム制御部１１３は、動画記録ボタンが押される等の撮影開始の処理が実行されたかを判定し（Ｓ１９１５）、撮影開始の処理が実行された後に、第２の動画駆動が実行される（Ｓ１９１６）。そして、システム制御部１１３は、動画記録ボタンが再度押される等の撮影終了の処理がなされたかを判定し（Ｓ１９１７）、撮影終了の処理が実行された後に、第２の動画駆動を終了する。

静止画モード及び動画モードともに、最後に画像信号を画像メモリ１０８、記録回路１１０、もしくは表示回路１１２に出力し（Ｓ１９１８）、撮影動作を終了する。

なお、第２の実施形態における各駆動時の読み出しタイミング及びその制御については、制御信号ＰＣＬＮ０、ＰＣＬＮ１、及びＰＣＬＮ２の極性制御以外は、図１０及び図１１に示した第１の実施形態と同様であるので説明は省略する。

第２の実施形態によれば、静止画駆動時には垂直方向における画素信号の混合を行わず、第１の動画駆動時には垂直方向における３画素の画素信号の混合を行い、第２の動画駆動時には垂直方向における５画素の画素信号の混合を行う。そして、静止画駆動時、第１の動画駆動時、及び第２の動画駆動時で、リセット信号読み出し時の垂直出力線におけるクリップレベルの電位が異なるように制御する。これにより、垂直出力線の動作点が同時に選択する行の行数毎に異なる状態であっても、固体撮像素子における画素信号読み出しの駆動形態に応じた適切なクリップレベルを設定し、適切な黒沈み対策を実現でき黒沈み現象を抑制することが可能となる。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第３の実施形態における撮像装置は、高画質を狙う第１の動画駆動時、高画質及び高解像感の両立を狙う第３の動画駆動時、及び高解像感を狙う第４の動画駆動時とで垂直出力線（列出力線）における画素リセット出力信号のクリップ電位を異ならせるものである。なお、第３の実施形態における撮像装置の構成、固体撮像素子１０３の構成、及び固体撮像素子１０３の単位画素２００の構成は、図１〜図３に示した第１の実施形態と同様であるため、説明を省略する。

まず、動画駆動時に固体撮像素子における画素配列の垂直方向（列方向）において画素信号を読み出す際の画素の組み合わせの例について、図１９を用いて説明する。第３の実施形態においては、動画駆動時の駆動モードを３種類有する。高画質を狙う第１の動画駆動時には、垂直方向の３つの画素の信号を同時に読み出すものとする。また、高画質及び高解像感の両立を狙う第３の動画駆動時には、垂直方向の３つの画素のうち、２つの画素の信号を同時に読み出すものとする。また、高解像感を狙う第４の動画駆動時には、垂直方向の３つの画素のうち、１つの画素の信号を単独で読み出すものとする。

図１９は、第３の実施形態における垂直画素混合の組み合わせの例を説明するための図である。図１９において、画素２００同士を結ぶ線は、図４と同様に、画素信号をそれぞれ垂直方向（列方向）において混合する際の画素の組み合わせを示すものである。

第１の動画駆動においては、第３の実施形態では垂直方向（列方向）の３画素の画素信号を混合して読み出す構成であるものとし、同色の異なる３つの画素２００同士を結んで記している（図１９（ａ））。図１９（ａ）に示す例では、「Ｒ」の画素については、例えばｎ行目の画素２００と（ｎ−２）行目及び（ｎ＋２）行目の画素２００を結んで示している。すなわち、（ｎ−２）行目、ｎ行目、及び（ｎ＋２）行目の画素２００の画素信号が混合されて読み出されることとする。同様に、「Ｇ」の画素については、例えば（ｎ＋１）行目、（ｎ＋３）行目、及び（ｎ＋５）行目の画素２００の画素信号が混合されて読み出されることとする。第１の動画駆動では、垂直方向の３画素の画素信号が混合されて出力されるため、ランダムノイズ成分等が低減され、高画質を狙う際の動画駆動となる。

第３の動画駆動においては、第３の実施形態では垂直方向の３画素のうちの２画素の画素信号を混合して読み出す構成であるとし、同色の異なる２つの画素２００同士を結んで記している（図１９（ｂ））。図１９（ｂ）に示す例では、「Ｒ」の画素については、例えばｎ行目の画素２００と（ｎ−２）行目の画素２００を結んで示している。すなわち、（ｎ−２）行目とｎ行目の画素２００の画素信号が混合されて読み出されることとする。

同様に、「Ｇ」の画素については、例えば（ｎ＋１）行目と（ｎ＋３）行目の画素２００の画素信号が混合されて読み出されることとする。また、（ｎ−４）行目や（ｎ−１）行目の画素２００など、図中に斜線で記す画素２００からは画素信号は読み出されない。第３の動画駆動では、垂直方向の３画素中２画素の画素信号が混合されて出力されるため、ランダムノイズ成分等が幾分か低減され、かつ混合画素数も２画素に抑えているため、高画質と高解像感の両立を狙う際の動画駆動となる。

第４の動画駆動においては、第３の実施形態では垂直方向の混合は行わずに、間引いて読み出す構成であるとし、画素２００同士の線は結ばれずに記している（図１９（ｃ））。図１９（ｃ）に示す例では、「Ｒ」の画素については、例えばｎ行目、（ｎ＋６）行目等の画素２００の画素信号が単独で読み出されることとする。同様に、「Ｇ」の画素については、例えば（ｎ−３）行目、（ｎ＋３）行目等の画素２００の画素信号が単独で読み出されることとする。また、（ｎ−４）行目、（ｎ−２）行目、（ｎ−１）行目、（ｎ＋１）行目の画素２００など、図中に斜線で記す画素２００からは画素信号は読み出されない。第４の動画駆動では、垂直方向の３画素中１画素の画素信号のみが間引かれて出力されるため、高解像感を狙う際の動画駆動となる。

次に、第３の実施形態におけるクリップ回路２２０の構成例について図２０を用いて説明する。図２０は、第３の実施形態における固体撮像素子１０３のクリップ回路２２０を説明する回路図である。クリップ回路２２０は、スイッチトランジスタ２１０１、２１０２、２１０３、２１０４、２１０５、ソースフォロア（ＳＦ）トランジスタ２１０６、及びインバータ２１０７を有する。スイッチトランジスタ２１０１〜２１０５及びＳＦトランジスタ２１０６は、何れもＮＭＯＳトランジスタである。

スイッチトランジスタ２１０３は、制御信号ＰＣＬＮ１によって制御され、制御信号ＰＣＬＮ１がハイレベルであるときに電位ＶＣＬＮ１をノードＶＣＬＮに供給する。スイッチトランジスタ２１０４は、制御信号ＰＣＬＮ３によって制御され、制御信号ＰＣＬＮ３がハイレベルであるときに電位ＶＣＬＮ３をノードＶＣＬＮに供給する。スイッチトランジスタ２１０５は、制御信号ＰＣＬＮ４によって制御され、制御信号ＰＣＬＮ４がハイレベルであるときに電位ＶＣＬＮ４をノードＶＣＬＮに供給する。

なお、制御信号ＰＣＬＮ１、制御信号ＰＣＬＮ３、及び制御信号ＰＣＬＮ４は、同時にハイレベルにはならないように制御される。すなわち、制御信号ＰＣＬＮ１、制御信号ＰＣＬＮ３、及び制御信号ＰＣＬＮ４の何れか１つがハイレベルであるとき、他の２つはローレベルである。また、電位ＶＣＬＮ１、電位ＶＣＬＮ３、及び電位ＶＣＬＮ４は電位が互いに異なり、本実施形態では電位ＶＣＬＮ１＞電位ＶＣＬＮ３＞電位ＶＣＬＮ４とする。

スイッチトランジスタ２１０２は、インバータ２１０７を介して供給される制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがローレベルであるときにノードＶＣＬＮの電位をＳＦトランジスタ２１０６のゲートに印加する。ＳＦトランジスタ２１０６は、定電流源２１９とともにソースフォロア動作を行い、ノードＶＣＬＮの電圧を垂直出力線（列出力線）２０２へ供給する。このとき、スイッチトランジスタ２１０１はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ２１０６のゲート電位である電位ＶＣＬＮ１、電位ＶＣＬＮ３もしくは電位ＶＣＬＮ４の何れかで制限される。

スイッチトランジスタ２１０１は、制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがハイレベルであるときに電位ＶＣＬＳをＳＦトランジスタ２１０６のゲートに印加する。ＳＦトランジスタ２１０６は、定電流源２１９とともにソースフォロア動作を行い、電位ＶＣＬＳの電圧を垂直出力線２０２へ供給する。このとき、スイッチトランジスタ２１０２はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ２１０６のゲート電位である電位ＶＣＬＳで制限される。

以上のように、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＳに制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ１がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ１に制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ３がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ３に制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ４がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ３に制限されることになる。

次に、クリップ回路２２０で設定する適切なクリップレベル（クリップ電位）について、図２１〜図２３を用いて説明する。図２１、図２２、及び図２３は、第３の実施形態における第１の動画駆動時、第３の動画駆動時、及び第４の動画駆動時で垂直出力線におけるリセットレベルの電位が異なる場合の、それぞれの駆動での適切なクリップレベル（クリップ電位）を説明する図である。

図２１、図２２、及び図２３において、電位Ｖ１は第１の動画駆動時の垂直出力線におけるリセットレベルである。また、電位Ｖ３は第３の動画駆動時の垂直出力線におけるリセットレベルであり、電位Ｖ４は第４の動画駆動時の垂直出力線におけるリセットレベルである。本実施形態では、第１の動画駆動時においては３行毎の混合出力を行うために３画素を同時に選択し、第３の動画駆動時においては３行中２行毎の混合出力を行うために２画素を同時に選択し、第４の動画駆動時においては３行中１行のみを選択する。そのため、第１の動画駆動時のリセットレベルの電位Ｖ１、及び第３の動画駆動時のリセットレベルの電位Ｖ３は、３行中１行のみを選択する第４の動画駆動時のリセットレベルの電位Ｖ４よりも高くなり、その関係はＶ１＞Ｖ３＞Ｖ４となる。

また、電位ＶＣＬＮ１は第１の動画駆動に対して適切なクリップレベルであり、電位ＶＣＬＮ３は第３の動画駆動に対して適切なクリップレベルであり、電位ＶＣＬＮ４は第４の動画駆動に対して適切なクリップレベルである。

図２１（ａ）は、第３の実施形態における第１の動画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時の信号電位（Ｎ信号電位）及び光信号読み出し時の信号電位（Ｓ信号電位）の推移を表すグラフである。また、図２１（ｂ）は、第３の実施形態における第１の動画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図２２（ａ）は、第３の実施形態における第３の動画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時のＮ信号電位及び光信号読み出し時のＳ信号電位の推移を表すグラフである。また、図２２（ｂ）は、第３の実施形態における第３の動画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図２３（ａ）は、第３の実施形態における第４の動画駆動での、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時のＮ信号電位及び光信号読み出し時のＳ信号電位の推移を表すグラフである。また、図２３（ｂ）は、第３の実施形態における第４の動画駆動での、入射光量に対する出力信号の推移を表すグラフである。

図２１（ａ）、図２２（ａ）、及び図２３（ａ）に示すように、第１の動画駆動時、第３の動画駆動時、及び第４の動画駆動時では垂直出力線におけるリセットレベルが異なるため、それぞれの駆動に対する適切なクリップレベルも異なる。それぞれの駆動に対する適切なクリップレベルは、図６（ｃ）を用いた説明で示したように、垂直出力線におけるリセットレベルより若干低い電位が好ましい。図２１（ａ）、図２２（ａ）、及び図２３（ａ）の例では、クリップレベルとして、第１の動画駆動時においては電位ＶＣＬＮ１が適切であり、第３の動画駆動時においては電位ＶＣＬＮ３が適切であり、第４の動画駆動時においては電位ＶＣＬＮ４が適切である。

逆に、第１の動画駆動時にクリップレベルを電位ＶＣＬＮ３又は電位ＶＣＬＮ４と設定してしまうと、図２１（ｂ）に示すように、高輝度光の入射時に、出力信号が出力飽和レベルより低くなると、出力画像に幾分かの黒沈みが発生してしまう。また、第４の動画駆動時にクリップレベルを電位ＶＣＬＮ１又はＶＣＬＮ３と設定してしまうと、図２３（ｂ）に示すように、出力信号に浮きが発生してしまう。

また、第３の動画駆動時においては、図２２（ｂ）に示すように、クリップレベルを電位ＶＣＬＮ１と設定してしまうと、出力信号に浮きが発生してしまい、電位ＶＣＬＮ４と設定してしまうと、高輝度光の入射時に出力画像に幾分かの黒沈みが発生してしまう。以上、図２１〜図２３を用いて説明したように、第１の動画駆動時、第３の動画駆動時、及び第４の動画駆動時では、リセット信号読み出しにおいて、垂直出力線におけるクリップレベルとして異なる電位を設定することが望ましい。

図２４は、第３の実施形態における撮像装置の制御方法の例を示すフローチャートである。まず、動画撮影のモード設定が撮影モード設定部１１６等によってなされる（Ｓ２７０１）。続いて、システム制御部１１３は、撮影モード設定部１１６によって設定されているモードを判定する（Ｓ２７０２）。

撮影モード設定部１１６によって設定されているモードが高画質動画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ２７０３）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ１に設定されるように、制御信号ＰＣＬＮ１をハイレベルに固定させる（Ｓ２７０４）。その後、システム制御部１１３は、動画記録ボタンが押される等の撮影開始の処理が実行されたかを判定し（Ｓ２７０５）、撮影開始の処理が実行された後に、第１の動画駆動が実行される（Ｓ２７０６）。そして、システム制御部１１３は、動画記録ボタンが再度押される等の撮影終了の処理がなされたかを判定し（Ｓ２７０７）、撮影終了の処理が実行された後に、第１の動画駆動を終了する。

撮影モード設定部１１６によって設定されているモードが高画質・高解像感両立動画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ２７０８）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ３に設定されるように、制御信号ＰＣＬＮ３をハイレベルに固定させる（Ｓ２７０９）。その後、システム制御部１１３は、動画記録ボタンが押される等の撮影開始の処理が実行されたかを判定し（Ｓ２７１０）、撮影開始の処理が実行された後に、第３の動画駆動が実行される（Ｓ２７１１）。そして、システム制御部１１３は、動画記録ボタンが再度押される等の撮影終了の処理がなされたかを判定し（Ｓ２７１２）、撮影終了の処理が実行された後に、第３の動画駆動を終了する。

また、撮影モード設定部１１６によって設定されているモードが高解像感動画モードであると判定した場合には、システム制御部１１３は、そのモードに応じて、感度、絞り値、露光時間等の撮影条件の初期設定を行う（Ｓ２７１３）。また、システム制御部１１３は、リセット信号読み出し時の垂直出力線におけるクリップレベルが電位ＶＣＬＮ４に設定されるように、制御信号ＰＣＬＮ４をハイレベルに固定させる（Ｓ２７１４）。その後、システム制御部１１３は、動画記録ボタンが押される等の撮影開始の処理が実行されたかを判定し（Ｓ２７１５）、撮影開始の処理が実行された後に、第４の動画駆動が実行される（Ｓ２７１６）。そして、システム制御部１１３は、動画記録ボタンが再度押される等の撮影終了の処理がなされたかを判定し（Ｓ２７１７）、撮影終了の処理が実行された後に、第４の動画駆動を終了する。

各動画モードともに、最後に画像信号を画像メモリ１０８、記録回路１１０、もしくは表示回路１１２に出力し（Ｓ２７１８）、撮影動作を終了する。

なお、第３の実施形態における各駆動時の読み出しタイミング及びその制御については、制御信号ＰＣＬＮ１、ＰＣＬＮ３、及びＰＣＬＮ４の極性制御以外は、図１０及び図１１に示した第１の実施形態と同様であるので説明は省略する。

第３の実施形態によれば、第１の動画駆動時、第３の動画駆動時、及び第４の動画駆動時で、同時に選択する行数に応じて、リセット信号読み出し時の垂直出力線におけるクリップレベルの電位が異なるように制御する。これにより、垂直出力線の動作点が同時に選択する行の行数毎に異なる状態であっても、固体撮像素子における画素信号読み出しの駆動形態に応じた適切なクリップレベルを設定し、適切な黒沈み対策を実現でき黒沈み現象を抑制することが可能となる。

（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第４の実施形態における撮像装置は、垂直オプティカルブラック画素部（ＶＯＢ部）の画素信号の読み出し時と、有効画素部の画素信号の読み出し時で、垂直出力線（列出力線）における画素リセット出力信号のクリップ電位を異ならせるものである。垂直オプティカルブラック画素部は、領域内の画素のフォトダイオードの前面が遮光されている領域であり、有効画素部は、領域内の画素のフォトダイオードの前面が遮光されていない領域である。なお、第４の実施形態における撮像装置の構成、固体撮像素子１０３の構成、及び固体撮像素子１０３の単位画素２００の構成は、図１〜図３に示した第１の実施形態と同様であるため、説明を省略する。

まず、固体撮像素子における画素配列の垂直方向（列方向）において画素信号を読み出す際の画素の組み合わせの例について、図２５を用いて説明する。第４の実施形態においては、ＶＯＢ部の画素信号の読み出し時と、有効画素部の画素信号の読み出し時とで、垂直方向における画素信号の混合数を異ならせるものとする。図２５は、第４の実施形態における垂直画素混合の組み合わせの例を説明するための図である。図２５において、画素２００同士を結ぶ線は、図４と同様に、画素信号をそれぞれ垂直方向（列方向）において画素信号を混合する際の画素の組み合わせを示すものである。

第４の実施形態においては、ＶＯＢ部の画素信号読み出し時には、垂直方向の画素信号混合は行わず、すべての行の画素は混合せずに単独で行毎に読み出すため、画素２００同士の線は結ばれずに記している。図２５に示す例では、ＶＯＢ部である（ｎ−１）行目より上の行の画素は、他の行の画素とは結ばれずに、すべて単独で読み出されることとする。

また、有効画素部の画素信号読み出し時には、垂直方向の３画素の画素信号を混合して読み出す構成であるとし、同色の異なる３つの画素２００同士を結んで記している。図２５に示す例では、有効画素部の「Ｒ」の画素については、例えばｎ行目、（ｎ＋２）行目、及び（ｎ＋４）行目の画素２００を結んで示している。すなわち、ｎ行目、（ｎ＋２）行目、及び（ｎ＋４）行目の画素２００の画素信号が混合されて読み出されることとする。同様に、有効画素部の「Ｇ」の画素については、例えば（ｎ＋３）行目、（ｎ＋５）行目、及び（ｎ＋７）行目の画素２００の画素信号が混合されて読み出されることとする。

次に、第４の実施形態におけるクリップ回路２２０の構成例について図２６を用いて説明する。図２６は、第４の実施形態における固体撮像素子１０３のクリップ回路２２０を説明する回路図である。クリップ回路２２０は、スイッチトランジスタ２９０１、２９０２、２９０３、２９０４、ソースフォロア（ＳＦ）トランジスタ２９０６、及びインバータ２９０７を有する。スイッチトランジスタ２９０１〜２９０４及びＳＦトランジスタ２９０６は、何れもＮＭＯＳトランジスタである。

スイッチトランジスタ２９０３は、制御信号ＰＣＬＮ５によって制御され、制御信号ＰＣＬＮ５がハイレベルであるときに電位ＶＣＬＮ５をノードＶＣＬＮに供給する。スイッチトランジスタ２９０４は、制御信号ＰＣＬＮ１によって制御され、制御信号ＰＣＬＮ１がハイレベルであるときに電位ＶＣＬＮ１をノードＶＣＬＮに供給する。なお、制御信号ＰＣＬＮ５と制御信号ＰＣＬＮ１とは、同時にハイレベルにはならないように制御される。

スイッチトランジスタ２９０２は、インバータ２９０７を介して供給される制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがローレベルであるときにノードＶＣＬＮの電位をＳＦトランジスタ２９０６のゲートに印加する。ＳＦトランジスタ２９０６は、定電流源２１９とともにソースフォロア動作を行い、ノードＶＣＬＮの電圧を垂直出力線（列出力線）２０２へ供給する。このとき、スイッチトランジスタ２９０１はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ２９０６のゲート電位である電位ＶＣＬＮ５もしくは電位ＶＣＬＮ１で制限される。

スイッチトランジスタ２９０１は、制御信号ＰＣＬＳによって制御され、制御信号ＰＣＬＳがハイレベルであるときに電位ＶＣＬＳをＳＦトランジスタ２９０６のゲートに印加する。ＳＦトランジスタ２９０６は、定電流源２１９とともにソースフォロア動作を行い、電位ＶＣＬＳの電圧を垂直出力線２０２へ供給する。このとき、スイッチトランジスタ２９０２はオフしている。これにより、垂直出力線２０２に発生する電位は、ＳＦトランジスタ２９０６のゲート電位である電位ＶＣＬＳで制限される。

以上のように、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＳに制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ５がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ５に制限されることになる。また、垂直出力線２０２に発生する電位は、制御信号ＰＣＬＳがローレベルでかつ制御信号ＰＣＬＮ１がハイレベルであるときには、クリップ回路２２０により電位ＶＣＬＮ１に制限されることになる。

次に、クリップ回路２２０で設定する適切なクリップレベル（クリップ電位）について、図２７及び図２８を用いて説明する。図２７及び図２８は、第４の実施形態におけるＶＯＢ部の画素信号読み出し時と有効画素部の画素信号読み出し時で、垂直出力線におけるリセットレベルの電位が異なる場合の、それぞれの駆動での適切なクリップレベル（クリップ電位）を説明する図である。

図２７及び図２８において、電位Ｖ５はＶＯＢ部の画素信号読み出し時の垂直出力線におけるリセットレベルであり、電位Ｖ１は有効画素部の画素信号読み出し時の垂直出力線におけるリセットレベルである。本実施形態では、有効画素部の画素信号読み出し時においては、混合出力を行うために複数行を同時に選択する。そのため、有効画素部の画素信号読み出し時のリセットレベルの電位Ｖ１は、１行のみを選択するＶＯＢ部の画素信号読み出し時のリセットレベルの電位Ｖ５よりも高くなる。また、電位ＶＣＬＮ５はＶＯＢ部の画素信号読み出しに対して適切なクリップレベルであり、電位ＶＣＬＮ１は有効画素部の画素信号読み出しに対して適切なクリップレベルである。

図２７（ａ）は、第４の実施形態におけるＶＯＢ部の画素信号読み出し時の、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時の信号電位（Ｎ信号電位）及び光信号読み出し時の信号電位（Ｓ信号電位）の推移を表すグラフである。また、図２７（ｂ）は、第４の実施形態におけるＶＯＢ部の画素信号読み出し時の入射光量に対する出力信号の推移を表すグラフである。

図２８（ａ）は、第４の実施形態における有効画素部の画素信号読み出し時の、入射光量に対する垂直出力線２０２におけるリセット信号読み出し時のＮ信号電位及び光信号読み出し時のＳ信号電位の推移を表すグラフである。また、図２８（ｂ）は、第４の実施形態における有効画素部の画素信号読み出し時の入射光量に対する出力信号の推移を表すグラフである。

図２７（ａ）及び図２８（ａ）に示すように、ＶＯＢ部の画素信号読み出し時と有効画素部の画素信号読み出し時では垂直出力線におけるリセットレベルが異なるため、それぞれの駆動に対する適切なクリップレベルも異なる。それぞれの駆動に対する適切なクリップレベルは、図６（ｃ）を用いた説明で示したように、垂直出力線におけるリセットレベルより若干低い電位が好ましい。図２７（ａ）及び図２８（ａ）の例では、クリップレベルとして、ＶＯＢ部の画素信号読み出し時においては電位ＶＣＬＮ５が適切であり、有効画素部の画素信号読み出し時においては電位ＶＣＬＮ１が適切である。

逆に、ＶＯＢ部の画素信号読み出し時にクリップレベルを電位ＶＣＬＮ１と設定してしまうと、図２７（ｂ）に示すように、出力信号に浮きが発生してしまう。また、有効画素部の画素信号読み出し時にクリップレベルを電位ＶＣＬＮ５と設定してしまうと、図２８（ｂ）に示すように、高輝度光の入射時に、出力信号が出力飽和レベルより低くなると、出力画像に幾分かの黒沈みが発生してしまう。以上、図２７及び図２８を用いて説明したように、ＶＯＢ部の画素信号読み出し時と有効画素部の画素信号読み出し時では、リセット信号読み出しにおいて、垂直出力線におけるクリップレベルとして異なる電位を設定することが望ましい。

なお、第４の実施形態における画素信号読み出し時の読み出しタイミング及びその制御については、ＶＯＢ部の画素信号読み出しを静止画駆動に対応させ、有効画素部の画素信号読み出しを第１の動画駆動に対応させることで、第１の実施形態と同様である。また、第４の実施形態における撮像装置の制御方法についても、同様に対応させ、制御信号ＰＣＬＮ０及び電位ＶＣＬＮ０を制御信号ＰＣＬＮ５及び電位ＶＣＬＮ５とそれぞれ読み替えることで第１の実施形態と同様である。

第４の実施形態によれば、ＶＯＢ部の画素信号の読み出し時には垂直方向における画素信号の混合を行ず、有効画素部の画素信号の読み出し時には垂直３画素混合を行う。そして、ＶＯＢ部の画素信号の読み出し時と有効画素部の画素信号の読み出し時で、リセット信号読み出し時の垂直出力線におけるクリップレベルの電位が異なるように制御する。これにより、垂直出力線の動作点が同時に選択する行の行数毎に異なる状態であっても、固体撮像素子における画素信号読み出しの駆動形態に応じた適切なクリップレベルを設定し、適切な黒沈み対策を実現でき黒沈み現象を抑制することが可能となる。

なお、第１から第４の実施形態において、垂直画素混合もしくは垂直画素間引きを実施するモードを、動画駆動モードとして説明をしてきたが、本発明はこれに限定されるものではない。例えば、動画モードの代わりに、撮像装置によって得られた画像信号を、画像表示部にリアルタイムに表示するライブビュー駆動に置き換えても構わない。

（本発明の他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、前述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０３：固体撮像素子 １０５：タイミング信号発生回路 １１３：システム制御部 １１６：撮影モード設定部 ２００：単位画素 ２０１：垂直シフトレジスタ（垂直走査回路） ２０２：垂直出力線 ２０３：列回路 ２２０：クリップ回路 ２０７：出力アンプ ３０１：フォトダイオード ３０２：転送スイッチ ３０３：フローティングディフュージョン ３０４：リセットスイッチ ３０５：ソースフォロアアンプ ３０６：選択スイッチ

Claims (6)

1. 入射した光を電荷に変換する光電変換部、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部、及び前記電荷電圧変換部により変換された電圧に応じた信号を信号線に出力する出力部をそれぞれ有し２次元状に配された複数の画素と、前記信号線の電位をクリップするクリップ回路とを有し、前記電荷電圧変換部がリセットされた状態で前記信号線に第１の信号を出力し、前記光電変換部で発生した電荷が前記電荷電圧変換部へ転送された状態で前記信号線に第２の信号を出力する固体撮像素子と、
   前記固体撮像素子の画素からの画素信号の読み出し時に、前記第１の信号を前記出力部から前記信号線に出力するときの前記クリップ回路による前記信号線のクリップ電位を、同時に選択する画素の行の数に応じて制御する制御部とを有することを特徴とする撮像装置。
2. 前記固体撮像素子は、第１の値の数の行が同時に選択されて画素信号の読み出しが行われる第１の領域と、前記第１の値とは異なる第２の値の数の行が同時に選択されて画素信号の読み出しが行われる第２の領域とを有し、
   前記制御部は、前記第１の領域の画素の前記出力部から前記第１の信号を前記信号線に出力するときと、前記第２の領域の画素の前記出力部から前記第１の信号を前記信号線に出力するときとで、前記クリップ回路による前記信号線のクリップ電位を異ならせることを特徴とする請求項１記載の撮像装置。
3. 前記制御部は、同時に複数の行を選択して複数の画素の画素信号を混合して読み出す垂直方向における混合時と、１つの行を選択して１つの画素の画素信号を読み出す非混合時とで、前記クリップ回路による前記信号線のクリップ電位を異ならせることを特徴とする請求項１又は２記載の撮像装置。
4. 前記第１の領域は、領域内の前記画素の前記光電変換部の前面が遮光されたオプティカルブラック画素部であり、
   前記第２の領域は、領域内の前記画素の前記光電変換部の前面が遮光されていない有効画素部であることを特徴とする請求項２記載の撮像装置。
5. 前記第２の領域にて同時に選択する画素の行の数を、前記第１の領域にて同時に選択する画素の行の数より多くすることを特徴とする請求項２又は４記載の撮像装置。
6. 入射した光を電荷に変換する光電変換部、前記光電変換部で発生した電荷を電圧に変換する電荷電圧変換部、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部、及び前記電荷電圧変換部により変換された電圧に応じた信号を信号線に出力する出力部をそれぞれ有し２次元状に配された複数の画素と、前記信号線の電位をクリップするクリップ回路とを有する固体撮像素子を備える撮像装置の制御方法であって、
   前記固体撮像素子の選択された画素が、前記電荷電圧変換部がリセットされた状態で前記信号線に第１の信号を出力する工程と、
   前記固体撮像素子の選択された画素が、前記光電変換部で発生した電荷が前記電荷電圧変換部へ転送された状態で前記信号線に第２の信号を出力する工程と、
   前記固体撮像素子の画素からの画素信号の読み出しで、前記第１の信号を前記出力部から前記信号線に出力するときに、前記信号線の電位を、同時に選択する画素の行の数に応じた電位でクリップする工程とを有することを特徴とする撮像装置の制御方法。

Images