JP6380805B2 - 半導体素子搭載用基板、半導体装置及びそれらの製造方法 - Google Patents

Description

本発明は、半導体素子搭載用基板、半導体装置及びそれらの製造方法に関する。

近年、携帯電話等に代表されるように、電子機器の小型化，薄型化が推進されている。このため、そのような電子機器に用いられる半導体装置についても高密度化，小型化、軽量化，及び回路基板への高密度実装化が図られている。

従来、半導体装置は、導電性基板をエッチング加工又はプレス加工してリードフレームを作製し、このリードフレームに半導体素子を搭載し、ワイヤボンディング等による接続を行い、その後、封止樹脂で全体を覆い半導体装置を作製していた。ところが、小型化、軽量化を目的に、導電性基板を最終的に除去するタイプの半導体装置が提案されている。かかる半導体装置では、導電性を有する基材の一面側に、所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した基材上に導電性金属をめっきして半導体素子搭載用の金属層と外部接続用の電極層とを形成し、レジストマスクを除去することで半導体素子搭載用基板をまず形成する。そして、形成した半導体素子搭載用基板に半導体素子を搭載、ワイヤボンディングした後に樹脂封止を行い、導電性基板を除去して、封止樹脂側に電着した導電性金属の裏面側を露出させた半導体装置が開発されてきた。例えば、このような導電性基板を除去するタイプの半導体装置が、特許文献１や特許文献２に開示されている。

また、小型化、薄型化と同時に高密度実装化を進めた特許文献３では、上述の配線層をめっきで作製し、封止樹脂でモールド後、基板を除去する方法を用いて、ダイパッド部下側にも外部端子を配置するFan−In型の半導体装置を開示している。

特開２００２−９１９６号公報 特開平１１−１６３０２４号公報 特開２００９−１６４５９４号公報

しかしながら、特許文献３では、封止樹脂でモールド後、基板を除去すると、外部端子部と配線部が露出し、かつ、外部端子部及び配線部は樹脂封止した面とほぼ同一面となる。この状態で外部機器と接続を行うため、はんだボール等を搭載した場合、配線層にもはんだが流れ出すため、これを防止するために、外部端子部以外の半導体装置底面を絶縁層、例えばソルダーレジスト層を新たに設ける必要があった。これは、工程が増加しコストの増加する一因となっていた。

そこで、本発明は、前記課題に鑑みてなされたものであり、導電性基板に導電性金属を電着（電気めっき）により内部端子、配線層、外部端子を形成した半導体素子搭載用基板を使用して作製した半導体装置において、封止樹脂をモールド後、半導体装置底面に新たに絶縁層を設ける必要がなく、小型化、薄型化、高密度実装が可能でかつ低コストの半導体素子搭載用基板、半導体装置及びそれらの製造方法を提供することを目的とする。

上記目的を達成するため、本発明の一態様に係る半導体素子搭載用基板は、半導体素子を所定の半導体素子搭載領域に搭載可能な半導体素子搭載用基板であって、
導電性基板の表面上に、前記半導体素子搭載領域に搭載された前記半導体素子の電極が接続可能な内部端子と、該内部端子よりも前記半導体素子搭載領域から離れて配置された外部端子と、該内部端子と該外部端子とを電気的に接続する配線部とを有し、
前記内部端子、前記外部端子及び前記配線部はめっき層からなり、
前記導電性基板は、前記内部端子を支持する内部端子支持部、前記外部端子を支持する外部端子支持部及び前記配線部を支持する配線支持部以外の領域が、エッチング加工により形成された窪み領域であり、
前記外部端子支持部の表面上の一部に形成された前記めっき層は、前記配線支持部の表面上に形成された前記めっき層を構成する第１のめっき層と異なる第２のめっき層で形成されている。

本発明の他の態様に係る半導体装置は、前記半導体素子搭載用基板と、
前記半導体素子搭載用基板の前記半導体素子搭載領域に搭載された前記半導体素子と、
前記半導体素子の電極と前記内部端子とを電気的に接続するボンディングワイヤと、
前記半導体素子及び前記ボンディングワイヤを含めて前記半導体素子搭載用基板の前記表面上を封止する封止樹脂と、を有する。

本発明の他の態様に係る半導体装置は、電極を有する第１の面と、該電極を有しない第２の面とを厚さ方向に有する半導体素子と、
該半導体素子の前記第２の面と接触して該半導体素子を接着固定する第３の面と、該第３の面と反対側の第４の面とを有する接着層と、
該半導体素子の周囲に配置され、前記第１の面側が前記電極を電気的に接続可能な内部端子として構成された内部端子と、
該内部端子よりも前記半導体素子から離れて配置され、前記第２の面側が外部からの電気的接続が可能な外部端子として構成された外部端子と、
前記内部端子と前記外部端子とを電気的に接続する配線部と、
前記半導体素子の前記電極と前記内部端子とを電気的に接続するボンディングワイヤと、
前記内部端子、前記外部端子及び前記配線部を、前記半導体素子の前記第１の面と前記第４の面との間の所定高さに維持するとともに、前記内部端子、前記外部端子及び前記配線部の前記第２の面側の少なくとも一部を露出させる開口を有して前記半導体素子、前記接着層、前記ボンディングワイヤ、前記内部端子、前記外部端子及び前記配線部とを封止する封止樹脂と、を有し、
前記配線部は、長手方向においては、前記封止樹脂に覆われずに総てが露出しており、
前記内部端子、前記外部端子及び前記配線部は、導電性基板上に形成された後、該導電性基板のみ除去されて残留しためっき層であり、
前記内部端子、前記外部端子及び前記配線部を構成する前記めっき層は、第１の金属を用いた第１のめっき層であり、
前記外部端子の前記第２の面側の前記開口から露出した露出領域の少なくとも一部には、前記第１の金属とは異なる第２の金属を用いた第２のめっき層が更に形成されている。

本発明の他の態様に係る半導体素子搭載用基板の製造方法は、半導体素子の電極が電気的に接続可能な内部端子と、外部からの電気的接続が可能な外部端子と、前記内部端子と前記外部端子とを接続する配線部とを有する半導体素子搭載用基板の製造方法であって、
導電性基板の外部端子形成領域の一部に、第１の金属からなる第１のめっき層を形成する工程と、
前記導電性基板の内部端子形成領域、配線部形成領域及び前記外部端子形成領域に、第２の金属からなる第２のめっき層を形成する工程と、
前記導電性基板の前記内部端子形成領域、前記配線部形成領域及び前記外部端子形成領域以外の領域をエッチング加工し、窪み領域を形成する工程と、を有し、
前記外部端子形成領域は、半導体素子を搭載しようとする半導体素子搭載領域に対し、前記内部端子形成領域よりも外側に設けられる。

本発明の他の態様に係る半導体装置の製造方法は、前記半導体素子搭載用基板の製造方法により前記半導体素子搭載用基板を製造する工程と、
前記半導体素子搭載用基板の前記内部端子付近の所定の半導体素子搭載領域に半導体素子を搭載する工程と、
該半導体素子の電極と前記内部端子とをワイヤボンディングにより接続する工程と、
前記半導体素子、前記内部端子、前記外部端子及び前記配線部を封止樹脂により封止する工程と、
前記半導体素子搭載用基板を溶解除去する工程と、を有する。

本発明によれば、外部機器を外部端子に接続する際、新たな絶縁層等を設けることなく外部機器を接続することができる。

本発明の実施形態に係る半導体素子搭載用基板の一例を示した図である。図１（ａ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の部分平面図である。図１（ｂ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の断面図である。 本発明の実施形態に係る半導体素子搭載用基板の一例を示した配線部と交わるラインで切断した断面図である。 本発明の実施形態に係る半導体素子搭載用基板を使用した本発明の実施形態に係る半導体装置の一例を示した構造図である。 本発明の実施形態に係る半導体素子搭載用基板の一例の平面配置図である。図４（ａ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の部分配置図である。図４（ｂ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の構造拡大図である。 本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の前半の一連の工程を示した図である。図５（ａ）は、導電性基板用意工程の一例を示した図である。図５（ｂ）は、第１のレジスト被覆工程の一例を示した図である。図５（ｃ）は、第１の露光工程の一例を示した図である。図５（ｄ）は、第１の現像工程の一例を示した図である。 本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の中盤の一連の工程を示した図である。図６（ａ）は、外部電極部用めっき層形成工程の一例を示した図である。図６（ｂ）は、第１のレジスト剥離工程の一例を示した図である。図６（ｃ）は、第２のレジスト被覆工程の一例を示した図である。図６（ｄ）は、第２の露光工程の一例を示した図である。 本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の後半の一連の工程を示した図である。図７（ａ）は、第２の現像工程の一例を示した図である。図７（ｂ）は、配線部用めっき層及び内部端子用めっき層形成工程の一例を示した図である。図７（ｃ）は、第２のレジスト剥離工程の一例を示した図である。図７（ｄ）は、窪み領域形成工程の一例を示した図である。 本発明の実施形態に係る半導体装置の製造方法の一例を示した図である。図８（ａ）は、半導体素子搭載工程の一例を示した図である。図８（ｂ）は、ワイヤボンディング工程の一例を示した図である。図８（ｃ）は、樹脂封止工程の一例を示した図である。図８（ｄ）は、導電性基板除去工程の一例を示した図である。図８（ｅ）は、半田ボール搭載工程の一例を示した図である。

以下、図面を参照して、本発明を実施するための形態の説明を行う。

図１は、本発明の実施形態に係る半導体素子搭載用基板の一例を示した図である。図１（ａ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の部分平面図であり、図１（ｂ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の断面図である。

図１（ａ）に示すように、半導体素子搭載用基板１００は、導電性基板１０と、その上に半導体素子の電極と接続するための内部端子２０と、外部機器と接続するための外部端子４０と、内部端子２０と外部端子４０とを電気的に接続する配線部３０とから構成される。

導電性基板１０の材質は、導電性が得られれば特に限定はないが、例えば、銅または銅合金あるいはＳＵＳ材等が使用される。封止樹脂をモールド後、導電性基板１０を除去するが、溶解除去する場合は、銅又は銅合金、引きはがし除去する場合はＳＵＳ材が用いられることが多い。

内部端子２０、外部端子４０及び配線部３０は、導電性基板１０上に電気めっきで形成される。めっき金属の種類は特に限定はされないが以下を考慮し、選定する。外部端子４０の導電性基板１０と接触する面は外部機器と接続する外部電極部を含むため、外部機器と接続に適しためっき金属を選定する。外部機器との接続は一般的にはんだボール等はんだ系合金が多いため、はんだ濡れ性が良く、はんだとの接合性が良いＡｕ（金）めっき等がよい。一方、内部端子２０の最上面は、半導体素子の電極とワイヤボンディングして接続する内部電極部を含むため、ボンディングワイヤの接続に適しためっき金属を選定する。例えば、Ａｕワイヤの場合は、Ａｇめっき、Ａｕめっき、Ｐｄめっき等が良い。

配線部３０は、電気めっきにて配線を形成するので厚さが薄いため、Ｎｉめっき等、ある程度の強度を有するめっき金属がよい。よって、外部端子４０、内部端子２０及び配線部３０のめっきは、外部端子４０が導電性基板１０と接触する面から、外部電極部用めっき層７０、配線部用めっき層６０、内部端子用めっき層５０の三層のめっき等、複数のめっき層５０〜７０を形成してもよい。また、外部電極部用めっき層７０は外部端子部４０のみに形成し、外部端子４０は３層からなるめっき層５０〜７０、内部端子２０及び配線部３０は２層からなるめっき層５０、６０でもよい。

あるいは、内部端子用めっき層５０は、内部端子２０の最上面のみに形成し、外部電極部は２層のめっき層６０、７０からなり、内部端子は２層のめっき層５０、６０からなり、配線部は１層のめっき層６０から構成されてもよい。高価な貴金属めっきの使用量を削減できコスト低減には有効である。

また、外部電極部用めっき層７０、配線部用めっき層６０、内部端子用めっき層５０の各めっき層は、単層もしくは、異なる金属の複数のめっき層でも良い。例えば、外部電極部用めっき層７０は、Ａｕめっき、Ｐｄめっきの２層、配線部用めっき層６０はＮｉめっきの単層めっき、内部端子用めっき層５０は、Ｐｄめっき、Ａｕめっきの２層としてもよい。この場合、外部端子４０は、導電性基板１０の表面側から、Ａｕめっき、Ｐｄめっき、Ｎｉめっき、Ｐｄめっき、Ａｕめっきの５層めっきとなる。

図２は、本発明の実施形態に係る半導体素子搭載用基板の１００の図１とは異なる断面で切断した断面図である。図２においては、配線部３０に沿った断面ではなく、配線部３０と交わるようなラインで切断した断面図が示されている。

図１及び図２に示されるように、本発明の実施形態に係る半導体素子搭載用基板１００に用いられる導電性基板１０は、内部端子２０、外部端子４０、配線部３０を除く部分に窪み領域１１を有することを特徴としている。図２に示されるように、窪み領域１１は、導電性基板１０に内部端子２０、外部端子４０、配線部３０を形成後、エッチング加工により内部端子２０、外部端子４０及び配線部３０をそれぞれ支持する内部端子支持部１２、配線支持部１３及び外部端子支持部１４を除く領域に形成する。内部端子支持部１２は、エッチング加工されることなく、内部端子２０を下方から支持する導電性基板１０の非エッチング領域である。同様に、配線支持部１３は、エッチング加工されることなく、配線部３０を下方から支持する導電性基板１０の非エッチング領域であり、外部端子支持部１４は、エッチング加工されることなく、外部端子４０を下方から支持する導電性基板１０の非エッチング領域である。窪み領域１１が形成されることにより、内部端子支持部１２、配線支持部１３及び外部端子支持部１４は、相対的に突起形状として構成される。

窪み領域１１の深さは、０．０１ｍｍ以上０．０５ｍｍ以下である。窪み領域１１の深さが０．０１ｍｍ以下の場合には、封止樹脂をモールド後、配線部３０と封止樹脂の表面との距離が十分確保できず、配線部３０が外部機器と接触する可能性が大きい。逆に窪み領域１１の深さが０．０５ｍｍを超えると、各めっき層５０〜７０の庇（ひさし）形状が大きくなり過ぎ、配線部３０のめっき層６０が導電性基板１０から剥がれる可能性が大きくなる。よって、窪み領域１１の深さの範囲は、好ましくは、０．０２ｍｍ以上０．０５ｍｍ以下である。

また、導電性基板１０の窪み領域１１は、内部端子２０、外部端子４０、配線部３０の周縁の一部又は全周において、内部端子支持部１２、外部端子支持部１４及び配線支持部１３の側面が内側へ削れて、内部端子用めっき層５０、外部電極部用めっき層７０及び配線部用めっき層６０の断面形状がひさし形状となるように構成されている。内部端子２０、外部端子４０、配線部３０の周縁部の内側へ食い込むように内部端子支持部１２、外部端子支持部１４及び配線支持部１３の側面をエッチング加工し、内部端子用めっき層５０、外部電極部用めっき層７０及び配線部用めっき層６０の断面形状がひさし形状になるように窪み領域１１を形成することで、封止樹脂でモールドする際、封止樹脂が内部端子２０、外部端子４０、配線部３０の周縁部の下側に回り込み、内部端子２０、外部端子４０、配線部３０の脱落を防止する効果がある。

かかる内部端子用めっき層５０、外部電極部用めっき層７０及び配線部用めっき層６０におけるひさし形状は、窪み領域１１をエッチング加工する際、内部端子支持部１２、外部端子支持部１３、配線支持部１３の側面から徐々に内部端子２０、外部端子４０及び配線部３０の底面に接触している部分もエッチングされるように、エッチング液をシャワー等で供給し、シャワーのノズルの方向、圧力等を調整する。ひさし形状は、０．００３ｍｍｍ以上あれば、内部端子２０、外部端子４０、配線部３０の脱落を防止する効果が十分に期待できる。

次に、図３及び図４を用いて、本発明の半導体素子搭載用基板を使用した本発明の実施形態に係る半導体装置について説明する。図３は、本発明の実施形態に係る半導体素子搭載用基板を使用した本発明の実施形態に係る半導体装置の一例を示した構造図である。図４は、本発明の実施形態に係る半導体素子搭載用基板の一例の平面配置図である。また、図４（ａ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の部分配置図であり、図４（ｂ）は、本発明の実施形態に係る半導体素子搭載用基板の一例の構造拡大図である。

本実施形態に係る半導体装置２００は、Ｆａｎ−Ｉｎ型の半導体装置である。図４（ａ）に示すように、半導体素子領域１３０の下方には、外部端子４０及び配線部３０が配置される。よって、半導体素子１１０は、半導体素子領域１３０に外部端子４０及び配線部３０が配置された上に絶縁性の接着層１２０（図３参照）、例えば絶縁性ペーストやダイアタッチフィルム等を介して、半導体素子１１０が搭載される。また、外部端子４０は半導体素子領域１３０の外側に列状に配置される。内部端子２０は半導体素子１１０の近隣に配置される。配線部３０は、外部端子４０と内部端子２０を他の端子と接触しないように接続する。

図３に示すように、半導体素子１１０の電極１１１は、ボンディングワイヤ１４０等で内部端子２０と接続されている。半導体素子１１０、ボンディングワイヤ１４０、外部端子４０、内部端子２０及び配線部３０は、封止樹脂１５０でモールドされた後、導電性基板１０が除去される。導電性基板１０は、外部端子支持部１４、内部端子支持部１２及び配線支持部１３を除き、窪み領域１１が形成されているため、モールドした時、窪み領域１１に封止樹脂１５０が充填される。このため、外部端子４０、内部端子２０及び配線部３０は、封止樹脂部１５０の底面よりも窪み領域１１の深さ分（又は内部端子支持部１２、配線支持部１３及び外部端子支持部１４の高さ分）窪んだ位置で露出する。外部端子４０、内部端子２０、配線部３０は、下面で露出しているものの窪み領域１１の深さ分窪んでいるため、他の機器と接触することがなく、特許文献３のように、ソルダーレジストのような絶縁層を設ける必要はない。

但し、外部端子４０の外部電極部（外部電極部用めっき層７０）にはんだボール等を搭載する場合、配線部３０にも外部電極部用めっき層７０と同じめっき層を形成した場合、はんだボール等をリフローした時、はんだが配線部３０にも流れ出す可能性がある。このような場合は、導電性基板１０の接触面の外部電極部用めっき層７０は外部端子４０のみに形成し、内部端子２０、配線部３０には外部電極部用めっき層７０によるめっきを行わず、めっき金属が異なるようにめっき層５０、６０を形成する。例えば、外部電極部用めっき層７０は、はんだの濡れ性が良く、はんだとの結合性が高いＡｕめっき層とし、まず、外部端子支持部１４の一部にのみＡｕめっきを行い、その後外部端子支持部１４、内部端子支持部１２及び配線支持部１３に、中間めっき層６０として例えばＮｉめっきを行ってもよい。

本実施形態に係る半導体素子搭載用基板１００を使用した半導体装置２００は、はんだボール等をリフローした場合、はんだは濡れ性の良いＡｕめっき部（外部電極部用めっき層７０）にのみ濡れ広がり、配線部３０のＮｉめっき部（配線部用めっき層６０）にはんだが流れ出すことを防ぐことができる。

次に、本発明の実施形態に係る半導体素子搭載用基板１００の製造方法について、図５乃至図７を用いて説明する。図５は、本発明の実施形態に係る半導体素子搭載用基板１００の製造方法の一例の前半の一連の工程を示した図である。なお、以後の説明において、今まで説明した構成要素と同様の構成要素には、今までの説明と同一の参照符号を付し、その説明を省略する。

図５（ａ）は、導電性基板用意工程の一例を示した図である。導電性基板用意工程においては、導電性基板１０が用意される。導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的にＣｕ合金を用いる。めっき層５０〜７０との密着性が低いステンレス鋼等でも良い。

図５（ｂ）は、第１のレジスト被覆工程の一例を示した図である。第１のレジスト被覆工程においては、導電性基板１０の両面を、レジスト１６０、１６１で被う。レジスト１６０、１６１としては、ドライフィルムレジストをラミネートや液状レジストを導電性基板１０の両面に塗布する等、従来の方法を用いることができる。

図５（ｃ）は、第１の露光工程の一例を示した図である。第１の露光工程においては、露光マスク１７０、１７１を、露光装置（図示せず）内においてそれぞれレジスト１６０、１６１の上下に設置し、紫外光１８０を照射して露光を行う。この第１の露光工程で使用する露光マスク１７０は、外部端子４０の外部電極部用めっき層７０の範囲のパターンを描画したものである。なお、露光マスク１７０において、大部分が光を透過させる透過領域として構成されているが、光を透過させない遮光領域１７２が外部電極部用めっき層７０の範囲のパターンとして形成されている。これにより、レジスト１６０に未露光部１６２が形成される。

図５（ｄ）は、第１の現像工程の一例を示した図である。第１の現像工程においては、図５（ｃ）で説明した第１の露光工程で第１の露光を行ったレジスト１６０、１６１を、第１の現像液１９０を供給して現像を行う。第１の現像工程により、レジスト１６０、１６１の未露光部１６２（図５（ｃ）参照）が除去され、開口部１６３が形成される。これにより、導電性基板１０の一部が開口部１６３から露出する。このように、開口部１６３を有するレジスト１６０及びレジスト１６１をめっきマスクとして構成する。

図６は、本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の中盤の一連の工程を示した図である。

図６（ａ）は、外部電極部用めっき層形成工程の一例を示した図である。外部電極部用めっき層形成工程においては、図５（ｄ）に示された、第１の現像工程で形成したレジスト１６０及びレジスト１６１をめっきマスクとして用いて、外部電極部用めっき層７０を形成する。外部電極部用めっき層７０の形成は、一般的な電気めっきにより行われてよく、開口部１６３の領域に、外部電極部用めっき層７０が形成される。なお、図１乃至図４で説明したように、外部電極部用めっき層７０は、はんだとの結合性（はんだの濡れ性）が高いめっき金属により行われてよく、例えば、ＡｕめっきによりＡｕめっき層が形成されてもよい。

図６（ｂ）は、第１のレジスト剥離工程の一例を示した図である。第１のレジスト剥離工程においては、めっきマスクとして形成されたレジスト１６０及びレジスト１６１が剥離除去される。なお、第１のレジスト剥離工程は、例えば、液状のレジスト剥離剤を用いて行われてもよい。第１のレジスト剥離工程により、レジスト１６０、１６１が除去され、導電性基板１０上には、外部電極部用めっき層７０が形成された状態となる。

図６（ｃ）は、第２のレジスト被覆工程の一例を示した図である。第２のレジスト被覆工程においては、導電性基板１０の表面上に外部電極部用めっき層７０が形成された状態で、導電性基板１０の両面をレジスト１６５、１６６で被う。レジスト１６５、１６６としては、図５（ｂ）で説明した第１のレジスト被覆工程と同様、ドライフィルムレジストをラミネートや液状レジストを塗布する等、従来の方法を用いることができる。

図６（ｄ）は、第２の露光工程の一例を示した図である。第２の露光工程では、露光装置（図示せず）内において、露光マスク１７３、１７４をそれぞれレジスト１６５、１６６６の上下に設置し、紫外光１８０にて露光を行う。第２の露光工程で使用する露光マスク１７３は、外部端子４０、内部端子２０及び配線部３０の範囲のパターンを描画したものである。即ち、露光マスク１７３は、大部分が光を透過する透過領域として構成されているが、内部端子２０、配線部３０及び外部端子４０を形成する領域には、遮光部１７５が形成されており、紫外線１８０を透過させないパターンを有している。これにより、レジスト１６５の内部端子形成領域、配線部形成領域及び外部端子形成領域に対応する箇所に未露光部１６７が形成される。

図７は、本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の後半の一連の工程を示した図である。

図７（ａ）は、第２の現像工程の一例を示した図である。第２の現像工程においては、図６（ｄ）で露光されたレジスト１６５、１６６を、第２の現像液にて現像する。第２の現像工程において、レジスト１６５の未露光部１６７が除去され、開口部１６８を有するレジスト１６５及びレジスト１６６をめっきマスクとして構成する。

図７（ｂ）は、配線部用めっき層及び内部端子用めっき層形成工程の一例を示した図である。配線部用めっき層及び内部端子用めっき層形成工程においては、めっきマスク１６５を用いて、開口部１６８が形成されている領域に、まず配線部用めっき層６０が形成される。次いで、開口部１６８が形成されている領域に、内部端子用めっき層５０が形成される。配線部用めっき層６０及び内部端子用めっき層５０は、外部端子４０、内部端子２０、配線部３０の総ての領域に順次形成される。よって、外部端子４０には、３層のめっき層５０〜７０が形成され、内部端子２０及び配線部３０には、２層のめっき層５０、６０が形成されることになる。

図７（ｃ）は、第２のレジスト剥離工程の一例を示した図である。第２のレジスト剥離工程においては、レジスト１６５、１６６が剥離除去される。なお、剥離方法は、図６（ｂ）で説明した第１のレジスト剥離工程と同様であってよい。

図７（ｄ）は、窪み領域形成工程の一例を示した図である。窪み領域形成工程においては、導電性基板１０の全面を、めっき層５０〜７０をマスクとしてエッチング液にてエッチング加工し、外部端子支持部１４、内部端子支持部１２及び配線支持部１３を除き、窪み領域１１を形成する。また、外部端子４０、内部端子２０及び配線部３０の断面ひさし形状は、窪み領域１１をエッチング加工する際、内部端子支持部１２、外部端子支持部１４及び配線支持部１３の周縁の側面から、徐々に内部端子２０、配線部３０及び外部端子４０の底面との接触面（上面）もエッチングされるようにエッチング液をシャワー等で供給し、シャワーのノズルの方向、圧力等を調整して形成する。

この後、必要に応じて所定の寸法にシート状に切断しても良い。

また、図７（ｂ）の配線部用めっき層及び内部端子用めっき層形成工程において、内部端子用めっき層５０を内部端子２０にのみ形成する場合は、図７（ｃ）でレジスト１６５、１６６を除去後、図６（ｃ）〜図７（ｃ）までの工程を、内部パターンにめっきするパターンに変更して再度行えばよい。

次に、本発明の半導体素子搭載用基板を使用した半導体装置の製造方法を、図８を用いて説明する。図８は、本発明の実施形態に係る半導体装置の製造方法の一例を示した図である。

図８（ａ）は、半導体素子搭載工程の一例を示した図である。半導体素子搭載工程においては、半導体素子搭載用基板１００の半導体素子領域１３０に絶縁性の接着層１２０、例えば絶縁性ペーストやダイアタッチフィルム等を介して、半導体素子１１０が搭載される。なお、半導体素子領域１３０に外部端子４０及び配線部３０が配置された場合は、その上に半導体素子１１０を搭載する。

図８（ｂ）は、ワイヤボンディング工程の一例を示した図である。ワイヤボンディング工程においては、半導体素子１１０の電極部１１１と内部端子２０の内部電極部２１とを、ボンディングワイヤ１４０等を用いて電気的に接続する。

図８（ｃ）は、樹脂封止工程の一例を示した図である。樹脂封止工程においては、封止樹脂１５０をモールド成形し、半導体素子１１０、接着層１２０、ボンディングワイヤ１４０を含めて導電性基板１０の表面が封止樹脂１５０により樹脂封止される。導電性基板１０は、外部端子支持部１４、内部端子支持部１２及び配線支持部１３を除き窪み領域１１が形成されているため、モールドした時、窪み領域１１上に封止樹脂１５０が充填される。

図８（ｄ）は、導電性基板除去工程の一例を示した図である。導電性基板除去工程においては、封止樹脂１５０をモールドした半導体素子搭載用基板１００から、導電性基板１０を除去する工程である。これにより、めっき層５０〜７０のみが半導体装置２００内に残留する。なお、導電性基板１０の除去は溶解除去でも良いし、もしくは引きはがし除去でも良い。

最後に、所定の形状になるように切断等にて個々の半導体装置とする。

図８（ｅ）は、半田ボール搭載工程の一例を示した図である。必要に応じて、図８（ｅ）に示すように、はんだボール２１０等を外部端子４０の電極部４１に搭載する。なお、半田ボール搭載工程は、必要に応じて行えばよく、必須の工程ではない。

これにより、半導体装置２００が完成する。

なお、本発明の実施形態に係る半導体素子搭載用基板１００、半導体装置２００及びそれらの製造方法は、ＦＡＮ−ＩＮ型半導体装置に特に有効であるが、Ｆａｎ−Ｏｕｔ型で、内部電極と外部電極が一体でなく、外部端子が半導体素子の周りを２列以上に配置し、外部端子と内部端子を配線で繋ぐ配線部を配置するタイプについても有効である。この場合、内部端子、外部端子、配線部以外に半導体素子を搭載するダイパッド部を形成する場合もある。ダイパッド部の形成方法は、内部端子と同様に製造できる。なお、Ｆａｎ−Ｏｕｔ型でも、半導体素子の領域を確保しダイパッドを形成しないタイプもあり、これはＦａｎ−Ｉｎ型と同じである。

次に、本発明の実施形態に係る半導体素子搭載用基板、半導体装置及びそれらの製造方法を実施した実施例について説明する。

導電性基板として板厚０．２ｍｍのＣｕ板（古河電気工業株式会社製：ＥＦＴＥＣ６４−Ｔ）を幅１４０ｍｍの長尺板状に加工し、次に厚み０．０２５ｍｍの感光性ドライフィルムレジストを前記導電性基板の両面に貼り付けた。

次に、外部と接続するための外部端子の外部電極部用めっき層の所望のパターンを形成したガラスマスクをパターン位置合わせした状態で前記導電性基板の表裏面上に被せて、この両面をガラスマスクを介して、紫外光で露光した。

その後、ドライフィルムレジストを炭酸ナトリウム溶液にて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

次にドライフィルムが溶解され導電性基板の金属表面が露出した部分にめっきを行った。Ａｕめっきを約０．０４μｍ形成した。

次に水酸化ナトリウム溶液でドライフィルムレジストを剥離した。これにより、導電性基板上に外部端子の外部電極用めっき層を形成した。

次に厚み０．０２５ｍｍの感光性ドライフィルムレジストを外部端子の外部電極用めっきを形成した導電性基板の両面に貼り付けた。

次に、内部端子と外部端子及び配線部を有する所望のパターンを形成したガラスマスクをパターン位置合わせした状態で前記導電性基板の表裏面上に被せ、紫外光で露光した。

その後、ドライフィルムレジストを炭酸ナトリウム溶液にて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

次に導電性基板の開口部にＮｉを３．０μｍめっき、Ｐｄめっきを０．１μｍの順にめっきした。

次に水酸化ナトリウム溶液でドライフィルムレジストを剥離した。これにより、導電性基板上に外部端子は３層のめっき、内部端子及び配線部は２層のめっき層を形成した。

次に、塩化第二鉄液で、選択的エッチングを行い、導電性基板に上述の内部端子、外部端子、配線部を除き、導電性基板に深さ０．０２ｍｍの凹部（窪み領域）を作製した。その後、所定寸法に切断することにより、本発明の実施例に係る半導体素子搭載用基板が得られた。

また、本実施例に係る半導体素子搭載用基板を使用し、半導体素子搭載用基板に半導体素子を搭載し、半導体素子と配線をワイヤボンディングで接続し、半導体素子が搭載されている面を樹脂封止した後、樹脂封止部分から半導体素子搭載用基板を除去した。最後に、所定の半導体装置の寸法になるように切断し、半導体装置が完成させた。

凹部の深さが０．０１ｍｍ以外は、実施例１と同様である。

凹部の深さが０．０５ｍｍ以外は、実施例１と同様である。

Ｎｉめっき工程までは実施例１と同様で、Ｎｉめっき後、Ｐｄめっきを行わず、第２のレジストを剥離し、その後、厚み０．０２５ｍｍの感光性ドライフィルムレジストを導電性基板の両面に貼り付けた。

次に、半導体素子と内部電極とをつなぐワイヤボンディングのための内部端子用めっきを内部端子部のみに所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。

その後、ドライフィルムレジストを炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。

次に導電性基板の開口部にパラジウムを０．１μｍめっきした。次に水酸化ナトリウム溶液でドライフィルムレジストを剥離した。

比較例

凹部を作製しなく、かつ、Ａｕめっきも内部端子配線部全面に行った。その他は実施１と同じである。

上述の実施例について、半導体装置にはんだボールを搭載してリフローした結果、実施例１〜４は、外部電極部にはんだが留まり、配線部へのはんだ流れは見られなかった。また、内部端子及び配線部は、封止樹脂面より窪んだ位置にあり、他機器への接触を防止できることが確認できた。

比較例１では、はんだが、配線部へ流れ出しており、かつ封止樹脂面と配線層が同一面にあり、他機器への接触の危険があり絶縁層形成する必要があった。

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

１０ 導電性基板
１１ 窪み部
２０ 内部端子
３０ 配線部
４０ 外部端子
５０〜７０ めっき層
１００ 半導体素子搭載用基板
１１０ 半導体素子
１２０ 接着層
１３０ 半導体素子搭載領域
１４０ ボンディングワイヤ
１５０ 封止樹脂
２００ 半導体装置

Claims (18)

1. 半導体素子を所定の半導体素子搭載領域に搭載可能な半導体素子搭載用基板であって、
   導電性基板の表面上に、前記半導体素子搭載領域に搭載された前記半導体素子の電極が接続可能な内部端子と、該内部端子よりも前記半導体素子搭載領域から離れて配置された外部端子と、該内部端子と該外部端子とを電気的に接続する配線部とを有し、
   前記内部端子、前記外部端子及び前記配線部はめっき層からなり、
   前記導電性基板は、前記内部端子を支持する内部端子支持部、前記外部端子を支持する外部端子支持部及び前記配線部を支持する配線支持部以外の領域が、エッチング加工により形成された窪み領域であり、
   前記外部端子支持部の表面上の一部に形成された前記めっき層は、前記配線支持部の表面上に形成された前記めっき層を構成する第１のめっき層と異なる第２のめっき層で形成された半導体素子搭載用基板。
2. 前記内部端子支持部の表面上に形成された前記めっき層は、前記第１のめっき層で形成された請求項１に記載の半導体素子搭載用基板。
3. 前記外部端子支持部の表面上の一部は、前記外部端子支持部の所定の中央領域である請求項２に記載の半導体素子搭載用基板。
4. 前記第２のめっき層は、前記第１のめっき層よりも半田ボールとの接合性が高いめっき層である請求項２又は３に記載の半導体素子搭載用基板。
5. 前記第２のめっき層は、Ａｕ（金）めっき層である請求項４に記載の半導体素子搭載用基板。
6. 前記第１のめっき層は、Ｎｉ（ニッケル）めっき層を含むめっき層である請求項２乃至５のいずれか一項に記載の半導体素子搭載用基板。
7. 前記内部端子支持部、前記外部端子支持部及び前記配線支持部の側面の少なくとも一部は、前記めっき層よりも内側に形成され、前記めっき層がひさし形状となるように形成された請求項１乃至６のいずれか一項に記載の半導体素子搭載用基板。
8. 前記窪み領域の深さは、０．０１ｍｍ以上０．０５ｍｍ以下である請求項１乃至７のいずれか一項に記載の半導体素子搭載用基板。
9. 電極を有する第１の面と、該電極を有しない第２の面とを厚さ方向に有する半導体素子と、
   該半導体素子の前記第２の面と接触して該半導体素子を接着固定する第３の面と、該第３の面と反対側の第４の面とを有する接着層と、
   該半導体素子の周囲に配置され、前記第１の面側が前記電極を電気的に接続可能な内部端子として構成された内部端子と、
   該内部端子よりも前記半導体素子から離れて配置され、前記第２の面側が外部からの電気的接続が可能な外部端子として構成された外部端子と、
   前記内部端子と前記外部端子とを電気的に接続する配線部と、
   前記半導体素子の前記電極と前記内部端子とを電気的に接続するボンディングワイヤと、
   前記内部端子、前記外部端子及び前記配線部を、前記半導体素子の前記第１の面と前記第４の面との間の所定高さに維持するとともに、前記内部端子、前記外部端子及び前記配線部の前記第２の面側の少なくとも一部を露出させる開口を有して前記半導体素子、前記接着層、前記ボンディングワイヤ、前記内部端子、前記外部端子及び前記配線部とを封止する封止樹脂と、を有し、
   前記配線部は、長手方向においては、前記封止樹脂に覆われずに総てが露出しており、
   前記内部端子、前記外部端子及び前記配線部は、導電性基板上に形成された後、該導電性基板のみ除去されて残留しためっき層であり、
   前記内部端子、前記外部端子及び前記配線部を構成する前記めっき層は、第１の金属を用いた第１のめっき層であり、
   前記外部端子の前記第２の面側の前記開口から露出した露出領域の少なくとも一部には、前記第１の金属とは異なる第２の金属を用いた第２のめっき層が更に形成されている半導体装置。
10. 前記第２のめっき層は、前記第１のめっき層よりも半田ボールとの接合性が高いめっき層である請求項９に記載の半導体装置。
11. 前記第２のめっき層は、Ａｕ（金）めっき層である請求項１０に記載の半導体装置。
12. 前記第１のめっき層は、Ｎｉ（ニッケル）めっき層を含むめっき層である請求項９乃至１１のいずれか一項に記載の半導体装置。
13. 前記封止樹脂は、前記内部端子、前記外部端子及び前記配線部の前記第２の面側の周縁部を覆うように前記開口が形成されている請求項９乃至１２のいずれか一項に記載の半導体装置。
14. 前記接着層の前記第４の面は、前記封止樹脂により封止されず露出している請求項９乃至１３のいずれか一項に記載の半導体装置。
15. 半導体素子の電極を電気的に接続可能な内部端子と、外部からの電気的接続が可能な外部端子と、前記内部端子と前記外部端子とを接続する配線部とを有する半導体素子搭載用基板の製造方法であって、
    導電性基板の外部端子形成領域の一部に、第１の金属からなる第１のめっき層を形成する工程と、
    前記導電性基板の内部端子形成領域、配線部形成領域及び前記外部端子形成領域に、第２の金属からなる第２のめっき層を形成する工程と、
    前記導電性基板の前記内部端子形成領域、前記配線部形成領域及び前記外部端子形成領域以外の領域をエッチング加工し、窪み領域を形成する工程と、を有し、
    前記外部端子形成領域は、半導体素子を搭載しようとする半導体素子搭載領域に対し、前記内部端子形成領域よりも外側に設けられる半導体素子搭載用基板の製造方法。
16. 前記窪み領域を形成する工程は、前記第２のめっき層がひさし形状となるように、前記第２のめっき層の周縁部まで含めて前記導電性基板をエッチング加工する請求項１５に記載の半導体素子搭載用基板の製造方法。
17. 前記第１のめっき層は、前記第２のめっき層よりも半田ボールとの接合性が高いめっき層である請求項１６に記載の半導体素子搭載用基板の製造方法。
18. 請求項１５乃至１７のいずれか一項に記載の半導体素子搭載用基板の製造方法により前記半導体素子搭載用基板を製造する工程と、
    前記半導体素子搭載用基板の前記内部端子付近の所定の半導体素子搭載領域に半導体素子を搭載する工程と、
    該半導体素子の電極と前記内部端子とをワイヤボンディングにより接続する工程と、
    前記半導体素子、前記内部端子、前記外部端子及び前記配線部を封止樹脂により封止する工程と、
    前記半導体素子搭載用基板を溶解除去する工程と、を有する半導体装置の製造方法。

Images