JP6350281B2 - 電流／電圧変換回路及び撮像装置 - Google Patents

Description

本開示は、電流／電圧変換回路、及び、係る電流／電圧変換回路を備えた撮像装置に関し、より具体的には、Ｘ線平面検出器に適用し得る電流／電圧変換回路、及び、係る電流／電圧変換回路を備えた撮像装置（Ｘ線平面検出器）に関する。

透過Ｘ線画像撮影技術に基づきＸ線を生体や物体に照射し、透過したＸ線を検出して可視化することで、生体や物体の内部の様子を認識することが可能である。そして、透過Ｘ線画像撮影技術においては、透過Ｘ線の検出に写真乾板や写真フィルムが用いられているが、近年、Ｘ線平面検出器（Flat Panel Detector）の開発が鋭意、進められている（例えば、特開２０１０−０９８６２１参照）。Ｘ線平面検出器には、Ｘ線を直接電気信号に変換する直接変換方式と、Ｘ線を光信号に変換した後に電気信号に変換する間接変換方式とがあるが、いずれの方式にあってもフィルムレス化が実現でき、デジタル画像処理を用いた画質改善や診断支援を行うことが可能となる。また、電子ファイリングやネットワーク化が容易である等の利点を有しており、多様な分野での利用が期待されている。

図５０に、Ｘ線平面検出器を構成する撮像素子及び電流／電圧変換回路の一例の等価回路図を示す。ここで、Ｘ方向及びＹ方向に２次元マトリクス状に配設されて成る複数（Ｍ×Ｎ個）の撮像素子２３０は、入射したＸ線を、直接的に（直接変換方式）、あるいは、間接的に（間接変換方式）、電流に変換する。Ｘ方向に配設された複数（Ｍ個）の撮像素子２３０は、スイッチ回路２３２及び行配線２３３を介して１つの電流／電圧変換回路２４０に接続されている。電流／電圧変換回路２４０は、各撮像素子からの電流を、順次、電圧に変換する。図中、参照番号２３１は、撮像素子２３０の有する寄生容量（容量値：Ｃ_pd）である。電流／電圧変換回路２４０は、演算増幅器（オペレーション・アンプリファイア、オペアンプ）２４１、コンデンサ部２４２（容量値：Ｃ_int）、及び、リセット用スイッチ回路２４４を有する短絡回路２４３から構成された、周知の電流／電圧変換回路（一種の積分回路）である。演算増幅器２４１の非反転入力部には基準電圧Ｖ_Refが入力される。また、演算増幅器２４１の反転入力部は行配線２３３に接続されている。コンデンサ部２４２及び短絡回路２４３は並列に接続され、且つ、演算増幅器２４１の反転入力部及び出力部に接続されている。

電流／電圧変換回路２４０の動作開始にあっては、スイッチ回路２３２をオフ状態、リセット用スイッチ回路２４４をオン状態とすることで、コンデンサ部２４２の両端のそれぞれの電位をＶ_Refとする。次いで、リセット用スイッチ回路２４４をオフ状態として、撮像素子２３０にＸ線を入射させる。撮像素子２３０は入射した電磁波を電流に変換するが、この電流は、寄生容量２３１に電荷Ｑ_inとして蓄積される。そして、スイッチ回路２３２がオン状態になると、寄生容量２３１に蓄積されていた電荷Ｑ_inは、電流として行配線２３３を介して電流／電圧変換回路２４０のコンデンサ部２４２に転送され、最終的に、電流／電圧変換回路２４０から出力される出力電圧をＶ₀としたとき、
Ｖ₀＝Ｑ_in／Ｃ_int
が得られる。

特開２０１０−０９８６２１

ところで、図５０に示した従来の撮像素子２３０及び電流／電圧変換回路２４０にあっては、Ｘ方向に配設された複数（Ｍ個）の撮像素子２３０が行配線２３３を介して１つの電流／電圧変換回路２４０に接続されている。従って、行配線２３３の寄生容量Ｃ_lineは、撮像素子の数（Ｍ）に比例して大きくなる。ところで、電流／電圧変換回路２４０から出力される電圧信号中のノイズは、［１＋（Ｃ_line＋ΣＣ_pd-m）／Ｃ_int］倍に増幅されるので、行配線２３３の寄生容量Ｃ_lineが大きい従来の方式では高Ｓ／Ｎ比を得ることが困難である。尚、「ΣＣ_pd-m」は、Ｍ個の撮像素子２３０の寄生容量２３１の総和を意味する。また、感度の高い行配線２３３の配線長が長いため、外乱に対して弱いという問題もある。

従って、本開示の目的は、高Ｓ／Ｎ比を得ることができ、外乱に強い電流／電圧変換回路、及び、係る電流／電圧変換回路を備えた撮像装置を提供することにある。

上記の目的を達成するための本開示の撮像装置は、１画素又は複数の画素を構成する撮像素子ユニットが２次元マトリクス状に配設されて成る撮像パネルを備えており、
各撮像素子ユニットは、
入射した電磁波を電流に変換する撮像素子、及び、
撮像素子からの電流を電圧に変換する電流／電圧変換回路、
から成る。

上記の目的を達成するための本開示の第１の態様に係る電流／電圧変換回路は、
入射した電磁波を電流に変換する撮像素子が接続され、撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
電流／電圧変換回路の出力部に接続された出力部、並びに、第１入力部及び第２入力部を備えた演算増幅器、
一端が演算増幅器の出力部に接続され、他端が演算増幅器の第２入力部に接続されているコンデンサ部、並びに、
相補的に動作する第１のスイッチ回路及び第２のスイッチ回路、
を具備しており、
演算増幅器の第１入力部は、第１の電源に接続されており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続される。尚、第１のスイッチ回路と第２のスイッチ回路とが相補的に動作するとは、第１のスイッチ回路がオン状態のとき、第２のスイッチ回路はオフ状態となり、第１のスイッチ回路がオフ状態のとき、第２のスイッチ回路はオン状態となることを意味する。以下の説明においても同様である。

上記の目的を達成するための本開示の第２の態様に係る電流／電圧変換回路は、
入射した電磁波を電流に変換する撮像素子が接続され、撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
電界効果トランジスタ、
コンデンサ部、並びに、
相補的に動作する第１のスイッチ回路及び第２のスイッチ回路、
を具備しており、
コンデンサ部の一端は、電界効果トランジスタの一方のソース／ドレイン領域に接続されており、コンデンサ部の他端は、電界効果トランジスタのゲート電極に接続されており、
電界効果トランジスタの一方のソース／ドレイン領域は、第１の電源に接続されており、且つ、電流／電圧変換回路の出力部に接続されており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続される。

本開示の撮像パネルにおける各撮像素子ユニットは１つ撮像素子と１つの電流／電圧変換回路から構成されており、また、本開示の第１の態様あるいは第２の態様に係る電流／電圧変換回路は１つの撮像素子に対応して設けられているので、複数の撮像素子に対して１つの電流／電圧変換回路が設けられている従来の技術とは異なり、行配線に起因した電流／電圧変換回路から出力される電圧信号中のノイズといった問題が生じることがないので、高いＳ／Ｎ比を得ることができるし、電磁波の照射量の低減を図ることができ、しかも、外乱に対しても強い撮像素子ユニットを提供することができる。

図１は、実施例１の撮像装置の一部の等価回路図である。 図２Ａ及び図２Ｂは、実施例１の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３Ａ及び図３Ｂは、図２Ｂに引き続き、実施例１の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図４Ａ及び図４Ｂは、図３Ｂに引き続き、実施例１の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図５は、実施例１の撮像装置を構成する撮像素子ユニットにおける各ノードの電位を示す図である。 図６は、出力用配線に接続された、実施例１及び実施例３の撮像装置を構成するＭ個の撮像素子ユニットの消費電力合計を示す図である。 図７は、実施例２の撮像装置の一部の等価回路図である。 図８は、実施例３の撮像装置の一部の等価回路図である。 図９Ａ及び図９Ｂは、実施例３の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１０Ａ及び図１０Ｂは、図９Ｂに引き続き、実施例３の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１１Ａ及び図１１Ｂは、図１０Ｂに引き続き、実施例３の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１２は、実施例３の撮像装置を構成する撮像素子ユニットにおける各ノードの電位を示す図である。 図１３は、実施例４の撮像装置の一部の等価回路図である。 図１４は、実施例４の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１５は、図１４に引き続き、実施例４の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１６は、図１５に引き続き、実施例４の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１７は、図１６に引き続き、実施例４の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１８は、図１７に引き続き、実施例４の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図１９は、図１８に引き続き、実施例４の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図２０は、図１９に引き続き、実施例４の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図２１は、実施例４の撮像装置を構成する撮像素子ユニットにおける各スイッチ回路の動作を示す図である。 図２２は、実施例４の撮像装置を構成する撮像素子ユニットにおける各ノードの電位を示す図である。 図２３は、実施例５の撮像装置の一部の等価回路図である。 図２４Ａ及び図２４Ｂは、実施例５の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図２５Ａ及び図２５Ｂは、図２４Ｂに引き続き、実施例５の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図２６は、図２５Ｂに引き続き、実施例５の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図２７は、実施例６の撮像装置の一部の等価回路図である。 図２８Ａ及び図２８Ｂは、実施例６の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図２９Ａ及び図２９Ｂは、図２８Ｂに引き続き、実施例６の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３０は、図２９Ｂに引き続き、実施例６の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３１は、実施例７の撮像装置の一部の等価回路図である。 図３２は、実施例７の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３３は、図３２に引き続き、実施例７の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３４は、図３３に引き続き、実施例７の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３５は、図３４に引き続き、実施例７の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３６は、図３５に引き続き、実施例７の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３７は、図３６に引き続き、実施例７の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３８は、図３７に引き続き、実施例７の撮像装置を構成する撮像素子ユニットの動作を説明するための等価回路図である。 図３９は、実施例８における撮像パネルの構成例、及び、１画素分の撮像素子ユニットが配線層に実装されている状態を示す図である。 図４０Ａ及び図４０Ｂは、撮像素子の概念的な断面図である。 図４１は、撮像素子ユニットの模式的な断面図である。 図４２Ａ及び図４２Ｂは、撮像素子ユニットを、上から、及び、下から眺めたときの撮像素子ユニットの模式図である。 図４３は、撮像素子ユニットの変形例の概念的な断面図である。 図４４は、撮像装置（Ｘ線平面検出器）の構成例を示す模式的な断面図である。 図４５は、撮像装置（Ｘ線平面検出器）の構成例の変形例を示す模式的な断面図である。 図４６は、図４５に示した撮像装置（Ｘ線平面検出器）の構成例の変形例における１つの撮像素子ユニットの拡大図である。 図４７は、撮像装置（Ｘ線平面検出器）の構成例の別の変形例を示す模式的な断面図である。 図４８は、撮像装置（Ｘ線平面検出器）の構成例の更に変形例を示す模式的な断面図である。 図４９は、図４８に示した撮像装置（Ｘ線平面検出器）の構成例の更に変形例におけるＰＥＴ基板の凹凸形状部分の一部を上から見た模式図である。 図５０は、従来のＸ線平面検出器を構成する撮像素子及び電流／電圧変換回路の一例の等価回路図である。

以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の撮像装置、並びに、本開示の第１の態様及び第２の態様に係る電流／電圧変換回路、全般に関する説明
２．実施例１（本開示の撮像装置、並びに、本開示の第１の態様に係る電流／電圧変換回路）
３．実施例２（実施例１の変形）
４．実施例３（実施例１の別の変形）
５．実施例４（実施例１の更に別の変形）
６．実施例５（本開示の撮像装置、並びに、本開示の第２の態様に係る電流／電圧変換回路）
７．実施例６（実施例５の変形）
８．実施例７（実施例５の別の変形）
９．実施例８（実施例１〜実施例７の変形）、その他

［本開示の撮像装置、並びに、本開示の第１の態様及び第２の態様に係る電流／電圧変換回路、全般に関する説明］
本開示の撮像装置において、
電流／電圧変換回路は、演算増幅器及びコンデンサ部を備えており、
演算増幅器は、電流／電圧変換回路の出力部に接続された出力部、並びに、第１入力部及び第２入力部を備えており、
コンデンサ部の一端は演算増幅器の出力部に接続されており、他端は演算増幅器の第２入力部及び撮像素子の出力部に接続されている形態とすることができる。尚、このような形態の本開示の撮像装置を、便宜上、『本開示の第１の態様に係る撮像装置』と呼ぶ場合がある。ここで、第１入力部が非反転入力部に相当し、第２入力部が反転入力部に相当する。上述した本開示の第１の態様に係る電流／電圧変換回路においても同様である。

本開示の第１の態様に係る撮像装置にあっては、電流／電圧変換回路は、更に、リセット用スイッチ回路を有する短絡回路を備えており、コンデンサ部は短絡回路に並列に接続されている形態とすることができる。

上記の好ましい形態を含む本開示の第１の態様に係る撮像装置あるいは本開示の第１の態様に係る電流／電圧変換回路にあっては、撮像素子からの電流によってコンデンサ部に電荷が蓄積される形態とすることができる。

そして、上記の好ましい形態を含む本開示の第１の態様に係る撮像装置あるいは本開示の第１の態様に係る電流／電圧変換回路において、
電流／電圧変換回路は、複数のコンデンサ部、及び、切替えスイッチ回路を備えており、
複数のコンデンサ部のそれぞれは、切替えスイッチ回路を介して、演算増幅器の出力部及び演算増幅器の第２入力部に接続されている構成とすることができる。このような構成にすることで、電流／電圧変換回路の感度の変更を容易に行うことができる。

また、上記の好ましい形態、構成を含む本開示の第１の態様に係る撮像装置において、
電流／電圧変換回路は、第１のスイッチ回路及び第２のスイッチ回路を更に備えており、
演算増幅器の第１入力部は、第１の電源に接続されており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続され、
第１のスイッチ回路と第２のスイッチ回路とは相補的に動作する構成とすることができる。そして、このような構成の本開示の第１の態様に係る撮像装置にあっては、あるいは又、本開示の第１の態様に係る電流／電圧変換回路にあっては、更に、
電流／電圧変換回路は、第２のコンデンサ部、及び、第１のスイッチ回路と同じ動作を行う第３のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して演算増幅器の出力部に接続されている構成することができるし、あるいは又、
電流／電圧変換回路は、第２のコンデンサ部、第３のスイッチ回路、第４のスイッチ回路、第５のスイッチ回路、及び、第６のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して演算増幅器の出力部に接続されており、
第２のコンデンサ部の他端は、第４のスイッチ回路を介して演算増幅器の第２入力部に接続されており、且つ、第５のスイッチ回路を介して第１の電源に接続されており、
第６のスイッチ回路は、コンデンサ部の他端と、第１のスイッチ回路及び演算増幅器の第２入力部との間に配されている構成とすることができる。尚、これらの構成にあっては、撮像素子からの電流に基づいた電荷が第２のコンデンサ部にも蓄積される。

更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様に係る撮像装置あるいは本開示の第１の態様に係る電流／電圧変換回路において、電流／電圧変換回路は、演算増幅器の出力部及び電流／電圧変換回路の出力部に接続されたバッファ回路を更に備えている構成することができる。具体的には、バッファ回路の入力部は演算増幅器の出力部に接続されており、バッファ回路の出力部は、電流／電圧変換回路の出力部、更には、出力用配線に接続されている。

あるいは又、本開示の撮像装置において、
電流／電圧変換回路は、電界効果トランジスタ、及び、コンデンサ部から構成されており、
コンデンサ部の一端は、電界効果トランジスタの一方のソース／ドレイン領域に接続されており、コンデンサ部の他端は、電界効果トランジスタのゲート電極及び撮像素子の出力部に接続されており、
電界効果トランジスタの一方のソース／ドレイン領域は、第１の電源に接続されており、且つ、電流／電圧変換回路の出力部に接続されている形態とすることができる。尚、このような形態の本開示の撮像装置を、便宜上、『本開示の第２の態様に係る撮像装置』と呼ぶ場合がある。

本開示の第２の態様に係る撮像装置において、電流／電圧変換回路は、更に、リセット用スイッチ回路を有する短絡回路を備えており、コンデンサ部は、短絡回路に並列に接続されている形態とすることができる。

上記の好ましい形態を含む本開示の第２の態様に係る撮像装置あるいは本開示の第２の態様に係る電流／電圧変換回路にあっては、撮像素子からの電流によってコンデンサ部に電荷が蓄積される形態とすることができる。

そして、上記の好ましい形態を含む本開示の第２の態様に係る撮像装置あるいは本開示の第２の態様に係る電流／電圧変換回路において、
電流／電圧変換回路は、複数のコンデンサ部、及び、切替えスイッチ回路を備えており、
複数のコンデンサ部のそれぞれは、切替えスイッチ回路を介して、電界効果トランジスタの一方のソース／ドレイン領域及びゲート電極に接続されている構成とすることができる。このような構成にすることで、電流／電圧変換回路の感度の変更を容易に行うことができる。

また、上記の好ましい形態、構成を含む本開示の第２の態様に係る撮像装置において、
電流／電圧変換回路は、第１のスイッチ回路及び第２のスイッチ回路を更に備えており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続され、
第１のスイッチ回路と第２のスイッチ回路とは相補的に動作する構成とすることができる。そして、このような構成の本開示の第２の態様に係る撮像装置にあっては、あるいは又、本開示の第２の態様に係る電流／電圧変換回路にあっては、更に、
電流／電圧変換回路は、第２のコンデンサ部、及び、第１のスイッチ回路と同じ動作を行う第３のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して電界効果トランジスタの一方のソース／ドレイン領域に接続されている構成することができるし、あるいは又、
電流／電圧変換回路は、第２のコンデンサ部、第３のスイッチ回路、第４のスイッチ回路、第５のスイッチ回路、及び、第６のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して電界効果トランジスタの一方のソース／ドレイン領域に接続されており、
第２のコンデンサ部の他端は、第４のスイッチ回路を介して電界効果トランジスタのゲート電極に接続されており、且つ、第５のスイッチ回路を介して第３の電源に接続されており、
第６のスイッチ回路は、コンデンサ部の他端と、第１のスイッチ回路及び電界効果トランジスタのゲート電極との間に配されている構成とすることができる。尚、これらの構成にあっては、撮像素子からの電流に基づいた電荷が第２のコンデンサ部にも蓄積される。

更には、以上に説明した好ましい形態、構成を含む本開示の第２の態様に係る撮像装置あるいは本開示の第２の態様に係る電流／電圧変換回路において、電流／電圧変換回路は、電界効果トランジスタの一方のソース／ドレイン領域及び電流／電圧変換回路の出力部に接続されたバッファ回路を更に備えている構成することができる。即ち、Ｍ×Ｎ個の撮像素子ユニットが２次元マトリクス状に配設されて成る撮像パネルにおいては、Ｎ本の出力用配線が配設されており、各出力用配線には、Ｍ個の撮像素子ユニットが接続されている。

更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様あるいは第２の態様に係る撮像装置、本開示の第１の態様あるいは第２の態様に係る電流／電圧変換回路において、撮像素子ユニットは一体に成型されている構成、即ち、撮像素子と電流／電圧変換回路とは一体に形成されている構成とすることができる。

更には、以上に説明した好ましい形態、構成を含む本開示の第１の態様あるいは第２の態様に係る撮像装置にあっては、配線を有する配線層を更に備えており、各撮像素子ユニットは、半田バンプを介して配線層に形成された配線に接続されている形態とすることができる。尚、このような形態にあっては、配線を有する配線層、電流／電圧変換回路、撮像素子が、例えば、この順に積層されており、電磁波の入射側に撮像素子が位置する。

Ｍ×Ｎ個の撮像素子ユニットが２次元マトリクス状に配設されて成る撮像パネルにおいて、（Ｍ，Ｎ）の値として、（４０９６，４０９６）、（３０７２，３０７２）、（２０４８，２０４８）を例示することができる。また、撮像パネルの外形寸法として、４３ｃｍ×４３ｃｍ、３２ｃｍ×３２ｃｍ、２１ｃｍ×２１ｃｍを例示することができる。

本開示の撮像装置の撮像パネルは、上述したとおり、Ｍ×Ｎ個の撮像素子ユニットが２次元マトリクス状に配設されて成るが、Ｘ方向に延びるＮ本の出力用配線が配設されており、各出力用配線にはＭ個の撮像素子ユニットが接続されている。また、Ｙ方向に延びるＭ本の駆動用配線が配設されており、各駆動用配線にはＮ個の撮像素子ユニットが接続されている。即ち、Ｍ本の駆動用配線とＮ本の出力用配線が、全体としてマトリクス状（格子状）に配設されており、駆動用配線と出力用配線の交差領域に撮像素子ユニットが配されている。駆動用配線は周知の駆動回路に接続されており、出力用配線は周知の信号処理回路に接続されている。

尚、複数の画素から撮像素子ユニットが構成される場合、ｍ₀個の画素（但し、ｍ₀は２以上、１×１０³以下の整数）から１つの撮像素子ユニットが構成されていてもよい。

以上に説明した好ましい形態、構成を含む本開示の第１の態様あるいは第２の態様に係る撮像装置において、電磁波は、蛍光体材料層（シンチレーター層）を通過して撮像素子に入射する形態であってもよいし、直接、撮像素子に入射する形態であってもよい。前者の場合、蛍光体材料層（シンチレーター層）を構成する蛍光体材料として、ＣａＷＯ₄、ＣｄＷＯ₄、ＣｓＩ：Ｔｌ、Ｇｄ₂Ｏ₂Ｓ：Ｔｂ、ＺｎＳ：Ａｇ、（Ｇｄ，Ｍ，Ｅｕ）₂Ｏ₃を例示することができる。ここで、「Ｍ」は希土類元素である。蛍光体材料層を通過することで、電磁波（例えば、具体的には、Ｘ線）は、例えば、３００ｎｍ乃至８００ｎｍの紫外線、可視光、赤外線に変換される。蛍光体材料層（シンチレーター層）を通過して撮像素子に入射する光を撮像素子に集光させるためのレンズが、撮像装置における各撮像素子ユニットに備えられていてもよい。撮像素子は、例えば、周知のホトダイオードから構成することができる。また、後者の場合、撮像素子は、例えば、アモルファスセレン半導体等の半導体結晶から構成された電磁波変換層を有し、電磁波変換層に入射した電磁波によって電磁波変換層において正孔−電子対が生成し、電流が流れる構成とすることができる。

以上に説明した本開示の撮像装置、本開示の第１の態様あるいは第２の態様に係る電流／電圧変換回路を構成する回路、部品等の構成要素、それ自体は、周知の回路、部品等とすることができるし、撮像装置あるいは撮像素子ユニットを駆動する回路、部品等の構成要素も、周知の回路、部品等とすることができる。

実施例１は、本開示の撮像装置、より具体的には、本開示の第１の態様に係る撮像装置、及び、本開示の第１の態様に係る電流／電圧変換回路に関する。実施例１の撮像装置の一部の等価回路図（１本の出力用配線に接続された３つの撮像素子ユニットの等価回路図）を図１に示す。尚、電流／電圧変換回路と電荷／電圧変換回路とは、等価である。

実施例１の撮像装置（具体的には、Ｘ線平面検出器）１０は、１画素又は複数の画素（実施例１にあっては、具体的には、１画素）を構成する撮像素子ユニット２０が２次元マトリクス状に配設されて成る撮像パネル１１を備えており（図３９も参照）、
各撮像素子ユニット２０は、
（ａ）入射した電磁波（具体的には、Ｘ線）を電流（電荷）に変換する撮像素子３０、及び、
（ｂ）撮像素子３０からの電流（電荷）を電圧に変換する電流／電圧変換回路４０Ａ、
から成る。尚、Ｘ線平面検出器、全体の構成、構造は、周知の構成、構造とすることができる。

電流／電圧変換回路４０Ａは、一種の積分回路であり、演算増幅器（オペレーション・アンプリファイア、オペアンプ）４１及びコンデンサ部４２を備えており、更に、リセット用スイッチ回路４４を有する短絡回路４３を備えている。ここで、演算増幅器４１は、電流／電圧変換回路４０Ａの出力部に接続された出力部４１Ｃ、並びに、第１入力部（非反転入力部）４１Ａ及び第２入力部（反転入力部）４１Ｂを備えている。また、コンデンサ部４２の一端は、演算増幅器４１の出力部４１Ｃに接続されており、他端は、演算増幅器４１の第２入力部４１Ｂ及び撮像素子３０の出力部（カソード）に接続されている。更には、コンデンサ部４２は短絡回路４３に並列に接続されている。

そして、電流／電圧変換回路４０Ａは、第１のスイッチ回路４５及び第２のスイッチ回路４６を更に備えており、
演算増幅器４１の第１入力部４１Ａは、第１の電源に接続されており、
撮像素子３０の出力部は、第１のスイッチ回路４５を介してコンデンサ部４２の他端に接続され、且つ、第２のスイッチ回路４６を介して第２の電源に接続され、
第１のスイッチ回路４５と第２のスイッチ回路４６とは相補的に動作する。尚、第１のスイッチ回路４５がオン状態のとき、第２のスイッチ回路４６はオフ状態となり、第１のスイッチ回路４５がオフ状態のとき、第２のスイッチ回路４６はオン状態となる。実施例１〜実施例４にあっては、第１の電源と第２の電源は同じ電源２２から構成されており、電源２２からは基準電圧Ｖ_Refが出力される。

また、実施例１の電流／電圧変換回路４０Ａは、入射した電磁波（具体的には、Ｘ線）を電流（電荷）に変換する撮像素子３０が接続され、撮像素子３０からの電流（電荷）を電圧に変換する電流／電圧変換回路である。そして、
（Ａ）電流／電圧変換回路４０Ａの出力部に接続された出力部４１Ｃ、並びに、第１入力部４１Ａ及び第２入力部４１Ｂを備えた演算増幅器４１、
（Ｂ）一端が演算増幅器４１の出力部４１Ｃに接続され、他端が演算増幅器４１の第２入力部４１Ｂに接続されているコンデンサ部４２、並びに、
（Ｃ）相補的に動作する第１のスイッチ回路４５及び第２のスイッチ回路４６、
を具備しており、
演算増幅器４１の第１入力部４１Ａは、第１の電源に接続されており、
撮像素子３０の出力部は、第１のスイッチ回路４５を介してコンデンサ部４２の他端に接続され、且つ、第２のスイッチ回路４６を介して第２の電源に接続される。尚、電流／電圧変換回路４０Ａは、更に、
（Ｄ）リセット用スイッチ回路４４を有する短絡回路４３、
を備えており、
コンデンサ部４２は短絡回路４３と並列に接続されている。

そして、入射した電磁波は撮像素子３０によって電流に変換され、撮像素子３０からの電流によってコンデンサ部４２に電荷が蓄積される。また、電流／電圧変換回路４０Ａは、電流／電圧変換回路４０Ａの出力部及び演算増幅器４１の出力部４１Ｃに接続されたバッファ回路４７を更に備えている。即ち、バッファ回路４７の入力部は演算増幅器４１の出力部４１Ｃに接続されており、バッファ回路４７の出力部は、出力用スイッチ回路４８を介して電流／電圧変換回路４０Ａの出力部、更には、出力用配線２１に接続されている。演算増幅器４１は、演算増幅器用電源２３によって駆動される。

出力用配線２１は、図示しない画像処理部に接続されている。画像処理部は、例えば、Ａ／Ｄ変換部、信号処理部及び表示制御部を備えている。Ａ／Ｄ変換部は、電圧信号をデジタル信号に変換する。信号処理部は、デジタル信号を信号処理する。表示制御部は、信号処理後の画像情報の表示制御を行う。画像処理部は、例えば、パーソナルコンピュータから構成することができる。

撮像素子ユニット２０は一体に成型されている。即ち、撮像素子３０と電流／電圧変換回路４０Ａとは一体に形成されている。尚、撮像素子ユニットの具体的な構成、構造については、実施例８において説明する。また、撮像装置１０、撮像素子３０、電流／電圧変換回路４０Ａを構成する回路、部品等の構成要素、それ自体は、周知の回路、部品等とすることができるし、撮像装置１０あるいは撮像素子ユニット２０を駆動する回路、部品等の構成要素も、周知の回路、部品等とすることができるので、詳細な説明は省略する。

実施例１の撮像装置、電流／電圧変換回路の動作を、電流／電圧変換回路の等価回路図である図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ及び図４Ｂ、並びに、実施例１の撮像装置を構成する撮像素子ユニットにおける各ノードの電位を示す図５、出力用配線に接続されたＭ個の撮像素子ユニットの消費電力合計を示す図６を参照して、以下、説明する。尚、図５、図１２、図２２において、白抜きの矢印で挟まれた電位は、演算増幅器４１のオフセット電圧に相当する。

［ステップ−１００：リセットモード］
先ず、コンデンサ部４２の初期化を行う。具体的には、演算増幅器用電源２３から演算増幅器４１に電流Ｉ_Refを供給して演算増幅器４１を駆動した状態で、リセット用スイッチ回路４４をオン状態とする（図２Ａ参照）。これによって、コンデンサ部４２は短絡回路４３を介して短絡状態となり、コンデンサ部４２がリセットされる。即ち、コンデンサ部４２の両端のそれぞれの電位は、基準電圧Ｖ_Refとなる。所定の時間が経過してコンデンサ部４２のリセットが完了したならば、リセット用スイッチ回路４４をオフ状態とする（図２Ｂ参照）。尚、この［ステップ−１００］にあっては、第１のスイッチ回路４５をオフ状態とし、第２のスイッチ回路４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路４０Ａから切り離し、且つ、撮像素子３０の出力部（カソード）を電源２２に接続する。これによって、たとえ、撮像素子３０に電磁波（具体的には、Ｘ線）が入射しても、コンデンサ部４２に電荷は蓄積されない。また、バッファ回路４７はオフ状態であり、駆動されておらず、出力用スイッチ回路４８はオフ状態であり、電流／電圧変換回路４０Ａは出力用配線２１から切り離されている。［ステップ−１００］〜［ステップ−１１０］は、全ての撮像素子ユニットにおいて、同時に行われる。

この［ステップ−１００］にあっては、第２のスイッチ回路４６において、ノイズが発生する。このノイズは、撮像素子３０の有する寄生容量３１（容量値：Ｃ_pd）に、電荷（＝ｋ・Ｔ／Ｃ_pd）として蓄積される。ここで、「ｋ」はボルツマン定数、「Ｔ」は絶対温度である。この電荷（ｋ・Ｔ／Ｃ_pd）は、次の［ステップ−１１０］の開始時、（Ｃ_pd／Ｃ_int）倍されてコンデンサ部４２に蓄積される。尚、「Ｃ_int」はコンデンサ部４２の容量値である。

［ステップ−１１０：サンプリングモード］
次に、第１のスイッチ回路４５をオン状態とし、第２のスイッチ回路４６をオフ状態とすることで、撮像素子３０を電源２２から切り離し、且つ、撮像素子３０の出力部を、電流／電圧変換回路４０Ａの第２入力部４１Ｂ及びコンデンサ部４２の他端に接続する（図３Ａ参照）。これによって、入射した電磁波は撮像素子３０によって電流に変換され、撮像素子３０からの電流によってコンデンサ部４２に電荷が蓄積される。

この［ステップ−１１０］においては、演算増幅器４１で発生した入力換算ノイズＮＺ₁は、（Ｃ_pd／Ｃ_int）倍されてコンデンサ部４２に蓄積される。

［ステップ−１２０：ホールドモード］
所定の時間が経過した時点で、第１のスイッチ回路４５をオフ状態とし、第２のスイッチ回路４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路４０Ａから切り離し、且つ、撮像素子３０の出力部（カソード）を電源２２に接続する（図３Ｂ参照）。これによって、たとえ、撮像素子３０に電磁波（具体的には、Ｘ線）が入射しても、コンデンサ部４２に電荷は蓄積されない。この［ステップ−１２０］においては、演算増幅器用電源２３から演算増幅器４１に、例えば、電流（０．５×Ｉ_Ref）を供給して演算増幅器４１を駆動することができ、電流／電圧変換回路４０Ａの全体における消費電力の低減を図ることができる。［ステップ−１２０］にあっては、［ステップ−１１０］が完了し、次に述べる［ステップ−１３０］まで、コンデンサ部４２に蓄積された電荷を保持する。

［ステップ−１２０］以降のステップは、Ｘ方向に延びる１本の出力用配線２１に接続されたＭ個の撮像素子ユニットのそれぞれにおいて、逐次、行われる。具体的には、出力用配線２１にはＭ個の撮像素子ユニット２０が接続されている。そして、第１番目の撮像素子ユニット２０、第２番目の撮像素子ユニット２０、第３番目の撮像素子ユニット２０、・・・、第ｍ番目の撮像素子ユニット２０、第（ｍ＋１）番目の撮像素子ユニット２０、・・・、第Ｍ番目の撮像素子ユニット２０から、順次、出力電圧Ｖ₀が出力用配線２１に出力される。また、Ｎ本の出力用配線２１において、この出力電圧Ｖ₀の出力用配線２１への順次の出力が行われる。また、Ｙ方向に延びる１本の駆動用配線（図示せず）に接続されたＮ個の撮像素子ユニットは、同時に駆動される。

この［ステップ−１２０］においては、演算増幅器４１で発生した入力換算ノイズは、次に述べる［ステップ−１３０］において発生する入力換算ノイズに含まれるので、考慮しなくともよい。

［ステップ−１３０：出力モード］
撮像素子ユニット２０が出力すべき順番となったならば、バッファ回路４７及び出力用スイッチ回路４８をオン状態とする（図４Ａ参照）。これによって、電流／電圧変換回路４０Ａが出力用配線２１に接続され、コンデンサ部４２に蓄積された電荷に基づく出力電圧Ｖ₀が出力用配線２１に出力される。云い換えれば、入射した電磁波のエネルギー量に基づく出力電圧Ｖ₀が出力用配線２１に出力される。

この［ステップ−１３０］においては、演算増幅器４１で発生した入力換算ノイズＮＺ₂、及び、バッファ回路４７で発生した入力換算ノイズＮＺ₃は、バッファ回路４７の出力抵抗及び出力用配線２１の寄生容量のローパスフィルター成分を介して、出力用配線２１の出力端子２１Ａに現れる。

［ステップ−１４０：スリープモード］
その後、バッファ回路４７及び出力用スイッチ回路４８をオフ状態とし、また、演算増幅器用電源２３からの演算増幅器４１への電流の供給を停止する（図４Ｂ参照）。この［ステップ−１４０］において、撮像素子ユニット２０の消費電力はほぼ０となる。

各モードにおけるノイズの合計である１動作周期でのノイズＮＺ₀は、以下の式（１−１）で与えられる。尚、αは、［ステップ−１３０］におけるバッファ回路４７の出力抵抗及び出力用配線２１の寄生容量のローパスフィルター成分での減衰分を表しており、０＜α≪１である。

ＮＺ₀ ²＝（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）²
＋ ＮＺ₁ ²×（Ｃ_pd／Ｃ_int）²
＋ （ＮＺ₂ ²＋ＮＺ₃ ²）×α² （１−１）

［ステップ−１１０］において発生する入力換算ノイズＮＺ₁は、演算増幅器４１が電流Ｉ_Refにて駆動されている状態におけるノイズであり、［ステップ−１３０］において発生する入力換算ノイズＮＺ₂は、演算増幅器４１が電流０．５×Ｉ_Refにて駆動されている状態におけるノイズである。従って、
入力換算ノイズＮＺ₁＜入力換算ノイズＮＺ₂
の関係が成り立つ。ここで、
ＮＺ₂＝β×ＮＺ₁
と表すとする。但し、一般に、ＭＯＳトランジスタ回路で発生するノイズの大半は（電流値）^1/2に反比例するので、
１＜β＜２^1/2
とする。

上記の式（１−１）は、以下のように変形することができる。

ＮＺ₀ ²＝（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）²
＋ ＮＺ₁ ²×｛（Ｃ_pd／Ｃ_int）²＋β²×α²｝
＋ ＮＺ₃ ²×α² （１−２）

ここで、α²≒０とすれば、式（１−２）は、以下の式（１−３）のとおりとなる。

ＮＺ₀ ²＝（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）²
＋ ＮＺ₁ ²×（Ｃ_pd／Ｃ_int）² （１−３）

このように、［ステップ−１３０］において、演算増幅器４１を電流０．５×Ｉ_Refにて駆動しても、ノイズ発生は悪化しないことが判る。それ故、ノイズ発生を悪化させることなく、電流／電圧変換回路４０Ａの全体における消費電力の低下を図ることができる。尚、ノイズの悪化を許容することができるのならば、演算増幅器４１を電流０．５×Ｉ_Refよりも低くして駆動することも可能である。

また、出力用配線に接続された、実施例１の撮像装置を構成するＭ個の撮像素子ユニットの消費電力合計を図６に実線で示す。ここで、Ｍ個の撮像素子ユニットに共通の（即ち、同時に動作する）［ステップ−１００］及び［ステップ−１１０］が完了した後の、Ｍ個の撮像素子ユニットが、第１番目の撮像素子ユニット２０、第２番目の撮像素子ユニット２０、第３番目の撮像素子ユニット２０、・・・、第ｍ番目の撮像素子ユニット２０、第（ｍ＋１）番目の撮像素子ユニット２０、・・・、第Ｍ番目の撮像素子ユニット２０と、順次、動作する［ステップ−１２０］〜［ステップ−１４０］にあっては、Ｍ個の撮像素子ユニットの消費電力合計は、第１番目の撮像素子ユニット２０の［ステップ−１２０］〜［ステップ−１４０］の動作時が最大であり、第Ｍ番目の撮像素子ユニット２０の［ステップ−１２０］〜［ステップ−１４０］の動作時が最小である。即ち、Ｍ個の撮像素子ユニットの消費電力合計の低減を図ることができる。

しかも、実施例１の撮像パネルにおける各撮像素子ユニットは１つ撮像素子と１つの電流／電圧変換回路から構成されており、また、実施例１の電流／電圧変換回路は１つの撮像素子に対応して設けられているので、従来の技術のように、行配線に起因した電流／電圧変換回路におけるノイズの発生といった問題が生じることがなく、高いＳ／Ｎ比を得ることができるし、電磁波（Ｘ線）の照射量の低減を図ることができる。また、外乱に対しても強い撮像素子ユニットを提供することができる。

ところで、前述したとおり、従来の電流／電圧変換回路２４０にあっては、撮像素子２３０にＸ線を入射させると、撮像素子２３０は入射した電磁波を電流に変換するが、この電流は、寄生容量２３１に電荷Ｑ_inとして蓄積される。ここで、撮像素子２３０において、ｐｎ接合部のバイアス電圧が０ボルト以下の場合、入射した電磁波は電流に変換されない。それ故、従来の電流／電圧変換回路において、撮像素子２３０によって得られる蓄積電荷量の最大値Ｑ_in-maxは、
Ｑ_in-max＝Ｃ_pd×Ｖ_Ref
に制限される。云い換えれば、演算増幅器２４１への入力電圧のダイナミックレンジはＶ_Refによって制限される。一方、演算増幅器２４１の電源電圧をＶ_ccとしたとき、演算増幅器２４１からの出力電圧のダイナミックレンジは、（Ｖ_cc−Ｖ_Ref）で制限される。それ故、基準電圧Ｖ_Refを高い値とすることで演算増幅器２４１への入力電圧のダイナミックレンジを大きくすると、演算増幅器２４１からの出力電圧のダイナミックレンジが小さくなり、演算増幅器２４１への入力電圧と演算増幅器２４１からの出力電圧のダイナミックレンジの適切なバランスを得ることが困難であるといった問題を有する。

また、一般に、撮像素子のｐｎ接合部には、Ｘ線が照射されていない状態でも常に暗電荷が発生しており、この暗電荷は出力オフセット電圧として観測される。この出力オフセット電圧を、Ｘ線が照射されたときの出力電圧から差し引くことで、純粋に蓄積された電荷量を把握することができる。然るに、図５０に示す従来の電流／電圧変換回路にあっては、撮像素子２３０が、電荷Ｑ_inに相当するエネルギーを有するＸ線にて照射されたとき、撮像素子２３０のバイアス電圧は、（Ｖ_Ref−Ｑ_in／Ｃ_int）に比例して変化する。暗電荷は、ｐｎ接合部の空乏層の深さと関係するため、撮像素子２３０のバイアス電圧によって変化する。従って、従来の技術では、この出力オフセット電圧を、Ｘ線が照射されたときの出力電圧から差し引いても、暗電荷による出力オフセット電圧を完全にキャンセルすることができず、蓄積された電荷量、即ち、撮像素子を照射したＸ線のエネルギー量を正確に把握することが困難であった。

一方、実施例１にあっては、撮像素子３０にＸ線を入射させると、撮像素子３０は入射した電磁波を電流に変換するが、この電流は、寄生容量３１ではなく、コンデンサ部４２に電荷として蓄積される。従って、撮像素子３０によって得られる蓄積電荷量の最大値が、寄生容量３１の容量値によって制限されることはない。コンデンサ部４２に蓄積された電荷Ｑ_inに基づく出力電圧Ｖ₀は、
Ｖ₀＝Ｑ_in／Ｃ_int
で得ることができるが、演算増幅器４１への入力電圧のダイナミックレンジ及び演算増幅器４１からの出力電圧のダイナミックレンジは、（Ｖ_cc−Ｖ_Ref）で制限されるだけであり、入力電圧のダイナミックレンジと出力電圧のダイナミックレンジの適切な両立を容易に得ることができる。しかも、撮像素子のバイアス電圧は、Ｑ_inに依存せず、演算増幅器の第１入力部（非反転入力部）の電圧（基準電圧Ｖ_Ref）に固定される。従って、撮像素子における暗電荷が一定となり、電磁波が照射された場合に得られる撮像素子ユニット２０からの出力電圧から、電磁波が照射されていない場合に得られる撮像素子ユニット２０からの出力電圧を減じることで、暗電流の影響が含まれない、純粋な撮像素子からの電荷の把握が可能となる。

実施例２は、実施例１の変形である。等価回路図を図７に示すように、実施例２の撮像装置あるいは電流／電圧変換回路４０Ｂにおいて、電流／電圧変換回路４０Ｂは、複数のコンデンサ部（図示した例では、３つのコンデンサ部４２Ａ，４２Ｂ，４２Ｃ）、及び、切替えスイッチ回路（図示した例では、３つの切替えスイッチ回路５１Ａ，５１Ｂ，５１Ｃ）を備えている。そして、複数のコンデンサ部４２Ａ，４２Ｂ，４２Ｃのそれぞれは、切替えスイッチ回路５１Ａ，５１Ｂ，５１Ｃを介して、演算増幅器４１の出力部４１Ｃ及び演算増幅器４１の第２入力部４１Ｂに接続されている。このような構成にすることで、電流／電圧変換回路４１の感度の変更を容易に行うことができる。

以上の点を除き、実施例２の撮像装置あるいは電流／電圧変換回路の構成、構造は、実施例１において説明した撮像装置あるいは電流／電圧変換回路の構成、構造と同様とすることができるので、詳細な説明は省略する。また、実施例２の構成を、実施例３〜実施例８に適用することができる。

実施例３も、実施例１の変形である。等価回路図（１本の出力用配線に接続された２つの撮像素子ユニットの等価回路図）を図８に示すように、実施例３の撮像装置における電流／電圧変換回路４０Ｃは、第２のコンデンサ部５２、及び、第１のスイッチ回路４５と同じ動作を行う第３のスイッチ回路５３を更に備えており、第２のコンデンサ部５２の一端は、第３のスイッチ回路５３を介して演算増幅器４１の出力部４１Ｃに接続されている。また、第２のコンデンサ部５２の一端は、バッファ回路４７の入力部に接続されている。

以上の点を除き、実施例３の撮像装置あるいは電流／電圧変換回路の構成、構造は、実施例１〜実施例２において説明した撮像装置あるいは電流／電圧変換回路の構成、構造と同様とすることができるので、詳細な説明は省略する。実施例３にあっては、演算増幅器の負荷容量としての第２のコンデンサ部を付加することで、後述するように、実施例１よりも、一層、電流／電圧変換回路における消費電力の低減を図ることができる。

実施例３の撮像装置、電流／電圧変換回路の動作を、電流／電圧変換回路の等価回路図である図９Ａ、図９Ｂ、図１０Ａ、図１０Ｂ、図１１Ａ及び図１１Ｂ、並びに、実施例３の撮像装置を構成する撮像素子ユニットにおける各ノードの電位を示す図１２を参照して、以下、説明する。

［ステップ−３００：リセットモード］
先ず、コンデンサ部４２の初期化を行う。具体的には、リセット用スイッチ回路４４をオン状態、第３のスイッチ回路５３をオフ状態として、実施例１の［ステップ−１００］と同様にして、コンデンサ部４２をリセットする（図９Ａ参照）。所定の時間が経過してコンデンサ部４２のリセットが完了したならば、リセット用スイッチ回路４４をオフ状態とする（図９Ｂ参照）。［ステップ−３００］〜［ステップ−３１０］は、全ての撮像素子ユニットにおいて、同時に行われる。

この［ステップ−３００］においては、第２のスイッチ回路４６においてノイズが発生する。このノイズは、撮像素子３０の有する寄生容量３１（容量値：Ｃ_pd）に、電荷（＝ｋ・Ｔ／Ｃ_pd）として蓄積される。この電荷（ｋ・Ｔ／Ｃ_pd）は、次の［ステップ−３１０］の開始時、（Ｃ_pd／Ｃ_int）倍されてコンデンサ部４２に蓄積される。

［ステップ−３１０：サンプリングモード］
次に、第３のスイッチ回路５３をオン状態として、併せて、第１のスイッチ回路４５をオン状態、第２のスイッチ回路４６をオフ状態として、実施例１の［ステップ−１１０］と同様にして、入射した電磁波を撮像素子３０によって電流に変換し、撮像素子３０からの電流によってコンデンサ部４２、更には、第２のコンデンサ部５２に電荷を蓄積する（図１０Ａ参照）。演算増幅器４１の負荷容量である第２のコンデンサ部５２の一端の電位は、基準電圧Ｖ_Refとコンデンサ部４２の両端の電位差との和になる。

この［ステップ−３１０］において、演算増幅器４１で発生した入力換算ノイズＮＺ₁は、（Ｃ_pd／Ｃ_int）倍されてコンデンサ部４２に蓄積される。また、第３のスイッチ回路５３においてノイズが発生するが、このノイズは、第２のコンデンサ部５２に、電荷（＝ｋ・Ｔ／Ｃ_dum）として蓄積される。尚、「Ｃ_dum」は、第２のコンデンサ部５２の容量値である。

［ステップ−３２０：ホールドモード］
所定の時間が経過した時点で、第１のスイッチ回路４５をオフ状態とし、第２のスイッチ回路４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路４０Ｃから切り離し、且つ、撮像素子３０の出力部（カソード）を電源２２に接続する。併せて、第３のスイッチ回路５３をオフ状態とする。更には、演算増幅器用電源２３からの演算増幅器４１への電流の供給を停止する（図１０Ｂ参照）。これによって、実施例１よりも、一層、電流／電圧変換回路４０Ｃの全体における消費電力の低減を図ることができる。［ステップ−３２０］以降のステップは、１本の出力用配線２１に接続されたＭ個の撮像素子ユニットのそれぞれにおいて、逐次、行われる。

［ステップ−３３０：出力モード］
撮像素子ユニット２０が出力すべき順番となったならば、バッファ回路４７及び出力用スイッチ回路４８をオン状態とする（図１１Ａ参照）。これによって、電流／電圧変換回路４０Ｃが出力用配線２１に接続され、第２のコンデンサ部５２に蓄積された電荷（入力電荷量）に基づく出力電圧Ｖ₀が出力用配線２１に出力される。云い換えれば、入射した電磁波のエネルギー量に基づく出力電圧Ｖ₀が出力用配線２１に出力される。

この［ステップ−３３０］においては、バッファ回路４７で発生した入力換算ノイズＮＺ₃は、バッファ回路４７の出力抵抗及び出力用配線２１の寄生容量のローパスフィルター成分を介して、出力用配線２１の出力端子２１Ａに現れる。

［ステップ−３４０：スリープモード］
その後、バッファ回路４７及び出力用スイッチ回路４８をオフ状態とする（図１１Ｂ参照）。この［ステップ−３４０］においては、撮像素子ユニット２０の消費電力はほぼ０となる。

各モードにおけるノイズの合計である１動作周期でのノイズＮＺ₀は、以下の式（３−１）で与えられる。

ＮＺ₀ ²＝（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）²
＋ ＮＺ₁ ²×（Ｃ_pd／Ｃ_int）²
＋ ｋ・Ｔ／Ｃ_dum
＋ ＮＺ₃ ²×α² （３−１）

ここで、α²≒０とすれば、式（３−１）は、以下の式（３−２）のとおりとなる。

ＮＺ₀ ²＝（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）²
＋ ＮＺ₁ ²×（Ｃ_pd／Ｃ_int）²
＋ ｋ・Ｔ／Ｃ_dum （３−２）

式（１−３）と式（３−２）を比較すると、実施例３にあっては、ｋ・Ｔ／Ｃ_dumだけ、ノイズが増加している。また、［ステップ−３２０］から［ステップ−３３０］に切り換わった瞬間に、バッファ回路４７がオフ状態からオン状態に切り換わるので、バッファ回路４７の入力部における容量に電荷を蓄積する必要があるが、この電荷は、第２のコンデンサ部５２から供給される。第２のコンデンサ部５２の容量値Ｃ_dumは、許容できるノイズ等に基づき、適切な値に決定すればよい。

尚、出力用配線に接続された、実施例３の撮像装置を構成するＭ個の撮像素子ユニットの消費電力合計を図６に点線で示す。ここで、Ｍ個の撮像素子ユニットに共通の（即ち、同時に動作する）［ステップ−３００］及び［ステップ−３１０］が完了した後の、Ｍ個の撮像素子ユニットが、第１番目の撮像素子ユニット２０、第２番目の撮像素子ユニット２０、第３番目の撮像素子ユニット２０、・・・、第ｍ番目の撮像素子ユニット２０、第（ｍ＋１）番目の撮像素子ユニット２０、・・・、第Ｍ番目の撮像素子ユニット２０と、順次、動作する［ステップ−３２０］〜［ステップ−３４０］にあっては、Ｍ個の撮像素子ユニットの消費電力合計は、［ステップ−３３０］におけるバッファ回路の動作を除き、ほぼ「０」であり、実施例１よりも、Ｍ個の撮像素子ユニットの消費電力合計の一層の低減を図ることができる。

実施例４も、実施例１の変形である。等価回路図（１本の出力用配線に接続された１つの撮像素子ユニットの等価回路図）を図１３に示すように、実施例４の撮像装置における電流／電圧変換回路４０Ｄは、第２のコンデンサ部５４、第３のスイッチ回路５５₃、第４のスイッチ回路５５₄、第５のスイッチ回路５５₅、及び、第６のスイッチ回路５５₆を更に備えている。そして、第２のコンデンサ部５４の一端は、第３のスイッチ回路５５₃を介して演算増幅器４１の出力部４１Ｃに接続されており、第２のコンデンサ部５４の他端は、第４のスイッチ回路５５₄を介して演算増幅器４１の第２入力部４１Ｂに接続されており、且つ、第５のスイッチ回路５５₅を介して電源２２に接続されている。更には、第６のスイッチ回路５５₆は、コンデンサ部４２の他端と、第１のスイッチ回路４５及び演算増幅器４１の第２入力部４１Ｂとの間に配されている。

以上の点を除き、実施例４の撮像装置あるいは電流／電圧変換回路の構成、構造は、実施例１〜実施例２において説明した撮像装置あるいは電流／電圧変換回路の構成、構造と同様とすることができるので、詳細な説明は省略する。実施例４にあっては、第２のコンデンサ部を付加し、第２のコンデンサ部を、演算増幅器の負荷容量として機能させるモードと、コンデンサ部と並列に接続されたモードとすることによって、後述するように、実施例１よりも、一層、電流／電圧変換回路における消費電力の低減、及び、ノイズの低減を図ることができる。

実施例４の撮像装置、電流／電圧変換回路の動作を、電流／電圧変換回路の等価回路図である図１４〜図２０、並びに、実施例４の撮像装置を構成する撮像素子ユニットにおける各スイッチ回路の動作を示す図２１、実施例４の撮像装置を構成する撮像素子ユニットにおける各ノードの電位を示す図２２を参照して、以下、説明する。

［ステップ−４００：リセットモード］
先ず、コンデンサ部４２の初期化を行う。具体的には、リセット用スイッチ回路４４、第３のスイッチ回路５５₃、第４のスイッチ回路５５₄、第６のスイッチ回路５５₆をオン状態とし、第５のスイッチ回路５５₅、出力用スイッチ回路４８をオフ状態として、実施例１の［ステップ−１００］と同様にして、コンデンサ部４２をリセットする（図１４参照）。［ステップ−４００］〜［ステップ−４２０］は、全ての撮像素子ユニットにおいて、同時に行われる。

この［ステップ−４００］においては、第２のスイッチ回路４６においてノイズが発生する。このノイズは、撮像素子３０の有する寄生容量３１（容量値：Ｃ_pd）に、電荷（＝ｋ・Ｔ／Ｃ_pd）として蓄積される。この電荷（ｋ・Ｔ／Ｃ_pd）は、次の［ステップ−４１０］の開始時、｛Ｃ_pd／（Ｃ_int＋Ｃ_dum）｝×｛Ｃ_dum／（Ｃ_int＋Ｃ_dum）｝倍されてコンデンサ部４２に蓄積され、｛Ｃ_pd／（Ｃ_int＋Ｃ_dum）｝×｛Ｃ_int／（Ｃ_int＋Ｃ_dum）｝倍されて第２のコンデンサ部５４に蓄積される。尚、「Ｃ_dum」は、第２のコンデンサ部５４の容量値である。

［ステップ−４１０：プレサンプリングモード］
所定の時間が経過してコンデンサ部４２のリセットが完了したならば、リセット用スイッチ回路４４をオフ状態とし、第１のスイッチ回路４５をオン状態、第２のスイッチ回路４６をオフ状態とする（図１５参照）。この［ステップ−４１０］にあっては、［ステップ−４００］において寄生容量３１に蓄積されたノイズ（電荷）が、コンデンサ部４２及び第２のコンデンサ部５４に分割して蓄積される。後述するように、コンデンサ部４２に転送されたノイズは入力電荷に加算されるが、第２のコンデンサ部５４に転送されたノイズは入力電荷に加算されない。この［ステップ−４１０］においては、演算増幅器４１で発生した入力換算ノイズＮＺ₁は、｛Ｃ_pd／（Ｃ_int＋Ｃ_dum）｝×｛Ｃ_int／（Ｃ_int＋Ｃ_dum）｝倍されて第２のコンデンサ部５４に蓄積される。

［ステップ−４２０：サンプリングモード］
その後、第４のスイッチ回路５５₄をオフ状態、第５のスイッチ回路５５₅をオン状態とし(図１６参照）、電磁波を撮像素子３０に入射させる。これによって、入射した電磁波を撮像素子３０によって電流に変換し、撮像素子３０からの電流によってコンデンサ部４２に電荷を蓄積する。演算増幅器４１の負荷容量である第２のコンデンサ部５４には、コンデンサ部４２の両端の電位差に相当する電荷が蓄積される。即ち、第２のコンデンサ部５４の一端の電位は、基準電圧Ｖ_Refとコンデンサ部４２の両端の電位差との和になる。演算増幅器４１の電流／電圧変換ゲインは、コンデンサ部４２の容量値Ｃ_intによって決定される。

この［ステップ−４２０］においては、演算増幅器４１で発生した入力換算ノイズＮＺ₂は、（Ｃ_pd／Ｃ_int）倍されてコンデンサ部４２及び第２のコンデンサ部５４に蓄積される。また、第２のコンデンサ部５４には、第３のスイッチ回路５５₃及び第５のスイッチ回路５５₅において発生したノイズが電荷（＝ｋ・Ｔ／Ｃ_dum）として蓄積される。

［ステップ−４３０：ホールドモード］
所定の時間が経過した時点で、第１のスイッチ回路４５をオフ状態とし、第２のスイッチ回路４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路４０Ｄから切り離し、且つ、撮像素子３０の出力部（カソード）を電源２２に接続する。併せて、第３のスイッチ回路５５₃をオフ状態とする。更には、演算増幅器用電源２３からの演算増幅器４１への電流の供給を停止する（図１７参照）。これによって、実施例１よりも、一層、電流／電圧変換回路４０Ｄの全体における消費電力の低減を図ることができる。［ステップ−４３０］以降のステップは、１本の出力用配線２１に接続されたＭ個の撮像素子ユニットのそれぞれにおいて、逐次、行われる。

［ステップ−４４０：プレ出力モード］
撮像素子ユニット２０が出力すべき順番となったならば、演算増幅器用電源２３からの演算増幅器４１への電流の供給を再開する。また、第５のスイッチ回路５５₅、第６のスイッチ回路５５₆をオフ状態とし、リセット用スイッチ回路４４、第４のスイッチ回路５５₄をオン状態とする（図１８参照）。これによって、演算増幅器４１の第２入力部４１Ｂ及び出力部４１Ｃの電位がＶ_Refとなる。また、これによって、後述する［ステップ−４５０］から［ステップ−４６０］に遷移する前に、各ノードの電位を所定の値に定めることができる。

［ステップ−４５０：出力モード］
次に、リセット用スイッチ回路４４をオフ状態、第３のスイッチ回路５５₃をオン状態とし、更に、バッファ回路４７及び出力用スイッチ回路４８をオン状態とする（図１９参照）。これによって、電流／電圧変換回路４０Ｄが出力用配線２１に接続され、第２のコンデンサ部５４に蓄積された電荷（入力電荷量）に基づく出力電圧Ｖ₀が出力用配線２１に出力される。云い換えれば、入射した電磁波のエネルギー量に基づく出力電圧Ｖ₀が出力用配線２１に出力される。具体的には、基準電圧Ｖ_Refとコンデンサ部４２の一端の電圧との和が、出力電圧Ｖ₀として出力用配線２１に出力される。

この［ステップ−４５０］においては、演算増幅器４１及びバッファ回路４７で発生した入力換算ノイズＮＺ₃，ＮＺ₄は、バッファ回路４７の出力抵抗及び出力用配線２１の寄生容量のローパスフィルター成分を介して、出力用配線２１の出力端子２１Ａに現れる。

［ステップ−４６０：スリープモード］
その後、バッファ回路４７及び出力用スイッチ回路４８をオフ状態とし、また、演算増幅器用電源２３からの演算増幅器４１への電流の供給を停止する（図２０参照）。この［ステップ−４６０］においては、撮像素子ユニット２０の消費電力はほぼ０となる。

各モードにおけるノイズの合計である１動作周期での出力電圧Ｖ₀中のノイズＮＺ₀は、以下の式（４−１）で与えられる。

ＮＺ₀ ²＝
（ｋ・Ｔ／Ｃ_pd）×［｛Ｃ_pd／（Ｃ_int＋Ｃ_dum）｝×｛Ｃ_int／（Ｃ_int＋Ｃ_dum）｝］²
＋ ＮＺ₁ ²×［｛Ｃ_pd／（Ｃ_int＋Ｃ_dum）｝×｛Ｃ_int／（Ｃ_int＋Ｃ_dum）｝］²
＋ ＮＺ₂ ²×（Ｃ_pd／Ｃ_int）²
＋ ｋ・Ｔ／Ｃ_dum
＋ （ＮＺ₃ ²＋ＮＺ₄ ²）×α² （４−１）

ここで、α²≒０とし、また、Ｃ_int≪Ｃ_dumすれば、
｛Ｃ_int／（Ｃ_int＋Ｃ_dum）｝²≒０
となるので、式（４−１）は、以下の式（４−２）のとおりとなる。

ＮＺ₀ ²＝ＮＺ₂ ²×（Ｃ_pd／Ｃ_int）² ＋ ｋ・Ｔ／Ｃ_dum （４−２）

式（３−２）と式（４−２）を比較すると、実施例４にあっては、（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）²だけ、ノイズが小さくなっていることが判る。

実施例４におけるノイズ低減の本質は、［ステップ−４００］において第２のスイッチ回路４６で発生したノイズに起因した電荷（＝ｋ・Ｔ／Ｃ_pd）が、［ステップ−４１０］において、コンデンサ部４２及び第２のコンデンサ部５４に分割して蓄積される点にある。即ち、第２のコンデンサ部５４に蓄積された電荷（入力電荷量）に基づく出力電圧Ｖ₀が出力用配線２１に出力されるが、このとき、第２のスイッチ回路４６で発生したノイズの内の｛Ｃ_int／（Ｃ_int＋Ｃ_dum）分のノイズのみが出力電圧Ｖ₀と共に出力され、第２のスイッチ回路４６で発生したノイズの内の｛Ｃ_dum／（Ｃ_int＋Ｃ_dum）分のノイズは廃棄される。それ故、第２のコンデンサ部５４を、演算増幅器４１の負荷容量として機能させるモードと、コンデンサ部４２と並列に接続されたモードとすることは必須ではなく、２つのコンデンサ部を設け、一方のコンデンサ部を演算増幅器４１の負荷容量として機能させ、他方のコンデンサ部をコンデンサ部４２と並列に接続されたコンデンサ部とする形態を採用することもできる。

実施例１、実施例３及び実施例４の各モードにおけるノイズの合計である１動作周期でのノイズＮＺ₀を纏めると、以下のとおりとなる。

ＮＺ₀ ²
＝（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）² ＋ ＮＺ₁ ²×（Ｃ_pd／Ｃ_int）² （１−３）
＝（ｋ・Ｔ／Ｃ_pd）×（Ｃ_pd／Ｃ_int）² ＋ ＮＺ₁ ²×（Ｃ_pd／Ｃ_int）²
＋ ｋ・Ｔ／Ｃ_dum （３−２）
＝ＮＺ₂ ²×（Ｃ_pd／Ｃ_int）² ＋ ｋ・Ｔ／Ｃ_dum （４−２）

Ｃ_pdの値は、半導体製造プロセスにおける撮像素子の面積から決まる値であり、ここでは、２ｐＦとする。また、Ｃ_intの値は、撮像装置のシステムの設定に基づき決まる値（電流／電圧変換ゲイン）であり、ここでは０．２ｐＦとする。更には、Ｃ_dumは任意に設定可能な値であり、ここでは２ｐＦとする。また、Ｔ＝３００゜Ｋ、ボルツマン係数ｋ＝１．３８×１０^-23ｍ²・ｋｇ・ｓ^-2・Ｋ^-1とする。これらの値を、式（１−３）、式（４−２）に代入すると、
ＮＺ₀ ²：
２．０７×１０^-7 ＋ ＮＺ₁ ²×１００ （１−３）
２．０７×１０^-9 ＋ ＮＺ₂ ²×１００ （４−２）
となる。一般に、（ＮＺ₁ ²×１００）の値、（ＮＺ₂ ²×１００）の値を１０^-7オーダーとすることは、左程、困難ではない。従って、式（１−３）に比べて式（４−２）のノイズ合計を値を小さくすることができる。

［ステップ−４００：リセットモード］において、第１のスイッチ回路４５をオフ状態とし、第２のスイッチ回路４６をオン状態とする代わりに、第１のスイッチ回路４５をオン状態とし、第２のスイッチ回路４６をオフ状態とすることもできる。即ち、［ステップ−４００］において、第１のスイッチ回路４５をオフ状態とし、第２のスイッチ回路４６をオン状態とした場合、［ステップ−４１０：プレサンプリングモード］において、第１のスイッチ回路４５をオン状態、第２のスイッチ回路４６をオフ状態としたとき、撮像素子３０の出力部の電位が、Ｖ_Refから（Ｖ_Ref＋演算増幅器４１のオフセット電圧）へと変化し、この電位変化に相当する電荷が、コンデンサ部４２及び第２のコンデンサ部５４に転送される結果、ダイナミックレンジが狭められる虞がある。一方、［ステップ−４００］において、第１のスイッチ回路４５をオン状態とし、第２のスイッチ回路４６をオフ状態とした場合、［ステップ−４１０］においては、第１のスイッチ回路４５及び第２のスイッチ回路４６の状態に変化が無い。即ち、［ステップ−４００］から［ステップ−４１０］へと遷移したとき、撮像素子３０の出力部の電位の変化は生じない。従って、ダイナミックレンジが狭められる虞が無い。尚、この場合、式（４−１）の第１項における（ｋ・Ｔ／Ｃ_pd）が、［ｋ・Ｔ／Ｃ_pd＋（演算増幅器４１で発生した入力換算ノイズ）²］となるが、結局のところ、この式は、上記の式（４−２）のとおりとなるので、ノイズが、特段、増加することはない。

実施例５は、本開示の撮像装置、より具体的には、本開示の第２の態様に係る撮像装置、及び、本開示の第２の態様に係る電流／電圧変換回路に関する。実施例５の撮像装置の一部の等価回路図（１本の出力用配線に接続された２つの撮像素子ユニットの等価回路図）を図２３に示す。

実施例５の撮像装置（具体的には、Ｘ線平面検出器）１１０は、１画素又は複数の画素（実施例５にあっては、具体的には、１画素）を構成する撮像素子ユニット１２０が２次元マトリクス状に配設されて成る撮像パネル１１１を備えており、
各撮像素子ユニット１２０は、
（ａ）入射した電磁波（具体的には、Ｘ線）を電流（電荷）に変換する撮像素子３０、及び、
（ｂ）撮像素子３０からの電流（電荷）を電圧に変換する電流／電圧変換回路１４０Ａ、
から成る。

電流／電圧変換回路１４０Ａは、電界効果トランジスタ１４１、及び、コンデンサ部１４２から構成されている。そして、コンデンサ部１４２の一端は、電界効果トランジスタ１４１の一方のソース／ドレイン領域に接続されており、コンデンサ部１４２の他端は、電界効果トランジスタ１４１のゲート電極及び撮像素子３０の出力部に接続されており、電界効果トランジスタ１４１の一方のソース／ドレイン領域は、第１の電源１２３に接続されており、且つ、電流／電圧変換回路１４０Ａの出力部に接続されている。また、電流／電圧変換回路１４０Ａは、更に、リセット用スイッチ回路１４４を有する短絡回路１４３を備えており、コンデンサ部１４２は短絡回路１４３に並列に接続されている。

そして、電流／電圧変換回路１４０Ａは、第１のスイッチ回路１４５及び第２のスイッチ回路１４６を更に備えており、
撮像素子３０の出力部は、第１のスイッチ回路１４５を介してコンデンサ部１４２の他端に接続され、且つ、第２のスイッチ回路１４６を介して第２の電源１２２に接続され、
第１のスイッチ回路１４５と第２のスイッチ回路１４６とは相補的に動作する。

また、実施例５の電流／電圧変換回路１４０Ａは、入射した電磁波（具体的には、Ｘ線）を電流（電荷）に変換する撮像素子３０が接続され、撮像素子３０からの電流（電荷）を電圧に変換する電流／電圧変換回路である。そして、
（Ａ）電界効果トランジスタ１４１、
（Ｂ）コンデンサ部１４２、並びに、
（Ｃ）相補的に動作する第１のスイッチ回路１４５及び第２のスイッチ回路１４６、
を具備しており、
コンデンサ部１４２の一端は、電界効果トランジスタ１４１の一方のソース／ドレイン領域に接続されており、コンデンサ部１４２の他端は、電界効果トランジスタ１４１のゲート電極に接続されており、
電界効果トランジスタ１４１の一方のソース／ドレイン領域は、第１の電源１２３に接続されており、且つ、電流／電圧変換回路１４０Ａの出力部に接続されており、
撮像素子３０の出力部は、第１のスイッチ回路１４５を介してコンデンサ部１４２の他端に接続され、且つ、第２のスイッチ回路１４６を介して第２の電源１２２に接続される。尚、電流／電圧変換回路１４０Ａは、更に、
（Ｄ）リセット用スイッチ回路１４４を有する短絡回路１４３、
を備えており、
コンデンサ部１４２は短絡回路１４３と並列に接続されている。

そして、入射した電磁波は撮像素子３０によって電流に変換され、撮像素子３０からの電流によってコンデンサ部１４２に電荷が蓄積される。また、電流／電圧変換回路１４０Ａは、電界効果トランジスタ１４１の一方のソース／ドレイン領域及び電流／電圧変換回路１４０Ａの出力部に接続されたバッファ回路１４７を更に備えている。即ち、バッファ回路１４７の入力部は電界効果トランジスタ１４１の一方のソース／ドレイン領域に接続されており、バッファ回路１４７の出力部は、出力用スイッチ回路１４８を介して電流／電圧変換回路１４０Ａの出力部、更には、出力用配線２１に接続されている。

また、撮像素子ユニット１２０は一体に成型されている。即ち、撮像素子３０と電流／電圧変換回路１４０Ａとは一体に形成されている。尚、撮像素子ユニットの具体的な構成、構造については、実施例８において説明する。また、撮像装置１１０、撮像素子３０、電流／電圧変換回路１４０Ａを構成する回路、部品等の構成要素、それ自体は、周知の回路、部品等とすることができるし、撮像装置１１０あるいは撮像素子ユニット１２０を駆動する回路、部品等の構成要素も、周知の回路、部品等とすることができるので、詳細な説明は省略する。

実施例５の撮像装置、電流／電圧変換回路の動作を、電流／電圧変換回路の等価回路図である図２４Ａ、図２４Ｂ、図２５Ａ、図２５Ｂ、図２６を参照して、以下、説明する。

［ステップ−５００：リセットモード］
先ず、コンデンサ部１４２の初期化を行う。具体的には、第１の電源１２３をオン状態としておき、リセット用スイッチ回路１４４をオン状態とする（図２４Ａ参照）。これによって、コンデンサ部１４２は短絡回路１４３を介して短絡状態となり、コンデンサ部１４２がリセットされる。所定の時間が経過してコンデンサ部１４２のリセットが完了したならば、リセット用スイッチ回路１４４をオフ状態とする。尚、この［ステップ−５００］にあっては、第１のスイッチ回路１４５をオフ状態とし、第２のスイッチ回路１４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路１４０Ａから切り離し、且つ、撮像素子３０の出力部（カソード）を第２の電源１２２に接続する。これによって、たとえ、撮像素子３０に電磁波（具体的には、Ｘ線）が入射しても、コンデンサ部１４２に電荷は蓄積されない。また、バッファ回路１４７はオフ状態であり、駆動されておらず、出力用スイッチ回路１４８はオフ状態であり、電流／電圧変換回路１４０Ａは出力用配線２１から切り離されている。［ステップ−５００］〜［ステップ−５１０］は、全ての撮像素子ユニットにおいて、同時に行われる。

［ステップ−５１０：サンプリングモード］
次に、リセット用スイッチ回路１４４をオフ状態とし、また、第１のスイッチ回路１４５をオン状態とし、第２のスイッチ回路１４６をオフ状態とすることで、撮像素子３０を第２の電源１２２から切り離し、且つ、撮像素子３０の出力部を、電界効果トランジスタ１４１の一方のソース／ドレイン領域及びコンデンサ部１４２の他端に接続する（図２４Ｂ参照）。これによって、入射した電磁波は撮像素子３０によって電流に変換され、撮像素子３０からの電流によってコンデンサ部１４２に電荷が蓄積される。

［ステップ−５２０：ホールドモード］
所定の時間が経過した時点で、第１のスイッチ回路１４５をオフ状態とし、第２のスイッチ回路１４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路１４０Ａから切り離し、且つ、撮像素子３０の出力部（カソード）を第２の電源１２２に接続する（図２５Ａ参照）。これによって、たとえ、撮像素子３０に電磁波（具体的には、Ｘ線）が入射しても、コンデンサ部１４２に電荷は蓄積されない。［ステップ−５２０］以降のステップは、１本の出力用配線２１に接続されたＭ個の撮像素子ユニットのそれぞれにおいて、逐次、行われる。

出力用配線２１にはＭ個の撮像素子ユニット１２０が接続されている。そして、第１番目の撮像素子ユニット１２０、第２番目の撮像素子ユニット１２０、第３番目の撮像素子ユニット１２０、・・・、第ｍ番目の撮像素子ユニット１２０、第（ｍ＋１）番目の撮像素子ユニット１２０、・・・、第Ｍ番目の撮像素子ユニット１２０から、順次、出力電圧Ｖ₀が出力用配線２１に出力される。また、Ｎ本の出力用配線２１において、この出力電圧Ｖ₀の出力用配線２１への順次の出力が行われる。［ステップ−５２０］にあっては、［ステップ−５１０］が完了し、次に述べる［ステップ−５３０］まで、コンデンサ部１４２に蓄積された電荷を保持する。

［ステップ−５３０：出力モード］
撮像素子ユニット１２０が出力すべき順番となったならば、バッファ回路１４７及び出力用スイッチ回路１４８をオン状態とする（図２５Ｂ参照）。これによって、電流／電圧変換回路１４０Ａが出力用配線２１に接続され、コンデンサ部１４２に蓄積された電荷に基づく出力電圧が出力用配線２１に出力される。云い換えれば、入射した電磁波のエネルギー量に基づく出力電圧が出力用配線２１に出力される。

［ステップ−５４０：スリープモード］
その後、バッファ回路１４７及び出力用スイッチ回路１４８をオフ状態とし、また、第１の電源１２３をオフ状態とする。（図２６参照）。

実施例５の撮像パネルにおける各撮像素子ユニットは１つ撮像素子と１つの電流／電圧変換回路から構成されており、また、実施例５の電流／電圧変換回路は１つの撮像素子に対応して設けられているので、従来の技術のように、行配線に起因した電流／電圧変換回路におけるノイズの発生といった問題が生じることがなく、高いＳ／Ｎ比を得ることができるし、電磁波（Ｘ線）の照射量の低減を図ることができる。また、外乱に対しても強い撮像素子ユニットを提供することができる。

実施例５〜実施例７にあっても、実施例２において説明したと同様に、電流／電圧変換回路は、複数のコンデンサ部、及び、切替えスイッチ回路を備えており、複数のコンデンサ部のそれぞれは、切替えスイッチ回路を介して、電界効果トランジスタの一方のソース／ドレイン領域及びゲート電極に接続されている構成とすることができる。

実施例６は、実施例５の変形である。等価回路図（１本の出力用配線に接続された２つの撮像素子ユニットの等価回路図）を図２７に示すように、実施例６の撮像装置における電流／電圧変換回路１４０Ｂは、第２のコンデンサ部１５２、及び、第１のスイッチ回路１４５と同じ動作を行う第３のスイッチ回路１５３を更に備えており、第２のコンデンサ部１５２の一端は、第３のスイッチ回路１５３を介して電界効果トランジスタ１４１の一方のソース／ドレイン領域に接続されている。また、第２のコンデンサ部１５２の一端は、バッファ回路１４７の入力部に接続されている。

以上の点を除き、実施例６の撮像装置あるいは電流／電圧変換回路の構成、構造は、実施例５において説明した撮像装置あるいは電流／電圧変換回路の構成、構造と同様とすることができるので、詳細な説明は省略する。

実施例６の撮像装置、電流／電圧変換回路の動作を、電流／電圧変換回路の等価回路図である図２８Ａ、図２８Ｂ、図２９Ａ、図２９Ｂ、図３０を参照して、以下、説明する。

［ステップ−６００：リセットモード］
先ず、コンデンサ部１４２の初期化を行う。具体的には、第１の電源１２３をオン状態としておき、リセット用スイッチ回路１４４をオン状態、第３のスイッチ回路１５３をオフ状態として、実施例５の［ステップ−５００］と同様にして、コンデンサ部１４２をリセットする（図２８Ａ参照）。所定の時間が経過してコンデンサ部１４２のリセットが完了したならば、リセット用スイッチ回路１４４をオフ状態とする。［ステップ−６００］〜［ステップ−６１０］は、全ての撮像素子ユニットにおいて、同時に行われる。

［ステップ−６１０：サンプリングモード］
次に、第３のスイッチ回路１５３をオン状態として、併せて、第１のスイッチ回路１４５をオン状態、第２のスイッチ回路１４６をオフ状態として、実施例５の［ステップ−５１０］と同様にして、入射した電磁波を撮像素子３０によって電流に変換し、撮像素子３０からの電流によってコンデンサ部１４２、更には、第２のコンデンサ部１５２に電荷を蓄積する（図２８Ｂ参照）。第２のコンデンサ部１５２の一端の電位は、［（Ｑ_in／Ｃ_int）＋Ｖ_gs］となる。尚、Ｖ_gsは、電界効果トランジスタ１４１のゲート／ソース間の電位である。

［ステップ−６２０：ホールドモード］
所定の時間が経過した時点で、第１の電源１２３をオフ状態とし、第１のスイッチ回路１４５をオフ状態とし、第２のスイッチ回路１４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路１４０Ｂから切り離し、且つ、撮像素子３０の出力部（カソード）を第２の電源１２２に接続する。併せて、第３のスイッチ回路１５３をオフ状態とする（図２９Ａ参照）。［ステップ−６２０］以降のステップは、１本の出力用配線２１に接続されたＭ個の撮像素子ユニットのそれぞれにおいて、逐次、行われる。

［ステップ−６３０：出力モード］
撮像素子ユニット１２０が出力すべき順番となったならば、バッファ回路１４７及び出力用スイッチ回路１４８をオン状態とする（図２９Ｂ参照）。これによって、電流／電圧変換回路１４０Ｂが出力用配線２１に接続され、第２のコンデンサ部１５２に蓄積された電荷（入力電荷量）に基づく出力電圧が出力用配線２１に出力される。云い換えれば、入射した電磁波のエネルギー量に基づく出力電圧が出力用配線２１に出力される。

［ステップ−６４０：スリープモード］
その後、バッファ回路１４７及び出力用スイッチ回路１４８をオフ状態とする（図３０参照）。

実施例７も、実施例５の変形である。等価回路図（１本の出力用配線に接続された２つの撮像素子ユニットの等価回路図）を図３１に示すように、実施例７の撮像装置における電流／電圧変換回路１４０Ｃは、第２のコンデンサ部１５４、第３のスイッチ回路１５５₃、第４のスイッチ回路１５５₄、第５のスイッチ回路１５５₅、及び、第６のスイッチ回路１５５₆を更に備えている。そして、第２のコンデンサ部１５４の一端は、第３のスイッチ回路１５５₃を介して電界効果トランジスタ１４１の一方のソース／ドレイン領域に接続されており、第２のコンデンサ部１５４の他端は、第４のスイッチ回路１５５₄を介して電界効果トランジスタ１４１のゲート電極に接続されており、且つ、第５のスイッチ回路１５５₅を介して第３の電源に接続されている。更には、第６のスイッチ回路１５５₆は、コンデンサ部１４２の他端と、第１のスイッチ回路１４５及び電界効果トランジスタ１４１のゲート電極との間に配されている。尚、実施例７にあっては、第２の電源と第３の電源を同じ電源であり、纏めて、第２の電源１２２と呼ぶ。

以上の点を除き、実施例７の撮像装置あるいは電流／電圧変換回路の構成、構造は、実施例５において説明した撮像装置あるいは電流／電圧変換回路の構成、構造と同様とすることができるので、詳細な説明は省略する。

実施例７の撮像装置、電流／電圧変換回路の動作を、電流／電圧変換回路の等価回路図である図３２〜図３８を参照して、以下、説明する。

［ステップ−７００：リセットモード］
先ず、コンデンサ部１４２の初期化を行う。具体的には、第１の電源１２３をオン状態とし、リセット用スイッチ回路１４４、第３のスイッチ回路１５５₃、第４のスイッチ回路１５５₄、第６のスイッチ回路１５５₆をオン状態とし、第５のスイッチ回路１５５₅、出力用スイッチ回路１４８をオフ状態として、実施例５の［ステップ−５００］と同様にして、コンデンサ部１４２をリセットする（図３２参照）。［ステップ−７００］〜［ステップ−７２０］は、全ての撮像素子ユニットにおいて、同時に行われる。この［ステップ−７００］においては、第２のスイッチ回路１４６においてノイズが発生する。

［ステップ−７１０：プレサンプリングモード］
所定の時間が経過してコンデンサ部１４２のリセットが完了したならば、リセット用スイッチ回路１４４をオフ状態とし、第１のスイッチ回路１４５をオン状態、第２のスイッチ回路１４６をオフ状態とする（図３３参照）。この［ステップ−７１０］にあっては、［ステップ−７００］において寄生容量３１に蓄積されたノイズ（電荷）が、コンデンサ部１４２及び第２のコンデンサ部１５４に分割して蓄積される。

［ステップ−７２０：サンプリングモード］
その後、第４のスイッチ回路１５５₄をオフ状態、第５のスイッチ回路１５５₅をオン状態とし(図３４参照）、電磁波を撮像素子３０に入射させる。これによって、入射した電磁波を撮像素子３０によって電流に変換し、撮像素子３０からの電流によってコンデンサ部１４２、更には、第２のコンデンサ部１５４に電荷を蓄積する。第２のコンデンサ部１５４には、コンデンサ部１４２の両端の電位差に相当する電荷が蓄積される。

［ステップ−７３０：ホールドモード］
所定の時間が経過した時点で、第１のスイッチ回路１４５をオフ状態とし、第２のスイッチ回路１４６をオン状態とすることで、撮像素子３０を電流／電圧変換回路１４０Ｃから切り離し、且つ、撮像素子３０の出力部（カソード）を第２の電源１２２に接続する。併せて、第３のスイッチ回路１５５₃をオフ状態とする（図３５参照）。［ステップ−７３０］以降のステップは、１本の出力用配線２１に接続されたＭ個の撮像素子ユニットのそれぞれにおいて、逐次、行われる。

［ステップ−７４０：プレ出力モード］
撮像素子ユニット２０が出力すべき順番となったならば、第５のスイッチ回路１５５₅、第６のスイッチ回路１５５₆をオフ状態とし、リセット用スイッチ回路１４４、第４のスイッチ回路１５５₄をオン状態とする（図３６参照）。これによって、後述する［ステップ−７５０］から［ステップ−７６０］に遷移する前に、各ノードの電位を所定の値に定めることができる。

［ステップ−７５０：出力モード］
次に、リセット用スイッチ回路１４４をオフ状態、第３のスイッチ回路１５５₃をオン状態とし、更に、バッファ回路１４７及び出力用スイッチ回路１４８をオン状態とする（図３７参照）。これによって、第２のコンデンサ部１５４に蓄積された電荷（入力電荷量）に基づく出力電圧Ｖ₀が出力用配線２１に出力される。云い換えれば、入射した電磁波のエネルギー量に基づく出力電圧Ｖ₀が出力用配線２１に出力される。

［ステップ−７６０：スリープモード］
その後、バッファ回路１４７及び出力用スイッチ回路１４８をオフ状態とし、第１の電源１２３をオフ状態とする（図３８参照）。

実施例８においては、撮像素子ユニットの詳細を説明する。撮像パネル１１，１１１の構成例、及び、１画素分の撮像素子ユニット２０，１２０が配線層６０に実装されている状態を、図３９に示す。尚、図面によっては、撮像素子ユニット２０，１２０を、纏めて、参照番号２０で表す場合がある。

前述したとおり、撮像素子ユニット２０，１２０は、撮像素子３０（例えば、フォトダイオード）、及び、電流／電圧変換回路４０，１４０を備えており、撮像素子３０と電流／電圧変換回路４０，１４０とが、１画素単位に樹脂で一体成型されている微小受光チップである。具体的には、撮像素子ユニット２０，１２０の平面形状は、一辺が２００μｍ以下の矩形である。また、撮像素子ユニット２０，１２０には、突起状の半田端子である半田バンプ６１が形成されている。即ち、撮像素子ユニット２０，１２０の実装面に半田バンプ６１が形成されている。そして、半田バンプ６１を介して、電流／電圧変換回路４０，１４０は配線層６０に接続されている。配線層６０には、電流／電圧変換回路４０，１４０を外部処理部（例えば、Ａ／Ｄ変換部等）と接続する配線６３が形成されており、撮像素子ユニット２０，１２０が、画素単位で、半田バンプ６１によって配線層６０にＦＣ実装（flip chip bonding）される。配線層６０は、例えば、フレキシブルプリント配線板から成る。尚、ＦＣ実装とは、チップ表面と基板を電気的に接続する際、ワイヤボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだ半田バンプによって接続する実装のことである。そして、このような構成により、撮像パネル１１，１１１の大面積化が可能となり、しかも、安価に製造することが可能となる。

図４０Ａに概念的な一部断面図を示すように、直接変換方式のＸ線平面検出器（ＦＰＤ）において、撮像素子３０は、バイアス電極３２、アモルファスセレン半導体（ａ−Ｓｅ）等の半導体結晶で形成されたＸ線変換層３３、及び、画素電極３４が積層された構造を有する。Ｘ線発生装置（図示せず）から放射されたＸ線は、生体等の被検体（図示せず）を透過した後、バイアス電極３２を通過し、Ｘ線変換層３３に入射する。Ｘ線変換層３３では、入射されたＸ線量に応じた電荷（正孔と電子の対）が生成される。バイアス電極３２には正電位が与えられている。従って、負の電荷を有する電子ｅはバイアス電極３２側へ移動し、正の電荷を有する正孔ｈは画素電極３４側に移動する。画素電極３４は、第１のスイッチ回路４５及び第２のスイッチ回路４６に接続されており、画素電極３４側に移動した正孔ｈは、第１のスイッチ回路４５を経由して、コンデンサ部４２を充電する。

図４０Ｂに概念的な一部断面図を示すように、間接変換方式のＸ線平面検出器（ＦＰＤ）において、撮像素子３０は、シンチレーター層３５、フォトダイオード３６、及び、画素電極３７が積層された構造を有する。Ｘ線発生装置（図示せず）から放射されたＸ線は、生体等の被検体（図示せず）を透過した後、シンチレーター層３５に入射する。シンチレーター層３５において、入射Ｘ線は光信号に変換される。そして、フォトダイオード３６によって、光信号の強弱は電荷の大小を表す電気信号に変換される。画素電極３７は、第１のスイッチ回路４５及び第２のスイッチ回路４６に接続されており、生成した電荷は、第１のスイッチ回路４５を経由して、コンデンサ部４２を充電する。

図４１に、撮像素子ユニット２０，１２０が配線層６０に実装されている状態を示す。尚、図４１に示す撮像素子ユニット２０，１２０は、撮像素子３０と電流／電圧変換回路４０，１４０とが１チップ化された受光ＩＣ（Integrated Circuit）７０から成る。

更に、撮像素子ユニット２０，１２０には、受光ＩＣ７０の他に、遮光膜７１、配線７２、ビアホール７３、アンダーバンプメタル（ＵＢＭ，Under Bump Metal）７５，７６、及び、半田バンプ６１が備えられている。ここで、遮光膜７１は、受光ＩＣ７０の受光面７０’以外の面を覆っている。受光ＩＣ７０は、受光ＩＣ用半田バンプ７４によって半田実装されており、受光ＩＣ用半田バンプ７４及びアンダーバンプメタル７５を介して、配線７２に接続されている。尚、アンダーバンプメタル６２，７５，７６は、半田の拡散を防止して、半田との良好な接合を確保するための半田バンプの下地となる金属層であり、例えば、ニッケル（Ｎｉ）等から成る。また、配線７２は、ビアホール７３の一端と接続されており、ビアホール７３の他端はアンダーバンプメタル７６に接続されている。尚、ビアホール７３には、ビアフィルメッキ法に基づき、導電性金属が充填されている。

撮像素子ユニット２０，１２０は、半田バンプ６１、及び、配線６３に形成されたアンダーバンプメタル６２を介して、配線層６０にＦＣ実装されている。配線６３にあっては、半田箇所にアンダーバンプメタル６２が設けられており、表面には遮光膜６４が形成されている。また、配線層６０には多層の配線６３が形成されている。

ここで、撮像素子ユニット２０，１２０の受光面７０’に電磁波（Ｘ線）が入射すると、受光ＩＣ７０内の撮像素子（図示せず）は、電磁波を電流信号に変換し、受光ＩＣ７０内の電流／電圧変換回路（図示せず）は、電流信号を電圧信号に変換する。そして、撮像素子ユニット２０，１２０内で生成した電圧信号は、配線層６０の配線６３を介して後段の処理部へ送出される。

図４２Ａは、撮像素子ユニット２０，１２０を上方から眺めた模式図である。撮像素子ユニット２０，１２０は、平面形状が矩形の微小チップであり、一辺は、例えば、２００μｍ以下である。また、受光面７０’は矩形形状を有し、例えば、一辺が１００μｍ以下である。図４２Ｂに、撮像素子ユニット２０，１２０を下方から眺めた模式図を示す。撮像素子ユニット２０，１２０の裏面には、半田バンプ６１が、例えば、１２個、形成されている。半田バンプ６１の１つの直径は、例えば、１５μｍ以下である。また、受光ＩＣ７０は、平面形状が矩形の微小チップであり、例えば、一辺が１５０μｍ以下である。尚、撮像素子ユニット２０，１２０の厚さ（半田バンプ６１の厚さは除く）は、例えば、２０μｍ以下である。但し、これらの数値は一例である。

図４３に撮像素子ユニットの変形例の模式的な断面図を示す。この撮像素子ユニットの変形例において、撮像素子ユニットは２層化構造を有している。即ち、撮像素子３０が、電磁波が入射される上層に配置され、電流／電圧変換回路４０，１４０が下層に配置されている。

ここで、撮像素子ユニット２０，１２０には、撮像素子３０及び電流／電圧変換回路４０，１４０の他に、配線７２Ａ，７２Ｂ、アンダーバンプメタル７５，７６，７８、受光ＩＣ用半田バンプ７４，７７が備えられている。そして、撮像素子３０は、受光ＩＣ用半田バンプ７４によって半田実装されて、受光ＩＣ用半田バンプ７４及びアンダーバンプメタル７５を介して、配線７２Ａに接続されている。また、電流／電圧変換回路４０，１４０は、受光ＩＣ用半田バンプ７７によって半田実装されて、受光ＩＣ用半田バンプ７７及びアンダーバンプメタル７８を介して、配線７２Ｂに接続されている。配線７２Ａと配線７２Ｂとは相互に接続されている。配線７２Ｂは、更に、ビアホール７３に接続されている。ビアホール７３はアンダーバンプメタル７６に接続されている。尚、ビアホール７３には、ビアフィルメッキ法に基づき、導電性金属が充填されている。そして、撮像素子ユニット２０，１２０は、半田バンプ６１、アンダーバンプメタル６２を介して、配線層６０にＦＣ実装されている。

このように、撮像素子ユニット２０，１２０にあっては、光が入射する上層に撮像素子３０を配置するので、１つのチップ上の受光面積を大きくとることができ、受光効率を向上させることが可能になる。また、撮像素子ユニットを狭ピッチ化することができるので、より、単位面積当たりに実装できる撮像素子ユニットの数を増加させることが可能となり、撮像パネルの分解能を向上させることが可能になる。例えば、撮像素子ユニット２０，１２０を配線層６０にＦＣ実装する際の実装ピッチは、４２０μｍ以下である。

間接変換方式の撮像装置（Ｘ線平面検出器）１０，１１０の構成例を、図４４に示す。撮像装置（Ｘ線平面検出器）１０，１１０は、厚さ０．７ｍｍのガラスから成る第１基板８１及び厚さ０．７ｍｍのガラスから成る第２基板８２を備えており、第１基板８１及び第２基板８２の外縁部は、封止部材８３によって封止されている。第１基板８１と第２基板８２との間には、シンチレーター層３５を備えた撮像素子ユニット２０，１２０が配されている。そして、上述したとおり、配線層６０に対して、撮像素子ユニット２０，１２０がＦＣ実装されている。シンチレーター層３５は、撮像素子ユニット２０，１２０と対向する第１基板８１の面上に形成されている。

従来の撮像装置（Ｘ線平面検出器）では、ＴＦＴアレイや撮像素子等をガラス基板の上に形成した後、撮像素子アレイの上に真空プロセスでシンチレーター層を形成している。

これに対して、図４４に示した撮像装置（Ｘ線平面検出器）１０，１１０にあっては、撮像素子３０と電流／電圧変換回路４０，１４０とが一体成型されており、半田バンプ６１が形成された撮像素子ユニット２０，１２０の受光ＩＣ７０を、配線層６０に画素単位に配列し、半田バンプ６１によりＦＣ実装する。従って、大面積化に容易に対処することができる。また、ＦＣ実装に基づき製造するので、大規模で高価な実装装置が不要であり、大面積の撮像装置（Ｘ線平面検出器）を安価に製造（量産）することが可能である。

第１基板８１及び第２基板８２をフィルムから構成すれば、撮像装置（Ｘ線平面検出器）１０，１１０に可撓性を付与することができる。例えば、第１基板８１をポリエチレンテレフタレートフィルム（ＰＥＴフィルム）から構成し、第２基板８２を耐熱性を有するポリイミドフィルムから構成すればよい。

Ｘ線は、通常、Ｘ線発生装置といった点光源から出射される。従来の撮像装置（Ｘ線平面検出器）は、高温蒸着製造によるものであるため、平面ガラス板が使用されており、湾曲させることができない。それ故、Ｘ線が照射される中心位置から照射位置が離れるに従い、撮像装置の照射面に到達するまでのＸ線の距離に変化が生じる。それ故、大きな面積での撮像を行う場合、Ｘ線が照射される中心位置及びその近傍では正確な画像情報が得られるが、中心位置及びその近傍から照射位置が離れるに従い、画像が不鮮明になる。そのため、従来の撮像装置にあっては、大きな面積での撮像を行う場合、複数の異なる箇所をそれぞれ撮像し、複数の撮像画面の繋ぎ目を画像処理で繋げて、１枚の画面を生成している。

これに対して、本開示の撮像装置は、湾曲させることが可能であるが故に、Ｘ線源から撮像装置の照射面までの到達距離が出来るだけ等しくなるように湾曲させることが可能となる。従って、大きな面積での撮像を行う場合であっても、従来のような、複数箇所をそれぞれ撮像して、複数の撮像画面を繋ぎ合わせるといった作業を行うことが不要であり、１回の撮像で正確な画像情報を容易に得ることが可能になる。

撮像装置（Ｘ線平面検出器）１０，１１０の変形例を図４５に示す。この変形例にあっては、撮像素子ユニット２０，１２０の受光面上にはレンズが形成されている。具体的には、撮像素子ユニット２０，１２０を配線層６０へＦＣ実装した後、撮像素子ユニット２０，１２０のそれぞれに、例えば、ディスペンサを用いて透明樹脂８４のポッティング加工（樹脂盛り加工）を施す。透明樹脂８４によってレンズを構成することができる。１つの撮像素子ユニット２０，１２０の拡大図を図４６に示すが、シンチレーター層３５から出射された光が透明樹脂８４によって屈折され、撮像素子ユニット２０，１２０の受光面７０’に集光される。これにより、受光効率を向上させることができる。

撮像装置（Ｘ線平面検出器）１０，１１０の別の変形例を図４７に示す。この変形例にあっては、撮像素子ユニット２０，１２０のそれぞれの上方には、レンズ部８５が配されている。ガラス又はプラスチック等から成形されたレンズ部８５には、レンズ部用半田バンプ８６が形成されている。レンズ部８５は、撮像素子ユニット２０，１２０に被さるように配線層６０上にＦＣ実装されている。レンズ部８５は、シンチレーター層３５から出射された光を、撮像素子ユニット２０，１２０の受光面に集光させる。尚、レンズ部８５の中心光軸と、撮像素子ユニット２０，１２０の受光面の中心とを一致させることが重要である。この場合、レンズ部８５は、配線層６０にレンズ部用半田バンプ８６を介して半田実装されているため、半田のセルフアライメント（Self Alignment）効果により、位置が自動的に補正される。尚、セルフアライメント効果とは、半田の表面張力で部品が移動して、例えば、ランドの中心付近に部品が自動的に移動される現象を指す。半田のセルフアライメント効果が働くことにより、リフロー炉を通すだけで、例えば、±１μｍ以下の誤差で、レンズ部８５の中心光軸と撮像素子ユニット２０，１２０の受光面の中心とを一致させることができ、位置を自動的に補正することができる。

撮像装置（Ｘ線平面検出器）１０，１１０の更に別の変形例を図４８に示す。この変形例にあっては、撮像素子ユニットの受光面の上方には、凸部及び凹部を有する基板が配されている。具体的には、シンチレーター層３５と撮像素子ユニット２０，１２０との間に、ＰＥＴ基板８７が設けられている。そして、撮像素子ユニット２０，１２０と対向するＰＥＴ基板８７の面には、撮像素子ユニット２０，１２０毎に凹凸形状が形成されている。即ち、撮像素子ユニット２０，１２０と対向するＰＥＴ基板８７の面には、凸部８８Ａ及び凹部８８Ｂが形成されている。ＰＥＴ基板８７の凹凸形状の一部を撮像素子ユニット側から眺めた図を図４９に示す。凸部８８Ａは、シンチレーター層３５から出射された光を全反射させ、全反射光を撮像素子ユニット２０，１２０の受光面上に集光させるように配置されている。また、２つの凸部８８Ａの間に形成されている凹部８８Ｂと、配線層６０との間には、大径の実装用半田バンプ８９が形成されており、実装用半田バンプ８９を介して、配線層６０上にＰＥＴ基板８７が実装されている。尚、凸部８８Ａの先端部と、撮像素子ユニット２０，１２０の受光面との位置決めが重要となるが、凹部８８Ｂと配線層６０との間には実装用半田バンプ８９が形成されているので、半田のセルフアライメント効果により、位置が自動的に補正される。即ち、半田のセルフアライメント効果が働くことにより、リフロー炉を通すだけで、凸部８８Ａの先端部と、撮像素子ユニット２０，１２０の受光面の中心とを一致させることができ、位置を自動的に補正することができる。

以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。実施例における電流／電圧変換回路、撮像装置あるいは撮像素子ユニットの構成、構造は例示であり、適宜、変更することができる。

尚、本開示は、以下のような構成を取ることもできる。
［１］《撮像装置》
１画素又は複数の画素を構成する撮像素子ユニットが２次元マトリクス状に配設されて成る撮像パネルを備えており、
各撮像素子ユニットは、
入射した電磁波を電流に変換する撮像素子、及び、
撮像素子からの電流を電圧に変換する電流／電圧変換回路、
から成る撮像装置。
［２］ｍ₀個の画素（但し、ｍ₀は２以上、１×１０³以下の整数）から１つの撮像素子ユニットが構成されている［１］に記載の撮像装置。
［３］電流／電圧変換回路は、演算増幅器及びコンデンサ部を備えており、
演算増幅器は、電流／電圧変換回路の出力部に接続された出力部、並びに、第１入力部及び第２入力部を備えており、
コンデンサ部の一端は演算増幅器の出力部に接続されており、他端は演算増幅器の第２入力部及び撮像素子の出力部に接続されている［１］又は［２］に記載の撮像装置。
［４］電流／電圧変換回路は、リセット用スイッチ回路を有する短絡回路を更に備えており、
コンデンサ部は短絡回路に並列に接続されている［３］に記載の撮像装置。
［５］撮像素子からの電流によってコンデンサ部に電荷が蓄積される［３］又は［４］に記載の撮像装置。
［６］電流／電圧変換回路は、複数のコンデンサ部、及び、切替えスイッチ回路を備えており、
複数のコンデンサ部のそれぞれは、切替えスイッチ回路を介して、演算増幅器の出力部及び演算増幅器の第２入力部に接続されている［３］乃至［５］のいずれか１項に記載の撮像装置。
［７］電流／電圧変換回路は、第１のスイッチ回路及び第２のスイッチ回路を更に備えており、
演算増幅器の第１入力部は、第１の電源に接続されており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続され、
第１のスイッチ回路と第２のスイッチ回路とは相補的に動作する［３］乃至［６］のいずれか１項に記載の撮像装置。
［８］電流／電圧変換回路は、第２のコンデンサ部、及び、第１のスイッチ回路と同じ動作を行う第３のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して演算増幅器の出力部に接続されている［７］に記載の撮像装置。
［９］電流／電圧変換回路は、第２のコンデンサ部、第３のスイッチ回路、第４のスイッチ回路、第５のスイッチ回路、及び、第６のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して演算増幅器の出力部に接続されており、
第２のコンデンサ部の他端は、第４のスイッチ回路を介して演算増幅器の第２入力部に接続されており、且つ、第５のスイッチ回路を介して第１の電源に接続されており、
第６のスイッチ回路は、コンデンサ部の他端と、第１のスイッチ回路及び演算増幅器の第２入力部との間に配されている［７］に記載の撮像装置。
［１０］電流／電圧変換回路は、演算増幅器の出力部及び電流／電圧変換回路の出力部に接続されたバッファ回路を更に備えている［３］乃至［９］のいずれか１項に記載の撮像装置。
［１１］電流／電圧変換回路は、電界効果トランジスタ、及び、コンデンサ部から構成されており、
コンデンサ部の一端は、電界効果トランジスタの一方のソース／ドレイン領域に接続されており、コンデンサ部の他端は、電界効果トランジスタのゲート電極及び撮像素子の出力部に接続されており、
電界効果トランジスタの一方のソース／ドレイン領域は、第１の電源に接続されており、且つ、電流／電圧変換回路の出力部に接続されている［１］に記載の撮像装置。
［１２］電流／電圧変換回路は、リセット用スイッチ回路を有する短絡回路を更に備えており、
コンデンサ部は、短絡回路に並列に接続されている［１１］に記載の撮像装置。
［１３］撮像素子からの電流によってコンデンサ部に電荷が蓄積される［１１］又は［１２］に記載の撮像装置。
［１４］電流／電圧変換回路は、複数のコンデンサ部、及び、切替えスイッチ回路を備えており、
複数のコンデンサ部のそれぞれは、切替えスイッチ回路を介して、電界効果トランジスタの一方のソース／ドレイン領域及びゲート電極に接続されている［１１］乃至［１３］のいずれか１項に記載の撮像装置。
［１５］電流／電圧変換回路は、第１のスイッチ回路及び第２のスイッチ回路を更に備えており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続され、
第１のスイッチ回路と第２のスイッチ回路とは相補的に動作する［１１］乃至［１４］のいずれか１項に記載の撮像装置。
［１６］電流／電圧変換回路は、第２のコンデンサ部、及び、第１のスイッチ回路と同じ動作を行う第３のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して電界効果トランジスタの一方のソース／ドレイン領域に接続されている［１５］に記載の撮像装置。
［１７］電流／電圧変換回路は、第２のコンデンサ部、第３のスイッチ回路、第４のスイッチ回路、第５のスイッチ回路、及び、第６のスイッチ回路を更に備えており、
第２のコンデンサ部の一端は、第３のスイッチ回路を介して電界効果トランジスタの一方のソース／ドレイン領域に接続されており、
第２のコンデンサ部の他端は、第４のスイッチ回路を介して電界効果トランジスタのゲート電極に接続されており、且つ、第５のスイッチ回路を介して第３の電源に接続されており、
第６のスイッチ回路は、コンデンサ部の他端と、第１のスイッチ回路及び電界効果トランジスタのゲート電極との間に配されている［１５］に記載の撮像装置。
［１８］電流／電圧変換回路は、電界効果トランジスタの一方のソース／ドレイン領域及び電流／電圧変換回路の出力部に接続されたバッファ回路を更に備えている［１１］乃至［１７］のいずれか１項に記載の撮像装置。
［１９］撮像素子ユニットは一体に成型されている［１］乃至［１８］のいずれか１項に記載の撮像装置。
［２０］撮像素子と電流／電圧変換回路とは積層されている［１］乃至［１９］のいずれか１項に記載の撮像装置。
［２１］撮像素子ユニットの受光面上にはレンズが形成されている［２０］に記載の撮像装置。
［２２］撮像素子ユニットの受光面の上方にはレンズ部が配されている［２０］に記載の撮像装置。
［２３］撮像素子ユニットの受光面の上方には、凸部及び凹部を有する基板が配されている［２０］に記載の撮像装置。
［２４］配線層を更に備えており、
撮像素子ユニットには半田バンプが形成されており、
撮像素子ユニットは半田バンプを介して配線層に取り付けられている［１］乃至［２３］のいずれか１項に記載の撮像装置。
［２５］第１基板及び第２基板を更に備えており、
第２基板に配線層が形成されており、
第１基板にはシンチレーター層が形成されており、
配線層とシンチレーター層との間に複数の撮像素子ユニットが配されている［２４］に記載の撮像装置。
［２６］《電流／電圧変換回路：第１の態様》
入射した電磁波を電流に変換する撮像素子が接続され、撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
電流／電圧変換回路の出力部に接続された出力部、並びに、第１入力部及び第２入力部を備えた演算増幅器、
一端が演算増幅器の出力部に接続され、他端が演算増幅器の第２入力部に接続されているコンデンサ部、並びに、
相補的に動作する第１のスイッチ回路及び第２のスイッチ回路、
を具備しており、
演算増幅器の第１入力部は、第１の電源に接続されており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続される電流／電圧変換回路。
［２７］リセット用スイッチ回路を有する短絡回路を更に備えており、
コンデンサ部は短絡回路に並列に接続されている［２６］に記載の電流／電圧変換回路。
［２８］《電流／電圧変換回路：第２の態様》
入射した電磁波を電流に変換する撮像素子が接続され、撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
電界効果トランジスタ、
コンデンサ部、並びに、
相補的に動作する第１のスイッチ回路及び第２のスイッチ回路、
を具備しており、
コンデンサ部の一端は、電界効果トランジスタの一方のソース／ドレイン領域に接続されており、コンデンサ部の他端は、電界効果トランジスタのゲート電極に接続されており、
電界効果トランジスタの一方のソース／ドレイン領域は、第１の電源に接続されており、且つ、電流／電圧変換回路の出力部に接続されており、
撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続される電流／電圧変換回路。
［２９］リセット用スイッチ回路を有する短絡回路を更に備えており、
コンデンサ部は、短絡回路に並列に接続されている［２８］に記載の電流／電圧変換回路。
［３０］撮像素子からの電流によってコンデンサ部に電荷が蓄積される［２６］乃至［２９］のいずれか１項に記載の電流／電圧変換回路。
［３１］撮像素子と一体に成型されている［２６］乃至［３０］のいずれか１項に記載の電流／電圧変換回路。

１０，１１０・・・撮像装置（Ｘ線平面検出器）、１１，１１１・・・撮像パネル、２０，１２０・・・撮像素子ユニット、２１・・・出力用配線、２１Ａ・・・出力用配線の出力端子、２２・・・電源（第１の電源及び第２の電源）、２３・・・演算増幅器用電源、１２２・・・第２の電源あるいは第３の電源、１２３・・・第１の電源、３０・・・撮像素子、３１・・・撮像素子の寄生容量、３２・・・バイアス電極、３３・・・Ｘ線変換層、３４，３７・・・画素電極、３５・・・シンチレーター層、３６・・・フォトダイオード、４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ，１４０Ａ，１４０Ｂ，１４０Ｃ・・・電流／電圧変換回路（電荷／電圧変換回路）、４１・・・演算増幅器（オペレーション・アンプリファイア、オペアンプ）、４１Ａ・・・第１入力部（非反転入力部）、４１Ｂ・・・第２入力部（反転入力部）、４１Ｃ・・・出力部、１４１・・・電界効果トランジスタ、４２，４２Ａ，４２Ｂ，４２Ｃ，１４２・・・コンデンサ部、４３，１４３・・・短絡回路、４４，１４４・・・リセット用スイッチ回路、４５，１４５・・・第１のスイッチ回路、４６，１４６・・・第２のスイッチ回路、４７，１４７・・・バッファ回路、４８，１４８・・・出力用スイッチ回路、５１Ａ，５１Ｂ，５１Ｃ・・・切替えスイッチ回路、５２，５４，１５２・・・第２のコンデンサ部、５３，５５₃，１５５₃・・・第３のスイッチ回路、５５₄，１５５₄・・・第４のスイッチ回路、５５₅，１５５₅・・・第５のスイッチ回路、５５₆，１５５₆・・・第６のスイッチ回路、６０・・・配線層、６１・・・半田バンプ、６２，７５，７６・・・アンダーバンプメタル、６３，７２・・・配線、６４，７１・・・遮光膜、７０・・・受光ＩＣ、７０’・・・受光ＩＣの受光面、７３・・・ビアホール、７４・・・受光ＩＣ用半田バンプ、８１・・・第１基板、８２・・・第２基板、８３・・・封止部材、８４・・・透明樹脂、８５・・・レンズ部、８６・・・レンズ部用半田バンプ、８７・・・ＰＥＴ基板、８８Ａ・・・凸部、８８Ｂ・・・凹部、８９・・・実装用半田バンプ

Claims (16)

1. １画素又は複数の画素を構成する撮像素子ユニットが２次元マトリクス状に配設されて成る撮像パネルを備えており、
   各撮像素子ユニットは、
   入射した電磁波を電流に変換する撮像素子、及び、
   撮像素子からの電流を電圧に変換する電流／電圧変換回路、
   から成り、
   電流／電圧変換回路は、演算増幅器及びコンデンサ部を備えており、
   演算増幅器は、電流／電圧変換回路の出力部に接続された出力部、並びに、第１入力部及び第２入力部を備えており、
   コンデンサ部の一端は演算増幅器の出力部に接続されており、他端は演算増幅器の第２入力部及び撮像素子の出力部に接続されており、
   電流／電圧変換回路は、第１のスイッチ回路及び第２のスイッチ回路を更に備えており、
   演算増幅器の第１入力部は、第１の電源に接続されており、
   撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続され、
   第１のスイッチ回路と第２のスイッチ回路とは相補的に動作する撮像装置。
2. 撮像素子からの電流によってコンデンサ部に電荷が蓄積される請求項１に記載の撮像装置。
3. 電流／電圧変換回路は、第２のコンデンサ部、及び、第１のスイッチ回路と同じ動作を行う第３のスイッチ回路を更に備えており、
   第２のコンデンサ部の一端は、第３のスイッチ回路を介して演算増幅器の出力部に接続されている請求項１又は請求項２に記載の撮像装置。
4. 電流／電圧変換回路は、第２のコンデンサ部、第３のスイッチ回路、第４のスイッチ回路、第５のスイッチ回路、及び、第６のスイッチ回路を更に備えており、
   第２のコンデンサ部の一端は、第３のスイッチ回路を介して演算増幅器の出力部に接続されており、
   第２のコンデンサ部の他端は、第４のスイッチ回路を介して演算増幅器の第２入力部に接続されており、且つ、第５のスイッチ回路を介して第１の電源に接続されており、
   第６のスイッチ回路は、コンデンサ部の他端と、第１のスイッチ回路及び演算増幅器の第２入力部との間に配されている請求項１に記載の撮像装置。
5. １画素又は複数の画素を構成する撮像素子ユニットが２次元マトリクス状に配設されて成る撮像パネルを備えており、
   各撮像素子ユニットは、
   入射した電磁波を電流に変換する撮像素子、及び、
   撮像素子からの電流を電圧に変換する電流／電圧変換回路、
   から成り、
   電流／電圧変換回路は、電界効果トランジスタ、及び、コンデンサ部から構成されており、
   コンデンサ部の一端は、電界効果トランジスタの一方のソース／ドレイン領域に接続されており、コンデンサ部の他端は、電界効果トランジスタのゲート電極及び撮像素子の出力部に接続されており、
   電界効果トランジスタの一方のソース／ドレイン領域は、第１の電源に接続されており、且つ、電流／電圧変換回路の出力部に接続されている撮像装置。
6. 撮像素子からの電流によってコンデンサ部に電荷が蓄積される請求項５に記載の撮像装置。
7. 電流／電圧変換回路は、複数のコンデンサ部、及び、切替えスイッチ回路を備えており、
   複数のコンデンサ部のそれぞれは、切替えスイッチ回路を介して、電界効果トランジスタの一方のソース／ドレイン領域及びゲート電極に接続されている請求項５又は請求項６に記載の撮像装置。
8. 電流／電圧変換回路は、第１のスイッチ回路及び第２のスイッチ回路を更に備えており、
   撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続され、
   第１のスイッチ回路と第２のスイッチ回路とは相補的に動作する請求項５乃至請求項７のいずれか１項に記載の撮像装置。
9. 電流／電圧変換回路は、第２のコンデンサ部、及び、第１のスイッチ回路と同じ動作を行う第３のスイッチ回路を更に備えており、
   第２のコンデンサ部の一端は、第３のスイッチ回路を介して電界効果トランジスタの一方のソース／ドレイン領域に接続されている請求項８に記載の撮像装置。
10. 電流／電圧変換回路は、第２のコンデンサ部、第３のスイッチ回路、第４のスイッチ回路、第５のスイッチ回路、及び、第６のスイッチ回路を更に備えており、
    第２のコンデンサ部の一端は、第３のスイッチ回路を介して電界効果トランジスタの一方のソース／ドレイン領域に接続されており、
    第２のコンデンサ部の他端は、第４のスイッチ回路を介して電界効果トランジスタのゲート電極に接続されており、且つ、第５のスイッチ回路を介して第３の電源に接続されており、
    第６のスイッチ回路は、コンデンサ部の他端と、第１のスイッチ回路及び電界効果トランジスタのゲート電極との間に配されている請求項８に記載の撮像装置。
11. 電流／電圧変換回路は、電界効果トランジスタの一方のソース／ドレイン領域及び電流／電圧変換回路の出力部に接続されたバッファ回路を更に備えている請求項５乃至請求項１０のいずれか１項に記載の撮像装置。
12. 撮像素子ユニットは一体に成型されている請求項１乃至請求項１１のいずれか１項に記載の撮像装置。
13. 入射した電磁波を電流に変換する撮像素子が接続され、撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
    電流／電圧変換回路の出力部に接続された出力部、並びに、第１入力部及び第２入力部を備えた演算増幅器、
    一端が演算増幅器の出力部に接続され、他端が演算増幅器の第２入力部に接続されているコンデンサ部、並びに、
    相補的に動作する第１のスイッチ回路及び第２のスイッチ回路、
    を具備しており、
    演算増幅器の第１入力部は、第１の電源に接続されており、
    撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続される電流／電圧変換回路。
14. 入射した電磁波を電流に変換する撮像素子が接続され、撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
    電界効果トランジスタ、
    コンデンサ部、並びに、
    相補的に動作する第１のスイッチ回路及び第２のスイッチ回路、
    を具備しており、
    コンデンサ部の一端は、電界効果トランジスタの一方のソース／ドレイン領域に接続されており、コンデンサ部の他端は、電界効果トランジスタのゲート電極に接続されており、
    電界効果トランジスタの一方のソース／ドレイン領域は、第１の電源に接続されており、且つ、電流／電圧変換回路の出力部に接続されており、
    撮像素子の出力部は、第１のスイッチ回路を介してコンデンサ部の他端に接続され、且つ、第２のスイッチ回路を介して第２の電源に接続される電流／電圧変換回路。
15. 撮像素子からの電流によってコンデンサ部に電荷が蓄積される請求項１３又は請求項１４に記載の電流／電圧変換回路。
16. 撮像素子と一体に成型されている請求項１３乃至請求項１５のいずれか１項に記載の電流／電圧変換回路。

Images