JP6202482B2 - イメージャデコーダのための誤り検出方法および装置 - Google Patents

Description

本発明は概してカメラに用いられるＣＭＯＳ撮像素子のようなイメージャに関し、特にはイメージャデコーディングに関する誤り検出に関する。

図１はＣＭＯＳ撮像素子の例を示す。なお、図の細部はここでの教示を理解するために有用ではあるが、非限定的なものとして理解すべきである。図示のＣＭＯＳ撮像素子１０において、「ＣＭＯＳ」は相補型金属酸化膜半導体を意味する。撮像素子１０はカバーガラスおよびマイクロレンズアレイ１２、有効画素センサアレイ１４を、関連するアナログ処理回路１６），アナログ−デジタルコンバータまたはＡＤＣ１８、および、ＡＤＣ１８によってデジタル形式に変換されたアナログ信号を処理するデジタル信号処理回路２０とともに有する。

撮像素子１０はさらに、デジタル処理回路２０のような、撮像素子１０の１つ以上の要素とインタフェースするための、処理およびインタフェース回路２２を有する。また、撮像素子１０は、露光タイミングおよび制御回路２６、および、画像読み出しタイミングおよび制御回路２８の動作といった所定の動作を制御するための制御レジスタ２４を有する。そして、画像読み出しタイミングおよび制御回路２８は、有効画素アレイ１４からデータを読み出すために用いられる行デコーダ回路３０および列デコーダ回路３２を制御する。

行デコーダ回路３０によって有効画素アレイ１４の１行を一度にアクティブにすることにより、有効画素アレイ１４は選択された行に関する画素データを表すアナログ信号を出力する。アナログ処理回路１６はアナログ画素データを取り込むためのサンプルホールド回路を有する。すべてのアナログ処理の後、取り込まれたアナログデータはＡＤＣ１８によってデジタルドメインに変換され、デジタル処理回路２０でさらに処理される。

図２は図１に示す例示的撮像素子１０にも当てはまる「平面図」の例を示す。タイミングおよび制御回路２８内のカウンタは画素アレイ１４の自動スキャンを実施する。より詳細には、カウンタは行および列デコーダ回路３０および３２へのアドレス信号を生成する。この手法は有効画素アレイ１４内の各画素の独立したアドレス指定を可能にする。

図３は、図１および図２に示した有効画素アレイ１４を構成する例示的な画素回路の詳細を提供する。図３は撮像素子の有効画素アレイ１４で実施される行／列読み出し手法を示している。特に、行／列アクティベーションに関するトランジスタＱ１およびＱ２、および、蓄電および飽和制御を提供するトランジスタＱ３およびＱ４がそれぞれ図示されている。

図１〜図３の例に示したようなタイプの撮像素子に関するさまざまな故障のうち、所定の故障は動作に与える影響および／または検出の困難性という点において特に問題が大きい。例えば、アドレス指定誤りは特に問題である。より詳細には、アドレス指定を引き起こすように行デコードまたは列デコードが失敗すると、選択された画素について読み出されたデータは、有効画素アレイ１４の別の行または列の選択されていない画素についてのデータを表す可能性がある。

撮像素子から読み出されている画像データのアーチファクトまたは破損を引き起こすだけでなく、撮像素子アドレス指定誤りは、撮像素子１０が機械防護(machine guarding)、自律車両ガイダンス、エリア監視、または他の高セキュリティおよび／またはセーフティクリティカルな撮影機能に用いられる用途において、重大な設計の安全性の検討を表すことが理解される。例えば、セーフティクリティカルなマシンビジョンまたは他の物体検知用途において、誤った撮像素子のアドレス指定は、そうでなければ検知されたであろう物体を撮像システムが検知しそこなう結果を招く可能性がある。

撮像素子アドレス指定誤りを検出するためのさまざまな既知のアプローチは、テストパターンまたは画像を撮像素子に投入することを含んでいる。これら投入されるパターンまたは画像は内蔵されても外部にあってもよい。いずれの場合も、関与する撮像素子から読み出される画像データは、投入したテストパターンまたは画像と一致しなくてはならない。残念なことに、テストパターンの利用は潜在的に非常に長い検証テストを意味し、かつ一般的に撮像素子をオフラインにすること、例えばテストパターン導入のために通常の、または名目上の撮像動作を中断することを必要とする。

別のアプローチは各画素のアドレスを表すデータやマークの類いの付与を伴う。付与は関連する画素アレイから画素信号が読み出される際に行われる。しかし、この、アドレス指定誤り検出のためのアプローチは撮像素子が特別に設計されていることを必要とし、そのような撮像素子は低コストの汎用ＣＭＯＳ撮像素子よりも高価になる傾向がある。

本明細書による教示は、撮像素子における誤った画素アドレス指定を検出するための方法および装置を提供する。方法および装置は、アドレス指定誤りを検出するために撮像素子の「固定パターンノイズ」特性をうまく利用する。概して、撮像素子の対象アドレスから読み出されたデータに認められるパターンノイズを撮像素子について既知の固定パターンノイズ特性と比較することに基づいて画素アドレス指定誤りが検出される。

例示的な実施形態において、画素アレイを有する撮像素子における誤った画素アドレス指定を検出する方法は、撮像素子の対象とする画素アドレスに関する実際の固定パターンノイズを取得することと、実際の固定パターンノイズと、対象とする画素アドレスに関する既知の参照固定パターンノイズとの相関をとることとを有する。方法はさらに、相関の結果に基づいて撮像素子のアドレス指定誤りを検出することを有する。

別の実施形態において、処理回路を有する撮像素子におけるアドレス指定誤りを検出するように構成されたテスト回路は、処理回路および、固定パターンノイズ（ＦＰＮ）テンプレートを記憶する、コンピュータが読み取り可能な媒体とを有する。テンプレートは、撮像素子の画素アドレスの少なくとも１つの範囲についての参照ＦＰＮ値を有し、テスト回路は処理回路を通信可能に撮像素子と接続するように構成されたインタフェース回路をさらに有する。

対応して、処理回路は、撮像素子の対象画素アドレスに関する実際の固定パターンノイズを取得し、実際の固定パターンノイズと対象画素アドレスに関して既知の参照固定パターンノイズとの相関をとるように構成される。処理回路はさらに、相関の結果に基づいて、撮像素子についてのアドレス指定誤りを検出するように構成される。

別の実施形態において、撮像素子における誤った画素アドレス指定を検出する方法は、撮像素子の対象画素アドレスから実際の固定パターンノイズ（ＦＰＮ）値を読み出すことと、実際のＦＰＮ値が、対象画素アドレスに実際に存在する画素の特性である参照ＦＰＮ値と合致するかどうかを判定することとを有する。方法はさらに、対象画素アドレスに関して実際のＦＰＮ値が参照ＦＰＮ値と合致しない場合に、撮像素子についてアドレス指定誤りが存在すると決定することを有する。

関連する実施形態において、テスト回路は撮像素子におけるアドレス指定誤りを検出するように構成されるとともに、処理回路と、撮像素子の画素アドレスの少なくとも１つの範囲に関する参照固定パターンノイズ（ＦＰＮ）値を有するＦＰＮテンプレートを記憶する、コンピュータが読み取り可能な媒体とを有する。テスト回路はさらに、処理回路を通信可能に撮像素子に接続するように構成されたセンサインタフェース回路を有し、処理回路は撮像素子の対象画素アドレスから実際の固定パターンノイズ（ＦＰＮ）値を読み出し、実際のＦＰＮ値が対象画素アドレスに実際に存在する画素に関するＦＰＮテンプレートから既知である参照ＦＰＮ値と合致するか否かを判定し、対象画素アドレスに関して実際のＦＰＮ値が参照ＦＰＮ値と合致しない場合に撮像素子についてアドレス指定誤りが存在すると決定する、ように構成される。

本発明が上述した特徴および利点に限定されないことはいうまでもない。本技術分野に属する当業者は、以下の詳細な説明を添付図面を参照しながら読むことにより、さらなる特徴および利点に気付くであろう。

撮像素子の例を示すブロック図である。 図１の撮像素子のさらなる回路の詳細を示す図である。 図１の撮像素子のさらなる回路の詳細を示す図である。 セイフティクリティカルな用途に用いられる撮像素子に関する重要な故障メカニズムを特定する軽減情報のテーブルを示す図である。 撮像素子に関する例示的な固定ノイズパターンの図である。 本開示に従った、固定ノイズパターンテンプレートの一実施形態の図である。 本開示に従った、固定ノイズパターン評価プロセスの一実施形態の図である。 固定パターンノイズの一実施形態に従った相関処理結果をプロットした図である。 開示される１つ以上の実施形態において撮像素子に関して用いられる、重要なリスクおよび対応する緩和策を特定する、さらなる軽減情報のテーブルを示す図である。 例示的な撮像素子回路および装置に関する、計測されたテンプレート値および予期されるテンプレート値のテーブルを示す図である。 本開示に従った、撮像素子テストの一実施形態に従った疑似コードを示す図である。 開示される１つ以上の実施形態に従って撮像素子をテストするために単独または組み合わせで用いられる、追加の回路制御メカニズムを特定するテーブルの図である。 撮像素子と、撮像素子をテストするための、開示される一実施形態に従って構成されたテスト回路とを有するイメージング装置のブロック図である。 開示される撮像素子テスト方法の一実施形態の論理フロー図である。

図４は、撮像素子の選択された行／列ライン出力または信号をセーフティクリティカル出力として特定する「緩和策」テーブルを示す。図示のテーブルは、行／列デコーディングテストを軽減技術として特定している。特に興味深いのは、ここに開示されている緩和テストは特別なセンサ回路または機能を必要とせず、図１〜図３の例に示されるような「一般的」もしくは汎用撮像素子に直接適用されることである。

ここで教示される誤ったアドレス指定の検出の１態様において、誤り検出は、所与のアドレス位置で画素アレイから読み出された「固定パターンノイズ」またはＦＰＮが、それらのアドレス位置について既知の特徴的なＦＰＮを合致するかどうかの判定を含む。ここで、ＦＰＮは、個々の画素および／または関連付けられた増幅回路の感度または応答性の変動によって引き起こされる、イメージングアレイ内の画素にわたって見られる強度または輝度変動の明瞭かつ固定のパターンを意味することを理解されたい。

一般に、所与の撮像素子の画素アレイ内の各行または列は、特徴的なＦＰＮを呈する。そのため、プログラミングされたプロセッサのようなテスト回路が、画素アレイ内の各行および／または列について特徴的なＦＰＮを知っている範囲で、テスト回路は、画素アレイの１つ以上の行または列について、所与の行／列アドレスに関して得られたＦＰＮがその所与の行／列アドレスに関するＦＰＮ特性と合致しないことを検出することの検知に基づいて、撮像素子に入力される行／列選択が正しくデコードされていないことを検知可能である。

よりおおまかに述べれば、ここでは、個々のイメージャセンサは、その画素アレイを構成する行および列に関して統計学的に固有のＦＰＮを有すると認めている。従って、画素アレイの特定のアドレスからの読み出しを試行し、対応して出力されたＦＰＮが読み出されているアドレスに関する特性であるかどうかを判定することにより、ここで教示されるテスト回路および方法は、デコーディング誤りとも呼ばれるアドレス指定誤りを検出する。検出される誤りの非限定的な例は、行取り違え、列取り違えなどを含む。

特に、ＦＰＮは有効画素アレイと、画素アレイのダーク行および列との両方に現れる。この点に関し、一般的な撮像素子は１つ以上の「ダーク」行／列を有することに留意されたい。ダーク行または列は必要に応じてブラックであり、入射光に対して感受性を有しない。通常、ダーク行および列は光学的にアクティブな画素エリア（すなわち、入射光に反応する画素アレイのエリア）を取り囲んでおり、ダーク行および列は画素アレイの有効画素エリア内の行および列と同じやり方でアドレス指定することができる。

図５はＣＭＯＳ撮像素子の画素アレイについての例示的なＦＰＮを示す。ここで、画素アレイの行および列は特徴的なＦＰＮを呈し、図６は、所与の撮像素子についてのファクトリーキャリブレーションまたは特徴付け処理の一部としてＦＰＮ「テンプレート」４０を生成するための１つの想定される手法を示している。図示した例において、ＦＰＮは２４℃で特徴付けられ、撮像素子についてのＦＰＮテンプレート４０は１００のダーク画像４２を平均することに基づいて生成される。一例において、ＦＰＮテンプレート４０は、撮像素子の行／列の少なくとも一部（例えばダーク行および列）に対応するＦＰＮ値を有するファイル、データレコード、または他の電子データを有する。

同様に、図７はＦＰＮテンプレート４０によって特徴付けられる撮像素子を含んだ機器またはシステムでランタイム時にＦＰＮテンプレート４０を用いるための例示的なアプローチを示している。例えば、マシンビジョンシステムのセンサヘッドまたはカメラはエリア監視などのためのＣＭＯＳ撮像素子を含み、さらに、撮像素子のためのＦＰＮテンプレートを記憶するための不揮発性記憶装置を含む。センサヘッドまたはカメラはさらに、少なくともＦＰＮテンプレートに表されているアドレスについて、アドレスを撮像素子に入力することに基づいて画素データを読み出すためのテスト回路を含む。そのような回路は、通常の画像取得および処理のために撮像素子を読むのに用いられている通常のアドレス指定／インタフェース回路と少なくとも部分的に共通であってよい。

テスト回路は特定のアドレスについてＦＰＮテンプレート４０に記憶された画素データと、それらのアドレス値が撮像素子に入力された際に撮像素子から読み出された実際の画素データとの相関をとる。撮像素子に入力されたある読み出しアドレスが撮像素子によって正しくデコードされている場合、撮像素子から出力される実際の画素データは、そのアドレスについてＦＰＮテンプレート４０に記憶されている特性ＦＰＮを構成する画素データと強い関連性を有するはずである。

例えば、図７は撮像素子の画素アレイ内の特定の行ｉが選択されて撮像素子から読み出されていることを示している。選択行ｉについて撮像素子から読み出された画素データはＦＰＮテンプレート４０内の画素データの各行と相関が取られる。これは「行対行」の相関処理として理解することができ、したがって、選択された行アドレス（すなわち、画素データを読み出すために撮像素子に入力された行アドレス）に対応する、ＦＰＮテンプレート４０内の画素データの行で、最も高い、または最も強い相関が得られるであろう。

言い換えれば、撮像素子に入力される読み出しコマンドが行ｉに関するアドレスを対象としている場合、その読み出し動作に関して画素アレイから出力される画素データは、アドレス指定に誤りがなければ、ＦＰＮテンプレート４０から既知の、行ｉの特性ＦＰＮと最も強い関連性を有するはずである。

図８はさらなる例示的な詳細を提供する。この場合、表向きには行番号１９６が撮像素子から読み出され、その読み出しによって得られた画素データは、ＦＰＮテンプレート４０内の画素データの各行と相関が取られる。これは、行番号１９６について撮像素子から読み出された実際のＦＰＮと、（例えばその撮像素子のファクトリーキャリブレーションの一部として決定された）ＦＰＮテンプレート４０内に表される各行の特性ＦＰＮとの相関をとることと理解することができる。通常期待されるように撮像素子におけるアドレス指定誤りがないので、撮像素子から読み出された画素データはＦＰＮテンプレート内の行１９６の特性ＦＰＮと最も強い相関を示している。

図９は、相関処理に関連するいくらかの偽陽性リスクと、それに対応して１つ以上の実施形態において提案する緩和対抗策とをまとめた表を示している。特に、ＦＰＮは撮像素子温度に強く依存し、ＦＰＮは低温で明確で無くなってくる（すなわち、行や列によるＦＰＮの差が、撮像素子温度が低いとあまりはっきりしなくなる）。したがって、撮像素子が十分な温度であることを確実にするためにヒータを用いる緩和策が考えられる。

もちろん、ヒータの故障や所定の他の状況下では、撮像素子の異なる行または列の間に存在するＦＰＮの差異が不十分になる可能性は依然として存在する。したがって、ある選択された行または列からの読み出しが、誤って複数の行または列からの画素データにアクセスするような撮像素子アドレス指定誤りの場合、別の偽陽性リスクが生じる。この失敗リスクを緩和するため、ＦＰＮテンプレート４０内の複数の行または列と、撮像素子の選択された１つの行または列から読み出された実際の画素データとに比較的強い相関が認められる場合、相関処理はエラー状態を宣言するように構成されてよい。そのようなエラーは実際のアドレス指定誤りの結果であるかもしれないし、撮像素子が低温で、行／列間のＦＰＮが十分に区別されていないことの結果であるかもしれない。

図１０は、試作カメラ製品内の例示的な撮像素子から取得された実際の温度データを示す。この表は、外部（環境）温度と、カメラ試作品内部の撮像素子温度との、観察された関係を示している。データは、外部環境温度０℃までは信頼できるアドレス誤り検出が利用可能であることを示している。もちろん、異なるカメラ設計および／または他の対策に応じて、さらに低い外部環境温度での動作も許容されうるであろう。

例えば、アナログデジタル変換（ＡＤＣ）解像度の動的変更を用いることも想定されている。ここで議論するＡＤＣ解像度は、撮像素子の画素アレイから画素値を読み出すために用いられるもの、すなわち図１の例に示されるＡＤＣとして理解されよう。さらに、または代わりに、さらなる緩和策として動的ゲインおよび／またはオフセット制御が撮像素子に対して用いられる。後述するように、撮像素子画素アレイの動作および／または読み出しに関するゲインおよび／またはオフセット値の動的制御は、撮像素子の異なる行／列が呈する実際のＦＰＮの固有性(distinctiveness)を強めるために用いられてよい。

図１１は、１つ以上の実施形態において想定される撮像素子アドレス指定誤りの検出のための、行方向相関処理を実行するための疑似コードの例を示す。疑似コードをよく調べると分かるように、アルゴリズムは選択された行、すなわち特定の入力アドレスについて撮像素子から読み出される行が、ＦＰＮテンプレート内の同じアドレスの行と最も高い相関を示すことを必要とする。

従って、読み出された行のＦＰＮが、ＦＰＮテンプレート４０の各行のＦＰＮと比較され、読み出された行のＦＰＮが、読み出された行の行アドレスについてのＦＰＮテンプレート４０内のＦＰＮと最も強い相関を示す場合だけテストに合格する。より一般的に述べれば、画素データは特定のアドレス（またはアドレス範囲）について読み出される。アドレス指定誤りがなければ、読み出された画素データが示すＦＰＮは、同じアドレスまたはアドレス範囲についてのＦＰＮテンプレート４０内に記憶されているＦＰＮと最も強い相関を示すはずである。

さらに、アルゴリズムは相関の結果が少なくとも規定された閾値、例えば０（相関なし）から１（完全相関）までの相関スケールで０．８に相当することを必要とするように拡張されてもよい。このアルゴリズムが行方向処理などに適用可能なことはいうまでもない。

ここで想定されているアドレス指定誤り検出の別の態様では、ランタイムおよび起動時両方での検出処理が考えられる。ランタイム検出の１つのアプローチにおいて、想定されるテスト回路は撮像素子に関する実際のＦＰＮパターンを得るために低統合（低露出）テストフレームを用い、かつダーク列および／またはダーク行と、少なくとも一部の実施形態においてはさらに有効画素アレイ内の画素とを用いる。撮像素子を有するカメラまたはセンサヘッドが一般にはランタイム動作中に、撮像素子の異なる行および列間で十分に異なったＦＰＮを確実とするのに足りる程度に熱くなるであろうため、このような柔軟性が許容される。

一方、起動時において撮像素子は、異なる行および／または列間で十分に異なったＰＦＮパターンを呈するには冷たすぎるかもしれない。しかしながら、アドレステストを実行する前に撮像素子が暖まるのを待つのは現実的でなく、また、セーフティクリティカルアプリケーションでは、防護型機械(guarded machine)の動作または他の外部動作はセーフティクリティカルテストの全てが成功裏に実行されるまで開始を許可されないかもしれない。

そのため、ここでは、アドレステストを起動時に、延長された露出時間、例えば５００ｍｓから数秒までの露出時間を用いることに基づいて実行することが想定されている。長い露出時間の利用は、環境温度が低い場合、あるいは撮像素子が通常動作温度に達していない場合に効果的である。さらに、コールド／起動アドレステストについて、１つ以上の実施形態におけるテスト回路は、ＦＰＮパターンとＦＰＮテンプレート４０との相関を求めるために、撮像素子のダーク列および／またはダーク行だけを読み出す。そのため、１つ以上の実施形態では、ＦＰＮテンプレート４０が、撮像素子のダーク列／行および有効列／行の両方について、温度に依存したＦＰＮ特性を含むことが想定されている。

撮像素子の異なる行／列から読み出された画素データについて観察されるＦＰＮの固有性または特有性は、アドレス指定誤りの確かな検出の重要な特性である。そのために、一部の実施形態においてテスト回路は、既知の内蔵アナログオフセットを適用することにより、および／またはアナログゲインを変更することにより、撮像素子のＦＰＮパターンを制御し、また変化させる。つまり、撮像素子動作の１つ以上のパラメータを変更（概して撮像素子の「動作点」の変更と呼ぶ）することにより、撮像素子が呈するＦＰＮパターンを変更する。

従って、ファクトリーキャリブレーションの一部として、一部または全部の行／列についての撮像素子の特徴的ＦＰＮパターンを、いくつかの異なる動作点のそれぞれについて記憶させることができる。そして、撮像素子の本来の場所、すなわちその撮像素子を有する製品内でのライブまたはフィールドテストの間、撮像素子アドレス指定誤りをより確実に検出するためにテスト回路により大きなデータセットを与え、ここで説明したＦＰＮ相関処理を、いくつかの動作点のそれぞれについて実行することができる。

これを、各動作点に対する異なるＦＰＮテンプレート４０の生成すること、もしくはＦＰＮテンプレート４０に多次元または複数ページを持たせることと見なすことができる。実際の場所でのテスト中、テスト回路は例えば撮像素子用の適切なゲインおよび／またはオフセット値を設定することにより、動作点を選択するであろう。選択された動作点を維持しながら、テスト回路は選択されたアドレスについて撮像素子から画素データを読み出し、そのデータを、選択された動作点に関するＦＰＮテンプレート４０と比較するであろう。そのようなテストは一部または全部の動作点で実行されてよく、テストの全体的な合格／失敗状態は、テスト結果の集計に基づくことができる。特定の厳しいセーフティ設定において、いずれか１つの動作点でのいずれかのテストが失敗すれば、全体的なテストは失敗したと見なしてもよい。

図１２に示される表は、撮像素子アドレス指定誤りを確実に検出するために、ここで説明したＦＰＮに基づく相関処理を実行するための緩和策および／または強化策の例示的な集団を表す。撮像素子１０の画素強度に所定のオフセットを導入するために、アナログ処理回路１６のアナログオフセットを制御できることがわかる。さらに、または代わりに、例えば図１に示されるアナログ処理回路１６のアナログゲインを増加させることによってアナログゲインを制御して、撮像素子１０が呈するＦＰＮを変更したり、行／列単位でより異ならせたりすることができる。さらに、加えて、または代わりに、想定されるテスト回路は、撮像素子１０からの画素値をデジタル化するために用いられるＡＤＣ１８の解像度および／または基準電圧を、撮像素子の異なる行／列が呈する実際のＦＰＮ間の違いを拡大させる仕組みとして動的に調整することができる。

図１３は、例示的な実施形態に係る、想定されるテスト回路５０を示している。テスト回路５０は、例えばカメラ、他の装置またはアセンブリであってよい撮像装置４８に存在する。テスト回路５０の全てまたは少なくとも一部が、撮像装置４８と共有されうることが理解されよう。例えば、一部の実施形態において、テスト回路５０は、ＣＭＯＳ撮像素子であってよい撮像素子５２を統合ならびに用いるために必要に応じて撮像装置４８に実装される総合的な画像処理および制御回路に、実装されるか、さもなくば統合される。

テスト回路５０は、ＣＰＵまたは他のデジタル処理回路５６を有する処理回路５４を有する。処理回路５４は例えば、１つ以上のマイクロプロセッサ、マイクロコントローラ、ＤＳＰ、ＦＰＧＡまたは他のプログラマブルロジックデバイス、ＡＳＩＣなどを、サポート回路とともに有する。例えば、処理回路５４はプログラムおよびデータメモリまたは記憶装置６０とを有するか、それらに関連付けられる。プログラムおよびデータメモリまたは記憶装置６０は、例えばフラッシュメモリ、ＥＥＰＲＯＭまたは他の不揮発性メモリを有する。もちろん、処理回路５４は揮発性のワーキングメモリを含んだり、それに関連付けられたりしてよい。

概して、プログラムおよびデータメモリまたは記憶装置６０は、１つ以上の実施形態において、コンピュータプログラム６２および１つ以上のＦＰＮテンプレート４０のための不揮発性の恒久的な記憶装置を提供するコンピュータ読み取り可能な媒体を有する。特定の例において、プログラムおよびデータメモリまたは記憶装置６０は、撮像素子５２に関する特性ＦＰＮデータを有する少なくとも１つのＦＰＮテンプレート４０を記憶する。

さらなる例として、テスト回路５０は、処理回路５４を撮像素子５２に接続するＩ／Ｏ回路であるセンサインタフェース５８を有する。処理回路５４は例えば撮像素子５２に外向読み出しアドレスを出力し、それらのアドレスについて撮像素子５２から読み出される入来画素データを受信する。処理回路５４は動作点ＯＰ制御信号を表すデータまたは信号をさらに出力する。ＯＰ制御信号は、撮像素子アドレス指定テストのために、撮像素子５２の１つ以上の動作点を確立するために用いられるＡＤＣ解像度、ゲイン、および／またはオフセット値を制御する。

処理回路５４は１以上の実施形態では固定された回路から構成されてよいが、例えばマイクロプロセッサであるプログラマブル回路を用いてテスト回路５４を実施することも想定されている。そのような実施形態において、プログラマブル回路は、プログラムおよびデータメモリまたは記憶装置６０に記憶されるようなコンピュータプログラム６２を構成するコンピュータプログラム命令の実行に基づいて、ここで開示した動作を実行するように特に適合される。

テスト回路５０はさらに、温度センサ６８および／またはヒータ７０を含むか、それらと連携してもよい。想定される一実施形態において、１つ以上のＦＰＮテンプレート４０は、それぞれが異なる温度範囲に関連付けられた複数のＦＰＮテンプレート４０を有する。さらに、処理回路５４は温度表示、例えば環境温度測定値をＩ／Ｏ回路５８を通じて温度センサ６８から取得し、アドレス指定誤りを検出するために用いるための、適切なＦＰＮテンプレート４０を選択する。さらに、またはあるいは、温度依存する小区分または部分を含むただ１つのＦＰＮテンプレート４０だけが存在し、処理回路５４は検出された温度を、ＦＰＮテンプレート４０の小区分の適切な部分にアクセスするために用いる。

更なる追加として、またはさらなる実施形態の１つ以上において、処理回路５４は、撮像素子５２の実際の行／列ＦＰＮがはっきりしなくなるような低温になることを防止するために、ヒータ７０（例えば電気コイル、電力抵抗器、または他の加熱回路）を制御する。例えば、処理回路５４は、撮像素子５２が最小温度値以上を維持するよう、必要に応じてヒータ７０を稼働させることができる。

一般に、想定される一実施形態によれば、テスト回路５０は撮像素子５２内のアドレス指定誤りを検出するように構成され、テスト回路５０は処理回路５４と、撮像素子５２の画素アドレスの少なくともある範囲についての参照ＦＰＮ値を有する固定パターンノイズＦＰＮテンプレート４０を記憶するコンピュータ読み取り可能な媒体６０とを有する。さらに、テスト回路５０は、処理回路５４を通信可能に撮像素子５２に接続するように構成されたセンサインタフェース回路５８を有する。

処理回路５４は、撮像素子５２の対象画素アドレスについての実際の固定パターンノイズを取得し、実際の固定パターンノイズと対象画素アドレスについて既知の参照固定パターンノイズとの相関をとるように構成される。さらに、処理回路５４は、相関の結果に基づいて撮像素子に関するアドレス指定誤りを検出するように構成される。

例えば、そのような実施形態の少なくとも１つにおいて、処理回路５４は、画素アレイの対象行または列について実際の固定パターンノイズを取得することにより、撮像素子の対象画素アドレスについての実際の固定パターンノイズを取得し、画素アレイの行または列の範囲についての参照固定パターンノイズを取得することによって、実際の固定パターンノイズと、参照固定パターンノイズとの相関をとるように構成される。この範囲は対象行または列を含む。

処理回路５４は、対象行または列についての実際の固定パターンノイズと、その範囲内の各行または列についての参照固定パターンノイズとの相関をとるように構成される。さらに、処理回路５４は、対象行または列についての実際の固定パターンノイズが、その対象行または列についての参照固定パターンノイズと「明白に」相関していると認められない場合にアドレス指定誤りがあると決定することにより、撮像素子についてのアドレス指定誤りを検出するように構成される。

一般に「明白な」相関とは、規定された相関閾値を超える相関の結果を意味する。さらに、対象画素アドレスについての実際の固定パターンノイズが、対象画素アドレスに対応する参照固定パターンノイズ以外のＦＰＮテンプレート４０内のいずれかの固定パターンノイズと強い相関を示さないことも意味する。加えて、対象画素アドレスに対応する実際の固定パターンノイズと参照固定パターンノイズとの間で見られる相関の結果が、他の全ての相関の結果より、規定されたマージンを超えることも意味する。

例えば、対象行または列について撮像素子５２から読み出された実際の固定パターンノイズは、その対象行または列についてＦＰＮテンプレート４０が有している参照固定パターンノイズに関して強い相関の結果を生成するかもしれないが、同時にＦＰＮテンプレート４０内の別の行または列とも強い相関を示すかもしれない。そういった不明瞭さは、例えば、撮像素子の温度が低く、撮像素子５２の異なる行または列間の実際の固定パターンノイズの区別がしにくくなっている場合に生じる。

さらに、テスト回路５０の具体的なアーキテクチャとは関係なく、１つ以上の実施形態において、テスト回路５０は画素アレイを有する撮像素子における誤った画素アドレス指定を検出する方法を実行するように構成される。この方法は、撮像素子の対象画素アドレスについて実際の固定パターンノイズを取得することと、実際の固定パターンノイズと、対象画素アドレスについて既知の参照固定パターンノイズとの相関をとることと、相関の結果に基づいて撮像素子についてのアドレス指定誤りを検出することとを有する。

方法はテスト対象の撮像素子５２を有する機器または装置の起動時に実行され、方法は、撮像素子５２から実際の固定パターンノイズを読み出すために延長された露出時間を用いることを含んでもよい。さらに、またはその代わりに、方法はランタイムに実行され、動作中のフレームレートに対応する名目上の露出を用いることをさらに有する。

一部の実施形態において、方法は、望ましい最小動作温度に従って撮像素子５２を加熱することを有し、方法の１つ以上の実施形態は、画素アドレスの少なくとも１つの範囲についての温度依存参照固定パターンノイズデータを有する工場特性情報を記憶することを有する。すなわち、ＦＰＮテンプレート４０は温度依存特性データを有する。例えば、ＦＰＮテンプレート４０は、撮像素子５２の全画素アドレスについての温度依存参照固定パターンノイズデータを有する工場特性情報を記憶する。

想定される方法の詳細に関する他の例において、撮像素子の対象画素アドレスについての実際の固定パターンノイズを取得する工程は、画素アレイの対象行または列についての実際の固定パターンノイズを取得することを有する。実際の固定パターンノイズと参照固定パターンノイズとの相関をとる工程は、画素アレイの、対象画素アドレスを含む行または列の範囲についての参照固定パターンノイズを取得することと、対象行または列についての実際の固定パターンノイズと、範囲内の各行または列についての参照固定パターンノイズとの相関をとることとを有する。相関の結果に基づいて撮像素子５２のアドレス指定誤りを検出する工程は、対象行または列についての実際の固定パターンノイズが対象行または列についての参照固定パターンノイズと明白な相関を示さない場合に、アドレス指定誤りが存在すると決定することを有する。

図１４は、上述した処理の実施として理解することのできる例示的な方法１４００に関するフロー図である。方法１４００の１つ以上の工程は図で示唆されているものとは異なる順序で実行されうること、また１つ以上の工程が並行して、または他の動作と一緒に実行されうること、繰り替えされたりループされたりしうることが理解されよう。

例えば、一部の実施形態において、方法１４００は撮像装置４８の起動時に、撮像素子１４の１つ以上の動作点について実行され、また、撮像装置４８の通常のランタイム動作の間に、繰り返しおよび／またはトリガされたことに応じて実行される。少なくとも１つの実施形態において、方法１４００の実行頻度はセーフティクリティカル故障検出要件によって命令される。

いかなる場合も、方法１４００は、撮像素子５２の対象画素アドレスから実際の固定パターンノイズ（ＦＰＮ）値を読み出すこと（ブロック１４０２）と、実際のＦＰＮ値が、対象画素アドレスに実際に存在する画素の特定である参照ＦＰＮ値と合致するかどうかを判定すること（ブロック１４０４）とを有する。方法１４００はさらに、対象画素アドレスについて、実際のＦＰＮ値が参照ＦＰＮ値と合致しない場合に、撮像素子についてアドレス指定誤りが存在すると決定すること（ブロック１４０６）を有する。

方法１４００を実施するテスト回路５０の一例において、テスト回路５０は、撮像素子５２の対象画素アドレスから実際の固定パターンノイズ（ＦＰＮ）値を読み出し、実際のＦＰＮ値が、対象画素アドレスに実際に存在する画素についてＦＰＮテンプレートから既知の参照固定パターンノイズと合致するか否かを判定するように構成される。テスト回路５０はさらに、対象画素アドレスについて実際のＦＰＮ値が参照ＦＰＮ値と合致しない場合に、撮像素子５２についてアドレス指定誤りが存在すると決定するように構成される。

先に示したように、方法１４００について要求される「合致」は、単純な合致／非合致よりも複雑な、または微妙な差異を有することが理解されよう。例えば、撮像素子５２から読み出された実際のＦＰＮ値は、撮像素子の画素アレイ内の対象行または列を有しており、方法１４００は以下のいずれか１つまたは任意の組み合わせによって規定されるような明白な合致を要件としてもよい。
- ＦＰＮテンプレート２４内の複数の行または列について、参照ＦＰＮ値に対する実際のＦＰＮ値の相関をとり、対象行または列に対応する参照ＦＰＮ値に関して最大相関応答が認められることを確かめること、
- 対象行または列についての実際のＦＰＮ値と参照ＦＰＮ値との間の相関応答が、規定された最低応答閾値に等しいか、最低応答閾値よりある程度高いことを確かめること、
- 対象行または列についての実際のＦＰＮ値と参照ＦＰＮ値との間で認められる相関応答が、ＦＰＮテンプレート４０内で評価された他の全ての行または列に関して見られる相関応答よりも、何らかの規定されたマージンだけ大きいことを確かめること、
- ＦＰＮテンプレート４０の複数の行または列が、撮像素子５２から読み出された実際のＦＰＮ値に関して強い相関応答を生成することがないことを確かめること。

特に、上述の説明および関連する図面に示された教示の利点を教授した本技術分野に属する当業者は、開示された１つ以上の発明の変形物および他の実施形態を想起するであろう。従って、１つ以上の発明が開示された特定の実施形態に限定されるべきでないこと、および、変形物および他の実施形態が本開示の範囲に含まれるべきであることを理解すべきである。本明細書では特定の用語が用いられているかもしれないが、それらは汎用的かつ説明的な意味でのみ用いられており、限定を目的としたものではない。

Claims (11)

1. 画素アレイを有する撮像素子における誤った画素アドレス指定を検出する方法であって、
   前記撮像素子の対象画素アドレスについての実際の固定パターンノイズを取得することと、
   前記実際の固定パターンノイズと、前記対象画素アドレスについて既知の参照固定パターンノイズとの相関をとることと、
   前記相関の結果に基づいて、前記撮像素子についてのアドレス指定誤りを検出することと、を有する方法。
2. 前記撮像素子が通常動作温度より低い状態にあると仮定される場合もしくは検出される際に前記実際の固定パターンノイズを取得するため、延長された露出時間を用いることをさらに有する請求項１に記載の方法。
3. 前記撮像素子が通常動作温度であると仮定される場合もしくは検出される際に前記実際の固定パターンノイズを取得するため、前記撮像素子の動作フレームレートに対応する名目上の露出時間を用いることをさらに有する請求項１または請求項２に記載の方法。
4. 前記撮像素子を望ましい最小動作温度に従って加熱することをさらに有する請求項１から請求項３のいずれか１項に記載の方法。
5. 前記撮像素子の画素アドレスの少なくとも１つの範囲についての温度依存参照固定パターンノイズデータを有する工場特性情報を記憶することをさらに有する請求項１から請求項４のいずれか１項に記載の方法。
6. 前記撮像素子の全画素アドレスについての温度依存参照固定パターンノイズデータを有する工場特性情報を記憶することをさらに有する請求項１から請求項４のいずれか１項に記載の方法。
7. 前記撮像素子の対象画素アドレスについての前記実際の固定パターンノイズを取得することが、前記画素アレイの対象行または列についての実際の固定パターンノイズを取得することを有し、前記実際の固定パターンノイズと前記参照固定パターンノイズとの相関をとることが、前記対象行または列を含む、前記画素アレイの行または列の範囲についての参照固定パターンノイズを取得することと、前記対象行または列についての実際の固定パターンノイズと前記範囲内の各行または列についての参照固定パターンノイズとの相関をとることとを有し、前記相関の結果に基づいて前記撮像素子についての前記アドレス指定誤りを検出することが、前記対象行または列についての前記実際の固定パターンノイズが前記対象行または列についての前記参照固定パターンノイズと明白な相関を示さない場合にアドレス指定誤りがあると決定することを有し、前記対象行または列についての前記実際の固定パターンノイズが前記対象行または列の前記参照固定パターンノイズに関して規定された相関閾値を満たし、前記範囲内の他の行または列のいずれについての前記参照固定パターンノイズとも強い相関を示さない場合に、前記対象行または列についての前記実際の固定パターンノイズが前記対象行または列についての前記参照固定パターンノイズと明白な相関を示すとみなされる、請求項１から請求項６のいずれか１項に記載の方法。
8. 前記撮像素子の前記対象画素アドレスについての前記実際の固定パターンノイズを取得することが、前記撮像素子の対象画素アドレスから実際の固定パターンノイズ（ＦＰＮ）値を読み出すことを有し、
   前記実際の固定パターンノイズと前記対象画素アドレスについて既知の前記参照固定パターンノイズとの相関をとることが、前記実際のＦＰＮ値が前記対象画素アドレスに実際に存在する画素の特性である参照ＦＰＮ値と合致するか否かを判定することを有し、
   前記相関の結果に基づいて前記撮像素子についてのアドレス指定誤りを検出することが、前記対象画素アドレスについて前記実際のＦＰＮ値が前記参照ＦＰＮ値と合致しない場合に前記撮像素子についてアドレス指定誤りが存在すると決定することを有する、請求項１から請求項７のいずれか１項に記載の方法。
9. 撮像素子におけるアドレス指定誤りを検出するように構成されたテスト回路であって、
   処理回路と、
   前記撮像素子の画素アドレスの少なくとも１つの範囲についての参照固定パターンノイズ（ＦＰＮ）値を有するＦＰＮテンプレートを記憶するコンピュータ読み取り可能な媒体と、
   前記処理回路を通信可能に前記撮像素子に接続するように構成されたセンサインタフェース回路と、を有し、
   前記処理回路が、
   前記撮像素子の対象画素アドレスについての実際の固定パターンノイズを取得し、
   前記実際の固定パターンノイズと、前記対象画素アドレスについて既知の参照固定パターンノイズとの相関をとり、
   前記相関の結果に基づいて前記撮像素子についてのアドレス指定誤りを検出する、ように構成された、テスト回路。
10. 前記処理回路が、
    画素アレイの対象行または列についての実際の固定パターンノイズを取得することにより、前記撮像素子の対象画素アドレスについての前記実際の固定パターンノイズを取得し、
    前記画素アレイの、前記対象行または列を含む行または列の範囲についての前記参照固定パターンノイズを取得し、前記対象行または列についての実際の固定パターンノイズと、前記範囲内の各行または列についての前記参照固定パターンノイズとの相関をとることにより、前記実際の固定パターンノイズと前記参照固定パターンノイズとの相関をとり、
    前記対象行または列についての前記実際の固定パターンノイズが、前記対象行または列についての前記参照固定パターンノイズと明白な相関を示さない場合にアドレス指定誤りが存在すると決定することにより、前記相関の結果に基づいて前記撮像素子についてのアドレス指定誤りを検出する、ように構成される、請求項９に記載のテスト回路。
11. 前記処理回路が、
    前記撮像素子の対象画素アドレスから実際の固定パターンノイズ（ＦＰＮ）値を読み出し、
    前記実際のＦＰＮ値が、前記対象画素アドレスに実際に存在する画素についての前記ＦＰＮテンプレートから既知の参照ＦＰＮ値と合致するか否かを判定し、
    前記実際のＦＰＮ値が前記対象画素アドレスについての前記参照ＦＰＮ値と合致しない場合に、前記撮像素子についてアドレス指定誤りが存在すると決定する、ように構成される、請求項９に記載のテスト回路。

Images