JP6271925B2 - ステッピングモータ故障検出回路、ステッピングモータ駆動装置、及び、ステッピングモータドライブシステム - Google Patents

Description

本発明は、ステッピングモータ故障検出回路、ステッピングモータ駆動装置、及び、ステッピングモータドライブシステムに関する。

ステッピングモータ（以下モータと略称することがある）は、パルス電流をモータに供給して回転速度や回転方向を制御して動作する同期電動機である。パルスモータとも言われ、簡単な回路構成で正確な位置決め制御を実現できるので、装置の位置決めを行なう場合などによく使われている。

図１１は一般的なステッピングモータを示す図で、（ａ）は結線図、（ｂ）は２相励磁バイポーラ駆動させた場合、（ｃ）は１相励磁バイポーラ駆動させた場合の駆動パルス波形図である。（ｂ）、（ｃ）に示すように巻線（以下コイルとも称する）に駆動制御パルス電流を流す。このような電流を与えるたびに、決められたステップ角だけロータが回転する。

２相ステッピングモータのコイル故障を検出するには、一般的には駆動パルスのパルス幅、デューティ、駆動開始指令から駆動タイミングを計るロジック回路を用いる。ロジック回路でタイミングを計り、駆動パルスの中心やピークとなるタイミングで故障検出を行っている。タイミングを計る理由は、モータ駆動時、電流を流す相を切替えるため、電流が流れない期間が存在するためである。

特許文献１（特開２００３−２５９５４５号公報）には、制御信号によって制御されるアクチュエータ電流の値を、断線判定値と比較してアクチュエータの断線を検出する装置であって、断線判定値の絶対値が、断線時のノイズピーク値より大きく、かつ、アクチュエータ電流の絶対値の最高値の７５％以下の値に設定され、制御信号のパラメータがアクチュエータ電流の絶対値を断線判定値以上とするパラメータ値であり、かつ、アクチュエータ電流の値と断線判定値の比較結果が所定の断線判定条件を満たす場合に異常とすることが記載されている。

特許文献１は断線検出の対象がアクチュエータであるため、故障検出のタイミングを計ることは何ら記載されていない。

特開２００３−２５９５４５号公報

モータ駆動中にモータコイルの断線、ショート等の故障検出を行う場合、検出タイミングを計るロジック回路が必要であり、回路規模が大きくなる。また、Ｌ、Ｃ成分により検出タイミングがずれ、正しく検出できない可能性がある。

その理由は以下の通りである。コイルの故障を検出する場合、コイルに流れるパルス電流を電圧に変換して故障判定値（以下閾値と称することがある）と比較して断線、ショートを検出するが、モータを駆動する際、図１１で述べたようにパルス電流を流す相（Ｐｈａｓｅ）を切替えて駆動する。そのため相切替え時等、電流を流していない期間が存在する。この電流を流していないタイミングや、コイルのＬ成分によりパルス電流の立ち上がりが遅れているタイミングでは、電圧が閾値を下回り、正しく検出できない。

そのため既存の回路では、検出タイミングを計るロジック回路を使って、電流が流れている期間に検出を行っていた。

本発明の目的は、検出タイミングを計るロジック回路が不要なステッピングモータ故障検出回路、ステッピングモータ駆動装置及びステッピングモータドライブシステムを提供することにある。

本発明は検出した信号と故障判定値とを比較してステッピングモータの故障を検出するコンパレータ回路を有するステッピングモータ故障検出回路であって、前記コンパレータ回路の入力側に積分回路を設けたことを特徴とするステッピングモータ故障検出回路である。

また本発明は、上記ステッピングモータ故障検出回路と、ステッピングモータを駆動するステッピングモータ駆動回路と、前記ステッピングモータ駆動回路を制御するステッピングモータ駆動制御回路を備えたステッピングモータ駆動装置である。

また本発明は、上記ステッピングモータ駆動装置で駆動されるステッピングモータを有するステッピングモータドライブシステムである。

本発明によれば、故障検出タイミングを計るロジック回路が不要になり、ステッピングモータ故障検出回路を大幅に簡易化できる。

本発明の第１実施形態のステッピングモータ故障検出回路を含むステッピングモータドライブシステムを示すブロック図である。 本発明の第２実施形態のステッピングモータ故障検出回路を含む冗長巻線式２相ステッピングモータドライブシステムを示すブロック図である。 一般的なステッピングモータ故障検出回路を示す回路図である。 本発明の第２実施形態のステッピングモータ故障検出回路を示す回路図である。 冗長巻線ステッピングモータの片側断線時、両側断線時、正常時、ショート時の検出波形図である。 モータの駆動制御パルス、駆動電流、故障検出回路４０１に積分回路が無い場合と有る場合の検出電圧を示す図である。 本発明の第２実施形態で用いる定電流回路を示す回路図である。 本発明の第３実施形態のステッピングモータ故障検出回路を示す回路図である。 本発明の第３実施形態で用いるステッピングモータ駆動制御回路を示すブロック図である。 本発明の第４実施形態で用いる定電流回路を示す回路図である。 一般的なステッピングモータを示す図で、（ａ）は結線図、（ｂ）は２相励磁バイポーラ駆動の駆動パルス波形図、（ｃ）は１相励磁バイポーラ駆動の駆動パルス波形図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

（第１実施形態）
図１は本発明の第１実施形態のステッピングモータ故障検出回路を含むステッピングモータドライブシステム１０を示すブロック図である。

ステッピングモータ駆動回路２００（以下駆動回路と略称することがある）はステッピングモータ駆動制御回路３００（以下駆動制御回路と略称することがある）からの制御信号を受けて、２相励磁ステッピングモータ１００を駆動する。ステッピングモータ故障検出回路４００（以下故障検出回路と略称することがある）は、コンデンサ４０１０、抵抗４０３０、コンパレータ回路４５０を備える。コンデンサ４０１０は故障検出回路４００の入力端子とグランド間に挿入される。４０３０は抵抗である。抵抗４０３０とコンデンサ４０１０で積分回路４２０を構成する。

抵抗４０３０は新たに挿入するか、故障検出回路４００の入力端子とコンパレータ４５０の間に増幅器等を挿入する場合、増幅器等の出力側に抵抗が付加されていればその抵抗を用いるか、または、駆動制御回路３００から故障検出回路４００の間の配線等の抵抗成分だけで抵抗値が十分であればその抵抗成分を使う。これらを組み合わせてもよい。

駆動回路２００から検出した信号は積分回路４２０に入力される。検出信号は例えばコイルに流れるパルス電流を電圧に変換したものである。

積分回路４２０の出力はコンパレータ回路４５０に入力され、コンパレータ回路４５０で積分回路４２０の出力値が故障判定値Ｒｅｆと比較される。比較の結果コイルの断線など故障と判定した時は故障検出ステータス信号４５１を出力する。

図１１に示す２相励磁バイポーラ駆動では、前述のように、相を切替えるとき駆動電流が流れないタイミングがある。積分回路４２０がないとこのタイミングで検出した検出信号は故障判定値を下回ってしまい、故障が発生したと誤判定してしまう。また、コイルのＬ成分により検出タイミングがずれ、正しく検出できない可能性もある。電流が流れないタイミングや、コイルのL成分によりパルス電流の立ち上がりが遅れているタイミングでは、電圧が閾値を下回り、正しく検出できない。

しかし本実施形態では積分回路４２０によって、相切替え時に検出信号が低下するのにかかる時間を遅らせる。積分回路４２０の時定数ＲＣを適切に設定すれば、駆動電流が流れている期間の信号に近い値を保たせることができ、その結果相切替え時の誤検出を防ぐことが可能になる。積分回路４２０がないと、設定した駆動パルスのパルス幅、デューティ、駆動指示タイミングから駆動パルスの中心となるタイミングを算出して故障検出ステータス信号をラッチする必要があり、非常に複雑なロジック回路が必要である。複雑なロジック回路を使いたくない場合は、モータ停止時に検出していた。

一方本実施形態では、パルス幅、デューティ、駆動指示タイミングに関係無く断線検出を行えるようになるため、複雑なロジック回路が不要になり回路を大幅に簡易化、低コスト化できる。またモータ駆動中であってもタイミングを考慮することなく故障検出を行うことができる。
（第２実施形態）
図２は本発明の第２実施形態のステッピングモータ故障検出回路を含む冗長巻線式２相ステッピングモータドライブシステムを示すブロック図である。

このシステムは冗長巻線式２相ステッピングモータ１０１、モータ１０１を駆動するステッピングモータ駆動回路２０１、ステッピングモータ駆動制御回路２０１を制御するステッピングモータ駆動制御回路３０１、モータ１０１の断線を検出する故障検出回路４０１、ＦＥＴ９，１０に定電流制御信号（後述）を供給する定電流回路５００を備える。駆動回路２０１はＡ相用ブリッジ回路とＢ相用ブリッジ回路で構成された２系統のＨブリッジ回路である。

図２に示すように、電源Ｖｃｃと第１の接続点２００１の間にＦＥＴ１（Ｆｉｅｌｄ Ｅ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とＦＥＴ２を直列接続し、これと並列にＦＥＴ３とＦＥＴ４を直列に接続し、ＦＥＴ１とＦＥＴ２の接続点とＦＥＴ３とＦＥＴ４の接続点の間にモータの第１の冗長コイルを接続してＡ相用Ｈブリッジ回路を構成する。

同様にして電源Ｖｃｃと第２の接続点２００２の間に、ＦＥＴ５とＦＥＴ６を直列に接続し、これと並列にＦＥＴ７とＦＥＴ８を直列に接続し、ＦＥＴ５とＦＥＴ６の接続点とＦＥＴ７とＦＥＴ８の接続点の間にモータの第２の冗長コイルを接続してＢ相用Ｈブリッジ回路を構成する。

Ａ相用とＢ相用のＨブリッジ回路で２相励磁バイポーラ駆動を行う。

図３、図４はそれぞれ一般的な故障検出回路と本実施形態の故障検出回路を示す回路図である。

本実施形態では２つある巻線（冗長性を持たせるため２つある）の片側の巻線の断線、両側の巻線とも断線、巻線のショートを検出する。図５に片側断線時、両側断線時、正常時、ショート時の検出電圧波形を示す。片側断線時の検出閾値１（以下閾値１）がＶｔｈｒ１、両側断線時の検出閾値（以下閾値２）がＶｔｈｒ２、ショート時の検出閾値（以下閾値３）がＶｔｈｒ３である。

閾値１（Ｖｔｈｒ１）は上流の駆動電圧Ｖｃｃから冗長巻線の片側が断線した状態でのコイル、計装ケーブル、駆動回路内部による電圧ドロップを差引いた電圧よりやや高い電圧である。閾値１よりも十分０Ｖに近い電圧を閾値２（Ｖｔｈｒ２）、Ｖｃｃから正常な状態でのコイル、計装ケーブル、駆動回路内部による電圧ドロップを差引いた電圧とＶｃｃの中間よりも高い電圧を閾値３（Ｖｔｈｒ３）とし、検出電圧が閾値１と閾値２の間にある場合を冗長巻線の片側断線、閾値２を下回った場合を冗長巻線両側断線、閾値３を上回った場合をコイルショート故障と判断する。閾値１と閾値３の間が正常値である。

本実施形態のドライブシステムにて、ＦＥＴ１，４，５，８をＯＮすると、図１１に示す２相励磁バイポーラ駆動のＰｈａｓｅ１のように電流が流れる。次に一旦全ＦＥＴをＯＦＦしてからＦＥＴ３，２，５，８をＯＮするとＰｈａｓｅ２のように電流が流れる。同様にＦＥＴ３，２，７，６，をＯＮするとＰｈａｓｅ３、ＦＥＴ１，４，７，６をＯＮするとＰｈａｓｅ４のように電流が流れる。Ｐｈａｓｅ１〜４を繰り返すことでモータが回転する。図２ではｐ型ＦＥＴを用いている。

このときの制御波形は図６に示す駆動制御パルス波形の通りである。図６はモータの駆動制御パルス、駆動電流、故障検出回路４０１に積分回路が無い場合と有る場合の検出電圧を示す図である。モータ１０１のコイルに流れる電流は図６に示す駆動電流のようになり、故障検出回路のコンパレータへの入力電圧Ｖｉｎも図６に示す検出電圧(積分回路無)のように電流に追随して高くなる。

コイルに流れる電流は相の切替え時に一旦０アンペアまで落ちるため、積分回路がないとＶｉｎの値も０Ｖまで落ち、閾値Ｖｔｈｒ１、Ｖｔｈｒ２を下回る。従ってタイミングを計るロジック回路が無い場合誤検出してしまう。

本実施形態では、相切替え時の電流が流れない期間でも積分回路により入力電圧Ｖｉｎの低下が遅くなり、落ちる前に次のパルスが入力される。そのため、電圧波形は図６の検出電圧(積分回路有)で示すように、閾値Ｖｔｈｒ１を上回る電圧を維持できる。

冗長巻線の片側が断線した場合、コイルの抵抗値は２倍になり、定電流を流したときコイルによる電圧ドロップが大きくなるため、図５の片側断線時のように検出電圧Ｖｉｎは下がる。検出電圧ＶｉｎをコンパレータＣｏｍｐ１でＶｔｈｒ１と比較し、断線検出を行う。

ＶｉｎがＶｔｈｒ１を上回った(正常)とき、コンパレータＣｏｍｐ１の出力はＬｏになる。一方検出電圧がＶｔｈｒ１を下回った(片側断線)とき、コンパレータＣｏｍｐ１の出力はＨｉになる。

同様に、両側断線時は故障検出回路の入力部まで駆動電流が流れないためＶｉｎはほぼ０Ｖになる。ＶｉｎがＶｔｈｒ２を上回った場合コンパレータＣｏｍｐ２の出力はＬｏ、ＶｉｎがＶｔｈｒ２を下回った(両側断線)場合、コンパレータＣｏｍｐ２の出力はＨｉとなる。

また、コイルがショートすると、断線時とは逆に電圧ドロップが小さくなるためＶｉｎは正常時よりも高くなる。ＶｉｎがＶｔｈｒ３を下回った(正常)場合Ｃｏｍｐ３の出力はＬｏ、Ｖｔｈｒ３を上回った場合Ｃｏｍｐ３の出力はＨｉとなる。

図２の第１の接続点２００１に接続するＦＥＴ９、第２の接続点２００２と接続するＦＥＴ１０の電圧が、コイルの断線、短絡といった状態によって図５で述べたように変化するため、この電圧を故障検出回路で閾値１，２，３と比較して検出を行う。

これにより、モータ駆動中であっても断線検出でき、しかも故障検出回路の簡易化、低コスト化を実現できる。

ここで故障検出回路について説明する。図３はステッピングモータを２相励磁バイポーラ駆動するときの一般的なステッピングモータ故障検出回路４０２であり、図４は本実施形態の故障検出回路４０３である。

まず図３について説明する。各相に流す電流の向きを切替えてモータを駆動する。故障検出回路４０２は、駆動回路２０１の第１の接続点２００１、第２の接続点２００２の電圧をモニタし、非反転増幅器ＯＰ３１で増幅してからコンパレータＣｏｍｐ１、Ｃｏｍｐ２、Ｃｏｍｐ３で閾値Ｖｔｈｒ１、Ｖｔｈｒ２、Ｖｔｈｒ３と比較する。

閾値Ｖｔｈｒ１と閾値Ｖｔｈｒ２の間にある場合は冗長巻線の片側断線、閾値Ｖｔｈｒ２を下回った場合は両側断線、閾値Ｖｔｈｒ３を上回った場合はショートと判断する。

閾値Ｖｔｈｒ１は、定電圧Ｖ１を抵抗Ｒ２とＲ３で分割して作り、コンパレータＣｏｍｐ１の非反転入力端子に入力する。閾値Ｖｔｈｒ２、Ｖｔｈｒ３も同様にして作り、それぞれコンパレータＣｏｍｐ２、Ｃｏｍｐ３に入力する。

図３の故障検出回路４０２では片側断線と判定すると、コンパレータＣｏｍｐ１の出力に接続したバッファＢｕｆｆ１から片側断線検出ステータス信号、同様に両側断線と判定するとコンパレータＣｏｍｐ２から両側断線ステータス信号、短絡と判定するとコンパレータＣｏｍｐ３からは短絡ステータス信号の各故障ステータス信号：Ｈｉを出力する。

コンパレータに入力される検出電圧Ｖｉｎは駆動電圧Ｖｃｃの電圧値と、モータのコイルのインピーダンスおよびドライブ回路、計装配線による電圧ドロップ分の差であり（式１）で求められる。閾値ＶｔｈｒはＶ１の電圧、Ｒ２、Ｒ３の定数で（式２）のように設定する。尚、（式１）のＶｃｃは図２の電源Ｖｃｃの電圧値、ｉはコイルに流す電流値、r１はＦＥＴ１〜８の１個当たりのON抵抗値、r２はコイルのインピーダンス、ｒ３はドライブ回路〜モータ間計装配線１本当たりの抵抗値である。（式２）のＶ１、Ｒ２、Ｒ３は、それぞれ図３のＶ１、Ｒ２、Ｒ３に対応する。
（式１） Ｖｉｎ＝ Ｖｃｃ−｛ｉ(２ｒ１＋ｒ２＋２ｒ３)｝
（式２） Ｖｔｈｒ＝ V１＊Ｒ３/（Ｒ２+Ｒ３）
本実施形態では図４に示すように、コンパレータの反転入力端子とＧＮＤ間にコンデンサＣ１を追加し、非反転増幅器ＯＰ４１の出力側に元々設けられていた抵抗Ｒ３２と追加したＣ３２とで積分回路４３０を構成している。積分回路４３０の時定数を適切に設定すれば、コンパレータに入力される電圧が落ちる時間を延ばすことができる。

図７は本実施形態で用いる定電流回路５００を示す回路図である。抵抗Ｒ７１，７２，ＯＰアンプ７１で構成される非反転増幅回路（以下簡略に非反転増幅回路ＯＰ７１と称する）の非反転入力側には定電流検出電圧Ａが入力される。また差動増幅回路ＯＰ７２の非反転入力側には基準電圧Ｖｒｅｆ、反転入力側には非反転増幅回路ＯＰ７１の出力電圧が入力され、ＦＥＴ９に定電流制御信号が出力される。

なお図中の「同上」はこのブロックも同様の定電流回路であることを意味する。この定電流回路には定電流検出電圧Ａが入力され、ＦＥＴ１０に定電流制御信号が出力される。

定電流の値は基準電圧Ｖｒｅｆの電圧値、非反転増幅回路のゲイン、検出抵抗の抵抗値で決まる。定電流回路は図２のＦＥＴ９、１０の後段にある検出抵抗Ｒ９０，Ｒ１００に加わる電圧（それぞれ定電流検出電圧Ａ、Ｂ）を非反転増幅回路ＯＰ７１で増幅した電圧と、基準電圧Ｖｒｅｆを差動増幅回路ＯＰ７２に入力し、ＦＥＴ９、１０に定電流制御信号を出力して定電流を流す。定電流の値は（式３）のようになる。尚、Iは定電流の電流値、Ｖｒｅｆは基準電圧値、ｒは検出抵抗の抵抗値、Gは非反転増幅回路のゲインを現す。ＦＥＴ９，１０はｎ型ＦＥＴを用いている。
（式３） Ｉ＝Ｖｒｅｆ／（ｒ＊Ｇ）
（第３実施形態）
２相励磁バイポーラ駆動ステッピングモータは、相の切替え時以外でも、モータのコイルに電流を流していない停止時は駆動電流が０である。そのため故障検出回路の検出電圧が閾値を下回る。例えば第２実施形態の故障検出回路４０３（図４）で、コンパレータの入力電圧Ｖｉｎが０Ｖになる。するとコンパレータＣｏｍｐ１、Ｃｏｍｐ２の出力がＨｉになってしまう。

これを防ぐために本実施形態のステッピングモータ故障検出回路８００では、図８に示すようにステータス生成回路８１０を付加し、駆動制御信号と故障ステータス信号とのＡＮＤをとって故障ステータスを生成する。

具体的には、駆動制御信号（ＦＥＴ１＿ＣＮＴ、ＦＥＴ３＿ＣＮＴ、ＦＥＴ５＿ＣＮＴ、ＦＥＴ７＿ＣＮＴ）のＯＲをとり、それとＣｏｍｐ１出力、Ｃｏｍｐ２出力それぞれのＡＮＤをとり、ＡＮＤ出力がＬｏのとき正常、Ｈｉのとき断線と判断することで、正常に断線検出を行うことができる。

図９は本実施形態で用いる駆動制御回路９００を示すブロック図であり、駆動ロジック回路９５０、８系統のＦＥＴドライブ回路９０１，９０２，９０３，９０４，９０５，９０６，９０７，９０８を持つ。このＦＥＴドライブ回路９０１―９０８から、例えば図２で述べたステッピングモータ駆動回路２０１のＦＥＴ１―８の駆動信号が供給される。駆動ロジック回路９５０からの駆動制御信号はＦＥＴドライブ回路とステータス生成回路８１０の両方に出力されている。
（第４実施形態）
冗長巻線の片側が断線した状態で、断線していない状態と同じ電流を流した場合、断線していないコイルにも断線のリスクが高まる可能性がある。その理由は、同じコイルが並列に接続されている冗長巻線の片側が断線した場合、１つのコイルに流れる電流は正常状態で流れる電流の２倍になるからである。従って、Ｗ＝Ｒ＊Ｉ²（Ｗは消費電力、Ｒはコイルの抵抗、Ｉは電流）より、１つのコイルが消費する電力は４倍になり発熱量が増え、残ったコイルも損傷するリスクが高まる。

これを防ぐため、図１０に示す定電流回路６００を用いる。これは断線検出ステータス信号で定電流回路の基準電圧Ｖｒｅｆの値を下げるものであり、駆動電流値を自動的に下げることができる。

基準電圧Ｖｒｅｆの値を下げるために本実施形態では基準電圧変更回路６５０を持つ。基準電圧変更回路６５０はトランジスタＴｒ６０１と抵抗Ｒ６６，Ｒ６７，Ｒ６８，Ｒ６９で構成される。故障検出回路から断線検出ステータス信号がトランジスタ６０１のベースに入力されると、トランジスタ６０１がＯＮし、参照電圧Ｖｃｎｔが抵抗Ｒ６６とＲ６９で抵抗分圧される。

トランジスタ６０１のＯＮ抵抗と抵抗Ｒ６９の抵抗値の合計を抵抗Ｒ６６のそれと同じにすれば、基準電圧変更回路６５０から出力される基準電圧Ｖｒｅｆは半分になり、（式３）より電流値は半分になる。そのためコイルに流す電流値が半減し、断線しないで残ったコイル１本に流れる電流値は正常時と変わらなくなる。これによりモータの駆動トルクは小さくなるものの、残ったコイルにストレスを与えることなく駆動を継続できる。

なお断線検出ステータス信号がトランジスタ６０１に入力されない場合は、参照電圧Ｖｃｎｔがそのまま基準電圧Ｖｒｅｆになる。Ｖｃｎｔ＝Ｖｒｅｆにすれば図７の定電流回路５００と同じである。
（他の実施形態）
上記実施形態では２相バイポーラ励磁の例で説明したが、１−２相励磁、５相励磁などの多相励磁でも、相切替え時にコイルに電流が流れていないタイミングが生じるものであれば、本発明の対象になる。

上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
検出した信号と故障判定値とを比較してステッピングモータの故障を検出するコンパレータ回路を有するステッピングモータ故障検出回路であって、前記コンパレータ回路の入力側に積分回路を設けたことを特徴とするステッピングモータ故障検出回路。
（付記２）
前記ステッピングモータは複数相励磁ステッピングモータであり、前記積分回路は、ステッピングモータの相切替え時の検出電圧低下を遅らせるものである付記１に記載のステッピングモータ故障検出回路。
（付記３）
前記ステッピングモータは冗長巻線複数相励磁バイポーラ駆動である付記１または２に記載のステッピングモータ故障検出回路。
（付記４）
前記コンパレータ回路は、ステッピングモータの冗長巻線の片側が断線したか否かを第１の故障判定値と比較して検出する第１のコンパレータと、前記冗長巻線の両側が断線したか否かを第２の故障判定値と比較して検出する第２のコンパレータと、ショートしたか否かを第３の故障判定値と比較して検出する第３のコンパレータ、を備えた付記１から３のいずれか１項に記載のステッピングモータ故障検出回路。
（付記５）
ステッピングモータ駆動回路の駆動制御信号を一方の入力とし、他方の入力を前記コンパレータの出力とするＡＮＤ回路を有するステータス生成回路を備えた付記１から４のいずれか１項に記載のステッピングモータ故障検出回路。
（付記６）
付記１から５のいずれか１項に記載のステッピングモータ故障検出回路と、ステッピングモータを駆動するステッピングモータ駆動回路と、前記ステッピングモータ駆動回路を制御するステッピングモータ駆動制御回路を備えたステッピングモータ駆動装置。
（付記７）
冗長巻線の片側の断線を検出したときに、前記冗長巻線の残った方に供給する電流を、断線していない場合に前記冗長巻線に流す電流よりも少ない値とする付記６に記載のステッピングモータ駆動装置。
（付記８）
前記ステッピングモータ駆動回路とグランドの間にトランジスタと抵抗を接続し、前記抵抗に印加される電圧を定電流回路に入力し、前記定電流回路は前記入力と基準電圧から前記トランジスタに流す定電流を定める付記６に記載のステッピングモータ駆動装置。
（付記９）
前記定電流回路に前記故障検出回路からの故障ステータス信号を入力し、前記故障ステータス信号が入力された場合、前記基準電圧を低下させて前記定電流値を低減させる付記８に記載のステッピングモータ駆動装置。
（付記１０）
付記６から９のいずれか１項に記載のステッピングモータ駆動装置を備えたステッピングモータドライブシステム。
（付記１１）
前記ステッピングモータ駆動回路と接続された前記トランジスタの電圧を前記故障検出回路に前記検出した信号として入力する付記６から９に記載のステッピングモータ駆動装置。
（付記１２）
前記ステッピングモータ駆動回路は、
電源端子と第１の接続点に、第１のＦＥＴと第２のＦＥＴを直列接続し、これと並列に第３のＦＥＴと第４のＦＥＴを直列に接続し、前記第１のＦＥＴと前記第２のＦＥＴの接続点と前記第３のＦＥＴと前記第４のＦＥＴの接続点の間に前記ステッピングモータの第１の駆動コイルを接続して第１のブリッジ回路を構成し、
前記電源端子と第２の接続点に、第５のＦＥＴと第６のＦＥＴを直列に接続し、これと並列に第７のＦＥＴと第８のＦＥＴを直列に接続し、前記第５のＦＥＴと前記第６のＦＥＴの接続点と前記第７のＦＥＴと前記第８のＦＥＴの接続点間に前記ステッピングモータの第２の駆動コイルを接続して第２のブリッジ回路を構成し、
前記第１，第２のブリッジ回路で２相駆動を行う付記６から９及び１１のいずれか１項に記載のステッピングモータ駆動装置。

１０ ステッピングモータドライブシステム
１００、１０１ ステッピングモータ
２００、２０１ ステッピングモータ駆動回路
３００、３０１ ステッピングモータ駆動制御回路
４００、４０２ ステッピングモータ故障検出回路
４２０、４３０ 積分回路
４５０ コンパレータ回路
４５１ 故障検出ステータス信号
５００ 定電流回路
６００ 定電流回路
６５０ 基準電圧変更回路
８００ ステッピングモータ故障検出回路
８１０ ステータス生成回路
９００ 駆動制御回路
９０１，９０２，９０３，９０４，９０５，９０６，９０７，９０８ ＦＥＴドライブ回路
９５０ 駆動ロジック回路
４０１０ コンデンサ
４０３０ 抵抗

Claims (9)

1. ステッピングモータの駆動回路から検出した信号と故障判定値とを比較して前記ステッピングモータの故障を検出するコンパレータ回路を有するステッピングモータ故障検出回路であって、前記コンパレータ回路の入力側に前記ステッピングモータの通常動作時及び故障時の両方の場合に前記検出した信号が入力される積分回路を設け、
   前記コンパレータ回路は、前記ステッピングモータの冗長巻線の片側が断線したか否かを第１の故障判定値と比較して検出する第１のコンパレータと、前記冗長巻線の両側が断線したか否かを第２の故障判定値と比較して検出する第２のコンパレータと、ショートしたか否かを第３の故障判定値と比較して検出する第３のコンパレータ、を備えたことを特徴とするステッピングモータ故障検出回路。
2. 前記ステッピングモータは複数相励磁ステッピングモータであり、前記積分回路は、ステッピングモータの相切替え時の検出電圧低下を遅らせるものである請求項１に記載のステッピングモータ故障検出回路。
3. 前記ステッピングモータは冗長巻線複数相励磁バイポーラ駆動である請求項１または２に記載のステッピングモータ故障検出回路。
4. ステッピングモータ駆動回路の駆動制御信号を一方の入力とし、他方の入力を前記コンパレータ回路の出力とするＡＮＤ回路を有するステータス生成回路を備えた請求項１から３のいずれか１項に記載のステッピングモータ故障検出回路。
5. 請求項１から４のいずれか１項に記載のステッピングモータ故障検出回路と、ステッピングモータを駆動するステッピングモータ駆動回路と、前記ステッピングモータ駆動回路を制御するステッピングモータ駆動制御回路を備えたステッピングモータ駆動装置。
6. 冗長巻線の片側の断線を検出したときに、前記冗長巻線の残った方に供給する電流を、断線していない場合に前記冗長巻線に流す電流よりも少ない値とする請求項５に記載のステッピングモータ駆動装置。
7. 前記ステッピングモータ駆動回路とグランドの間にトランジスタと抵抗を接続し、前記抵抗に印加される電圧を定電流回路に入力し、前記定電流回路は前記入力と基準電圧から前記トランジスタに流す定電流を定める請求項５に記載のステッピングモータ駆動装置。
8. 前記定電流回路に前記ステッピングモータ故障検出回路からの故障ステータス信号を入力し、前記故障ステータス信号が入力された場合、前記基準電圧を低下させて前記定電流の値を低減させる請求項７に記載のステッピングモータ駆動装置。
9. 請求項５から８のいずれか１項に記載のステッピングモータ駆動装置を備えたステッピングモータドライブシステム。

Images