JP6271175B2 - Ａｃ／ｄｃコンバータおよびその制御回路、電源アダプタおよび電子機器 - Google Patents

Description

本発明は、ＡＣ／ＤＣコンバータに関する。

テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレットＰＣをはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置（インバータ）が内蔵され、あるいはインバータは、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。

図１は、本発明者が検討したＡＣ／ＤＣコンバータ１ｒのブロック図である。ＡＣ／ＤＣコンバータ１ｒは主としてヒューズ２、入力キャパシタＣｉ、フィルタ３、第１整流回路４、平滑キャパシタＣｓおよびＤＣ／ＤＣコンバータ６ｒを備える。

商用交流電圧Ｖ_ＡＣは、ヒューズ２および入力キャパシタＣｉを介してフィルタ３に入力される。フィルタ３は、商用交流電圧Ｖ_ＡＣのノイズを除去する。第１整流回路４は、商用交流電圧Ｖ_ＡＣを全波整流するダイオードブリッジ回路である。第１整流回路４の出力電圧は、平滑キャパシタＣｓによって平滑化され、直流電圧Ｖ_ＤＣに変換される。

絶縁型のＤＣ／ＤＣコンバータ６ｒは、入力端子Ｐ１に直流電圧Ｖ_ＤＣを受け、それを降圧して、目標値に安定化された出力電圧Ｖ_ＯＵＴを出力端子Ｐ２に接続される負荷（不図示）に供給する。

ＤＣ／ＤＣコンバータ６ｒは、制御回路１０ｒ、出力回路７、フィードバック回路８を備える。出力回路７は、トランスＴ１、第１ダイオードＤ１、第１出力キャパシタＣｏ１を含む。フィードバック回路８は、出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを生成し、制御回路１０ｒのフィードバック端子（ＦＢ端子）に供給する。

制御回路１０ｒは、スイッチングトランジスタＭ１、駆動回路２０、スタータ回路３０、クランプ回路４０、交流電圧検出回路５０を備える。

制御回路１０ｒのドレイン（ＤＲＡＩＮ）端子は、１次巻線Ｗ１と接続される。制御回路１０ｒのソース（ＳＯＵＲＣＥ）端子は、外付けの検出抵抗Ｒｓと接続される。スイッチングトランジスタＭ１は、ＤＲＡＩＮ端子とＳＯＵＲＣＥ端子の間に設けられる。駆動回路２０は、フィードバック電圧Ｖ_ＦＢにもとづいてスイッチングトランジスタＭ１をスイッチングする。

スイッチングトランジスタＭ１がスイッチングすることにより、入力電圧Ｖ_ＤＣが降圧され、出力電圧Ｖ_ＯＵＴが生成される。そして制御回路１０ｒは、スイッチングトランジスタＭ１のスイッチングのデューティ比を調節することにより、出力電圧Ｖ_ＯＵＴを目標値に安定化させるとともに、トランスＴ１の１次巻線Ｗ１に流れるコイル電流Ｉｐを制御する。

検出抵抗Ｒ_Ｓは、トランスＴ１の１次巻線Ｗ１およびスイッチングトランジスタＭ１と直列に設けられる。検出抵抗Ｒ_Ｓには、１次巻線Ｗ１およびスイッチングトランジスタＭ１に流れる電流Ｉｐに比例した電圧降下（検出電圧）Ｖ_ＣＳが発生する。制御回路１０ｒは、検出電圧Ｖ_ＣＳにもとづいて、１次巻線Ｗ１に流れる電流Ｉｐを制御する。

トランスＴ１の補助巻線Ｗ３には、第２ダイオードＤ２および第２出力キャパシタＣｏ２が接続される。スイッチングトランジスタＭ１のスイッチングに応じて、第２出力キャパシタＣｏ２には、直流電圧Ｖ_ＣＣが発生する。この直流電圧Ｖ_ＣＣは、制御回路１０ｒの電源（ＶＣＣ）端子に供給される。

駆動回路２０をはじめとする制御回路１０ｒの内部回路は、ＶＣＣ端子に生ずる電源電圧Ｖ_ＣＣを受けて動作する。ＤＣ／ＤＣコンバータ６ｒの起動前は、電源電圧Ｖ_ＣＣはゼロであるから、制御回路１０ｒを起動させることができない。そこで制御回路１０ｒは、ＤＲＡＩＮ端子とＶＣＣ端子の間に設けられたスタータ回路３０を備える。スタータ回路３０は、ＤＣ／ＤＣコンバータ６ｒの起動時において、ＤＣ／ＤＣコンバータ６ｒのスイッチングトランジスタＭ１のスイッチングが開始する前に、１次巻線Ｗ１を介して供給される入力電圧Ｖ_ＤＣによってＶＣＣ端子に接続される第２出力キャパシタＣｏ２を充電する。これにより、スイッチングトランジスタＭ１のスイッチングが開始する前に、電源電圧Ｖ_ＣＣを制御回路１０ｒが動作可能な電圧レベルまで上昇させることができる。

スタータ回路３０による充電によって、ＶＣＣ端子の電圧Ｖ_ＣＣは非常に高くなる場合がある。クランプ回路４０は、ＶＣＣ端子の電圧Ｖ_ＣＣを所定の上限電圧（たとえば１２Ｖ）以下にクランプし、駆動回路２０をはじめとする内部回路に供給する。

ＡＣ／ＤＣコンバータ１ｒはさまざまな環境で使用され、それに入力される交流電圧Ｖ_ＡＣは、定格値より大きかったり、小さかったりする場合がある。交流電圧Ｖ_ＡＣが定格外の状況でＤＣ／ＤＣコンバータ６ｒを動作させると不具合が生ずるおそれがある。

そこで制御回路１０ｒには、交流電圧Ｖ_ＡＣを監視する機能が搭載される。第２整流回路９は、交流電圧Ｖ_ＡＣを全波整流する。第２整流回路９により生成される第１整流電圧Ｖ_ＲＥＣＴは、数百Ｖを超える場合があり、そのまま制御回路１０ｒに入力することはできない。そこで抵抗Ｒ１１、Ｒ１２により第１整流電圧Ｖ_ＲＥＣＴが分圧され、分圧後の電圧Ｖ_ＩＮが、制御回路１０ｒの入力（ＶＩＮ）端子に入力される。

交流電圧検出回路５０は、ＶＩＮ端子の第２整流電圧Ｖ_ＩＮにもとづき、交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣが所定の範囲に含まれるかを検出する。より具体的には、交流電圧検出回路５０は、交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣがしきい値振幅Ａ_ＢＯより低い場合、ＤＣ／ＤＣコンバータ６ｒを停止する。これを低ＡＣ入力電圧保護（ブラウンアウト）機能ともいう。また、交流電圧Ｖ_ＡＣの振幅がしきい値振幅Ａ_ＢＯより高くなると、ＤＣ／ＤＣコンバータ６ｒの動作を再開する（ブラウンイン）。

交流電圧Ｖ_ＡＣが入力される＋極端子と−極端子の間には、キャパシタＣｉをはじめとする容量成分が存在する。この容量成分にはコンセントプラグを抜いた後にも電荷が残留し、その結果、直流電圧Ｖ_ＤＣが直ちにゼロにはならない。電源アダプタや電子機器に使用されるＡＣ／ＤＣコンバータ１ｒには、コンセントプラグを抜いた後、所定時間内に、＋極端子と−極端子の電圧が、ある電圧以下に低下するよう要求される。そこで図１のＡＣ／ＤＣコンバータ１ｒには、＋極端子と−極端子の間に、放電用の抵抗Ｒｄｉｓが挿入されている。

本発明者は、図１のＡＣ／ＤＣコンバータ１ｒについて検討した結果、以下の課題を認識するに至った。

図１のＡＣ／ＤＣコンバータ１ｒでは、交流電圧Ｖ_ＡＣを監視するために、制御回路１０ｒに外付けされる高耐圧の抵抗Ｒ１１、Ｒ１２が必要となる。このような外付けの抵抗素子は高価であり、また余計な実装面積が必要となる。

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、外付け抵抗を削減可能なＡＣ／ＤＣコンバータおよびその制御回路の提供にある。

本発明のある態様は、交流電圧を第１直流電圧に変換するＡＣ／ＤＣコンバータに使用される制御回路に関する。ＡＣ／ＤＣコンバータは、交流電圧を整流、平滑化し、第２直流電圧に変換する第１整流回路と、第２直流電圧を昇圧または降圧する、絶縁型のＤＣ／ＤＣコンバータと、第１直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、を備える。制御回路は、交流電圧を整流した第１整流電圧が入力される入力検出端子と、ＤＣ／ＤＣコンバータの動作状態において、ＤＣ／ＤＣコンバータのトランスの１次側にて生成される第３直流電圧が入力され、外部のキャパシタが接続される電源端子と、フィードバック電圧を受けるフィードバック端子と、そのドレインが入力検出端子と接続され、そのゲートがそのソースと接続された高耐圧のデプレッション型の第１ＮＭＯＳトランジスタと、第１ＮＭＯＳトランジスタのソースと接地ラインの間に直列に設けられた第１抵抗および第２抵抗を含み、第１抵抗および第２抵抗の接続ノードに生ずる第２整流電圧にもとづいて交流電圧の振幅を検出する交流電圧検出回路と、入力検出端子と電源端子の間に設けられ、ＡＣ／ＤＣコンバータの起動時において、第１整流電圧により電源端子に接続されたキャパシタを充電する経路を含むスタータ回路と、電源端子の電圧を受けて動作し、フィードバック電圧に応じてＤＣ／ＤＣコンバータのスイッチングトランジスタを駆動する駆動回路と、を備え、ひとつの半導体基板に一体集積化される。

入力検出端子には、数百Ｖもの高電圧が印加されうる。入力検出端子に高耐圧のデプレッション型の第１ＮＭＯＳトランジスタを接続することにより、第１ＮＭＯＳトランジスタ、第１抵抗、第２抵抗を経由して流れる電流は、所定の最大電流Ｉ_ＭＡＸ付近に制限される。これにより、第１抵抗と第２抵抗の両端間の電圧、言い換えれば第１ＮＭＯＳトランジスタのソース電圧Ｖｓを、Ｖ_ＭＡＸ＝（Ｒ１＋Ｒ２）×Ｉ_ＭＡＸ付近でクランプすることができる。つまり、第１抵抗Ｒ１と第２抵抗Ｒ２に、Ｖ_ＭＡＸを超える高電圧が印加されるのを防止できる。この態様によれば、第１抵抗Ｒ１および第２抵抗Ｒ２の耐圧は低くてよいため、半導体基板上の素子で形成することができ、外付け抵抗を減らすことができる。

「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
制御回路を１つのＩＣ（Integrated Circuit）として集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

ある態様において、制御回路は、第１ＮＭＯＳトランジスタのソースと第１抵抗の間に挿入された第３抵抗をさらに備えてもよい。第１ＮＭＯＳトランジスタのゲートは、ソースと第１抵抗の接続ノードと結線される。
この態様によれば、第３抵抗によって、第１ＮＭＯＳトランジスタの温度特性をキャンセルし、第１ＮＭＯＳトランジスタのソース電圧を安定化することができる。

ある態様の制御回路は、電源端子と接地ラインの間に設けられた放電トランジスタをさらに備えてもよい。
この態様によれば、コンセントプラグが抜かれた後に、放電トランジスタをオンすることにより、＋極と−極の間の容量を放電することができるため、外付けの放電用抵抗が不要となり、コストを下げることができる。

スタータ回路は、高耐圧の第２ＮＭＯＳトランジスタと、第２ＮＭＯＳトランジスタのゲートを制御するゲート制御回路と、を含んでもよい。第２ＮＭＯＳトランジスタは、デプレッション型であり、ソースとバックゲートが共通に接続されてもよい。

交流電圧検出回路は、第２整流電圧を所定のしきい値電圧と比較し、比較結果を示す比較信号を生成するコンパレータと、比較信号にもとづいて交流電圧の振幅としきい値電圧に対応したしきい値振幅の大小関係を判定するロジック部と、を含んでもよい。

ロジック部は、比較信号が交流電圧の所定サイクル数にわたり連続して一定レベルを維持するとき、交流電圧の振幅がしきい値振幅より小さいものと判定してもよい。
この態様によれば、交流周波数の数サイクルにわたる短時間の電圧異常の検出が可能となる。

交流電圧検出回路は、交流電圧の振幅が、定格振幅より低く定められたしきい値振幅より小さいとき、ＤＣ／ＤＣコンバータを停止してもよい。

第１ＮＭＯＳトランジスタのサイズ、第１抵抗および第２抵抗の抵抗値は、交流電圧の振幅が検出範囲に含まれるときに、第１ＮＭＯＳトランジスタが線形領域で動作するよう定められてもよい。

しきい値電圧はヒステリシスを有してもよい。

本発明の別の態様は、交流電圧を第１直流電圧に変換するＡＣ／ＤＣコンバータに関する。ＡＣ／ＤＣコンバータは、交流電圧を整流、平滑化し、第２直流電圧に変換する第１整流回路と、第２直流電圧を昇圧または降圧する、絶縁型のＤＣ／ＤＣコンバータと、交流電圧を整流し、第１整流電圧を生成する第２整流回路と、１次側に設けられた１次巻線、補助巻線および２次側に設けられた２次巻線を有するトランスと、トランスの１次巻線と接続されるスイッチングトランジスタと、アノードが２次巻線と接続される第１ダイオードと、一端が接地され、他端が第１ダイオードのカソードと接続された第１出力キャパシタと、アノードが補助巻線と接続される第２ダイオードと、一端が接地され、他端が第２ダイオードのカソードと接続された第２出力キャパシタと、第１出力キャパシタに生ずる第１直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、上述のいずれかの制御回路と、を備える。制御回路の入力検出端子には、第２直流電圧が入力され、その電源端子には、第２出力キャパシタに生ずる第２直流電圧が供給され、そのフィードバック端子には、フィードバック電圧が入力される。

フィードバック回路は、第１直流電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、その１次側の発光素子がフィードバック信号によって制御されるフォトカプラと、を含み、フォトカプラの２次側の受光素子に生ずる信号が、フィードバック電圧として制御回路に供給されてもよい。

ＡＣ／ＤＣコンバータは、交流電圧をフィルタリングするフィルタをさらに備えてもよい。第２整流回路は、フィルタを経た後の交流電圧を整流してもよい。

本発明の別の態様は電子機器に関する。この電子機器は、負荷と、負荷に第１直流電圧を供給する上述のＡＣ／ＤＣコンバータと、を備える。

本発明の別の態様は、電源アダプタに関する。電源アダプタは、上述のＡＣ／ＤＣコンバータを備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、外付け抵抗を削減することができる。

本発明者が検討したＡＣ／ＤＣコンバータのブロック図である。 実施の形態に係る制御回路を備えたＡＣ／ＤＣコンバータを示す回路図である。 デプレッション型ＮＭＯＳトランジスタの電流電圧特性を示す図である。 図４（ａ）、（ｂ）は、図２のＡＣ／ＤＣコンバータの動作波形図である。 第１の変形例に係る制御回路の一部を示す回路図である。 ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。 図７（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る制御回路１０を備えたＡＣ／ＤＣコンバータ１を示す回路図である。ＡＣ／ＤＣコンバータ１は、交流電圧Ｖ_ＡＣを第１直流電圧Ｖ_ＯＵＴに変換する。ＡＣ／ＤＣコンバータ１の基本構成は、図１のＡＣ／ＤＣコンバータ１ｒと同様であるため、以下、相違点のみを重点的に説明する。

フィードバック回路８は、第１直流電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを生成する。たとえばフィードバック回路８は、シャントレギュレータ８１およびフォトカプラ８２を含む。シャントレギュレータ８１は、第１直流電圧Ｖ_ＯＵＴを分圧した電圧と所定の目標値Ｖ_ＲＥＦの誤差がゼロとなるようにレベルが調節されるフィードバック信号Ｓ１を生成する。

フォトカプラ８２は、その１次側の発光素子がフィードバック信号Ｓ１によって制御され、フォトカプラ８２の２次側の受光素子に生ずる信号が、フィードバック電圧Ｖ_ＦＢとして制御回路１０のＦＢ端子に入力される。

以下、制御回路１０の具体的な構成を説明する。
第２整流回路９は、交流電圧Ｖ_ＡＣ、より具体的にはフィルタ３を経由した交流電圧Ｖ_ＡＣを整流し、第１整流電圧Ｖ_{ＲＥＣＴ１}を生成する。制御回路１０の入力検出端子ＶＩＮには、第１整流電圧Ｖ_{ＲＥＣＴ１}が入力される。

ＶＣＣ端子には、外部の第２出力キャパシタＣｏ２が接続されており、ＤＣ／ＤＣコンバータ６の動作状態においては、ＤＣ／ＤＣコンバータ６のトランスＴ１の１次側にて生成される第３直流電圧（電源電圧ともいう）Ｖ_ＣＣが供給される。

制御回路１０は、スイッチングトランジスタＭ１、駆動回路２０、スタータ回路３０、クランプ回路４０、第１ＮＭＯＳトランジスタＭＮ１、交流電圧検出回路５０、放電トランジスタＭＮ３、放電制御部６０を備え、ひとつの半導体基板に一体集積化される。

スイッチングトランジスタＭ１、駆動回路２０およびクランプ回路４０についてはすでに説明した。なお、駆動回路２０およびクランプ回路４０の構成は特に限定されず、公知の回路を用いればよい。駆動回路２０は、ピーク電流モードあるいは平均電流モードの変調器を含んでもよい。

第１ＮＭＯＳトランジスタＭＮ１は高耐圧トランジスタであり、デプレッション型で構成される。「高耐圧」とは入力検出端子ＶＩＮに印加されうる最大電圧に耐えうる耐圧を有することを意味する。入力検出端子ＶＩＮには、定格１００Ｖの交流電圧Ｖ_ＡＣにおいて１４０Ｖ程度のピーク電圧が印加されるが、交流電圧Ｖ_ＡＣの一時的な変動により、入力検出端子ＶＩＮには、７００Ｖ程度の高電圧が印加されうる。この場合、第１ＮＭＯＳトランジスタＭＮ１は、７００Ｖ耐圧の素子で構成する。高耐圧トランジスタ素子のデバイス構造は公知の技術を用いればよいため、説明は省略する。

第１ＮＭＯＳトランジスタＭＮ１のドレインは入力検出端子ＶＩＮと接続され、そのゲートは、そのソースと接続される。また第１ＮＭＯＳトランジスタＭＮ１のバックゲートもソースと接続される。

交流電圧検出回路５０は、第１ＮＭＯＳトランジスタＭＮ１のソースと接地ラインの間に直列に設けられた第１抵抗Ｒ１および第２抵抗Ｒ２を含む。第１抵抗Ｒ１および第２抵抗Ｒ２によって、第１ＮＭＯＳトランジスタＭＮ１のソース電圧Ｖｓが分圧される。交流電圧検出回路５０は、第１抵抗Ｒ１および第２抵抗Ｒ２の接続ノードＮ１に生ずる第２整流電圧Ｖ_{ＲＥＣＴ２}にもとづいて交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣを検出する。

本実施の形態において、交流電圧検出回路５０は、ブラウンアウト／ブラウンイン機能に使用される。交流電圧検出回路５０は、第２整流電圧Ｖ_{ＲＥＣＴ２}にもとづいて、交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣと所定のしきい値振幅Ａ_ＢＯとの大小関係を判定し、Ａ_ＡＣ＜Ａ_ＢＯのときブラウンアウトし、Ａ_ＡＣ＞Ａ_ＢＯのときブラウンインする。ブラウンアウトのしきい値を、交流電圧Ｖ_ＡＣの実効値７２Ｖに設定したい場合、ブラウンアウト用のしきい値振幅Ａ_ＢＯは、７２ｘ√２＝１０１Ｖ程度となる。

チャタリング防止のため、しきい値振幅Ａ_ＢＯはヒステリシスを有することが好ましい。具体的は、交流電圧Ｖ_ＡＣの実効値が７２Ｖより低くなりブラウンアウトした状態で、その実効値が８０Ｖより高くなると、ブラウンインしてもよい。この場合、しきい値振幅Ａ_ＢＯを、１０１Ｖと１１３Ｖ程度の２値で遷移させればよい。

交流電圧検出回路５０は、たとえばコンパレータ５１およびロジック部５２を含む。コンパレータ５１は、第２整流電圧Ｖ_{ＲＥＣＴ２}を、しきい値振幅Ａ_ＢＯに対応して定められた所定のしきい値電圧Ｖ_ＴＨと比較し、比較結果を示す比較信号Ｓ２を生成する。ロジック部５２は、比較信号Ｓ２にもとづいて交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣとしきい値振幅Ａ_ＢＯの大小関係を判定する。

図３は、デプレッション型ＮＭＯＳトランジスタの電流電圧特性を示す図である。横軸はドレインソース間電圧Ｖｄｓを、縦軸はドレイン電流Ｉｄを示す。ドレイン電流Ｉｄは、ドレインソース間電圧Ｖｄｓが大きくなると、所定の最大電流値Ｉ_ＭＡＸ付近にて制限される。

制御回路１０は、交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣが定格振幅およびしきい値振幅Ａ_ＢＯをカバーする範囲（交流電圧Ｖ_ＡＣの実効値が１０１Ｖ〜１４１Ｖ）に含まれるとき、つまり交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣが検出範囲に含まれるときに、第１ＮＭＯＳトランジスタＭＮ１が線形領域で動作するように、回路の動作点が定められる。この動作点は、具体的には、第１ＮＭＯＳトランジスタＭＮ１のサイズ、第１抵抗Ｒ１および第２抵抗Ｒ２の抵抗値に応じて設定可能である。

交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣが定格振幅（１４１Ｖ）より小さいときに、第１ＮＭＯＳトランジスタＭＮ１が線形領域で動作するため、ドレイン電流Ｉｄは、交流電圧の振幅Ａ_ＡＣに依存し、ある関数ｆ（）を用いて式（１）で表される。
Ｉｄ＝ｆ（Ａ_ＡＣ） …（１）

また第２整流電圧Ｖ_{ＲＥＣＴ２}は、式（２）で与えられる。
Ｖ_{ＲＥＣＴ２}＝Ｉｄ×Ｒ２ …（２）

式（１）、（２）から式（３）を得る。
Ｖ_{ＲＥＣＴ２}＝ｆ（Ａ_ＡＣ）×Ｒ２ …（３）
つまり線形領域において、第２整流電圧Ｖ_{ＲＥＣＴ２}は振幅Ａ_ＡＣと１対１で対応する。

しきい値電圧Ｖ_ＴＨは、式（４）で設定される。
Ｖ_ＴＨ＝ｆ（Ａ_ＢＯ）×Ｒ２ …（４）

第１ＮＭＯＳトランジスタＭＮ１が飽和領域に入ると、ドレイン電流Ｉｄはほぼ一定値Ｉ_ＭＡＸをとる。つまりドレイン電流Ｉｄは、最大電流値Ｉ_ＭＡＸ付近に制限される。交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣが、線形領域と飽和領域の境界に対応する電圧（以下、クランプ電圧Ｖ_ＣＬという）を超えると、第１抵抗Ｒ１と第２抵抗Ｒ２の両端間の電圧、言い換えれば第１ＮＭＯＳトランジスタＭＮ１のソース電圧Ｖｓは、Ｖ_ＭＡＸ＝（Ｒ１＋Ｒ２）×Ｉ_ＭＡＸ付近にてクランプされる。

図２に戻る。たとえばロジック部５２は、交流電圧Ｖ_ＡＣの所定サイクル数にわたり連続して、比較信号Ｓ２が一定レベル（たとえばローレベル）を維持するとき、Ａ_ＡＣ＜Ａ_ＢＯと判定し、駆動回路２０を停止する。

スタータ回路３０は、入力検出端子ＶＩＮとＶＣＣ端子の間に設けられ、ＡＣ／ＤＣコンバータ１の起動時において、第１整流電圧Ｖ_{ＲＥＣＴ１}によりＶＣＣ端子に接続された第２出力キャパシタＣｏ２を充電する経路を含む。好ましくは、スタータ回路３０は、７００Ｖ耐圧を有する高耐圧トランジスタの第２ＮＭＯＳトランジスタＭＮ２と、第２ＮＭＯＳトランジスタＭＮ２のオン、オフを制御するゲート制御回路３２と、を含む。たとえば第２ＮＭＯＳトランジスタＭＮ２は、第１ＮＭＯＳトランジスタＭＮ１と同じデプレッション型であり、ソースおよびバックゲートが共通に接続されてもよい。

放電トランジスタＭＮ３は、ＶＣＣ端子と接地ラインの間に設けられる。放電制御部６０は、コンセントプラグが引き抜かれると、放電トランジスタＭＮ３をオンする。コンセントプラグが引き抜かれた状態は、第２整流電圧Ｖ_{ＲＥＣＴ２}が実質的にゼロとなることから、交流電圧検出回路５０により検出可能である。

以上が制御回路１０およびそれを備えるＡＣ／ＤＣコンバータ１の構成である。続いてその動作を説明する。

図４（ａ）、（ｂ）は、図２のＡＣ／ＤＣコンバータ１の動作波形図である。図４（ａ）には、交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣが定格振幅１４１Ｖのときの動作（実線）、交流振幅Ａ_ＡＣがしきい値振幅Ａ_ＢＯより小さいとき（一点鎖線）の動作が示される。

交流電圧Ｖ_ＡＣが定格付近のとき、第１ＮＭＯＳトランジスタＭＮ１は、図３の電圧電流特性において、線形領域で動作する。このとき第２整流電圧Ｖ_{ＲＥＣＴ２}は、交流電圧Ｖ_ＡＣのサイクルごとに、しきい値Ｖ_ＴＨより高くなり、比較信号Ｓ２は、毎サイクル、ハイレベルとなる。

交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣがしきい値振幅Ａ_ＢＯより小さくなると、第２整流電圧Ｖ_{ＲＥＣＴ２}の振幅が小さくなり、しきい値電圧Ｖ_ＴＨより低くなる。その結果、比較信号Ｓ２は、ローレベルを維持する。ロジック部５２は、比較信号Ｓ２が数サイクルにわたりローレベルを持続したことを検出すると、交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣがしきい値振幅Ａ_ＢＯより小さいものと判定する。この場合、ロジック部５２は駆動回路２０を停止する。

図４（ｂ）には、交流電圧Ｖ_ＡＣの振幅Ａ_ＡＣが非常に大きくなったときの動作が示される。交流電圧Ｖ_ＡＣの振幅が大きくなり、クランプ電圧Ｖ_ＣＬを超えた範囲では、図３の電流電圧特性から、ドレイン電流Ｉｄは所定値Ｉ_ＭＡＸ付近にて制限され、第１ＮＭＯＳトランジスタＭＮ１のソース電圧Ｖｓは、所定の電圧Ｖ_ＭＡＸ＝Ｉ_ＭＡＸ×（Ｒ１＋Ｒ２）付近でクランプされる。

以上がＡＣ／ＤＣコンバータ１の動作である。

このＡＣ／ＤＣコンバータ１において、最大電流値Ｉ_ＭＡＸは、第１ＮＭＯＳトランジスタＭＮ１のトランジスタサイズに応じて設計可能である。したがって、第１ＮＭＯＳトランジスタＭＮ１のトランジスタサイズと、抵抗Ｒ１、Ｒ２に応じて、電圧Ｖ_ＭＡＸは任意の値、たとえば１００Ｖ程度に設定することができる。

これにより、第１抵抗Ｒ１と第２抵抗Ｒ２に、数百Ｖ（〜７００Ｖ）もの高電圧が印加されるのを防止でき、第１抵抗Ｒ１および第２抵抗Ｒ２を１００Ｖ耐圧を有する半導体基板上の素子で形成することができる。つまり、図１において必要であった外付け抵抗Ｒ１１、Ｒ２２を減らすことができ、コストを下げることができる。

また、コンセントプラグが引き抜かれた際には、放電トランジスタＭＮ３がオンする。これにより、＋電極と−電極間の容量の電荷を、第２整流回路９、スタータ回路３０、放電トランジスタＭＮ３の経路で引き抜くことができる。したがって、図１のＡＣ／ＤＣコンバータ１ｒにおいて必要であった放電用の抵抗Ｒｄｉｓを減らすことができ、コストを下げることができる。

（変形例）
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
図５は、第１の変形例に係る制御回路１０ａの一部を示す回路図である。この制御回路１０ａは、第１ＮＭＯＳトランジスタＭＮ１のソースと第１抵抗Ｒ１の間に挿入された第３抵抗Ｒ３をさらに備える。そして第１ＮＭＯＳトランジスタＭＮ１のゲートは、ソースと第１抵抗Ｒ１の接続ノードＮ２と結線される。

第１ＮＭＯＳトランジスタＭＮ１に流れる電流Ｉｄは、ゲートソース間電圧のみでなく温度にも依存する。この変形例によれば、温度変動にともなって第１ＮＭＯＳトランジスタＭＮ１の電流Ｉｄが増加しようとすると、第３抵抗Ｒ３の電圧降下Ｖ_Ｒ３が増大し、第１ＮＭＯＳトランジスタＭＮ１のゲートソース間のバイアス電圧が、電流Ｉｄが小さく成る方向にシフトする。つまり第３抵抗Ｒ３によって、第１ＮＭＯＳトランジスタＭＮ１の温度特性をキャンセルすることができ、第１ＮＭＯＳトランジスタＭＮ１のソース電圧Ｖｓを安定化することができる。

（変形例２）
実施の形態では、交流電圧検出回路５０において、しきい値振幅をバーンアウト用しきい値に設定する場合を説明したが本発明はそれには限定されない。たとえばしきい値振幅は定格振幅１４１Ｖより高い過電圧検出用の電圧レベルに設定してもよい。

また交流電圧検出回路５０は、振幅Ａ_ＡＣを、複数のしきい値と比較してもよい。

（変形例３）
実施の形態では、シャントレギュレータ（誤差増幅器）２１２がトランスＴ１の２次側に設けられる場合を説明したが、この誤差増幅器は、１次側に設けてもよく、さらには制御回路１０に内蔵してもよい。

（変形例４）
ＤＣ／ＤＣコンバータ６は降圧型には限定されず、昇圧型、あるいは昇降圧型であってもよい。

（用途）
最後に、ＡＣ／ＤＣコンバータ１の用途を説明する。ＡＣ／ＤＣコンバータ１は、ＡＣアダプタや電子機器の電源ブロックに好適に利用される。

図６は、ＡＣ／ＤＣコンバータを備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータは、筐体８０４内に実装される。ＡＣ／ＤＣコンバータにより生成された直流出力電圧Ｖ_ＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。

図７（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器９００を示す図である。図７（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータは、筐体８０４内に実装される。ＡＣ／ＤＣコンバータにより生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

Ｐ１…入力端子、Ｐ２…出力端子、Ｃｏ１…第１出力キャパシタ、Ｃｏ２…第２出力キャパシタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｔ１…トランス、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｗ３…補助巻線、Ｍ１…スイッチングトランジスタ、ＲＳ…検出抵抗、１…ＡＣ／ＤＣコンバータ、２…ヒューズ、Ｃｉ…入力キャパシタ、３…フィルタ、４…第１整流回路、Ｃｓ…平滑キャパシタ、６…ＤＣ／ＤＣコンバータ、７…出力回路、８…フィードバック回路、９…第２整流回路、１０…制御回路、２０…駆動回路、３０…スタータ回路、３２…ゲート制御回路、４０…クランプ回路、５０…交流電圧検出回路、５１…コンパレータ、５２…ロジック部、６０…放電制御部、８１…シャントレギュレータ、８２…フォトカプラ、ＶＣＣ…電源端子、ＶＩＮ…入力検出端子、ＶＡＣ…交流電圧、ＶＯＵＴ…第１直流電圧、ＶＤＣ…第２直流電圧、ＶＣＣ…電源電圧、ＶＲＥＣＴ１…第１整流電圧、ＶＲＥＣＴ２…第２整流電圧、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、ＭＮ１…第１ＮＭＯＳトランジスタ、ＭＮ２…第２ＮＭＯＳトランジスタ、ＭＮ３…放電トランジスタ、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

Claims (13)

1. 交流電圧を第１直流電圧に変換するＡＣ／ＤＣコンバータに使用される制御回路であって、
   前記ＡＣ／ＤＣコンバータは、
   前記交流電圧を整流、平滑化し、第２直流電圧に変換する第１整流回路と、
   前記第２直流電圧を昇圧または降圧する、絶縁型のＤＣ／ＤＣコンバータと、
   前記第１直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、
   を備え、
   前記制御回路は、
   前記交流電圧を整流し、かつ平滑化しない第１整流電圧が入力される入力検出端子と、
   外部のキャパシタが接続されており、前記ＤＣ／ＤＣコンバータの動作状態において、前記ＤＣ／ＤＣコンバータのトランスの１次側にて生成される第３直流電圧が供給される電源端子と、
   前記電源端子と接地ラインの間に設けられた放電トランジスタと、
   前記放電トランジスタを制御する放電制御部と、
   前記フィードバック電圧を受けるフィードバック端子と、
   そのドレインが前記入力検出端子と接続され、そのゲートがそのソースと接続されたデプレッション型高耐圧の第１ＮＭＯＳトランジスタと、
   前記第１ＮＭＯＳトランジスタのソースと接地ラインの間に直列に設けられた第１抵抗および第２抵抗を含み、前記第１抵抗および前記第２抵抗の接続ノードに生ずる第２整流電圧にもとづいて前記交流電圧の振幅を検出する交流電圧検出回路と、
   前記入力検出端子と前記電源端子の間に設けられ、前記ＡＣ／ＤＣコンバータの起動時において、前記第１整流電圧により前記電源端子に接続されたキャパシタを充電する経路を含むスタータ回路と、
   前記電源端子の電圧を受けて動作し、前記フィードバック電圧に応じて前記ＤＣ／ＤＣコンバータのスイッチングトランジスタを駆動する駆動回路と、
   を備え、ひとつの半導体基板に一体集積化され、
   前記交流電圧検出回路は、前記交流電圧の振幅と所定のしきい値電圧に対応したしきい値振幅の大小関係を判定するロジック部を備え、
   前記ロジック部は、前記交流電圧の振幅が前記しきい値振幅より小さいと判定したときに前記ＤＣ／ＤＣコンバータを停止させかつ前記放電制御部を制御し前記放電トランジスタをオンさせることにより前記電源端子に接続された前記キャパシタを放電することを特徴とする制御回路。
2. 前記第１ＮＭＯＳトランジスタのソースと前記第１抵抗の間に挿入された第３抵抗をさらに備え、
   前記第１ＮＭＯＳトランジスタのゲートは、前記第３抵抗と前記第１抵抗の接続ノードと結線されることを特徴とする請求項１に記載の制御回路。
3. 前記スタータ回路は、高耐圧の第２ＮＭＯＳトランジスタを含むことを特徴とする請求項１または２に記載の制御回路。
4. 前記第２ＮＭＯＳトランジスタは、デプレッション型であり、ソースとバックゲートが共通に接続されることを特徴とする請求項３に記載の制御回路。
5. 前記交流電圧検出回路は、
   前記第２整流電圧を前記しきい値電圧と比較し、比較結果を示す比較信号を生成するコンパレータと、
   前記比較信号にもとづいて、前記交流電圧の振幅と前記しきい値電圧に対応した前記しきい値振幅の大小関係を判定する前記ロジック部と、
   を含むことを特徴とする請求項１から４のいずれかに記載の制御回路。
6. 前記ロジック部は、前記比較信号が前記交流電圧の所定サイクル数にわたり連続して一定レベルを維持するとき、前記交流電圧の振幅が前記しきい値振幅より小さいものと判定することを特徴とする請求項５に記載の制御回路。
7. 前記第１ＮＭＯＳトランジスタのサイズ、前記第１抵抗および前記第２抵抗の抵抗値は、前記交流電圧の振幅が検出範囲に含まれるときに、前記第１ＮＭＯＳトランジスタが線形領域で動作するよう定められることを特徴とする請求項１から６のいずれかに記載の制御回路。
8. 前記しきい値電圧はヒステリシスを有することを特徴とする請求項１から７のいずれかに記載の制御回路。
9. 交流電圧を第１直流電圧に変換するＡＣ／ＤＣコンバータであって、
   前記交流電圧を整流、平滑化し、第２直流電圧に変換する第１整流回路と、
   前記第２直流電圧を昇圧または降圧する、絶縁型のＤＣ／ＤＣコンバータと、
   前記交流電圧を整流し、第１整流電圧を生成する第２整流回路と、
   １次側に設けられた１次巻線、補助巻線および２次側に設けられた２次巻線を有するトランスと、
   前記トランスの１次巻線と接続されるスイッチングトランジスタと、
   アノードが前記２次巻線と接続される第１ダイオードと、
   一端が接地され、他端が前記第１ダイオードのカソードと接続された第１出力キャパシタと、
   アノードが前記補助巻線と接続される第２ダイオードと、
   一端が接地され、他端が前記第２ダイオードのカソードと接続された第２出力キャパシタと、
   前記第１出力キャパシタに生ずる前記第１直流電圧に応じたフィードバック電圧を生成するフィードバック回路と、
   その入力検出端子には、前記第２直流電圧が入力され、その電源端子には、前記第２出力キャパシタに生ずる前記第２直流電圧が供給され、そのフィードバック端子には、前記フィードバック電圧が入力される請求項１から８のいずれかに記載の制御回路と、
   を備えることを特徴とするＡＣ／ＤＣコンバータ。
10. 前記フィードバック回路は、
    前記第１直流電圧を分圧した電圧と所定の目標値の誤差がゼロとなるようにレベルが調節されるフィードバック信号を生成するシャントレギュレータと、
    その１次側の発光素子が前記フィードバック信号によって制御されるフォトカプラと、
    を含み、前記フォトカプラの２次側の受光素子に生ずる信号が、前記フィードバック電圧として前記制御回路に供給されることを特徴とする請求項９に記載のＡＣ／ＤＣコンバータ。
11. 前記交流電圧をフィルタリングするフィルタをさらに備え、
    前記第２整流回路は、前記フィルタを経た後の前記交流電圧を整流することを特徴とする請求項９または１０に記載のＡＣ／ＤＣコンバータ。
12. 負荷と、
    前記負荷に前記第１直流電圧を供給する請求項９から１１のいずれかに記載のＡＣ／ＤＣコンバータと、
    を備えることを特徴とする電子機器。
13. 請求項９から１１のいずれかに記載のＡＣ／ＤＣコンバータを備えることを特徴とする電源アダプタ。

Images