[go: up one dir, main page]

JP6119313B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6119313B2
JP6119313B2 JP2013046277A JP2013046277A JP6119313B2 JP 6119313 B2 JP6119313 B2 JP 6119313B2 JP 2013046277 A JP2013046277 A JP 2013046277A JP 2013046277 A JP2013046277 A JP 2013046277A JP 6119313 B2 JP6119313 B2 JP 6119313B2
Authority
JP
Japan
Prior art keywords
control terminal
circuit board
case
ipm
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013046277A
Other languages
English (en)
Other versions
JP2014175444A (ja
Inventor
高橋 秀明
秀明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013046277A priority Critical patent/JP6119313B2/ja
Priority to EP14152231.8A priority patent/EP2775524B1/en
Priority to CN201410049108.XA priority patent/CN104037147A/zh
Priority to US14/181,503 priority patent/US9750137B2/en
Publication of JP2014175444A publication Critical patent/JP2014175444A/ja
Application granted granted Critical
Publication of JP6119313B2 publication Critical patent/JP6119313B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H10W76/15
    • H10W90/00
    • H10W72/5445
    • H10W90/756

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Connection Or Junction Boxes (AREA)

Description

この発明は、半導体装置に係り、特にパワー半導体素子を搭載したパワーモジュールに関する。
IGBT(絶縁ゲートバイポーラトランジスタ)やパワーMOSFET、FWD(フリーホイールダイオード)などのパワー半導体素子を複数個搭載し、インバータなどで電力制御用に用いられるパワーモジュールと呼ばれる半導体装置が産業分野で広く用いられている。
一般的にパワーモジュールは、電力を変換するパワー半導体素子が、主回路パターンが組み込まれている絶縁回路基板の上に実装されており、またそれらは放熱用の金属ベース板の上に実装され、さらにその外周が樹脂製のケースに覆われた構造を有している。
また、このパワーモジュールに各種制御機能が付加されているIPM(インテリジェントパワーモジュール:Intelligent Power Module)と呼ばれる半導体装置は、主回路用の絶縁回路基板に加え、制御用素子や制御回路用パターンを有するプリント基板を内蔵している。
このIPMでは、絶縁回路基板とプリント基板の2層に分けられた構造が一般的に採用されており、各々の基板間や、基板と外部端子の間などを電気的に接続する必要がある。このため装置内部において、リードフレームと呼ばれる金属板やボンディングワイヤ、各種はんだ材などを用いて電気的接続がなされ、半導体装置が正常に機能するために必要な回路を成立させている。そしてIPMの外部より、制御端子を通じて供給された制御信号がIPM内の制御回路に供給され、その制御回路から出力された信号に基づいて主回路のパワー半導体素子を駆動させることにより、効率の良い電力制御を行うことができる。
IPMの制御信号用の内部配線に関しては、特許文献1及び2に記載されている技術が公知である。詳細を以下に述べる。
図6は従来のIPM100の断面図である。金属ベース板111に絶縁回路基板112が載置され、さらにパワー半導体素子113が載置されている。また制御端子130、接続端子131a及び131bと一体で成形されている樹脂製のケース120が、絶縁回路基板112を取り囲むように金属ベース板111上に載置されている。
パワー半導体素子113には、主回路配線及び制御用配線がボンディングワイヤなどを用いて施されており、そのうち制御用配線は、ボンディングワイヤ140、接続端子131a及び131bを用いてプリント基板150に接続されている。
さらにプリント基板150とIPM外部との制御用配線は、U字形状の制御端子130を用いて行われている。なお制御端子130は、ケース側壁120aに埋め込まれるように構成されている。IPM100の内部は絶縁性ゲル(図示せず)などで封止され、上部には異物混入防止などのための蓋160が載置されている。
次にIPM100の製造方法について述べる。まず絶縁回路基板112の上にパワー半導体素子113をはんだなどを用いて実装し、さらにこれらを金属ベース板111上にはんだなどを用いて実装する。
一方、金属板を所定の形状に加工した制御端子130、接続端子131a及び131bを金型にセットし、インサート成形を行うことによりケース120が成形される。この成形されたケース120を金属ベース板111上の絶縁回路基板112を取り囲むように、接着剤などを用いて実装する。この状態で接続端子131a及び131bとパワー半導体素子113を、ボンディングワイヤ140により接続する。
この段階での平面図を図7に、VIII−VIII’断面図を図8に示している。図7に示すように、ケース160の周囲4辺のうち対向する2辺に接続端子131a、131bが設けられ、また1辺に制御端子130が設けられている。
続いてプリント基板150を、それに設けられているスルーホールに制御端子130、接続端子131a及び131bが挿入されるように取り付けをする。さらにスルーホールとそれぞれの端子の接続部にはんだ付けなどを施すことにより、プリント基板150と各端子との電気的接続が確保されるとともに、プリント基板150がIPM100内に固定される。
最後に絶縁性ゲル(図示せず)を内部に注入し、蓋160を接着剤などを用いて取り付けることによりIPMが完成する。
なお上記IPM100の主回路配線に関しては、制御用配線と同様にIPM外部に導出されるように各種配線が施されているが、ここでは図示及び説明は省略する。
特開平11−68035号公報 特開2000−68446号公報
しかしながら本発明者の鋭意研究の結果、従来構造のIPMでは様々な課題があることが明らかとなった。詳細を以下に述べる。
IPMは、最終的には電力制御を必要とする各種装置の内部に組み込まれて使用されるが、IPMの専有面積が大きいと、組み込まれる装置もそれに伴い大型化するため、IPMのさらなる小型化が近年強く求められている。一方、ケース側壁120aは制御端子130をインサート成形により保持しなければならず、制御端子130が保持可能となる厚さ以下にはすることができない。また図6に示すように、制御端子130をケース側壁120a上に配置させるため、プリント基板150からの水平方向の配線が必要であるが、この延長配線分のスペース確保も必要となる。このように側壁厚さや水平方向の配線の必要性が、IPMの専有面積を縮小する妨げになっていることが明らかとなった。
さらにIPMにおける制御端子の取り付け位置に関しては標準規格が存在しないため、使用用途に応じて求められる様々な位置に制御端子130を取り付ける必要がある。一方前述の通り制御端子130はケース120にインサート成形で取り付けられるため、制御端子130の様々な取り付け位置に対応した様々な種類のインサート成形用の金型を用意する必要がある。このように様々な種類の金型を用意する必要性が、IPMの製造コストの増大につながっていた。
本発明はこのような点に鑑みてなされたものであり、IPMの専有面積を縮小でき、さらに様々な種類の金型を用意すること無く、様々な制御端子の取り付け位置を可能にする半導体装置を提供するものである。
前記の目的を達成するために、この発明の一態様では、パワー半導体素子と、前記パワー半導体素子が載置されている絶縁回路基板と、前記パワー半導体素子と電気的に接続され、制御回路を有するプリント基板と、底部に樹脂で成形された制御端子挿入穴を有するケースと、前記プリント基板と半導体装置外部を電気的に接続する制御端子とを備え、前記プリント基板は、前記絶縁回路基板及び前記ケース底部と階層構造を有しており、前記制御端子は直線形状であり、前記制御端子挿入穴及び前記プリント基板のスルーホールに挿入されていることを特徴とする構成とする。
上記の手段によれば、直線形状の制御端子を、ケース底部に備えられた制御端子挿入穴、及びプリント基板のスルーホールに挿入して立たせる構造を採用することにより、前述した従来構造のケース側壁において、インサート成形された制御端子を保持するだけの樹脂厚さが不要となり、側壁の薄型化が可能となる。また従来構造で必要であった、制御端子からプリント基板に接続するための水平方向の延長配線も不要となることから、この延長配線分のスペース確保も不要となる。これらにより、IPMの専有面積を縮小することが可能となっている。
この発明の実施例に係る半導体装置の断面図である。 この発明の実施例に係る半導体装置の製造フロー図である。 この発明の実施例に係る半導体装置の製造段階における平面図である。 この発明の実施例に係る半導体装置の製造段階における断面図である。 この発明の実施例に係る制御端子挿入穴の平面図及び断面図である。 この発明の従来例における半導体装置の断面図である。 この発明の従来例における半導体装置の製造段階における平面図である。 この発明の従来例における半導体装置の製造段階における断面図である。
以下に、本発明の好適な実施形態(実施例)を図面に基づいて説明する。
実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。
なおこの実施例は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
図1は本発明の実施例に係る半導体装置であるIPM1の断面図である。装置の構成を以下に説明する。
銅やアルミニウムなどの放熱性が高い金属で構成されている金属ベース板11に、絶縁回路基板12が載置されている。ここで絶縁回路基板12は、アルミナや窒化珪素などの絶縁性でかつ熱伝導性の高いセラミックス等で形成した絶縁板の下面に、銅などの金属薄膜が接合されているとともに、その上面には主回路用の電気回路パターンが設けられた銅などの金属薄膜が接合されて構成されている。絶縁回路基板12は、DCB(Direct Copper Bonding)基板あるいは金属絶縁基板とも呼称されるものである。
この絶縁回路基板11の電気回路パターン薄膜上に、IGBTやパワーMOSFET、FWDなどのパワー半導体素子13が載置されている。
また金属製の接続端子31a及び31bと一体で成形されている樹脂製のケース20が、ケース底部20bで絶縁回路基板12を取り囲むように金属ベース板11上に載置されている。なお、絶縁回路基板12及びケース底部20bは、ともに金属ベース板11に載置されていることから、ほぼ同一平面上に配置されている。
パワー半導体素子13には、主回路配線及び制御用配線がボンディングワイヤやリードフレームなどを用いて施されており、そのうち制御用配線は、ボンディングワイヤ40、接続端子31a及び31bを用いて、プリント基板50に接続されている。
図1に示すようにプリント基板50は、絶縁回路基板12及びケース底部20bとは異なる平面上に配置されており、すなわち階層構造を有している。これは、絶縁回路基板12と同一平面上に配置される場合に比べ、IPMの専有面積を縮小することができるからである。
このプリント基板50には、表面に制御用半導体素子や受動素子(図示せず)が固定され、それらの部品間は電気配線で接続されている。また、この電気配線と各種端子との電気的接続を可能にするため、内壁が導電処理されたスルーホールが各種端子と対応する箇所に設けられている。
プリント基板50とIPM1の外部との制御用配線は、直線形状の制御端子30を用いて行われている。制御端子30は、ケース20の底部20bに設けられている制御端子挿入穴32、及びプリント基板50のスルーホールに挿入されることにより保持されている。
さらにIPM1の内部は絶縁性ゲル(図示せず)などで封止され、上部には異物混入防止などのための蓋60が載置されている。
この様に直線形状の制御端子30を、ケース底部20bに備えられた制御端子挿入穴32、及びプリント基板50のスルーホールに挿入して立たせる構造を採用することにより、ケース側壁20aにおいてインサート成形された制御端子を保持するだけの樹脂厚さが不要となり、ケース側壁20aの薄型化が可能となる。また従来構造で必要であった、制御端子からプリント基板に接続するための水平方向の延長配線も不要となることから、この延長配線分のスペース確保も不要となる。これらにより、従来構造に比べIPMの専有面積を縮小することが可能となっている。
また制御端子30をケース底部20bから垂直に立たせることにより、制御端子を斜めに立たせたり、折れ形状にしたりする場合に比べてIPM1の専有面積を極小化することができることから、より効果的である。
続いてIPM1の製造方法について述べる。図2はこの発明の実施例に係るIPM1の製造フロー図である。詳細を以下に述べる。
まず絶縁回路基板12の電気回路パターン薄膜上に、パワー半導体素子13をはんだ付けなどにより実装する。ここではんだ付けを用いるのは、パワー半導体素子13と絶縁回路基板12の電気回路パターン薄膜との電気的接続を確保するためである。
さらにこれらを、金属ベース板11上にはんだ付けなどにより実装する。ここではんだ付けを用いるのは、IPMが動作する際にパワー半導体素子13から発生する熱を、金属ベース板11に効率良く放熱させるためである。
一方、金属板を所定の形状に加工した接続端子31a及び31bを金型にセットし、インサート成形を行うことによりケース20が成形される。なおこの成形の際、ケース底部20bに制御端子挿入穴32も同時に成形される。
この成形されたケース20を金属ベース板11上に、ケース底部20bが絶縁回路基板12を取り囲む位置に、接着剤などを用いて実装する。
この状態で接続端子31a及び31bとパワー半導体素子13を、アルミニウムや銅などで構成されたボンディングワイヤ40により接続する。さらに金属製で直線形状の制御端子30を、所定位置の制御端子挿入穴32に圧入することにより実装する。この段階での平面図を図3に、IV−IV’断面図を図4に示す。
図3に示されているように、ケース20の周囲4辺のうち対向する2辺に接続端子31a、31bが設けられている。また1辺に制御端子挿入穴32があらかじめ多数、等ピッチで用意され、その中からIPMのそれぞれの使用用途に応じた位置に対応する穴に、制御端子30が実装されている。
続いてプリント基板50を、それに設けられているスルーホールに制御端子30、接続端子31a及び31bが挿入されるように取り付けをする。さらにスルーホールとそれぞれの端子の接続部にはんだ付けなどを施すことにより、プリント基板50と各端子との電気的接続が確保されるとともに、プリント基板50がIPM1内に固定される。
最後に絶縁性ゲル(図示せず)を内部に注入し、蓋60を取り付けることによりIPM1が完成する。なお前記従来技術と同様、上記IPM1の主回路配線に関しても外部に導出されるように各種配線が施されているが、ここでは図示及び説明は省略する。
このように制御端子挿入穴32をあらかじめ多数、等ピッチで用意しておき、それぞれのIPMで必要な制御端子の位置に対応する穴に制御端子30を圧入して実装可能とすることにより、制御端子32の端子ピッチや配置の組合せを任意に設定できる。このことから多数の用途に応じて様々な種類のケース成形用金型を用意する必要が無くなるとともに、外部装置への取り付け自由度も増えるという利点がある。
また制御端子を絶縁回路基板やプリント基板、金属ベース板の表面に取り付けようとした場合、はんだや接着剤などを用いて端部を固定する必要があるが、本発明では制御端子挿入穴への圧入による固定手法を採用していることから、はんだや接着剤を用いる場合に比べ工数が少なくなるため、コスト低減の効果も得られる。
続いて制御端子挿入穴32の形状について説明する。図5はこの発明の実施例に係る制御端子挿入穴32の平面図及び断面図である。
図5(a)は円筒形状の穴を示している。円筒形状などにすることにより、樹脂の成形を容易に行うことができるため有効である。なお、挿入穴32aの穴径は、制御端子30の直径以下にする必要がある。図5(b)は四角柱形状の挿入穴である。四角柱の制御端子30を採用する場合、穴内面との接触面積が増大することから、圧入のみでも保持力を強くすることができるため有効である。
図5に示すようにケース底部20bの表面から突出し、制御端子30の端部を覆うような筒状凸部で制御端子挿入穴32を構成することにより、単にケース底部20bの表面に穴を設ける場合に比べて制御端子挿入穴32が変形し易くなり、制御端子30の径にばらつきが生じた場合においても圧入が容易になるため有効である。さらに制御端子30を圧入のみでも保持できるようにするため、制御端子挿入穴32は一定以上の深さを必要とするが、ケース底部20bに単に穴を設ける場合に比べケース底部20bの厚さを薄くすることができる。そのためケース20の成形に必要となる部材を低減でき、製造コストの削減に寄与することができる。
これらの制御端子挿入穴32は、制御端子30の端部が圧入のみで実装される様に構成されているが、接着剤などを追加して実装することも可能である。この場合圧入のみに比べて保持力をより強くすることが可能であり、IPMの長期信頼性を向上させることに効果がある。
1、100 IPM
11、111 金属ベース板
12、112 絶縁回路基板
13、113 半導体素子
20、120 ケース
20a、120a ケース側壁
20b、120b ケース底部
30、130 制御端子
31a、31b、131a、131b 接続端子
32 制御端子挿入穴
40、140 ボンディングワイヤ
50、150 プリント基板
60、160 蓋

Claims (5)

  1. パワー半導体素子と、
    前記パワー半導体素子が載置されている絶縁回路基板と、
    前記パワー半導体素子と電気的に接続され、制御回路を有するプリント基板と、
    底部に樹脂で成形された制御端子挿入穴を有するケースと、
    前記プリント基板と半導体装置外部を電気的に接続する制御端子と、
    を備え、
    前記プリント基板は、前記絶縁回路基板及び前記ケース底部と階層構造を有しており、
    前記制御端子は直線形状であり、前記制御端子挿入穴及び前記プリント基板のスルーホールに挿入されていることを特徴とする半導体装置。
  2. 前記制御端子挿入穴の数が、前記制御端子の数よりも多いことを特徴とする、
    請求項1に記載の半導体装置。
  3. 前記制御端子が、前記ケース底部から垂直に立っていることを特徴とする、
    請求項1または2に記載の半導体装置。
  4. 前記制御端子挿入穴が、前記ケース底部の表面から突出し、前記制御端子の一端を包み込むように構成されていることを特徴とする、
    請求項1ないし3のいずれか1項に記載の半導体装置。
  5. 前記制御端子挿入穴の挿入口が、円柱構造もしくは四角柱構造を有することを特徴とする、
    請求項1ないし4のいずれか1項に記載の半導体装置。
JP2013046277A 2013-03-08 2013-03-08 半導体装置 Expired - Fee Related JP6119313B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013046277A JP6119313B2 (ja) 2013-03-08 2013-03-08 半導体装置
EP14152231.8A EP2775524B1 (en) 2013-03-08 2014-01-23 Method for manufacturing a semiconductor device
CN201410049108.XA CN104037147A (zh) 2013-03-08 2014-02-12 半导体装置
US14/181,503 US9750137B2 (en) 2013-03-08 2014-02-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013046277A JP6119313B2 (ja) 2013-03-08 2013-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2014175444A JP2014175444A (ja) 2014-09-22
JP6119313B2 true JP6119313B2 (ja) 2017-04-26

Family

ID=49958381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013046277A Expired - Fee Related JP6119313B2 (ja) 2013-03-08 2013-03-08 半導体装置

Country Status (4)

Country Link
US (1) US9750137B2 (ja)
EP (1) EP2775524B1 (ja)
JP (1) JP6119313B2 (ja)
CN (1) CN104037147A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201504274SA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Package assembly
JP2017028174A (ja) * 2015-07-24 2017-02-02 サンケン電気株式会社 半導体装置
JP6682824B2 (ja) * 2015-11-25 2020-04-15 富士電機株式会社 半導体装置
JP6236547B1 (ja) * 2016-02-03 2017-11-22 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6552450B2 (ja) * 2016-04-19 2019-07-31 三菱電機株式会社 半導体装置
JP6825306B2 (ja) * 2016-11-02 2021-02-03 富士電機株式会社 半導体装置
JP6783327B2 (ja) * 2017-01-17 2020-11-11 三菱電機株式会社 半導体装置および電力変換装置
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6764389B2 (ja) * 2017-10-12 2020-09-30 矢崎総業株式会社 半導体モジュールユニット
CN108809056B (zh) * 2018-06-15 2019-11-19 西安微电子技术研究所 一种三维集成智能功率模块及其制造方法
FR3084557B1 (fr) * 2018-07-30 2020-07-31 Safran Electrical & Power Dispositif de commande electrique
JP7224272B2 (ja) * 2019-10-30 2023-02-17 三菱電機株式会社 パワー半導体装置
JP7577955B2 (ja) * 2020-09-25 2024-11-06 富士電機株式会社 半導体装置
CN116075080A (zh) * 2021-11-04 2023-05-05 光宝科技新加坡私人有限公司 功率模块

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2936855B2 (ja) * 1991-12-26 1999-08-23 富士電機株式会社 電力用半導体装置
JP2869771B2 (ja) * 1995-01-20 1999-03-10 株式会社三社電機製作所 電力用半導体モジュール
EP0884781A3 (en) * 1997-06-12 1999-06-30 Hitachi, Ltd. Power semiconductor module
JPH1168035A (ja) 1997-06-12 1999-03-09 Hitachi Ltd パワー半導体モジュール
JP2000068446A (ja) 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
WO2002082542A1 (fr) * 2001-04-02 2002-10-17 Mitsubishi Denki Kabushiki Kaisha Dispositif de puissance à semi-conducteurs
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
JP3845333B2 (ja) * 2002-04-30 2006-11-15 三菱電機株式会社 半導体パワーモジュール
KR101203466B1 (ko) * 2006-04-20 2012-11-21 페어차일드코리아반도체 주식회사 전력 시스템 모듈 및 그 제조 방법
JP4886355B2 (ja) * 2006-05-02 2012-02-29 日本トムソン株式会社 可動マグネット型リニアモータを内蔵したスライド装置
TWI402952B (zh) * 2007-09-27 2013-07-21 三洋電機股份有限公司 電路裝置及其製造方法
JP5251066B2 (ja) * 2007-10-15 2013-07-31 富士電機株式会社 半導体装置
US7944033B2 (en) * 2007-10-18 2011-05-17 Infineon Technologies Ag Power semiconductor module
KR20090108954A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN102439720B (zh) 2009-06-25 2014-08-27 富士电机株式会社 半导体装置
CN102576706B (zh) * 2010-03-16 2015-07-22 富士电机株式会社 半导体器件
JP5691475B2 (ja) * 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法
JP6501606B2 (ja) * 2015-05-19 2019-04-17 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
EP2775524B1 (en) 2022-05-11
CN104037147A (zh) 2014-09-10
JP2014175444A (ja) 2014-09-22
EP2775524A1 (en) 2014-09-10
US9750137B2 (en) 2017-08-29
US20140254116A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
JP6119313B2 (ja) 半導体装置
KR100898774B1 (ko) 전력용 반도체장치
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
KR101203466B1 (ko) 전력 시스템 모듈 및 그 제조 방법
US20140029201A1 (en) Power package module and manufacturing method thereof
US10163752B2 (en) Semiconductor device
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
WO2016031462A1 (ja) パワー半導体モジュール
CN103400832A (zh) 功率半导体装置
JP2012195492A (ja) パワー半導体モジュール及びその取り付け構造
KR101343199B1 (ko) 반도체 패키지
JP2016181536A (ja) パワー半導体装置
CN105940489A (zh) 半导体模块
CN104600051B (zh) 半导体模块
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
US9786516B2 (en) Power device having reduced thickness
KR101983165B1 (ko) 반도체 패키지
US8816515B2 (en) Semiconductor module having sliding case and manufacturing method thereof
US12489095B2 (en) Semiconductor apparatus
CN110998832B (zh) 半导体装置以及半导体模块
WO2015052880A1 (ja) 半導体装置及びその製造方法
CN104022091A (zh) 半导体芯片封装
KR101464984B1 (ko) 규격화된 소형 아이피엠
KR100325669B1 (ko) 반도체 패키지
JP2015090924A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees