JP6038935B2 - 電動モータの速度を外部クロック信号に同期させるモータ制御回路および方法 - Google Patents

Description

本発明は、一般に電動モータ制御回路に関し、より詳細には外部の周波数信号と同期させることができ、またモータ速度のジッタ量を低減することができる電動モータ制御回路に関する。

ブラシレス直流（ＢＬＤＣ）電動モータを制御し駆動する回路が知られている。従来、これらの回路は、それぞれが異なる位相にある複数のモータ駆動信号が取り出される１つの機能信号を提供する。

一部の公知の電動モータ駆動回路は、２００９年９月１５日に発行された米国特許第７，５９０，３３４号、２０１０年６月２９日に発行された米国特許第７，７４７，１４６号、２０１１年１０月１２日に登録された「Ｅｌｅｃｔｒｏｎｉｃ Ｃｉｒｃｕｉｔ Ａｎｄ Ｍｅｔｈｏｄ Ｇｅｎｅｒａｔｉｎｇ Ｅｌｅｃｔｒｉｃ Ｍｏｔｏｒ Ｄｒｉｖｅ Ｓｉｇｎａｌｓ Ｈａｖｉｎｇ Ｐｈａｓｅ Ａｄｖａｎｃｅｓ Ｉｎ Ａｃｃｏｒｄａｎｃｅ Ｗｉｔｈ Ａ Ｕｓｅｒ Ｓｅｌｅｃｔｅｄ Ｒｅｌａｔｉｏｎｓｈｉｐ Ｂｅｔｗｅｅｎ Ｒｏｔａｔｉｏｎａｌ Ｓｐｅｅｄ Ｏｆ Ａｎ Ｅｌｅｃｔｒｉｃ Ｍｏｔｏｒ Ａｎｄ Ｔｈｅ Ｐｈａｓｅ Ａｄｖａｎｃｅｓ（電動モータの回転速度と位相進みとの関係をユーザが選択することによって位相進みを有する電動モータ駆動信号を生成する電子回路および方法）」という名称の米国特許出願第１３／２７１，７２３号に記載されており、これらのそれぞれが本発明の譲受人に譲渡されている。

従来のモータ駆動回路によって駆動される場合、ＢＬＤＣ電動モータは、その回転速度にジッタを示す場合がある。一部の用途において、例えば、プリンタ、例えばインクジェットプリンタにおいて使用されるモータは、望ましくない量のジッタを被る場合がある。これらの特定の用途においては、ジッタによってプリントの明瞭さが低下する。

従来のモータ制御回路によって駆動される電動モータの回転速度におけるジッタの量は、モータ制御回路内の上記の機能信号がモータの回転と必ずしも精密に調整されておらず、その結果、モータの各回転に対して機能信号の正確なサイクル数が達成されないという事実に関連する。

上記に鑑みて、電動モータの回転速度をより正確に制御する電動モータ駆動信号を、従来のモータ制御回路よりも正確に生成し、それによって電動モータの回転速度におけるジッタを低減することができるモータ制御回路および関連づけられた方法を提供することが望ましいであろう。また、モータ制御回路によって受け取られる外部クロック信号と同期した回転速度でモータを駆動することができるモータ制御回路を提供することが望ましいであろう。

本発明は、電動モータの回転速度をより正確に制御する電動モータ駆動信号を、従来のモータ制御回路よりも正確に生成し、それによって電動モータの回転速度におけるジッタを低減することができるモータ制御回路および関連づけられた方法を提供する。また、本発明は、モータ制御回路によって受け取られる外部クロック信号と同期した回転速度でモータを駆動することができるモータ制御回路を提供する。

本発明の一態様によると、モータ軸および複数のモータ巻線を有する多相ブラシレスＤＣモータを駆動するための回路は、複数の位置信号を生成するように構成された位置信号発生器を含む。複数の位置信号のそれぞれは、モータ軸の回転位置を表す。本回路は、位置信号のうちの選択された１つに関連する信号を受け取るように結合され、基準クロック信号を受け取るように結合され、位置信号のうちの選択された１つに関連する信号と基準クロック信号の周波数差に関連する周波数差値を生成するように構成された周波数差プロセッサをさらに含む。本回路は、周波数差値を受け取るように結合され、同期選択信号を生成するように構成された同期制御プロセッサをさらに含む。本回路は、位置信号のうちの選択された１つに関連する信号を受け取るように結合された第１の入力ノード、基準クロック信号を受け取るように結合された第２の入力ノード、同期制御信号を受け取るように結合された制御ノード、および位置信号のうちの選択された１つに関連する信号または基準クロック信号のいずれかからなるマルチプレクサ出力信号が生成される出力ノードを有するマルチプレクサをさらに含む。

一部の実施形態において、本回路は、以下の態様の１つまたは複数を含むことができる。

本回路の一部の実施形態において、周波数差値が周波数差値のしきい値を上回る場合、マルチプレクサ出力信号は、位置信号のうちの選択された１つに関連し、周波数差値が周波数差値のしきい値を下回る場合、マルチプレクサ出力信号は、基準クロック信号に関連する。

一部の実施形態において、本回路は、位置信号のうちの選択された１つに関連する信号を受け取るように結合され、基準クロック信号を受け取るように結合され、位置信号のうちの選択された１つに関連する信号と基準クロック信号の位相差に関連する位相差値を生成するように構成された位相差プロセッサであって、同期制御プロセッサが位相差値を受け取るようにさらに結合された位相差プロセッサをさらに備える。

本回路の一部の実施形態において、位相差値が位相差値しきい値を上回る場合、マルチプレクサ出力信号は、位置信号のうちの選択された１つに関連し、位相差値が位相差値しきい値を下回る場合、マルチプレクサ出力信号は、基準クロック信号に関連する。

本回路の一部の実施形態において、周波数差値が周波数差値しきい値を上回り、位相差値が位相差値しきい値を上回る場合、マルチプレクサ出力信号は、位置信号のうちの選択された１つに関連し、周波数差値が周波数差値しきい値を下回り、位相差値が位相差値しきい値を下回る場合、マルチプレクサ出力信号は、基準クロック信号に関連する。

一部の実施形態において、本回路は、マルチプレクサ出力信号を受け取るように結合され、複数の位置信号のうちの選択された位置信号を受け取るように結合され、複数のパターン信号を生成するように構成されたパターン発生器であって、それぞれのパターン信号が複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、パターン信号のそれぞれがそれぞれの第１および第２の状態を有するパターン発生器と、複数のパターン信号を受け取るように結合され、対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するように構成された変調回路であって、複数のパルス幅変調された信号のそれぞれが複数のパターン信号のうちのそれぞれのパターン信号の第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有する変調回路と、複数のパルス幅変調された信号を表す複数の信号を受け取るように結合された複数の駆動回路であって、複数の駆動回路が複数のパルス幅変調された信号に関連する複数の駆動信号を生成するように構成され、複数の駆動信号のそれぞれが複数のモータ巻線のうちのそれぞれの巻線の一方の端部に結合するように構成された複数の駆動回路とをさらに備える。

一部の実施形態において、本回路は、マルチプレクサ出力信号を受け取るように結合され、複数の位置信号のうちの選択された位置信号を受け取るように結合され、複数のパターン信号を生成するように構成されたパターン発生器であって、それぞれのパターン信号が複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、パターン信号のそれぞれがそれぞれの第１および第２の状態を有するパターン発生器と、複数のパターン信号を受け取るように結合され、対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するように構成された変調回路であって、複数のパルス幅変調された信号のそれぞれが複数のパターン信号のうちのそれぞれのパターン信号の第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有する変調回路と、複数のパルス幅変調された信号を表す複数の信号を受け取るように結合された複数の駆動回路であって、複数の駆動回路が複数のパルス幅変調された信号に関連する複数の駆動信号を生成するように構成され、複数の駆動信号のそれぞれが複数のモータ巻線のうちのそれぞれの巻線の一方の端部に結合するように構成された複数の駆動回路とをさらに備える。

本回路の一部の実施形態において、変調回路は、それぞれが複数のパターン信号のうちのそれぞれのパターン信号を受け取るように結合された複数の変調波形発生器であって、複数の変調波形発生器が複数の機能信号を生成するように構成され、複数の機能信号のそれぞれのアクティブ部分がパターン信号のうちのそれぞれのパターン信号の選択された状態の間のみ生成される複数の変調波形発生器と、それぞれが複数の機能信号のうちのそれぞれの機能信号を受け取るように結合され、それぞれがそれぞれのしきい値を受け取るように結合された複数のコンパレータであって、複数のコンパレータのそれぞれが複数の機能信号のうちのそれぞれの機能信号をそれぞれのしきい値と比較して、それぞれのしきい値に応じて生成されたデューティサイクルを有する複数のパルス幅変調された（ＰＷＭ）信号のうちのそれぞれのパルス幅変調された信号を生成するように構成された複数のコンパレータとを備える。

一部の実施形態において、本回路は、それぞれのしきい値それぞれをディザリング処理された値として生成するように構成されたディザリングプロセッサをさらに備える。

本回路の一部の実施形態において、変調回路は、複数のパターン信号を受け取るように結合され、複数のパターン信号のそれぞれの状態遷移時に生じる状態遷移を有するリセット信号を生成するように構成された結合論理回路（combining logic）と、リセット信号を受け取るように結合され、機能信号を生成するように構成された変調波形発生器であって、機能信号のアクティブ部分が複数のパターン信号の選択された状態の間のみ生成され、機能信号がリセット信号の遷移に応じて所定の状態にリセットされる変調波形発生器と、機能信号を受け取るように結合され、しきい値を受け取るように結合され、機能信号をしきい値と比較してしきい値に応じて生成されたデューティサイクルを有するパルス幅変調された（ＰＷＭ）信号を生成するように構成されたコンパレータと、パルス幅変調された信号を受け取るように結合され、パルス幅変調された信号を複数の異なる部分に分割するように構成され、各部分が別々のそれぞれの信号チャネル上で運ばれるマルチプレクサとを備える。

一部の実施形態において、本回路は、しきい値をディザリング処理された値として生成するように構成されたディザリングプロセッサをさらに備える。

本発明の別の態様によると、モータ軸および複数のモータ巻線を有する多相ブラシレスＤＣモータを駆動する方法は、複数の位置信号を生成するステップを含む。複数の位置信号のそれぞれは、モータ軸の回転位置を表す。本方法は、位置信号のうちの選択された１つに関連する信号と基準クロック信号の周波数差に関連する周波数差値を生成するステップをさらに含む。本方法は、周波数差値に応じて同期選択信号を生成するステップをさらに含む。本方法は、同期選択信号に応じて、位置信号のうちの選択された１つに関連する信号または基準クロック信号のいずれかからなるマルチプレクサ出力信号を生成するステップをさらに含む。

一部の実施形態において、本方法は、以下の態様の１つまたは複数を含むことができる。

本方法の一部の実施形態において、周波数差値が周波数差値しきい値を上回る場合、マルチプレクサ出力信号は、位置信号のうちの選択された１つに関連し、周波数差値が周波数差値しきい値を下回る場合、マルチプレクサ出力信号は、基準クロック信号に関連する。

一部の実施形態において、本方法は、位置信号のうちの選択された１つに関連する信号と基準クロック信号の位相差に関連する位相差値を生成するステップをさらに含む。

本方法の一部の実施形態において、位相差値が位相差値しきい値を上回る場合、マルチプレクサ出力信号は、位置信号のうちの選択された１つに関連し、位相差値が位相差値しきい値を下回る場合、マルチプレクサ出力信号は、基準クロック信号に関連する。

本方法の一部の実施形態において、周波数差値が周波数差値しきい値を上回り、位相差値が位相差値しきい値を上回る場合、マルチプレクサ出力信号は、位置信号のうちの選択された１つに関連し、周波数差値が周波数差値しきい値を下回り、位相差値が位相差値しきい値を下回る場合、マルチプレクサ出力信号は、基準クロック信号に関連する。

一部の実施形態において、本方法は、複数のパターン信号を生成するステップであって、それぞれのパターン信号が複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、パターン信号のそれぞれがそれぞれの第１および第２の状態を有するステップと、対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するステップであって、複数のパルス幅変調された信号のそれぞれが複数のパターン信号のうちのそれぞれのパターン信号の第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有するステップと、複数のパルス幅変調された信号に関連する複数の駆動信号を生成するステップであって、複数の駆動信号のそれぞれが複数のモータ巻線のうちのそれぞれのモータ巻線の一方の端部に結合するように構成されるステップとをさらに含む。

一部の実施形態において、本方法は、複数のパターン信号を生成するステップであって、それぞれのパターン信号が複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、パターン信号のそれぞれがそれぞれの第１および第２の状態を有するステップと、対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するステップであって、複数のパルス幅変調された信号のそれぞれが複数のパターン信号のうちのそれぞれのパターン信号の第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有するステップと、複数のパルス幅変調された信号に関連する複数のアクティブな信号を生成するステップであって、複数の駆動信号のそれぞれが複数のモータ巻線のうちのそれぞれの巻線の一方の端部に結合するように構成されるステップとをさらに含む。

本方法の一部の実施形態において、複数のパルス幅変調された（ＰＷＭ）信号を生成するステップは、複数の機能信号を生成するステップであって、複数の機能信号のそれぞれのアクティブ部分がパターン信号のうちのそれぞれのパターン信号の選択された状態の間のみ生成されるステップと、複数の機能信号のうちのそれぞれの機能信号をそれぞれのしきい値と比較して、それぞれのしきい値に応じて生成されたデューティサイクルを有する複数のパルス幅変調された（ＰＷＭ）信号のうちのそれぞれのパルス幅変調された信号を生成するステップとを含む。

一部の実施形態において、本方法は、それぞれのしきい値それぞれをディザリング処理された値として生成するステップをさらに含む。

本方法の一部の実施形態において、複数のパルス幅変調された（ＰＷＭ）信号を生成するステップは、複数のパターン信号のそれぞれの状態遷移時に生じる状態遷移を有するリセット信号を生成するステップと、機能信号を生成するステップであって、機能信号のアクティブ部分が複数のパターン信号の選択された状態の間のみ生成され、機能信号がリセット信号の遷移に応じて所定の状態にリセットされるステップと、機能信号をしきい値と比較して、しきい値に応じて生成されたデューティサイクルを有するパルス幅変調された（ＰＷＭ）信号を生成するステップと、パルス幅変調された信号を複数の異なる部分に分割するステップであって、各部分が別々のそれぞれの信号チャネル上で運ばれるステップとを含む。

一部の実施形態において、本方法は、しきい値をディザリング処理された値として生成するステップをさらに含む。

本発明の上記の特徴ならびに本発明そのものは、各図面の以下の詳細な説明からより完全に理解されうる。

複数の変調波形発生器を有し、強制同期制御（forced synchronization control）を有する例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータがモータ軸の回転角を表す信号を生成するためのモータ内に配置されたホール効果磁場検知素子を有する。 複数の変調波形発生器を有し、強制同期制御（forced synchronization control）を有する例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータがモータ軸の回転角を表す信号を生成するためのモータ内に配置されたホール効果磁場検知素子を有する。 複数の変調波形発生器を有し、強制同期制御（forced synchronization control）を有する例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータがモータ軸の回転角を表す信号を生成するためのモータ内に配置されたホール効果磁場検知素子を有する。 図１の回路において変調波形発生器の１つとして使用されうる例示的な変調波形発生器を示すブロック図である。 図２の変調波形発生器に関連づけられた信号波形を示すグラフである。 図１の複数の変調波形発生器に関連づけられた信号波形を含む、図１のモータ制御回路内の信号波形を示すグラフである。 １つの変調波形発生器を有する従来のモータ制御回路内の信号波形を示すグラフである。 複数の変調波形発生器を有し、強制同期制御を有する別の例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータがモータ軸の回転角を表す信号を生成するためのモータ内に配置されたリゾルバを有する。 複数の変調波形発生器を有し、強制同期制御を有する別の例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータがモータ軸の回転角を表す信号を生成するためのモータ内に配置されたリゾルバを有する。 複数の変調波形発生器を有し、強制同期制御を有する別の例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータがモータ軸の回転角を表す信号を生成するためのモータ内に配置されたリゾルバを有する。 複数の変調波形発生器を有し、強制同期制御を有する別の例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータ制御回路がモータ軸の回転角を表す信号を生成することができるモータに結合された逆起電力検出器を有する。 複数の変調波形発生器を有し、強制同期制御を有する別の例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータ制御回路がモータ軸の回転角を表す信号を生成することができるモータに結合された逆起電力検出器を有する。 複数の変調波形発生器を有し、強制同期制御を有する別の例示的なモータ制御回路を示すブロック図であり、モータ制御回路が電動モータに結合され、モータ制御回路がモータ軸の回転角を表す信号を生成することができるモータに結合された逆起電力検出器を有する。 図１の複数の変調波形発生器を、多重化装置において使用される１つの変調波形発生器に置き換えることができる多重化装置のブロック図である。

本発明について説明する前に、いくつかの予備的な概念および術語について説明する。本明細書で使用されるように、用語「磁場検知素子」は、磁場を検知することができる様々な電子素子について説明するために使用される。磁場検知素子は、限定されないが、ホール効果素子、磁気抵抗素子、または磁気トランジスタであってもよい。知られているように、異なるタイプのホール効果素子、例えば平面のホール素子、垂直のホール素子、円形のホール素子がある。また知られているように、異なるタイプの磁気抵抗素子、例えば巨大磁気抵抗（ＯＭＲ）素子、異方性磁気抵抗素子（ＡＭＲ）、トンネル磁気抵抗（ＴＭＲ）素子、インジウムアンチモン（ＩｎＳｂ）センサ、磁気トンネル接合（ＭＴＪ）がある。

知られているように、上記磁場検知素子のなかには、磁場検知素子を支持する基板と平行に最大感度の軸を有する傾向のものもあれば、上記磁場検知素子のなかには、磁場検知素子を支持する基板と垂直に最大感度の軸を有する傾向のものもある。具体的には、ほとんどのタイプの磁気抵抗素子は、基板と平行に最大感度の軸を有する傾向があり、ほとんどのタイプのホール素子は、基板と垂直に感度の軸を有する傾向がある。

本明細書で使用されるように、用語「磁場センサ」は、磁場検知素子を含む回路について説明するために使用される。磁場センサは、限定されないが、通電している導体によって運ばれる電流によって生成された磁場を検知する電流センサ、強磁性の物体が近くにあることを検知するマグネチックスイッチ、通過する強磁性物、例えば輪形磁石の磁区を検知する回転検出器、および磁場の磁場密度を検知する磁場センサを含む、様々な用途において使用される。

本明細書で使用されるように、用語「信号」は、速やかに変わる傾向があるアナログまたはデジタルの電子的特性について説明するために使用される。対照的に、本明細書で使用されるように、用語「値」は、静止した傾向にある、またはゆっくりともしくは随時変わるデジタルの電子的な値を説明するために使用される。しかし、信号および値という用語は、交換可能に使用されうる。

図１を参照すると、電動モータ７０およびホールアレイ２６に結合された例示的な電子回路１２を含むモータ駆動装置１０は、以下に説明するそれぞれの機能および結合を備えた複数のピン１２ａ〜１２ｌを有する。

ピン１２ａ、すなわち調整電圧ピン（ＶＲＥＧ）は、電子回路１２の外部から調整された電圧６６を受け取るように結合される。調整された電圧６６、あるいは調整された電流は、ホール効果素子２６のアレイに供給される。調整された電圧６６は、電子回路１２内のほとんどの回路３つに電力を供給する。

ピン１２ｂ、すなわち周波数基準ピン（ＦＲＥＦ）は、電子回路１２の外部から周波数基準信号７８を受け取るように結合される。以下でより詳細に説明するように、電子回路１２の機能は、周波数基準信号７８と同期がとられてもよい。

ピン１２ｃ〜１２ｅ、すなわちホールＡ、ホールＢおよびホールＣ（ＨＡ、ＨＢ、ＨＣ）ピンは、ホールアレイ２６内の磁場検知素子であるホール効果素子からそれぞれの信号を受け取るように結合される。

ピン１２ｆ、すなわち開始ピン（ＳＴＡＲＴ）は、電子回路１２の外部から制御信号を受け取るように結合される。制御信号は、電子回路１２の機能を開始および停止することができ、したがって電動モータ７０を始動および停止することができる。

ピン１２ｇ、すなわちグランドピン（ＧＮＤ）は、電子回路１２に電源グランドを提供する。

ピン１２ｈ、すなわち下側電源ピン（ＬＳＳ）は、電子回路１２の外部から下側電源電圧を受け取るように結合される。下側電源は、以下でより完全に説明するパルス幅変調された（ＰＷＭ）構成において電動モータ７０に送られる２つの電圧のうちの一方である。

ピン１２ｋ、１２ｊ、１２ｉ、すなわちモータ駆動信号ピン（それぞれＳＡ、ＳＢ、ＳＢ）は、ＰＷＭ駆動信号８０、８２、８４をそれぞれ電動モータ７０に供給するように結合される。

ピン１２ｌ、すなわち上側電源ピン（ＶＤＤ）は、電子回路１２の外部から上側電源電圧を受け取るように結合される。上側電源は、以下でより完全に説明するパルス幅変調された（ＰＷＭ）構成において電動モータ７０に送られる２つの電圧のうちのもう一方である。

ホールアレイ２６は、電動モータ７０のすぐ近くに配置されるが、電子回路１２を明瞭にするためにここでは異なる位置に示されていることを理解されたい。

モータ制御回路１２の動作において、ホールアレイ２６内のホール効果素子、例えば、３つのホール効果素子は、磁場、具体的には、電動モータ７０の軸が回転するときの電動モータ７０内部の磁石の変動磁場を検知するように置かれる。特定の一実施形態において、３つのホール効果素子２６は、電動モータ７０に対して電動モータの軸の回転軸の周りに１２０度間隔があいた位置に配置されてもよい。

ホールアレイ２６内の３つのホール効果素子は、位置信号２６ａ、２６ｂ、２６ｃを生成し、これらの位置信号がデジタルフィルタ２８によって受け取られる。位置信号２６ａ、２６ｂ、２６ｃは、一般にアナログ信号であり、それぞれが電動モータ７０の軸の回転角を表す。

デジタル信号への変換は、図１には示されていないが、位置信号２６ａ〜２６ｃは、デジタルフィルタ２８の前で、またはデジタルフィルタ２８内部で変換されることが想定されている。デジタルフィルタ２８は、フィルタされた信号２８ａ、２８ｂ、２８ｃを生成するように構成され、これらの信号のそれぞれが位置信号２６ａ、２６ｂ、２６ｃのうちのそれぞれの位置信号を表す。フィルタされた信号２８ａ、２８ｂ、２８ｃは、例えば多ビットのデジタル信号であってもよい。フィルタされた信号２８ａ、２８ｂ、２８ｃも、電動モータ７０の軸の回転角を表す。

マルチプレクサ３０は、フィルタされた信号２８ａを受け取るように結合され、信号３０ａを供給するように構成される。電子回路１２の動作の開始時に、マルチプレクサ３０は、フィルタされた信号２８ａと同じ信号である信号３０ａを供給するように切り替えられる。マルチプレクサ３０の動作は、以下でより完全に説明する。

いわゆる「台形エンコーダ」３２が、信号３０ａ、およびまたフィルタされた信号２８ｂ、２８ｃを受け取るように結合される。台形エンコーダは、ある形態のパターン発生器であると理解され、本明細書においてパターン発生器とも呼ばれる。

台形エンコーダ３２は、出力信号３２ａ、３２ｂ、３２ｃ（本明細書においてパターン信号とも呼ばれる）を生成するように構成され、これらの信号は、単一ビットの矩形波信号であってもよい。一部の実施形態において、３つの出力信号３２ａ、３２ｂ、３２ｃは、１２０度間隔があいた位相を有する。また、台形エンコーダ３２は、信号３２ｄ、３２ｅ、３２ｆを生成するように構成される。出力信号３２ａ〜３２ｆは、図２〜４に関連して以下でより完全に説明する。

電子回路１２は、複数の変調波形発生器３４、３６、３８をさらに含み、それぞれが台形エンコーダ３２からの出力信号３２ａ、３２ｂ、３２ｃのうちのそれぞれの位置信号を受け取るように結合される。変調波形発生器３４、３６、３８の動作は、以下でより完全に説明する。変調波形発生器がそれぞれの出力信号３４ａ、３６ａ、３８ａを生成するように構成されると言えばここでは十分であり、これらの信号は、機能化された信号、例えば三角波信号、鋸波信号である。

クロック発生回路６２は、変調波形発生器３４、３６、３８のそれぞれにクロック信号６２ａを供給する。また、クロック信号６２ａは、電子回路１２の他の部分に供給されてもよい。

また、電子回路１２は、複数のコンパレータ４０、４２、４４を含むことができ、それぞれが変調波形発生器３４、３６、３８のうちのそれぞれの変調波形発生器から出力信号３４ａ、３６ａ、３８ａのうちのそれぞれの出力信号を受け取るように結合される。また、複数のコンパレータ４０、４２、４６のそれぞれは、ここでは同じしきい値２４ａであると示されているしきい値２４ａを受け取るように結合される。しかし、他の実施形態において、コンパレータ４０、４２、４４のそれぞれは、異なるそれぞれのしきい値を受け取るように結合されてもよい。

複数のコンパレータ４０、４２、４４は、複数の変調波形発生器３４、３６、３８からの出力信号３４ａ、３６ａ、３８ａのそれぞれをしきい値２４ａと比較して、パルス幅変調された（ＰＷＭ）信号としてそれぞれの複数の出力信号４０ａ、４２ａ、４４ａを生成するように構成される。

デジタル制御論理回路４６は、パルス幅変調された信号４０ａ、４２ａ、４４ａを受け取るように結合され、先行駆動信号（preliminary drive signal）４６ａ、４６ｂ、４６ｃを生成するように構成される。

ゲートドライバ回路４８は、先行駆動信号４６ａ、４６ｂ、４６ｃを受け取るように結合され、ゲート駆動信号４８ａ〜４８ｆを生成するように構成される。簡単にするため、ゲート駆動信号のうちの２つだけが結合されるように示されているが、その他の結合は、明白であるはずである。

３つのハイサイド電界効果トランジスタ（ＦＥＴ）５０、５２、５４は、ゲート駆動信号４８ａ、４８ｂ、４８ｃをそれぞれ受け取るように結合され、３つのローサイドＦＥＴ５６、５８、６０は、ゲート駆動信号４８ｆ、４８ｅ、４８ｄ（図４の信号１７２、１７０、１６８）をそれぞれ受け取るように結合される。ゲート駆動信号４８ａ〜４８ｆは、パルス幅変調を用いてＦＥＴ５２〜６０を飽和領域で（in saturation）動作させ、したがって、わずかな電力量しか消費させないようにする。

ＦＥＴ５２〜６０の配置は、３つの駆動信号８０、８２、８４を生成するように構成され、これらの３つの駆動信号が電動モータ７０内の巻線７２、７４、７６のうちのそれぞれの巻線の端部に結合される。巻線７２、７４、７６の他方の端部は、互いに結合されてもよい。

また、電子回路１２は、フィルタされた信号２８ａを受け取るように結合され、また電子回路１２の外部から周波数基準信号７８を受け取るように結合された周波数差プロセッサ１４を含むことができる。周波数差プロセッサ１４は、周波数差値１４ａ、１４ｂを生成するように構成され、それぞれが周波数基準信号７８とフィルタされた信号２８ａの周波数差を表す大きさを有する。

電子回路１２は、周波数差値１４ａを受け取るように結合され、合わせてＭ＋Ｎビットを有する１つのデジタルワードと考えることができる、Ｎビットを有するデューティサイクル値１６ａおよびＭビットを有する別のデューティサイクル値１６ｂを生成するように構成されたデューティサイクル計算プロセッサ１６を含むことができる。デューティサイクル値１６ａは、１つのデジタルワードの低位ビットであると考えられてもよい。一部の実施形態において、Ｍ＝８およびＮ＝４である。しかし、他の実施形態において、Ｍは、８より大きくても小さくてもよく、Ｎは、４より大きくても小さくてもよい。

また、電子回路１２は、デューティサイクル値１６ａを受け取るように結合され、ディザリング特性を有する１ビットのディザリング処理された値１８ａを生成するように構成されたディザリングプロセッサ１８を含むことができる。ディザリングは、ある値、例えばデューティサイクル値１６ａを、ある発生率、例えば一対ゼロのディザリング処理された値１８ａに変換することができる様々な用途において使用される技法であると理解される。ディザリングは、ある用途においてデジタルワードにおいて要求されるビット数を低減させる一方、要求されるビット数を低減せずに達成されるのと同じ究極の分解能をその用途においてなお達成するために最もよく使用される。

他の実施形態において、ディザリング処理された値１８ａは、２ビット以上を有することができる。しかし、一般的に言えば、望ましい値１８ａは、デューティサイクル値１６ａよりも少ないビットを有する。

また、電子回路１２は、１ビットを有するディザリング処理された値１８ａを受け取るように結合され、Ｍビットを有するデューティサイクル値１６ｂを受け取るように結合され、これらの値を結合してＭ＋１ビットを有するディザリング処理された値２４ａを生成するように構成された結合プロセッサ２４を含むことができる。

Ｍ＋１ビットを有するディザリング処理された値２４ａは、結果として、合わせてＭ＋Ｎビットを有するデューティサイクル値１６ａ、１６ｂを結合したものと実質的に同じシステム分解能となることが理解されるであろう。しかし、代わりに、電子回路１２がＭ＋Ｎビットを有するデューティサイクル値１６ａ、１６ｂの結合を使用した場合は、電子回路１２の様々な部分は、より高速のクロックレートで動作する必要がある。より高速のクロックレートは、結果として電子回路１２による実質的により多くの電力消費につながる。

また、電子回路１２は、フィルタされた信号２８ａを受け取るように結合され、また電子回路１２の外部から周波数基準信号７８を受け取るように結合された位相差プロセッサ２０を含むことができる。位相差プロセッサ２０は、周波数基準信号７８とフィルタされた信号２８ａの位相差を表す大きさを有する位相差値２０ａを生成するように構成される。

また、電子回路１２は、周波数差信号１４ｂを受け取るように結合され、（任意選択で）位相差信号２０ａを受け取るように結合され、選択信号２２ａを生成するように構成された強制同期制御プロセッサ２２を含むことができる。選択信号２２ａは、マルチプレクサ３０によって受け取られる。また、マルチプレクサ３０は、電子回路１２の外部から周波数基準信号７８を受け取るように結合される。選択信号２２ａは、周波数基準信号７８またはフィルタされた信号２８ａのどちらがマルチプレクサ３０を通過して信号３０ａを生成するかを選択する、
動作において、最初に電源を投入したとき、電子回路１２は、マルチプレクサ３０がフィルタされた信号２８ａを信号３０ａとして供給するように選択された状態で動作する。

フィルタされた信号２８ａを使用することによって、電動モータ７０、具体的には電動モータ７０の軸がますます早く回転する。

モータ７０がますます速く回転するにつれ、フィルタされた信号２８ａの周波数は、周波数基準信号７８の周波数に近づく。それに応じて、周波数差値１４ｂは、ますます小さくなり、ゼロに近づく。同様に、位相差値２０ａは、結局のところますます小さくなり、ゼロに近づく。

一部の実施形態において、周波数差値１４ｂが周波数差しきい値を上回る場合、マルチプレクサ出力３０ａは、位置信号２６ａを表すフィルタされた信号２８ａと同一かまたは類似している。逆に、周波数差値１４ｂが周波数差しきい値を下回る場合、マルチプレクサ出力信号３０ａは、周波数基準信号７８である基準クロック信号と同一かまたは類似している。

一部の他の実施形態において、周波数差値１４ｂが周波数差しきい値を上回る場合、および位相差値２０ａが位相差しきい値を上回る場合、マルチプレクサ出力３０ａは、フィルタされた信号２８ａと同一かまたは類似している。逆に、周波数差値１４ｂが周波数差しきい値を下回る場合、および位相差値２０ａが位相差しきい値を下回る場合、マルチプレクサ出力信号３０ａは、周波数基準信号である基準クロック信号７８と同一かまたは類似している。

したがって、一部の実施形態において、位相差プロセッサ２０は、電子回路１２の一部ではない。

上記の構成によって、電子回路１２は、初めにパワーを上げて、フィルタされた信号２８ａ、２８ｂ、２８ｃに基づきモータをますます速く動かすように試みることが理解されよう。しかし、フィルタされた信号２８ａの周波数が周波数基準信号７８の周波数に十分に近い場合、電子回路１２は、台形エンコーダ３２によって生成された信号３２ａ、３２ｂ、３２ｃが周波数基準信号７８と正確に同じ周波数を有しなければならないように動作を切り替える。

一般に、他の回路によって提供される位相ロックループまたは周波数ロックループは、完全に安定した出力周波数を生成することはなくかつ生成することができないことを理解されたい。これらのループのそれぞれは、電気的な雑音および他の外乱を受ける誤差信号を介して動作する。対照的に、電子回路１２は、信号３２ａ、３２ｂ、３２ｃを強制的に周波数基準信号７８と同じ周波数になるようする。電子回路１２は、フィードバック経路を有さず、周波数ロックループまたは位相ロックループを構成しない。言いかえれば、電子回路１２は、周波数基準信号７８にいわゆる「強制」同期させる。

電子回路１２、具体的には複数の変調波形発生器３４、３６、３８のさらなる動作について、図２〜４に関連してより完全に以下で説明する。

一種のパターン発生器である台形エンコーダ３２が示されているが、限定されないが、状態発生器を含む他の形態のパターン発生器があることを認識されたい。

３つのパルス幅変調信号４０ａ、４２ａ、４４ａに対応する３つの信号チャネルが示されているが、他の実施形態において、４つ以上のまたは２つの信号チャネルがあってもよいことを理解されたい。信号チャネルの数は、一般に、位置信号、例えば２６ａ、２６ｂ、２６ｃの数に応じて選択される。

ここで図２を参照すると、結合回路１００において、例示的な変調波形発生器１０２が例示的なコンパレータ１１２に関連して示されている。変調波形発生器１０２は、図１の変調波形発生器３４、３６、３８のうちの１つと同一であっても類似していてもよい。コンパレータ１１２は、図１のコンパレータ４０、４２、４４のうちの１つと同一であっても類似していてもよい。

変調波形発生器１０２は、クロック信号１１６を受け取るように結合される。クロック信号１１６は、図１のクロック信号６２ａと同一であっても類似していてもよい。また、変調波形発生器１０２は、リセット入力部１０２ａにおいて信号１１４を受け取るように結合される。信号１１４は、図１のパターン信号３２ａ、３２ｂ、３２ｃと同一であっても類似していてもよい。

例示的な変調波形発生器１０２において、クロック信号１１６は、アップ／ダウンカウンタ１０４へのクロック入力部において受け取られる。上側コンパレータ（high comparator）１０６および下側コンパレータ（low comparator）１０８は、アップダウンカウンタ１０４から、多ビットのデジタル信号であってもよいカウント信号１０４ａを受け取るように結合される。上側コンパレータ１０６は、上側比較信号１０６ａを供給するように構成され、下側コンパレータ１０８は、下側比較信号１０８ａを供給するように構成される。上側比較信号１０６ａおよび下側比較信号１０８ａは、セット・リセット・フリップフロップ１１０のセットおよびリセット入力部にそれぞれ結合されてもよい。セット・リセット・フリップフロップ１１０は、アップ／ダウン方向信号１１０ａを提供し、アップ／ダウンカウンタ１０４のカウントの方向を制御することができる。したがって、カウント信号１０４ａがカウントアップし、次いでカウントダウンして三角形信号１０４ａを生成することができることが認識されるであろう。

コンパレータ１１２は、三角形信号１０４ａを受け取るように結合されてもよい。また、コンパレータ１１２は、しきい値１２０を受け取るように結合されてもよい。しきい値１２０は、図１のディザリング処理された信号２４ａと同一であっても類似していてもよい。しきい値１２０は、一般に、図１のアーキテクチャから明白なように、その低位ビットが随時ディザリングされうるしきい値を有するほとんど静止したデジタル信号である。

動作において、コンパレータ１１２は、三角波１０４ａをしきい値１２０と比較し、結果として比較信号１１２ａが得られる。比較信号は、図１の比較信号４０ａ、４２ａ、４４ａのうちの１つと同一であっても類似していてもよい。

しきい値１２０の値を変化させることによって、比較信号１１２ａが、変化するデューティサイクルを有することが理解されるであろう。そうした変化は、図３に関連した以下の議論からより明白になるであろう。

ここで図３を参照すると、グラフ１４０は、複数の水平軸を有し、それぞれが任意単位の時間を単位とするスケールを備える。また、グラフ１４０は、任意単位のボルトを単位とするスケールを備える垂直軸を有する。

信号１４２は、図２のパターン信号１１４と同一であっても類似していてもよい。信号１４２は、ロー状態１４２ｂおよびハイ状態１４２ａを有することができる。

信号１４４は、図２の三角波１０４ａと同一であっても類似していてもよい。三角波１４４は、アクティブ領域１４４ａが一例であるアクティブ領域、および非アクティブ領域１４４ｂが一例である非アクティブ領域を有する。アクティブ領域は、パターン信号１４２のハイ状態と位置が揃っている。

普通ならば時折わずかなしきい値１４６の揺らぎを引き起こすディザリングがない状態でここでは示されているしきい値１４６は、図２のしきい値１２０と同一であっても類似していてもよい。

信号１４８は、図２の比較信号１１２ａと同一であっても類似していてもよい。信号１４８は、アクティブ領域１４８ａが一例であるアクティブ領域、および領域１４８ｂが一例である非アクティブ領域を含むことができる。信号１４８は、信号１４４としきい値１４６との比較によって生成される。信号１４８のデューティサイクルは、しきい値１４６の値によって左右されうることを理解されたい。したがって、信号１４８をＰＷＭ波形として生成するために、図２の結合回路１００を使用することができる。

また、図１の回路１０を詳細に調べると、ＰＷＭ波形（信号４０ａ、４２ａ、４４ａ）のデューティサイクルは、周波数差プロセッサ１４によって左右されるデューティサイクル計算プロセッサ１６によって左右されることがわかる。したがって、周波数基準信号７８に対して、フィルタされた信号２８ａの周波数によって表されるように、モータがあまりにも遅くなっている場合には、ＰＷＭ信号１４８は、より高い割合のデューティサイクルを有する（そして電動モータ７０をより強く駆動する）傾向がある。

図１の電子回路のさらなる動作について、図４に関連して以下で説明する。

ここで図４を参照すると、グラフ１６０は、任意単位の時間を単位とするスケールを備えた複数の水平軸を有する。また、グラフ１６０は、電圧を単位とするスケールを備えた垂直軸を含む。

信号１６２は、図３の信号１４２と同一であっても類似していてもよく、図２の信号１１４と同一であっても類似していてもよく、図１の信号３２ａ、３２ｂ、３２ｃのうちの１つ、例えば信号３２ａと同一であっても類似していてもよい。また、信号１６４は、図３の信号１４２と同一であっても類似していてもよく、図２の信号１１４と同一であっても類似していてもよく、図１の信号３２ａ、３２ｂ、３２ｃのうちのもう１つの信号、例えば信号３２ｂと同一であっても類似していてもよい。また、信号１６４は、図３の信号１４２と同一であっても類似していてもよく、図２の信号１１４と同一であっても類似していてもよく、図１の信号３２ａ、３２ｂ、３２ｃのうちのもう１つの信号、例えば信号３２ｂと同一であっても類似していてもよい。

信号１６２、１６４、１６６は、図１の上側のＦＥＴ５０、５２、５４に関連する。信号１６８、１７０、１７２は、図１の下側のＦＥＴ５６、５８、６０に関連する。信号１６８、１７０、１７２について、以下でより完全に説明する。信号１６８、１７０、１７２は、図１の信号３２ｄ、３２ｅ、３２ｆと同一であっても類似していてもよい。

信号１７６は、図３の信号１４４と同一であっても類似していてもよく、図２の信号１０４ａと同一であっても類似していてもよく、図１の信号３４ａ、３６ａ、３８ａのうちの１つ、例えば信号３４ａと同一であっても類似していてもよい。信号１８０は、図３の信号１４４と同一であっても類似していてもよく、図２の信号１０４ａと同一であっても類似していてもよく、図１の信号３４ａ、３６ａ、３８ａのうちのもう１つの信号、例えば信号３６ａと同一であっても類似していてもよい。信号１８４は、図３の信号１４４と同一であっても類似していてもよく、図２の信号１０４ａと同一であっても類似していてもよく、図１の信号３４ａ、３６ａ、３８ａのうちのもう１つの信号、例えば信号３８ａと同一であっても類似していてもよい。

同じしきい値であってもよいしきい値１８６、１８８、１９０は、図３のしきい値１４６と同一であっても類似していてもよく、図２のしきい値１２０と同一であっても類似していてもよく、図１のしきい値２４ａと同一であっても類似していてもよい。ディザリングは、しきい値１８６、１８８、１９０、１４６、または１２０には示されていない。

信号１７４は、図３の信号１４８と同一であっても類似していてもよく、図２の信号１１２ａと同一であっても類似していてもよく、図１の信号４０ａ、４２ａ、４４ａのうちの１つ、例えば信号４０ａと同一であっても類似していてもよい。信号１７８は、図３の信号１４８と同一であっても類似していてもよく、図２の信号の１１２ａと同一であっても類似していてもよく、図１の信号４０ａ、４２ａ、４４ａのうちのもう１つの信号、例えば信号の４２ａと同一であっても類似していてもよい。信号１８２は、図３の信号１４８と同一であっても類似していてもよく、図２の信号１１２ａと同一であっても類似していてもよく、図１の信号４０ａ、４２ａ、４４ａのうちのもう１つの信号、例えば信号４４ａと同一であっても類似していてもよい。信号１７４、１７８、１８０は、信号１７６、１８０、１８４をそれぞれのしきい値１８６、１８８、１９０とそれぞれ比較することよって生成される。

しきい値１８６、１８８、１９０の値によって信号１７４、１７８、１８２のデューティサイクルが左右されうることを認識されたい。したがって、信号１７４、１７８、１８２は、ＰＷＭ信号を表す。

図３に関連して上記したように、ＰＷＭ波形１７４、１７８、１８２のデューティサイクルは、周波数差プロセッサ１４によって左右されるデューティサイクル計算プロセッサ１６によって左右される。したがって、ＰＷＭ信号１４８は、周波数基準信号７８に対して、フィルタされた信号２８ａの周波数によって表されるように、モータがあまりにも遅くなっている場合には、より高い割合のデューティサイクルを有する（そして電動モータ７０をより強く駆動する）傾向がある。

信号１６８、１７０、１７２を再び参照すると、これらの信号は、上側ＦＥＴに印加されるＰＷＭ信号１７４、１７８、１８２とのタイミング関係において、図１の信号３２ｄ、３２ｅ、３２ｆを介して図１の下側ＦＥＴを閉じること（例えばグランドへの接続）を表す。

信号１７６、１８０、１８４をさらに詳細に調べると、三角波が基本的に信号１７６、１８０、１８４のアクティブ領域の各インスタンス中に再始動する（同じ開始位相を有する）ことがわかる。その結果、ＰＷＭ信号１７４、１７８、１８２のそれぞれもまた、同じ開始位相および同じ開始信号値を有する。これにより結果として、一旦モータ速度が安定化すると、ＰＷＭ信号１７４、１７８、１８２のそれぞれは、それらのそれぞれのアクティブ領域内で同一となり、各アクティブ領域内で同一となる。したがって、ＰＷＭ信号１７４、１７８、１８２のそれぞれは、アクティブ領域間で全く位相ジッタを有さない。そうした結果は、３つの信号チャネルのそれぞれに対して別々の変調波形発生器（図１の３４、３６、３８）を使用することによって達成されている。しかし、以下でより完全に説明する方法では、複数の信号チャネルにおいて使用される１つの変調波形発生器を使用して、同じ結果を達成することもできる。

時間間隔ｐ１は、図１の電動モータ７０の１回の回転の時間間隔である。また、時間間隔ｐ１は、時間間隔ｔ２−ｔ１、ｔ３−ｔ２およびｔ４−ｔ３の和であり、これらはそれぞれ信号１６２、１６４および１６６の期間であり、またそれぞれ信号１７４および１７６、１７８および１８０、１８２および１８４の期間でもある。

図１に関連した上記の議論から理解されるように、ＰＷＭ信号１７４、１７８、１８２は、電動モータ７０を駆動する図１の信号８０、８２、８４を表す。精密な繰返し周期がぴったりと合っており、電動モータ７０の各回転周期に対してこれらの繰返し周期が一致していることによって、回転速度におけるジッタが非常に小さいモータ７０が得られる。

ここで図５を参照すると、グラフ２００は、任意単位の時間を単位とするスケールを備えた複数の水平軸を有する。また、グラフ２００は、電圧を単位とするスケールを備えた垂直軸を含む。グラフ２００は、従来のモータ制御回路内で生成された信号を表す。注目すべきは、複数の信号チャネルを有する本発明とは対照的に、従来のモータ制御回路は、１つの信号チャネルを形成する１つの変調波形発生器および１つのコンパレータを有する。このため、従来のモータ制御回路は、１つの連続的な三角波信号２０８を生成する。しきい値２１０が三角波信号２０８と比較され、ＰＷＭ信号２０２、２０４、２０８を生成し、これらのＰＷＭ信号のデューティサイクルがしきい値２１０の値によって左右される。

三角波信号２００の周期が図１の電動モータ７０の回転期間ｐ１ａ、ｐ２ａと同期してないことは明白であろう。

従来のモータ駆動回路においては、信号８０、８２、８４（図１）とは異なる信号が電動モータを駆動する。ＰＷＭ信号２０２、２０４、２０６は、電動モータを駆動する信号を表す。電動モータの第１の回転周期ｐ１ａにおいて、ＰＷＭ信号２０２、２０４、２０６は、電動モータの次の回転周期ｐ２ａ中と同一でないＰＷＭ特性を有することが理解されよう。これらの差が結果として電動モータの回転におけるジッタを生じる傾向があり、このジッタが本発明を用いて回避される。

図５および６は、図１のホールアレイ２６を使用せずに図１の電動モータ７０の回転位置を検出することができることを示すために提供される。

ここで図６を参照すると、モータ制御装置は、電動モータ７０およびリゾルバ２５４に結合されたモータ制御回路２５２を含む。リゾルバは、電動モータの技術分野において知られている。リゾルバは、正弦信号２５４ａおよび余弦信号２５４ｂを供給し、これらの信号がモータ制御回路２５２内のリゾルバ状態エンコーダ（resolver to state encoder）２５６よって受け取られ、３つの信号２５６ａ、２５６ｂ、２５６ｃを生成することができる。それぞれが電動モータ７０の軸の回転位置を表す３つの信号２５６ａ、２５６ｂ、２５６ｃは、図１の信号２８ａ、２８ｂ、２８ｃと類似している。したがって、モータ駆動回路２５２の残りの動作は、図１のモータ駆動回路１２の同様の部分の動作と同一かまたは類似しており、さらに論じない。

ここで図７を参照すると、モータ制御装置２７０は、電動モータ７０に結合されたモータ制御回路２７２を含む。電動モータ７０は、「逆起電力（back EMF）」信号７０ａ、７０ｂ、７０ｃを供給することができ、これらの逆起電力がモータ制御回路２７２内の逆起電力エンコーダ（back EMF to state encoder）２７４によって受け取られ、３つの信号２７４ａ、２７４ｂ、２７４ｃを生成することができる。それぞれが電動モータ７０の軸の回転位置を表す３つの信号２７４ａ、２７４ｂ、２７４ｃは、図１の信号２８ａ、２８ｂ、２８ｃと類似している。したがって、モータ駆動回路２７２の動作は、図１のモータ駆動回路１２の同様の部分の動作と同一かまたは類似しており、さらに論じない。

ここで、図１の同様の要素が同様の参照符号を有して示されている図８を参照すると、多重化装置３００は、図１の３つの変調波形発生器３４、３６、３８、および３つのコンパレータ４０、４２、４４を、１つの変調波形発生器３０４および１つのコンパレータ３０６に置き換えることができるが、複数の信号チャネルを形成するために多重化構成で使用されている。変調波形発生器３０４は、図２の波形変調用発振器１０２と同一であっても類似していてもよい。

図４を手短に参照すると、三角波信号１７６、１８０、１８４は、重なり合わない異なる時間に生成されることがわかる。重要なことには、三角波信号１７６、１８０、１８４のそれぞれは、期間ｔ２−ｔ１、ｔ３−ｔ２、ｔ４−ｔ３のそれぞれの期間にそれぞれ同じ点から（例えばゼロから）開始する。言いかえれば、期間ｔ２−ｔ１、ｔ３−ｔ２、ｔ４−ｔ３のそれぞれの開始時に、図１の変調波形発生器３４、３６、３８のそれぞれは、それぞれのパターン信号３２ａ、３２ｂ、３２ｃのハイ状態によって動作が可能となり（図２のリセット信号１１４、および図４の信号１６２、１６４、１６６も参照）、その他の時間は、変調波形発生器３４、３６、３８のそれぞれは、それぞれのパターン信号３２ａ、３２ｂ、３２ｃのロー状態によってリセットされる。

図８を再び参照すると、結合論理回路３０２は、図１のパターン信号３２ａ、３２ｂ、３２ｃを受け取るように結合されてもよい。結合論理回路３０２は、リセット信号３０２ａを生成するように構成される。リセット信号３０２ａは、変調波形発生器３０４によって受け取られる。

動作において、リセット信号３０２ａは、図４の期間ｔ２−ｔ１、ｔ３−ｔ２、ｔ４−ｔ３のそれぞれの期間の開始時に、すなわちパターン信号３２ａ、３２ｂ、３２ｃの特定の遷移時に、変調波形発生器３０４をリセットするように構成される。一部の実施形態において、リセット信号３０２ａは、適切な時間における非常に短いリセットパルスで構成されてもよい。リセットは、変調波形発生器３０４を各リセットパルスに応じて再始動させるように動作可能である。特定の一実施形態において、信号３２ａ、３２ｂ、３２ｃ（すなわち、図４の信号１６２、１６４、１６６）の立ち上がりエッジは、リセットパルスを生成するように論理和がとられてもよい。しかし、リセットパルスを生成する他の技法も可能である。

また、変調波形発生器３０４は、図１のクロック信号６２ａを受け取るように結合される。変調波形発生器３０４は、１つの信号チャネル上に三角波出力信号３０４ａを生成するように構成される。三角波出力信号３０４ａは、図４の信号１７６、１８０、１８４に類似しているが、１つの信号チャネル上で交互に連続しており、それぞれがパターン信号３２ａ、３２ｂ、３２ｃのうちの１つの遷移に応じて再始動する。

コンパレータ３０６は、三角波出力信号３０４ａを受け取るように結合され、図１のしきい値２４ａを受け取るように結合され、比較信号３０６ａを生成するように構成される。比較信号３０６ａは、図４の信号１７４、１７８、１８２に類似しているが、１つの信号チャネル上で交互に連続している。

１：３マルチプレクサ３０８は、比較信号３０６ａを受け取るように結合されてもよい。また、１：３マルチプレクサ３０８は、結合論理回路３０２から制御信号３０２ｂを受け取るように結合されてもよい。１：３マルチプレクサ３０８は、制御信号３０２ｂの制御によって、比較信号３０６ａを分離（または分割）して３つの別々の出力信号３０８ａ、３０８ｂ、３０８ｃを３つの別々の信号チャネル上に生成する。３つの出力信号３０８ａ、３０８ｂ、３０８ｃは、図４の３つの比較信号１７４、１７８、１８０と同一であっても類似していてもよく、図１の３つの比較信号４０ａ、４２ａ、４４ａと同一であっても類似していてもよい。

３つのパルス幅変調信号３０８ａ、３０８ｂ、３０８ｃに対応する３つの信号チャネルが示されているが、他の実施形態において、４つ以上のまたは２つの信号チャネルがあってもよいことを理解されたい。信号チャネルの数は、一般に位置信号、例えば２６ａ、２６ｂ、２６ｃ（図１）の数に応じて選択される。

多重化装置３００の動作は、図１〜４に関連した上記の議論から明白であろう。

本明細書で説明したモータ制御回路内のある回路によって提供される強制同期、および本明細書で説明したモータ制御回路内の他のある回路によって提供される複数の信号チャネルは両方とも、電動モータの軸の回転速度におけるジッタ量の低減をもたらすことを理解されたい。他の実施形態は、強制同期のみ、または複数の信号チャネルのみを提供することができる。さらに、他の実施形態において、本明細書で説明したディザリングは使用されない。

本明細書で引用した参考文献はすべて、その全体が参照によって本明細書に組み込まれる。様々な概念、構造および技法を例示する役目を果たし、本特許の主題である好ましい実施形態について説明したが、これらの概念、構造および技法を組み込む他の実施形態が使用されてもよいことが今や当業者には明白であろう。したがって、本特許の範囲は、記載された実施形態に限定されるべきではなく、添付の特許請求の範囲の趣旨および範囲によってのみ限定されるべきものである。

Claims (14)

1. モータ軸および複数のモータ巻線を有する多相ブラシレスＤＣモータを駆動する回路であって、
   それぞれが前記モータ軸の回転位置を表す複数の位置信号を生成するように構成された位置信号発生器と、
   前記位置信号のうちの選択された１つに関連する信号を受け取るように結合され、基準クロック信号を受け取るように結合され、前記位置信号のうちの前記選択された１つに関連する前記信号と前記基準クロック信号の周波数差に関連する周波数差値を生成するように構成された周波数差プロセッサと、
   前記位置信号のうちの前記選択された１つに関連する前記信号を受け取るように結合され、前記基準クロック信号を受け取るように結合され、前記位置信号のうちの前記選択された１つに関連する前記信号と前記基準クロック信号の位相差に関連する位相差値を生成するように構成された位相差プロセッサと、
   前記周波数差値および前記位相差値を受け取るように結合され、同期選択信号を生成するように構成された同期制御プロセッサと、
   前記位置信号のうちの前記選択された１つに関連する前記信号を受け取るように結合された第１の入力ノード、前記基準クロック信号を受け取るように結合された第２の入力ノード、前記同期選択信号を受け取るように結合された制御ノード、および前記位置信号のうちの前記選択された１つに関連する前記信号または前記基準クロック信号のいずれかからなるマルチプレクサ出力信号が生成される出力ノードを有するマルチプレクサと
   を備え、
   前記周波数差値が周波数差値しきい値を上回り、前記位相差値が位相差値しきい値を上回る場合、前記マルチプレクサ出力信号が前記位置信号のうちの前記選択された１つに関連し、前記周波数差値が前記周波数差値しきい値を下回り、前記位相差値が前記位相差値しきい値を下回る場合、前記マルチプレクサ出力信号が前記基準クロック信号に関連する回路。
2. 前記マルチプレクサ出力信号を受け取るように結合され、前記複数の位置信号のうちの選択された位置信号を受け取るように結合され、複数のパターン信号を生成するように構成されたパターン発生器であって、それぞれのパターン信号が前記複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、前記パターン信号のそれぞれがそれぞれの第１および第２の状態を有するパターン発生器と、
   前記複数のパターン信号を受け取るように結合され、対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するように構成された変調回路であって、前記複数のパルス幅変調された信号のそれぞれが前記複数のパターン信号のうちのそれぞれのパターン信号の前記第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有する変調回路と、
   前記複数のパルス幅変調された信号を表す複数の信号を受け取るように結合された複数の駆動回路であって、前記複数の駆動回路が前記複数のパルス幅変調された信号に関連する複数の駆動信号を生成するように構成され、前記複数の駆動信号のそれぞれが前記複数のモータ巻線のうちのそれぞれの巻線の一方の端部に結合するように構成された複数の駆動回路と
   をさらに備える請求項１に記載の回路。
3. 前記マルチプレクサ出力信号を受け取るように結合され、前記複数の位置信号のうちの選択された位置信号を受け取るように結合され、複数のパターン信号を生成するように構成されたパターン発生器であって、それぞれのパターン信号が前記複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、前記パターン信号のそれぞれがそれぞれの第１および第２の状態を有するパターン発生器と、
   前記複数のパターン信号を受け取るように結合され、対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するように構成された変調回路であって、前記複数のパルス幅変調された信号のそれぞれが前記複数のパターン信号のうちのそれぞれのパターン信号の前記第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有する変調回路と、
   前記複数のパルス幅変調された信号を表す複数の信号を受け取るように結合された複数の駆動回路であって、前記複数の駆動回路が前記複数のパルス幅変調された信号に関連する複数の駆動信号を生成するように構成され、前記複数の駆動信号のそれぞれが前記複数のモータ巻線のうちのそれぞれの巻線の一方の端部に結合するように構成された複数の駆動回路と
   をさらに備える請求項１に記載の回路。
4. 前記変調回路が、
   それぞれが前記複数のパターン信号のうちのそれぞれのパターン信号を受け取るように結合された複数の変調波形発生器であって、前記複数の変調波形発生器が複数の機能信号を生成するように構成され、前記複数の機能信号のそれぞれのアクティブ部分が前記パターン信号のうちのそれぞれのパターン信号の選択された状態の間のみ生成される複数の変調波形発生器と、
   それぞれが前記複数の機能信号のうちのそれぞれの機能信号を受け取るように結合され、それぞれがそれぞれのしきい値を受け取るように結合された複数のコンパレータであって、前記複数のコンパレータのそれぞれが前記複数の機能信号のうちの前記それぞれの機能信号を前記それぞれのしきい値と比較して、前記それぞれのしきい値に応じて生成されたデューティサイクルを有する前記複数のパルス幅変調された（ＰＷＭ）信号のうちのそれぞれのパルス幅変調された信号を生成するように構成された複数のコンパレータと
   を備える請求項３に記載の回路。
5. 前記周波数差値を受け取るように結合され、Ｍビットを有する第１のデューティサイクル値およびＮビットを有する第２のデューティサイクル値を生成するように構成されたデューティサイクル計算プロセッサと、
   前記第２のデューティサイクル値を受け取るように結合され、１ビットのディザリング処理された値を生成するように構成されたディザリングプロセッサと、
   前記第１のデューティサイクル値および前記１ビットのディザリング処理された値を受け取るように結合され、前記第１のデューティサイクル値および前記１ビットのディザリング処理された値を結合してＭ＋１ビットのディザリング処理された値を生成するように構成された結合プロセッサであって、前記それぞれのしきい値は前記Ｍ＋１ビットのディザリング処理された値である、結合プロセッサと
   をさらに備える請求項４に記載の回路。
6. 前記変調回路が、
   前記複数のパターン信号を受け取るように結合され、前記複数のパターン信号のそれぞれの状態遷移時に生じる状態遷移を有するリセット信号を生成するように構成された結合論理回路と、
   前記リセット信号を受け取るように結合され、機能信号を生成するように構成された変調波形発生器であって、前記機能信号のアクティブ部分が前記複数のパターン信号の選択された状態の間のみ生成され、前記機能信号が前記リセット信号の前記遷移に応じて所定の状態にリセットされる変調波形発生器と、
   前記機能信号を受け取るように結合され、しきい値を受け取るように結合され、前記機能信号を前記しきい値と比較して前記しきい値に応じて生成されたデューティサイクルを有するパルス幅変調された（ＰＷＭ）信号を生成するように構成されたコンパレータと、
   前記パルス幅変調された信号を受け取るように結合され、前記パルス幅変調された信号を複数の異なる部分に分割するように構成され、各部分が別々のそれぞれの信号チャネル上で運ばれるマルチプレクサと
   を備える請求項３に記載の回路。
7. 前記周波数差値を受け取るように結合され、Ｍビットを有する第１のデューティサイクル値およびＮビットを有する第２のデューティサイクル値を生成するように構成されたデューティサイクル計算プロセッサと、
   前記第２のデューティサイクル値を受け取るように結合され、１ビットのディザリング処理された値を生成するように構成されたディザリングプロセッサと、
   前記第１のデューティサイクル値および前記１ビットのディザリング処理された値を受け取るように結合され、前記第１のデューティサイクル値および前記１ビットのディザリング処理された値を結合してＭ＋１ビットのディザリング処理された値を生成するように構成された結合プロセッサであって、前記しきい値は前記Ｍ＋１ビットのディザリング処理された値である、結合プロセッサと
   をさらに備える請求項６に記載の回路。
8. モータ軸および複数のモータ巻線を有する多相ブラシレスＤＣモータを駆動する方法であって、
   複数の位置信号を生成するステップであって、前記複数の位置信号のそれぞれが前記モータ軸の回転位置を表す、ステップと、
   前記位置信号のうちの選択された１つに関連する信号と基準クロック信号の周波数差に関連する周波数差値を生成するステップと、
   前記位置信号のうちの前記選択された１つに関連する前記信号と前記基準クロック信号の位相差に関連する位相差値を生成するステップと、
   前記周波数差値および前記位相差値に応じて同期選択信号を生成するステップと、
   前記同期選択信号に応じて、前記位置信号のうちの前記選択された１つに関連する前記信号または前記基準クロック信号のいずれかからなるマルチプレクサ出力信号を生成するステップと、
   を含み、
   前記周波数差値が周波数差値しきい値を上回り、前記位相差値が位相差値しきい値を上回る場合、前記マルチプレクサ出力信号が前記位置信号のうちの前記選択された１つに関連し、前記周波数差値が前記周波数差値しきい値を下回り、前記位相差値が前記位相差値しきい値を下回る場合、前記マルチプレクサ出力信号が前記基準クロック信号に関連する方法。
9. 複数のパターン信号を生成するステップであって、それぞれのパターン信号が前記複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、前記パターン信号のそれぞれがそれぞれの第１および第２の状態を有するステップと、
   対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するステップであって、前記複数のパルス幅変調された信号のそれぞれが前記複数のパターン信号のうちのそれぞれのパターン信号の前記第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有するステップと、
   前記複数のパルス幅変調された信号に関連する複数の駆動信号を生成するステップであって、前記複数の駆動信号のそれぞれが前記複数のモータ巻線のうちのそれぞれのモータ巻線の一方の端部に結合するように構成されるステップと
   をさらに含む請求項８に記載の方法。
10. 複数のパターン信号を生成するステップであって、それぞれのパターン信号が前記複数のパターン信号の他のパターン信号とは所定の数の角度だけ間隔があいており、前記パターン信号のそれぞれがそれぞれの第１および第２の状態を有するステップと、
    対応する複数のパルス幅変調された（ＰＷＭ）信号を生成するステップであって、前記複数のパルス幅変調された信号のそれぞれが前記複数のパターン信号のうちのそれぞれのパターン信号の前記第１または第２の状態のうちの選択された状態の間のみパルス幅変調された波形を含むそれぞれのアクティブ領域を有するステップと、
    前記複数のパルス幅変調された信号に関連する複数の駆動信号を生成するステップであって、前記複数の駆動信号のそれぞれが前記複数のモータ巻線のうちのそれぞれのモータ巻線の一方の端部に結合するように構成されるステップと
    をさらに含む請求項８に記載の方法。
11. 前記複数のパルス幅変調された（ＰＷＭ）信号を生成するステップが、
    複数の機能信号を生成するステップであって、前記複数の機能信号のそれぞれのアクティブ部分が前記パターン信号のうちのそれぞれのパターン信号の選択された状態の間のみ生成されるステップと、
    前記複数の機能信号のうちの前記それぞれの機能信号をそれぞれのしきい値と比較して、前記それぞれのしきい値に応じて生成されたデューティサイクルを有する前記複数のパルス幅変調された（ＰＷＭ）信号のうちのそれぞれのパルス幅変調された信号を生成するステップと
    を含む請求項１０に記載の方法。
12. 前記周波数差値に基づいて、Ｍビットを有する第１のデューティサイクル値およびＮビットを有する第２のデューティサイクル値を生成するステップと、
    前記第２のデューティサイクル値に基づいて、１ビットのディザリング処理された値を生成するステップと、
    前記第１のデューティサイクル値および前記１ビットのディザリング処理された値を結合してＭ＋１ビットのディザリング処理された値を生成するステップであって、前記それぞれのしきい値は前記Ｍ＋１ビットのディザリング処理された値である、ステップと
    をさらに含む請求項１１に記載の方法。
13. 前記複数のパルス幅変調された（ＰＷＭ）信号を生成するステップが、
    前記複数のパターン信号のそれぞれの状態遷移時に生じる状態遷移を有するリセット信号を生成するステップと、
    機能信号を生成するステップであって、前記機能信号のアクティブ部分が前記複数のパターン信号の選択された状態の間のみ生成され、前記機能信号が前記リセット信号の前記遷移に応じて所定の状態にリセットされるステップと、
    前記機能信号を前記しきい値と比較して、前記しきい値に応じて生成されたデューティサイクルを有するパルス幅変調された（ＰＷＭ）信号を生成するステップと、
    前記パルス幅変調された信号を複数の異なる部分に分割するステップであって、各部分が別々のそれぞれの信号チャネル上で運ばれるステップと
    を含む請求項１０に記載の方法。
14. 前記周波数差値に基づいて、Ｍビットを有する第１のデューティサイクル値およびＮビットを有する第２のデューティサイクル値を生成するステップと、
    前記第２のデューティサイクル値に基づいて、１ビットのディザリング処理された値を生成するステップと、
    前記第１のデューティサイクル値および前記１ビットのディザリング処理された値を結合してＭ＋１ビットのディザリング処理された値を生成するステップであって、前記しきい値は前記Ｍ＋１ビットのディザリング処理された値である、ステップと
    をさらに含む請求項１３に記載の方法。

Images