JP6009551B2 - 円形垂直ホール（ｃｖｈ）検知素子を自己検査するための配置構成および／または円形垂直ホール（ｃｖｈ）検知素子を使用する磁場センサを自己検査するための配置構成 - Google Patents

Description

本発明は、一般に、電子回路に関し、より詳細には、円形垂直ホール（ＣＶＨ）検知素子の自己検査および／または円形垂直ホール（ＣＶＨ）検知素子を使用する磁場センサの自己検査を実行することができる電子回路に関する。

知られているように、検知素子は、環境の特性を検知するためのさまざまな用途において使用される。検知素子は、圧力検知素子、温度検知素子、光検知素子、音響検知素子、および磁場検知素子を含むが、これらに限定されない。

磁場センサは、１つまたは複数の磁場検知素子および他の電子装置もまた含むことができる。

磁場センサは、さまざまな用途において使用され得る。１つの適用例では、磁場センサは、磁場の方向を検出するために使用され得る。別の適用例では、磁場センサは、電流を検知するために使用され得る。１つのタイプの電流センサは、通電導体（current carrying conductor）に近接したホール効果磁場検知素子を使用する。

プレーナホール素子および垂直ホール素子は、磁場センサにおいて使用され得る既知のタイプの磁場検知素子である。プレーナホール素子は、プレーナホール素子が上に形成された基板の表面に垂直な磁場に応答する傾向がある。垂直ホール素子は、垂直ホール素子が上に形成された基板の表面に平行な磁場に応答する傾向がある。

別のタイプの磁場検知素子が知られている。例えば、複数の垂直磁場検知素子を含む、いわゆる「円形垂直ホール」（ＣＶＨ）検知素子が知られており、２００８年５月２８日に出願の「Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ ｆｏｒ Ｍｅａｓｕｒｉｎｇ Ｄｉｒｅｃｔｉｏｎ ｏｆ ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ ｉｎ ａ Ｐｌａｎｅ（面内の磁場の方向を測定するための磁場センサ）」という名称のＰＣＴ特許出願ＰＣＴ／ＥＰ２００８／０５６５１７であり、英語で公開されたＰＣＴ公開ＷＯ２００８／１４５６６２に記載され、これらの出願および公開は、その全体が本明細書中に引用によって組み込まれている。ＣＶＨ検知素子は、基板内の共通の円形注入領域の全体にわたって配置された垂直ホール素子の円形配置である。ＣＶＨ検知素子は、基板の面内の磁場の方向（および任意選択で強度）を検知するために使用されることがある。

従来は、ＣＶＨ検知素子内の複数の垂直ホール素子からの出力信号のすべてが、磁場の方向を決定するために必要である。やはり従来は、ＣＶＨ検知素子の垂直ホール素子からの出力信号は、連続的に生成される。

さまざまなパラメータが、一般に検知素子（および検知素子を使用するセンサ）、ならびに特に磁場検知素子（および磁場センサ）の性能を特徴付ける。一例として磁場検知素子を取り上げると、これらのパラメータは、磁気検知素子が受ける磁場の変化に応答した磁場検知素子の出力信号の変化である感度、および磁場検知素子の出力信号が磁場に正比例して変化する程度であるリニアリティを含む。これらのパラメータはまた、磁場検知素子がゼロ磁場を受けるときにゼロ磁場を表さない磁場検知素子からの出力信号によって特徴付けられるオフセットを含む。別のタイプの検知素子はまた、検知素子がゼロの検知特性を受けたときにゼロの検知特性を表さないそれぞれの出力信号のオフセットを有することがある。

磁場検知素子の性能を特徴付けることができる別のパラメータは、磁場検知素子からの出力信号がサンプリングされ得る速度である。

ＣＶＨ検知素子は、基板上に形成された適度に複雑な構造である。ＣＶＨ検知素子を自己検査できることは、望ましいはずである。自己検査の１つの形態は、ＣＶＨ検知素子が磁場の存在下にあるときに、通常動作で動作するＣＶＨ検知素子からの複数の出力信号が正しいかどうかを識別することができる。このタイプの自己検査は、製造中に実行されるはずである。しかしながら、現場での使用時には、ＣＶＨ検知素子を検査するために使用する外部磁場の方向および強度は、制御することが難しく、したがって、外部磁場を使用する自己検査は、使用制限があるはずである。

同じ制限が、ＣＶＨ検知素子を使用する磁場センサの自己検査に当てはまる。

したがって、磁場に依存しない、ＣＶＨ検知素子の自己検査および／またはＣＶＨ検知素子を使用する磁場センサの自己検査の形態を有することが望ましいはずである。

本発明は、磁場に依存しない、ＣＶＨ検知素子の自己検査および／またはＣＶＨ検知素子を使用する磁場センサの自己検査の形態を提供する。

本発明の一態様によれば、磁場センサは、円形垂直ホール（ＣＶＨ）検知素子を含む。ＣＶＨ検知素子は、基板内の共通注入領域の全面にわたって配置された複数の垂直ホール素子接点と、複数の垂直ホール素子とを含む。各垂直ホール素子は、複数の垂直ホール素子接点の中から選択された垂直ホール素子接点のそれぞれのグループから構成される。磁場センサは、複数の接続ノードを備えたスイッチングネットワークをさらに含む。複数の接続ノードの一部は、複数のホール素子接点につなげられる。磁場センサは、複数の駆動回路をさらに含む。複数の接続ノードの別の一部は、複数の駆動回路につなげられる。スイッチングネットワークは、複数の垂直ホール素子のうちの少なくとも第１の素子の選択された垂直ホール素子接点に複数の駆動回路をつなげるように動作可能であり、通常モード構成へとおよび複数の垂直ホール素子のうちの少なくとも第１の素子に関係する第１の自己検査モード構成へと切り替えるように動作可能である。通常モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第１の素子は、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点間にそれぞれの通常モード電圧を与える。通常モード電圧は、磁場に応答する。第１の自己検査モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第１の素子は、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点のそれぞれの選択された対の間にそれぞれの第１の自己検査電圧を与える。第１の自己検査電圧は、それぞれ、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点間の抵抗に関係する。

上記の態様のうちの１つまたは複数は、次の特徴のうちの１つまたは複数を含むことができる。

いくつかの実施形態では、スイッチングネットワークは、複数の駆動回路への接続を変えることによって第１の自己検査モード構成を第２の異なる自己検査モード構成へと変えるようにさらに動作可能であり、第２の自己検査モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第１の素子は、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点のそれぞれの選択された対の間にそれぞれの第２の自己検査電圧を与え、第２の自己検査電圧は、それぞれ、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点間の抵抗にやはり関係する。

いくつかの実施形態では、第１の自己検査電圧および第２の自己検査電圧は、バイアス電圧に対して実質的に反対の電圧である。

いくつかの実施形態では、磁場センサは、スイッチングネットワークにつなげられ、かつシミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において複数の垂直ホール素子のうちの少なくとも第１の素子に第１および第２の自己検査モード構成をスイッチングネットワークに設定させるように構成された自己検査プロセッサをさらに含む。

いくつかの実施形態では、スイッチングネットワークは、複数の垂直ホール素子のうちの各々１つへと切り替え、かつ複数の垂直ホール素子のうちの各々１つに関係する通常モード構成、第１の自己検査モード構成、および第２の自己検査モード構成を生成するようにさらに動作可能である。

いくつかの実施形態では、スイッチングネットワークは、複数の垂直ホール素子のうちの少なくとも第２の素子へと切り替え、かつ通常モード構成へとおよび複数の駆動回路への接続を変えることによって複数の垂直ホール素子のうちの少なくとも第２の素子に関係する第２の異なる自己検査モード構成へと切り替えるようにさらに動作可能であり、通常モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第２の素子は、複数の垂直ホール素子のうちの少なくとも第２の素子の垂直ホール素子接点間にそれぞれの通常モード電圧を与え、通常モード電圧は磁場に応答し、第２の異なる自己検査モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第２の素子は、複数の垂直ホール素子のうちの少なくとも第２の素子の垂直ホール素子接点のそれぞれの選択された対の間にそれぞれの第２の自己検査電圧を与え、第２の自己検査電圧は、それぞれ、複数の垂直ホール素子のうちの少なくとも第２の素子の垂直ホール素子接点間の抵抗にやはり関係する。

いくつかの実施形態では、第１の自己検査電圧および第２の自己検査電圧は、バイアス電圧に対して実質的に反対の電圧である。

いくつかの実施形態では、磁場センサは、スイッチングネットワークにつなげられ、複数の垂直ホール素子のうちの少なくとも第１の素子に第１の自己検査モード構成を設定し、かつシミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において複数の垂直ホール素子のうちの少なくとも第２の素子に第２の自己検査モード構成を設定することをスイッチングネットワークにさせるように構成された自己検査プロセッサをさらに含む。

いくつかの実施形態では、スイッチングネットワークは、複数の垂直ホール素子の各々１つへと切り替え、かつ複数の垂直ホール素子の各々１つに関係する通常モード構成、複数の垂直ホール素子の第１の部分に関係する第１の自己検査モード構成、および複数の垂直ホール素子の第２の異なる部分に関係する第２の自己検査モード構成を生成するようにさらに動作可能である。

いくつかの実施形態では、複数の垂直ホール素子のうちの少なくとも第１の素子は、第１の垂直ホール素子を備え、第１の垂直ホール素子が、それぞれの第１の垂直ホール素子接点、第１の垂直ホール素子接点に近接するそれぞれの第２の垂直ホール素子接点、第２の垂直ホール素子接点に近接するそれぞれの第３の垂直ホール素子接点、第３の垂直ホール素子接点に近接するそれぞれの第４の垂直ホール素子接点、および複数の垂直ホール素子接点の中から第４の垂直ホール素子接点に近接するそれぞれの第５の垂直ホール素子接点を備え、第１の自己検査モード構成であるときには、第１の垂直ホール素子接点が基準電圧につなげられ、第２の垂直ホール素子接点が第４の垂直ホール素子接点につなげられかつ各々が複数の駆動回路からそれぞれの第１の電流を受け取るようにつなげられ、第３の垂直ホール素子接点が複数の駆動回路から第２の電流を受け取るようにつなげられ、第５の垂直ホール素子接点が基準電圧につなげられ、第１の自己検査電圧が第２および第３の垂直ホール素子接点間ならびに第４および第３の垂直ホール素子接点間に生じる。

いくつかの実施形態では、第２の電流は、自己検査電流値に等しい値を有し、第１の電流は、バイアス電流値と自己検査電流値との間の差に等しい値を有する。

いくつかの実施形態では、バイアス電流値および自己検査電流値は、所定の電圧範囲内である第１の自己検査電圧をもたらすように選択される。

いくつかの実施形態では、第２の電流は、第１の時刻において第１の自己検査電圧を、および第２の異なる時刻において第２の異なる自己検査電圧を与えるために時々方向を反転される。

いくつかの実施形態では、バイアス電流値および自己検査電流値は、所定の電圧範囲内である第１および第２の自己検査電圧をもたらすように選択される。

いくつかの実施形態では、通常モード構成は、複数の垂直ホール素子のうちの少なくとも第１の素子のチョッピングを行うために第１、第２、第３、および第４の通常モード構成で構成される。

いくつかの実施形態では、磁場センサは、ＣＶＨ検知素子から出力信号を表す信号を受信するようにつなげられたｘｙ方向成分回路をさらに含み、ｘｙ方向成分回路は、ＣＶＨ検知素子が受ける磁場の方向を表すｘｙ角度信号を生成するように構成されている。

いくつかの実施形態では、磁場センサは、ｘｙ角度信号を受信するようにつなげられ、かつｘｙ角度信号に従って不合格フラッグ値を生成するように構成された自己検査プロセッサをさらに含み、不合格フラッグ値は、ｘｙ角度信号が選択された限度外であることを示す。

いくつかの実施形態では、ｘｙ方向成分回路は、磁場の強度を表すｘｙ強度信号を生成するようにやはり構成される。

いくつかの実施形態では、磁場センサは、ｘｙ角度信号またはｘｙ強度信号のうちの少なくとも一方を受信するようにつなげられ、かつｘｙ角度信号またはｘｙ強度信号のうちの少なくとも一方に従って不合格フラッグ値を生成するように構成された自己検査プロセッサをさらに含み、不合格フラッグ値は、ｘｙ角度信号またはｘｙ強度信号のうちの少なくとも一方がそれぞれの選択された限度外であることを示す。

いくつかの実施形態では、磁場センサは、ＣＶＨ検知素子から出力信号を表す信号を受信するようにつなげられたｘｙ方向成分回路をさらに含み、ｘｙ方向成分回路は、磁場の強度を表すｘｙ強度信号を生成するように構成されている。

いくつかの実施形態では、磁場センサは、ｘｙ強度信号を受信するようにつなげられ、かつｘｙ強度信号に従って不合格フラッグ値を生成するように構成された自己検査プロセッサをさらに含み、不合格フラッグ値は、ｘｙ強度信号が選択された限度外であることを示す。

本発明の別の一態様によれば、円形垂直ホール（ＣＶＨ）検知素子を有する磁場センサを自己検査する方法であって、ＣＶＨ検知素子は、基板内の共通注入領域の全面にわたって配置された複数の垂直ホール素子接点を含み、各垂直ホール素子が複数の垂直ホール素子接点の中から選択された垂直ホール素子接点のそれぞれのグループを含む複数の垂直ホール素子を備えた、本方法は、複数の垂直ホール素子のうちの少なくとも第１の素子の選択された垂直ホール素子接点に複数の駆動回路をつなげるステップを含む。複数の駆動回路をつなげるステップは、複数の垂直ホール素子のうちの少なくとも第１の素子に関係する通常モード構成へと第１の選択された時刻において接続を切り替えるサブステップと、複数の垂直ホール素子のうちの少なくとも第１の素子に関係する第１の自己検査モード構成へと第２の異なる選択された時刻において接続を切り替えるサブステップとを含む。通常モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第１の素子は、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点間にそれぞれの通常モード電圧を与える。通常モード電圧は、磁場に応答する。第１の自己検査モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第１の素子は、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点のそれぞれの選択された対の間にそれぞれの第１の自己検査電圧を与える。第１の自己検査電圧は、それぞれ、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点間の抵抗に関係する。

上記の態様のうちの１つまたは複数は、次の特徴のうちの１つまたは複数を含むことができる。

いくつかの実施形態では、本方法は、複数の垂直ホール素子のうちの少なくとも第１の素子に関係する第２の自己検査モード構成へと第３の異なる選択された時刻において接続を切り替えるステップをさらに含み、第２の自己検査モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第１の素子は、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点のそれぞれの選択された対の間にそれぞれの第２の自己検査電圧を与え、第２の自己検査電圧は、それぞれ、複数の垂直ホール素子のうちの少なくとも第１の素子の垂直ホール素子接点間の抵抗にやはり関係する。

いくつかの実施形態では、第１の自己検査電圧および第２の自己検査電圧は、バイアス電圧に対して実質的に反対の電圧である。

いくつかの実施形態では、本方法は、複数の垂直ホール素子のうちの少なくとも第１の素子を第１の自己検査モード構成へと切り替えるステップと、シミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において複数の垂直ホール素子のうちの少なくとも第１の素子を第２の自己検査モード構成へと切り替えるステップとをさらに含む。

いくつかの実施形態では、本方法は、複数の垂直ホール素子のうちの少なくとも第２の素子の選択された垂直ホール素子接点に複数の駆動回路をつなげるステップであって、複数の垂直ホール素子のうちの第２の素子に関係する通常モード構成へと第３の異なる選択された時刻において接続を切り替えるサブステップを含む、ステップと、複数の垂直ホール素子のうちの第２の素子に関係する第２の自己検査モード構成へと第４の異なる選択された時刻において接続を切り替えるステップとをさらに含み、通常モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第２の素子は、複数の垂直ホール素子のうちの少なくとも第２の素子の垂直ホール素子接点間にそれぞれの通常モード電圧を与え、通常モード電圧は磁場に応答し、第２の異なる自己検査モード構成であるときには、複数の垂直ホール素子のうちの少なくとも第２の素子は、複数の垂直ホール素子のうちの少なくとも第２の素子の垂直ホール素子接点のそれぞれの選択された対の間にそれぞれの第２の自己検査電圧を与え、第２の自己検査電圧は、それぞれ、複数の垂直ホール素子のうちの少なくとも第２の素子の垂直ホール素子接点間の抵抗にやはり関係する。

いくつかの実施形態では、第１の自己検査電圧および第２の自己検査電圧は、バイアス電圧に対して実質的に反対の電圧である。

いくつかの実施形態では、複数の駆動回路をつなげるステップは、複数の垂直ホール素子の第１の部分に関係する第１の自己検査モード構成を生成するサブステップと、ミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において、複数の垂直ホール素子の第２の異なる部分に関係する第２の自己検査モード構成を生成するサブステップとを含む。

いくつかの実施形態では、複数の垂直ホール素子のうちの少なくとも第１の素子は、第１の垂直ホール素子を備え、第１の垂直ホール素子が、それぞれの第１の垂直ホール素子接点、第１の垂直ホール素子接点に近接するそれぞれの第２の垂直ホール素子接点、第２の垂直ホール素子接点に近接するそれぞれの第３の垂直ホール素子接点、第３の垂直ホール素子接点に近接するそれぞれの第４の垂直ホール素子接点、および複数の垂直ホール素子接点の中から第４の垂直ホール素子接点に近接するそれぞれの第５の垂直ホール素子接点を備え、本方法は、第１の自己検査モード構成であるときには、第１の垂直ホール素子接点を基準電圧につなげるステップと、第２の垂直ホール素子接点を第４の垂直ホール素子接点につなげ、かつそれぞれの第１の電流を受け取るように各々をつなげるステップと、第２の電流を受け取るように第３の垂直ホール素子接点をつなげるステップと、第５の垂直ホール素子接点を基準電圧につなげるステップであって、第１の自己検査電圧が、第２および第３の垂直ホール素子接点間ならびに第４および第３の垂直ホール素子接点間に生じる、ステップとをさらに含む。

いくつかの実施形態では、第２の電流は、自己検査電流値に等しい値を有し、第１の電流は、バイアス電流値と自己検査電流値との間の差に等しい値を有する。

いくつかの実施形態では、バイアス電流値および自己検査電流値は、所定の電圧範囲内である第１の自己検査電圧をもたらすように選択される。

いくつかの実施形態では、本法は、第１の時刻において第１の自己検査電圧を、かつ第２の異なる時刻において第２の異なる自己検査電圧を与えるために時々第２の電流の方向を反転させるステップをさらに含む。

いくつかの実施形態では、バイアス電流値および自己検査電流値は、所定の電圧範囲内である第１および第２の自己検査電圧をもたらすように選択される。

いくつかの実施形態では、通常モード構成は、複数の垂直ホール素子のうちの少なくとも第１の素子のチョッピングを行うために第１、第２、第３、および第４の通常モード構成で構成される。

いくつかの実施形態では、本方法は、ＣＶＨ検知素子が受ける磁場の方向を表すｘｙ角度信号を生成するステップをさらに含む。

いくつかの実施形態では、本方法は、ｘｙ角度信号に従って不合格フラッグ値を生成するステップであって、不合格フラッグ値は、ｘｙ角度信号が選択された限度外であることを示す、ステップをさらに含む。

いくつかの実施形態では、本方法は、磁場の強度を表すｘｙ強度信号を生成するステップをさらに含む。

いくつかの実施形態では、本方法は、ｘｙ角度信号またはｘｙ強度信号のうちの少なくとも一方に従って不合格フラッグ値を生成するステップであって、不合格フラッグ値は、ｘｙ角度信号またはｘｙ強度信号のうちの少なくとも一方がそれぞれの選択された限度外であることを示す、ステップをさらに含む。

いくつかの実施形態では、本方法は、磁場の強度を表すｘｙ強度信号を生成するステップをさらに含む。

いくつかの実施形態では、本方法は、ｘｙ強度信号に従って不合格フラッグ値を生成するステップであって、不合格フラッグ値は、ｘｙ強度信号が選択された限度外であることを示す、ステップをさらに含む。

本発明の前述の特徴、ならびに本発明自体は、図面の下記の詳細な説明からより完全に理解され得る。

共通注入領域の全面にわたって円形に配置された複数の垂直ホール素子を有する円形垂直ホール（ＣＶＨ）検知素子およびＣＶＨ検知素子の近くに配置された２極磁石を示す図である。 図１のＣＶＨ検知素子によって生成され得る出力信号を示すグラフである。 ＣＶＨ検知素子を有し、ＣＶＨ検知素子を通常モード構成へとおよび第１または第２の自己検査モード構成のうちの少なくとも一方へとつなげるように動作可能なスイッチング回路を有し、かつ磁場センサの自己検査を制御するように動作可能な自己検査プロセッサをやはり有する磁場センサのブロック図である。 図３の磁場センサの動作の通常モードに関係するチョッピングフェーズへとつなげられたときの図３のＣＶＨ検知素子の垂直ホール素子を示すブロック図である。 図３の磁場センサの動作の通常モードに関係するチョッピングフェーズへとつなげられたときの図３のＣＶＨ検知素子の垂直ホール素子を示すブロック図である。 図３の磁場センサの動作の通常モードに関係するチョッピングフェーズへとつなげられたときの図３のＣＶＨ検知素子の垂直ホール素子を示すブロック図である。 図３の磁場センサの動作の通常モードに関係するチョッピングフェーズへとつなげられたときの図３のＣＶＨ検知素子の垂直ホール素子を示すブロック図である。 図５は第１の自己検査モード構成につなげられたときの図３のＣＶＨ検知素子の図４〜図４Ｃの垂直ホール素子を示すブロック図である。図５Ａは第１の自己検査モード構成につなげられたときの図５の垂直ホール素子の等価回路を示す概略図である。 図６は第２の自己検査モード構成につなげられたときの図３のＣＶＨ検知素子の図４〜図４Ｃの垂直ホール素子を示すブロック図である。図６Ａは第２の自己検査モード構成につなげられたときの図６の垂直ホール素子の等価回路を示す概略図である。 図３のＣＶＨ検知素子が図５および図６の第１および第２の自己検査モード構成に交互につなげられるときの図３の磁場センサ内の信号を示すグラフである。 第１および第２の自己検査モード構成の間で図３のＣＶＨ検知素子を順番に配列することができる自己検査プロセスを示す流れ図である。 図８のプロセスによる図３の磁場センサの波形を示すグラフである。 図３の磁場センサの自己検査プロセッサによって実行され得る自己検査プロセスを示す流れ図である。 第１および第２の自己検査モード構成にあるときに図３の磁場センサによって使用され得る電流源を示す概略図である。

本発明を説明する前に、いくつかの導入的概念および術語が説明される。本明細書中で使用するように、「検知素子」という用語は、環境の特性を検知することができるさまざまなタイプの電子素子を記述するために使用される。例えば、検知素子は、圧力検知素子、温度検知素子、動き検知素子、光検知素子、音響検知素子、および磁場検知素子を含むが、これらに限定されない。

本明細書中で使用するように、「センサ」という用語は、検知素子および他の構成要素を含む回路またはアセンブリを記述するために使用される。特に、本明細書中で使用するように、「磁場センサ」という用語は、磁場検知素子および磁場検知素子につなげられた電子装置を含む回路またはアセンブリを記述するために使用される。

本明細書中で使用するように、「測定デバイス」という用語は、検知素子またはセンサのいずれかを記述するために使用される。例えば、磁場測定デバイスは、磁場検知素子または磁場センサのいずれかであり得る。測定デバイスは、環境のパラメータを測定することができる任意のデバイスである。

本明細書中で使用するように、「磁場検知素子」という用語は、磁場を検知することができるさまざまな電子素子を記述するために使用される。磁場検知素子は、ホール効果素子、磁気抵抗素子、または磁気トランジスタであり得るが、これらに限定されない。知られているように、さまざまなタイプのホール効果素子、例えば、プレーナホール素子、垂直ホール素子、円形ホール素子、および円形垂直ホール（ＣＶＨ）検知素子がある。やはり知られているように、さまざまなタイプの磁気抵抗素子、例えば、巨大磁気抵抗（ＧＭＲ）素子、異方性磁気抵抗素子（ＡＭＲ）、トンネリング磁気抵抗（ＴＭＲ）素子、インジウムアンチモン（ＩｎＳｂ）センサ、および磁気トンネル接合（ＭＴＪ）がある。

知られているように、上に記載した磁場検知素子のうちのあるものは、磁場検知素子を支持する基板に平行な最大感度の軸を有する傾向があり、上に記載した磁場検知素子のうちの他のものは、磁場検知素子を支持する基板に垂直な最大感度の軸を有する傾向がある。特に、プレーナホール素子は、基板に垂直な感度の軸を有する傾向があり、一方で磁気抵抗素子および垂直ホール素子（円形垂直ホール（ＣＶＨ）検知素子を含む）は、基板に平行な感度の軸を有する傾向がある。

磁場センサは、磁場の方向の角度を検知する角度センサ、通電導体によって通過する電流により生成する磁場を検知する電流センサ、強磁性物体への近接を検知する磁気スイッチ、強磁性物品、例えば、環状磁石の磁気ドメインの通過を検知する回転検出器、および磁場の磁場密度を検知する磁場センサを含むが、これらに限定されないさまざまな用途において使用される。

図１を参照して、円形垂直ホール（ＣＶＨ）検知素子１２は、その上に配置された複数の垂直ホール素子を有する円形注入領域１８を含み、その中で垂直ホール素子１２ａは、ほんの一例である。各垂直ホール素子は、複数のホール素子接点（例えば、４個または５個の接点）を有し、その中で垂直ホール素子接点１２ａａは、ほんの一例である。

例えば、５個の隣接する接点を有することができるＣＶＨ検知素子１２内の特定の垂直ホール素子（例えば、１２ａ）は、次の垂直ホール素子（例えば、１２ｂ）と５個の接点のうちのいくつか、例えば、４個を共有することができる。したがって、次の垂直ホール素子は、前の垂直ホール素子から１個の接点だけシフトされ得る。１個の接点だけのこのようなシフトに関して、垂直ホール素子の数は、垂直ホール素子接点の数、例えば、３２個に等しいことが、理解されるであろう。しかしながら、次の垂直ホール素子は、前の垂直ホール素子から１個よりも多くの接点だけシフトされ得ることもまた理解されるであろう、このケースでは、ＣＶＨ検知素子内に垂直ホール素子接点があるよりも数少ない垂直ホール素子がある。

垂直ホール素子０の中心は、ｘ軸２０に沿って設置され、垂直ホール素子８の中心は、ｙ軸２２に沿って設置される。例示的なＣＨＶ１２では、３２個の垂直ホール素子および３２個の垂直ホール素子接点がある。しかしながら、ＣＶＨは、３２個よりも数多くのまたは数少ない垂直ホール素子および３２個よりも数多くのまたは数少ない垂直ホール素子接点を有することができる。

いくつかの適用例では、Ｓ側１４ａおよびＮ側１４ｂを有する円形磁石１４は、ＣＶＨ１２の全面にわたって配置され得る。円形磁石１４は、Ｎ側１４ｂからＳ側１４ａへの方向を有する磁場１６を生成しやすく、ここでは、ｘ軸２０に対して約４５度の方向を向くように示される。別の形状および構成を有する別の磁石が、可能である。

いくつかの適用例では、円形磁石１４は、回転する物体（対象物体）、例えば、自動車クランクシャフトまたは自動車カムシャフトに機械的に連結され、ＣＶＨ検知素子１２に対して相対的な回転を受ける。この配置を用いると、下に記述する電子回路との組み合わせでＣＶＨ検知素子１２は、磁石１４の回転の角度に関係する信号を生成することができる。

ここで図２を参照して、グラフ５０は、ＣＶＨ検知素子、例えば、図１のＣＶＨ検知素子１２の周りのＣＶＨ垂直ホール素子位置ｎの単位のスケールを有する横軸を有する。グラフ５０はまた、ミリボルトの単位の振幅のスケールを有する縦軸を有する。縦軸は、ＣＶＨ検知素子の複数の垂直ホール素子からの出力信号レベルを表す。

グラフ５０は、静止しかつ４５度の方向に向いている図１の磁場１６を連続的に取ったＣＶＨの複数の垂直ホール素子からの出力信号レベルを表す信号５２を含む。

手短に図１を参照して、上に記述したように、垂直ホール素子０は、ｘ軸２０に沿って中心を置かれ、垂直ホール素子８は、ｙ軸２２に沿って中心を置かれる。例示的なＣＶＨ検知素子１２では、３２個の垂直ホール素子接点および対応する３２個の垂直ホール素子があり、各垂直ホール素子は、複数の垂直ホール素子接点、例えば、５個の接点を有する。

図２では、最大の正の信号は、図１の磁場１６に位置を合わせられた位置４のところに中心を置く垂直ホール素子によって実現され、その結果、位置４のところの垂直ホール素子の垂直ホール素子接点（例えば、５個の接点）間に引いた線は、磁場１６に垂直である。最大の負の信号は、図１の磁場１６にやはり位置を合わせられた位置２０のところに中心を置く垂直ホール素子によって実現され、その結果、位置２０のところの垂直ホール素子の垂直ホール素子接点（例えば、５個の接点）間に引いた線もまた、磁場１６に垂直である。

サイン波５４は、信号５２の理想的な挙動をより明確に示すために提供される。信号５２は、垂直ホール素子オフセットに起因する変動を有し、各素子についてのオフセット誤差により、サイン波５４に対して素子出力信号を幾分かランダムに高過ぎるまたは低過ぎるようにさせる傾向がある。オフセット信号誤差は望ましくない。いくつかの実施形態では、オフセット誤差は、各垂直ホール素子を「チョッピングすること」によって削減され得る。チョッピングは、各垂直ホール素子の垂直ホール素子接点がさまざまな構成にされ、信号が各垂直ホール素子の垂直ホール素子接点のさまざまなものから受信され、各垂直ホール素子から複数の出力信号を生成するプロセスであると理解されるであろう。複数の信号は、数学的に処理される（例えば、合計されるまたはそうでなければ平均される）ことが可能であり、オフセットのより少ない信号をもたらす。チョッピングは、図４〜図４Ｃとともに下記にさらに詳細に説明される。

図１のＣＶＨ検知素子１２の全体の動作および図２の信号５２の生成は、２００８年５月２８日に出願の「Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ｓｅｎｓｏｒ ｆｏｒ Ｍｅａｓｕｒｉｎｇ Ｄｉｒｅｃｔｉｏｎ ｏｆ ａ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ ｉｎ ａ Ｐｌａｎｅ（面内の磁場の方向を測定するための磁場センサ）」という名称の上に記述したＰＣＴ特許出願ＰＣＴ／ＥＰ２００８／０５６５１７中にさらに詳細に記載されており、これは、ＰＣＴ公開ＷＯ２００８／１４５６６２として英語で公開されている。

ＰＣＴ特許出願ＰＣＴ／ＥＰ２００８／０５６５１７から理解されるであろうように、各垂直ホール素子の接点のグループは、多重化された配置またはチョッピングされた配置で使用可能であり、各垂直ホール素子からチョッピングされた出力信号を生成することができる。その後、隣接する垂直ホール素子接点の新たなグループ（すなわち、新たな垂直ホール素子）が選択可能であり、これは前のグループから１個または複数の素子だけオフセットされ得る。新たなグループは、多重化された配置またはチョッピングされた配置で使用可能であり、次のグループから別のチョッピングされた出力信号を生成することができる、等々。

信号５２の各ステップは、垂直ホール素子接点の１つのそれぞれのグループから、すなわち、１つのそれぞれの垂直ホール素子からのチョッピングされた出力信号を表すことができる。しかしながら、別の実施形態では、チョッピングは実行されず、信号５２の各ステップは、垂直ホール素子接点の１つのそれぞれのグループから、すなわち、１つのそれぞれの垂直ホール素子からのチョッピングしない出力信号を表す。このように、グラフ５２は、垂直ホール素子の上記のグループ化およびチョッピングを用いたまたは用いないＣＶＨ出力信号を表す。

ＰＣＴ特許出願ＰＣＴ／ＥＰ２００８／０５６５１７において上に記述した技術を使用すると、信号５２の位相（例えば、信号５４の位相）は、ＣＶＨ検知素子１２に対して図１の磁場１６の向いている方向を特定するために見つけられ使用され得ることが理解されるであろう。

ここで図３を参照して、磁場センサ７０は、検知部７１を含む。検知部７１は、複数のＣＶＨ検知素子接点、例えば、垂直検知素子接点７３を有するＣＶＨ検知素子７２を含むことができる。いくつかの実施形態では、ＣＶＨ検知素子７２内に３２個の垂直ホール素子および対応する３２個のＣＶＨ検知素子接点がある。別の実施形態では、ＣＶＨ検知素子７２内に６４個の垂直ホール素子および対応する６４個のＣＶＨ検知素子接点がある。

磁石（図示せず）は、ＣＶＨ検知素子７２に近接して配置可能であり、対象物体（図示せず）に連結されることがある。磁石は、図１の磁石１４と同じであっても類似してもよい。

上に記述したように、ＣＶＨ検知素子７２は、複数の垂直ホール素子を有することができ、各垂直ホール素子が垂直ホール素子接点のグループ（例えば、５個の垂直ホール素子接点）を含み、その中で垂直ホール素子接点７３はほんの一例である。

いくつかの実施形態では、スイッチング回路７４は、ＣＶＨ検知素子７２からの連続したＣＶＨ差分出力信号７２ａ、７２ｂを与えることができる。

ＣＶＨ差分出力信号７２ａ、７２ｂは、ＣＶＨ検知素子７２の周りで１回に１つ取った連続する出力信号からなり、各出力信号は、別個の信号経路上で生成され、差分出力信号７２ａ、７２ｂの経路へとスイッチング回路７４によって切り替えられる。図２の信号５２は、差分信号７２ａ、７２ｂを表すことができる。これゆえ、ＣＶＨ差分出力信号７２ａ、７２ｂは、１回に１つ取ったＣＶＨ出力信号の切り替えたセットｘ_ｎ＝ｘ_０からｘ_Ｎ−１として表すことができ、ここでは、ｎはＣＶＨ検知素子７２内の垂直ホール素子位置（すなわち、垂直ホール素子を形成する垂直ホール素子接点のグループの位置）に等しく、Ｎ個のそのような位置がある。

特定の一実施形態では、ＣＶＨ検知素子７２内の垂直ホール素子（各々が垂直ホール素子接点のグループを含む）の数は、検知素子位置の総数、Ｎ、に等しい。言い換えると、ＣＶＨ差分出力信号７２ａ、７２ｂは、連続する出力信号からなることがあり、ここでは、ＣＶＨ差分出力信号７２ａ、７２ｂは、スイッチング回路７４がＣＶＨ検知素子７２の垂直ホール素子の周りを１つずつステップで動くので、ＣＶＨ検知素子７２内の垂直ホール素子のそれぞれ１個に関係付けられ、Ｎは、ＣＶＨ検知素子７２内の垂直ホール素子の数に等しい。しかしながら、別の実施形態では、増分が１個の垂直ホール素子よりも多いことがあり、このケースでは、ＮはＣＶＨ検知素子７２内の垂直ホール素子の数よりも少ない。

特定の一実施形態では、ＣＶＨ検知素子７２は、３２個の垂直ホール素子、すなわち、Ｎ＝３２を有し、各ステップは、１個の垂直ホール素子接点位置のステップ（すなわち、１個の垂直ホール素子位置）である。しかしながら、別の実施形態では、ＣＶＨ検知素子７２内に３２個よりも数多くのまたは３２個よりも数少ない垂直ホール素子、例えば、６４個の垂直ホール素子がある場合がある。また、垂直ホール素子位置の増分、ｎ、が、１個の垂直ホール素子接点よりも多いことがある。

いくつかの実施形態では、別のスイッチング回路７５が、ＣＶＨ検知素子７２内の垂直ホール素子のグループの上記の「チョッピング」を行うことができる。チョッピングは、垂直ホール素子接点のグループ、例えば、１個の垂直ホール素子を形成する５個の垂直ホール素子接点が、複数の異なる接続構成で電流源８６により駆動され、信号が対応する異なる構成内の垂直ホール素子接点のグループから受信され、ＣＶＨ差分出力信号７２ａ、７２ｂを生成する配置であることが理解されるであろう。このように、各垂直ホール素子位置ｎに従って、チョッピング中に複数の連続する出力信号がある場合があり、その後、グループは、例えば、１個の垂直ホール素子接点の増分ごとに新たなグループへと増加する。

検知部７１は、ＣＶＨ検知素子７２がいわゆる「通常モード」構成につなげられたときに、ＣＶＨ検知素子７２を駆動するように構成された電流源８６をやはり含むことができる。通常モード構成にあるときには、ＣＶＨ検知素子７２はチョッピングされることもチョッピングされないこともある。

検知部７１はまた、ＣＶＨ検知素子７２が少なくとも１つのいわゆる「自己検査モード」構成につなげられたときに、ＣＶＨ検知素子７２を駆動するように構成された電流源８４をやはり含むことができる。通常モード構成は、図４〜図４Ｃととともに下記にさらに詳細に説明される。自己検査モード構成は、図５〜図６Ａととともに下記にさらに詳細に説明される。

電流源８４、８６が示されているが、別の実施形態では、電流源８４、８６は、電圧源に置き換えられることがある。

通常モード構成および１つまたは複数の自己検査モード構成を実現するために、検知部７１はまた、別のスイッチング回路７６を含むことができる。

図４〜図６Ａとともに下記の議論から、スイッチング回路７４、７５、７６の機能が、ＣＶＨ検知素子７２の垂直ホール素子への駆動源８６、８４のさまざまな接続を行うことであり、かつＣＶＨ検知素子７２の垂直ホール素子の垂直ホール素子接点のうちのさまざまなものへの接続を行って、さまざまな差分出力信号７２ａ、７２ｂを生成することであることが、明らかになるであろう。

磁場センサ７０は、同じ周波数または異なる周波数を有することができるクロック信号７８ａ、７８ｂ、７８ｃを与える発振器７８を含む。分割器８０は、クロック信号７８ａを受信するようにつなげられ、かつ分割したクロック信号８０ａを生成するように構成される。スイッチ制御回路８２は、分割したクロック信号８０ａを受信するようにつなげられ、かつスイッチ制御信号８２ａを生成するように構成され、それらの信号は、スイッチング回路７４、７５、７６によって受信され、ＣＶＨ検知素子７２の周りで順番に配列することを制御し、任意選択で、上に記述した方法でＣＶＨ検知素子７２内の垂直ホール素子のグループのチョッピングを制御し、ＣＶＨ検知素子７２の通常モード構成および１つまたは複数の自己検査モード構成を制御する。

磁場センサ７０は、クロック信号７８ｃを受信するようにつなげられ、かつ本明細書中では「角度更新クロック」信号とも呼ばれる分割したクロック信号８８ａを生成するように構成された分割器８８を含むことができる。

１つまたは複数の制御レジスタ１０８は、検知回路７１の１つまたは複数の特性を制御することができる。例えば、制御レジスタ１０８は、分割器８０、８８の分割比、または発振器８８のクロック周波数を制御することができる。

磁場センサ７０はまた、ｘｙ方向成分回路９０を含む。ｘｙ方向成分回路９０は、ＣＶＨ差分出力信号７２ａ、７２ｂを受信するようにつなげられた増幅器９２を含むことができる。増幅器９２は、増幅した信号９２ａを生成するように構成される。バンドパスフィルタ９４は、増幅した信号９２ａを受信するようにつなげられ、かつフィルタリングした信号９４ａを生成するように構成される。コンパレータ９６は、ヒステリシスがあってもなくても、フィルタリングした信号９４ａを受信するように構成される。コンパレータ９６はまた、しきい値信号１２０を受信するようにつなげられる。コンパレータ９６は、しきい値信号１２０とのフィルタリングした信号９４ａの比較によって生成されるしきい値処理した信号９６ａを生成するように構成される。

ｘｙ方向成分回路９０はまた、分割したクロック信号８８ａを受信するようにつなげられた増幅器１１４を含む。増幅器１１４は、増幅した信号１１４ａを生成するように構成される。バンドパスフィルタ１１６は、増幅した信号１１４ａを受信するようにつなげられ、かつフィルタリングした信号１１６ａを生成するように構成される。コンパレータ１１８は、ヒステリシスがあってもなくても、フィルタリングした信号１１６ａを受信するようにつなげられる。コンパレータ１１８はまた、しきい値信号１２２を受信するようにつなげられる。コンパレータ１１８は、フィルタリングした信号１１６ａをしきい値信号１２２と比較することによってしきい値処理した信号１１８ａを生成するように構成される。

バンドパスフィルタ９４、１１６は、１／Ｔに等しい中心周波数を有することができ、ここでは、Ｔは、ＣＶＨ検知素子７２内の垂直ホール素子のすべてのサンプリングを行うためにかかる時間である。

増幅器１１４、バンドパスフィルタ１１６、およびコンパレータ１１８が、増幅器９２、バンドパスフィルタ９４、およびコンパレータ９６からなる回路チャネルの遅延と一致させるために分割したクロック信号８８ａの遅延を与えることが、理解されるはずである。一致した遅延は、特に、磁場センサ７０の温度逸脱（temperature excursions）中の位相マッチングをもたらす。

カウンタ９８は、イネーブル入力部のところでしきい値処理した信号９６ａを受信し、クロック入力部のところでクロック信号７８ｂを受信し、リセット入力部のところでしきい値処理した信号１１８ａを受信するようにつなげられることが可能である。

カウンタ９８は、しきい値処理した信号９６ａとしきい値処理した信号１１８ａとの間の位相差を表すカウント値を有する位相信号９８ａを生成するように構成される。

分割したクロック信号８８ａのエッジでラッチされる位相シフト信号９８ａは、ラッチ１００によって受信される。ラッチ１００は、本明細書中では「ｘｙ方向信号」とも呼ばれるラッチした信号１００ａを生成するように構成される。

ラッチした信号１００ａが、ＣＶＨ検知素子７２が受ける磁場の角度の方向、したがって磁石および対象物体の角度の方向を表す値を有する多ビットディジタル信号であることが、明らかであろう。

いくつかの実施形態では、クロック信号７８ａ、７８ｂ、７８ｃは、約３０ＭＨｚの周波数をそれぞれ有し、分割したクロック信号８０ａは、約８ＭＨｚの周波数を有し、角度更新クロック信号８８ａは、約３０ｋＨｚの周波数を有する。しかしながら別の実施形態では、初期周波数は、これらの周波数よりも高いことも低いこともあり得る。いくつかの実施形態では、分割器８０、８８は、下記により詳細に説明する方法でユーザによってプログラム可能であり、さまざまな周波数を生成する。

ｘｙ方向成分回路９０はまた、フィルタリングした信号９４ａを受信するようにつなげられ、かつ整流した信号１３２ａを生成するように構成された整流器１３２、整流した信号１３２ａを受信するようにつなげられ、かつフィルタリングした信号１３４ａを生成するように構成されたローパスフィルタ、およびフィルタリングした信号１３４ａを受信するようにつなげられ、かつｘｙ強度信号１３６ａを生成するように構成されたアナログ／ディジタル変換器１３６からなる振幅検出経路を含むことができる。フィルタリングした信号１３４ａおよびｘｙ強度信号１３６ａの両方が、フィルタリングした信号９２ａの強度を示すことが、理解されるであろう。したがって、ｘｙ強度信号１３６ａは、下記にさらに詳細に説明される方法でＣＶＨ検知素子７２から発せられる信号の適正な強度（または振幅）を特定するために使用されることがある。

ｘｙ方向成分回路９０はまた、ｘｙ方向成分回路の１つまたは複数の特性を設定するために使用する１つまたは複数の制御レジスタ１１２を含むことができる。例えば、制御レジスタ１１２内の値は、バンドパスフィルタ９４、１１６の中心周波数および／または帯域幅、ならびに増幅器９２、１１４の利得を設定するために使用されることがある。

磁場センサ９０はまた、バスインターフェース回路１６０を含むことができる。バスインターフェース回路１６０は、ｘｙ角度信号１００ａおよびｘｙ強度信号１３６ａを受信するようにつなげられることが可能ある。これらの信号は、バス構造１６２を介してユーザまたは別のプロセッサ（図示せず）に通信されることがある。

「バス」という用語が、１つの導線または複数の導線を有するシリアルバスまたはパラレルバスのいずれかを記述するために使用されることが、ここでは理解されるであろう。

バスインターフェース回路１６０は、標準フォーマット、例えば、ＳＰＩフォーマット、ＳＥＮＴフォーマット、またはＩ２Ｃフォーマットを用いてユーザとまたは別のプロセッサ（図示せず）と通信するためにバスインターフェース構造１６２につなげられる。バスインターフェース構造１６２は、ｘｙ角度信号１００ａおよびｘｙ強度信号１３６ａを通信することができる。

バスインターフェース回路１６０はまた、バスインターフェース構造１６２上でさまざまな制御データを受信することができる。バスインターフェース回路１６０は、デコーダ回路１６３に制御データ１６０ａを通信することができ、デコーダ回路１６３は主制御レジスタ１６４にデコードした情報１６３ａを通信することができ、主制御レジスタ１６４はデコードした制御データ１６３ａを記憶することができる。主制御レジスタ１６４は、上に記述したさまざまなモジュール内の制御レジスタ１０８、１１２、１６８にモジュール制御信号１６４ａを通信することができ、モジュールの特性に影響を与えることがある。

磁場センサ７０はまた、ｘｙ強度信号１３６ａおよびｘｙ角度信号１００ａを受信するようにつなげられた自己検査プロセッサ１６６を含むことができる。ｘｙ強度信号１３６ａまたはｘｙ角度信号１００ａのうちの１つまたは複数に応じて、自己検査プロセッサ１６６は、磁場センサが適正に機能していることまたは磁場センサが故障していることを示す自己検査合格不合格信号１６６ａを生成することができる。

いくつかの実施形態では、自己検査信号１６６ａは、自己検査に合格することを示す第１の状態および自己検査に不合格であることを示す第２の別の状態を有する２状態信号である。別の実施形態では、自己検査信号１６６ａは、自己検査に不合格であるか合格であるかに関して詳細に表現することができる多ビット信号である。例えば、いくつかの実施形態では、自己検査信号１６６ａは、強すぎるまたは弱すぎる、すなわち所定の振幅限度外であるｘｙ強度信号１３６ａの強度の不合格を示すことができる。いくつかの実施形態では、自己検査信号１６６ａは、大きすぎるまたは小さすぎる、すなわち所定の角度限度外である磁場の角度を示すｘｙ角度信号１００ａの不合格を示すことができる。さらに別の実施形態では、自己検査信号１６６ａは、ＣＶＨ検知素子７２の故障を示すことができ、ＣＶＨ検知素子７２内の垂直ホール素子のうちの故障している特定の素子を示すことができる。他の具体的な故障の表示が、やはり可能である。

自己検査プロセッサ１６６は、自己検査プロセッサ１６６の機能の１つまたは複数の特性を設定することができる制御レジスタ１６８を含むことができる。

バスインターフェース回路１６０は、自己検査信号１６６ａを受信するようにつなげられることが可能であり、ユーザへまたは別のプロセッサ（図示せず）へバスインターフェース構造１６２を介して表す信号または自己検査信号１６６ａを渡すことができる。自己検査プロセッサ１６６はまた、バスインターフェース回路１６０からの制御信号１６０ｂを受信することができ、これは、ユーザによってまたは別のプロセッサによって与えられることがある。制御信号１６０ｂは、例えば、自己検査プロセッサ１６６の自己検査機能をオンにするまたはオフにすることができ、またはそうでなければ、自己検査機能のパラメータ、例えば、自己検査機能のデューティサイクルまたはタイミングを制御することができる。

自己検査プロセッサ１６６はまた、デコーダ回路１６３によって受信される自己検査制御信号１６６ｂを生成するように構成される。自己検査制御信号は、バスインターフェース回路１６０によって与えられる他の制御信号とともにデコーダ回路１６３によってデコードされ得る。このようにして、他の制御信号および自己検査制御信号１６６ｂの組み合わせは、主制御レジスタ１６４をプログラムすることができ、これは順に、１つまたは複数の制御レジスタ１０８、１１２、１６８を設定することができる。

ここで図４〜図４Ｃを参照して、スイッチング回路７５による図３のＣＶＨ検知素子７２のチョッピングが説明される。ＣＶＨ検知素子内の垂直ホール素子のうちの１つのチョッピングについて述べる。しかしながら、１つの垂直ホール素子がスイッチング回路７５によってチョッピングされ、その後、次の垂直ホール素子がスイッチング回路７５によるチョッピングのためにスイッチング回路７４によって選択されることが、理解されるはずである。

チョッピングは、上に述べた通常モード構成において実行される。しかしながら、チョッピングが使用されない場合には、図４〜図４Ｃの状態のうちのいずれか１つがスタティックであることが可能であり、通常モード構成が同様にスタティックであることが可能である。

ここで図４を参照して、図３のＣＶＨ検知素子７２の垂直ホール素子２００は、５個の垂直ホール素子接点、すなわち、それぞれ、第１、第２、第３、第４および第５の垂直ホール素子接点２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ、２０２ｅからなる。第１のチョッピングフェーズでは、図３の電流源８６と同じまたは類似であり得る電流源２０８が、それぞれ、第１および第５の垂直ホール素子接点２０２ａ、２０２ｅにつなげられることが可能であり、これらは、一緒につなげられ、第１の垂直ホール素子接点２０２ａへ流れる半分の電流Ｉ／２と、第５の垂直ホール素子接点２０２ｅへ流れる半分の電流Ｉ／２との全電流Ｉを与えることができる。第３の垂直ホール素子接点２０２ｃは、電圧基準２１０、例えば、グランドにつなげられる。電流源２０８からの電流は、破線によって表されたように、それぞれ第１および第５の垂直ホール素子接点２０２ａ、２０２ｅからＣＶＨ検知素子２００の基板２０６を通り第３の垂直ホール素子接点２０２ｃへと流れる。

外部磁場に応答する信号Ｖｍは、それぞれ第２および第４の垂直ホール素子接点２０２ｂ、２０２ｄ間に生じる。

ここで、図４の類似の要素が類似の参照記号を付けて示される図４Ａを参照して、ＣＶＨ検知素子７２の同じ垂直ホール素子２００（同じ５個の垂直ホール素子接点）の第２のチョッピングフェーズでは、接続がスイッチング回路７５によって変更される。第２のフェーズでは、電流源２０８は、第３の垂直ホール素子接点２０２ｃにつなげられ、それぞれ、第１および第５の垂直ホール素子接点２０２ａ、２０２ｅは、一緒に基準電圧２１０につなげられる。したがって、電流は、図４に示した方向とは反対方向に基板２０６を通って流れる。

図４におけるように、外部磁場に応答する信号Ｖｍは、それぞれ、第２および第４の垂直ホール素子接点２０２ｂ、２０２ｄの間に生じる。図４Ａの信号Ｖｍは、図４の信号Ｖｍと同様である。しかしながら、信号内のオフセット電圧は、異なることがある。

ここで、図４および図４Ａの類似の要素が類似の参照記号を付けて示される図４Ｂを参照して、第３のチョッピングフェーズでは、ＣＶＨ検知素子７２の同じ垂直ホール素子２００（同じ５個の垂直ホール素子接点）上では、接続がスイッチング回路７５によって再び変更される。第３のフェーズでは、電流源２０８は、第２の垂直ホール素子接点２０２ｂにつなげられ、第４の垂直ホール素子接点２０２ｄは、基準電圧２１０につなげられる。したがって、電流は、第２の垂直ホール素子接点２０２ｂから基板２０６を通って第４の垂直ホール素子接点２０２ｄへと流れる。

それぞれ第１および第５の垂直ホール素子接点２０２ａ、２０２ｅは、一緒につなげられる。一部の電流は、第２の垂直ホール素子接点２０２ｂから基板２０６を通って第１の垂直ホール素子接点２０２ａへと、および共通接続（mutual coupling）を通って第５の垂直ホール素子接点２０２ｅへとやはり流れる。一部の電流は、第５の垂直ホール素子接点２０２ｅから基板２０６を通って第４の垂直ホール素子接点２０２ｄへとやはり流れる。

外部磁場に応答する信号Ｖｍは、第１の垂直ホール素子接点２０２ａ（および第５の垂直ホール素子接点２０２ｅ）と第３の垂直ホール素子接点２０２ｃとの間に生じる。図４Ｂの信号Ｖｍは、図４および図４Ａの信号Ｖｍと同様である。しかしながら、信号内のオフセット電圧が異なることがある。

ここで、図４〜図４Ｂの類似の要素が類似の参照記号を付けて示される図４Ｃを参照して、第４のチョッピングフェーズでは、ＣＶＨ検知素子７２の同じ垂直ホール素子２００（同じ５個の垂直ホール素子接点）上では、接続がスイッチング回路７５によって再び変更される。第４のフェーズでは、電流は、図４Ｂに示したものとは逆にされる。電流源２０８は、第４の垂直ホール素子接点２０２ｄにつなげられ、第２の垂直ホール素子接点２０２ｂは、基準電圧２１０につなげられる。したがって、電流は、第４の垂直ホール素子接点２０２ｄから基板２０６を通って第２の垂直ホール素子接点２０２ｂへと流れる。

それぞれ第１および第５の垂直ホール素子接点２０２ａ、２０２ｅは、一緒につなげられる。一部の電流は、第４の垂直ホール素子接点２０２ｄから基板２０６を通って第５の垂直ホール素子接点２０２ｅへと、共通接続を通って第１の垂直ホール素子接点２０２ａへとやはり流れる。一部の電流は、第１の垂直ホール素子接点２０２ａから基板２０６を通って第２の垂直ホール素子接点２０２ｂへとやはり流れる。

外部磁場に応答する信号Ｖｍは、第１の垂直ホール素子接点２０２ａ（および第５の垂直ホール素子接点２０２ｅ）と第３の垂直ホール素子接点２０２ｃとの間に生じる。図４Ｃの信号Ｖｍは、図４〜図４Ｂの信号Ｖｍと同様である。しかしながら、信号内のオフセット電圧が異なることがある。

図４〜図４Ｃのチョッピングの４つのフェーズによって与えられる信号Ｖｍは、合計されるまたはそうでなければ平均化され得、オフセット電圧の縮小をもたらす。

図４〜図４Ｃのチョッピングの４つのフェーズによって与えられる信号Ｖｍは、外部磁場に応答する。

上に記述したように、図３のスイッチング回路７４を順番に配列する操作によってＣＶＨ検知素子７２内のいずれか１個の垂直ホール素子上の４つのチョッピングフェーズを生成した後で、図４〜図４Ｃの配置は、次の垂直ホール素子、例えば、図４〜図４Ｃに示したものから１個の垂直ホール素子接点だけオフセットした５個の垂直ホール素子接点へと動くことができ、４つのフェーズへのチョッピングが、図３のスイッチング回路７５の動作によって新たな垂直ホール素子上に実行され得る。

しかしながら、上に記述したように、通常モード構成は、チョッピングを使用しないことがあり、このケースでは、通常モード構成にあるときには、図４〜図４Ｃのフェーズのうちのいずれか１つが使用され得る。

ここで、図４〜図４Ｄの類似の要素が類似の参照記号を付けて示される図５を参照して、図３のＣＶＨ検知素子７２の垂直ホール素子２００のうちの１つの同じ５個の垂直ホール素子接点がここでもまた示されるが、ここでは、図３のスイッチング回路７６の動作によって第１の自己検査モード構成へとつなげられる。

電流源２１２、２１４は、図３の電流源８４のうちの２つと同じであるまたは同様であることが可能である。Ｉ−Ｉｔの電流値を有する電流源２１４は、一緒につなげられた第２および第４の垂直ホール素子接点２０２ｂ、２０２ｄにつなげられる。Ｉｔの電流値を有する電流源２１２は、第３の垂直ホール素子接点２０２ｃにつなげられる。基準電圧２１０は、それぞれ第１および第５の垂直ホール素子接点２０２ａ、２０２ｅにつなげられる。

信号Ｖｔ（検査電圧）は、第２の垂直ホール素子接点２０２ｂ（および第４の垂直ホール素子接点２０２ｄ）と第３の垂直ホール素子接点２０２ｃとの間に生じる。信号Ｖｔは、外部磁場にほとんど応答しないまたは全く応答しない。

抵抗器が、垂直ホール素子接点の各隣接する対の間に示される。抵抗器は、基板２０６のバルク抵抗に対応する。

垂直ホール素子接点は、ａ〜ｅの符号をやはり付けられ、図５Ａに下記に示した概略的な表示に明確さを付け加える。

ここで図５Ａを参照して、回路図は、図５の５つのノードａ〜ｅ、図５の４つの抵抗器、および図５の２つの電流源２１２、２１４を含む。図５に関連して上に記述したように、信号Ｖｔ（検査電圧）は、第２の垂直ホール素子接点２０２ｂ（および第４の垂直ホール素子接点２０２ｄ）と第３の垂直ホール素子接点２０２ｃとの間に生じる。第２の垂直ホール素子接点２０２ｂは、ノードｂに対応する。第３の垂直ホール素子接点２０２ｃは、ノードｃに対応する。

電圧Ｖｔは、ＲｘＩｔ／２であり、ここでは、Ｒは抵抗器のうちのいずれか１つの値である。

ここで、図４〜図４Ｄおよび図５の類似の要素が類似の参照記号を付けて示される図６を参照して、図３のＣＶＨ検知素子７２の垂直ホール素子２００のうちの１つの同じ５個の垂直ホール素子接点が、ここでもまた示されるが、図３のスイッチング回路７６の動作によって第２の自己検査モード構成へとここではつなげられる。

電流源２１２および電流源２１６は、図３の電流源８４のうちの２つと同じであるまたは同様であることが可能である。Ｉ＋Ｉｔの電流値を有する電流源２１６は、一緒につなげられた第２および第４の垂直ホール素子接点２０２ｂ、２０２ｄにつなげられる。図５のものとは方向が逆であるが、Ｉｔの電流値を有する電流源２１２は、第３の垂直ホール素子接点２０２ｃに対する電流シンクとしてつなげられる。基準電圧２１０は、それぞれ第１および第５の垂直ホール素子接点２０２ａ、２０２ｅにつなげられる。

信号Ｖｔ（検査電圧）は、第２の垂直ホール素子接点２０２ｂ（および第４の垂直ホール素子接点２０２ｄ）と第３の垂直ホール素子接点２０２ｃとの間に生じる。信号、Ｖｔ、は、外部磁場にほとんど応答しないまたは全く応答しない。

抵抗器がここでもまた、垂直ホール素子接点の各隣接する対の間に示される。抵抗器は、基板２０６のバルク抵抗に対応する。

電圧Ｖｔは、−（ＲｘＩｔ／２）であり、ここでは、Ｒは抵抗器のうちのいずれか１つの値である。

動作に際して、自己検査モードであるときには、図５の第１の自己検査モード構成において図３のＣＶＨ検知素子７２の垂直ホール素子のうちの半分を動作させることによって、および図６の第２の自己検査モード構成において図３のＣＶＨ検知素子７２の垂直ホール素子のうちの他の半分を動作させることによって、垂直ホール素子の２つの半分の位置にしたがった位相を有する矩形波を表す図３の差分出力信号７２ａ、７２ｂを生成することが可能である。矩形波は、例えば、図２の信号５２の周波数および位相に相当する周波数および位相を有することができる。

図５および図６に示した特定の接続配置は、他の自己検査接続配置に勝る特定の利点を有する。ずなわち、基準電圧２１０につなげられた端部の垂直ホール素子接点、例えば、第１および第５の垂直ホール素子接点２０２ａ、２０２ｅを有することによって、任意の垂直ホール素子は、第１または第２の自己検査モード構成であるときには、ＣＶＨ検知素子内のいずれかの他の垂直ホール素子から効果的に分離される。

ここで図７を参照して、グラフ２２０は、マイクロ秒での時間の単位を有する横軸および電圧の単位での振幅の単位のスケールを有する縦軸を有する。信号２２２は、ハイ状態２２２ａおよびロー状態２２２ｂを有する。信号２２２は、図３の増幅器９２のところで自己検査モード中に存在することがあり、磁場センサ７０が自己検査モードであり、第１および第２の自己検査モード構成の間で変化するときに、信号９２ａを表すことができるので、図６Ａに関連して上に記述した矩形波に対応する。

信号２２２は、図３のバンドパスフィルタ９４によってフィルタリングされ、バンドパスフィルタ９４は、リプルおよび高調波を除去することができ、図３の磁場センサ７０が磁場をまさに受けているかのように、サイン波であるフィルタリングした信号９４ａをもたらす。

信号２２２は、図５の第１の自己検査モード構成にあるＣＶＨ検知素子７２内の垂直ホール素子の約半分、続いて図６の第２の自己検査モード構成にあるＣＶＨ検知素子７２内の垂直ホール素子の他の半分を表すことができる。

しかしながら、信号２２２がまた、例えば、第１の自己検査モード構成にある垂直ホール素子のうちの、１個を含む任意の数、続いて第２の自己検査モード構成にある垂直ホール素子のうちの１個（例えば、同じもの）を含む任意の数を表すことができることが明らかであるはずである。特定の一実施形態では、信号２２２は、例えば、第１の自己検査モード構成にある垂直ホール素子のうちの１個、続いて第２の自己検査モード構成にある垂直ホール素子のうちの別の１個を表すことができる。

図５Ａおよび図６Ａに関連して上に記述した第１および第２の自己検査モード構成についての電圧方程式を考慮すると、信号２２２の強度、すなわち、信号２２２の２つの状態の振幅が、垂直ホール素子接点間の抵抗に関係することが、明らかであろう。１個よりも多くの垂直ホール素子が信号２２２の２つの状態のうちのそれぞれ１つを生成するために使用される場合には、垂直ホール素子のうちの１個の抵抗の異常が信号２２２の状態のうちの１つの一部のずれとして現れることがある。しかしながら、１個の垂直ホール素子だけが信号２２２の２つの状態のそれぞれ１つを生成するために使用されるときには、垂直ホール素子の抵抗の異常は、信号２２２の全体の状態の両方の振幅におけるずれとして現れることがある。さらにその上、２個の垂直ホール素子が信号２２２のそれぞれ２つの状態を生成するために使用されるときには、垂直ホール素子のうちの１個の抵抗の異常は、信号２２２の全体の状態のうちの１つの振幅におけるずれとして現れることがある。

図３の磁場センサ７０の回路のすべてを自己検査モードで検査することが望ましい。第１および第２の自己検査モード構成の両方の使用が、矩形波信号２２２を生成することを可能にすることが、明白であるはずであり、これは何も実際の磁場を用いないで、外部磁場を受ける図３のＣＶＨ検知素子７２を表すことができる。したがって、第１および第２の自己検査モード構成の両方の使用は、ＣＶＨ検知素子を検査することだけでなく、図３のｘｙ方向成分回路９０を検査することを可能にする。

信号２２２の位相は、（１個または複数個の垂直ホール素子を含む）垂直ホール素子のうちのどれが第１の自己検査モード構成につなげられ、（１個または複数個の垂直ホール素子を含む）垂直ホール素子のうちのどれが第２の自己検査モード構成につなげられるかを選択することによって、図３のＣＶＨ検知素子７２内の垂直ホール素子の数に対応するステップ数において変わることがある。信号２２２の位相はＣＶＨ検知素子７２が受けた外部磁場の角度を表すので、複数の異なるシミュレーションした角度が、検査され得る。

いくつかの実施形態では、それぞれ図５または図６の第１または第２の自己検査モード構成のうちの一方だけまたは他方だけを使用することが可能である。これらの実施形態では、電流Ｉｔは、図７の信号２２２のような矩形波を生成するために代わりに２つの値の間で変えられることがある。電流Ｉｔの２つよりも多くの値が、非矩形信号を生成するためにやはり使用され得る。

いくつかの実施形態に関して、特に、第１および第２の自己検査モード構成において同時に１個（または２個）の垂直ホール素子を採用する実施形態について、出力電圧レベルは、ＣＶＨ検知素子の垂直ホール素子接点間の抵抗を表し、この抵抗は、図５および図６に示される。したがって、自己検査プロセッサ１６６によって図３のｘｙ強度信号１３６ａ内で検知されるＣＶＨ検知素子７２の垂直ホール素子間のこの電圧の変動は、所定の抵抗限度外である抵抗を特定するために使用可能であり、不合格のＣＶＨ検知素子を示すことができる。

信号２２２が０ボルトに対して非対称であるように示されているが、好ましい実施形態では、信号２２２は、０ボルトに対して対称的である。

図８および図１０は、コンピュータプロセッサ（例えば、図３の自己検査プロセッサ１６６）において実装されるはずの下記の想定される技術に対応する流れ図を示す。本明細書においては「処理ブロック」を表示する長方形の要素（図８中の要素２４４によって代表される）は、コンピュータソフトウェア命令または命令のグループを表す。本明細書においては「判断ブロック」を表示するダイアモンド形の要素（図８中の要素２６０によって代表される）は、処理ブロックによって表されたコンピュータソフトウェア命令の実行に影響を及ぼすコンピュータソフトウェア命令または命令のグループを表す。

あるいは、処理ブロックおよび判断ブロックは、ディジタル信号プロセッサ回路または特定用途向け集積回路（ＡＳＩＣ）などの機能的に等価な回路によって実行されるステップを表す。流れ図は、いずれかの特定のプログラミング言語のシンタックスを言葉で表さない。むしろ、流れ図は、当業者が、特定の装置に求められる処理を実行するための回路を製造するためまたはコンピュータソフトウェアを生成するために必要な機能的な情報を図示する。ループおよび変数の初期化ならびに一時的な変数の使用などの多くのルーチンプログラム要素は示されないことに、留意すべきである。本明細書において別段示されない限り、記述するブロックの特定の順序が一例にすぎず、本発明の精神から逸脱せずに変えられてもよいことを、当業者なら認識するであろう。したがって、別段述べない限り、下記に説明するブロックは、順序良く配列されていずに、可能である場合には、ステップが任意の都合のよい順番でまたは望ましい順番で実行され得ることを意味する。

ここで図８を参照して、第１および第２の自己検査モード構成間で図３のＣＶＨ検知素子７２を順番に配列する方法は、初期化ステップ２４２を含む。

ブロック２４４において、図３のＣＶＨ検知素子７２内の開始垂直ホール素子が選択される。

ブロック２４６において、検査角度値が選択される。検査角度値は、ＣＶＨ検知素子７２の位置に対する磁場の角度を代表し、これはプロセス２４０の自己検査モードによって表されることがある。

ブロック２４８において、＋１８０検査角度値が算出される。＋１８０検査角度値は、ブロック２４６において選択された検査角度値の最上位ビット（ＭＳＢ）を反転することによって算出されることがある。

ブロック２５０において、検査電流が、第１の垂直ホール素子のところで加算される。言い換えると、図６および図６Ａの電流源２１６は、図６および図６Ａに示した第２の自己検査モード構成において使用され、ここでは電流源２１６の値は、Ｉ＋Ｉｔである。

ブロック２５２において、カウンタは、ゼロにクリアされる。

ブロック２５４において、プロセス２４０は、例えば、スイッチング回路７４に関係するＣＶＨ検知素子７２の周りに順番に配列することに対応するスイッチ制御信号８２ａ中のスイッチングクロック端を待機する。

ブロック２５６においては、任意選択で、ブロック２５４におけるスイッチングクロック端の検出で、プロセス２４０は、次の垂直ホール素子へと移動することができる。

ブロック２５８において、ブロック２５２のところでクリアされたカウンタは、１だけ増加される。

ブロック２６０において、カウンタ値、すなわちカウンタ内の値がブロック２４６のところで選択された検査角度値よりも大きい場合で、かつカウンタ値がブロック２４８のところで計算した＋１８０検査角度値よりも小さい場合には、プロセス２４０は、ブロック２６２へと進む。

ブロック２６２において、自己検査モードは、図３のスイッチング回路７６の動作によって、図５および図５Ａに関連して上に記述した第１の自己検査モード構成へと変更され、そこでは、検査電流Ｉｔが減算され、電流源２１４は、電流値Ｉ−Ｉｔを有する。プロセスは、次にブロック２５４へと戻り、スイッチングクロックの次の端を待機する。

ブロック２６０において、カウンタ値、すなわち、カウンタ内の値がブロック２４６のところで選択された検査角度値よりも大きくない場合で、かつカウンタ値がブロック２４８のところで計算した＋１８０検査角度値よりも小さくない場合には、プロセスは、ブロック２６４へと進む。ブロック２６４において、検査電流Ｉｔが加算され、図６および図６Ａによる第２の自己検査モード構成をもたらすまたは継続する。

方法２４０は、ブロック２４６において検査角度値のさまざまな値を選択することによって、繰り返して動作され得る。あるいは、全体の自己検査は、１つの検査角度値で行われることが可能である。１つの検査角度値を除いてしまうと、図３の磁場センサ７０全体は、検査されることが不可能になる。

ブロック２５６が省略される場合には、方法２４０の全体の自己検査は、図３のＣＶＨ検知素子７２の垂直ホール素子のうちの１個を除いて使用して行われる。

図８の方法２４０は、図９に関連して下記に図式的に説明される。

ここで図９を参照して、ホールスイッチングクロックは、図３のスイッチング制御信号８２ａのうちの１つを表し、この信号は、図３のスイッチング回路７４のスイッチング動作に対応し、ＣＶＨ検知素子７２の周りを順番にステップで動く。

カウント値は、ブロック２５２、２５８のところで図８に関連して上に論述したカウンタ内の値に対応する。

検査角度値は、図８に関連して上に記述した検査角度値に対応する。検査角度値は、図８に関連して上に記述したように、変えることがある。ここでは、この検査角度値が２の値から３の値へと時刻ｔ_ａにおいて変化することが示される。この変化は、ＣＶＨ検知素子に対して回転する図３のＣＶＨ検知素子７２のところでシミュレーションした磁場を表す。

検査電流Ｉｔが図６および図６Ａに従って第２の自己検査モード構成において加算される、または図５および図５Ａに従って第１の自己検査モード構成において減算される時刻を、検査電流信号は表す。

図７に関連した上の議論から、図３の信号９２ａが図９に示した検査電流信号の位相に対応する位相関係を有することが、理解されるはずである。

図８の方法２４０に対して図９に示した値をマッピングすることによって、図９の信号が方法２４０に対応することが分かる。

ここで図１０を参照して、方法３００は、検査角度値が、例えば、ゼロの値を有するように初期化されることが可能なステップ３０２において始まる。ここでもまた、検査角度値は、図３のＣＶＨ検知素子７２が受けるシミュレーションした磁場の角度に対応する。

ブロック３０４において、ｘｙ強度は、例えば、図３のｘｙ方向成分回路９０によって測定され得る。特にｘｙ強度信号１３６ａが結果として生じる。強度を測定するために、図３のスイッチング回路７４は、ＣＶＨ検知素子７２の垂直ホール素子を通しで順番に配列する。

ブロック３０６において、ブロック３０４のところで測定したｘｙ強度は、例えば、図３の自己検査プロセッサ１６６によって詳しく調べられる。ブロック３０４において、ｘｙ強度が予め決められている許容可能な強度限度内である場合には、プロセスは、ブロック３０８へと進む。

ブロック３０８において、ｘｙ角度値、すなわち、図３の信号１００ａが、測定した開始角度を設定するために測定される。

ブロック３１０において、検査角度値が増加される。

ブロック３１２において、ｘｙ強度、すなわち、図３のｘｙ強度信号１３６ａが再び測定される。

ブロック３１４において、ブロック３１２のところで測定したｘｙ強度は、例えば、図３の自己検査プロセッサ１６６によって詳しく調べられる。ブロック３１４において、ブロック３１２のところで測定したｘｙ強度が予め決められている許容可能な強度限度内である場合には、プロセスは、ブロック３１６へと進む。

ブロック３１６において、ｘｙ角度値、すなわち、図３の信号１００ａが、測定される。ｘｙ角度値を測定するために、図３のスイッチング回路７４は、ＣＶＨ検知素子７２の垂直ホール素子を通しで順番に配列する。

ブロック３１８において、ブロック３１６のところで測定された測定した角度は、例えば、図３の自己検査プロセッサ１６６によって詳しく調べられる。ブロック３１８において、測定した角度が予め決められているある角度限度内である場合には、プロセスはブロック３２０へと続く。

ブロック３２０において、検討のために検査角度値がさらにあるどうかが判断される。方法３００は、ＣＶＨ検知素子７２の周りでのシミュレーションした磁場の約３６０度だけの回転に対応する検査角度値を使用することができる。しかしながら、他の実施形態では、自己検査は、継続することが可能であり、３６０度の数回転にわたってＣＶＨ検知素子７２の周りでの磁場の回転をシミュレーションすることができる。ブロック３２０において、検討すべき検査角度値がさらにある場合には、方法３００は、例えば、ブロック３１０へと戻ることができる。

ブロック３０６、３１４、３１８において、いずれかの検査が不合格である場合には、対応するブロック３２２、３２４、３２６において、不合格フラッグが設定されることがあり、これは図３の自己検査信号１６６ａに対応することがある。他の実施形態では、ブロック３２２、３２４、３２６の不合格フラッグは異なる不合格フラッグであることがあり、このケースでは、図３の自己検査信号１６６ａは、ブロック３０６、３１４、３１８の検査のうちのどれが不合格であるかを示すことができる。

方法３００は、ＣＶＨ検知素子７２が受けるシミュレーションした磁場の回転を与える。自己検査方法３００は、何も磁場を使用しないけれども、図３の磁場センサ７０のすべてまたはほぼすべての自己検査を可能にすることが、認識されるはずである。

ここで図１１を参照して、回路３５０は、図３の電流源８４を与えることができ、それぞれ図５および図５Ａならびに図６および図６Ａの第１および第２の自己検査モード構成において使用される電流源を与えることができる。

回路３５０は、示したように、電界効果型トランジスタ（ＦＥＴ）３５８の増幅器３５２およびフィードバック配置につなげられた抵抗器３６０を備えた電流シンクを含むことができる。ＦＥＴ３６２、３６４、３６６、３６８からなる複数の電流ミラーは、異なった電流を与える。手短に図５、図５Ａ、図６および図６Ａを参照して、電流Ｉ、＋Ｉｔおよび−Ｉｔは、第１および第２の自己検査モード構成を生成するために必要とされることが、認識されるであろう。

ＦＥＴ３６６は、電流Ｉを与えることができる。

ＦＥＴスイッチ３７０、３７２、３７４、３７６は、電流＋Ｉｔおよび電流−Ｉｔを与えるために選択的に閉じられる。

第１および第２の自己検査モード構成の両方が示され上に記述されているが、いくつかの実施形態では、図７に関連して上に記述したように、第１および第２の自己検査モード構成のうちの一方だけが使用され、電流Ｉｔが２つ以上の値の間で変えられることが、理解されるはずである。

また、上の議論から、自己検査が図３のＣＶＨ検知素子７２内に、１個の垂直ホール素子を含み垂直ホール素子のすべてを含む任意の数の垂直ホール素子を採用できることが、明白であるはずである。

上記の自己検査機能は、製造中を含み、図３の磁場センサ７０が応用装置の中に取り付けられるときを含む、いつでも実行されてもよい。取り付けられたときには、時々、例えば、毎分１回または毎時間１回、自己検査を実行することが、望ましいことがある。

本明細書において引用したすべての参考文献は、その全体が参照によって本明細書にこれにより取り込まれている。

この特許の主題であるさまざまな概念、構造および技術を説明するように働く好ましい実施形態を記述すると、これらの概念、構造および技術を取り込んでいる他の実施形態が使用され得ることが、当業者には直ちに明らかになるであろう。したがって、特許の範囲は、記述した実施形態に限定されるべきではなく、むしろ別記の特許請求の範囲の精神および範囲によってのみ限定されるべきであることを具申する。

Claims (48)

1. 基板内の共通注入領域の全面にわたって配置された複数の垂直ホール素子接点と、
   複数の垂直ホール素子であり、各垂直ホール素子が前記複数の垂直ホール素子接点の中から選択された垂直ホール素子接点のそれぞれのグループからなる、複数の垂直ホール素子と
   を備えた、円形垂直ホール（ＣＶＨ）検知素子
   を備えた磁場センサであって、
   複数の接続ノードを備えたスイッチングネットワークであり、前記複数の接続ノードの一部が前記複数のホール素子接点につなげられた、スイッチングネットワークと、
   複数の駆動回路であり、前記複数の接続ノードの別の一部が前記複数の駆動回路につなげられ、前記スイッチングネットワークが、前記複数の垂直ホール素子のうちの少なくとも第１の素子の選択された垂直ホール素子接点に前記複数の駆動回路をつなげるように動作可能であり、かつ通常モード構成へとおよび前記複数の垂直ホール素子のうちの前記少なくとも第１の素子に関係する第１の自己検査モード構成へと切り替えるように動作可能である、複数の駆動回路と
   をさらに備え、
   前記通常モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点間のそれぞれの通常モード電圧を出力し、前記通常モード電圧が磁場に応答し、
   前記第１の自己検査モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点のそれぞれの選択された対の間のそれぞれの第１の自己検査電圧を出力し、前記第１の自己検査電圧が、それぞれ、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点間の抵抗に関係し、前記第１の自己検査電圧は前記磁場にほとんどまたは全く応答しない、
   磁場センサ。
2. 前記スイッチングネットワークが、前記複数の駆動回路への接続を変えることによって前記第１の自己検査モード構成を第２の自己検査モード構成へと変えるようにさらに動作可能であり、前記第２の自己検査モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点の前記それぞれの選択された対の間のそれぞれの第２の自己検査電圧を出力し、前記第２の自己検査電圧が、それぞれ、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点間の抵抗にやはり関係し、前記第２の自己検査電圧は前記磁場にほとんどまたは全く応答しない、請求項１に記載の磁場センサ。
3. 前記第１の自己検査電圧および前記第２の自己検査電圧が、バイアス電圧に対して実質的に反対の電圧である、請求項２に記載の磁場センサ。
4. 前記スイッチングネットワークにつなげられ、かつシミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において前記複数の垂直ホール素子のうちの前記少なくとも第１の素子に前記第１および第２の自己検査モード構成を前記スイッチングネットワークに設定させるように構成された自己検査プロセッサをさらに備えた、請求項２に記載の磁場センサ。
5. 前記スイッチングネットワークが、前記複数の垂直ホール素子の各々１つへと切り替えるように、かつ前記複数の垂直ホール素子の各々１つに関係する前記通常モード構成、前記第１の自己検査モード構成、および前記第２の自己検査モード構成を生成するようにさらに動作可能である、請求項２に記載の磁場センサ。
6. 前記スイッチングネットワークが、前記複数の垂直ホール素子のうちの少なくとも第２の素子へと切り替えるように、かつ前記通常モード構成へとおよび前記複数の駆動回路への接続を変えることによって前記複数の垂直ホール素子のうちの前記少なくとも第２の素子に関係する第２の自己検査モード構成へと切り替えるようにさらに動作可能であり、
   前記通常モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子の垂直ホール素子接点間のそれぞれの通常モード電圧を出力し、前記通常モード電圧が磁場に応答し、
   前記第２の自己検査モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子の垂直ホール素子接点のそれぞれの選択された対の間のそれぞれの第２の自己検査電圧を出力し、前記第２の自己検査電圧が、それぞれ、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子の垂直ホール素子接点間の抵抗にやはり関係し、前記第２の自己検査電圧は前記磁場にほとんどまたは全く応答しない、
   請求項１に記載の磁場センサ。
7. 前記第１の自己検査電圧および前記第２の自己検査電圧が、バイアス電圧に対して実質的に反対の電圧である、請求項６に記載の磁場センサ。
8. 前記スイッチングネットワークにつなげられ、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子に前記第１の自己検査モード構成を設定し、かつシミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において前記複数の垂直ホール素子のうちの前記少なくとも第２の素子に前記第２の自己検査モード構成を設定することを前記スイッチングネットワークにさせるように構成された自己検査プロセッサをさらに備えた、請求項６に記載の磁場センサ。
9. 前記スイッチングネットワークが、前記複数の垂直ホール素子の各々１つへと切り替えるように、かつ前記複数の垂直ホール素子の各々１つに関係する前記通常モード構成、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子に関係する前記第１の自己検査モード構成、および前記複数の垂直ホール素子のうちの前記少なくとも第２の素子に関係する前記第２の自己検査モード構成を生成するようにさらに動作可能である、請求項６に記載の磁場センサ。
10. 前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、第１の垂直ホール素子を備え、前記第１の垂直ホール素子が、それぞれの第１の垂直ホール素子接点、前記第１の垂直ホール素子接点に近接するそれぞれの第２の垂直ホール素子接点、前記第２の垂直ホール素子接点に近接するそれぞれの第３の垂直ホール素子接点、前記第３の垂直ホール素子接点に近接するそれぞれの第４の垂直ホール素子接点、および前記複数の垂直ホール素子接点の中から前記第４の垂直ホール素子接点に近接するそれぞれの第５の垂直ホール素子接点を備え、前記第１の自己検査モード構成であるときには、前記第１の垂直ホール素子接点が基準電圧につなげられ、前記第２の垂直ホール素子接点が前記第４の垂直ホール素子接点につなげられかつ各々が前記複数の駆動回路からそれぞれの第１の電流を受け取るようにつなげられ、前記第３の垂直ホール素子接点が前記複数の駆動回路から第２の電流を受け取るようにつなげられ、前記第５の垂直ホール素子接点が前記基準電圧につなげられ、前記第１の自己検査電圧が前記第２および第３の垂直ホール素子接点間ならびに前記第４および第３の垂直ホール素子接点間に生じる、請求項１に記載の磁場センサ。
11. 前記第２の電流が、自己検査電流値に等しい値を有し、前記第１の電流がバイアス電流値と前記自己検査電流値との間の差に等しい値を有する、請求項１０に記載の磁場センサ。
12. 前記バイアス電流値および前記自己検査電流値が、所定の電圧範囲内である前記第１の自己検査電圧をもたらすように選択される、請求項１１に記載の磁場センサ。
13. 前記第２の電流が、第１の時刻において前記第１の自己検査電圧を、および第２の時刻において第２の自己検査電圧を出力するために時々方向を反転される、請求項１１に記載の磁場センサ。
14. 前記バイアス電流値および前記自己検査電流値が、所定の電圧範囲内である前記第１および第２の自己検査電圧をもたらすように選択される、請求項１３に記載の磁場センサ。
15. 前記通常モード構成が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子のチョッピングを行うために第１、第２、第３、および第４の通常モード構成で構成される、請求項１に記載の磁場センサ。
16. 前記ＣＶＨ検知素子から出力信号を表す信号を受信するようにつなげられたｘｙ方向成分回路をさらに備え、前記ｘｙ方向成分回路は、前記ＣＶＨ検知素子が受ける磁場の方向を表すｘｙ角度信号を生成するように構成される、請求項１に記載の磁場センサ。
17. 前記ｘｙ角度信号を受信するようにつなげられ、かつ前記ｘｙ角度信号に従って不合格フラッグ値を生成するように構成された自己検査プロセッサをさらに備え、前記不合格フラッグ値は、前記ｘｙ角度信号が選択された限度外であることを示す、請求項１６に記載の磁場センサ。
18. 前記ｘｙ方向成分回路が、前記磁場の強度を表すｘｙ強度信号を生成するようにやはり構成される、請求項１６に記載の磁場センサ。
19. 前記ｘｙ角度信号または前記ｘｙ強度信号のうちの少なくとも一方を受信するようにつなげられ、かつ前記ｘｙ角度信号または前記ｘｙ強度信号のうちの少なくとも一方に従って不合格フラッグ値を生成するように構成された自己検査プロセッサをさらに備え、前記不合格フラッグ値は、前記ｘｙ角度信号または前記ｘｙ強度信号のうちの少なくとも一方が、それぞれの選択された限度外であることを示す、請求項１８に記載の磁場センサ。
20. 前記ＣＶＨ検知素子から出力信号を表す信号を受信するようにつなげられたｘｙ方向成分回路をさらに備え、前記ｘｙ方向成分回路が、前記磁場の強度を表すｘｙ強度信号を生成するように構成されている、請求項１に記載の磁場センサ。
21. 前記ｘｙ強度信号を受信するようにつなげられ、かつ前記ｘｙ強度信号に従って不合格フラッグ値を生成するように構成された自己検査プロセッサをさらに備え、前記不合格フラッグ値は、前記ｘｙ強度信号が選択された限度外であることを示す、請求項２０に記載の磁場センサ。
22. 基板内の共通注入領域の全面にわたって配置された複数の垂直ホール素子接点と、複数の垂直ホール素子とを備えた円形垂直ホール（ＣＶＨ）検知素子を有する磁場センサを自己検査する方法であって、各垂直ホール素子が前記複数の垂直ホール素子接点の中から選択された垂直ホール素子接点のそれぞれのグループから構成され、前記方法は、
    前記複数の垂直ホール素子のうちの少なくとも第１の素子の選択された垂直ホール素子接点に複数の駆動回路をつなげるステップであり、
    前記複数の垂直ホール素子のうちの前記少なくとも第１の素子に関係する通常モード構成へと第１の選択された時刻において前記接続を切り替えるステップと、
    前記複数の垂直ホール素子のうちの前記少なくとも第１の素子に関係する第１の自己検査モード構成へと第２の選択された時刻において前記接続を切り替えるステップと
    を含む、ステップを含み、
    前記通常モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点間のそれぞれの通常モード電圧を出力し、前記通常モード電圧が磁場に応答し、
    前記第１の自己検査モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点のそれぞれの選択された対の間のそれぞれの第１の自己検査電圧を出力し、前記第１の自己検査電圧が、それぞれ、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点間の抵抗に関係し、前記第１の自己検査電圧は前記磁場にほとんどまたは全く応答しない、
    方法。
23. 前記複数の垂直ホール素子のうちの前記少なくとも第１の素子に関係する第２の自己検査モード構成へと第３の選択された時刻において前記接続を切り替えるステップをさらに含み、前記第２の自己検査モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点の前記それぞれの選択された対の間のそれぞれの第２の自己検査電圧を出力し、前記第２の自己検査電圧が、それぞれ、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子の垂直ホール素子接点間の抵抗にやはり関係し、前記第２の自己検査電圧は前記磁場にほとんどまたは全く応答しない、請求項２２に記載の方法。
24. 前記第１の自己検査電圧および前記第２の自己検査電圧が、バイアス電圧に対して実質的に反対の電圧である、請求項２３に記載の方法。
25. 前記複数の垂直ホール素子のうちの前記少なくとも第１の素子を前記第１の自己検査モード構成へと切り替えるステップと、
    シミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において前記複数の垂直ホール素子のうちの前記少なくとも第１の素子を前記第２の自己検査モード構成へと切り替えるステップと
    をさらに含む、請求項２３に記載の方法。
26. 前記複数の垂直ホール素子のうちの少なくとも第２の素子の選択された垂直ホール素子接点に前記複数の駆動回路をつなげるステップであって、
    前記複数の垂直ホール素子のうちの前記第２の素子に関係する前記通常モード構成へと第３の選択された時刻において前記接続を切り替えるステップ
    を含む、ステップと、
    前記複数の垂直ホール素子のうちの前記第２の素子に関係する第２の自己検査モード構成へと第４の選択された時刻において前記接続を切り替えるステップと
    をさらに含み、
    前記通常モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子の垂直ホール素子接点間のそれぞれの通常モード電圧を出力し、前記通常モード電圧が磁場に応答し、
    前記第２の自己検査モード構成であるときには、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子が、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子の垂直ホール素子接点のそれぞれの選択された対の間のそれぞれの第２の自己検査電圧を出力し、前記第２の自己検査電圧が、それぞれ、前記複数の垂直ホール素子のうちの前記少なくとも第２の素子の垂直ホール素子接点間の抵抗にやはり関係し、前記第２の自己検査電圧は前記磁場にほとんどまたは全く応答しない、
    請求項２２に記載の方法。
27. 前記第１の自己検査電圧および前記第２の自己検査電圧が、バイアス電圧に対して実質的に反対の電圧である、請求項２６に記載の方法。
28. 前記複数の駆動回路を前記つなげるステップが、
    前記複数の垂直ホール素子の前記少なくとも第１の素子に関係する前記第１の自己検査モード構成を生成するステップと、
    シミュレーションした磁場のシミュレーションした回転をもたらすように選択されたさまざまな時刻において、前記複数の垂直ホール素子の前記少なくとも第２の素子に関係する前記第２の自己検査モード構成を生成するステップと
    を含む、請求項２６に記載の方法。
29. 前記複数の垂直ホール素子のうちの前記少なくとも第１の素子が、第１の垂直ホール素子を備え、前記第１の垂直ホール素子が、それぞれの第１の垂直ホール素子接点、第１の垂直ホール素子接点に近接するそれぞれの第２の垂直ホール素子接点、前記第２の垂直ホール素子接点に近接するそれぞれの第３の垂直ホール素子接点、前記第３の垂直ホール素子接点に近接するそれぞれの第４の垂直ホール素子接点、および前記複数の垂直ホール素子接点の中から前記第４の垂直ホール素子接点に近接するそれぞれの第５の垂直ホール素子接点を備え、前記方法が、
    前記第１の自己検査モード構成であるときには、前記第１の垂直ホール素子接点を基準電圧につなげるステップと、
    前記第２の垂直ホール素子接点を前記第４の垂直ホール素子接点につなげ、かつそれぞれの第１の電流を受け取るように各々をつなげるステップと、
    第２の電流を受け取るように前記第３の垂直ホール素子接点をつなげるステップと、
    前記第５の垂直ホール素子接点を前記基準電圧につなげるステップであって、前記第１の自己検査電圧が前記第２および第３の垂直ホール素子接点間ならびに前記第４および第３の垂直ホール素子接点間に生じる、ステップと
    をさらに含む、請求項２２に記載の方法。
30. 前記第２の電流が、自己検査電流値に等しい値を有し、前記第１の電流がバイアス電流値と前記自己検査電流値との間の差に等しい値を有する、請求項２９に記載の方法。
31. 前記バイアス電流値および前記自己検査電流値が、所定の電圧範囲内である前記第１の自己検査電圧をもたらすように選択される、請求項３０に記載の方法。
32. 第１の時刻において第１の自己検査電圧を出力し、かつ第２の時刻において第２の自己検査電圧を出力するために時々前記第２の電流の方向を反転させるステップ
    をさらに含む、請求項３０に記載の方法。
33. 前記バイアス電流値および前記自己検査電流値が、所定の電圧範囲内である前記第１および第２の自己検査電圧をもたらすように選択される、請求項３２に記載の方法。
34. 前記通常モード構成が、前記複数の垂直ホール素子のうちの前記少なくとも第１の素子のチョッピングを行うために第１、第２、第３、および第４の通常モード構成で構成される、請求項２２に記載の方法。
35. 前記ＣＶＨ検知素子が受ける磁場の方向を表すｘｙ角度信号を生成するステップ
    をさらに含む、請求項２２に記載の方法。
36. 前記ｘｙ角度信号に従って不合格フラッグ値を生成するステップであって、前記不合格フラッグ値は、前記ｘｙ角度信号が選択された限度外であることを示す、ステップ
    をさらに含む、請求項３５に記載の方法。
37. 前記磁場の強度を表すｘｙ強度信号を生成するステップ
    をさらに含む、請求項２２に記載の方法。
38. 前記ｘｙ角度信号または前記ｘｙ強度信号のうちの少なくとも一方に従って不合格フラッグ値を生成するステップであって、前記不合格フラッグ値は、前記ｘｙ角度信号または前記ｘｙ強度信号のうちの少なくとも一方がそれぞれの選択された限度外であることを示す、ステップ
    をさらに含む、請求項３７に記載の方法。
39. 前記磁場の強度を表すｘｙ強度信号を生成するステップ
    をさらに含む、請求項３５に記載の方法。
40. 前記ｘｙ強度信号に従って不合格フラッグ値を生成するステップであって、前記不合格フラッグ値は、前記ｘｙ強度信号が選択された限度外であることを示す、ステップ
    をさらに含む、請求項３９に記載の方法。
41. 垂直ホール素子接点の前記それぞれの選択された対は、垂直ホール素子接点の隣接する対である請求項１に記載の磁場センサ。
42. 前記スイッチングネットワークは、前記磁場センサが応用装置に取り付けられるとき、前記第１の自己検査モード構成に切り替えるように動作可能である請求項１に記載の磁場センサ。
43. 垂直ホール素子接点の前記それぞれの選択された対は、垂直ホール素子接点の隣接する対である請求項２に記載の磁場センサ。
44. 前記スイッチングネットワークは、前記磁場センサが応用装置に取り付けられるとき、前記第２の自己検査モード構成に切り替えるように動作可能である請求項２に記載の磁場センサ。
45. 垂直ホール素子接点の前記それぞれの選択された対は、垂直ホール素子接点の隣接する対である請求項２２に記載の方法。
46. 前記第２の選択された時刻は、その間に前記磁場センサが応用装置に取り付けられる時間である請求項２２に記載の方法。
47. 垂直ホール素子接点の前記それぞれの選択された対は、垂直ホール素子接点の隣接する対である請求項２３に記載の方法。
48. 前記第３の選択された時刻は、その間に前記磁場センサが応用装置に取り付けられる時間である請求項２３に記載の方法。

Images