[go: up one dir, main page]

JP6061675B2 - 測定装置および電子デバイス - Google Patents

測定装置および電子デバイス Download PDF

Info

Publication number
JP6061675B2
JP6061675B2 JP2012288653A JP2012288653A JP6061675B2 JP 6061675 B2 JP6061675 B2 JP 6061675B2 JP 2012288653 A JP2012288653 A JP 2012288653A JP 2012288653 A JP2012288653 A JP 2012288653A JP 6061675 B2 JP6061675 B2 JP 6061675B2
Authority
JP
Japan
Prior art keywords
reference level
input signal
comparators
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012288653A
Other languages
English (en)
Other versions
JP2014131227A (ja
Inventor
山口 隆弘
隆弘 山口
小松 聡
聡 小松
邦博 浅田
邦博 浅田
スミット タンドン、ジェームズ
スミット タンドン、ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
University of Tokyo NUC
Original Assignee
Advantest Corp
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, University of Tokyo NUC filed Critical Advantest Corp
Priority to JP2012288653A priority Critical patent/JP6061675B2/ja
Priority to US13/746,313 priority patent/US9057745B2/en
Publication of JP2014131227A publication Critical patent/JP2014131227A/ja
Application granted granted Critical
Publication of JP6061675B2 publication Critical patent/JP6061675B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods
    • H03M1/1265Non-uniform sampling
    • H03M1/127Non-uniform sampling at intervals varying with the rate of change of the input signal
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2503Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques for measuring voltage only, e.g. digital volt meters (DVM's)
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、測定装置および電子デバイスに関する。
従来、入力信号を測定する測定装置として、コンパレータを備える装置が知られている。例えば、それぞれ基準レベルの異なる複数のコンパレータを用いて、入力信号波形をデジタル信号波形に変換するフラッシュAD変換器が知られている(例えば、特許文献1参照)。
特許文献1 特開2012−227930号公報
しかし、従来の測定装置は、入力信号の信号レベルと、所定の基準レベルとの大小関係を、当該基準レベルが入力されるコンパレータが出力する1ビットの情報を用いて測定している。このため、スルーレートの大きいエッジが入力されると、標本化のエラーが生じやすい。また、信号ノイズ等が測定結果に与える影響が大きく、測定精度が劣化してしまう。
本発明の第1の態様においては、入力信号を測定する測定装置であって、それぞれ入力信号が入力され、且つ、共通の第1参照レベルが設定され、入力信号の信号レベルと第1参照レベルとを比較する複数の第1コンパレータと、それぞれ入力信号が入力され、且つ、共通の第2参照レベルが設定され、入力信号の信号レベルと第2参照レベルとを比較する複数の第2コンパレータと、複数の第1コンパレータの比較結果に基づいて、入力信号が第1参照レベルをクロスするタイミングを検出するとともに、複数の第2コンパレータの比較結果に基づいて、入力信号が第2参照レベルをクロスするタイミングを検出するクロスタイミング検出部と、入力信号の信号レベルを、第1参照レベルおよび第2参照レベルのいずれよりも大きい参照レベル、または、第1参照レベルおよび第2参照レベルのいずれよりも小さい参照レベルと比較して入力信号の信号レベルを検出する第3コンパレータを備え、一つの参照レベルが設定される第3コンパレータの数は、一つの第1参照レベルが設定される複数の第1コンパレータの数、および一つの第2参照レベルが設定される複数の第2コンパレータの数よりも少ない、測定装置を提供する。
本発明の第2の態様においては、第1の態様の測定装置を備える電子デバイスを提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
入力信号を測定する測定装置100の構成例を示す図である。 第1確率的サンプラ110−1の構成例を示す図である。 測定装置100に入力される入力信号および出力される離散波形の一例を示す図である。 確率的サンプラ110に含まれる複数のコンパレータ112の特性を説明する図である。 信号レベルが時間に対して徐々に増加する入力信号を確率的サンプラ110に入力した場合における、確率的サンプラ110の動作を説明する図である。 入力信号と、複数の参照レベルとの関係の一例を示す図である。本例において入力信号はサイン波である。 図7は、図6に示したそれぞれの参照レベルが設定される複数の確率的サンプラ110の動作例を示す図である。 それぞれの参照レベルおよびクロスタイミングをプロットした離散波形の一例を示す図である。 測定装置100の他の構成例を示す図である。 複数の確率的サンプラ110にクロックを分配する分配回路の構成例を示す図である。 分配回路の他の構成例を示す図である。 電子デバイス200の構成例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、入力信号を測定する測定装置100の構成例を示す図である。本例の測定装置100は、入力信号の波形を離散化するAD変換器である。測定装置100は、複数の分圧抵抗102、複数の確率的サンプラ110−1〜110−M(単に110と称する場合がある)、クロスタイミング検出部104および離散化部106を備える。
複数の分圧抵抗102は直列に接続され、予め定められた電圧VREFと、接地電位とが直列接続の両端に印加される。複数の分圧抵抗102は、電圧VREFを分圧することで、確率的サンプラ110毎に異なる参照レベルを生成する。それぞれの分圧抵抗102の抵抗値は同一であってよい。
それぞれの確率的サンプラ110には、対応する参照レベルと、共通の入力信号とが入力される。それぞれの確率的サンプラ110は、対応する参照レベルと、入力信号の信号レベルとの大小関係に応じた情報を出力する。具体的には、それぞれの確率的サンプラ110は複数のコンパレータを有しており、複数のコンパレータにおいて入力信号と参照レベルとを比較した複数の比較結果を合成した情報を出力する。
クロスタイミング検出部104は、それぞれの確率的サンプラ110が出力する情報に基づいて、入力信号の信号レベルが、それぞれの確率的サンプラ110に設定されるそれぞれの参照レベルをクロスするタイミングを検出する。
離散化部106は、それぞれの確率的サンプラ110に設定される参照レベルの値と、クロスタイミング検出部104が各参照レベルに対して検出したクロスタイミングとに基づいて、入力信号の波形を離散化する。離散化部106は、参照レベルの値と、クロスタイミングとを対応付けたデータ列を出力してよい。なお、クロスタイミング検出部104が、離散化部106の機能を更に有してもよい。
図2は、第1確率的サンプラ110−1の構成例を示す図である。第1確率的サンプラ110−1は、複数の第1コンパレータ112−1を有する。複数の第1コンパレータ112−1は、それぞれ共通の入力信号が入力され、且つ、共通の第1参照レベルが設定される。なお、図2においては4個の第1コンパレータ112−1を示したが、第1確率的サンプラ110−1は、より多くの第1コンパレータ112−1を有してよい。例えば第1確率的サンプラ110−1は、63個の第1コンパレータ112−1を有する。
それぞれの第1コンパレータ112−1は、入力信号の信号レベルと、第1参照レベルとを比較する。より具体的には、それぞれの第1コンパレータ112−1は、第1参照レベルと入力信号の信号レベルとの大小関係を示す論理値を比較結果として出力する。例えば、第1コンパレータ112−1は、入力信号の信号レベルが第1参照レベル以上のときに論理値1を出力し、第1参照レベルより小さいときに論理値0を出力する。
第1確率的サンプラ110−1は、複数の第1コンパレータ112−1が出力する複数の比較結果を合成して出力してよい。例えば第1確率的サンプラ110−1は、複数の第1コンパレータ112−1が出力する比較結果のうち、所定の論理値を示す比較結果の個数を出力してよく、所定の論理値を示す比較結果が占める割合を出力してもよい。また、第1確率的サンプラ110−1は、複数の第1コンパレータ112−1が出力する複数の比較結果をそのまま出力してもよい。
本例における第1コンパレータ112−1は、クロックトコンパレータである。第1確率的サンプラ110−1には、複数の第1コンパレータ112−1に対して共通に設けられる端子からクロックCLKを受け取り、H木等の等長配線を用いてそれぞれの第1コンパレータ112−1に分配する。入力されるクロックCLKの周波数は、入力信号の周波数よりも十分に高いことが好ましい。ただし、クロックCLK周波数を入力信号の周波数に対してコヒーレントに設定できるのであれば、クロックCLK周波数は低くてもよい。また、第1確率的サンプラ110−1は、複数の第1コンパレータ112−1に対して共通に設けられる端子から入力信号をそれぞれ受け取り、H木等の等長配線を用いてそれぞれの第1コンパレータ112−1に分配する。
図1に示したクロスタイミング検出部104は、複数の第1コンパレータ112−1の比較結果に基づいて、入力信号が第1参照レベルをクロスするタイミングを検出する。一例として、クロスタイミング検出部104は、複数の第1コンパレータ112−1の比較結果のうち、半数が論理値1を示すタイミングを、入力信号が第1参照レベルをクロスするタイミングとして検出する。
なお、他の確率的サンプラ110も、第1確率的サンプラ110−1と同一の構成を有する。例えば第2確率的サンプラ110−2は、それぞれ入力信号が入力され、且つ、共通の第2参照レベルが設定され、入力信号の信号レベルと第2参照レベルとを比較する複数の第2コンパレータ112を更に備える。クロスタイミング検出部104は、複数の第2コンパレータ112の比較結果に基づいて、入力信号が第2参照レベルをクロスするタイミングを更に検出する。クロスタイミング検出部104は、他の参照レベルに対しても同様に、入力信号がクロスするタイミングを検出する。また、本明細書において、一つの確率的サンプラ110が有するコンパレータ112の数をNとして説明する。
図3は、測定装置100に入力される入力信号および出力される離散波形の一例を示す図である。入力信号は、複数の確率的サンプラ110に入力され、クロスタイミング検出部104において、それぞれの参照レベルをクロスするタイミングが検出される。離散化部106は、それぞれの参照レベルの値と、クロスタイミングとを対応付けた離散波形データを出力する。離散波形データを、横軸を時間とし、縦軸をデジタル値としてプロットすると、図3のような離散波形が得られる。
図4は、確率的サンプラ110に含まれる複数のコンパレータ112の特性のバラツキを説明する図である。図4の上段における横軸は入力信号の信号レベルを示し、縦軸はコンパレータ112が出力する論理値を示す。複数のコンパレータ112が理想的な場合、入力信号の信号レベルが参照レベルに応じた電圧Vをクロスしたときに、全てのコンパレータ112について論理値が遷移する。しかし、複数のコンパレータ112の特性バラツキ等により、論理値が遷移する入力信号の信号レベルにはバラツキ(オフセット)が生じる。
図4の下段における横軸は入力信号の信号レベルを示し、縦軸は、コンパレータ112が出力する論理値が遷移する確率密度f(Vin)を示す。f(Vin)は、複数のコンパレータ112のうち、入力信号の信号レベルがVinのときに論理値が遷移するコンパレータ112の割合を示す。通常、コンパレータ112のオフセットの分布は、図4に示すようにガウス分布で与えられる。
図5は、信号レベルが時間に対して徐々に増加する入力信号を確率的サンプラ110に入力した場合における、確率的サンプラ110の動作を説明する図である。図5において横軸は時間を示す。また、図5の上段の縦軸は、確率的サンプラ110が出力する論理値1の個数を示し、下段の縦軸は、それぞれのコンパレータ112が出力する論理値が遷移するタイミングの確率密度分布を示す。図5の下段に示した確率密度分布は、入力信号の信号レベル変化の傾きに応じた標準偏差を有するガウス分布で与えられる。
信号レベルが徐々に増加する入力信号を確率的サンプラ110に入力すると、図5の上段に示されるように、論理値1を示す比較結果の割合(個数)は、0%(0個)から100%(N個)まで徐々に変動する。クロスタイミング検出部104は、複数のコンパレータ112の比較結果のうち、予め定められた論理値(例えば1)を示す比較結果が占める割合が、予め定められた基準割合(Nc/N)となるタイミングを算出する。一例として、当該基準割合は50%である。クロスタイミング検出部104は、複数のコンパレータ112の比較結果のうち、予め定められた論理値を示す個数が所定の個数Ncとなるタイミングを検出してもよい。一例として、当該所定の個数はN/2である。
このように、複数のコンパレータ112に同一の参照レベルを設定し、複数のコンパレータ112の特性にバラツキが生じることを利用することで、レベルクロスタイミングを確率密度分布の平均値として検出することができる。これにより、スルーレートの大きいエッジについてもレベルクロスタイミングの誤検出の可能性を低減することができ、精度のよい測定を実現できる。
なお、図5の上段に示す関係は、下段に示した確率密度分布を積算したものと等価である。上述したように、確率密度分布はガウス分布であるので、分布の平均値μ付近における確率密度の変動は比較的にゆるやかになる。このため、図5の上段において、確率密度分布の平均値付近に、論理値1を示す比較結果の個数の変動がほぼリニアになるリニア領域が存在する。
クロスタイミング検出部104は、図5の上段に示されるリニア領域内の2つのデータを補間することで、上述した基準割合(Nc/N)となるタイミングを算出してよい。当該2つのデータのタイミングは、上述した基準割合(Nc/N)となるタイミングを挟むことが好ましい。言い換えると、当該2つのデータの割合Na、Nbが、上述した基準割合(Nc/N)を挟むことが好ましい。なお、当該リニア領域は、確率密度分布における平均値μを中心として、±0.5σまたは±σ等の範囲であってよい。また、当該リニア範囲は、複数のコンパレータ112の比較結果のうち、予め定められた論理値(例えば1)を示す比較結果が占める割合が50%となるタイミングを中心として、±0.5σまたは±σ等の範囲であってよい。
また、クロスタイミング検出部104は、確率的サンプラ110毎(即ち、参照レベル毎)に異なる範囲のリニア領域を設定してもよい。一例として、クロスタイミング検出部104は、対応する参照レベルにおける入力信号の傾きがより大きい確率的サンプラ110に対して、より広い範囲のリニア領域を設定する。測定装置100は、それぞれの参照レベルにおける入力信号の傾きを測定してよい。クロスタイミング検出部104は、それぞれの参照レベルにおける入力信号の傾きに応じて、対応する確率的サンプラ110におけるリニア領域の範囲を設定してよい。
例えば、入力信号がサイン波である場合、入力信号の0%レベル(最小信号レベル)または100%レベル(最大信号レベル)に対応し、参照レベルが最小値および最大値となる確率的サンプラ110に対して、最も範囲の狭いリニア領域を設定する。入力信号の50%レベルに対応し、参照レベルが中央値となる確率的サンプラ110に対して、最も範囲の広いリニア領域を設定する。これにより、入力信号に対応して、それぞれの確率的サンプラ110におけるリニア領域を適切に設定することができ、誤検出率を最小化できる。このため、入力信号が各参照レベルをクロスするタイミングを、より精度よく検出することができる。
図6は、入力信号と、複数の参照レベルとの関係の一例を示す図である。本例において入力信号はサイン波である。図7は、図6に示したそれぞれの参照レベルが設定される複数の確率的サンプラ110の動作例を示す図である。図7において横軸は時間を示し、縦軸は、論理値1を出力するコンパレータ112の個数を示す。
図7に示すように、それぞれの確率的サンプラ110が出力する論理値1の個数は、入力信号の信号レベルが参照レベルより十分小さくなると0個になる。また、入力信号の信号レベルが参照レベルより十分大きくなると、論理値1の個数はN個になる。また、入力信号の信号レベルが参照レベルの近傍になると、論理値1の個数が0からNの間で変動する。クロスタイミング検出部104は、それぞれの確率的サンプラ110が出力する論理値1の個数が、当該確率的サンプラ110に含まれるコンパレータ112の個数の半分(Nc=N/2)となるタイミングを検出する。
図8は、それぞれの参照レベルおよびクロスタイミングをプロットした離散波形の一例を示す図である。図6および図7では、3つの参照レベルについて説明したが、図8の例では、より多くの参照レベルについてプロットしている。図8に示すように、クロスタイミング検出部104が検出したクロスタイミングにおいて、対応する参照レベルをプロットすることで、入力信号の離散波形を得ることができる。
図9は、測定装置100の他の構成例を示す図である。本例の測定装置100は、図1に示した測定装置100の構成に対して、複数の第3コンパレータ120を更に備える。第3コンパレータ120は、コンパレータ112と同一の機能を有する。測定装置100は、第3コンパレータ120のグループを複数備えてよい。それぞれのグループは、電圧サンプラとして機能する。一例として、それぞれの電圧サンプラは、フラッシュAD変換器として機能する。つまり、各電圧サンプラにおける複数の第3コンパレータ120には異なる参照レベルが設定される。クロスタイミング検出部104は、それぞれの第3コンパレータ120の出力に基づいて、入力信号の信号レベルを検出してデジタル値に変換する。
図9の例では、第1電圧サンプラは、第3コンパレータ120−1、120−2を有する。第2電圧サンプラは、第3コンパレータ120−3、120−4を有する。それぞれの電圧サンプラが有する第3コンパレータ120の数は、確率的サンプラ110が有するコンパレータ112の数よりも少なくてもよい。本例において、それぞれの電圧サンプラは、2つの第3コンパレータ120を有する。また、測定装置100は、いずれか一方の電圧サンプラのみを有してもよい。
第1電圧サンプラの各第3コンパレータ120には、入力信号の100%レベル(最大信号レベル)近傍の参照レベルが設定される。つまり、第1電圧サンプラは、複数の確率的サンプラ110に設定されるいずれの参照レベルよりも大きい参照レベルと、入力信号の信号レベルを比較する。
なお、第1電圧サンプラに含まれる複数の第3コンパレータ120には、複数の確率的サンプラ110に設定されるいずれの参照レベルよりも大きく、且つ、それぞれ異なる参照レベルが設定される。例えば第3コンパレータ120−1には、分圧抵抗102が生成する複数の参照レベルのうち最大の参照レベル(入力信号の100%レベル近傍)が設定され、第3コンパレータ120−2には、2番目に大きい参照レベルが設定される。
第2電圧サンプラの各第3コンパレータ120には、入力信号の最小信号レベル近傍の参照レベルが設定される。つまり、第2電圧サンプラは、複数の確率的サンプラ110に設定されるいずれの参照レベルよりも小さい参照レベルと、入力信号の信号レベルを比較する。
なお、第2電圧サンプラに含まれる複数の第3コンパレータ120には、複数の確率的サンプラ110に設定されるいずれの参照レベルよりも小さく、且つ、それぞれ異なる参照レベルが設定される。例えば第3コンパレータ120−4には、分圧抵抗102が生成する複数の参照レベルのうち最小の参照レベル(入力信号の0%レベル近傍)が設定され、第3コンパレータ120−3には、2番目に小さい参照レベルが設定される。
確率的サンプラ110は、一つの参照レベルに対して複数のコンパレータ112を用いてレベルクロスタイミングを検出するので、高精度にレベルクロスタイミングを検出することができる。これに対し、電圧サンプラは、一つの参照レベルに対して一つのコンパレータを用いる。このため、確率的サンプラ110よりも信号レベルの検出精度が劣る。しかし、入力信号がサイン波等の場合には、最大または最小の参照レベルの近傍における入力信号の傾きは比較的緩やかなので、参照レベルに対して一つの第3コンパレータ120を割り当てても、検出精度の劣化が少ない。このため、小さい回路規模であっても、クロスタイミングの検出精度を維持することができる。
図10Aは、複数の確率的サンプラ110にクロックを分配する分配回路の構成例を示す図である。分配回路は、バッファ130と、複数の伝送路132とを有する。バッファ130は、複数の確率的サンプラ110に対して共通に設けられ、外部から受け取るクロックを整形して出力する。
複数の伝送路132は、複数の確率的サンプラ110と一対一に対応して設けられる。それぞれの伝送路132は、バッファ130が出力するクロックを、対応する確率的サンプラ110に伝送する。本例において、バッファ130からそれぞれの確率的サンプラ110までの伝送遅延時間は等しい。例えば、複数の伝送路132は等長である。このような構成では、それぞれの確率的サンプラ110に対して、クロックがほぼ同時に到達する。
図10Bは、分配回路の他の構成例を示す図である。本例では、バッファ130からそれぞれの確率的サンプラ110までの伝送遅延時間は異なる。例えば、複数の伝送路132は異なる電気長を有する。このような構成においては、それぞれの確率的サンプラ110に対して、クロックが異なるタイミングで到達する。このような構成でも、入力信号の離散波形を取得することができる。なお、それぞれの確率的サンプラ110に対して、クロックを等長配線で分配し、入力信号を異なる電気長で分配してもよい。
また、図2に示した構成例では、一つの確率的サンプラ110に含まれる複数のコンパレータ112に対しては、等長配線でクロックを分配した。他の例においては、複数のコンパレータ112に対して、不等長配線でクロックを分配してもよい。複数のコンパレータ112に供給するクロック間にスキューを与えることで、図5に示した確率密度の分布範囲を大きくすることができる。この場合、レベルクロスタイミングの検出範囲を広げることができる。但し、検出の分解能は低下する。
また、複数のコンパレータ112に対してクロックを供給するそれぞれの伝送路上に、可変遅延回路を設けてもよい。測定装置100は、対応する参照レベルにおける入力信号の傾きが大きい確率的サンプラ110におけるクロックスキューの分散を小さくし、対応する参照レベルにおける入力信号の傾きが小さい確率的サンプラ110におけるクロックスキューの分散を大きくするように、可変遅延回路を制御してよい。
図11は、電子デバイス200の構成例を示す。電子デバイス200は、動作回路210及び測定装置100を備える。測定装置100は、図1から図10Bに関連して説明した測定装置100と同一である。
動作回路210は、外部からの信号等に応じて動作して、信号を出力する。測定装置100は、動作回路210が出力する信号を測定する。測定装置100は、当該信号の離散化データを電子デバイス200の外部に出力してよい。動作回路210は、IC、メモリ等の半導体回路であってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100・・・測定装置、102・・・分圧抵抗、104・・・クロスタイミング検出部、106・・・離散化部、110・・・確率的サンプラ、112・・・コンパレータ、120・・・第3コンパレータ、130・・・バッファ、132・・・伝送路、200・・・電子デバイス、210・・・動作回路

Claims (7)

  1. 入力信号を測定する測定装置であって、
    それぞれ前記入力信号が入力され、且つ、共通の第1参照レベルが設定され、前記入力信号の信号レベルと前記第1参照レベルとを比較する複数の第1コンパレータと、
    それぞれ前記入力信号が入力され、且つ、共通の第2参照レベルが設定され、前記入力信号の信号レベルと前記第2参照レベルとを比較する複数の第2コンパレータと、
    前記複数の第1コンパレータの比較結果に基づいて、前記入力信号が前記第1参照レベルをクロスするタイミングを検出するとともに、前記複数の第2コンパレータの比較結果に基づいて、前記入力信号が前記第2参照レベルをクロスするタイミングを検出するクロスタイミング検出部と
    前記入力信号の信号レベルを、前記第1参照レベルおよび前記第2参照レベルのいずれよりも大きい参照レベル、または、前記第1参照レベルおよび前記第2参照レベルのいずれよりも小さい参照レベルと比較して前記入力信号の信号レベルを検出する第3コンパレータを備え、
    一つの参照レベルが設定される第3コンパレータの数は、一つの第1参照レベルが設定される複数の第1コンパレータの数、および一つの第2参照レベルが設定される複数の第2コンパレータの数よりも少ない、
    測定装置。
  2. 前記複数の第1コンパレータに対してそれぞれ供給するクロック間にスキューを与える、
    請求項1に記載の測定装置。
  3. それぞれの第1コンパレータは、前記第1参照レベルと前記入力信号の信号レベルとの大小関係を示す論理値を前記比較結果として出力し、
    前記クロスタイミング検出部は、前記複数の第1コンパレータの比較結果のうち、予め定められた論理値を示す比較結果が占める割合が、予め定められた基準割合となるタイミングを検出する
    請求項1または2に記載の測定装置。
  4. それぞれの参照レベルと、前記入力信号がそれぞれの前記参照レベルをクロスするタイミングとに基づいて、前記入力信号の波形を離散化する離散化部を更に備える
    請求項1または2に記載の測定装置。
  5. 前記クロスタイミング検出部は、前記基準割合となるタイミングを挟む2つのタイミングにおいて検出した前記比較結果が占める割合を補間して、前記基準割合となるタイミングを検出する、
    請求項に記載の測定装置。
  6. 前記クロスタイミング検出部は、それぞれの参照レベルにおける前記入力信号の傾きが大きいほど、対応するリニア領域の範囲を広く設定する、
    請求項に記載の測定装置。
  7. 請求項1からのいずれか一項に記載の測定装置を備える電子デバイス。
JP2012288653A 2012-12-28 2012-12-28 測定装置および電子デバイス Expired - Fee Related JP6061675B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012288653A JP6061675B2 (ja) 2012-12-28 2012-12-28 測定装置および電子デバイス
US13/746,313 US9057745B2 (en) 2012-12-28 2013-01-22 Measurement apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012288653A JP6061675B2 (ja) 2012-12-28 2012-12-28 測定装置および電子デバイス

Publications (2)

Publication Number Publication Date
JP2014131227A JP2014131227A (ja) 2014-07-10
JP6061675B2 true JP6061675B2 (ja) 2017-01-18

Family

ID=51016454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012288653A Expired - Fee Related JP6061675B2 (ja) 2012-12-28 2012-12-28 測定装置および電子デバイス

Country Status (2)

Country Link
US (1) US9057745B2 (ja)
JP (1) JP6061675B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541700B2 (en) * 2018-03-12 2020-01-21 Texas Instruments Incorporated Gain and memory error estimation in a pipeline analog to digital converter
JP7657668B2 (ja) * 2021-07-01 2025-04-07 日置電機株式会社 測定結果表示装置、測定システムおよび測定結果表示処理用プログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT979798B (it) * 1973-03-09 1974-09-30 Centro Speriment Metallurg Circuito analizzatore della evolu zione temporale e della distri buzione energetica di fenomeni fisici non stazionari
FR2478320A1 (fr) * 1980-03-17 1981-09-18 Telediffusion Fse Dispositif d'acquisition et de moyennage des echantillons d'un signal periodique bruite
JPS6135627A (ja) * 1984-07-27 1986-02-20 Omron Tateisi Electronics Co A−d変換器
JPH066227A (ja) * 1992-06-23 1994-01-14 Canon Inc アナログ−デジタルコンバータ
JPH08107354A (ja) * 1994-10-04 1996-04-23 Kawasaki Steel Corp パイプライン式逐次比較型a/d変換器
US5748036A (en) * 1996-07-30 1998-05-05 United Microelectronics Corporation Non-coherent digital FSK demodulator
JP2003057320A (ja) * 2001-08-10 2003-02-26 Advantest Corp タイミング測定方法及び半導体試験装置
JP3623205B2 (ja) * 2002-03-22 2005-02-23 株式会社半導体理工学研究センター アナログ/ディジタルコンバータ
JP2005057396A (ja) * 2003-07-31 2005-03-03 Serukurosu:Kk 信号分割検出回路
US7376211B2 (en) * 2004-01-28 2008-05-20 Texas Instruments Incorporated High speed early/late discrimination systems and methods for clock and data recovery receivers
WO2009115990A2 (en) * 2008-03-19 2009-09-24 Nxp B.V. Flash analog-to-digital converter
JP5115360B2 (ja) * 2008-06-26 2013-01-09 富士通株式会社 Ad変換回路および受信回路
JP5617688B2 (ja) * 2011-02-24 2014-11-05 富士通株式会社 時間デジタル変換装置
US8416106B2 (en) 2011-04-20 2013-04-09 Fujitsu Limited Calibration scheme for resolution scaling, power scaling, variable input swing and comparator offset cancellation for flash ADCs
FR2976722B1 (fr) * 2011-06-17 2013-11-29 St Microelectronics Rousset Dispositif de protection d'une puce de circuit integre contre des attaques
US8754797B2 (en) * 2012-08-30 2014-06-17 Texas Instruments Incorporated Asynchronous analog-to-digital converter having rate control
JP2014130095A (ja) * 2012-12-28 2014-07-10 Advantest Corp 試験装置および試験方法
JP2014134498A (ja) * 2013-01-11 2014-07-24 Advantest Corp 検出装置、ウエハおよび電子デバイス

Also Published As

Publication number Publication date
JP2014131227A (ja) 2014-07-10
US20140184194A1 (en) 2014-07-03
US9057745B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
CN102067456B (zh) 用于估计与时间差有关的数据的装置和方法和用于校准延迟线的装置和方法
CN100505107C (zh) 测试装置、相位调整方法及存储器控制器
US8144756B2 (en) Jitter measuring system and method
JP4977217B2 (ja) 半導体試験装置
US20180026648A1 (en) Time-Based Delay Line Analog Comparator
CN110061742B (zh) 模拟数字转换器校准系统
CN111983423B (zh) 芯片走线延时内建检测电路和检测方法
EP3618277B1 (en) Analog-test-bus apparatuses involving calibration of comparator circuits
US20130151185A1 (en) Semiconductor device
JP2009200797A (ja) 集積回路装置及び電子機器
JP6061675B2 (ja) 測定装置および電子デバイス
US11482992B2 (en) Clock sweeping system
CN118971880B (zh) 一种自动化同步时序校准方法、装置、存储介质和设备
JP2014130095A (ja) 試験装置および試験方法
JP6610216B2 (ja) 遅延回路および遅延回路の試験方法
KR20190105961A (ko) 지연 회로
CN103675383A (zh) 一种量测波形的电路
US10955441B2 (en) Measurement system and method for operating a measurement system
KR101498115B1 (ko) 디지털 방식을 이용한 주파수 측정 방법
JP2005030978A (ja) 位相差測定装置、位相差測定方法および試験装置
CN109799450B (zh) 一种逻辑电路延迟差异比较装置和方法
FI3931580T3 (en) Method and evaluation unit for determining a time of a flank in a signal
CN111273726B (zh) 占空比偏差补偿电路、方法及芯片
CN108549006B (zh) 自检错时间数字转化电路
US20150073743A1 (en) Temperature sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161213

R150 Certificate of patent or registration of utility model

Ref document number: 6061675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees