JP5992695B2 - 半導体発光素子アレイ及び車両用灯具 - Google Patents

Description

本発明は、半導体発光素子アレイ及び半導体発光素アレイを用いた車両用灯具に関する。

車両のヘッドランプや照明に用いるためのＬＥＤ素子には大出力が求められているが、単純に素子面積を大きくするだけだと駆動電流が大きくなってしまうということや、均一に電流を流すことが難しくなってしまうことから、複数のＬＥＤ素子に分割し、直列接続したＬＥＤアレイとすることが知られている（例えば、特許文献１参照）。

図９は、従来のＬＥＤアレイ２００の素子構造を示す簡略化した断面図である。

ＬＥＤアレイ２００は、導電性支持基板２１０の上に、複数の窒化物半導体発光素子（ＬＥＤ素子）２０１を基板上に配置し並列接続している。

個々のＬＥＤ素子２０１は、少なくとも、ｎ型ＧａＮ層、活性層、ｐ型ＧａＮ層等からなるＧａＮ系発光部２０２と、発光部２０２の裏面に形成された反射電極２０３と、発光部２０２の表面に配置され、給電パッドから供給される電流を拡散させるための配線層２０８と、反射電極２０３と支持基板２１０とを接合する融着層２０６とを有している。また、導電性支持基板２１０の裏面には全面電極２１３が形成されている。

ＬＥＤ素子２０１が、青色ＬＥＤ素子であるときは、蛍光体層２１８として黄色蛍光体２１９をＬＥＤ素子２０１表面に塗布することにより、白色化することができる。

特開２００１−１５６３３１号公報

従来のＬＥＤアレイ２００において、複数のＬＥＤ素子２０１を分割配置する場合、発光部２０２は分割され、素子間のストリート部（分離溝）は非発光領域となる。ＬＥＤ素子２０１を白色化するために塗布する蛍光体２１９はこのストリート部にも充填されるため、素子間における蛍光体２１９の量が、素子部よりも多く（蛍光体濃度が濃く）なってしまい、素子部が正常な白色発光なのに対して、素子間は黄色光の強い領域（色温度の低い領域）となり、色ムラの原因となる。また、これを防止するために、蛍光体２１９を素子部のみに塗布することが考えられるが、この場合、素子間は全くの非発光領域となるため、輝度ムラの原因となる。

本発明の目的は、輝度ムラを抑制した半導体発光素子アレイを提供することである。

また、本発明の他の目的は、色ムラを抑制した半導体発光素子アレイを提供することである。

本発明の一観点によれば、半導体発光素子アレイは、支持基板と、前記支持基板上に配置される複数の半導体発光素子であって、それぞれが、第１導電型の第１半導体層、該第１半導体層に接して形成される活性層、および、該活性層に接して形成される第２導電型の第２半導体層、を含む半導体積層、ならびに、前記支持基板および前記半導体積層を接合する接合層、を有する複数の半導体発光素子と、前記複数の半導体発光素子のそれぞれの表面上に、前記複数の半導体発光素子のそれぞれの素子間を跨ぐように配置され、隣接する半導体発光素子の前記半導体積層を連結する連結部であって、電気絶縁性および光導波性を備えるアンドープの半導体で形成された連結部とを有する。

本発明の他の観点によれば、複数の半導体発光素子を有する半導体発光素子アレイの製造方法は、 （ａ）成長基板を準備する工程と、（ｂ）前記成長基板上に、アンドープの成長初期層を形成する工程と、（ｃ）前記成長初期層上に、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層を成長する工程と、（ｃ）前記第２半導体層上に第１接合層を形成する工程と、（ｄ）前記複数の半導体発光素子の素子間となる領域において、前記半導体積層を除去して、前記半導体積層を分離するとともに、前記成長初期層を露出させる工程と、（ｅ）支持基板を準備する工程と、（ｆ）前記支持基板上に、第２接合層を形成する工程と、（ｇ）前記第１接合層と前記第２接合層とを重ね合わせて接合して融着層を形成する工程と、（ｈ）前記成長基板を前記半導体積層から剥離する工程と、（ｉ）前記複数の半導体発光素子の素子部となる領域において、前記工程（ｈ）により露出した前記成長初期層を除去して、前記第１半導体層を露出させ、かつ、前記複数の半導体発光素子の素子間となる領域において、前記初期成長層を残して、前記素子部の表面から突出した連結部を形成する工程と、（ｊ）前記第１半導体層に接して、配線電極を形成する工程とを含む。

本発明によれば、輝度ムラを抑制した半導体発光素子アレイを提供することができる。

また、本発明によれば、色ムラを抑制した半導体発光素子アレイを提供することができる。

本発明の実施例によるＬＥＤアレイ１００の概略平面図及び断面図である。 本発明の実施例によるＬＥＤアレイ１００の製造方法を説明するための概略断面図である。 本発明の実施例によるＬＥＤアレイ１００の製造方法を説明するための概略断面図である。 本発明の実施例によるＬＥＤアレイ１００の製造方法を説明するための概略断面図である。 本発明の実施例によるＬＥＤアレイ１００の製造方法を説明するための概略断面図である。 本発明の実施例によるＬＥＤアレイ１００の製造方法を説明するための概略断面図である。 本発明の実施例によるＬＥＤアレイ１００の他の製造方法を説明するための概略断面図である。 本発明の実施例によるＬＥＤアレイ１００を組み込んだ車両用灯具（ヘッドランプ）５０の構成を表す概念図である。 従来例によるＬＥＤアレイ２００の概略断面図である。

図１（Ａ）は、本発明の実施例による半導体発光素子１０１を並列接続したＬＥＤアレイ１００の概略平面図であり、図１（Ｂ）は、図１（Ａ）の直線ａｂ間のＬＥＤアレイ１００の簡略化した断面図である。

本発明の実施例によるＬＥＤアレイ１００は、４つの窒化物半導体発光素子（ＬＥＤ素子）１０１を支持基板１０上に縦横２×２で配置し、並列接続したものである。

個々のＬＥＤ素子１０１は、支持基板１０と、ｎ型ＧａＮ層２２、活性層２３、ｐ型ＧａＮ層２４からなるＧａＮ系発光部（デバイス構造層）２と、デバイス構造層２の裏面（基板側）に形成される反射電極３と、エッチングストップ層４と、ｎ型ＧａＮ層２２の表面に配置され、給電パッドＰｄに接続され、該給電パッドＰｄから供給される電流を拡散させるための配線層８と、反射電極３と支持基板１０とを接合する第１接合層５及び第２接合層６からなる融着層と、デバイス構造層２の側面及び融着層の側面を覆う保護層（絶縁層）７と、支持基板１０の裏面に形成される全面電極１３とを有している。

それぞれのＬＥＤ素子１０１は、デバイス構造層２は分割されているが、デバイス構造層２の一部において、上下及び左右に隣接するＬＥＤ素子１０１と半導体層からなるブリッジ部（連結部）ＢＲを介して連結されている。ブリッジ部ＢＲは、電気的に絶縁な成長初期層（例えば、図２のアンドープＧａＮ層２１）からなるため電流は流れないが、発光部２からの光はブリッジ部ＢＲ内を伝播し外に取り出されるため、素子間も発光させることが可能となる。なお、ブリッジ部ＢＲの裏面には、保護反射層１４が形成されている。保護反射層１４と支持基板１０の間の空間には、ブリッジ部ＢＲの強度を高めるためのアンダーフィル材等を充填しても良い。

ＬＥＤ素子１０１は、青色発光素子であるため、白色化するために、黄色蛍光体を塗布してなる蛍光体層１０８を有する。本実施例では、素子間に分離溝（本実施例では、保護反射層１４と支持基板１０の間の空間）が露出しないため、分離溝に蛍光体が充填されることがなく、素子間における蛍光体の量は、少なくともブリッジ部ＢＲの膜厚分、素子部における蛍光体の量よりも少なくなる。したがって、素子間における伝播光の発光も素子部同様の正常な白色光とすることができ、色ムラを抑制することが可能となる。また、ブリッジ部ＢＲを素子部からの光が伝播するために、素子間からの光が取り出され、輝度ムラを抑制することが可能となる。

図１（Ｃ）は、本発明の実施例による半導体発光素子１０１を直列接続したＬＥＤアレイ１００の概略平面図である。

本発明の実施例によるＬＥＤアレイ１００は、４つの窒化物半導体発光素子（ＬＥＤ素子）１０１を支持基板１０上に縦横２×２で配置し、直列接続することも可能である。

この場合には、反射電極３及び第１接合層５からなるｐ側電極の一部がその上面の半導体層２を除去することにより露出され、該露出したｐ側電極１２に、隣接する素子の配線層８が接続される。また、支持基板１０上には、隣接素子間を電気的に絶縁するための絶縁膜９（図７参照）が形成されている。なお、支持基板１０の裏面に形成される全面電極１３は、この例では不必要であるので省略される。

直列接続によるＬＥＤアレイ１００の場合も、図１（Ａ）及び（Ｂ）にしめす並列接続によるＬＥＤアレイ１００と同様に、隣接するＬＥＤ素子１０１間は、ブリッジ部ＢＲにより接続されている。そのため、この例でも、分離溝は露出せず、蛍光体層１０８の蛍光体はブリッジ部ＢＲの上面に塗布されるため、素子間における蛍光体の量は、少なくともブリッジ部ＢＲの膜厚分、素子部における蛍光体の量よりも少なくなる。したがって、並列接続の場合と同様に、素子間における伝播光の発光も素子部同様の正常な白色光とすることができ、色ムラを抑制することが可能となる。また、ブリッジ部ＢＲを素子部からの光が伝播するために、素子間からの光が取り出され、輝度ムラを抑制することが可能となる。

なお、ＬＥＤアレイ１００におけるＬＥＤ素子のレイアウトは、上述の例に限らず、例えば、縦横１×４にＬＥＤ素子１０１を横長に並べて、並列又は直列に接続したものでも良い。また、その他、必要に応じて、ＬＥＤ素子１０１の数、配置、接続形態を採用することが可能である。どのようなレイアウトを採用した場合でも、隣接するＬＥＤ素子１０１間はブリッジ部ＢＲで接続されるようにする。

以下、図２〜図６を参照して、図１（Ａ）及び（Ｂ）に示す並列接続のＬＥＤアレイ１０の製造方法を説明する。図２〜図６は、図１（Ａ）の直線ａｂ間の概略断面図であるので、図中２つの窒化物半導体発光素子（ＬＥＤ素子）１０１のみが表されているが、この例では、４つのＬＥＤ素子１０１が縦横２×２に配列されて同一基板上に同時に形成される。なお、以下の製造方法は、あくまでも一例であり、これに限られるものではない。

まず、図２（Ａ）に示すように、有機金属化学気相成長（ＭＯＣＶＤ）にてＡｌ_ｘＩｎ_ｙＧａ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を成長可能な成長基板（例えば、Ｃ面サファイヤ基板）１を準備し、ＭＯＣＶＤを用いて成長基板１上にＡｌ_ｘＩｎ_ｙＧａ_ｚＮから成る半導体層積層を結晶成長させる。

具体的には、サファイア基板１をＭＯＣＶＤ装置に投入し、水素雰囲気中で１０００℃、１０分間の加熱を行う（サーマルクリーニング）。次に、約５００℃で、ＴＭＧ１０．４μｍｏｌ／ｍｉｎ、ＮＨ_３３．３ＬＭを３分間供給して低温バッファ層（ＧａＮ層）２０を形成する。なお、成長基板１は、ＧａＮのエピタキシャル成長が可能な格子定数を有する単結晶基板であり、後でレーザーリフトオフによる基板剥離を可能にするよう、ＧａＮの吸収端波長である３６２ｎｍの光に対して透明なものから選択される。サファイア以外に、スピネル、ＳｉＣ、ＺｎＯ等を用いても良い。

次に、１０００℃まで昇温して３０秒間保持することにより低温バッファ層２０を結晶化させ、そのままの温度でＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ_３４．４ＬＭを１００分間供給し、下地ＧａＮ層（アンドープＧａＮ層）２１を約５μｍの膜厚で形成する。一般的に、アンドープＧａＮ層は、１〜３μｍの膜厚で積層されるが、本実施例では、アンドープＧａＮ層２１を用いてブリッジ部ＢＲ（図１）を形成するため、その強度を確保するために約５μｍの膜厚としている。なお、膜厚を厚くしすぎると臨界膜厚によるストレスが増大し、成長膜中にクラックが起こることがあるので、最大でもアンドープＧａＮ層２１の膜厚は、１０μｍ程度以下とすることが好ましい。

続いて、温度１０００℃でＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ_３４．４ＬＭ、ＳｉＨ_４２．７×１０^−９μｍｏｌ／ｍｉｎを１００分間供給し、Ｓｉドープのｎ型ＧａＮ層２２を約５μｍの膜厚で成長させる。

次に、活性層２３として、例えば、ＧａＮ／ＩｎＧａＮ多層膜からなる多重量子井戸構造を成長させる。ここではＩｎＧａＮ／ＧａＮを１周期として５周期成長を行う。温度約７００℃でＴＭＧ３．６μｍｏｌ／ｍｉｎ、ＴＭＩ１０μｍｏｌ／ｍｉｎ、ＮＨ_３４．４ＬＭを３３秒間供給して膜厚約２．２ｎｍのＩｎＧａＮ井戸層と、ＴＭＧ３．６μｍｏｌ／ｍｉｎ、ＮＨ_３４．４ＬＭを３２０秒間供給して膜厚約１５ｎｍのＧａＮ障壁層との成長を５周期分繰り返す。

次に、ｐ型ＧａＮ層２４として、ｐ型ＡｌＧａＮ層（クラッド層）とＭｇドープのｐ型ＧａＮ層（コンタクト層）とを順次成膜する。活性層２３に引き続き、温度を８７０℃まで上げ、ＴＭＧ８．１μｍｏｌ／ｍｉｎ、ＴＭＡ７．５μｍｏｌ／ｍｉｎ、ＮＨ_３４．４ＬＭ、Ｃｐ_２Ｍｇ２．９×１０^−７μｍｏｌ／ｍｉｎを５分間供給し、Ｍｇドープのｐ型ＡｌＧａＮ層（クラッド層）を約４０ｎｍ成長させる。引き続き、そのままの温度でＴＭＧ１８μｍｏｌ／ｍｉｎ、ＮＨ_３４．４ＬＭ、Ｃｐ_２Ｍｇ２．９×１０^−７μｍｏｌ／ｍｉｎを７分間供給し、Ｍｇドープのｐ型ＧａＮ層（コンタクト層）を約１５０ｎｍ成長させる。

次に図２（Ｂ）に示すように、デバイス構造層２表面（ｐ型ＧａＮ層２４表面）に、電子ビーム蒸着法により膜厚２００ｎｍのＡｇ層を形成し、フォトリソグラフィによってパターニングされた反射電極層３を形成する。なお、反射電極層３は、周知のリフトオフ法により形成しても良い。また、反射電極層３は、Ａｇの他、Ｐｔ、Ｐｄ、Ｎｉ、Ｔｉ、Ａｌ及びこれらを含む合金を使用しても良い。その後、図２（Ｃ）に示すように、反射電極層３の周辺のデバイス構造層２上（ｐ型ＧａＮ層２４上）に、スパッタ法を用いて反射電極層３と同じ膜厚のＳｉＯ_２からなるエッチングストップ層４を形成する。エッチングストップ層４は、図５（Ｃ）及び（Ｄ）を参照して後述するエッチング工程においてエッチストッパーとして機能する。

次に、図２（Ｄ）に示すように、反射電極層３及びエッチングストップ層４を含む領域に、スパッタ法を用いて膜厚２００ｎｍのＡｕからなる第１接着層５を形成する。なお、反射電極層３及びエッチングストップ層４を含む領域に、拡散防止層、絶縁層等を形成してから第１接着層５を形成するようにしても良い。拡散防止層、絶縁層等を形成する場合は、例えば、スパッタ法を用いて膜厚３００ｎｍのＴｉＷからなる拡散防止層を形成する。拡散防止層は反射電極層３に用いた材質の拡散を防止するためのもので、反射電極層３にＡｇを含む場合には、Ｔｉ、Ｗ、Ｐｔ、Ｐｄ、Ｍｏ、Ｒｕ、Ｉｒ、Ａｕ及びこれらの合金を用いることができる。拡散防止層上には、例えば、化学気相堆積（ＣＶＤ）等によりＳｉＯ_２からなる絶縁層を形成することが好ましい。

次に、図２（Ｅ）及び図３（Ａ）に示す工程により、ＬＥＤアレイ１００の素子間部分のデバイス構造層２をエッチングにより分割して素子分離溝を形成する。この時、電気的に絶縁となる初期成長層であるアンドーブＧａＮ層２１を残した状態とする。

具体的には、図２（Ｅ）に示すように、既存のフォトリソグラフィを用いて、反射電極層３、エッチングストップ層４及び第１接着層５を覆ってデバイス構造層２表面にレジストパターンＰＲ１を形成する。その後、レジストパターンＰＲ１をマスクとして、ドライエッチング法を用いることにより、図３（Ａ）に示すように、露出したデバイス構造層２をアンドーブＧａＮ層２１の表面が露出するまでエッチングする。ここで素子間に残されたアンドープＧａＮ層２１は、後の工程によりブリッジ部ＢＲ（図１）となる。

次に、図３（Ｂ）に示すように、デバイス構造層２のエッチング部（素子分離溝）に保護反射層１４を形成する。まず、素子分離溝のみを露出するレジストパターンをフォトリソグラフィを用いて作成し、ＳｉＯ_２をスパッタ法により、分離溝内に約３００ｎｍの厚さで成膜して分離溝を絶縁保護する。続いて、スパッタ法によりＳｉＯ_２膜の上に、Ａｇを約１５０ｎｍ成膜して反射膜を形成する。さらに、反射膜の保護を目的として、Ｔｉ（１５０ｎｍ）／ＳｉＯ_２（３００ｎｍ）をスパッタ法により成膜する。その後、リフトオフにより、分離溝内のみに保護反射層１４を残す。なお、この時に、分離溝の強度を高めるために、分離溝にアンダーフィル材を充填してもよい。

次に、図３（Ｃ）に示すように、Ｓｉからなる支持基板１０を用意し、その上に抵抗加熱蒸着法を用いて膜厚１μｍのＡｕＳｎ（Ｓｎ：２０ｗｔ％）からなる第２接着層６を形成する。支持基板１０は熱膨張係数がサファイア（７．５×１０^−６／Ｋ）やＧａＮ（５．６×１０^−６／Ｋ）に近く、熱伝導率が高い材料が好ましい。例えば、Ｓｉ、ＡｌＮ、Ｍｏ、Ｗ、ＣｕＷ等を用いることができる。第１接着層５の材質と第２接着層６の材質は、融着接合が可能な、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ｐｄ−Ｉｎ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ａｇ−Ｓｎ、Ａｇ−Ｉｎ、Ｎｉ−Ｓｎ等を含む金属や、拡散接合が可能なＡｕを含む金属を用いることができる。

第２接着層６は、例えば、図３（Ｃ）及び（Ｄ）に示すように、リフトオフ法を用いて形成することができる。まず、フォトレジスト（例えば、Ｃｌａｒｉａｎｔ Ｃｏ．製フォトレジストＡＺ５２００）を熱酸化処理した支持基板１０の全面に塗布し、９０℃以下に設定したホットプレートを用い、大気中で９０秒間程度のプリベークを行う。次いで、ＵＶ光を用い、ファースト露光量１７ｍＪとして、フォトレジストにパターンを露光する。露光後のフォトレジストを１２０℃の大気中で９０秒間程度のリバーサルベーク処理を行い、露光部を熱架橋させる。次に、反転露光量６００ｍＪとして、ＵＶ光を支持基板１０全面に照射する。さらに、現像液中に１３０秒間浸漬し、現像処理を行うことにより所望の（第２接着層６となる部分以外に）フォトレジストパターンＰＲ２を形成する。このように形成されたフォトレジストパターンＰＲ２は、周縁部が支持基板１０に対して逆テーパ形状となる。なお、使用するレジスト及びフォトリソグラフィの条件は、適宜変更可能である。

次に、抵抗加熱蒸着法を用いて、Ｔｉ（１５０ｎｍ）／Ｎｉ（５０ｎｍ）／Ａｕ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／ＡｕＳｎ（１０００ｎｍ、Ｓｎ：２０ｗｔ％）からなる金属積層６を成膜し、その後、リフトオフによって、図３（Ｄ）に示すような端部が支持基板１０に対してテーパ形状となる第２接着層６を形成する。なお、第２接着層６の形状は、第１接着層５と接合される面（上面）と側面とがなす角度が鈍角（θ１＞９０°）となる形状であり、側面の支持基板１０に対する角度が常に０°＜θ＜９０°の範囲内にある形状であれば、図示したような順テーパ形状に限るものではない。

なお、第２接着層６は、リフトオフ法以外にも、ドライエッチング法又はウェットエッチング法を用いても形成することができる。これらの場合、熱酸化処理した支持基板１０の全面に、抵抗加熱蒸着法を用いて、Ｔｉ（１５０ｎｍ）／Ｎｉ（５０ｎｍ）／Ａｕ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／ＡｕＳｎ（１０００ｎｍ、Ｓｎ：２０ｗｔ％）からなる金属積層６を成膜した後に、所望のレジストパターン（第２接着層６となる部分を覆うパターン）を形成し、露出した金属積層６を基板界面までエッチングによって除去・パターニングすることにより、図３（Ｄ）に示すような第２接着層６を形成する。なお、ドライエッチングには、例えば、Ａｒ、Ｃｌ_２、ＣＦ_４を用い、ウェットエッチングのエッチャントには、例えば、Ａｕに対してはヨウ素及びヨウ化アンモニウム水溶液等を用いることが可能である。

次に、図４（Ａ）に示すように、第１接着層５と第２接着層６を接触させ、圧力３ＭＰａで加圧した状態で３００℃に加熱して１０分間保持した後、室温まで冷却することにより融着接合を行う。この融着接合により融着層が形成される。

その後、図４（Ｂ）に示すようにＵＶエキシマレーザーの光をサファイア基板１の裏面側から照射し、バッファ層２０を加熱分解することで、レーザーリフトオフによるサファイア基板１の剥離を行う。なお、基板１の剥離あるいは除去は、エッチング等の別の手法を用いてもよい。 レーザーには波長が２４８ｎｍのＫｒＦエキシマレーザーを用いる。レーザーのパワーのエネルギーは約８００ｍＪ／ｃｍ^２とする。ＬＬＯ後のサファイア基板１表面のＧａＮが金属Ｇａと窒素に分解されるため、図４（Ｃ）に示すように、基板剥離後に表出する面はアンドープＧａＮ層２１となる。

次に、素子部（発光部）となる領域の成長初期層（アンドープＧａＮ層）２１をエッチングにより完全に除去し、ｎ型ＧａＮ層２２を露出させる。この時、素子間となる領域の成長初期層（アンドープＧａＮ層）２１を残すことによりブリッジ部ＢＲを形成する。

まず、図５（Ａ）に示すように、アンドープＧａＮ層２１表面の素子分離溝に対応する部分（素子間となる領域）にフォトリソグラフィによりレジストパターンＰＲ２を形成する。その後、レジストパターンＰＲ２をマスクとして、ドライエッチング法にて露出部分のアンドープＧａＮ層２１をその膜厚分（本実施例では約５μｍ）除去し、図５（Ｂ）に示すようにｎ型ＧａＮ層２２を露出させる。その後、レジストパターンＰＲ２を除去する。これにより、素子間に成長初期層（アンドープＧａＮ層）２１からなるブリッジ部ＢＲを形成することができる。ブリッジ部ＢＲは、アンドープ層によって形成されているため、光導波はするものの、電気的には絶縁されている。また、エッチングによって露出したｎ型ＧａＮ層２２表面は、電極部（配線層）８を形成するための電気的接続が可能な領域となる。なお、光取り出し効率を向上させる為に露出したｎ型半導体層２２表面には、凹凸加工を施す（光取り出し構造を形成する）ようにしても良い。

次に、図５（Ｃ）に示すように、デバイス構造層２の端部が露出するようにフォトレジストＰＲ３を形成する。その後、塩素ガスを用いたドライエッチング法により、フォトレジストＰＲ３から露出したデバイス構造層２の端部をエッチングストップ層４が露出するまでエッチングする。これにより図５（Ｄ）に示すように、デバイス構造層２の側壁は、支持基板１０を下にした場合に上方に向かって断面積が減少するテーパ形状（支持基板１０に対して順テーパ形状）となる。

なお、エッチングストップ層４及び第１接着層５の一部をエッチングすることで、第１接着層及び第２接着層からなる融着層（反射電極層３及びエッチングストップ層４の残部を含む）が、上面と側面とのなす角が９０°よりも大きく、側面に支持基板１０に対して９０°以上となる部分を含まない形状（支持基板１０に対して順テーパ形状）に成形してもよい。

次に、図６（Ａ）に示すように、上述した工程で形成した素子の上面全体に、化学気相堆積（ＣＶＤ）等によりＳｉＯ_２からなる保護膜（絶縁膜）７を形成し、その後、デバイス構造層２上に形成された保護膜７の一部を緩衝フッ酸を用いてエッチングして、デバイス構造層２の表面（ｎ型ＧａＮ層２２の表面）の一部及びブリッジ部ＢＲを露出させる。

次に、図６（Ｂ）に示すように、電子ビーム蒸着法により、膜厚１ｎｍのＴｉ層、膜厚２００ｎｍのＡｌ層、膜厚１００ｎｍのＴｉ層、膜厚２μｍのＡｕ層をこの順序で積層し、リフトオフによってパターニングすることにより、ｎ型ＧａＮ層２２表面に、例えば、幅１０μｍ程度の配線電極８を形成する。なお、配線電極８の線幅は２０μｍ以下３μｍ以上であることが好ましい。配線電極８の平面形状は、図１（Ａ）に示すような形状に限らず、櫛歯状や放射状、同心円状等どのようなものでも良い。

その後、支持基板１０をレーザースクライブ又は、ダイシングにより分割し、各ＬＥＤアレイ１００の表面に黄色の蛍光体を塗布する。これは青色ＧａＮ発光素子であるＬＥＤ素子１０１を白色化するためである。本発明の実施例では、ＬＥＤ素子１０１間にブリッジ部ＢＲを形成することにより、素子分離溝を塞いでいるため、素子分離溝内に蛍光体が塗布されず、当該部分の蛍光体の量が素子部（発光面）上の蛍光体の量よりも多くなることがない。したがって、素子間においても素子部と同様の白色発光を得ることができる。

次に、ＬＥＤアレイ１００上のＬＥＤ素子１０１を直列接続にする場合の製造方法について説明する。基本的な製造方法は並列接続によるものと同様であるので、相違点のみを説明する。図７（Ａ）及び（Ｂ）は、ＬＥＤアレイ１００上のＬＥＤ素子１０１を直列接続にする場合の、図１（Ｃ）の直線ｃｄ間、ｅｆ間の概略断面図である。

図１（Ｃ）に示すようにＬＥＤアレイ１００上のＬＥＤ素子１０１を直列接続にする場合には、Ｓｉからなる支持基板１０を用意し、熱酸化処理を行い、図７（Ａ）に示すように、支持基板１０の表面に絶縁膜（熱酸化ＳｉＯ_２膜）９を形成する。絶縁膜９の膜厚は、絶縁性を確保する目的を達成できる厚さであればよい。また、支持基板１０の裏面の全面電極１３は不必要であるので形成しない。

さらに図７（Ｂ）に示すように、隣接するＬＥＤ素子１０１との接続部分において、上述した工程で素子の上面全体に形成したＳｉＯ_２からなる保護膜（絶縁膜）７の一部（デバイス構造層２上に形成された保護膜７の一部及び電極部１２上に形成された保護膜７の一部）を緩衝フッ酸を用いてエッチングして、成長基板１の剥離によって露出したデバイス構造層２の表面（ｎ型ＧａＮ層２２の表面）の一部及び電極部１２を露出させる。その後、電子ビーム蒸着法により、膜厚１ｎｍのＴｉ層、膜厚２００ｎｍのＡｌ層、膜厚１００ｎｍのＴｉ層、膜厚２μｍのＡｕ層をこの順序で積層し、リフトオフによってパターニングすることにより、ｎ型ＧａＮ層２２と隣接する素子の電極部１２（ｐ側電極）とを接続する。

なお、支持基板１０上の素子構造（デバイス構造層２、第１及び第２接着層からなる融着層等）は、配線層８を形成する一辺又は二辺のみが下方に向かって外側に広がる斜面となるように加工されていても良い。

最後の、図１（Ｂ）に示すように、蛍光体層１０８を形成する。蛍光体層１０８は、例えば、蛍光体粉末をバインダー樹脂に混合した蛍光体含有樹脂を用いて形成する。蛍光体材料としては、例えば、赤色蛍光体（ＣａＡｌＳｉＮ_３：Ｅｕ^２＋、（Ｃａ，Ｓｒ）ＡｌＳｉＮ_３：Ｅｕ^２＋、Ｃａ_２Ｓｉ_５Ｎ_８：Ｅｕ^２＋、（Ｃａ，Ｓｒ）_２Ｓｉ_５Ｎ_８：Ｅｕ^２＋、ＫＳｉＦ_６：Ｍｎ^４＋、ＫＴｉＦ_６：Ｍｎ^４＋等）、黄色蛍光体（Ｙ_３Ａｌ_５Ｏ_１２：Ｃｅ^３＋、（Ｓｒ，Ｂａ）_２ＳｉＯ_４：Ｅｕ^２＋、Ｃａ_ｘ（Ｓｉ，Ａｌ）_１２（Ｏ，Ｎ）_１６：Ｅｕ^２＋等）、緑色蛍光体（Ｌｕ_３Ａｌ_５Ｏ_１２：Ｃｅ^３＋、Ｙ_３（Ｇａ，Ａｌ）_５Ｏ_１２：Ｃｅ^３＋、Ｃａ_３Ｓｃ_２Ｓｉ_３Ｏ_１２：Ｃｅ^３＋、ＣａＳｃ_２Ｏ_４：Ｅｕ^２＋、（Ｂａ，Ｓｒ）_２ＳｉＯ_４：Ｅｕ^２＋、Ｂａ_３Ｓｉ_６Ｏ_１２Ｎ_２：Ｅｕ^２＋、（Ｓｉ，Ａｌ）_６（Ｏ，Ｎ）_８：Ｅｕ^２＋等）及び青色蛍光体（ＢＡＭ等）を単独又は複数種類混合して用いる。また、樹脂材料としては、シリコーン樹脂、エポキシ樹脂等が使用可能である。なお、蛍光体材料を樹脂なしに焼結して板状にした蛍光体板を用いることも考えられる。

蛍光体層１０８の膜厚は、概ね２０〜３００μｍ程度であり、蛍光体の効率、粒径、所望の色度等により最適な膜厚を選択する。

蛍光体層１０８の形成方法は、例えば、まず、蛍光体をシリコーン樹脂に混合し、素子表面にポッティングにより塗布し、約１５０℃で４時間硬化させる。これにより、素子上には、膜厚２００〜３００μｍの蛍光体層１０８が形成される。なお、蛍光体の材料や樹脂との混合比、及び塗布量は要求される色温度によって適宜調整する。また、蛍光体層１０８の形状は、塗布する素子の形状により曲率が変化するが表面張力により概ね半球状になる。この他にも、例えば、ステンシルマスクを用いる方法（特開２００２−１８５０４８号公報参照）や、原子層エピタキシー法を用いた方法（特開２００１−２４４５０７号公報参照）が蛍光体層１０８の形成方法として考えられる。

図８は、本発明の実施例によるＬＥＤアレイ１００を組み込んだ車両用灯具（ヘッドランプ）５０の構成を表す概念図である。

図８（Ａ）は、照射用光学系５１として、照射レンズ１０５を使用した例である。照射レンズ１０５は、ＬＥＤアレイ１００の光源像１０６が、車両前端部に正対した仮想鉛直スクリーン（照射面）１０７上に投影されるように設定されている。

照射光学系５１は、図８（Ｂ）に示すようにマルチリフレクタ（反射面）１０３と照射レンズ１０５を用いても良い。図８（Ｂ）に示すヘッドランプ５０は、ＬＥＤアレイ１００の発光面を覆うように配置された蛍光体層（波長変換層）１０８からなる光源１０２と、複数の小反射領域に区画されたマルチリフレクタである反射面１０３、シェード１０４及び照射レンズ１０５を含む照射光学系５１とを含んで構成される。

図８（Ｂ）に示すように、光源１０２は、照射方向（発光面）が上向きとなるように配置され、反射面１０３は、第１焦点が光源１０２近傍に設定され、第２焦点がシェード１０４の上端縁近傍に設定された回転楕円形の反射面であり、光源１０２からの光が入射するように、光源１０２の側方から前方にかけての範囲を覆うように配置されている。

反射面１０３は、図８（Ｂ）に示すように、光源１０２のＬＥＤアレイ１００の光源像１０６を所定の配光形状で車両前方に照射し、車両前端部に正対した仮想鉛直スクリーン（照射面）１０７上に、ＬＥＤアレイ１００の光源像１０６が投影されるように構成されている。

シェード１０４は、反射面１０３からの反射光の一部を遮光してヘッドランプに適したカットオフラインを形成するための遮光部材であり、上端縁を照射レンズ１０５の焦点近傍に位置させた状態で照射レンズ１０５と光源１０２の間に配置されている。

照射レンズ１０５は、車両前方側に配置され、反射面１０３からの反射光を照射面１０７上に照射する。

以上、本発明の実施例によれば、半導体発光素子１０１を複数個配置した半導体発光素子アレイにおいて、各半導体発光素子１０１間に光を導波可能な絶縁性のブリッジ部を形成する。

これにより、半導体発光素子１０１間の素子分離溝が塞がれて、素子分離溝内に蛍光体層が形成されることを防止することができる。よって、素子間における蛍光体量が素子部（発光面上）における蛍光体量と同等もしくはそれ以下となり、素子間と素子部での色温度を統一して色ムラをなくすことが可能となる。

さらに、ブリッジ部ＢＲは光を導波可能なため、素子部において発生した光がブリッジ部ＢＲ内をとおり素子間からも取り出される。よって、素子間と素子部の輝度ムラを抑えることが可能となる。
以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。

１…成長基板、２…デバイス構造層（ＧａＮ系発光部）、３…ｐ電極層（反射電極層）、４…エッチングストップ層、５…第１接着層、６…第２接着層、７…絶縁膜、８…配線電極、９…絶縁層、１０…支持基板、１１…ｎ側電極、１２…電極部（ｐ側電極）、１３…全面電極、２０…バッファ層、２１…アンドープＧａＮ層、２２…ｎ型ＧａＮ層、２３…活性層、２４…ｐ型ＧａＮ層、５０…ヘッドランプ、５１…投射光学系、１００…ＬＥＤアレイ、１０１…窒化物半導体発光素子（ＬＥＤ素子）、１０８…蛍光体層（波長変換層）、１０２…光源、１０３…反射面、１０４…シェード、１０５…照射レンズ、１０６…光源像、１０７…照射面、ＢＲ…ブリッジ部

Claims (9)

1. 支持基板と、
   前記支持基板上に配置される複数の半導体発光素子であって、それぞれが、第１導電型の第１半導体層、該第１半導体層に接して形成される活性層、および、該活性層に接して形成される第２導電型の第２半導体層、を含む半導体積層、ならびに、前記支持基板および前記半導体積層を接合する接合層、を有する複数の半導体発光素子と、
   前記複数の半導体発光素子のそれぞれの表面上に、前記複数の半導体発光素子のそれぞれの素子間を跨ぐように配置され、隣接する半導体発光素子の前記半導体積層を連結する連結部であって、電気絶縁性および光導波性を備えるアンドープの半導体で形成された連結部と
   を有する半導体発光素子アレイ。
2. さらに、前記複数の半導体発光素子の表面に設けられる蛍光体層を有する請求項１記載の半導体発光素子アレイ。
3. さらに、前記連結部の前記支持基板側表面に形成される絶縁膜と反射膜とを有する請求項１又は２記載の半導体発光素子アレイ。
4. 前記半導体発光素子の上面はｎ型半導体で構成されており、前記連結部は該ｎ型半導体と連結している請求項１〜３のいずれか１項に記載の半導体発光素子アレイ。
5. 前記複数の半導体発光素子は直列接続されている請求項１〜３のいずれか１項に記載の半導体発光素子アレイ。
6. 請求項１〜５のいずれか１項に記載の半導体発光素子アレイと、
   前記半導体発光素子の照射像を所定の配光形状で照射する光学系と
   を有する車両用灯具。
7. 複数の半導体発光素子を有する半導体発光素子アレイの製造方法であって、
   （ａ）成長基板を準備する工程と、
   （ｂ）前記成長基板上に、アンドープの成長初期層を形成する工程と、
   （ｃ）前記成長初期層上に、第１導電型の第１半導体層と、該第１半導体層の上に形成される活性層と、該活性層の上に形成される第２導電型の第２半導体層とを含む半導体積層を成長する工程と、
   （ｃ）前記第２半導体層上に第１接合層を形成する工程と、
   （ｄ）前記複数の半導体発光素子の素子間となる領域において、前記半導体積層を除去して、前記半導体積層を分離するとともに、前記成長初期層を露出させる工程と、
   （ｅ）支持基板を準備する工程と、
   （ｆ）前記支持基板上に、第２接合層を形成する工程と、
   （ｇ）前記第１接合層と前記第２接合層とを重ね合わせて接合して融着層を形成する工程と、
   （ｈ）前記成長基板を前記半導体積層から剥離する工程と、
   （ｉ）前記複数の半導体発光素子の素子部となる領域において、前記工程（ｈ）により露出した前記成長初期層を除去して、前記第１半導体層を露出させ、かつ、前記複数の半導体発光素子の素子間となる領域において、前記初期成長層を残して、前記素子部の表面から突出した連結部を形成する工程と、
   （ｊ）前記第１半導体層に接して、配線電極を形成する工程と
   を含む半導体発光素子アレイの製造方法。
8. さらに、（ｋ）前記半導体発光素子アレイの表面に蛍光体層を形成する工程を有する請求項７記載の半導体発光素子アレイの製造方法。
9. さらに、前記工程（ｄ）の後に、（ｌ）前記露出した成長初期層上に、絶縁膜と反射膜とを形成する工程を有する請求項７又は８に記載の半導体発光素子アレイの製造方法。
   

Images