[go: up one dir, main page]

JP5949321B2 - 可変調整精度を有する増幅器回路 - Google Patents

可変調整精度を有する増幅器回路 Download PDF

Info

Publication number
JP5949321B2
JP5949321B2 JP2012183266A JP2012183266A JP5949321B2 JP 5949321 B2 JP5949321 B2 JP 5949321B2 JP 2012183266 A JP2012183266 A JP 2012183266A JP 2012183266 A JP2012183266 A JP 2012183266A JP 5949321 B2 JP5949321 B2 JP 5949321B2
Authority
JP
Japan
Prior art keywords
gain
amplifier
levels
adjustment
gain levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012183266A
Other languages
English (en)
Other versions
JP2013046417A (ja
Inventor
パリーク・サミール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2013046417A publication Critical patent/JP2013046417A/ja
Application granted granted Critical
Publication of JP5949321B2 publication Critical patent/JP5949321B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H03G1/0029Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197Pl types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45488Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本願は、概して増幅器に関し、より詳細には可変調整精度を有する増幅器に関する。
増幅器は、信号を増幅するために種々の用途で用いられている。増幅器は、線形等化器回路のような種々の回路により実装され得る。増幅器回路は、信号を増幅し、通信媒体を横断する信号の劣化を補償する。増幅器回路は、適切な回路を用いて調整され得る。
本開示は、可変調整精度を有する増幅器回路を提供する。
本開示の一態様によると、増幅器回路の可変調整を実現するためのシステムが提供される。システムは、増幅器の利得を離散的な利得レベルに設定する複数の調整段を有する増幅器を有する。特定の実施形態では、調整段は直列に接続され、各調整段は、スイッチに並列に接続された抵抗器を有し、該スイッチはオフにされ、増幅器に利得を隣接する利得レベルに設定させる。特定の実施形態では、複数の利得レベルのうちの隣接する各々間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい。
本開示の別の態様によると、増幅器は、増幅器の利得を追加の離散的な利得レベルに設定する追加の調整段を有する。特定の実施形態では、調整段は並列に接続され、各調整段は、スイッチに直列に接続された抵抗器を有し、該スイッチはオンにされ、増幅器に利得を追加の利得レベルのうちの隣接する1つに設定させる。特定の実施形態では、追加の複数の利得レベルのうちの隣接する各々間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい。
本開示による可変精度の調整を有する増幅器回路は、多数の技術的利点を有する。例えば、線形等化器回路のような増幅器回路は、種々の通信媒体及び異なる動作環境に渡る信号劣化を補償できる。これらの変化する変数に適応するために、可変精度の調整を有する増幅器回路は、1又は複数の選択可能な調整段を用いて、周波数領域に渡り利得の調整を可能にする。本開示の実施形態は、増幅器回路の利得を多くの可能な離散的な利得レベルのうちの1つに調整することを実現する。
これらの実施形態では、例えば、2つの隣接する利得レベルの間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい。したがって、増幅器回路は、大きい利得において微調整を、小さい利得において粗調整に対応できる。他の実施形態では、このような増幅器回路は、追加の回路と組合せられ、高い利得において粗調整を、低い利得において微調整を更に実現できる。
添付の図面と関連して以下の詳細な説明を参照することにより、本開示はより良く理解されるだろう。
微−粗調整ステップを有する増幅器の概略図である。 図1Aの増幅器の増幅のボード線図である。 粗−微調整ステップを有する増幅器の概略図である。 図2Aの増幅器の増幅のボード線図である。
図1Aは、微−粗調整ステップを有する増幅器回路100の概略図である。特定の実施形態では、増幅器回路100は、線形等化器回路として実施される。増幅器回路100の要素は、同時に動作して、適切な動作周波数において適切な増幅を提供するよう増幅器の利得を調整することにより、信号を増幅する。例えば、増幅器回路100は、一群の調整段を用いて、抵抗素子を増幅器回路に追加又は取り去る。各調整段は、抵抗器及びスイッチを互いに直列に接続させ、各調整段は、他の調整段に並列に接続される。増幅器回路の種々の調整は、ユーザに所望の動作周波数に渡って適切な利得を設定させ、それにより異なる環境で使用するために回路を適応させる。例えば、増幅器回路は、2以上の通信機と、一方の通信機が他方へ伝達した信号の品質が低下することが分かっている通信媒体とを含む通信システム環境で用いられてもよい。
通信媒体に渡る信号劣化のレベルは、種々の環境要因及び動作要因に依存して通信媒体毎に変化し得る。例えば、複数のブレードサーバ間の通信を実現させる特定のデータセンタのバックプレーン通信システムは、別のデータセンタのバックプレーン通信システムとは異なるかも知れない。これは、ブレードサーバ間の距離又は通信システム及び/又は媒体の特定の物理特性のためである。特定の環境要因は、温度及び圧力を含む。可変調整を有する増幅器回路は、特定の動作環境で経験する信号劣化を補償するように増幅器回路の増幅を設定する調整機構を設けることにより、多くの異なる環境で実質的に同一の回路の使用を可能にする。増幅器回路100に示されたような可変調整を有する増幅器回路は、高い利得で微調整を提供し低い利得で粗調整を提供することにより、現地で必要なときに回路の増幅を調整する柔軟性をユーザに提供する。
示されるように、増幅器回路100は、1対の金属酸化膜半導体電界効果トランジスタ(MOSFET)102、電圧源104、グランド端子106、キャパシタ108、電流源110、及び複数の調整段112を有する。
示されるように、増幅器回路100は、MOSFET102aのゲートで入力を受信し、MOSFET102bのゲートで反転入力を受信し、縦列接続された調整段を通じて可変調整を実現し、MOSFET102bのドレインで出力を提供し、MOSFET102aのドレインで反転出力を提供する。増幅器回路100により提供される増幅は、調整段112を作動させることにより調整できる。1対のMOSFET102のみが示されるが、適切な増幅を提供するために、トランジスタの任意の適切な組合せが存在し得る。示されるように、調整段112a、112b、112c及び112dは、電気的に並列に接続される。各調整段は、増幅器回路100の増幅を調整するために並列に接続されたスイッチ及び対応する抵抗器を有する。112aのスイッチを作動させると、調整段112aの対応する抵抗器に、調整段112全体により提供される実効抵抗値を調整させ、それにより増幅器回路100の増幅を調整する。同様に、調整段112b−dに対応するスイッチが作動され、増幅器回路100により提供される増幅のレベルを調整できる。
図1Bは、調整段112により調整されたときの増幅器回路100の増幅を示すボード線図150である。示されるように、ボード線図150のX軸は、周波数を、ラジアン毎秒で、対数目盛で示す。Y軸は、増幅器回路100の利得の大きさをデシベルで示す。ボード線図150は、説明のために、約5乃至50ラジアン毎秒のような、増幅器回路100の特定の動作範囲を示す。幾つかの実施形態は、約10MHz乃至100GHzの動作範囲を有し得る。特定の実施形態では、大きさは、−10dB乃至+10dBの範囲であってもよい。ボード線図150は、種々の調整構成における増幅器回路100の特性を示す。例えば、周波数応答152は、調整段112の全てのスイッチが(図1Aに示されるように)オフにされた状態に対応し、周波数応答154は、調整段112の全てのスイッチがオンにされた状態に対応する。周波数応答152と周波数応答154との間に示された周波数応答は、増幅器回路100の増幅を調整するための他の可能な組合せの結果を示す。特定の実施形態では、ある調整の組合せから他の組合せへ利得を調整することは、調整段112の各々に対応する1又は複数のスイッチを作動させることを含み得る。示されるように、種々の可能な調整の組合せの選択は、離散した利得レベルを生成する。ボード線図150は、調整段112による増幅器回路100の調整が高い利得レベルで微調整ステップ156を生じ、低い利得レベルで粗調整ステップ158を生じることも示す。
例えば、2つの隣接する利得レベルの間の利得の差は、利得の大きさが小さい場合より、利得の大きさが大きい場合の方が小さい。特定の実施形態では、利得の大きさが小さい場合の隣接する利得レベルは、約1デシベルより大きい差を有し得る。これらの実施形態では、利得の大きさが大きい場合の隣接する利得レベルは、約1デシベルより小さい差を有し得る。例えば、利得の大きさが小さい場合の大きさの差は、ボ―ド線図150に示されるように、約1デシベルから約3デシベルまでの範囲であってもよい。隣接する利得レベルのこのような変化は、増幅器回路100により達成できる。例えば、調整段112の並列構成とともに各調整段112に対応する抵抗器のために適切な値の抵抗値を選択することは、ボード線図150に示された種々の可能な周波数応答を提供し、それにより、利得の大きさが大きいときに微調整を実現し、利得の大きさが小さいときに粗調整を実現する。他の実施形態では、各調整段112に対応する抵抗器のために他の値の抵抗値を選択することは、大きさのほぼ等しい調整段を提供できる。
有利なことに、増幅器回路100は、ボード線図150に示されたように、高い利得で微調整を提供し、低い利得で粗調整を提供するが、特定の用途又は通信環境では、高い利得で粗調整を有し、低い利得で微調整を有することが望ましいかも知れない。図2A及び2Bは、高い利得レベルで粗調整を提供し、低い利得レベルで微調整を提供することができる増幅器回路に対応する。
図2Aは、粗−微調整ステップを有する増幅器回路200の概略図である。特定の実施形態では、増幅器回路200の要素は、同時に動作して、適切な動作周波数において適切な増幅を提供するよう増幅器の利得を調整することにより、信号を増幅する。例えば、増幅器回路200は、一群の調整段階を用いて、抵抗素子を増幅器回路に追加又は取り去る。各調整段階は、抵抗器及びスイッチを互いに並列に接続させ、各調整段階は、他の調整段階に直列に接続される。増幅器回路200に示されたような可変調整を有する増幅器回路は、高い利得で粗調整を提供し低い利得で微調整を提供することにより、現地で必要なときに回路の増幅を調整する柔軟性をユーザに提供する。
示されるように、増幅器回路200は、1対のMOSFET202、電圧源204、グランド端子206、キャパシタ208、電流源210、及び複数の調整段212を有する。示されるように、増幅器回路200は、MOSFET202aのゲートで入力を受信し、MOSFET202bのゲートで反転入力を受信し、縦列接続された調整段を通じて可変調整を実現し、MOSFET202bのドレインで出力を提供し、MOSFET202aのドレインで反転出力を提供する。
MOSFET202a及び202bは、電気又は電子信号を増幅するのに適した任意のトランジスタを表す。特定の実施形態では、MOSFET202a及び202bは、NMOS若しくはPMOS MOSFETのいずれか、又はNMOS及びPMOS MOSFETの任意の適切な組合せであってもよい。示された実施形態では、MOSFET202a及び202bは、両方ともNMOS MOSFETである。示されるように、MOSFET202aは、増幅器回路の入力(Vin)を受信し、反転出力(Voutx)を提供する。一方で、MOSFET202bは、増幅器回路の反転入力(Vinx)を受信し、回路の出力(Vout)を提供する。上述のように、1対のMOSFET202により提供される増幅は、調整段212を作動させることにより調整できる。2つのMOSFET202のみが示されるが、増幅器回路200は、増幅を提供するために、トランジスタの任意の適切な組合せを有し得る。
電圧源204は、電圧源の端子間において増幅器回路200に一定のDC電圧を供給する任意の適切な電圧源を表す。示されるように、電圧源204は、1対のMOSFET202に結合され、各トランジスタのドレインにおいて電圧を供給する。特定の実施形態では、図示された実施形態に示されるように、電圧源204は、先ず1又は複数の抵抗素子に結合され、次にトランジスタのドレインに結合される。電圧源204は、MOSFET202に入力信号を、調整段212により制御される特定の周波数において、適切な利得で適切に増幅させる電圧を供給する。
グランド206は、増幅器回路200内の電圧が測定される回路内の基準点を表す。幾つかの例では、グランド206は、電気接地(例えば、ゼロボルト又はその等価物)に接続されてもよい。例えば、MOSFET202aのゲートで受信された入力電圧(Vin)は、グランド206を基準に測定できる。同様に、MOSFET102Bのドレインにおける出力電圧(Vout)は、グランド206を基準に測定できる。同様に、増幅器回路200の他の電圧は、グランド206を基準に測定できる。
キャパシタ208は、電荷を蓄積できる任意の電子素子を表す。特定の実施形態では、キャパシタ208は、絶縁体のような誘電体により分離された端子として動作する2つの導体を有する。示された実施形態では、キャパシタ208は、MOSFET202aのソース及びMOSFET202bのソースに結合される。さらに、キャパシタ208は、調整段212に並列構成で結合される。特定の実施形態では、キャパシタ208は、増幅器回路200の周波数特性を制御できる。
電流源210は、個々の電流源に接続された経路にDC電流を供給する任意の適切な電流源を表す。示されるように、2つの電流源210の各々は、MOSFET202のそれぞれ並びにグランド206に電気的に結合される。2つの電流源210の各々は、個々のトランジスタ(MOSFET202a又は202b)のソースからグランドへの経路の電流を一定のDC電流値にする。
調整段212は、増幅器回路200の増幅を調整する適切な回路を表す。特定の実施形態では、1つより多い調整段が互いに電気的に結合されてもよい。例えば、調整段212a、212b、212c及び212dは、電気的に直列に接続される。示されるように、各調整段は、増幅器回路200の増幅を調整するために並列に接続されたスイッチ及び対応する抵抗器を有してもよい。例えば、212aのスイッチを作動させると、調整段212aの対応する抵抗器に、調整段112全体により提供される実効抵抗値を調整させ、それにより増幅器回路200の増幅を調整する。同様に、調整段212b−dに対応するスイッチが作動され、増幅器回路200により提供される増幅のレベルを調整できる。4つの調整段のみが示されたが、本開示による回路は、周波数領域に渡って増幅器回路200の利得を調整するための任意の適切な数の調整段を有してもよい。
作動中、増幅器回路200は、増幅のために、MOSFET202aのゲートで入力を受信し、MOSFET202bのゲートで反転入力を受信する。特定の実施形態では、入力は、通信媒体を横断して伝送された後に、通信機で受信された信号である。通信媒体に渡る信号劣化を補償するために、増幅器回路200は、1対のMOSFET202を用いて受信した信号(つまり、回路への入力)を増幅する。これらのトランジスタにより提供される利得は、通常、調整段212により制御される。特定の実施形態では、各調整段212のスイッチを作動すると、周波数スペクトラムに渡る増幅器回路200の利得に影響を与える。適切な調整の後に、MOSFET202bのドレインで増幅された出力が得られ、MOSFET202aのドレインで増幅された出力の反転が得られる。示された実施形態が4個の調整段、つまり212a、212b、212c及び212dを有し、各調整段の対応するスイッチは2個の可能な位置を有する場合、増幅器回路200は、増幅調整の16個の可能な組合せが可能である。特定の実施形態では、各組合せは、増幅器回路200の入力に適用できる離散的な利得レベルであってよい。他の実施形態では、増幅調整の1つの可能な組合せの周波数特性は、別の可能な組合せの周波数特性と同じであってもよく、それにより、周波数特性の総数を少なくしてもよい。示された回路は、調整の16個の組合せを可能にするが、本開示による実施形態は、任意の数の離散的な利得レベルを実現できる。
増幅器回路200は、特定の構成のための特定の構成要素を含むとして示されたが、種々の実施形態は、記載されたような機能を提供可能な構成要素の任意の適切な配置及び収集を用いて動作できる。例えば、増幅器回路200は、4個より多い又は少ない調整段を有してもよい。
図2Bは、調整段212により調整されたときの増幅器回路200の増幅を示すボード線図250である。示されるように、ボード線図250のX軸は、周波数を、ラジアン毎秒で、対数目盛で示す。Y軸は、増幅器回路200の利得の大きさをデシベルで示す。ボード線図250は、説明のために、約5乃至50ラジアン毎秒のような、増幅器回路200の特定の動作範囲を示す。幾つかの実施形態は、約10MHz乃至100GHzの動作範囲を有し得る。特定の実施形態では、大きさは、−10dB乃至+10dBの範囲であってもよい。ボード線図250は、種々の調整構成における増幅器回路200の特性を示す。例えば、周波数応答252は、調整段212の全てのスイッチが(図2Aに示されるように)オフにされた状態に対応し、周波数応答254は、調整段112の全てのスイッチがオンにされた状態に対応する。周波数応答252と周波数応答254との間に示された周波数応答は、増幅器回路200の増幅を調整するための他の可能な組合せの結果を示す。特定の実施形態では、ある調整の組合せから他の組合せへ利得を調整することは、調整段212の各々に対応する1又は複数のスイッチを作動させることを含み得る。示されるように、種々の可能な調整の組合せの選択は、離散した利得レベルを生成する。ボード線図250は、調整段212による増幅器回路200の調整が高い利得レベルで粗調整ステップ256を生じ、低い利得レベルで微調整ステップ258を生じることも示す。
特定の実施形態では、2つの隣接する利得レベルの間の利得の差は、利得の大きさが小さい場合より、利得の大きさが大きい場合の方が大きい。例えば、利得の大きさが小さい場合の隣接する利得レベルは、約1デシベルより小さい差を有し得る。これらの実施形態では、利得の大きさが大きい場合の隣接する利得レベルは、約1デシベルより大きい差を有し得る。例えば、利得の大きさが大きい場合の大きさの差は、ボード線図250に示されるように、約1デシベルから約3デシベルまでの範囲であってもよい。隣接する利得レベルのこのような変化は、増幅器回路200のような増幅器回路により達成できる。例えば、調整段212の直列構成とともに各調整段212に対応する抵抗器のために適切な値の抵抗値を選択することは、ボード線図250のような周波数スペクトラムに渡り種々の利得を提供し、それにより、利得の大きさが大きいときに粗調整を実現し、利得の大きさが小さいときに微調整を実現する。他の実施形態では、各調整段212に対応する抵抗器のために他の値の抵抗値を選択することは、大きさのほぼ等しい調整段を提供できる。
システム250は、特定の回路で特定の周波数において特定の利得レベルを示すとして説明されたが、周波数スペクトラムに渡り他の利得レベルも可能であることが理解される。例えば、より多くの又は少ない調整段212を有する回路に対応するボード線図が、追加の又は少ない利得レベルを示してもよい。さらに、増幅器回路200は、増幅器回路100と適切な方法で結合され、周波数領域に渡り、種々の大きさの利得で粗及び微調整の任意の適切な組合せを提供してもよい。
本開示は複数の実施形態を記載したが、無数の変更、置換及び代替が、特許請求の範囲により定められる本発明の精神及び範囲から逸脱することなく行われうることが理解されるべきである。
以上の実施形態に関し、更に以下の付記を開示する。
(付記1) 増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
を有する装置。
(付記2) 前記複数の調整段は、互いに直列に電気的に結合される、付記1に記載の装置。
(付記3) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約1デシベル(dB)より大きい大きさである、付記1に記載の装置。
(付記4) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約1デシベル(dB)より小さい大きさである、付記1に記載の装置。
(付記5) 前記増幅器は、約10MHz乃至100GHzの動作範囲を有する、付記1に記載の装置。
(付記6) 前記増幅器は、前記増幅器の前記利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を有し、前記追加の複数の調整段の各々は、対応する抵抗器に直列に電気的に結合されたスイッチを有し、前記スイッチは、オンにされたとき前記増幅器に前記利得を前記追加の複数の利得レベルのうちの隣接する1つに設定させ、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、付記1に記載の装置。
(付記7) 前記追加の複数の調整段は、互いに並列に電気的に結合される、付記6に記載の装置。
(付記8) 増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
を有する装置。
(付記9) 前記複数の調整段は、互いに直列に電気的に結合される、付記8に記載の装置。
(付記10) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約8デシベル(dB)より大きい大きさである、付記8に記載の装置。
(付記11) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約8デシベル(dB)より小さい大きさである、付記8に記載の装置。
(付記12) 前記増幅器は、約10MHz乃至100GHzの動作範囲を有する、付記8に記載の装置。
(付記13) 前記増幅器は、前記増幅器の利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を更に有し、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、付記8に記載の装置。
(付記14) 前記追加の複数の調整段は、互いに並列に電気的に結合される、付記13に記載の装置。
(付記15) 増幅器の入力ポートにおいて入力を受信するステップ、
前記受信した入力を複数の調整段へ伝達するステップ、
前記受信した入力を前記増幅器が提供可能な複数の離散的な利得レベルのうちの1つに対応する利得だけ増幅するステップであって、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、ステップ、
前記増幅器の出力ポートにおいて出力を提供するステップ、
を有する方法。
(付記16) 前記複数の調整段は、互いに直列に電気的に結合される、付記15に記載の方法。
(付記17) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約1デシベル(dB)より大きい大きさである、付記15に記載の方法。
(付記18) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約1デシベル(dB)より小さい大きさである、付記15に記載の方法。
(付記19) 前記増幅器は、約10MHz乃至100GHzの動作範囲を有する、付記15に記載の方法。
(付記20) 前記増幅器は、前記増幅器の利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を更に有し、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、付記15に記載の方法。
(付記21) 前記追加の複数の調整段は、互いに並列に電気的に結合される、付記20に記載の方法。
(付記22) 前記入力は差動入力であり、前記入力ポートは2つの差動ノードを有し、前記出力は差動出力であり、前記出力ポートは2つのノードを有する、付記15に記載の方法。
(付記23) 増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、互いにほぼ等しい、増幅器、
を有する装置。
102、202 MOSFET
104、204 電圧源
106、206 グランド
108、208 キャパシタ
110、210 電流源
R12〜R15、R0〜R5 抵抗器
S0〜S3 スイッチ
C0 キャパシタ

Claims (9)

  1. 約10MHz乃至100GHzの動作範囲を有する増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
    を有し、
    データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する装置。
  2. 前記複数の調整段は、互いに直列に電気的に結合される、請求項1に記載の装置。
  3. 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約1デシベル(dB)より大きい大きさである、請求項1に記載の装置。
  4. 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約1デシベル(dB)より小さい大きさである、請求項1に記載の装置。
  5. 前記増幅器は、前記増幅器の前記利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を有し、前記追加の複数の調整段の各々は、対応する抵抗器に直列に電気的に結合されたスイッチを有し、前記スイッチは、オンにされたとき前記増幅器に前記利得を前記追加の複数の利得レベルのうちの隣接する1つに設定させ、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、請求項1に記載の装置。
  6. 前記追加の複数の調整段は、互いに並列に電気的に結合される、請求項に記載の装置。
  7. 約10MHz乃至100GHzの動作範囲を有する増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
    を有し、
    データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する装置。
  8. 約10MHz乃至100GHzの動作範囲を有する増幅器の入力ポートにおいて入力を受信するステップ、
    前記受信した入力を複数の調整段へ伝達するステップ、
    前記受信した入力を前記増幅器が提供可能な複数の離散的な利得レベルのうちの1つに対応する利得だけ増幅するステップであって、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、ステップ、
    前記増幅器の出力ポートにおいて出力を提供するステップ、
    を有し、
    データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する方法。
  9. 約10MHz乃至100GHzの動作範囲を有する増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、互いにほぼ等しい、増幅器、
    を有し、
    データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する装置。
JP2012183266A 2011-08-25 2012-08-22 可変調整精度を有する増幅器回路 Expired - Fee Related JP5949321B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/218,080 US8493149B2 (en) 2011-08-25 2011-08-25 Amplifier circuit with variable tuning precision
US13/218,080 2011-08-25

Publications (2)

Publication Number Publication Date
JP2013046417A JP2013046417A (ja) 2013-03-04
JP5949321B2 true JP5949321B2 (ja) 2016-07-06

Family

ID=47742812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183266A Expired - Fee Related JP5949321B2 (ja) 2011-08-25 2012-08-22 可変調整精度を有する増幅器回路

Country Status (2)

Country Link
US (1) US8493149B2 (ja)
JP (1) JP5949321B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6307980B2 (ja) 2014-03-31 2018-04-11 株式会社ソシオネクスト 差動増幅回路および半導体集積回路
US9667211B1 (en) * 2015-09-28 2017-05-30 Rockwell Collins, Inc. Variable gain and slope active topology
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
US10014836B1 (en) * 2017-01-27 2018-07-03 Inphi Corporation Open-loop linear VGA
CN110113017B (zh) * 2018-02-01 2023-09-08 马维尔亚洲私人有限公司 可变增益放大器装置与电力系统
US12334932B2 (en) * 2022-01-28 2025-06-17 Texas Instruments Incorporated Eye expander for PAM4 signal linearization
US20240272661A1 (en) * 2023-02-14 2024-08-15 Qualcomm Incorporated Voltage-to-Current Conversion

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525209A (en) * 1978-08-11 1980-02-22 Hitachi Ltd Gain control circuit
JPS6372209A (ja) * 1986-09-16 1988-04-01 Hitachi Ltd 演算増幅器
JPS63254808A (ja) * 1987-04-10 1988-10-21 Nikon Corp 利得調整回路
JPH04211508A (ja) * 1990-06-15 1992-08-03 Toshiba Corp 積分回路
EP0587965B1 (en) * 1992-09-16 1999-08-04 STMicroelectronics S.r.l. Differential transconductance stage, dynamically controlled by the input signal's amplitude
JP3283137B2 (ja) * 1994-05-26 2002-05-20 株式会社東芝 可変利得増幅回路
US6570447B2 (en) * 2001-05-25 2003-05-27 Infineon Technologies Ag Programmable logarithmic gain adjustment for open-loop amplifiers
US6891436B2 (en) * 2002-09-30 2005-05-10 Integrant Technologies Inc. Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter
US7551029B2 (en) * 2006-03-10 2009-06-23 Broadcom Corporation Transconductance stage providing gain control
JP2009081545A (ja) * 2007-09-25 2009-04-16 Fujitsu Microelectronics Ltd プログラマブルゲイン回路及び増幅回路

Also Published As

Publication number Publication date
US20130049868A1 (en) 2013-02-28
US8493149B2 (en) 2013-07-23
JP2013046417A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
JP5949321B2 (ja) 可変調整精度を有する増幅器回路
EP1298795A2 (en) Variable gain amplifier
KR100732070B1 (ko) 이득을 가변시킬 수 있는 저 잡음 증폭기
KR101155836B1 (ko) 프로그래머블 게인 회로
CN103329429A (zh) 用于多级放大器的米勒补偿的装置和方法
KR20110028087A (ko) Cmos 가변 이득 증폭기
WO2006019785A2 (en) Programmable low noise amplifier and method
KR101654221B1 (ko) 전력 증폭기
CN1531777A (zh) 开路放大器之可程序对数增益调整
US7372330B2 (en) Variable gain amplifier
CN115395907A (zh) 可变增益放大器
US9966913B2 (en) Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division
US7368987B2 (en) Circuit configuration having a feedback operational amplifier
KR100462467B1 (ko) 자동이득제어의 가변이득증폭회로
JPWO2007043122A1 (ja) 可変利得増幅器及びその制御方法
US8139789B2 (en) Signal amplifier circuit
US20080018401A1 (en) Variable gain amplifier with wide gain variation and wide bandwidth
US8085091B2 (en) Gain control amplifier
US7928800B2 (en) Programmable compensation network for operational amplifiers
JP4907395B2 (ja) 可変利得増幅回路
US10122337B2 (en) Programmable gain amplifier
Maundy et al. Novel pseudo-exponential circuits
JP2007221402A (ja) 可変利得増幅器及びその半導体集積装置
JP4686425B2 (ja) 可変利得増幅回路
Yoon et al. Low-noise amplifier path for ultrasound system applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5949321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees