JP5949321B2 - 可変調整精度を有する増幅器回路 - Google Patents
可変調整精度を有する増幅器回路 Download PDFInfo
- Publication number
- JP5949321B2 JP5949321B2 JP2012183266A JP2012183266A JP5949321B2 JP 5949321 B2 JP5949321 B2 JP 5949321B2 JP 2012183266 A JP2012183266 A JP 2012183266A JP 2012183266 A JP2012183266 A JP 2012183266A JP 5949321 B2 JP5949321 B2 JP 5949321B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplifier
- levels
- adjustment
- gain levels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45488—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
(付記1) 増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
を有する装置。
(付記2) 前記複数の調整段は、互いに直列に電気的に結合される、付記1に記載の装置。
(付記3) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約1デシベル(dB)より大きい大きさである、付記1に記載の装置。
(付記4) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約1デシベル(dB)より小さい大きさである、付記1に記載の装置。
(付記5) 前記増幅器は、約10MHz乃至100GHzの動作範囲を有する、付記1に記載の装置。
(付記6) 前記増幅器は、前記増幅器の前記利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を有し、前記追加の複数の調整段の各々は、対応する抵抗器に直列に電気的に結合されたスイッチを有し、前記スイッチは、オンにされたとき前記増幅器に前記利得を前記追加の複数の利得レベルのうちの隣接する1つに設定させ、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、付記1に記載の装置。
(付記7) 前記追加の複数の調整段は、互いに並列に電気的に結合される、付記6に記載の装置。
(付記8) 増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
を有する装置。
(付記9) 前記複数の調整段は、互いに直列に電気的に結合される、付記8に記載の装置。
(付記10) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約8デシベル(dB)より大きい大きさである、付記8に記載の装置。
(付記11) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約8デシベル(dB)より小さい大きさである、付記8に記載の装置。
(付記12) 前記増幅器は、約10MHz乃至100GHzの動作範囲を有する、付記8に記載の装置。
(付記13) 前記増幅器は、前記増幅器の利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を更に有し、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、付記8に記載の装置。
(付記14) 前記追加の複数の調整段は、互いに並列に電気的に結合される、付記13に記載の装置。
(付記15) 増幅器の入力ポートにおいて入力を受信するステップ、
前記受信した入力を複数の調整段へ伝達するステップ、
前記受信した入力を前記増幅器が提供可能な複数の離散的な利得レベルのうちの1つに対応する利得だけ増幅するステップであって、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、ステップ、
前記増幅器の出力ポートにおいて出力を提供するステップ、
を有する方法。
(付記16) 前記複数の調整段は、互いに直列に電気的に結合される、付記15に記載の方法。
(付記17) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約1デシベル(dB)より大きい大きさである、付記15に記載の方法。
(付記18) 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約1デシベル(dB)より小さい大きさである、付記15に記載の方法。
(付記19) 前記増幅器は、約10MHz乃至100GHzの動作範囲を有する、付記15に記載の方法。
(付記20) 前記増幅器は、前記増幅器の利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を更に有し、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、付記15に記載の方法。
(付記21) 前記追加の複数の調整段は、互いに並列に電気的に結合される、付記20に記載の方法。
(付記22) 前記入力は差動入力であり、前記入力ポートは2つの差動ノードを有し、前記出力は差動出力であり、前記出力ポートは2つのノードを有する、付記15に記載の方法。
(付記23) 増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、互いにほぼ等しい、増幅器、
を有する装置。
104、204 電圧源
106、206 グランド
108、208 キャパシタ
110、210 電流源
R12〜R15、R0〜R5 抵抗器
S0〜S3 スイッチ
C0 キャパシタ
Claims (9)
- 約10MHz乃至100GHzの動作範囲を有する増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
を有し、
データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する装置。 - 前記複数の調整段は、互いに直列に電気的に結合される、請求項1に記載の装置。
- 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、高い利得レベルにおいて、約1デシベル(dB)より大きい大きさである、請求項1に記載の装置。
- 前記複数の利得レベルのうちの隣接する各々の間の前記利得の差は、低い利得レベルにおいて、約1デシベル(dB)より小さい大きさである、請求項1に記載の装置。
- 前記増幅器は、前記増幅器の前記利得を追加の複数の離散的な利得レベルに設定するよう動作する追加の複数の調整段を有し、前記追加の複数の調整段の各々は、対応する抵抗器に直列に電気的に結合されたスイッチを有し、前記スイッチは、オンにされたとき前記増幅器に前記利得を前記追加の複数の利得レベルのうちの隣接する1つに設定させ、前記追加の複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて小さい、請求項1に記載の装置。
- 前記追加の複数の調整段は、互いに並列に電気的に結合される、請求項5に記載の装置。
- 約10MHz乃至100GHzの動作範囲を有する増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、増幅器、
を有し、
データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する装置。 - 約10MHz乃至100GHzの動作範囲を有する増幅器の入力ポートにおいて入力を受信するステップ、
前記受信した入力を複数の調整段へ伝達するステップ、
前記受信した入力を前記増幅器が提供可能な複数の離散的な利得レベルのうちの1つに対応する利得だけ増幅するステップであって、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、低い利得レベルより高い利得レベルにおいて大きい、ステップ、
前記増幅器の出力ポートにおいて出力を提供するステップ、
を有し、
データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する方法。 - 約10MHz乃至100GHzの動作範囲を有する増幅器であって、前記増幅器の利得を複数の離散的な利得レベルに設定するよう動作する複数の調整段を有し、前記複数の調整段の各々は、対応する抵抗器に並列に電気的に結合されたスイッチを有し、前記スイッチは、オフにされたとき前記増幅器に前記利得を前記複数の利得レベルのうちの隣接する1つに設定させ、前記複数の利得レベルのうちの隣接する各々の間の利得の差は、互いにほぼ等しい、増幅器、
を有し、
データセンタのバックプレーン通信システムにおいて通信媒体を横断する信号の劣化を補償する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/218,080 US8493149B2 (en) | 2011-08-25 | 2011-08-25 | Amplifier circuit with variable tuning precision |
| US13/218,080 | 2011-08-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013046417A JP2013046417A (ja) | 2013-03-04 |
| JP5949321B2 true JP5949321B2 (ja) | 2016-07-06 |
Family
ID=47742812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012183266A Expired - Fee Related JP5949321B2 (ja) | 2011-08-25 | 2012-08-22 | 可変調整精度を有する増幅器回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8493149B2 (ja) |
| JP (1) | JP5949321B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6307980B2 (ja) | 2014-03-31 | 2018-04-11 | 株式会社ソシオネクスト | 差動増幅回路および半導体集積回路 |
| US9667211B1 (en) * | 2015-09-28 | 2017-05-30 | Rockwell Collins, Inc. | Variable gain and slope active topology |
| US10734958B2 (en) * | 2016-08-09 | 2020-08-04 | Mediatek Inc. | Low-voltage high-speed receiver |
| US10014836B1 (en) * | 2017-01-27 | 2018-07-03 | Inphi Corporation | Open-loop linear VGA |
| CN110113017B (zh) * | 2018-02-01 | 2023-09-08 | 马维尔亚洲私人有限公司 | 可变增益放大器装置与电力系统 |
| US12334932B2 (en) * | 2022-01-28 | 2025-06-17 | Texas Instruments Incorporated | Eye expander for PAM4 signal linearization |
| US20240272661A1 (en) * | 2023-02-14 | 2024-08-15 | Qualcomm Incorporated | Voltage-to-Current Conversion |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525209A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Gain control circuit |
| JPS6372209A (ja) * | 1986-09-16 | 1988-04-01 | Hitachi Ltd | 演算増幅器 |
| JPS63254808A (ja) * | 1987-04-10 | 1988-10-21 | Nikon Corp | 利得調整回路 |
| JPH04211508A (ja) * | 1990-06-15 | 1992-08-03 | Toshiba Corp | 積分回路 |
| EP0587965B1 (en) * | 1992-09-16 | 1999-08-04 | STMicroelectronics S.r.l. | Differential transconductance stage, dynamically controlled by the input signal's amplitude |
| JP3283137B2 (ja) * | 1994-05-26 | 2002-05-20 | 株式会社東芝 | 可変利得増幅回路 |
| US6570447B2 (en) * | 2001-05-25 | 2003-05-27 | Infineon Technologies Ag | Programmable logarithmic gain adjustment for open-loop amplifiers |
| US6891436B2 (en) * | 2002-09-30 | 2005-05-10 | Integrant Technologies Inc. | Transconductance varying circuit of transconductor circuit, varying bandwidth filter circuit using the same and digital tuning circuit of transconductor-capacitor filter |
| US7551029B2 (en) * | 2006-03-10 | 2009-06-23 | Broadcom Corporation | Transconductance stage providing gain control |
| JP2009081545A (ja) * | 2007-09-25 | 2009-04-16 | Fujitsu Microelectronics Ltd | プログラマブルゲイン回路及び増幅回路 |
-
2011
- 2011-08-25 US US13/218,080 patent/US8493149B2/en not_active Expired - Fee Related
-
2012
- 2012-08-22 JP JP2012183266A patent/JP5949321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20130049868A1 (en) | 2013-02-28 |
| US8493149B2 (en) | 2013-07-23 |
| JP2013046417A (ja) | 2013-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5949321B2 (ja) | 可変調整精度を有する増幅器回路 | |
| EP1298795A2 (en) | Variable gain amplifier | |
| KR100732070B1 (ko) | 이득을 가변시킬 수 있는 저 잡음 증폭기 | |
| KR101155836B1 (ko) | 프로그래머블 게인 회로 | |
| CN103329429A (zh) | 用于多级放大器的米勒补偿的装置和方法 | |
| KR20110028087A (ko) | Cmos 가변 이득 증폭기 | |
| WO2006019785A2 (en) | Programmable low noise amplifier and method | |
| KR101654221B1 (ko) | 전력 증폭기 | |
| CN1531777A (zh) | 开路放大器之可程序对数增益调整 | |
| US7372330B2 (en) | Variable gain amplifier | |
| CN115395907A (zh) | 可变增益放大器 | |
| US9966913B2 (en) | Linear-in-dB, low-voltage, programmable/variable gain amplifier (PGA) using recursive current division | |
| US7368987B2 (en) | Circuit configuration having a feedback operational amplifier | |
| KR100462467B1 (ko) | 자동이득제어의 가변이득증폭회로 | |
| JPWO2007043122A1 (ja) | 可変利得増幅器及びその制御方法 | |
| US8139789B2 (en) | Signal amplifier circuit | |
| US20080018401A1 (en) | Variable gain amplifier with wide gain variation and wide bandwidth | |
| US8085091B2 (en) | Gain control amplifier | |
| US7928800B2 (en) | Programmable compensation network for operational amplifiers | |
| JP4907395B2 (ja) | 可変利得増幅回路 | |
| US10122337B2 (en) | Programmable gain amplifier | |
| Maundy et al. | Novel pseudo-exponential circuits | |
| JP2007221402A (ja) | 可変利得増幅器及びその半導体集積装置 | |
| JP4686425B2 (ja) | 可変利得増幅回路 | |
| Yoon et al. | Low-noise amplifier path for ultrasound system applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5949321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |