JP5804051B2 - 情報処理装置、情報処理システムおよび通信制御方法 - Google Patents

Description

本発明は情報処理装置、情報処理システムおよび通信制御方法に関する。

情報処理装置とデバイスとをケーブルなどの伝送媒体を用いて接続し、差動伝送方式などの伝送方式によって両者の間で信号を伝送することが行われている。情報処理装置やデバイスのインタフェースでは、エンファシスやイコライジング（等化）などの信号補正を行うことがある。エンファシスは、伝送前の信号に対して送信機が行う補正であり、イコライジングは、伝送後の信号に対して受信機が行う補正である。信号補正では、例えば、信号の高周波成分を増幅して歪みを補償する。信号補正を行うことで、伝送によって生じる信号波形の変形を緩和でき、受信機における受信エラーを抑制し得る。

ところで、インタフェースにおける信号補正の強度が固定であると、補正不足や過剰補正となって、受信エラーを十分に抑制できないことが生じ得る。そこで、信号補正の強度を可変とすることが考えられる。例えば、ケーブルに測定用信号を供給することで算出したケーブル長やケーブル損失に応じて、送信信号の増幅率を設定する方法が提案されている。また、メモリに記憶されたケーブル長などのデータに基づいて、等化量を制御する方法が提案されている。また、ケーブルに設けられたメモリからケーブル長などのデータを読み出し、読み出したデータに基づいてイコライジングを行う方法が提案されている。

特開２００８−２５８８４０号公報 特開平５−２９１９８５号公報 国際公開第２００５／０８１６５９号

しかし、情報処理装置とデバイスとの間で伝送される信号の歪みの程度は、伝送媒体の物理的特性（例えば、ケーブル長など）以外の要因によっても変化し得る。そのため、上記特許文献１〜３に記載のような方法は、信号の補正精度の点で改善の余地がある。

本発明はこのような点に鑑みてなされたものであり、信号の補正精度を向上できる情報処理装置、情報処理システムおよび通信制御方法を提供することを目的とする。

デバイスと複数の通信速度で通信可能な情報処理装置が提供される。情報処理装置は、信号処理部と記憶部と制御部とを有する。信号処理部は、デバイスとの間で伝送される信号を処理する。記憶部は、通信速度と信号処理部で行われる信号の補正を制御するためのパラメータとを対応付けたパラメータ情報を記憶する。制御部は、記憶部に記憶されたパラメータ情報を参照し、デバイスとの間で決定された通信速度に応じたパラメータを選択して、信号処理部に適用する。

また、デバイスと複数の通信速度で通信可能な情報処理システムが提供される。情報処理システムは、信号処理部と記憶部とを備える中継装置と、接続部と制御部とを備える情報処理装置と、を有する。信号処理部は、デバイスとの間で伝送される信号を処理する。記憶部は、通信速度と信号処理部で行われる信号の補正を制御するためのパラメータとを対応付けたパラメータ情報を記憶する。接続部は、中継装置と接続する。制御部は、接続部を通して記憶部に記憶されたパラメータ情報を参照し、自装置とデバイスとの間で決定された通信速度に応じたパラメータを選択して、接続部を通して信号処理部に適用する。

また、デバイスと複数の通信速度で通信可能な情報処理装置が行う通信制御方法が提供される。通信制御方法では、情報処理装置とデバイスとの間で決定された通信速度を検出する。通信速度と、デバイスとの間で伝送される信号の補正を制御するためのパラメータとを対応付けたパラメータ情報を記憶する記憶部を参照して、決定された通信速度に応じたパラメータを選択する。選択したパラメータを、情報処理装置、または、情報処理装置とデバイスとの間で信号を処理する中継装置に適用する。

上記情報処理装置、情報処理システムおよび通信制御方法によれば、信号の補正精度が向上する。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

第１の実施の形態の情報処理装置を示す図である。 第２の実施の形態の情報処理システムを示すブロック図である。 第２の実施の形態のインタフェースを示すブロック図である。 情報処理システムのソフトウェア例を示すブロック図である。 パラメータテーブルの例を示す図である。 ポート管理テーブルの例を示す図である。 パラメータ設定処理を示すフローチャートである。 パラメータ設定処理を示すシーケンス図である。 第３の実施の形態のインタフェースを示すブロック図である。 サーバ装置およびデバイスの設置例を示す図である。 第４の実施の形態のインタフェースを示すブロック図である。 ケーブル長テーブルの例を示す図である。 第５の実施の形態の情報処理システムを示すブロック図である。

以下、本実施の形態を図面を参照して説明する。
［第１の実施の形態］
図１は、第１の実施の形態の情報処理装置を示す図である。第１の実施の形態の情報処理装置１０は、複数の通信速度の何れかの通信速度でデバイス２０と通信する。情報処理装置１０とデバイス２０とは、例えば、ケーブルによって接続される。情報処理装置１０は、信号処理部１１、記憶部１２および制御部１３を有する。

信号処理部１１は、デバイス２０との間で伝送される信号を処理する。信号処理部１１が行う信号処理には、信号補正が含まれる。例えば、信号処理部１１は、デバイス２０に送信する信号に対してエンファシスを行う。また、デバイス２０から受信した信号に対してイコライジング（等化）を行う。信号処理部１１は、信号補正として、エンファシスとイコライジングの一方のみを行ってもよいし、両方を行ってもよい。

記憶部１２は、パラメータ情報１２ａを記憶する。記憶部１２は、ＲＯＭ（Read Only Memory）として実装してもよい。パラメータ情報１２ａは、信号処理部１１の信号補正を制御するための複数のパラメータを含む。適用するパラメータを変更することで、信号処理部１１の信号補正の強度（例えば、高周波成分の増幅率など）が変化する。パラメータ情報１２ａは、少なくとも、通信速度とパラメータとの対応関係を示す。パラメータ情報１２ａは、通信速度およびケーブル長の組とパラメータとの対応関係を示してもよい。

制御部１３は、記憶部１２を参照して、信号処理部１１の信号補正を制御する。制御部１３は、ＣＰＵ（Central Processing Unit）およびＲＡＭ（Random Access Memory）として実装してもよく、制御部１３が行う制御は、ドライバプログラムによって定義してもよい。制御部１３は、情報処理装置１０とデバイス２０との間で決定された通信速度を確認する。そして、パラメータ情報１２ａが示すパラメータの中から、決定された通信速度に応じたパラメータを選択し、信号処理部１１に適用する。

また、制御部１３は、情報処理装置１０とデバイス２０とを接続するケーブルの長さを更に考慮して、パラメータを選択してもよい。例えば、ケーブルのコネクタに、当該ケーブルの長さを示すケーブル情報を記憶する記憶部（例えば、ＲＯＭ）が設けられているとする。その場合、制御部１３は、ケーブルからケーブル情報を読み出し、上記の決定された通信速度とケーブル情報が示すケーブル長とに応じたパラメータをパラメータ情報１２ａから選択し、信号処理部１１に適用してもよい。

また、制御部１３は、信号を送信または受信するポートが情報処理装置１０に複数設けられている場合、ポート毎に通信速度を確認してパラメータを選択してもよい。複数のポートは、同一のデバイスとの接続に使用されてもよいし、複数のデバイスとの接続に使用されてもよい。信号処理部１１は、ポート毎に信号補正の強度を設定することができる。また、制御部１３は、情報処理装置１０とデバイス２０との間の通信速度が変更されたとき、変更後の通信速度に基づいてパラメータを選択し直してもよい。

なお、情報処理装置１０は、スイッチなどの中継装置を介して、デバイス２０と接続してもよい。信号処理部１１および記憶部１２は、中継装置に設けられていてもよい。その場合、制御部１３は、中継装置と接続されるインタフェースを介して、パラメータ情報１２ａを参照し、パラメータを選択して信号処理部１１の信号補正を制御する。

第１の実施の形態の情報処理装置１０によれば、情報処理装置１０とデバイス２０との間で決定された通信速度が検出される。通信速度とパラメータとを対応付けたパラメータ情報１２ａを記憶した記憶部１２が参照され、決定された通信速度に応じたパラメータが選択される。選択されたパラメータが、情報処理装置１０または情報処理装置１０とデバイス２０との間で信号を処理する中継装置に適用され、信号補正が制御される。

これにより、エンファシスやイコライジングなどの信号補正において、信号歪みの程度に影響を与える要因の１つである通信速度が考慮される。これにより、信号の補正精度が向上し、信号の受信エラーが抑制される。また、信号歪みの程度に影響を与える他の要因の１つであるケーブル長を更に考慮することで、信号の補正精度が更に向上する。

［第２の実施の形態］
図２は、第２の実施の形態の情報処理システムを示すブロック図である。第２の実施の形態の情報処理システムは、サーバ装置１００とデバイス２００を含む。サーバ装置１００とデバイス２００とは、通信速度を動的に決定して通信を行う。

サーバ装置１００は、ＣＰＵ１１１、ＲＡＭ１１２、ＨＤＤ（Hard Disk Drive）１１３、画像信号処理部１１４、入力信号処理部１１５、ディスクドライブ１１６およびインタフェース１２０を有する。上記ユニットは、サーバ装置１００内でバスに接続される。

ＣＰＵ１１１は、サーバ装置１００における情報処理を制御する演算装置である。ＣＰＵ１１１は、ＨＤＤ１１３に記憶されたプログラムやデータの少なくとも一部を読み出してＲＡＭ１１２に展開し、プログラムを実行する。なお、サーバ装置１００は、複数の演算装置を備えて、情報処理を分散して実行してもよい。

ＲＡＭ１１２は、ＣＰＵ１１１が扱うプログラムやデータを一時的に記憶しておく揮発性メモリである。なお、サーバ装置１００は、ＲＡＭ以外の種類のメモリを備えていてもよく、複数個のメモリを備えてもよい。

ＨＤＤ１１３は、オペレーティングシステム（ＯＳ：Operating System）プログラムやドライバプログラムなどのプログラム、および、情報処理に用いられるデータを記憶する不揮発性の記憶装置である。ＨＤＤ１１３は、ＣＰＵ１１１の命令に従って、内蔵の磁気ディスクに対する読み書きを行う。なお、サーバ装置１００は、ＨＤＤ以外の種類の不揮発性の記憶装置（例えば、ＳＳＤ（Solid State Drive））を備えていてもよく、複数の記憶装置を備えていてもよい。

画像信号処理部１１４は、ＣＰＵ１１１の命令に従って、サーバ装置１００に接続されたディスプレイ３１に画像信号を出力する。ディスプレイ３１として、例えば、ＣＲＴ（Cathode Ray Tube）ディスプレイや液晶ディスプレイなどを用いることができる。

入力信号処理部１１５は、サーバ装置１００に接続された入力デバイス３２から入力信号を取得し、ＣＰＵ１１１に出力する。入力デバイス３２として、例えば、マウスやタッチパネルなどのポインティングデバイスや、キーボードなどを用いることができる。

ディスクドライブ１１６は、記録媒体３３に記録されたプログラムやデータを読み取る駆動装置である。記録媒体３３として、例えば、フレキシブルディスク（ＦＤ：Flexible Disk）やＨＤＤなどの磁気ディスク、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）などの光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）を使用できる。ディスクドライブ１１６は、例えば、ＣＰＵ１１１の命令に従って、記録媒体３３から読み取ったプログラムやデータをＲＡＭ１１２またはＨＤＤ１１３に格納する。

インタフェース１２０には、ケーブル４０が接続される。インタフェース１２０は、ケーブル４０を介してデバイス２００と通信する。インタフェース１２０は、デバイス２００から受信した信号に対して、受信後の信号補正（イコライジング）を行う。また、デバイス２００に送信する信号に対して、送信前の信号補正（エンファシス）を行う。信号補正は、ＣＰＵ１１１が実行するドライバプログラムによって制御される。

デバイス２００は、例えば、ＨＤＤやＤＶＤドライブなどの外付けの駆動装置である。デバイス２００は、ＣＰＵ２１１、ＲＡＭ２１２、ＲＯＭ２１３、記録媒体２１４、ヘッド２１５およびインタフェース２２０を有する。上記ユニットは、デバイス２００内でバスに接続される。

ＣＰＵ２１１は、デバイス２００における情報処理を制御する演算装置である。ＣＰＵ２１１は、ＲＯＭ２１３に記憶されたプログラムやデータの少なくとも一部を読み出してＲＡＭ２１２に展開し、プログラムを実行する。ＣＰＵ２１１は、プログラムを実行し、記録媒体２１４へのアクセスの制御やインタフェース２２０を介した通信の制御を行う。

ＲＡＭ２１２は、ＣＰＵ２１１が扱うプログラムやデータを一時的に記憶しておく揮発性メモリである。なお、デバイス２００は、ＲＡＭ以外の種類のメモリを備えてもよい。
ＲＯＭ２１３は、ファームウェアプログラムなどのプログラム、および、情報処理に用いられるデータを記憶する不揮発性のメモリである。なお、デバイス２００は、書き換え可能な不揮発性の記憶装置（例えば、フラッシュメモリ）を備えてもよい。

記録媒体２１４は、内蔵の記録媒体または取り出し可能な可搬記録媒体である。記録媒体２１４としては、例えば、磁気ディスク、光ディスク、光磁気ディスクなどを用いる。
ヘッド２１５は、ＣＰＵ２１１の制御に従って、記録媒体２１４からのデータの読み出しと記録媒体２１４へのデータの書き込みの少なくとも一方を行う。

インタフェース２２０には、ケーブル４０が接続される。インタフェース２２０は、ケーブル４０を介してサーバ装置１００と通信する。インタフェース２２０は、サーバ装置１００から受信した信号に対して、イコライジングを行う。また、サーバ装置１００に送信する信号に対して、エンファシスを行う。信号補正は、ＣＰＵ２１１が実行するファームウェアプログラムによって制御される。

図３は、第２の実施の形態のインタフェースを示すブロック図である。インタフェース１２０には、ケーブル４０の一端に設けられたコネクタ４１が接続される。インタフェース２２０には、ケーブル４０の他端に設けられたコネクタ４２が接続される。

インタフェース１２０は、差動伝送回路１２１、コントローラ１２６およびＲＯＭ１２８を有する。差動伝送回路１２１は、レシーバ１２２，１２３およびトランスミッタ１２４，１２５を有する。コントローラ１２６は、レジスタ１２７を有する。

差動伝送回路１２１は、差動伝送方式で信号の送信および受信を行う。差動伝送方式では、送信側で、対となる２本の信号線に逆位相の信号を出力し、受信側で、２本の信号線の信号を合成してビットを判定する。差動伝送回路１２１は、４つのポート（ポート＃１〜＃４）を備え、ポート単位で差動伝送方式の信号処理を行う。レシーバ１２２はポート＃１から信号を受信し、レシーバ１２３はポート＃２から信号を受信する。トランスミッタ１２４はポート＃３から信号を送信し、トランスミッタ１２５はポート＃４から信号を送信する。コネクタ４１は、ポート＃１〜＃４に対応する４つのポートを有する。

コントローラ１２６は、差動伝送回路１２１の信号処理を制御する。コントローラ１２６は、レジスタ１２７に記憶された値を用いて、レシーバ１２２，１２３が行うイコライジングやトランスミッタ１２４，１２５が行うエンファシスの強度（例えば、高周波成分増幅率）を調整する。また、コントローラ１２６は、コネクタ４１が有するＲＯＭ４３から、ケーブル４０の長さを示すケーブル長情報を読み出す。ＲＯＭ４３からの読み出しには、例えば、Ｉ２Ｃ（Inter-Integrated Circuit）の信号線が用いられる。レジスタ１２７は、イコライジングやエンファシスを制御するための値や、インタフェース１２０とインタフェース２２０の間で決定された通信速度を示す値を記憶する。

ＲＯＭ１２８は、パラメータ情報を記憶する不揮発性のメモリである。パラメータ情報は、通信速度およびケーブル長の組と、イコライジングやエンファシスの制御に用いるパラメータ（例えば、レジスタ１２７に書き込まれる値）との関係を示す。サーバ装置１００とデバイス２００の間で決定された通信速度、および、両者を接続するケーブル４０の長さから、イコライジングおよびエンファシスに適用するパラメータが選択される。

インタフェース２２０は、差動伝送回路２２１、コントローラ２２６およびＲＯＭ２２８を有する。差動伝送回路２２１は、トランスミッタ２２２，２２３およびレシーバ２２４，２２５を有する。コントローラ２２６は、レジスタ２２７を有する。

差動伝送回路２２１は、差動伝送回路１２１と同様、差動伝送方式で信号の送信および受信を行う。差動伝送回路２２１は、４つのポートを備え、ポート単位で差動伝送方式の信号処理を行う。トランスミッタ２２２，２２３は信号を送信し、レシーバ２２４，２２５は信号を受信する。コネクタ４２は、コネクタ４１と同様、４つのポートを有する。

コントローラ２２６は、差動伝送回路２２１の信号処理を制御する。コントローラ２２６は、レジスタ２２７に記憶された値を用いて、トランスミッタ２２２，２２３が行うエンファシスやレシーバ２２４，２２５が行うイコライジングの強度を調整する。また、コントローラ２２６は、コネクタ４２が有するＲＯＭ４４からケーブル長情報を読み出す。ＲＯＭ４４からの読み出しには、例えば、Ｉ２Ｃの信号線が用いられる。レジスタ２２７は、イコライジングやエンファシスを制御するための値や通信速度を示す値を記憶する。

ＲＯＭ２２８は、パラメータ情報を記憶する不揮発性のメモリである。サーバ装置１００とデバイス２００の間で決定された通信速度、および、ケーブル４０の長さから、イコライジングおよびエンファシスに適用するパラメータが選択される。

ケーブル４０では、コネクタ４１，４２が有する４つのポートのうち２つのポートに、それぞれ対となる２本の信号線が接続されている。１つのポートの信号線は、コネクタ４１からコネクタ４２への方向の伝送に使用され、他の１つのポートの信号線は、コネクタ４２からコネクタ４１の方向への伝送に使用される。ケーブル４０がインタフェース１２０，２２０に接続された場合、トランスミッタ２２２がレシーバ１２２に信号を送信し、トランスミッタ１２４がレシーバ２２４に信号を送信する。インタフェース１２０のレシーバ１２３およびトランスミッタ１２５と、インタフェース２２０のトランスミッタ２２３およびレシーバ２２５は、信号線が接続されないため、信号処理を行わない。

図４は、情報処理システムのソフトウェア例を示すブロック図である。サーバ装置１００は、ドライバ１３０およびＯＳ１４０を有する。ドライバ１３０は、ＣＰＵ１１１が実行するドライバプログラムとして実装でき、ＯＳ１４０は、ＣＰＵ１１１が実行するＯＳプログラムとして実装できる。デバイス２００は、ファームウェア２３０を有する。ファームウェア２３０は、ＣＰＵ２１１が実行するプログラムとして実装できる。

ドライバ１３０は、ＯＳ１４０上で実行されている。ドライバ１３０は、速度制御部１３１、ポート情報記憶部１３２およびパラメータ選択部１３３を有する。
速度制御部１３１は、インタフェース１２０のコントローラ１２６を制御して、サーバ装置１００とデバイス２００の間の通信速度を決定させる。通信速度の決定は、サーバ装置１００とデバイス２００が接続されたときに行われ、通信開始後も通信速度の見直しのために行われることがある。通信速度は、例えば、トレーニングシーケンスによって決定できる。例えば、サーバ装置１００とデバイス２００は、予め定義された最低速度で通信を開始し、通信速度を段階的に上げて信号を正常に受信できる上限速度を判定する方法が考えられる。また、自身の通信能力を示す情報を交換して理論上の最高速度を確認し、通信速度を段階的に下げて信号を正常に受信できる上限速度を判定する方法も考えられる。

ポート情報記憶部１３２は、差動伝送回路１２１が有するポートと通信速度とケーブル長との対応関係を示すポート情報を記憶する。ポート情報記憶部１３２は、例えば、ＲＡＭ１１２上に確保された記憶領域として実現できる。

パラメータ選択部１３３は、インタフェース１２０のコントローラ１２６に問い合わせて、差動伝送回路１２１が通信に使用しているポートを確認する。また、コントローラ１２６が有するレジスタ１２７にアクセスして、サーバ装置１００とデバイス２００の間で決定された通信速度を確認する。また、コントローラ１２６を介して、ケーブル４０からケーブル長情報を取得する。パラメータ選択部１３３は、上記処理を通じて、ポート情報記憶部１３２に記憶されたポート情報を更新する。そして、パラメータ選択部１３３は、ＲＯＭ１２８に記憶されたパラメータ情報の中から、ポート毎に適切なパラメータを選択し、コントローラ１２６が有するレジスタ１２７に値を書き込む。

ファームウェア２３０は、速度制御部２３１、ポート情報記憶部２３２およびパラメータ選択部２３３を有する。
速度制御部２３１は、速度制御部１３１と同様、インタフェース２２０のコントローラ２２６を制御して、サーバ装置１００とデバイス２００の間の通信速度を決定させる。

ポート情報記憶部２３２は、ポート情報記憶部１３２と同様、差動伝送回路２２１が有するポートと通信速度とケーブル長との対応関係を示すポート情報を記憶する。ポート情報記憶部２３２は、例えば、ＲＡＭ２１２上に確保された記憶領域として実現できる。

パラメータ選択部２３３は、パラメータ選択部１３３と同様、差動伝送回路２２１が通信に使用しているポートを確認し、サーバ装置１００とデバイス２００の間で決定された通信速度を確認する。また、コントローラ２２６を介して、ケーブル４０からケーブル長情報を取得する。パラメータ選択部２３３は、ＲＯＭ２２８に記憶されたパラメータ情報の中から、ポート毎に適切なパラメータを選択し、レジスタ２２７に値を書き込む。

図５は、パラメータテーブルの例を示す図である。パラメータテーブル１２９は、インタフェース１２０のＲＯＭ１２８に記憶されている。インタフェース２２０のＲＯＭ２２８にも、同様のパラメータテーブルが記憶されている。パラメータテーブル１２９は、通信速度、ケーブル長、イコライジングおよびエンファシスの項目を有する。

通信速度の項目は、サーバ装置１００とデバイス２００の間の通信速度を示す。通信速度の単位は、例えば、ビット毎秒（ｂｐｓ）である。ケーブル長の項目は、サーバ装置１００とデバイス２００とを接続するケーブル４０の長さを示す。ケーブル長の単位は、例えば、メートル（ｍ）である。イコライジングの項目は、レシーバ１２２，１２３の信号補正を調整するためのパラメータを示す。エンファシスの項目は、トランスミッタ１２４，１２５の信号補正を調整するためのパラメータを示す。パラメータは、レジスタ１２７に書き込む値でもよいし、イコライジングまたはエンファシスの割合を示す値（例えば、パーセント（％））や強度を示す値（例えば、デシベル（ｄＢ））でもよい。

図６は、ポート管理テーブルの例を示す図である。ポート管理テーブル１３４は、ポート情報記憶部１３２に記憶され、パラメータ選択部１３３によって更新される。ポート情報記憶部２３２にも、同様のポート管理テーブルが記憶される。ポート管理テーブル１３４は、ポート番号、通信速度およびケーブル長の項目を有する。

ポート番号の項目は、レシーバ１２２，１２３およびトランスミッタ１２４，１２５に対応するポート＃１〜＃４の識別情報を示す。通信速度の項目は、ポート毎の決定された通信速度を示す。現在の通信速度は、パラメータ選択部１３３が、コントローラ１２６の有するレジスタ１２７を参照することで確認できる。ケーブル長の項目は、ポート毎の接続されたケーブルの長さを示す。ケーブル長は、パラメータ選択部１３３が、コントローラ１２６を介してコネクタ４１の有するＲＯＭ４３を参照することで確認できる。

図７は、パラメータ設定処理を示すフローチャートである。図７に示す処理は、サーバ装置１００とデバイス２００それぞれで実行される。以下、サーバ装置１００が実行する場合を想定して、図７に示す処理をステップ番号に沿って説明する。

（ステップＳ１１）パラメータ選択部１３３は、コントローラ１２６に問い合わせて、信号の伝送に使用されるポートの番号を確認する。例えば、差動伝送回路１２１が有するポート＃１〜＃４のうち、ポート＃１，＃３（レシーバ１２２およびトランスミッタ１２４に対応するポート）が使用されることを確認する。

（ステップＳ１２）速度制御部１３１は、コントローラ１２６に通信速度の決定を指示する。コントローラ１２６は、差動伝送回路１２１を制御して、デバイス２００との間でトレーニングシーケンスなどの手続きを実行し、信号を伝送できる上限の通信速度を決定する。パラメータ選択部１３３は、コントローラ１２６のレジスタ１２７に記憶された所定のビットを参照することで、決定された通信速度を確認する。そして、ポート管理テーブル１３４に、ステップＳ１１で確認したポート番号と対応付けて通信速度を記録する。

（ステップＳ１３）パラメータ選択部１３３は、コントローラ１２６にケーブル長情報の読み出しを指示する。コントローラ１２６は、Ｉ２Ｃの信号線などを用いて、コネクタ４１が有するＲＯＭ４３からケーブル長情報を読み出し、パラメータ選択部１３３に出力する。パラメータ選択部１３３は、ポート管理テーブル１３４に、ステップＳ１１で確認したポートと対応付けて、ケーブル長情報が示すケーブル長を記録する。

（ステップＳ１４）パラメータ選択部１３３は、コントローラ１２６を介して、ＲＯＭ１２８に記憶されたパラメータテーブル１２９にアクセスし、パラメータテーブル１２９に登録されている通信速度を確認する。

（ステップＳ１５）パラメータ選択部１３３は、ステップＳ１２でポート管理テーブル１３４に記録された現在の通信速度が、パラメータテーブル１２９に登録されているか判断する。現在の通信速度が登録されている場合、処理をステップＳ１７に進める。登録されていない場合、処理をステップＳ１６に進める。

（ステップＳ１６）パラメータ選択部１３３は、パラメータテーブル１２９から、現在の通信速度に近似する通信速度を選択し、近似する通信速度をポート管理テーブル１３４に記録する。近似する通信速度としては、例えば、現在の通信速度より小さい通信速度の中で最大のものを選択する。なお、パラメータ選択部１３３は、現在の通信速度から開始して、より小さい通信速度を１つずつ指定していき、指定した通信速度がパラメータテーブル１２９に登録されているか否かをコントローラ１２６に確認させてもよい。

（ステップＳ１７）パラメータ選択部１３３は、コントローラ１２６を介して、ＲＯＭ１２８に記憶されたパラメータテーブル１２９にアクセスし、パラメータテーブル１２９に登録されているケーブル長を確認する。

（ステップＳ１８）パラメータ選択部１３３は、ステップＳ１３でポート管理テーブル１３４に記録されたケーブル４０の長さが、パラメータテーブル１２９に登録されているか判断する。ケーブル４０の長さが登録されている場合、処理をステップＳ２０に進める。登録されていない場合、処理をステップＳ１９に進める。

（ステップＳ１９）パラメータ選択部１３３は、パラメータテーブル１２９から、ケーブル４０の長さに近似するケーブル長を選択し、近似するケーブル長をポート管理テーブル１３４に記録する。近似するケーブル長としては、例えば、ケーブル４０の長さより小さいケーブル長の中で最大のものを選択する。なお、パラメータ選択部１３３は、ステップＳ１６と同様、より小さいケーブル長を１つずつ指定し、指定したケーブル長がパラメータテーブル１２９に登録されているか否かをコントローラ１２６に確認させてもよい。

（ステップＳ２０）パラメータ選択部１３３は、ポート番号に、ポート管理テーブル１３４に記録された通信速度とケーブル長の組に対応するパラメータを、コントローラ１２６を介してＲＯＭ１２８のパラメータテーブル１２９から読み取る。

（ステップＳ２１）パラメータ選択部１３３は、ポート＃１〜＃４の１つを選択する。
（ステップＳ２２）パラメータ選択部１３３は、ステップＳ２１で選択したポートに対するパラメータを、コントローラ１２６のレジスタ１２７に書き込む。選択したポートが信号を受信するポートである場合、イコライジングのパラメータを書き込む。選択したポートが信号を送信するポートである場合、エンファシスのパラメータを書き込む。なお、パラメータテーブル１２９に登録されているパラメータが、レジスタ値以外の値である場合、パラメータ選択部１３３は、パラメータをレジスタ値に変換して書き込む。

（ステップＳ２３）パラメータ選択部１３３は、ステップＳ２１で全てのポートを選択したか判断する。全てのポートを選択した場合、処理を終了する。未選択のポートがある場合、処理をステップＳ２１に進める。

これにより、コントローラ１２６は、レジスタ１２７に書き込まれた値に基づいて、レシーバ１２２，１２３のイコライジングおよびトランスミッタ１２４，１２５のエンファシスの強度を調整する。なお、ステップＳ１１〜Ｓ２３は、サーバ装置１００とデバイス２００とが接続されたときに実行される。また、ステップＳ１４〜Ｓ２３は、サーバ装置１００とデバイス２００の間の通信速度が変更される毎に実行されてもよい。

図８は、パラメータ設定処理を示すシーケンス図である。
サーバ装置１００では、ドライバ１３０がコントローラ１２６にアクセスし、信号が送信または受信されるポートの番号を確認する（ステップＳ３１）。同様に、デバイス２００では、ファームウェア２３０がコントローラ２２６にアクセスし、信号が送信または受信されるポートの番号を確認する（ステップＳ３１ａ）。

ドライバ１３０がコントローラ１２６を制御し、ファームウェア２３０がコントローラ２２６を制御して、サーバ装置１００とデバイス２００の間の通信速度を決定する（ステップＳ３２）。通信速度の決定のため、ドライバ１３０およびファームウェア２３０は、例えば、ネゴシエーションやトレーニングシーケンスなどを実行する。

サーバ装置１００では、ドライバ１３０が、コントローラ１２６を介してケーブル４０のＲＯＭ４３からケーブル長情報を読み出す（ステップＳ３３）。同様に、デバイス２００では、ファームウェア２３０が、コントローラ２２６を介してケーブル４０のＲＯＭ４４からケーブル長情報を読み出す（ステップＳ３３ａ）。

サーバ装置１００では、ドライバ１３０が、ステップＳ３２で決定した通信速度およびステップＳ３３で読み出したケーブル長情報が示すケーブル長が、ＲＯＭ１２８のパラメータテーブル１２９に登録されているか確認する（ステップＳ３４）。同様に、デバイス２００では、ファームウェア２３０が、ステップＳ３２で決定した通信速度およびステップＳ３３ａで読み出したケーブル長情報が示すケーブル長が、ＲＯＭ２２８のパラメータテーブルに登録されているか確認する（ステップＳ３４ａ）。

サーバ装置１００では、ドライバ１３０が、コントローラ１２６を介してＲＯＭ１２８から通信速度とケーブル長に対応するパラメータを読み出す（ステップＳ３５）。同様に、デバイス２００では、ファームウェア２３０がコントローラ２２６を介して、ＲＯＭ２２８から通信速度とケーブル長に対応するパラメータを読み出す（ステップＳ３５ａ）。

サーバ装置１００では、ドライバ１３０が、ステップＳ３５で読み出したパラメータをコントローラ１２６に設定する。コントローラ１２６が、設定されたパラメータに基づいて、差動伝送回路１２１を制御し、差動伝送回路１２１が行うイコライジングおよびエンファシスの強度を調整する（ステップＳ３６）。デバイス２００では、ファームウェア２３０が、ステップＳ３５ａで読み出したパラメータをコントローラ２２６に設定する。コントローラ２２６が、設定されたパラメータに基づいて、差動伝送回路２２１を制御し、差動伝送回路２２１が行うイコライジングおよびエンファシスの強度を調整する（ステップＳ３６ａ）。

第２の実施の形態の情報処理システムによれば、イコライジングやエンファシスなどの信号補正の強度が、現在の通信速度とケーブル長に応じて調整される。信号歪みの程度に影響を与える要因である通信速度とケーブル長が考慮されるため、信号補正の精度が向上し、受信エラーが抑制される。また、ポート毎に信号補正の強度を調整できる。

［第３の実施の形態］
次に、第３の実施の形態を説明する。第２の実施の形態との違いを中心に説明し、第２の実施の形態と同様の事項については説明を省略する。第２の実施の形態では、サーバ装置に１つのデバイスが接続されたのに対し、第３の実施の形態では、サーバ装置が複数のインタフェースを備えており、サーバ装置に複数のデバイスが接続される。

図９は、第３の実施の形態のインタフェースを示すブロック図である。サーバ装置１００ａは、少なくとも３つのインタフェースを有する。サーバ装置１００ａは、ケーブルによってデバイス２００，２００ａ，２００ｂと接続される。例えば、デバイス２００はＤＶＤドライブであり、デバイス２００ａ，２００ｂはＨＤＤである。

サーバ装置１００ａは、差動伝送回路１２１とコントローラ１２６を有する。デバイス２００は、差動伝送回路２２１とコントローラ２２６を有する。サーバ装置１００ａの差動伝送回路１２１とデバイス２００の差動伝送回路２２１とが、ケーブルで接続される。差動伝送回路１２１，２２１は、それぞれレシーバ２つとトランスミッタ２つを有する。１つのレシーバと１つのトランスミッタが、信号伝送に使用される。

サーバ装置１００ａは、差動伝送回路１２１ａとコントローラ１２６ａを有する。デバイス２００ａは、差動伝送回路２２１ａとコントローラ２２６ａを有する。サーバ装置１００ａの差動伝送回路１２１ａとデバイス２００ａの差動伝送回路２２１ａとが、ケーブルで接続される。差動伝送回路１２１ａ，２２１ａは、それぞれレシーバ２つとトランスミッタ２つを有する。全てのレシーバとトランスミッタが、信号伝送に使用される。

サーバ装置１００ａは、差動伝送回路１２１ｂとコントローラ１２６ｂを有する。デバイス２００ｂは、差動伝送回路２２１ｂとコントローラ２２６ｂを有する。サーバ装置１００ａの差動伝送回路１２１ｂとデバイス２００ｂの差動伝送回路２２１ｂとが、ケーブルで接続される。差動伝送回路１２１ｂ，２２１ｂは、それぞれレシーバ１つとトランスミッタ１つを有する。全てのレシーバとトランスミッタが、信号伝送に使用される。

デバイス２００，２００ａ，２００ｂの接続に用いる３本のケーブルの長さは、同一でなくてもよい。サーバ装置１００ａで実行されるドライバは、コントローラ１２６，１２６ａ，１２６ｂを介して、各ケーブルが有するＲＯＭからケーブル長情報を読み出し、各ケーブルの長さを確認すればよい。また、サーバ装置１００ａとデバイス２００，２００ａ，２００ｂとの間の通信速度は、同一でなくてもよい。ドライバは、インタフェース毎に通信速度を決定すればよい。ドライバは、各インタフェースのポート毎に、通信速度とケーブル長に対応するパラメータを選択し、パラメータを当該ポートに適用する。

図１０は、サーバ装置およびデバイスの設置例を示す図である。サーバ装置１００ａとデバイス２００ａ，２００ｂは、ラック５１に格納されている。デバイス２００は、ラック５２に格納されている。サーバ装置１００ａとデバイス２００とは、異なるラックに格納されているため、長いケーブルを用いて接続される。一方、サーバ装置１００ａとデバイス２００ａ，２００ｂとは、同一のラックに格納されているため、短いケーブルを用いて接続できる。サーバ装置１００ａは、インタフェース毎に当該インタフェースに接続されているケーブルの長さを考慮して、イコライジングやエンファシスの強度を調整する。

第３の実施の形態の情報処理システムによれば、第２の実施の形態と同様、信号補正の精度が向上し、受信エラーが抑制される。また、サーバ装置１００ａは、インタフェース毎に、通信速度やケーブル長に応じて信号補正の強度を調整できる。このため、通信能力の異なる複数の種類のデバイスをサーバ装置１００ａに接続した場合でも、信号補正の精度を向上できる。また、長さの異なる複数本のケーブルを用いて複数のデバイスをサーバ装置１００ａに接続した場合でも、信号補正の精度を向上できる。よって、サーバ装置１００ａおよびデバイス２００，２００ａ，２００ｂの配置や配線を柔軟に行える。

［第４の実施の形態］
次に、第４の実施の形態を説明する。第２および第３の実施の形態との違いを中心に説明し、第２および第３の実施の形態と同様の事項については説明を省略する。第３の実施の形態では、サーバ装置が備える１つのインタフェースに１つのデバイスが接続されたのに対し、第４の実施の形態では、１つのインタフェースに複数のデバイスが接続される。

図１１は、第４の実施の形態のインタフェースを示すブロック図である。サーバ装置のインタフェース１２０と、デバイスのインタフェース２２０，２２０ａが、ケーブル６０を用いて接続される。ケーブル６０は、コネクタ６１，６３，６５を有する。コネクタ６１に接続された４対の信号線が分岐して、４対のうち２対の信号線がコネクタ６３に接続され、他の２対の信号線がコネクタ６５に接続される。分岐を有するケーブル６０を用いることで、サーバ装置の１つのインタフェース１２０に２つのデバイスを接続できる。

インタフェース１２０は、差動伝送回路１２１およびコントローラ１２６を有する。差動伝送回路１２１は、コネクタ６１に接続される。コネクタ６１が有する４つのポートの全てに信号線が接続されている。よって、差動伝送回路１２１が有するレシーバ１２２，１２３とトランスミッタ１２４，１２５の全てが、信号処理を行う。コントローラ１２６は、コネクタ６１が有するＲＯＭ６２から、ケーブル長情報を読み出す。

インタフェース２２０は、差動伝送回路２２１およびコントローラ２２６を有する。差動伝送回路２２１は、コネクタ６３に接続される。コネクタ６３が有する４つのポートのうち２つに信号線が接続されている。よって、差動伝送回路２２１が有する２つのレシーバの一方と２つのトランスミッタの一方が、信号処理を行う。コントローラ２２６は、コネクタ６３が有するＲＯＭ６４から、ケーブル長情報を読み出す。

インタフェース２２０ａは、差動伝送回路２２１ａおよびコントローラ２２６ａを有する。差動伝送回路２２１ａは、コネクタ６５に接続される。コネクタ６５が有する４つのポートのうち２つに信号線が接続される。よって、差動伝送回路２２１ａが有する２つのレシーバの一方と２つのトランスミッタの一方が、信号処理を行う。コントローラ２２６ａは、コネクタ６５が有するＲＯＭ６６から、ケーブル長情報を読み出す。

図１２は、ケーブル長テーブルの例を示す図である。ケーブル長テーブル６７は、コネクタ６１のＲＯＭ６２に記憶されている。コネクタ６３のＲＯＭ６４およびコネクタ６５のＲＯＭ６６にも、同様のケーブル長テーブルが記憶されている。ケーブル長テーブル６７は、ポート番号およびケーブル長の項目を有する。

ポート番号の項目は、コネクタ６１が有するポート＃１〜＃４の識別情報を示す。ケーブル長の項目は、各ポートに接続された信号線の長さを示す。例えば、コネクタ６１とコネクタ６３との間の信号線（ポート＃１，＃３の信号線）の長さが６ｍ、コネクタ６１とコネクタ６５との間の信号線（ポート＃２，＃４の信号線）の長さが１．５ｍである。

サーバ装置１００で実行されるドライバは、コネクタ６１のＲＯＭ６２に記憶されたケーブル長テーブル６７を読み出し、ポート毎のケーブル長を確認する。そして、図６に示したポート管理テーブル１３４に、ポート番号と対応付けてケーブル長を記録する。ドライバは、ポート毎に、通信速度とケーブル長に対応するパラメータを選択し、パラメータを当該ポートに適用する。よって、レシーバ１２２とレシーバ１２３には、異なるイコライジングのパラメータが適用される可能性がある。また、トランスミッタ１２４とトランスミッタ１２５には、異なるエンファシスのパラメータが適用される可能性がある。

第４の実施の形態の情報処理システムによれば、第２および第３の実施の形態と同様、信号補正の精度が向上し、受信エラーが抑制される。また、信号線が分岐するケーブル６０を用いて、インタフェース１２０に複数のデバイスを接続できると共に、インタフェース１２０のポート毎に通信速度や信号線の長さに応じて信号補正の強度を調整できる。

［第５の実施の形態］
次に、第５の実施の形態を説明する。第２の実施の形態との違いを中心に説明し、第２の実施の形態と同様の事項については説明を省略する。第２の実施の形態では、サーバ装置とデバイスとを直接接続したのに対し、第５の実施の形態では、サーバ装置とデバイスとをスイッチを介して接続する。

図１３は、第５の実施の形態の情報処理システムを示すブロック図である。第５の実施の形態の情報処理システムは、サーバ装置１００ｂとスイッチ３００を含む。スイッチ３００には、ケーブルを用いて１またはそれ以上のデバイスが接続される。サーバ装置１００ｂと１またはそれ以上のデバイスとは、スイッチ３００を介して通信を行う。

サーバ装置１００ｂは、ＣＰＵ１１１、ＲＡＭ１１２、ＨＤＤ１１３、画像信号処理部１１４、入力信号処理部１１５、ディスクドライブ１１６およびインタフェース１１７を有する。インタフェース１１７以外のユニットの機能は、第２の実施の形態で説明した通りである。インタフェース１１７は、ケーブルを介してスイッチ３００と通信する。インタフェース１１７は、ＨＢＡ（Host Bus Adapter）と呼ぶことがある。

スイッチ３００は、サービスプロセッサ３１１、ＲＡＭ３１２、ＲＯＭ３１３およびインタフェース３２０を有する。サービスプロセッサ３１１は、スイッチ３００を制御する演算装置である。ＲＡＭ３１２は、サービスプロセッサ３１１が扱うプログラムやデータを一時的に記憶する揮発性メモリである。ＲＯＭ３１３は、ファームウェアプログラムなどのプログラム、および、情報処理に用いられるデータを記憶する不揮発性のメモリである。ＲＯＭ３１３には、図５に示したパラメータテーブル１２９が記憶されている。

なお、サービスプロセッサ３１１は、インタフェース３２０を用いて、サーバ装置１００ｂと通信してもよい。また、サービスプロセッサ３１１は、スイッチ３００に設けられた他のネットワークインタフェースを用いて、サーバ装置１００ｂと通信してもよい。例えば、ＬＡＮ（Local Area Network）インタフェースを用いることが考えられる。

インタフェース３２０は、ケーブルを介してデバイスと通信する。スイッチ３００は、複数のインタフェースを有してもよい。インタフェース３２０は、差動伝送回路３２１とコントローラ３２６を有する。差動伝送回路３２１は、レシーバ３２２，３２３とトランスミッタ３２４，３２５を有する。コントローラ３２６は、レジスタ３２７を有する。

差動伝送回路３２１は、差動伝送方式で信号の送信および受信を行う。差動伝送回路３２１は、４つのポートを備え、ポート単位で信号補正を含む信号処理を行う。レシーバ３２２，３２３は、デバイスから受信した信号に対してイコライジングを行う。トランスミッタ３２４，３２５は、デバイスに送信する信号に対してエンファシスを行う。

コントローラ３２６は、差動伝送回路３２１の信号処理を制御する。コントローラ３２６は、レジスタ３２７に記憶された値を用いて、レシーバ３２２，３２３が行うイコライジングやトランスミッタ３２４，３２５が行うエンファシスの強度を調整する。また、コントローラ３２６は、ケーブルのコネクタが有するＲＯＭから、ケーブル長情報を読み出す。レジスタ３２７は、イコライジングやエンファシスを制御するための値や、インタフェース３２０とデバイスの間で決定された通信速度を示す値を記憶する。

サーバ装置１００ｂで実行されるドライバは、スイッチ３００のサービスプロセッサ３１１に、デバイスとの間で決定された通信速度を問い合わせる。サービスプロセッサ３１１は、コントローラ３２６のレジスタ３２７を参照して通信速度を確認し、ドライバに報告する。また、ドライバは、サービスプロセッサ３１１に、ケーブル長情報の読み出しを要求する。サービスプロセッサ３１１は、コントローラ３２６を介して、ケーブルのコネクタが有するＲＯＭからケーブル長情報を読み出し、ドライバに送信する。

ドライバは、サービスプロセッサ３１１を介してＲＯＭ３１３に記憶されたパラメータテーブル１２９を参照し、差動伝送回路３２１のポート毎に、通信速度とケーブル長に対応するパラメータを選択する。そして、ドライバは、選択したパラメータをサービスプロセッサ３１１に送信する。サービスプロセッサ３１１は、サーバ装置１００ｂから受信したパラメータを、差動伝送回路３２１のイコライジングおよびエンファシスに適用する。例えば、パラメータとして受信したレジスタ値を、レジスタ３２７に書き込む。これにより、差動伝送回路３２１は、通信速度とケーブル長に応じた強度で、信号補正を行う。

第５の実施の形態の情報処理システムによれば、第２の実施の形態と同様、信号補正の精度が向上し、受信エラーが抑制される。また、サーバ装置１００ｂが、スイッチ３００で行われるイコライジングやエンファシスなどの信号補正を制御できる。よって、サーバ装置１００ｂが、スイッチ３００を介して多くのデバイスと通信する場合であっても、デバイス毎に通信速度を動的に決定できると共に、任意の長さのケーブルを使用できる。

なお、第２乃至第５の実施の形態の通信制御方法は、コンピュータとしての機能を有するサーバ装置１００，１００ａ，１００ｂやデバイス２００，２００ａ，２００ｂに、通信制御のプログラムを実行させることで実現できる。プログラムは、コンピュータ読み取り可能な記録媒体（例えば、記録媒体３３）に記録しておくことができる。記録媒体として、例えば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、ＦＤおよびＨＤＤが含まれる。光ディスクには、ＣＤ、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）、ＤＶＤおよびＤＶＤ−Ｒ／ＲＷが含まれる。

プログラムを流通させる場合、例えば、プログラムを記録した可搬記録媒体が提供される。また、プログラムを他のコンピュータの記憶装置に格納し、ネットワーク経由でプログラムを配布することもできる。サーバ装置１００，１００ａ，１００ｂやデバイス２００，２００ａ，２００ｂは、例えば、可搬記録媒体に記録されたプログラムまたは他のコンピュータから受信したプログラムを記憶装置に格納し、記憶装置からプログラムを読み込んで実行する。ただし、可搬記録媒体から読み込んだプログラムを直接実行しても、他のコンピュータからネットワークを介して受信したプログラムを直接実行してもよい。

上記については単に本発明の原理を示すものである。更に、多数の変形や変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応する全ての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

１０ 情報処理装置
１１ 信号処理部
１２ 記憶部
１２ａ パラメータ情報
１３ 制御部
２０ デバイス

Claims (6)

1. デバイスと複数の通信速度で通信可能な情報処理装置であって、
   前記デバイスとの間で伝送される信号を処理する信号処理部と、通信速度と前記信号処理部で行われる前記デバイスからの受信信号の補正を制御するためのパラメータとを対応付けたパラメータ情報を記憶する記憶部と、を備える中継装置と接続する接続部を介して、前記記憶部に記憶された前記パラメータ情報を参照し、
   前記情報処理装置と前記デバイスとの間で決定された通信速度に応じたパラメータを選択して、前記選択したパラメータを前記中継装置に通知し、前記信号処理部に適用させる制御部と、
   を有する情報処理装置。
2. 前記パラメータ情報は、前記信号処理部と前記デバイスとを接続するケーブルのケーブル長および前記通信速度と、前記パラメータとを対応付けており、
   前記ケーブルは、自身のケーブル長を示すケーブル情報を記憶する他の記憶部を備え、
   前記制御部は、前記他の記憶部に記憶された前記ケーブル情報が示すケーブル長と前記決定された通信速度とに応じたパラメータを選択する、
   請求項１記載の情報処理装置。
3. 前記信号処理部は、複数のポートを備えており、
   前記制御部は、前記信号処理部のポート毎にパラメータを選択して適用させる、
   請求項１または２記載の情報処理装置。
4. 前記制御部は、前記情報処理装置と前記デバイスとの間の通信速度が変更されると、変更後の通信速度に応じたパラメータを選択し直す、請求項１乃至３の何れか一項に記載の情報処理装置。
5. デバイスと複数の通信速度で通信可能な情報処理システムであって、
   前記デバイスとの間で伝送される信号を処理する信号処理部と、
   通信速度と前記信号処理部で行われる前記デバイスからの受信信号の補正を制御するためのパラメータとを対応付けたパラメータ情報を記憶する記憶部と、を備える中継装置と、
   前記中継装置と接続する接続部と、
   前記接続部を介して前記記憶部に記憶された前記パラメータ情報を参照し、自装置と前記デバイスとの間で決定された通信速度に応じたパラメータを選択して、前記接続部を介して前記選択したパラメータを前記中継装置に通知し、前記信号処理部に適用させる制御部と、を備える情報処理装置と、
   を有する情報処理システム。
6. デバイスと複数の通信速度で通信可能な情報処理装置が行う通信制御方法であって、
   前記情報処理装置と前記デバイスとの間で決定された通信速度を検出し、
   前記情報処理装置と前記デバイスとの間で信号を処理する中継装置が備える記憶部に記憶された、通信速度と前記デバイスからの受信信号の補正を制御するためのパラメータとを対応付けたパラメータ情報を参照して、前記決定された通信速度に応じたパラメータを選択し、
   前記選択したパラメータを前記中継装置に通知して、前記中継装置に適用させる、
   通信制御方法。
   

Images