JP5849981B2 - 表示装置および電子機器 - Google Patents

Description

本開示は、電流駆動型の表示素子を有する表示装置、およびそのような表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、別に光源（バックライト）を設ける必要ない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

表示装置は、例えば、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の光（基本色光）を組み合わせて、任意の色の光を生成する。例えば、特許文献１，２には、赤色（Ｒ）と青色（Ｂ）のサブ画素を、緑色（Ｇ）のサブ画素よりも大きく形成した有機ＥＬ表示装置が開示されている。

特開２０１１―０３４０５０号公報 特開２０１１―２４９３３４号公報

ところで、電子機器は、一般に低い消費電力が望まれており、表示装置についても、消費電力の低減が期待されている。また、表示装置では、一般に高画質が望まれており、さらなる画質の向上が期待されている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、消費電力を低減するとともに画質を高めることができる表示装置および電子機器を提供することにある。

本開示の表示装置は、第１の画素セットと、第２の画素セットと、複数の信号線とを備えている。第１の画素セットは、第１の基本色光を発する第１の画素と、第２の基本色光を発する第２の画素と、基本色光以外の一の色光を発する非基本色画素との組み合わせから構成されるものである。第２の画素セットは、第１の基本色光を発する第１の画素と、第３の基本色光を発する第３の画素と、一の色光を発する非基本色画素との組み合わせから構成されるものである。複数の信号線は、第１の方向に延伸するものである。上記第１の画素セットおよび第２の画素セットは、第１の方向および第１の方向と交差する第２の方向のいずれか一方または双方において、交互に配置されている。上記第１の画素、第２の画素、第３の画素、および非基本色画素は、それぞれ、画素電極を含む発光素子を有し、第１の画素の画素電極は、複数の信号線のうちの、その第１の画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置され、非基本色画素の画素電極は、複数の信号線のうちの、その非基本色画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置されている。

本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。

本開示の表示装置および電子機器では、第１の画素、第２の画素、および非基本色画素の組み合わせから構成される第１の画素セットと、第１の画素、第３の画素、および非基本色画素の組み合わせから構成される第２の画素セットとが並設される。その際、この第１の画素セットおよび第２の画素セットは、第１の方向および第２の方向のいずれか一方または双方において交互に配置される。

本開示の表示装置および電子機器によれば、第１の画素セットおよび第２の画素セットが、第１の方向および第２の方向のいずれか一方または双方において、交互に配置されるようにしたので、消費電力を低減することができるとともに、画質を高めることができる。

本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。 図１に示した表示部におけるサブ画素の配置例を表す模式図である。 図１に示した表示部の一構成例を表す回路図である。 図１に示したサブ画素の一構成例を表す回路図である。 図１に示した表示部の一構成例を表す断面図である。 図２に示した一のセルの一構成例を表す模式図である。 図２に示した他のセルの一構成例を表す模式図である。 図２に示した表示部におけるアノードの配置の一例を表す平面図である。 図１に示した映像信号処理部の一構成例を表すブロック図である。 図８に示した輝度情報抽出部の一動作例を表す説明図である。 図８に示した輝度情報抽出部の一動作例を表す他の説明図である。 図１に示した表示装置の一動作例を表すタイミング波形図である。 比較例に係る表示部におけるサブ画素の配置を表す模式図である。 図１１に示した表示部の一構成例を表す回路図である。 他の比較例に係る表示部におけるサブ画素の配置を表す模式図である。 他の比較例に係るアノードの配置を表す平面図である。 第１の実施の形態の変形例に係る表示部の一構成例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るアノードの一配置例を表す平面図である。 第１の実施の形態の他の変形例に係るアノードの一配置例を表す平面図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係るアノードの一配置例を表す平面図である。 第１の実施の形態の他の変形例に係るアノードの一配置例を表す平面図である。 第１の実施の形態の他の変形例に係る表示部の一構成例を表す断面図である。 第１の実施の形態の他の変形例に係る一のセルの一構成例を表す模式図である。 第１の実施の形態の他の変形例に係る他のセルの一構成例を表す模式図である。 第１の実施の形態の他の変形例に係る一のセルの一構成例を表す模式図である。 第１の実施の形態の他の変形例に係る他のセルの一構成例を表す模式図である。 第１の実施の形態の他の変形例に係る一のセルの一構成例を表す模式図である。 第１の実施の形態の他の変形例に係る他のセルの一構成例を表す模式図である。 第１の実施の形態の他の変形例に係るサブ画素の一配置例を表す模式図である。 第１の実施の形態の他の変形例に係る開口部の一構成例を表す説明図である。 図３４に示した開口部における光線を示す説明図である。 第１の実施の形態の他の変形例に係る開口部の一配置例を表す平面図である。 図３６に示した表示部の一構成例を表す断面図である。 第１の実施の形態の他の変形例に係る表示部の一構成例を表す回路図である。 図３８に示した表示部におけるアノードの一配置例を表す平面図である。 図３８に示した表示部の一動作例を表すタイミング波形図である。 第２の実施の形態に係る表示装置におけるアノードの一配置例を表す平面図である。 第２の実施の形態に係る信号の一例を表す波形図である。 第２の実施の形態に係る表示装置の一動作例を表すタイミング波形図である。 第２の実施の形態に係る表示装置の動作を説明するための説明図である。 第２の実施の形態に係る表示装置の動作を説明するための他の説明図である。 第２の実施の形態に係る表示装置の一動作例を表すタイミング波形図である。 第２の実施の形態に係る表示装置の動作を説明するための説明図である。 第２の実施の形態に係る表示装置の動作を説明するための他の説明図である。 第２の実施の形態の変形例に係る表示装置の一動作例を表すタイミング波形図である。 実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。 変形例に係るサブ画素の一構成例を表す回路図である。 変形例に係るサブ画素の他の構成例を表す回路図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。

表示装置１は、表示部１０と、駆動部２０とを備えている。駆動部２０は、映像信号処理部３０と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２６と、データ線駆動部２７とを有している。

表示部１０は、複数のサブ画素１１が配置されたものである。具体的には、表示部１０には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗが配置されている。以下、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗのうちの任意の１つを表すものとしてサブ画素１１を適宜用いるものとする。

図２は、表示部１０におけるサブ画素１１の配置の一例を模式的に表すものである。図２において、網掛け部分は、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗの開口部ＷＩＮを表している。表示部１０には、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂにより構成されるセルＣＡと、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒにより構成されるセルＣＢが並設されている。すなわち、セルＣＡは、４色のサブ画素１１のうちの赤色のサブ画素１１Ｒを省いたものであり、セルＣＢは、４色のサブ画素１１のうちの青色のサブ画素１１Ｂを省いたものである。セルＣＡにおいて、この例では、白色（Ｗ）のサブ画素１１Ｗは左上に配置され、緑色（Ｇ）のサブ画素１１Ｇは左下に配置され、青色（Ｂ）のサブ画素１１Ｂは右側に配置されている。同様に、セルＣＢにおいて、この例では、白色（Ｗ）のサブ画素１１Ｗは左上に配置され、緑色（Ｇ）のサブ画素１１Ｇは左下に配置され、赤色（Ｒ）のサブ画素１１Ｒは右側に配置されている。これにより、表示部１０では、サブ画素１１Ｒ，１１Ｂが、サブ画素１１Ｗ，１１Ｇよりも少なく形成されるとともに、サブ画素１１Ｒ，１１Ｂの開口部ＷＩＮが、サブ画素１１Ｗ，１１Ｇの開口部ＷＩＮよりも大きく形成されるようになっている。

図２に示すように、セルＣＡおよびセルＣＢは、列方向（垂直方向）に交互に配置されるとともに、行方向（水平方向）に交互に配置されている。これにより、白色のサブ画素１１Ｗおよび緑色のサブ画素１１Ｇは、列方向において交互に配置される。そして、赤色のサブ画素１１Ｒおよび青色のサブ画素１１Ｂは、列方向において交互に配置されるとともに、行方向において交互に配置される。すなわち、表示部１０におけるサブ画素１１Ｒの配置パターンおよびサブ画素１１Ｂの配置パターンは、それぞれ市松模様を構成するようになっている。

図３は、表示部１０の回路構成の一例を表すものである。表示部１０は、行方向に延伸する複数の走査線ＷＳＬおよび複数の電源線ＰＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。データ線ＤＴＬの一端はデータ線駆動部２７に接続されている。また、図示していないが、走査線ＷＳＬの一端は走査線駆動部２３に接続され、電源線ＰＬの一端は電源線駆動部２６に接続されている。各サブ画素１１は、走査線ＷＳＬとデータ線ＤＴＬとの交差部に配置されている。１つのセルＣＡに属するサブ画素１１Ｗ，１１Ｇ，１１Ｂは、同じ走査線ＷＳおよび同じ電源線ＰＬに接続されるとともに、互いに異なるデータ線ＤＴＬに接続されている。同様に、１つのセルＣＢに属するサブ画素１１Ｗ，１１Ｇ，１１Ｒは、同じ走査線ＷＳおよび同じ電源線ＰＬに接続されるとともに、互いに異なるデータ線ＤＴＬに接続されている。

図４は、サブ画素１１の回路構成の一例を表すものである。サブ画素１１は、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、発光素子１９と、容量素子Ｃｓとを備えている。すなわち、この例では、サブ画素１１は、２つのトランジスタ（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ）および１つの容量素子Ｃｓを用いて構成される、いわゆる「２Ｔｒ１Ｃ」の構成を有するものである。

書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。書込トランジスタＷＳＴｒは、ゲートが走査線ＷＳＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒは、ゲートが書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが電源線ＰＬに接続され、ソースが容量素子Ｃｓの他端および発光素子１９のアノードに接続されている。

容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲート等に接続され、他端は駆動トランジスタＤＲＴｒのソース等に接続されている。発光素子１９は、有機ＥＬ素子を用いて構成された発光素子であり、アノードが駆動トランジスタＤＲＴｒのソースおよび容量素子Ｃｓの他端に接続され、カソードには、駆動部２０によりカソード電圧Ｖcathが供給されている。

図５は、表示部１０の断面図を表すものである。表示部１０は、透明基板２００と、ゲート２０１と、ポリシリコン２０３と、アノード２１２と、発光層２３０と、カソード２１６と、カラーフィルタ２１８とを有している。

透明基板２００は、表示部１０の支持基板であり、例えば、ガラスやプラスチックなどにより構成されている。透明基板２００上には、ゲート２０１が形成されている。このゲート２０１は、例えばモリブデン（Ｍｏ）などにより構成される。透明基板２００およびゲート２０１の上には絶縁層２０２が形成されている。この絶縁層２０２は、例えば、酸化シリコン（ＳｉＯ２）や、窒化シリコン（ＳｉＮｘ）などにより構成される。この絶縁層２０２の上には、ゲート２０１に対応する領域にポリシリコン２０３が形成されている。ゲート２０１およびポリシリコン２０３は、駆動トランジスタＤＲＴｒなどを構成するものである。なお、この例では、ゲート２０１の上部にポリシリコン２０３を形成する、いわゆるボトムゲート構造によりトランジスタを構成したが、これに限定されるものではなく、ゲートの下部にポリシリコンを形成する、いわゆるトップゲート構造によりトランジスタを構成してもよい。ポリシリコン２０３および絶縁層２０２の上には、絶縁層２０４が形成されている。この絶縁層２０４は、例えば絶縁層２０２と同様の材料により構成される。また、ポリシリコン２０３が形成された領域の一部には、絶縁層２０４を貫通するように、コンタクト／配線２０５が形成されている。配線２０５は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の３層により構成することができる。

絶縁層２０４の上には、絶縁層２１１が形成されている。絶縁層２１１は、例えば、ポリイミドやアクリル樹脂などにより構成される。絶縁層２１１の上には、アノード２１２が形成されている。アノード２１２は、絶縁層２１１を貫通して、駆動トランジスタＤＲＴｒのソースに係るコンタクト／配線２０５と接続されている。アノード２１２は、例えば、ＩＴＯ／Ａｌ合金、Ａｌ合金、ＩＴＯ／Ａｇ、ＩＴＯ／Ａｇ合金などにより構成されている。すなわち、アノード２１２は、光を反射する性質を有することが望ましい。アノード２１２および絶縁層２１１の上には、絶縁層２１３が形成されている。絶縁層２１３は、例えば絶縁層２１１と同様の材料により構成される。この絶縁層２１３には、アノード２１２が形成された領域の一部に開口部ＷＩＮが設けられている。アノード２１２および絶縁層２１３の上部には、黄色発光層２１４および青色発光層２１５からなる発光層２３０が一様に形成されている。黄色発光層２１４は、黄色（Ｙ）の光を発する有機ＥＬ層であり、青色発光層２１５は、青色（Ｂ）の光を発する有機ＥＬ層である。この黄色発光層２１４は、黄色に光る材料により構成してもよいし、または、緑色（Ｇ）に光る材料に赤色（Ｒ）に光る材料をドープして構成してもよい。青色発光層２１５は、例えば、青色に光る材料により構成することができる。青色発光層２１５の上には、カソード２１６が一様に形成されている。カソード２１６は、透明または半透明の電極であり、例えば、マグネシウム銀（MgAg）や、ＩＺＯ（登録商標）により構成することができる。マグネシウム銀で構成した場合には、膜厚を例えば数ｎｍ程度にすることにより半透明にすることができる。ＩＺＯで構成した場合には、例えば数十ｎｍ〜数千ｎｍの膜厚で形成することが望ましい。すなわち、ＩＺＯは透明な材料であるため、所望の低いシート抵抗値を実現できるようにやや厚く形成することができる。カソード２１６の上には、この例では絶縁層２１７が形成されている。絶縁層２１７は、例えば窒化シリコン（ＳｉＮｘ）などにより構成される。絶縁層２１７は、発光層２３０に水分が侵入し、発光効率などの特性が変化するのを防止するために設けられるものである。なお、この水分の侵入に起因する諸問題が他の技術により解決できる場合、この絶縁層２１７を省いてもよい。この絶縁層２１７には、封止用の樹脂である絶縁層２２１を介して、カラーフィルタ２１８やブラックマトリクス２１９が表面に形成された透明基板２２０が貼り合わせられている。赤色（Ｒ）のカラーフィルタ２１８は、サブ画素１１Ｒに対応する部分に配置され、緑色（Ｇ）のカラーフィルタ２１８はサブ画素１１Ｇに対応する部分に配置され、青色（Ｂ）のカラーフィルタ２１８はサブ画素１１Ｂに対応する部分に配置され、白色（Ｗ）のカラーフィルタ２１８はサブ画素１１Ｗに対応する部分に配置されている。

この構成により、黄色発光層２１４から射出した黄色の光と、青色発光層２１５から射出した青色の光は、混ざり合って白色光となり、支持基板である透明基板２００とは反対の方向に進む。すなわち、発光素子１９は、いわゆるトップエミッション型の発光素子である。そして、この白色光は、カラーフィルタ２１８を介して表示面より出力される。具体的には、サブ画素１１Ｒ，１１Ｇ，１１Ｂでは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ２１８により、白色光から赤色成分、緑色成分、青色成分がそれぞれ分離され出力される。また、サブ画素１１Ｗでは、白色（Ｗ）のカラーフィルタ２１８により白色光の色域が調整される。なお、画質（色域）に対する要求がさほど高くないアプリケーションなどにおいては、白色（Ｗ）のカラーフィルタ２１８を設けなくてもよい。

図６Ａは、セルＣＡにおける３つのサブ画素１１の構成を模式的に表すものであり、図６Ｂは、セルＣＢにおける３つのサブ画素１１の構成を模式的に表すものである。セルＣＡにおける３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂでは、図６Ａに示すように、発光層２３０（黄色発光層２１４および青色発光層２１５）の開口部ＷＩＮから射出した白色（Ｗ）の光が、白色（Ｗ）、緑色（Ｇ）、および青色（Ｂ）のカラーフィルタ２１８をそれぞれ通過する。同様に、セルＣＢにおける３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒでは、図６Ｂに示すように、発光層２３０の開口部ＷＩＮから射出した白色（Ｗ）の光が、白色（Ｗ）、緑色（Ｇ）、および赤色（Ｒ）のカラーフィルタ２１８をそれぞれ通過するようになっている。

図７は、セルＣＡにおけるアノード２１２の配置を表すものである。セルＣＡには、３つの回路領域１５Ｗ，１５Ｇ，１５Ｂと、３つのアノード２１２Ｗ，２１２Ｇ，２１２Ｂが設けられている。

回路領域１５Ｗは、サブ画素１１Ｗにおける発光素子１９以外の素子（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓ）が配置される領域である。同様に、回路領域１５Ｇは、サブ画素１１Ｇにおける発光素子１９以外の素子が配置される領域であり、回路領域１５Ｂは、サブ画素１１Ｂにおける発光素子１９以外の素子が配置される領域である。これらの回路領域１５Ｗ，１５Ｇ，１５Ｂには、書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓが同じようにレイアウトされている。この例では、回路領域１５Ｇのレイアウトは、回路領域１５Ｗ，１５Ｂのレイアウトを１８０度回転し、走査線ＷＳＬおよび電源線ＰＬとの接続部分を修正したものである。なお、回路領域１５Ｇのレイアウトは、回路領域１５Ｗ，１５Ｂのレイアウトを上下反転し、これらの配線との接続部分を修正したものであってもよいし、全く異なる別のレイアウトであってもよい。このように、同じレイアウトを回転または反転して流用することにより、レイアウト作業の効率を高めることができる。この例では、３つの回路領域１５Ｗ，１５Ｇ，１５Ｂは、セルＣＡにおいて、データ線ＤＴＬの延伸方向（列方向）に延伸するとともに、データ線ＤＴＬの延伸方向と直交する方向（行方向）に並設されている。具体的には、この例では、セルＣＡにおいて、１本のデータ線ＤＴＬ、回路領域１５Ｗ、回路領域１５Ｇ、２本のデータ線ＤＴＬ、および回路領域１５Ｂが、左から右へこの順に配置されている。このように、回路領域１５を列方向に延伸するように設けることにより、例えば、駆動トランジスタＤＲＴｒのチャネル長（Ｌ）を長くすることができ、これにより、サブ画素１１の特性ばらつきを抑えることができるようになっている。

アノード２１２Ｗはサブ画素１１Ｗのアノード２１２であり、アノード２１２Ｇはサブ画素１１Ｇのアノード２１２であり、アノード２１２Ｂはサブ画素１１Ｂのアノード２１２である。これらのアノード２１２Ｗ，２１２Ｇ，２１２Ｂは、回路領域１５Ｗ，１５Ｇ，１５Ｂに形成された駆動トランジスタＤＲＴｒのソースと、それぞれコンタクト２０５を介して接続されている。セルＣＡにおいて、アノード２１２Ｗは左上に配置され、アノード２１２Ｇは左下に配置され、アノード２１２Ｂは右側に配置されている。これらのアノード２１２Ｗ，２１２Ｇ，２１２Ｂは、データ線ＤＴＬと重ならないように配置されている。そして、アノード２１２Ｗ，２１２Ｇ，２１２Ｂ上の開口部ＷＩＮにおいて、発光層２３０が白色光を発光するようになっている。

以上、セルＣＡについて説明したが、セルＣＢについても同様である。すなわち、セルＣＢには、３つの回路領域１５Ｗ，１５Ｇ，１５Ｒと、３つのアノード２１２Ｗ，２１２Ｇ，２１２Ｒが設けられている。回路領域１５Ｒは、サブ画素１１Ｒにおける発光素子１９以外の素子が配置される領域であり、アノード２１２Ｒは、サブ画素１１Ｒのアノード２１２である。セルＣＢにおいて、１本のデータ線ＤＴＬ、回路領域１５Ｗ、回路領域１５Ｇ、２本のデータ線ＤＴＬ、および回路領域１５Ｒが、左から右へこの順に配置されている。また、セルＣＢにおいて、アノード２１２Ｗは左上に配置され、アノード２１２Ｇは左下に配置され、アノード２１２Ｒは右側に配置されている。これらのアノード２１２Ｗ，２１２Ｇ，２１２Ｒは、データ線ＤＴＬと重ならないように配置されている。

図１において、映像信号処理部３０は、外部から供給される映像信号Ｓdispに対して、ＲＧＢＷ変換やガンマ変換などを行い、映像信号Ｓdisp2を生成するものである。映像信号Ｓdispは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の輝度情報Ｉを有するＲＧＢ信号である。

図８は、映像信号処理部３０の一構成例を表すものである。映像信号処理部３０は、リニアガンマ変換部３１と、ＲＧＢＷ変換部３２と、フィルタ処理部３３Ｒ，３３Ｂと、輝度情報抽出部３４Ｒ，３４Ｂと、信号処理部３５と、パネルガンマ変換部３６とを有している。

リニアガンマ変換部３１は、入力された映像信号Ｓdispを、線形なガンマ特性を有する映像信号Ｓ３１に変換するものである。すなわち、外部から供給される映像信号は、一般的な表示装置の特性を考慮した非線形なガンマ特性を有している。よって、このリニアガンマ変換部３１は、ＲＧＢＷ変換部３２や信号処理部３５などにおける処理を容易にするため、このような非線形なガンマ特性を線形なガンマ特性に変換する。ガンマ変換部３１は、例えばルックアップテーブルを有しており、このルックアップテーブルを用いてこのようなガンマ変換を行うようになっている。

ＲＧＢＷ変換部３２は、映像信号Ｓ３１に対してＲＧＢＷ変換を行うものである。具体的には、ＲＧＢＷ変換部３２は、赤色、緑色、および青色の輝度情報Ｉを有するＲＧＢ信号を、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）の輝度情報Ｉを有するＲＧＢＷ信号に変換する。そして、ＲＧＢＷ変換部３２は、赤色（Ｒ）の輝度情報Ｉを信号ＳＲ３２として出力し、緑色（Ｇ）の輝度情報Ｉを信号ＳＧ３２として出力し、青色（Ｂ）の輝度情報Ｉを信号ＳＢ３２として出力し、白色（Ｗ）の輝度情報Ｉを信号ＳＷ３２として出力するようになっている。

フィルタ処理部３３Ｒは、信号ＳＲ３２に対してフィルタ処理を行うものである。このフィルタ処理部３３Ｒは、この例では、低域通過フィルタとして機能するＦＩＲ（Finite impulse response）フィルタにより構成されるものである。フィルタ処理部３３Ｒは、入力された信号ＳＲ３２に基づいて、赤色（Ｒ）の輝度情報Ｉのマップを作成し、そのマップに対してフィルタ処理を行う。そして、フィルタ処理部３３Ｒは、フィルタ処理を行った輝度情報Ｉを信号ＳＲ３３として出力するようになっている。

フィルタ処理部３３Ｂは、信号ＳＢ３２に対してフィルタ処理を行うものである。このフィルタ処理部３３Ｂは、フィルタ処理部３３Ｒと同様に、低域通過フィルタとして機能するＦＩＲフィルタにより構成されるものである。フィルタ処理部３３Ｂは、入力された信号ＳＢ３２に基づいて、青色（Ｂ）の輝度情報Ｉのマップを作成し、そのマップに対してフィルタ処理を行う。そして、フィルタ処理部３３Ｂは、フィルタ処理を行った輝度情報Ｉを信号ＳＢ３３として出力するようになっている。

輝度情報抽出部３４Ｒは、信号ＳＲ３３に含まれる赤色（Ｒ）の輝度情報Ｉから、表示部１０に表示する輝度情報Ｉを抽出するものである。

輝度情報抽出部３４Ｂは、信号ＳＢ３３に含まれる青色（Ｂ）の輝度情報Ｉから、表示部１０に表示する輝度情報Ｉを抽出するものである。

図９Ａは、輝度情報抽出部３４Ｒの一動作例を表すものであり、図９Ｂは、輝度情報抽出部３４Ｂの一動作例を表すものである。輝度情報抽出部３４Ｒは、信号ＳＲ３３に基づいて、赤色（Ｒ）の輝度情報ＩのマップＭＡＰＲを生成する。そして、輝度情報抽出部３４Ｒは、図９Ａに示すように、そのマップＭＡＰＲから、表示部１０における赤色のサブ画素１１Ｒの配置パターン（図２）に応じた座標における輝度情報Ｉ（図９Ａにおける斜線部）を抽出する。すなわち、輝度情報抽出部３４Ｒは、抽出パターンが市松模様になるように、輝度情報Ｉを抽出する。そして、輝度情報抽出部３４Ｒは、抽出した輝度情報Ｉを、信号ＳＲ３４として出力するようになっている。同様に、輝度情報抽出部３４Ｂは、信号ＳＢ３３に基づいて、青色（Ｂ）の輝度情報ＩのマップＭＡＰＢを生成し、そのマップＭＡＰＢから、表示部１０における青色のサブ画素１１Ｂの配置パターン（図２）に応じた座標における輝度情報Ｉ（図９Ｂにおける斜線部）を抽出する。そして、輝度情報抽出部３４Ｂは、抽出した輝度情報Ｉを、信号ＳＢ３４として出力するようになっている。

このように、映像信号処理部３０では、フィルタ処理部３３Ｒ，３３Ｂが輝度情報Ｉに対してフィルタ処理を行う。輝度情報抽出部３４Ｒ，３４Ｂは、そのフィルタ処理を行った輝度情報Ｉから、表示部１０に表示する輝度情報Ｉを抽出している。これにより、表示装置１では、赤色および青色の成分に対してのみ、画像の解像度（エッジの尖鋭度）を下げるとともに、抽出された赤色および青色の輝度情報Ｉが、表示部１０におけるサブ画素１１Ｒ，１１Ｂの位置を反映するようになっている。

信号処理部３５は、信号ＳＷ３２，ＳＧ３２，ＳＲ３４，ＳＢ３４からなる映像信号Ｓ３４に対して所定の信号処理を行い、その結果を映像信号Ｓ３５として出力するものである。所定の信号処理としては、例えば、映像信号Ｓ３４により表現される色域および色温度を、表示部１０の色域および色温度に変換する、いわゆる色域変換などが挙げられる。

パネルガンマ変換部３６は、線形なガンマ特性を有する映像信号Ｓ３５を、表示部１０の特性に対応した非線形なガンマ特性を有する映像信号Ｓ３６に変換（パネルガンマ変換）するものである。このパネルガンマ変換部３６は、リニアガンマ変換部３１と同様に、例えばルックアップテーブルを有しており、このルックアップテーブルを用いてこのようなガンマ変換を行うようになっている。

図１において、タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６、およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。

走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、サブ画素１１を順次選択するものである。

電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行うものである。電源信号ＤＳは、電圧Ｖccpと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、サブ画素１１を初期化するための電圧であり、電圧Ｖccpは、駆動トランジスタＤＲＴｒに電流を流して発光素子１９を発光させるための電圧である。

データ線駆動部２７は、映像信号処理部３０から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsig、および後述するＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。

この構成により、駆動部２０は、後述するように、サブ画素１１に対して駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるための補正（Ｖth補正およびμ（移動度）補正）を行い、サブ画素１１に対して画素電圧Ｖsigの書込みを行う。そして、その後に、サブ画素１１の発光素子１９が、書き込まれた画素電圧Ｖsigに応じた輝度で発光するようになっている。

ここで、サブ画素１１Ｇは、本開示における「第１の画素」の一具体例に対応し、サブ画素１１Ｂは、本開示における「第２の画素」の一具体例に対応し、サブ画素１１Ｒは、本開示における「第３の画素」の一具体例に対応する。サブ画素１１Ｗは、本開示における「非基本色画素」の一具体例に対応する。セルＣＡを構成するサブ画素１１Ｇ，１１Ｗ，１１Ｂは、本開示における「第１の画素セット」の一具体例に対応する。セルＣＢを構成するサブ画素１１Ｇ，１１Ｗ，１１Ｒは、本開示における「第２の画素セット」の一具体例に対応する。セルＣＡは、本開示における「第１の画素セル」の一具体例に対応する。セルＣＢは、本開示における「第２の画素セル」の一具体例に対応する。データ線ＤＴＬは、本開示における「信号線」の一具体例に対応する。信号Ｓigは、本開示における「画素信号」の一具体例に対応する。駆動トランジスタＤＲＴｒは、本開示における「トランジスタ」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。映像信号処理部３０は、外部から供給される映像信号Ｓdispに対してＲＧＢＷ変換やガンマ変換などを行い、映像信号Ｓdisp2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、サブ画素１１を順次選択する。電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行う。データ線駆動部２７は、映像信号処理部３０から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の輝度に対応する画素電圧Ｖsig、およびＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された走査信号ＷＳ、電源信号ＤＳ、および信号Ｓigに基づいて表示を行う。

（詳細動作）
次に、表示装置１の詳細動作を説明する。

図１０は、表示装置１における表示動作のタイミング図を表すものである。この図は、着目した１つのサブ画素１１に対する表示駆動の動作例を表すものである。図１０において、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。

駆動部２０は、１水平期間（１Ｈ）内において、サブ画素１１の初期化を行い（初期化期間Ｐ１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＶth補正を行い（Ｖth補正期間Ｐ２）、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともに、Ｖth補正とは異なるμ（移動度）補正を行う（書込・μ補正期間Ｐ３）。そして、その後に、サブ画素１１の発光素子１９が、書き込まれた画素電圧Ｖsigに応じた輝度で発光する（発光期間Ｐ４）。以下に、その詳細を説明する。

まず、電源線駆動部２６は、初期化期間Ｐ１に先立つタイミングｔ１において、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図１０（Ｂ））。これにより、駆動トランジスタＤＲＴｒがオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、電圧Ｖiniに設定される（図１０（Ｅ））。

次に、駆動部２０は、タイミングｔ２〜ｔ３の期間（初期化期間Ｐ１）において、サブ画素１１を初期化する。具体的には、タイミングｔ２において、データ線駆動部２７が、信号Ｓigを電圧Ｖofsに設定し（図１０（Ｃ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図１０（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが電圧Ｖofsに設定される（図１０（Ｄ））。このようにして、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs−Ｖini）は、駆動トランジスタＤＲＴｒの閾値電圧Ｖthよりも大きい電圧に設定され、サブ画素１１が初期化される。

次に、駆動部２０は、タイミングｔ３〜ｔ４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。具体的には、電源線駆動部２６が、タイミングｔ３において、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図１０（Ｂ））。これにより、駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れ、ソース電圧Ｖｓが上昇する（図１０（Ｅ））。その際、この例では、ソース電圧Ｖｓは発光素子１９のカソードの電圧Ｖcathよりも低いため、発光素子１９は逆バイアス状態を維持し、発光素子１９には電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、電流Ｉdsは“０”（ゼロ）に向かって収束していく。言い換えれば、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthと等しくなる（Ｖgs＝Ｖth）ように収束していく。

次に、走査線駆動部２３は、タイミングｔ４において、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図１０（Ａ））。これにより、書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部２７は、タイミングｔ５において、信号Ｓigを画素電圧Ｖsigに設定する（図１０（Ｃ））。

次に、駆動部２０は、タイミングｔ６〜ｔ７の期間（書込・μ補正期間Ｐ３）において、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ６において、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図１０（Ａ））。これにより、書込トランジスタＷＳＴｒはオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが、電圧Ｖofsから画素電圧Ｖsigに上昇する（図１０（Ｄ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレインからソースへ電流Ｉdsが流れるため、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇する（図１０（Ｅ））。このような負帰還動作により、駆動トランジスタＤＲＴｒの素子ばらつきの影響が抑えられ（μ補正）、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsigに応じた電圧Ｖemiに設定される。なお、このようなμ補正の方法については、例えば、特開２００６−２１５２１３に記載がある。

次に、駆動部２０は、タイミングｔ７以降の期間（発光期間Ｐ４）において、サブ画素１１を発光させる。具体的には、タイミングｔ７において、走査線駆動部２３は、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図１０（Ａ））。これにより、書込トランジスタＷＳＴｒがオフ状態になり、駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図１０（Ｅ））、これに伴って駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図１０（Ｄ））。そして、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、発光素子１９の閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、発光素子１９のアノード・カソード間に電流が流れ、発光素子１９が発光する。すなわち、発光素子１９の素子ばらつきに応じた分だけソース電圧Ｖｓが上昇し、発光素子１９が発光する。

その後、表示装置１では、所定の期間（１フレーム期間）が経過したのち、発光期間Ｐ４から書込期間Ｐ１に移行する。駆動部２０は、この一連の動作を繰り返すように表示部１０を駆動する。

（画質および消費電力について）
表示装置１は、消費電力を低減するために、いくつかの工夫がなされている。以下に、いくつかの比較例を挙げて、それらの技術について詳細に説明する。

（比較例１）
表示装置１では、図２に示したように、４色のサブ画素のうち、赤色（Ｒ）のサブ画素を省いてセルＣＡを構成するとともに、青色（Ｂ）のサブ画素を省いてセルＣＢを構成したので、以下に説明する表示装置１Ｒと比べて、画質の低下を抑えつつ、消費電力を低減することができる。

図１１は、比較例１に係る表示装置１Ｒにおける表示部１０Ｒの一構成例を表すものである。表示部１０Ｒには、複数の画素Ｐixがマトリクス状に配置されている。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１２（１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗ）を有している。この例では、これらの４つのサブ画素１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗは、画素Ｐixにおいて２行２列で配置されている。具体的には、画素Ｐixにおいて、左上に赤色（Ｒ）のサブ画素１２Ｒを配置し、右上に緑色（Ｇ）のサブ画素１２Ｇを配置し、左下に白色（Ｗ）のサブ画素１２Ｗを配置し、右下に青色（Ｂ）のサブ画素１２Ｂを配置している。

ここで、比較例１に係る画素Ｐix（図１１）は、本実施の形態におけるセルＣＡまたはセルＣＢ（図２）に対応するものである。具体的には、本実施の形態におけるセルＣＡは、比較例１に係る画素Ｐixから赤色のサブ画素１２Ｒを省いたものに対応しており、本実施の形態におけるセルＣＢは、比較例１に係る画素Ｐixから青色のサブ画素１２Ｂを省いたものに対応している。

図１２は、比較例１に係る表示部１０Ｒの回路構成の一例を表すものである。表示部１０Ｒでは、１つの画素Ｐixに属するサブ画素１２Ｒとサブ画素１２Ｇは、同じ走査線ＷＳ（例えばｋ番目の走査線ＷＳ（ｋ））および同じ電源線ＰＬ（例えばｋ番目の電源線ＰＬ（ｋ））に接続されている。また、その画素Ｐixに属するサブ画素１２Ｗとサブ画素１２Ｂは、同じ走査線ＷＳ（例えば（ｋ＋１）番目の走査線ＷＳ（ｋ＋１））および同じ電源線ＰＬ（例えば（ｋ＋１）番目の電源線ＰＬ（ｋ＋１））に接続されている。

また、１つの画素Ｐixに属するサブ画素１２Ｒとサブ画素１２Ｗは、同じデータ線ＤＴＬ（例えばｊ番目のデータ線ＤＴＬ（ｊ））に接続され、その画素Ｐixに属するサブ画素１２Ｇとサブ画素１２Ｂは、同じデータ線ＤＴＬ（例えば（ｊ＋１）番目のデータ線ＤＴＬ（ｊ＋１））に接続されている。

比較例１に係る表示装置１Ｒでは、走査駆動を行う際、１つの画素Ｐixを構成する４つのサブ画素１２のうちの、サブ画素１２Ｒ，１２Ｇと、サブ画素１２Ｂ，１２Ｗとを、異なる期間において駆動する必要がある。具体的には、例えば、１水平期間の前半においてサブ画素１２Ｒ，１２Ｇを駆動し、１水平期間の後半においてサブ画素１２Ｂ，１２Ｗを駆動する必要がある。よって、データ線駆動部２７Ｒは、例えば１フレーム期間において、より多くのサブ画素１２に、画素電圧Ｖsigを供給する必要がある。すなわち、データ線ＤＴＬを駆動する際の駆動周波数が高くなってしまう。これにより、消費電力が高くなるおそれがある。

また、比較例１に係る表示装置１Ｒでは、１つの画素Ｐixにつき６本の配線（２本の走査線ＷＳ、２本の電源線ＰＬ、および２本のデータ線ＤＴＬ）が必要となる。よって、表示装置１Ｒでは、これらの配線を駆動するための電力を要するため、消費電力が高くなるおそれがある。

また、比較例１に係る表示装置１Ｒでは、１つの画素Ｐixが４つのサブ画素１２を有するようにしたので、表示部１０Ｒにおけるサブ画素１２の数が多くなる。これにより、各サブ画素１２の面積が小さくなるため、開口率が低下してしまう。すなわち、例えば、アノード間隔などのデザインルールにより、アノードの大きさは制限され、またアノードの縁と開口部ＷＩＮの縁との間の距離に関するデザインルールにより開口部ＷＩＮの大きさも制限されるため、開口部ＷＩＮを大きくすることができず、開口率が低下してしまう。このように開口率が低い場合には、開口率が高い場合に比べて、同じ発光輝度を実現するための発光層２３０の電流密度が高くなってしまい、画質が劣化するおそれがある。すなわち、発光層２３０を構成する有機ＥＬ層は、一般に、電流密度が高いほど経時劣化（いわゆる焼き付き）が生じやすいため、電流密度が高くなることにより、画質が低下するおそれがある。

また、比較例１に係る表示装置１Ｒでは、上述したように駆動周波数が高くなってしまうため、例えば、サブ画素１２に画素電圧Ｖsigを書き込むための十分な時間が確保しにくくなり、画質が低下するおそれがある。

一方、本実施の形態に係る表示装置１では、図２，３に示したように、赤色のサブ画素１１Ｒを省いてセルＣＡを構成して、１つのセルＣＡに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂが同じ走査線ＷＳＬ等に接続されるようにするとともに、青色のサブ画素１１Ｂを省いてセルＣＢを構成し、１つのセルＣＢに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒが同じ走査線ＷＳＬ等に接続されるようにしている。これにより、１水平期間において、セルＣＡに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂをまとめて駆動することができ、同様に、１水平期間において、セルＣＢに属する３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒをまとめて駆動することができる。よって、データ線駆動部２７は、例えば、１フレーム期間において、比較例１の場合の半分の数のサブ画素１１に、画素電圧Ｖsigを供給すればよい。すなわち、表示装置１では、データ線ＤＴＬを駆動する際の駆動周波数を低くすることができるため、消費電力を低減することができる。

また、本実施の形態に係る表示装置１では、セルＣＡ，ＣＢのそれぞれにつき５本の配線（１本の走査線ＷＳ、１本の電源線ＰＬ、および３本のデータ線ＤＴＬ）が必要となる。すなわち、比較例１の場合（６本）に比べて少ない配線で済む。よって、これらの配線に対する駆動電力が少なくて済むため、消費電力を低減することができる。

また、本実施の形態に係る表示装置１では、赤色のサブ画素１１Ｒを省いてセルＣＡを構成し、青色のサブ画素１１Ｂを省いてセルＣＢを構成することにより、画質の低下を抑えつつ、消費電力を低減することができる。すなわち、表示装置１では、上述したように、消費電力を低減するために、赤色のサブ画素１１Ｒや青色のサブ画素１１Ｂを少なくしているため、白色（Ｗ）のサブ画素１１Ｗや緑色（Ｇ）のサブ画素１１Ｇの解像度に比べて、赤色（Ｒ）のサブ画素１１Ｒや青色（Ｂ）のサブ画素１１Ｂの解像度が低下している。しかしながら、人間は、赤色（Ｒ）と青色（Ｂ）などのいわゆる色度成分の解像度が低下しても、画質の低下を感じないことが知られている。すなわち、色を輝度成分と色度成分に分けた場合、人間は、輝度成分の解像度を下げると画質が低下したように感じるが、色度成分の解像度を下げても、さほど画質の低下を感じない。サブ画素１１が発光する４色（赤色、緑色、青色、白色）のうち、白色（Ｗ）と緑色（Ｇ）は輝度成分への寄与が多く、一方、赤色（Ｒ）と青色（Ｂ）は輝度成分への寄与が少ない。表示装置１では、このように、輝度成分への寄与が少ない赤色のサブ画素１１Ｒや青色のサブ画素１１Ｂを少なくしたので、画質の低下を抑えつつ、消費電力を低減することができる。

また、本実施の形態に係る表示装置１では、サブ画素１１の数を減らしたので、各サブ画素１１を大きくすることができ、サブ画素１１Ｒ，１１Ｂの開口率を高くすることができる。これにより、発光層の経時劣化（いわゆる焼き付き）を抑えることができるため、画質を高めることができる。また、上述したように駆動周波数を低くすることができるため、例えば、サブ画素１１に画素電圧Ｖsigを書き込むための十分な時間を確保することができる。これにより、画質が低下するおそれを低減することができる。

（比較例２）
また、表示装置１では、図２に示したように、セルＣＡ，ＣＢが白色のサブ画素１１Ｗを有するようにしたので、以下に説明する比較例２に係る表示装置１Ｓと比べて、消費電力を低減することができるとともに、画質を高めることができる。

図１３は、比較例２に係る表示装置１Ｓの表示部１０Ｓにおけるサブ画素１３の配置の一例を表すものである。表示部１０Ｓは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３色のサブ画素１３（１３Ｒ，１３Ｇ，１３Ｂ）を有している。すなわち、表示部１０Ｓは、白色（Ｗ）のサブ画素を有しないものである。表示部１０Ｓには、サブ画素１３Ｇ，１３Ｂにより構成されるセルＣＣと、サブ画素１３Ｇ，１３Ｒにより構成されるセルＣＤが並設されている。セルＣＣおよびセルＣＤは、列方向（垂直方向）に交互に配置されるとともに、行方向（水平方向）に交互に配置されている。

比較例２に係る表示装置１Ｓでは、白色のサブ画素１１Ｗが設けられていないため、例えば白色を表示する場合には、３つのサブ画素１３Ｒ，１３Ｇ，１３Ｂを発光させる必要がある。よって、表示装置１Ｓでは、消費電力が高くなるおそれがある。

一方、本実施の形態に係る表示装置１では、図２に示したように、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光を発する３つのサブ画素１１Ｒ，１１Ｇ，１１Ｂに加え、白色（Ｗ）の光を発するサブ画素１１Ｗを設けている。これにより、例えば白色を表示する場合には、この１つのサブ画素１１Ｗのみを発光させればよいため、消費電力を低減することができる。

また、本実施の形態に係る表示装置１では、セルＣＡ，ＣＢが白色のサブ画素１１Ｗを有するようにしたので、比較例２に係る表示装置１Ｓに比べて画質を高めることができる。すなわち、このサブ画素１１Ｗが発する白色光は、赤色成分、緑色成分、および青色成分を含んでいる。よって、セルＣＡでは、赤色のサブ画素１１Ｒがないものの、白色のサブ画素１１Ｗが赤色成分の光を発する。また、セルＣＢでは、青色のサブ画素１１Ｂがないものの、白色のサブ画素１１Ｗが青色成分の光を発する。よって、表示装置１では、比較例２に係る表示装置１Ｓに比べて、赤色成分および青色成分の解像度を等価的に高めることができ、画質を高めることができる。

（比較例３）
また、表示装置１では、図７に示したように、アノード２１２がデータ線ＤＴＬと重ならないようにしたので、以下に説明する比較例３に係る表示装置１Ｔと比べて、画質の低下を抑えることができる。

図１４は、比較例３に係る表示装置１ＴのセルＣＡにおけるアノード２１２の配置を表すものである。この例では、セルＣＡにおいて、データ線ＤＴＬ、回路領域１５Ｗ、データ線ＤＴＬ、回路領域１５Ｇ、データ線ＤＴＬ、および回路領域１５Ｂが、左から右へこの順に配置されている。そして、サブ画素１１Ｗのアノード２１２Ｗは２本のデータ線ＤＴＬと重なるように配置され、サブ画素１１Ｇのアノード２１２Ｇは２本のデータ線ＤＴＬと重なるように配置され、サブ画素１１Ｂのアノード２１２Ｂは１本のデータ線ＤＴＬと重なるように配置されている。

比較例３に係る表示装置１Ｔでは、アノード２１２Ｗが２本のデータ線ＤＴＬと重なっているため、これらのデータ線ＤＴＬにおける信号Ｓigが、カップリングによりアノード２１２Ｗにノイズとして伝わってしまうおそれがある。同様に、アノード２１２Ｇが２本のデータ線ＤＴＬと重なっているため、これらのデータ線ＤＴＬにおける信号Ｓigが、カップリングによりアノード２１２Ｇにノイズとして伝わってしまうおそれがある。また、アノード２１２Ｂが１本のデータ線ＤＴＬと重なっているため、このデータ線ＤＴＬにおける信号Ｓigが、カップリングによりアノード２１２Ｂにノイズとして伝わってしまうおそれがある。特に、表示装置１Ｔでは、アノード２１２によって、重なるデータ線ＤＴＬの本数が異なるため、ノイズの影響が不均一となり、画質が低下するおそれがある。

一方、本実施の形態に係る表示装置１では、図７に示したように、アノード２１２をデータ線ＤＴＬと重ならないように配置したので、アノード２１２にノイズが伝わるおそれを低減することができ、画質を高めることができる。

［効果］
以上のように本実施の形態では、赤色、緑色、青色、白色の４色のサブ画素を設けるとともに、白色や緑色のサブ画素と比べて、赤色や青色のサブ画素を少なくしたので、画質の低下を抑えつつ、消費電力を低減することができる。

また、本実施の形態では、サブ画素の数を減らすようにしたので、サブ画素の開口率を高めることができるため、発光層の経時劣化を抑えることができ、画質を高めることができる。

また、本実施の形態では、アノードをデータ線と重ならないように配置したので、画質を高めることができる。

［変形例１−１］
上記実施の形態では、図２に示したように、３つのサブ画素１１Ｗ，１１Ｇ，１１ＢによりセルＣＡを構成するとともに、３つのサブ画素１１Ｗ，１１Ｇ，１１ＲによりセルＣＢを構成したが、これに限定されるものではない。

例えば、白色（Ｗ）のサブ画素１１Ｗに代えて黄色（Ｙ）のサブ画素１１Ｙを用いてもよい。この場合は、３つのサブ画素１１Ｙ，１１Ｇ，１１ＢによりセルＣＡを構成するとともに、３つのサブ画素１１Ｙ，１１Ｇ，１１ＲによりセルＣＢを構成することができる。サブ画素１１Ｙが発する黄色光は、赤色成分および緑色成分を含んでいるため、セルＣＡでは、赤色のサブ画素１１Ｒがないものの、黄色のサブ画素１１Ｙが赤色成分の光を発する。よって、本変形例に係る表示装置では、比較例２に係る表示装置１Ｓに比べて、赤色成分の解像度を等価的に高めることができ、画質を高めることができる。

また、例えば、白色（Ｗ）のサブ画素１１Ｗに代えてマゼンタ色（Ｍ）のサブ画素１１Ｍを用いてもよい。この場合は、３つのサブ画素１１Ｍ，１１Ｇ，１１ＢによりセルＣＡを構成するとともに、３つのサブ画素１１Ｍ，１１Ｇ，１１ＲによりセルＣＢを構成することができる。サブ画素１１Ｍが発するマゼンタ色光は、赤色成分および青色成分を含んでいるため、セルＣＡでは、赤色のサブ画素１１Ｒがないものの、マゼンタ色のサブ画素１１Ｍが赤色成分の光を発し、セルＣＢでは、青色のサブ画素１１Ｂがないものの、マゼンタ色のサブ画素１１Ｍが青色成分の光を発する。よって、本変形例に係る表示装置では、比較例２に係る表示装置１Ｓに比べて、赤色成分および青色成分の解像度を等価的に高めることができ、画質を高めることができる。

また、例えば、白色（Ｗ）のサブ画素１１Ｗに代えてシアン色（Ｃ）のサブ画素１１Ｃを用いてもよい。この場合は、３つのサブ画素１１Ｃ，１１Ｇ，１１ＢによりセルＣＡを構成するとともに、３つのサブ画素１１Ｃ，１１Ｇ，１１ＲによりセルＣＢを構成することができる。サブ画素１１Ｃが発するシアン色光は、緑色成分および青色成分を含んでいるため、セルＣＢでは、青色のサブ画素１１Ｂがないものの、シアン色のサブ画素１１Ｃが青色成分の光を発する。よって、本変形例に係る表示装置では、比較例２に係る表示装置１Ｓに比べて、青色成分の解像度を等価的に高めることができ、画質を高めることができる。

［変形例１−２］
上記実施の形態では、図２に示したように、セルＣＡおよびセルＣＢを、列方向（垂直方向）に交互に配置するとともに、行方向（水平方向）に交互に配置したが、これに限定されるものではない。これに代えて、例えば、図１５に示す表示部１０Ｂ（１）のように、行方向（水平方向）にはセルＣＡおよびセルＣＢを交互に配置し、列方向（垂直方向）には同じセルを繰り返し配置してもよい。また、例えば、図１６に示す表示部１０Ｂ（２）のように、列方向（垂直方向）にはセルＣＡおよびセルＣＢを交互に配置し、行方向（水平方向）には同じセルを繰り返し配置してもよい。

また、上記実施の形態では、全てのセルＣＡにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｂの配置を同じにするとともに、全てのセルＣＢにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｒの配置を同じにしたが、これに限定されるものではない。例えば、図１７に示す表示部１０Ｂ（３）のように、隣り合うセルＣＡにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｂの配置が互いに異なるようにするとともに、隣り合うセルＣＢにおいてサブ画素１１Ｗ，１１Ｇ，１１Ｒの配置が互いに異なるようにしてもよい。この表示部１０Ｂ（３）には、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂにより構成されるセルＣＡ（ＣＡ１，ＣＡ２）と、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒにより構成されるセルＣＢ（ＣＢ１，ＣＢ２）とが並設されている。この例では、セルＣＡ１において、白色（Ｗ）のサブ画素１１Ｗが左上に配置され、緑色（Ｇ）のサブ画素１１Ｇが左下に配置され、青色（Ｂ）のサブ画素１１Ｂが右側に配置されている。そして、セルＣＡ２において、緑色（Ｇ）のサブ画素１１Ｇが左上に配置され、白色（Ｗ）のサブ画素１１Ｗが左下に配置され、青色（Ｂ）のサブ画素１１Ｂが右側に配置されている。同様に、セルＣＢ１において、緑色（Ｇ）のサブ画素１１Ｇが左上に配置され、白色（Ｗ）のサブ画素１１Ｗが左下に配置され、赤色（Ｒ）のサブ画素１１Ｒが右側に配置されている。そして、セルＣＢ２において、白色（Ｗ）のサブ画素１１Ｗが左上に配置され、緑色（Ｇ）のサブ画素１１Ｇが左下に配置され、赤色（Ｒ）のサブ画素１１Ｒが右側に配置されている。

［変形例１−３］
上記実施の形態において、サブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗの開口部ＷＩＮの開口面積ＡＲ，ＡＧ，ＡＢ，ＡＷは、次のような関係を有しているのが望ましい。
ＡＷ≦ＡＧ＜ＡＲ＝ＡＢ ・・・（１）
ＡＷ≦ＡＧ＜ＡＲ＜ＡＢ ・・・（２）
ＡＷ≦ＡＧ＜ＡＢ＜ＡＲ ・・・（３）
具体的には、例えば、図１８に示す表示部１０Ｃ（１）のように、サブ画素１１Ｗの開口面積ＡＷをサブ画素１１Ｇの開口面積ＡＧよりも小さくしてもよいし、図１９に示す表示部１０Ｃ（２）のように、サブ画素１１Ｒの開口面積ＡＲをサブ画素１１Ｂの開口面積ＡＢよりも小さくしてもよいし、例えば、図２０に示す表示部１０Ｃ（３）のように、サブ画素１１Ｂの開口面積ＡＢをサブ画素１１Ｒの開口面積ＡＲよりも小さくしてもよい。また、例えば、図２１に示す表示部１０Ｃ（４）のように、白色のサブ画素１１Ｗの開口面積ＡＷ、および緑色のサブ画素１１Ｇの開口面積ＡＧを、これらの変形例の場合より大きくし、赤色のサブ画素１１Ｒの開口面積ＡＲ、および青色のサブ画素１１Ｂの開口面積ＡＢを、これらの変形例の場合よりも小さくてもよい。ここで、サブ画素１１Ｒの開口面積ＡＲと、サブ画素１１Ｂの開口面積ＡＢとの大小関係は、例えば、サブ画素１１Ｒ，１１Ｂの発光効率などを考慮して決定することができる。

この式（１）〜式（３）において、白色のサブ画素１１Ｗの開口面積ＡＷが、緑色のサブ画素１１Ｇの開口面積ＡＧ以下である（ＡＷ≦ＡＧ）のは、図５に示したように、発光層２３０が白色の光を発し、この白色光が赤色、緑色、青色、白色のカラーフィルタ２１８を介して出力されるためである。すなわち、一般に、緑色（Ｇ）のカラーフィルタ２１８を通過した後の輝度は、白色（Ｗ）のカラーフィルタ２１８を通過した後の輝度以下になってしまうので、その輝度差を補うために、開口面積ＡＷを開口面積ＡＧ以下にしている。

また、式（１）〜式（３）において、緑色のサブ画素１１Ｇの開口面積ＡＧが、赤色のサブ画素１１Ｒの開口面積ＡＲよりも小さく（ＡＧ＜ＡＲ）、青色のサブ画素１１Ｂの開口面積ＡＢよりも小さい（ＡＧ＜ＡＢ）。これは、発光層２３０が発する白色光において、一般に、緑色成分が赤色成分および青色成分よりも大きいことを考慮したためであり、その差を補うために、開口面積ＡＧを開口面積ＡＲ，ＡＢよりも小さくしている。

［変形例１−４］
上記実施の形態では、図７に示したように、コンタクト２０５を回路領域１５Ｗ，１５Ｇ，１５Ｂの上端付近または下端付近に設けたが、これに限定されるものではなく、これに代えて、例えば、図２２に示す表示部１０Ｄのように、回路領域１５Ｗ，１５Ｇ，１５Ｂの中央付近に設けてもよい。この場合には、回路領域１５Ｗ，１５Ｇ，１５Ｂにおける、書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓのレイアウトを同一にすることができ、設計効率が向上するとともに、サブ画素１１間の特性ばらつきを抑えることができる。

［変形例１−５］
上記実施の形態では、図７に示したように、アノード２１２をデータ線ＤＴＬと重ならないように配置したが、これに限定されるものではなく、これに代えて、例えば図２３に示す表示部１０Ｅのように、各アノード２１２（２１２Ｗ，２１２Ｇ，２１２Ｂ）を１本のデータ線ＤＴＬと重なるように配置してもよい。この構成では、データ線ＤＴＬにおける信号Ｓigが、カップリングにより、アノード２１２Ｗ，２１２Ｇ，２１２Ｂにノイズとして伝わってしまうおそれがある。しかしながら、比較例３の場合と異なり、どのアノード２１２Ｗ，２１２Ｇ，２１２Ｂも、１本のデータ線ＤＴＬと重なるようにしたので、ノイズの影響がより均一になるため、画質の低下を抑えることができる。

［変形例１−６］
上記実施の形態では、図２に示したように、セルＣＡ，ＣＢにおいて、サブ画素１１Ｗ，１１Ｇを列方向（垂直方向）に並設したが、これに限定されるものではない。これに代えて、例えば、図２４〜図２６に示す表示部１０Ｆ（１）〜１０Ｆ（３）のように、行方向（水平方向）に並設してもよい。この例では、セルＣＡにおいて、左から、サブ画素１１Ｂ、サブ画素１１Ｇ、サブ画素１１Ｗをこの順で配置し、セルＣＢにおいて、左から、サブ画素１１Ｒ、サブ画素１１Ｇ、サブ画素１１Ｗをこの順で配置している。表示部１０Ｆ（１）（図２４）では、セルＣＡおよびセルＣＢを、列方向に交互に配置するとともに、行方向に交互に配置している。表示部１０Ｆ（２）（図２５）では、行方向にはセルＣＡおよびセルＣＢを交互に配置し、列方向には同じセルを繰り返し配置している。表示部１０Ｆ（３）（図２６）では、列方向にはセルＣＡおよびセルＣＢを交互に配置し、行方向には同じセルを繰り返し配置している。

表示部１０Ｆ（１）〜１０Ｆ（３）においても、アノード２１２を、図２７に示すように、データ線ＤＴＬと重ならないように配置することが望ましい。また、図２８に示すように、各アノード２１２（２１２Ｗ，２１２Ｇ，２１２Ｂ）を、１本のデータ線ＤＴＬと重なるように配置してもよい。

［変形例１−７］
上記実施の形態では、トップエミッション型の発光素子１９により表示部１０を構成したが、これに限定されるものではなく、これに代えて、例えば、図２９に示す表示部１０Ｇのように、いわゆるボトムエミッション型の発光素子１９Ｇにより構成してもよい。表示部１０Ｇは、アノード２３２と、カソード２３６と、カラーフィルタ２３８とを有している。アノード２３２は、例えば、スズ酸化インジウムスズ（ＩＴＯ；Indium Tin Oxide）により構成されている。すなわち、アノード２３２は、透明または半透明なものである。このアノード２３２は、例えば数十〜数百ｎｍの膜厚で形成されている。カソード２３６は、光を反射する性質を有するものであり、例えば、マグネシウム銀（MgAg）により構成することができる。このカソード２３６は、例えば数十ｎｍ〜数百ｎｍ程度の膜厚で形成されている。カラーフィルタ２３８は、絶縁層２０４の上の、開口ＷＩＮに対応する領域に形成されている。この構成により、黄色発光層２１４から射出した黄色の光と、青色発光層２１５から射出した青色の光は、混ざり合って白色光となり、支持基板である透明基板２００の方向に進む。そして、この白色光は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）のカラーフィルタ２３８を介して表示面より出力される。

［変形例１−８］
上記実施の形態では、図６Ａ，６Ｂに示したように、発光層２３０（黄色発光層２１４および青色発光層２１５）が合成光として白色の光を発し、この白色光が赤色、緑色、青色、白色のカラーフィルタ２１８を介して出力されるようにしたが、これに限定されるものではない。

例えば、図３０Ａ，３０Ｂに示す表示部１０Ｈのように、発光層２３０の代わりに、サブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗに対応する領域において赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）および白色（Ｗ）の光をそれぞれ発する発光層２３０Ｈを設けてもよい。この場合、この発光層２３０Ｈから射出した各色の光が、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）および白色（Ｗ）のカラーフィルタ２１８を介してそれぞれ出力される。ここで、カラーフィルタ２１８は、各色の色域を調整するために設けられている。なお、画質（色域）に対する要求がさほど高くないアプリケーションなどにおいては、このカラーフィルタ２１８を省いてもよい。

変形例１−１に係る表示部のように、白色（Ｗ）のサブ画素１１Ｗの代わりに黄色（Ｙ）のサブ画素１１Ｙを設けた場合には、例えば、図３１Ａ，３１Ｂのように構成することができる。この表示部１０Ｉは、発光層２３０Ｉと、カラーフィルタ２１８Ｉを有している。発光層２３０Ｉは、各サブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｙに対応する領域において赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）および黄色（Ｙ）の光をそれぞれ発するものである。カラーフィルタ２１８Ｉは、各サブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｙに対応する領域において、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）および黄色（Ｙ）のカラーフィルタが配置されたものである。この表示部１０Ｉでは、発光層２３０Ｉから射出した各色の光が、各色のカラーフィルタ２１８Ｉを介して出力される。この例においても、カラーフィルタ２１８Ｉを省くことができる。

また、図３２Ａ，３２Ｂに示す表示部１０Ｊのように、サブ画素１１Ｒ，１１Ｇ，１１Ｙに対応する領域において黄色（Ｙ）の光を発し、サブ画素１１Ｂに対応する領域において青色（Ｂ）の光を発する発光層２３０Ｊを設けてもよい。この場合、発光層２３０Ｊから射出した黄色（Ｙ）の光は、赤色（Ｒ）、緑色（Ｇ）、黄色（Ｙ）のカラーフィルタ２１８Ｉを通過することにより各色の成分に分離され出力される。また、発光層２３０Ｊから射出した青色（Ｂ）の光は、青色（Ｂ）のカラーフィルタ２１８Ｉを介して出力される。この例では、青色（Ｂ）および黄色（Ｙ）のカラーフィルタ２１８Ｉを省くことができる。

［変形例１−９］
上記実施の形態では、図２，７などに示したように、サブ画素１１の開口部ＷＩＮの形状を長方形に近い形にしたが、これに限定されるものではなく、これに代えて、例えば、図３３に示す表示部１０Ｋのように、サブ画素１４の開口部ＷＩＮの形状を円形にしてもよい。表示部１０Ｋは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）のサブ画素１４Ｒ，１４Ｇ，１４Ｂ，１４Ｗを有している。表示部１０Ｋには、３つのサブ画素１４Ｗ，１４Ｇ，１４Ｂにより構成されるセルＣＡ（ＣＡ１，ＣＡ２）と、３つのサブ画素１４Ｗ，１４Ｇ，１４Ｒにより構成されるセルＣＢ（ＣＢ１，ＣＢ２）とが並設されている。各セルＣＡ１，ＣＡ２，ＣＢ１，ＣＢ２では、３つのサブ画素１４が互いに隣り合うように配置されている。言い換えれば、これらの３つのサブ画素１４は、それらの中心を結ぶ線が正３角形の各辺をなすように配置されている。具体的には、セルＣＡ１において、白色（Ｗ）のサブ画素１４Ｗが右上に配置され、緑色（Ｇ）のサブ画素１４Ｇが下側に配置され、青色（Ｂ）のサブ画素１４Ｂが左上に配置され、また、セルＣＡ２において、白色（Ｗ）のサブ画素１４Ｗが右下に配置され、緑色（Ｇ）のサブ画素１４Ｇが上側に配置され、青色（Ｂ）のサブ画素１４Ｂが左下に配置されている。また、セルＣＢ１において、白色（Ｗ）のサブ画素１４Ｗが右上に配置され、緑色（Ｇ）のサブ画素１４Ｇが下側に配置され、赤色（Ｒ）のサブ画素１４Ｒが左上に配置され、また、セルＣＢ２において、白色（Ｗ）のサブ画素１４Ｗが右下に配置され、緑色（Ｇ）のサブ画素１４Ｇが上側に配置され、赤色（Ｒ）のサブ画素１４Ｒは左下に配置されている。行方向（水平方向）には、セルＣＡ１，ＣＡ２が交互に配置されるとともに、セルＣＢ１，ＣＢ２が交互に配置される。また、列方向（垂直方向）には、セルＣＡ１，ＣＢ１が交互に配置されるとともに、セルＣＡ２，ＣＢ２が交互に配置される。このように、表示部１０Ｋでは、サブ画素１４がいわゆる最密充填配置になるように配置されている。このように、開口部ＷＩＮを円形にしても、上記実施の形態と同様の効果を得ることができる。なお、この例では、開口部ＷＩＮの形状を円形にしたが、これに限定されるものではなく、これに代えて、例えば楕円形にしてもよい。

［変形例１−１０］
上記実施の形態等において、開口部ＷＩＮの形状、および絶縁層２１３，２１７の材料等を工夫することにより、発光層２３０から射出した光の外部への取り出し効率を高めるようにしてもよい。以下に、本変形例について詳細に説明する。なお、この例では、サブ画素の開口部ＷＩＮは円形として説明するが、これに限定されるものではなく、楕円形や、長方形に近い形などであってもよい。

図３４は、本変形例に係る表示部１０Ｎの要部断面構造を示す。表示部１０Ｌは、絶縁層２１３Ｌ，２１７Ｌを有している。絶縁層２１３Ｌ，２１７Ｌは、上記実施の形態における絶縁層２１３，２１７にそれぞれ対応するものである。図３４に示したように、絶縁層２１３Ｌの端は傾斜（傾斜部分ＰＳ）している。表示部１０Ｌでは、この傾斜部分ＰＳにより、発光層２３０の開口部ＷＩＮから発した光が反射されるため、光の外部への取り出し効率を高めることができるようになっている。

この表示部１０Ｌは、より詳細には、以下のように構成されている。すなわち、絶縁層２１７Ｌの屈折率をｎ１とし、絶縁層２１３Ｌの屈折率をｎ２としたとき、これらの屈折率ｎ１，ｎ２は、以下の式を満たすものである。
１．１≦ｎ１≦１．８ ・・・（４）
ｎ１−ｎ２≧０．２０ ・・・（５）
また、絶縁層２１３Ｌの高さをＨとし、絶縁層２１３Ｌの開口部分の、アノード電極２１２側における直径をＲ１とし、絶縁層２１３Ｌの開口部分の、表示面側の直径をＲ２とすると、高さＨ、直径Ｒ１，Ｒ２は、以下の式を満たすように設定されている。
０．５≦Ｒ１／Ｒ２≦０．８ ・・・（６）
０．５≦Ｈ／Ｒ１≦２．０ ・・・（７）

図３５は、表示部１０Ｌにおける、光線のシミュレーション結果の一例を表すものである。このように、表示部１０Ｌでは、発光層２３０の開口部ＷＩＮから発した光が傾斜部分ＰＳにおいて反射され、表示部１０Ｌの正面に向かって射出する。すなわち、例えば、傾斜部分ＰＳにおいて反射しない場合には、その光は、表示部１０Ｌ内で弱められ、またはブラックマトリクス２１９により遮断され、外部に射出されないおそれがある。表示部１０Ｌでは、この傾斜部分ＰＳにおいて光が反射するようにしたので、光の外部への取り出し効率を高めることができる。

また、本変形例に係る表示部１０Ｌでは、１つのサブ画素１１に１つの開口部ＷＩＮを設けたが、これに限定されるものではなく、これに代えて、図３６，３７に示す表示部１０Ｍのように、１つのサブ画素１１に複数の開口部ＷＩＮを設けてもよい。この場合には、各開口部ＷＩＮの傾斜部分ＰＳを有効に用いることにより、光の外部への取り出し効率を高めることができる。

［変形例１−１１］
上記実施の形態では、図３に示したように、各セルＣＡ，ＣＢ内の３つのサブ画素１１を、互いに異なるデータ線ＤＴＬに接続したが、これに限定されるものではない。以下に、本変形例について詳細に説明する。

図３８は、本変形例に係る表示部１０Ｎの回路構成の一例を表すものである。表示部１０Ｎは、行方向に延伸する複数の走査線ＷＳＡＬ，ＷＳＢＬを有している。この例では、データ線ＤＴＬは、行方向（水平方向）において、２つのサブ画素１１に一本の割合で設けられている。また、これらの２つのサブ画素１１は、一方は走査線ＷＳＡＬに接続されるとともに、他方は走査線ＷＳＢＬに接続されている。データ線ＤＴＬの一端は、データ線駆動部２７Ｎに接続されている。また、走査線ＷＳＡＬ，ＷＳＢＬの一端は、図示しない走査線駆動部２３Ｎに接続され、電源線ＰＬの一端は、図示しない電源線駆動部２６Ｎに接続されている。走査線駆動部２３Ｎは、走査線ＷＳＡＬに対して走査信号ＷＳＡを印加するとともに、走査線ＷＳＢＬに対して走査信号ＷＳＢを印加する。データ線駆動部２７Ｎは、これらの２つのサブ画素１１の画素電圧Ｖsig、およびＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。

本変形例に係る表示部１０Ｎでは、各セルＣＡ，ＣＢにつき４．５本の配線（２本の走査線ＷＳ、１本の電源線ＰＬ、および１．５本のデータ線ＤＴＬ）が必要となる。すなわち、上記実施の形態の場合（５本）に比べてさらに少ない配線で済む。よって、消費電力を低減することができる。

図３９は、表示部１０Ｎにおけるアノード２１２の配置を表すものである。セルＣＡには、３つの回路領域１６Ｗ，１６Ｇ，１６Ｂが設けられ、セルＣＢには、３つの回路領域１６Ｗ，１６Ｇ，１６Ｒが設けられている。この例では、セルＣＡにおいて、回路領域１６Ｗは左上に配置され、回路領域１６Ｇは左下に配置され、回路領域１６Ｂは右上に配置されており、アノード２１２Ｗは左上に配置され、アノード２１２Ｇは左下に配置され、アノード２１２Ｂは右側に配置されている。また、セルＣＢにおいて、回路領域１６Ｗは右下に配置され、回路領域１６Ｇは右上に配置され、回路領域１６Ｒは左下に配置されており、アノード２１２Ｗは右下に配置され、アノード２１２Ｇは右上に配置され、アノード２１２Ｒは左側に配置されている。

このように、本変形例に係る表示部１０Ｎでも、アノード２１２をデータ線ＤＴＬと重ならないように配置したので、アノード２１２にノイズが伝わるおそれを低減することができ、画質を高めることができる。

次に、同じデータ線ＤＴＬに接続された、行方向（水平方向）に隣り合う２つのサブ画素１１として、走査線ＷＳＡＬに接続されたサブ画素１１Ｗと、走査線ＷＳＢＬに接続されたサブ画素１１Ｇを例に挙げ、これらのサブ画素１１Ｗ，１１Ｇの表示動作について詳細に説明する。

図４０は、サブ画素１１Ｗ，１１Ｇの動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳＡの波形を示し、（Ｂ）は走査信号ＷＳＢの波形を示し、（Ｃ）は電源信号ＤＳの波形を示し、（Ｄ）は信号Ｓigの波形を示し、（Ｅ）はサブ画素１１Ｗにおける駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｆ）はサブ画素１１Ｗにおける駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示し、（Ｇ）はサブ画素１１Ｇにおける駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｈ）はサブ画素１１Ｇにおける駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。図４０（Ｃ）〜（Ｆ）では、同じ電圧軸を用いて各波形を示し、同様に、図４０（Ｇ），（Ｈ）では、同じ電圧軸を用いて各波形を示している。なお、説明の便宜上、図４０（Ｇ），（Ｈ）と同じ電圧軸に、電源信号ＤＳ（図４０（Ｃ））および信号Ｓig（図４０（Ｄ））の波形と同じものを示している。

本変形例に係る駆動部２０Ｎは、上記実施の形態の場合と同様に、タイミングｔ１２〜ｔ１３の期間（初期化期間Ｐ１）において、サブ画素１１Ｗ，１１Ｇを初期化し、タイミングｔ１３〜ｔ１４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。

次に、走査線駆動部２３Ｎは、タイミングｔ１４において、走査信号ＷＳＡ，ＷＳＢの電圧を高レベルから低レベルにそれぞれ変化させる（図４０（Ａ），（Ｂ））。これにより、サブ画素１１Ｗ，１１Ｇの書込トランジスタＷＳＴｒはそれぞれオフ状態になる。これと同時に、データ線駆動部２７Ｎは、信号Ｓigを画素電圧ＶsigWに設定する（図４０（Ｄ））。

次に、駆動部２０Ｎは、タイミングｔ１５〜ｔ１６の期間（書込・μ補正期間Ｐ１３）において、サブ画素１１Ｗに対して画素電圧ＶsigWの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３Ｎが、タイミングｔ１５において、走査信号ＷＳＡの電圧を低レベルから高レベルに変化させる（図４０（Ａ））。これにより、上記実施の形態の場合と同様に、サブ画素１１Ｗに画素電圧ＶsigWが書込まれるとともに、μ補正が行われる。

次に、駆動部２０Ｎは、タイミングｔ１６以降の期間（発光期間Ｐ１４）において、サブ画素１１Ｗを発光させる。具体的には、タイミングｔ１６において、走査線駆動部２３Ｎは、走査信号ＷＳＡの電圧を高レベルから低レベルに変化させる（図４０（Ａ））。これにより、上記実施の形態の場合と同様に、サブ画素１１Ｗの発光素子１９が発光する。

次に、データ線駆動部２７Ｎは、タイミングｔ１７において、信号Ｓigを画素電圧ＶsigGに設定する（図４０（Ｄ））。

次に、駆動部２０Ｎは、タイミングｔ１８〜ｔ１９の期間（書込・μ補正期間Ｐ１５）において、サブ画素１１Ｇに対して画素電圧ＶsigGの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３Ｎが、タイミングｔ１８において、走査信号ＷＳＢの電圧を低レベルから高レベルに変化させる（図４０（Ｂ））。これにより、上記実施の形態の場合と同様に、サブ画素１１Ｇに画素電圧ＶsigGが書込まれるとともに、μ補正が行われる。

次に、駆動部２０Ｎは、タイミングｔ１９以降の期間（発光期間Ｐ１６）において、サブ画素１１Ｇを発光させる。具体的には、タイミングｔ１９において、走査線駆動部２３Ｎは、走査信号ＷＳＢの電圧を高レベルから低レベルに変化させる（図４０（Ｂ））。これにより、上記実施の形態の場合と同様に、サブ画素１１Ｇの発光素子１９が発光する。

［変形例１−１２］
以上、第１の実施の形態およびその変形例について説明したが、これらのうちの２以上を組み合わせてもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、データ線ＤＴＬの波形が、上記第１の実施の形態に係る表示装置１の場合と異なるものである。上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

表示装置２は、図１に示したように、表示部４０と、駆動部５０とを備えている。表示部４０には、図２，３に示したように、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｂにより構成されるセルＣＡと、３つのサブ画素１１Ｗ，１１Ｇ，１１Ｒにより構成されるセルＣＢが並設されている。

図４１は、セルＣＡにおけるアノード２１２の配置を表すものである。セルＣＡには、３つの回路領域１５Ｗ，１５Ｇ，１５Ｂと、３つのアノード３１２Ｗ，３１２Ｇ，３１２Ｂが設けられている。この例では、セルＣＡにおいて、１本のデータ線ＤＴＬ、回路領域１５Ｗ、１本のデータ線ＤＴＬ、回路領域１５Ｇ、１本のデータ線ＤＴＬ、および回路領域１５Ｂが、左から右へこの順に配置されている。また、セルＣＡにおいて、アノード３１２Ｗは左上に配置され、アノード３１２Ｇは左下に配置され、アノード３１２Ｂは右側に配置されている。アノード３１２Ｗ，３１２Ｇは、３本のデータ線ＤＴＬと重なるように配置され、アノード３１２Ｂは、データ線ＤＴＬと重ならないように配置されている。すなわち、上記第１の実施の形態に係る表示部１０では、３つのアノード２１２Ｗ，２１２Ｇ，２１２Ｂを、データ線ＤＴＬと重ならないように配置したが、本実施の形態に係る表示部４０では、３つのアノード３１２Ｗ，３１２Ｇ，３１２Ｂのうちの２つ（アノード３１２Ｗ，３１２Ｇ）を、３本のデータ線ＤＴＬと重なるように配置している。

以上、セルＣＡについて説明したが、セルＣＢについても同様である。すなわち、セルＣＢには、３つの回路領域１５Ｗ，１５Ｇ，１５Ｒと、３つのアノード３１２Ｗ，３１２Ｇ，３１２Ｒが設けられている。セルＣＢにおいて、１本のデータ線ＤＴＬ、回路領域１５Ｗ、１本のデータ線ＤＴＬ、回路領域１５Ｇ、１本のデータ線ＤＴＬ、および回路領域１５Ｒが、左から右へこの順に配置されている。また、セルＣＢにおいて、アノード３１２Ｗは左上に配置され、アノード３１２Ｇは左下に配置され、アノード３１２Ｒは右側に配置されている。アノード３１２Ｗ，３１２Ｇは、３本のデータ線ＤＴＬと重なるように配置され、アノード３１２Ｒは、データ線ＤＴＬと重ならないように配置されている。

駆動部５０は、データ線駆動部５７を有している。データ線駆動部５７は、映像信号処理部３０から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsigからなる信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。

図４２は、データ線駆動部５７が生成する信号Ｓigの一例を表すものである。信号Ｓigは、同じデータ線ＤＴＬに接続された複数のサブ画素１１に供給する複数の画素電圧Ｖsigが連なるものである。この画素電圧Ｖsigは、１水平期間ごとに切り換えられるようになっている。すなわち、上記第１の実施の形態では、図１０に示したように、画素電圧Ｖsigと電圧Ｖofsとを交互に配置して信号Ｓigを構成したが、本実施の形態では、電圧Ｖofsを含まずに信号Ｓigを構成している。

（詳細動作について）
図４３は、表示装置２における表示動作のタイミング図を表すものである。この図は、着目した１つのサブ画素１１に対する表示駆動の動作例を表すものである。図４３において、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。図４３（Ｂ）〜（Ｅ）では、同じ電圧軸を用いて各波形を示している。

駆動部５０は、１水平期間（１Ｈ）内において、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともにサブ画素１１の初期化を行い（書込期間Ｐ２１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＩds補正を行う（Ｉds補正期間Ｐ２２）。そして、その後に、サブ画素１１の発光素子１９が、書き込まれた画素電圧Ｖsigに応じた輝度で発光する（発光期間Ｐ２３）。以下に、その詳細を説明する。

まず、駆動部５０は、タイミングｔ２１〜ｔ２２の期間（書込期間Ｐ２１）において、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともに、サブ画素１１の初期化を行う。具体的には、まず、タイミングｔ２１において、データ線駆動部５７が、信号Ｓigを画素電圧Ｖsigに設定し（図４３（Ｃ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図４３（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが画素電圧Ｖsigに設定される（図４３（Ｄ））。また、これと同時に、電源線駆動部２６が、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図４３（Ｂ））。これにより、駆動トランジスタＤＲＴｒがオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが電圧Ｖiniに設定される（図４３（Ｅ））。これにより、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖsig−Ｖini）は、駆動トランジスタＤＲＴｒの閾値電圧Ｖthよりも大きい電圧に設定され、サブ画素１１が初期化される。

次に、駆動部５０は、タイミングｔ２２〜ｔ２３の期間（Ｉds補正期間Ｐ２２）において、サブ画素１１に対してＩds補正を行う。具体的には、タイミングｔ２２において、電源線駆動部２６が、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図４３（Ｂ））。これにより、駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れ、ソース電圧Ｖｓが上昇する（図４３（Ｅ））。その際、この例では、ソース電圧Ｖｓは発光素子１９のカソードの電圧Ｖcathよりも低いため、発光素子１９は逆バイアス状態を維持し、発光素子１９には電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、ソース電圧Ｖｓは、時間が経つにつれ、よりゆっくりと上昇するようになる。このＩds補正を行う時間の長さ（タイミングｔ２２〜ｔ２３）は、後述するように、タイミングｔ２３における電流Ｉdsのばらつきを抑えるために定められている。

次に、駆動部５０は、タイミングｔ２３以降の期間（発光期間Ｐ２３）において、サブ画素１１を発光させる。具体的には、タイミングｔ２３において、走査線駆動部２３は、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図４３（Ａ））。これにより、書込トランジスタＷＳＴｒがオフ状態になり、駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図４３（Ｅ））、これに伴って駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図４３（Ｄ））。そして、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、発光素子１９の閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、発光素子１９のアノード・カソード間に電流が流れ、発光素子１９が発光する。すなわち、発光素子１９の素子ばらつきに応じた分だけソース電圧Ｖｓが上昇し、発光素子１９が発光する。

その後、表示装置２では、所定の期間（１フレーム期間）が経過したのち、発光期間Ｐ２３から書込期間Ｐ２１に移行する。駆動部５０は、この一連の動作を繰り返すように駆動する。

（Ｉds補正について）
上述したように、Ｉds補正期間Ｐ２２では、駆動トランジスタＤＲＴｒのドレインからソースに電流Ｉdsが流れ、ソース電圧Ｖｓが上昇し、ゲート・ソース間電圧Ｖgsが徐々に低下する。これにより、駆動トランジスタＤＲＴｒのドレインからソースに流れる電流Ｉdsも徐々に低下する。

図４４は、ある画素電圧Ｖsigを与えたときの電流Ｉdsの時間変化を表すものである。この図４４は、互いに異なる複数のプロセス条件でトランジスタを製造した場合を想定したシミュレーション結果を示している。図４４に示したように、電流Ｉdsは、時間が経過するとともに徐々に低下する。その際、電流Ｉdsの時間変化は、プロセス条件に依存して互いに異なったものとなる。具体的には、例えば、電流値Ｉdsが大きい場合（移動度μが高く閾値Ｖthが低い場合）にはより早く低下し、電流値Ｉdsが小さい場合（移動度μが低く閾値Ｖthが高い場合）にはより遅く低下する。

図４５は、図４４に示した電流Ｉdsのばらつきの時間依存性を表すものである。特性Ｗ１は、標準偏差を平均値で割ったもの（σ／ave.）を示し、特性Ｗ２は、ばらつき幅を平均値で割ったもの（Range／ave.）を示す。このように、電流Ｉdsのばらつきは、ある時間ｔ（例えば特性Ｗ２では時間ｔｗ）において極小値をとる。つまり、Ｉds補正を時間ｔｗの長さで行うと、電流Ｉdsのばらつき幅を最も小さくすることができる。

表示装置２では、このように、Ｉds補正期間Ｐ２２の長さ（図４３におけるタイミングｔ２２〜ｔ２３）を、電流Ｉdsのばらつきが小さくなる長さ（例えば時間ｔｗ）に設定している。これにより、タイミングｔ２３における電流Ｉdsのばらつきを抑えることができるため、画質の低下を抑えることができる。

（画質について）
表示装置２では、図４１に示したように、アノード３１２Ｗ，３１２Ｇを、３本のデータ線ＤＴＬと重なるように配置し、アノード３１２Ｒを、データ線ＤＴＬと重ならないように配置している。これにより、以下に示すように、画質を高めることができる。

すなわち、アノード３１２Ｗ，３１２Ｇを３本のデータ線ＤＴＬと重なるように配置することにより、アノード３１２Ｗ，３１２Ｇの面積を広くすることができ、開口部ＷＩＮを広くすることができる。このように開口部ＷＩＮを広くした場合には、開口部ＷＩＮが狭い場合に比べて、同じ発光輝度を実現するための、発光層２３０における電流密度を低くすることができる。よって、表示装置２では、発光層２３０の経時劣化（いわゆる焼き付き）を抑えることができ、画質を高めることができる。

その際、アノード３１２Ｗ，３１２Ｇが３本のデータ線ＤＴＬと重なっているため、これらの３本のデータ線ＤＴＬにおける信号Ｓigが、カップリングにより、アノード３１２Ｗ，３１２Ｇにノイズとして伝わってしまうおそれがある。しかしながら、アノード３１２Ｗ，３１２Ｇに生ずるノイズは、３つの信号Ｓigからのノイズの和になるため、互いに打ち消し合うことにより、画質への影響を低減することができる。すなわち、図４２に示したように、信号Ｓigは、上記第１の実施の形態の場合と異なり電圧Ｖofsを含まず、複数の画素電圧Ｖsigが連なるものであるため、１水平期間（１Ｈ）ごとの遷移タイミングｔｔでは、電圧が上昇する方向の遷移（立ち上がり遷移）と、電圧が下降する方向の遷移（立ち下がり遷移）のいずれも生じうる。よって、ある遷移タイミングｔｔにおける３つの信号Ｓigに、立ち上がり遷移と立ち下がり遷移の両方が生ずる場合には、アノード３１２Ｗ，３１２Ｇに生ずるノイズが互いに打ち消し合うため、ノイズを抑えることができ、画質を高めることができる。

以上のように本実施の形態では、アノードを複数の信号線と重ねて配置するとともに、複数の画素電圧を連ねて信号Ｓigを構成したので、画質を高めることができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、走査信号ＷＳの立ち下がり部分の電圧が短時間で変化するものとしたが、これに限定されるものではなく、これに代えて、例えば、この立ち下がり部分の電圧が徐々に下がるようにしてもよい。以下に、本変形例について、詳細に説明する。

図４６は、本変形例に係る表示装置２Ａにおける表示動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。

まず、本変形例に係る駆動部５０Ａは、タイミングｔ２１〜ｔ２２の期間（書込期間Ｐ２１）において、上記第２の実施の形態の場合と同様に、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともに、サブ画素１１を初期化する。

次に、駆動部５０Ａは、タイミングｔ２２〜ｔ２９の期間（Ｉds補正期間Ｐ２２）において、上記第２の実施の形態に係る表示部４０と同様に、サブ画素１１に対してＩds補正を行う。その際、本変形例に係る走査線駆動部２３Ａは、波形の立ち下がり部分の電圧が徐々に下がる走査信号ＷＳを生成する（図４６（Ａ））。これにより、画素電圧Ｖsigのレベルにより、Ｉds補正期間Ｐ２２の時間の長さ（タイミングｔ２２〜ｔ２９）が異なるように動作する。

図４７は、Ｉds補正動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示す。書込トランジスタＷＳＴｒは、走査信号ＷＳの電圧が、（画素電圧Ｖsig＋閾値電圧Ｖth）よりも高い場合にはオン状態になり、（画素電圧Ｖsig＋閾値電圧Ｖth）よりも低い場合にはオフ状態になる。走査信号ＷＳは、立ち下がりの際、図４７（Ａ）に示したように、電圧が徐々に低下する。よって、この書込トランジスタＷＳＴｒがオン状態からオフ状態に変化するタイミングｔ２９は、画素電圧Ｖsigのレベルに依存する。すなわち、Ｉds補正期間Ｐ２２の時間の長さは、画素電圧Ｖsigのレベルに依存する。具体的には、Ｉds補正期間Ｐ２２の時間は、画素電圧Ｖsigのレベルが高いほど短く、画素電圧Ｖsigのレベルが低いほど長くなる。

そして、Ｉds補正が終了した後、駆動部５０Ａは、タイミングｔ２９以降の期間（発光期間Ｐ２３）において、上記第２の実施の形態の場合と同様に、サブ画素１１を発光させる。

このように、表示装置２Ａでは、走査信号ＷＳの波形の立ち下がり部分の電圧が徐々に下がるようにしている。これにより、以下に示すように、画質を高めることができる。

図４４，４５に示したように、電流Ｉdsのばらつきは、ある時間ｔ（例えば特性Ｗ２では時間ｔｗ）において極小値をとる。この電流Ｉdsのばらつきが極小値になる時間は、画素電圧Ｖsigに応じて変化する。

図４８は、電流Ｉdsのばらつきが極小値になる時間と、画素電圧Ｖsigとの関係を表すものである。このように、電流Ｉdsのばらつきが極小値になる時間は、画素電圧Ｖsigの電圧が高いほど短くなり、画素電圧Ｖsigの電圧が低いほど長くなる。すなわち、Ｉds補正期間Ｐ２２の時間を、画素電圧Ｖsigの電圧が高いほど短くし、画素電圧Ｖsigの電圧が低いほど長くすれば、画素電圧Ｖsigによらず、タイミングｔ２９における電流Ｉdsのばらつきを抑えることができる。

表示装置２Ａでは、このように画素電圧ＶsigによってＩds補正期間Ｐ２２の時間の長さを変化させるために、走査信号ＷＳの立ち下がり部分の電圧を徐々に下げるようにしている。具体的には、図４８に示した特性を実現できるように、走査信号ＷＳの立ち下がり部分の波形を生成している。これにより、画素電圧Ｖsigの電圧によらず、電流Ｉdsのばらつきを抑えることができ、画質の低下を抑えることができる。

なお、このような走査信号ＷＳの波形を生成する方法については、例えば、特開２００８−９１９８に記載がある。

［変形例２−２］
上記実施の形態では、Ｉds補正を行うようにしたが、これに限定されるものではなく、これに代えて、このＩds補正を行わないようにしてもよい。以下に、本変形例について詳細に説明する。

図４９は、本変形例に係る表示装置２Ｂにおける表示動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は信号Ｓigの波形を示し、（Ｃ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。

本変形例に係る駆動部５０Ｂは、タイミングｔ３１〜ｔ３２の期間（書込期間Ｐ３１）において、サブ画素１１に対する画素電圧Ｖsigの書込みを行う。具体的には、まず、データ線駆動部５７が、タイミングｔ３１において、信号Ｓigを画素電圧Ｖsigに設定し（図４９（Ｂ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図４９（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが電圧Ｖsigに設定される（図４９（Ｃ））。そして、駆動トランジスタＤＲＴｒの電流Ｉdsが発光素子１９に流れて、ソース電圧Ｖｓが定まる（図４９（Ｄ））。このようにして、発光素子１９は、タイミングｔ３１以降の期間（発光期間Ｐ３２）において発光する。

この場合でも、複数の画素電圧を連ねて信号Ｓigを構成することができるため、上記第２の実施の形態の場合と同様に、画質を高めることができる。

［変形例２−３］
上記実施の形態では、アノード３１２Ｗ，３１２Ｇを３本のデータ線ＤＴＬと重なるように配置したが、これに限定されるものではなく、これに代えて、例えば、上記第１の実施の形態の場合（図７）と同様に、各アノード２１２をデータ線ＤＴＬと重ならないように配置してもよいし、上記第１の実施の形態の変形例１−５の場合（図２３）と同様に、各アノード２１２を１本のデータ線ＤＴＬと重なるように配置してもよい。

［変形例２−４］
以上、第２の実施の形態およびその変形例について説明したが、これらのうちの２以上を組み合わせてもよい。また、これらに、上記第１の実施の形態の変形例のうちの１以上を組み合わせてもよい。

＜３．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。

図５０は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有している。このテレビジョン装置は、上記実施の形態等に係る表示装置により構成されている。

上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記実施の形態等では、書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒをＮＭＯＳで構成したが、これに限定されるものではなく、これに代えて、これらのトランジスタのうちの一方または双方をＰＭＯＳで構成してもよい。

また、例えば、上記実施の形態等では、サブ画素をいわゆる「２Ｔｒ１Ｃ」の構成にしたが、これに限定されるものではなく、その他の素子を追加して構成してもよい。具体的には、例えば、図５１に示すサブ画素１７のように、発光素子１９と並列接続された容量素子Ｃsubを設け、いわゆる「２Ｔｒ２Ｃ」の構成にしてもよい。また、例えば、図５２に示すサブ画素１８のように、駆動トランジスタＤＲＴｒへの電源信号ＤＳの供給を制御する電源トランジスタＤＳＴｒを設け、いわゆる「３Ｔｒ１Ｃ」の構成にしてもよい。

また、例えば、上記各実施の形態では、表示装置は、有機ＥＬ表示素子を有するものとしたが、これに限定されるものではなく、電流駆動型の表示素子を有するものであれば、どのような表示装置であってもよい。

なお、本技術は以下のような構成とすることができる。

（１）第１の基本色光を発する第１の画素と、第２の基本色光を発する第２の画素と、基本色光以外の一の色光を発する非基本色画素との組み合わせから構成される第１の画素セットと、
前記第１の基本色光を発する第１の画素と、第３の基本色光を発する第３の画素と、前記一の色光を発する非基本色画素との組み合わせから構成される第２の画素セットと
を備え、
前記第１の画素セットおよび前記第２の画素セットは、第１の方向および前記第１の方向と交差する第２の方向のいずれか一方または双方において、交互に配置されている
表示装置。

（２）前記第１の方向に延伸する複数の信号線をさらに備え、
前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、画素電極を含む発光素子を有し、
前記第１の画素の画素電極は、前記複数の信号線のうちの、その第１の画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置され、
前記非基本色画素の画素電極は、前記複数の信号線のうちの、その非基本色画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置されている
前記（１）に記載の表示装置。

（３）前記第２の画素の画素電極および前記第３の画素の画素電極は、前記複数の信号線のいずれとも重ならないように配置されている
前記（２）に記載の表示装置。

（４）前記第１の方向に延伸する複数の信号線をさらに備え、
前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、前記複数の信号線のうちの１本と重なるように配置された画素電極を含む発光素子を有する
前記（１）に記載の表示装置。

（５）前記第１の方向に延伸する複数の信号線をさらに備え、
前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、前記複数の信号線のいずれとも重ならないように配置された画素電極を含む発光素子を有する
前記（１）に記載の表示装置。

（６）前記信号線に画素信号を印加する駆動部をさらに備え、
前記画素信号では、各画素の輝度を画定する輝度信号部分が時間軸上で連なっている
前記（２）から（５）のいずれかに記載の表示装置。

（７）前記信号線に画素信号を印加する駆動部をさらに備え、
前記画素信号は、直流信号部分と、各画素の輝度を画定する輝度信号部分とを含み、
前記輝度信号部分と前記直流信号部分とが時間軸上で交互に配置されている
前記（４）または（５）に記載の表示装置。

（８）前記第２の基本色光に対応する第１の輝度情報マップに対してフィルタ処理を行うとともに、前記第３の基本色光に対応する第２の輝度情報マップに対してフィルタ処理を行うフィルタ部と、
フィルタ処理された第１の輝度情報マップから、前記第１の画素セットに対応する位置の第１の輝度情報を抽出するとともに、フィルタ処理された第２の輝度情報マップから、前記第２の画素セットに対応する位置の第２の輝度情報を抽出する輝度情報抽出部と
をさらに備え、
前記駆動部は、前記第１の輝度情報に基づいて前記第２の画素に対応する前記輝度信号部分を生成するとともに、前記第２の輝度情報に基づいて前記第３の画素に対応する前記輝度信号部分を生成する
前記（６）または（７）に記載の表示装置。

（９）前記第１の方向に延伸する複数の信号線をさらに備え、
前記第１の画素セットが、第１の画素セル内に配置され、
前記第２の画素セットが、第２の画素セル内に配置され、
前記第１の画素セルにおいて、前記第１の画素および前記非基本色画素は、前記第１の方向に配列されるとともに、前記第２の画素と前記第２の方向において配列され、
前記第２の画素セルにおいて、前記第１の画素および前記非基本色画素は、前記第１の方向に配列されるとともに、前記第３の画素と前記第２の方向において配列されている
前記（１）から（８）のいずれかに記載の表示装置。

（１０）前記第１の方向に延伸する複数の信号線をさらに備え、
前記第１の画素セットが、第１の画素セル内に配置され、
前記第２の画素セットが、第２の画素セル内に配置され、
前記第１の画素セルにおいて、前記第１の画素、前記第２の画素、および前記非基本色画素は、前記第２の方向に配列され、
前記第２の画素セルにおいて、前記第１の画素、前記第３の画素、および前記非基本色画素は、前記第２の方向に配列されている
前記（１）から（８）のいずれかに記載の表示装置。

（１１）前記第１の方向に延伸する複数の信号線をさらに備え、
前記第１の画素セットが、第１の画素セル内に配置され、
前記第２の画素セットが、第２の画素セル内に配置され、
前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素の開口部は円形または楕円形であり、
前記第１の画素セルにおいて、前記第１の画素、前記第２の画素、および前記非基本色画素は、互いに隣り合うように配置されるとともに、そのうちの２つは、前記第２の方向に配列され、
前記第２の画素セルにおいて、前記第１の画素、前記第３の画素、および前記非基本色画素は、互いに隣り合うように配置されるとともに、そのうちの２つは、前記第２の方向に配列されている
前記（１）から（８）のいずれかに記載の表示装置。

（１２）前記第１の画素セットは、複数の第１の画素セル内に、互いに異なる配置パターンとなるように配置され、
前記第２の画素セットは、複数の第２の画素セル内に、互いに異なる配置パターンとなるように配置されている
前記（９）から（１１）のいずれかに記載の表示装置。

（１３）前記第２の画素における開口領域、および前記第３の画素における開口領域は、前記第１の画素における開口領域、および前記非基本色画素における開口領域のいずれよりも大きい
前記（１）から（１２）のいずれかに記載の表示装置。

（１４）前記第１の画素における開口領域は、前記非基本色画素の開口領域以上の大きさである
前記（１３）に記載の表示装置。

（１５）前記第１の基本色光は緑色光であり、
前記第２の基本色光は青色光であり、
前記第３の基本色光は赤色光である
前記（１）から（１４）のいずれかに記載の表示装置。

（１６）前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、
容量素子と、
ドレインと、前記容量素子の一端に接続されたゲートと、前記容量素子の他端に接続されたソースとを含むトランジスタと
を有する
前記（１）から（１５）のいずれかに記載の表示装置。

（１７）表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
前記表示装置は、
第１の基本色光を発する第１の画素と、第２の基本色光を発する第２の画素と、基本色光以外の一の色光を発する非基本色画素との組み合わせから構成される第１の画素セットと、
前記第１の基本色光を発する第１の画素と、第３の基本色光を発する第３の画素と、前記一の色光を発する非基本色画素との組み合わせから構成される第２の画素セットと
を備え、
前記第１の画素セットおよび前記第２の画素セットは、第１の方向および前記第１の方向と交差する第２の方向のいずれか一方または双方において、交互に配置されている
電子機器。

１，２…表示装置、１０，１０Ｂ〜１０Ｍ，４０…表示部、１１，１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ，１４Ｒ，１４Ｇ，１４Ｂ，１４Ｗ，１７，１８…サブ画素、１５，１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗ，１６，１６Ｒ，１６Ｇ，１６Ｂ，１６Ｗ…回路領域、１９…発光素子、２０，５０…駆動部、２２…タイミング生成部、２３…走査線駆動部、２６…電源線駆動部、２７，２７Ｎ，５７…データ線駆動部、３０…映像信号処理部、３１…リニアガンマ変換部、３２…ＲＧＢＷ変換部、３３Ｒ，３３Ｂ…フィルタ処理部、３４Ｒ，３４Ｂ…輝度情報抽出部、３５…信号処理部、３６…パネルガンマ変換部、２０１…ゲート、２０２…絶縁層、２０３…ポリシリコン、２０４…絶縁層、２０５…コンタクト／配線、２１１…絶縁層、２１２，２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗ，２３２，３１２，３１２Ｒ，３１２Ｇ，３１２Ｂ，３１２Ｗ…アノード、２１３，２１３Ｌ，２２１…絶縁層、２１４…黄色発光層、２１５…青色発光層、２１６，２３６…カソード、２１７，２１７Ｌ…絶縁層、２１８，２１８Ｉ，２３８…カラーフィルタ、２１９…ブラックマトリクス、２２０…透明基板、２３０，２３０Ｈ，２３０Ｉ，２３０Ｊ…発光層、ＣＡ，ＣＡ１，ＣＡ２，ＣＢ，ＣＢ１，ＣＢ２…セル、Ｃｓ，Ｃsub…容量素子、ＤＲＴｒ…駆動トランジスタ、ＤＳ…電源信号、ＤＳＴｒ…電源トランジスタ、ＤＴＬ…データ線、Ｈ…高さ、ＭＡＰＲ，ＭＡＰＢ…マップ、ＰＬ…電源線、Ｐ１…初期化期間、Ｐ２…Ｖth補正期間、Ｐ３，Ｐ１３，Ｐ１５…書込・μ補正期間、Ｐ４，Ｐ１４，Ｐ１６…発光期間、Ｐ２１…書込期間、Ｐ２２…Ｉds補正期間、Ｐ２３…発光期間、Ｐ３１…書込期間、Ｐ３２…発光期間、Ｒ１，Ｒ２…直径、Ｓdisp，Ｓdisp2…映像信号、Ｓig…信号、Ｓsync…同期信号、Ｓ３１，Ｓ３４，Ｓ３５…映像信号、ＳＲ３２，ＳＧ３２，ＳＢ３２，ＳＷ３２，ＳＲ３３，ＳＢ３３，ＳＲ３４，ＳＢ３４…信号、Ｖcath，Ｖccp，Ｖini，Ｖofs…電圧、Ｖsig…画素電圧、ＷＩＮ…開口部、ＷＳ，ＷＳＡ，ＷＳＢ…走査信号、ＷＳＬ，ＷＳＡＬ，ＷＳＢＬ…走査線、ＷＳＴｒ…書込トランジスタ。

Claims (13)

1. 第１の基本色光を発する第１の画素と、第２の基本色光を発する第２の画素と、基本色光以外の一の色光を発する非基本色画素との組み合わせから構成される第１の画素セットと、
   前記第１の基本色光を発する第１の画素と、第３の基本色光を発する第３の画素と、前記一の色光を発する非基本色画素との組み合わせから構成される第２の画素セットと、
   第１の方向に延伸する複数の信号線と
   を備え、
   前記第１の画素セットおよび前記第２の画素セットは、前記第１の方向および前記第１の方向と交差する第２の方向のいずれか一方または双方において、交互に配置され、
   前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、画素電極を含む発光素子を有し、
   前記第１の画素の画素電極は、前記複数の信号線のうちの、その第１の画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置され、
   前記非基本色画素の画素電極は、前記複数の信号線のうちの、その非基本色画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置されている
   表示装置。
2. 前記第２の画素の画素電極および前記第３の画素の画素電極は、前記複数の信号線のいずれとも重ならないように配置されている
   請求項１に記載の表示装置。
3. 前記信号線に画素信号を印加する駆動部をさらに備え、
   前記画素信号では、各画素の輝度を画定する輝度信号部分が時間軸上で連なっている
   請求項１または請求項２に記載の表示装置。
4. 前記第２の基本色光に対応する第１の輝度情報マップに対してフィルタ処理を行うとともに、前記第３の基本色光に対応する第２の輝度情報マップに対してフィルタ処理を行うフィルタ部と、
   フィルタ処理された第１の輝度情報マップから、前記第１の画素セットに対応する位置の第１の輝度情報を抽出するとともに、フィルタ処理された第２の輝度情報マップから、前記第２の画素セットに対応する位置の第２の輝度情報を抽出する輝度情報抽出部と
   をさらに備え、
   前記駆動部は、前記第１の輝度情報に基づいて前記第２の画素に対応する前記輝度信号部分を生成するとともに、前記第２の輝度情報に基づいて前記第３の画素に対応する前記輝度信号部分を生成する
   請求項３に記載の表示装置。
5. 前記第１の画素セットが、第１の画素セル内に配置され、
   前記第２の画素セットが、第２の画素セル内に配置され、
   前記第１の画素セルにおいて、前記第１の画素および前記非基本色画素は、前記第１の方向に配列されるとともに、前記第２の画素と前記第２の方向において配列され、
   前記第２の画素セルにおいて、前記第１の画素および前記非基本色画素は、前記第１の方向に配列されるとともに、前記第３の画素と前記第２の方向において配列されている
   請求項１から請求項４のいずれか一項に記載の表示装置。
6. 前記第１の画素セットが、第１の画素セル内に配置され、
   前記第２の画素セットが、第２の画素セル内に配置され、
   前記第１の画素セルにおいて、前記第１の画素、前記第２の画素、および前記非基本色画素は、前記第２の方向に配列され、
   前記第２の画素セルにおいて、前記第１の画素、前記第３の画素、および前記非基本色画素は、前記第２の方向に配列されている
   請求項１から請求項４のいずれか一項に記載の表示装置。
7. 前記第１の画素セットが、第１の画素セル内に配置され、
   前記第２の画素セットが、第２の画素セル内に配置され、
   前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素の開口部は円形または楕円形であり、
   前記第１の画素セルにおいて、前記第１の画素、前記第２の画素、および前記非基本色画素は、互いに隣り合うように配置されるとともに、そのうちの２つは、前記第２の方向に配列され、
   前記第２の画素セルにおいて、前記第１の画素、前記第３の画素、および前記非基本色画素は、互いに隣り合うように配置されるとともに、そのうちの２つは、前記第２の方向に配列されている
   請求項１から請求項４のいずれか一項に記載の表示装置。
8. 前記第１の画素セットは、複数の第１の画素セル内に、互いに異なる配置パターンとなるように配置され、
   前記第２の画素セットは、複数の第２の画素セル内に、互いに異なる配置パターンとなるように配置されている
   請求項５から請求項７のいずれか一項に記載の表示装置。
9. 前記第２の画素における開口領域、および前記第３の画素における開口領域は、前記第１の画素における開口領域、および前記非基本色画素における開口領域のいずれよりも大きい
   請求項１から請求項８のいずれか一項に記載の表示装置。
10. 前記第１の画素における開口領域は、前記非基本色画素の開口領域以上の大きさである
    請求項９に記載の表示装置。
11. 前記第１の基本色光は緑色光であり、
    前記第２の基本色光は青色光であり、
    前記第３の基本色光は赤色光である
    請求項１から請求項１０のいずれか一項に記載の表示装置。
12. 前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、
    容量素子と、
    ドレインと、前記容量素子の一端に接続されたゲートと、前記容量素子の他端に接続されたソースとを含むトランジスタと
    を有する
    請求項１から請求項１１のいずれか一項に記載の表示装置。
13. 表示装置と
    前記表示装置に対して動作制御を行う制御部と
    を備え、
    前記表示装置は、
    第１の基本色光を発する第１の画素と、第２の基本色光を発する第２の画素と、基本色光以外の一の色光を発する非基本色画素との組み合わせから構成される第１の画素セットと、
    前記第１の基本色光を発する第１の画素と、第３の基本色光を発する第３の画素と、前記一の色光を発する非基本色画素との組み合わせから構成される第２の画素セットと、
    第１の方向に延伸する複数の信号線と
    を備え、
    前記第１の画素セットおよび前記第２の画素セットは、前記第１の方向および前記第１の方向と交差する第２の方向のいずれか一方または双方において、交互に配置され、
    前記第１の画素、前記第２の画素、前記第３の画素、および前記非基本色画素は、それぞれ、画素電極を含む発光素子を有し、
    前記第１の画素の画素電極は、前記複数の信号線のうちの、その第１の画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置され、
    前記非基本色画素の画素電極は、前記複数の信号線のうちの、その非基本色画素が属する画素セットの配置領域内に配置された所定数の信号線のいずれとも重なるように配置されている
    電子機器。
    
    

Images