JP5763485B2 - アンテナスイッチ及び通信装置 - Google Patents

Description

本発明は、アンテナスイッチ及び通信装置に関し、特に高周波信号の電力を調整する技術に関する。

携帯電話機等の通信装置は、通信装置同士間での無線通信に際して、中継装置となる基地局との定常的な通信を行う。一つの基地局の通信可能な範囲は、セルと呼称される。一つのセル内において、通信装置は、基地局との距離に応じて高周波信号の送信電力及び受信感度を調整する。

一般に、送信電力は、基地局との距離に応じて−５０〜３０ｄＢｍ程度の範囲で調整する必要がある。送信電力の調整は、通信装置に搭載されるＲＦＩＣ(Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)やＨＰＡ(Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ)のゲインを可変させることによって行われる。

一方、受信感度の調整に際しては、基地局からの高周波信号の受信電力が当該信号を復調可能なレベルとなるように、ＲＦＩＣ内のＬＮＡ(Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ)のゲインを可変させる。

特許文献１には、互いに異なるゲインを有する複数のアンプを並列に設け、満たすべき送信電力又は受信電力に応じて高周波信号の増幅に用いるアンプを択一的に選択する通信装置が記載されている。また、特許文献２には、高周波信号の送信と受信とを時分割で切り替えるアンテナスイッチが記載されている。

特開平９−１３０２７５号公報 特開２０１０−１７８０２６号公報 特開平６−２５２７９４号公報

本願発明者は、上記の通信装置には、ＲＦＩＣの規模や消費電力が増大してしまうという課題があることを発見した。

具体的には、送信電力の調整に際して、ＨＰＡによるゲイン調整では十分に送信電力を低下させることができない。このため、特に送信電力を０ｄＢｍ以下に低下させる場合、ＲＦＩＣによるゲイン調整が主として行われる。従って、ＲＦＩＣには６０〜７０ｄＢ程度の広いダイナミックレンジが要求され、ＲＦＩＣの規模や消費電力の増大に繋がる。例えば、ＲＦＩＣには、ローカルリークを抑制するためのアイソレーション回路やその制御機構等を設ける必要がある。

一方、受信感度の調整に際しては、受信電力が基地局との距離に応じて異なるため、ＬＮＡのゲインには一定以上のダイナミックレンジが要求され、やはりＲＦＩＣの規模や消費電力の増大に繋がる。例えば、アンプを多段化し、各アンプに対して個別に制御を行うこと等が必要である。

なお、参考技術として、特許文献３には、受信電力が高すぎる場合にアンテナスイッチの受信端子を開放して、受信信号を減衰させる通信装置が記載されている。しかしながら、この通信装置では、ＲＦＩＣに必要とされるダイナミックレンジを十分には低減できない。事実、アンテナスイッチの後段には、多段のアンプが設けられている。

本発明の一態様に係るアンテナスイッチは、アンテナと後段回路の間で、高周波信号を伝搬する状態と遮断する状態とを排他的に切り替える第１及び第２の切替器を含む。各切替器は、高周波信号の伝搬に際して、その減衰量を複数段階の内のいずれかに調整する。

すなわち、本発明では、アンテナスイッチの通過損失を可変させることによって、高周波信号を減衰させる。このため、ＲＦＩＣに必要とされるダイナミックレンジを低減することが可能である。

本発明によれば、ＲＦＩＣの規模や消費電力の増大を抑止することが可能である。

本発明の実施の形態１に係るアンテナスッチを適用した通信装置の一の構成例を示したブロック図である。 本発明の実施の形態１に係るアンテナスッチを適用した通信装置の他の構成例を示したブロック図である。 本発明の実施の形態１に係るアンテナスッチの構成例を示したブロック図である。 本発明の実施の形態１に係るアンテナスッチの動作例を示したブロック図である。 本発明の実施の形態１に係るアンテナスッチの有用性を説明するための図である。 本発明の実施の形態１に係るアンテナスッチの有効性を説明するためのグラフ図である。 本発明の実施の形態１に係るアンテナスッチの有効性を説明するためのブロック図である。 本発明の実施の形態１に係るアンテナスッチの有効性を説明するためのグラフ図である。 本発明の実施の形態２に係るアンテナスッチの構成例を示したブロック図である。 本発明の実施の形態２に係るアンテナスッチの動作例を示したブロック図である。 本発明の実施の形態３に係るアンテナスッチの構成例を示したブロック図である。 本発明の実施の形態３に係るアンテナスッチの動作例を示したブロック図である。 本発明の実施の形態４に係るアンテナスッチの構成例を示したブロック図である。 本発明の実施の形態４に係るアンテナスッチの動作例を示したブロック図である。 本発明の実施の形態５に係るアンテナスッチの構成例を示したブロック図である。 本発明の実施の形態５に係るアンテナスッチの動作例を示したブロック図である。

以下、本発明に係るアンテナスイッチ及びこれを適用する通信装置の実施の形態１〜５を、図１〜図１６を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。

[実施の形態１]
図１に示すように、本実施の形態に係る通信装置１Ａは、通信方式として、ＷＣＤＭＡ(Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ)等のＦＤＤ(Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ)方式を採用している。この通信装置１Ａは、本実施の形態に係るアンテナスッチ１０と、送受信回路２０とを含む。

この内、アンテナスッチ１０は、２つの信号端子１０１及び１０２と、アンテナ３０を接続するためのアンテナ端子１０３と、２つの切替器２０１及び２０２とを含む。

切替器２０１は、信号端子１０１とアンテナ端子１０３の間で、高周波信号を伝搬する状態(以下、伝搬状態と呼称する)と、高周波信号を遮断する状態(以下、遮断状態と呼称する)とを切り替える。また、切替器２０２は、信号端子１０２とアンテナ端子１０３の間で、切替器２０１とは排他的に伝搬状態と遮断状態とを切り替える。伝搬状態に在る場合、切替器２０１及び２０２の各々は、送受信回路２０による制御の下、後述する如く高周波信号の減衰量を複数段階の内のいずれかに調整する。なお、以降の説明においては、この調整をＳＷロス調整と呼称することがある。

一方、送受信回路２０は、ＢＢ(Ｂａｓｅｂａｎｄ)回路４０と、ＲＦＩＣ ５０と、２つのＨＰＡ ６０＿１及び６０＿２と、２つのデュプレクサ７０＿１及び７０＿２とを含む。

ＢＢ回路４０は、所望のベースバンド信号を発生してＲＦＩＣ ５０へ出力する一方、ＲＦＩＣ ５０から入力されるベースバンド信号を処理する。

ＲＦＩＣ ５０は、ＢＢ回路４０から入力されるベースバンド信号に対して変調や周波数変換等の処理を施し、これにより得た高周波信号をＨＰＡ ６０＿１又は６０＿２へ出力する。具体的には、ＲＦＩＣ ５０は、周波数帯域"Ａ"を使用するシステム環境下であれば、高周波信号をＨＰＡ ６０＿１へ出力する。この場合、ＲＦＩＣ ５０又はＢＢ回路４０は、アンテナスッチ１０を予め制御して、切替器２０１を伝搬状態に切り替えると共に切替器２０２を遮断状態に切り替えておく。一方、周波数帯域"Ｂ"を使用するシステム環境下であれば、ＲＦＩＣ ５０は、高周波信号をＨＰＡ ６０＿２へ出力する。この場合、ＲＦＩＣ ５０又はＢＢ回路４０は、アンテナスッチ１０を予め制御して、切替器２０２を伝搬状態に切り替えると共に切替器２０１を遮断状態に切り替えておく。これにより、高周波信号は、デュプレクサ７０＿１又は７０＿２と切替器２０１又は２０２とを経由して、アンテナ３０から送出されることとなる。なお、ＲＦＩＣ ５０又はＢＢ回路４０は、アンテナスッチ１０でのＳＷロス調整に係る制御に加えて、ＨＰＡ ６０＿１又は６０＿２のゲインを可変させる制御も行う。

また、ＲＦＩＣ ５０は、周波数帯域"Ａ"を使用するシステム環境下では、アンテナ３０、切替器２０１、及びデュプレクサ７０＿１を経由して高周波信号を受信する。一方、周波数帯域"Ｂ"を使用するシステム環境下では、ＲＦＩＣ ５０は、アンテナ３０、切替器２０２、及びデュプレクサ７０＿２を経由して高周波信号を受信する。ＲＦＩＣ ５０は、受信した高周波信号に対して復調や周波数変換等の処理を施し、これにより得たベースバンド信号をＢＢ回路４０へ出力する。

送信動作において、高周波信号の送信電力を一定レベル(例えば−３０ｄＢｍ)以下に低下させる必要がある場合、ＲＦＩＣ ５０又はＢＢ回路４０は、アンテナスッチ１０にＳＷロス調整を行わせ、以て高周波信号を所望のレベルまで減衰させる。なお、一般に、満たすべき送信電力の値は基地局から指示される。

これにより、ＲＦＩＣ ５０からの出力レベルの下限値を、満たすべき送信電力の下限値よりも高い一定の値に設定することができる。従って、高周波信号の送信に際してＲＦＩＣ ５０に必要とされるダイナミックレンジを低減できる。

一方、受信動作において、ＲＦＩＣ ５０又はＢＢ回路４０は、ＲＦＩＣ ５０で測定したＲＳＳＩ(Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ)等に応じて、アンテナスッチ１０にＳＷロス調整を行わせ、以てＲＦＩＣ ５０へ入力される高周波信号の電力を一定レベルに維持する。

これにより、ＲＦＩＣ ５０では、ＬＮＡ(図示せず)によるゲイン調整が不要若しくは僅かで済む。従って、高周波信号の受信に際してＲＦＩＣ ５０に必要とされるダイナミックレンジを低減できる。

なお、アンテナスッチ１０は、ＦＤＤ方式を採用する通信装置に限らず、ＧＳＭ(Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ)等のＴＤＤ(Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ)方式を採用する通信装置にも適用できる。

ＴＤＤ方式を採用する場合、通信装置を図２に示す如く構成する。図２に示す通信装置１Ｂは、送受信回路２０がＢＢ回路４０、ＲＦＩＣ ５０、及び１つのＨＰＡ ６０を含む点で、図１に示した通信装置１Ａと異なる。ＲＦＩＣ ５０から出力された高周波信号は、ＨＰＡ ６０を経由して、アンテナスッチ１０の信号端子１０１へ入力される。一方、アンテナ３０を介して受信した高周波信号は、アンテナスッチ１０の信号端子１０２を経由して、ＲＦＩＣ ５０へ入力される。

ＲＦＩＣ ５０又はＢＢ回路４０は、送信期間において、アンテナスッチ１０内の切替器２０１を伝搬状態に切り替えると共に、切替器２０２を遮断状態に切り替える。一方、受信期間において、ＲＦＩＣ ５０又はＢＢ回路４０は、切替器２０２を伝搬状態に切り替えると共に、切替器２０１を遮断状態に切り替える。これにより、送信信号及び受信信号が、時分割で、アンテナスッチ１０でのＳＷロス調整に供されることとなる。

以下、上記の動作を実現するアンテナスッチ１０の具体的な構成例及び動作例を、図３及び図４を参照して詳細に説明する。

図３に示すように、アンテナスッチ１０内の切替器２０１は、Ｓｅｒｉｅｓブロック３０１＿１と、Ｓｈｕｎｔブロック４００＿１とを含む。

この内、Ｓｅｒｉｅｓブロック３０１＿１は、信号端子１０１とアンテナ端子１０３の間にソース・ドレイン経路が直列接続された、一例として５つのＦＥＴ(Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ) ３１１ａ〜３１１ｅから成る。これらのＦＥＴ ３１１ａ〜３１１ｅには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、個別の制御電圧Ｖ３１ａ〜Ｖ３１ｅが印加される。

一方、Ｓｈｕｎｔブロック４００＿１は、接地点と信号端子１０１及びＳｅｒｉｅｓブロック３０１＿１の接続点との間にソース・ドレイン経路が直列接続された複数のＦＥＴから成る。Ｓｈｕｎｔブロック４００＿１中のＦＥＴには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、共通の制御電圧Ｖ４＿１が印加される。

同様に、アンテナスッチ１０内の切替器２０２は、Ｓｅｒｉｅｓブロック３０１＿２と、Ｓｈｕｎｔブロック４００＿２とを含む。

この内、Ｓｅｒｉｅｓブロック３０１＿２は、信号端子１０２とアンテナ端子１０３の間にソース・ドレイン経路が直列接続された、一例として５つのＦＥＴ ３１２ａ〜３１２ｅから成る。これらのＦＥＴ ３１２ａ〜３１２ｅには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、個別の制御電圧Ｖ３２ａ〜Ｖ３２ｅが印加される。

一方、Ｓｈｕｎｔブロック４００＿２は、接地点と信号端子１０２及びＳｅｒｉｅｓブロック３０１＿２の接続点との間にソース・ドレイン経路が直列接続された複数のＦＥＴから成る。Ｓｈｕｎｔブロック４００＿２中のＦＥＴには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、共通の制御電圧Ｖ４＿２が印加される。

なお、Ｓｅｒｉｅｓブロック及びＳｈｕｎｔブロック各々におけるＦＥＴのスタック数は、端子に入力される最大電力に応じて適宜決定すれば良い。

次に、ＳＷロス調整に係る動作を、図４に示す如く、切替器２０１を伝搬状態とする一方で切替器２０２を遮断状態とする場合を例に取って説明する。

ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｅｒｉｅｓブロック３０１＿１中の一部のＦＥＴをオフする。一方、ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｅｒｉｅｓブロック３０１＿１中の残りのＦＥＴを、その閾値電圧以上の制御電圧を印加することによってオンする。図４の例では、３つのＦＥＴ ３１１ａ〜３１１ｃがオフされ、残り２つのＦＥＴ ３１１ｄ及び３１１ｅがオンされている。なお、図示を省略するが、Ｓｈｕｎｔブロック４００＿１中のＦＥＴ、及びＳｅｒｉｅｓブロック３０１＿２中のＦＥＴ ３１２ａ〜３１２ｅはオフされている。

ここで、オン状態に在るＦＥＴは、そのソース・ドレイン経路を抵抗素子として見做すことができる。また、オフ状態に在るＦＥＴは、そのソースとドレインが容量を介して結合されており、容量素子と見做すことができる。このため、一部のＦＥＴがオフされ且つ残りのＦＥＴがオンされたＳｅｒｉｅｓブロック３０１＿１は、抵抗素子に直列に容量素子が接続された状態となり、その通過損失が全てのＦＥＴをオンした場合と比して増大する。

従って、高周波信号を、信号端子１０１とアンテナ端子１０３の間で減衰させることができる。また、減衰量は、オフするＦＥＴの数を変更することにより、段階的に調整できる。

なお、減衰量の可変範囲及び可変ステップは、Ｓｅｒｉｅｓブロック３０１＿１中に含めるＦＥＴの特性を変更すること(例えば、ゲート幅等のサイズ変更)によって、適宜に調整できる。また、図４の例では、個別の制御電圧Ｖ３１ａ〜Ｖ３１ａを印加することによってＳｅｒｉｅｓブロック３０１＿１中のＦＥＴを部分的にオフした。しかしながら、この部分的なオフ動作は、例えば、互いに異なる特性を有するＦＥＴを用いてＳｅｒｉｅｓブロック３０１＿１を構成し、各ＦＥＴに共通の制御電圧を印加することによっても実現できる。

また、ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｈｕｎｔブロック４００＿２中のＦＥＴを、その閾値電圧以上の制御電圧Ｖ４＿２を印加することによってオンする。これにより、仮に高周波信号がＳｅｒｉｅｓブロック３０１＿２を通過した場合であっても、高周波信号は接地点へ向かって伝搬される。このため、高周波信号が他方の信号端子１０２へリークしてしまうのを抑止できる。

以下、アンテナスッチ１０の有用性及び有効性を、図５〜図８を参照して順に説明する。

まず、アンテナスッチ１０の有用性を、図５に示す如く、ＦＤＤ方式を採用する通信装置１Ａ(図１参照)が、基地局２により形成されるセル３内において通信を行っている場合を例に取って説明する。

前提として、通信装置は、基地局に近い程に送信電力を低くすることが望ましい。また、基地局に近い程に受信電力が高いため、通信装置は受信感度を低くすることが望ましい。一方、通信装置は、基地局から遠い程に送信電力を高くすることが望ましい。また、基地局から遠い程に受信電力が低いため、通信装置は受信感度を高くすることが望ましい。換言すると、送信電力及び受信電力は、基地局に近い程に減衰を必要とし、基地局から遠い程に減衰を必要としない。

通信装置１Ａが基地局２に近い地点４に位置する場合、通信装置１Ａは、送信電力を一定レベル以下に低下させる必要があると判断し、アンテナスッチ１０にＳＷロス調整を行わせる。この時、アンテナスッチ１０は、送信電力ＴＸ及び受信電力ＲＸを同時に減衰させる。

また、上述した通り、通信装置１Ａは、受信電力に応じてアンテナスッチ１０にＳＷロス調整を行わせ、受信電力を一定レベルに維持する。通信装置１Ａが基地局２から遠い地点５に位置する場合、受信電力は低い。このため、送信電力ＴＸ及び受信電力ＲＸの減衰量は小さい。

従って、アンテナスッチ１０は、上記の前提を満たし、ＦＤＤ方式で利用するのに適している。なお、上述した通り、ＴＤＤ方式では、送信信号及び受信信号が時分割でＳＷロス調整に供される。この時、アンテナスッチ１０は、送信電力又は受信電力を択一的に減衰させる。このため、アンテナスッチ１０は、ＴＤＤ方式で利用するのにも勿論適している。

次に、アンテナスッチ１０の有効性を、図６〜図８を参照して詳細に説明する。

図６(ａ)に示すように、高周波信号の送信電力は、−５０〜３０ｄＢｍ程度の広範囲に亘って調整する必要がある。このため、一般的な通信装置においては、ＨＰＡ及びＲＦＩＣに必要とされるダイナミックレンジが８０ｄＢ程度と広い。上述した通り、ＨＰＡによるゲイン調整では十分に送信電力を低下させることができない。このため、特に送信電力を０ｄＢｍ以下に低下させる場合、ＲＦＩＣによるゲイン調整が主として行われ、ＲＦＩＣには６０〜７０ｄＢ程度の広いダイナミックレンジが要求される。

一方、本実施の形態においては、図６(ｂ)に示す如く、アンテナスッチ１０でのＳＷロス調整によって、ＨＰＡ及びＲＦＩＣに必要とされるダイナミックレンジが大幅に低減される。従って、ＲＦＩＣの設計が容易となり、回路規模を削減することが可能である。

また、仮にＲＦＩＣ ５０で送信電力を一定レベル以下に低下させようとした場合、図７に示すように、ＲＦＩＣ ５０内のミキサ５１に入力されるＩＦ(Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ)信号のレベルを低くする必要があり、ローカルリークが発生する虞がある。具体的には、ＲＦＩＣ ５０内のミキサ５１がＩＦ信号とシンセサイザ５２から出力されるローカル信号とをミキシングして高周波信号を生成するが、ＩＦ信号のレベルが低い程にローカルリークが発生し、ローカル信号とのアイソレーションが必要となる。このため、ＲＦＩＣ ５０にアイソレーション回路等を設ける必要があり、ＲＦＩＣ ５０の規模や消費電力が増大してしまう。

しかしながら、本実施の形態では、送信電力を一定レベル以下に低下させる場合、これをアンテナスッチ１０でのＳＷロス調整により実現する。このため、ＲＦＩＣ ５０に過剰なアイソレーションを持たせる必要は無く、以てＲＦＩＣ ５０の規模や消費電力を削減することが可能である。

さらに、図８(ａ)に示すように、一般的な通信装置では、高周波信号の受信電力ＲｘをＬＮＡでのゲイン調整によって低下させる。このため、ＬＮＡのゲインには一定以上のダイナミックレンジが要求され、ＲＦＩＣの規模や消費電力が増大する。具体的には、ＬＮＡの多段化及び各ＬＮＡに対する個別制御が必要となる。

一方、本実施の形態においては、図８(ｂ)に示す如く、アンテナスッチ１０でのＳＷロス調整によって、受信電力ＲＸを一定レベルに維持する。このため、ＬＮＡによるゲイン調整が不要となるか、或いはＬＮＡの段数及びこれに伴う制御数が低減される。従って、ＲＦＩＣの設計が容易となり、回路規模や消費電力を削減することが可能である。

なお、一般に、アンテナ近傍での電力損失は、通信特性に大きな影響を与えることが知られている。しかしながら、本実施の形態に係るアンテナスッチでは、既存のアンテナスッチに含まれるＦＥＴ列を、通過損失を可変させるための要素として転用する。換言すると、本実施の形態には、新たに電力損失を生じ得る要素を通信装置に追設する必要が無いというメリットがある。従って、本実施の形態に係るアンテナスッチが通信特性に与える影響は、例えばアンテナスイッチとＲＦＩＣの間(アンテナスイッチより後段且つＨＰＡやＬＮＡより前段の箇所)でインピーダンス調整を行うような技術と比して、格段に小さいであろう。

[実施の形態２]
本実施の形態に係る通信装置は、上記の実施の形態１と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図９に示す如く構成する点で、上記の実施の形態１と異なる。

具体的には、図９に示すように、本実施の形態に係るアンテナスイッチ１０Ａ内の切替器２０１には、図３に示したＳｅｒｉｅｓブロック３０１＿１に代えて、Ｓｅｒｉｅｓブロック３００＿１が設けられている。Ｓｅｒｉｅｓブロック３００＿１は、信号端子１０１とアンテナ端子１０３の間にソース・ドレイン経路が直列接続された複数のＦＥＴから成る。Ｓｅｒｉｅｓブロック３００＿１中のＦＥＴには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、共通の制御電圧Ｖ３＿１が印加される。

また、切替器２０２には、図３に示したＳｅｒｉｅｓブロック３０１＿２に代えて、Ｓｅｒｉｅｓブロック３００＿２が設けられている。Ｓｅｒｉｅｓブロック３００＿２は、信号端子１０２とアンテナ端子１０３の間にソース・ドレイン経路が直列接続された複数のＦＥＴから成る。Ｓｅｒｉｅｓブロック３００＿２中のＦＥＴには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、共通の制御電圧Ｖ３＿２が印加される。

次に、アンテナスイッチ１０ＡにおけるＳＷロス調整に係る動作を、図１０に示す如く、切替器２０１を伝搬状態とする一方で切替器２０２を遮断状態とする場合を例に取って説明する。

ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｅｒｉｅｓブロック３００＿１中のＦＥＴをオンする。この時、ＲＦＩＣ ５０又はＢＢ回路４０は、制御電圧Ｖ３＿１を調整し、以てＳｅｒｉｅｓブロック３００＿１中のＦＥＴのオン抵抗値を高く変更する。なお、図示を省略するが、Ｓｈｕｎｔブロック４００＿１中のＦＥＴ及びＳｅｒｉｅｓブロック３００＿２中のＦＥＴはオフされている。また、図４と同様、Ｓｈｕｎｔブロック４００＿２中のＦＥＴがオンされ、以て信号号端子１０２へ高周波信号のリークが抑止される。

ここで、Ｓｅｒｉｅｓブロック３００＿１中の各ＦＥＴは、オン抵抗値の変更に伴って、その通過損失が単純にオンした場合と比して増大する。換言すると、Ｓｅｒｉｅｓブロック３００＿１全体の通過損失が増大する。なお、Ｓｅｒｉｅｓブロック３００＿１は、各ＦＥＴに個別の制御電圧を印加し、一部のＦＥＴのオン抵抗値を変更できるように構成しても良い。この場合も、Ｓｅｒｉｅｓブロック３００＿１全体の通過損失は、やはり増大する。例えば、図３に示したＳｅｒｉｅｓブロック３０１＿１を用いて、一部のＦＥＴをオフすることによる通過損失の増大効果、及び残りのオンされたＦＥＴの抵抗値を変更することによる通過損失の増大効果の両者を得ることもできる。

従って、上記の実施の形態１と同様、高周波信号を、信号端子とアンテナ端子の間で減衰させることができる。また、本実施の形態では、減衰量の調整粒度を、上記の実施の形態１と比して細かくできるという効果も得られる。例えばＷＣＤＭＡを採用する通信システムでは細かいステップでの電力調整が要求されるが、本実施の形態に係るアンテナスイッチ１０Ａは、このようなシステム要求にも柔軟に対応できる。

[実施の形態３]
本実施の形態に係る通信装置は、上記の実施の形態１と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図１１に示す如く構成する点で、上記の実施の形態１及び２と異なる。

具体的には、図１１に示すように、本実施の形態に係るアンテナスイッチ１０Ｂ内の切替器２０１は、図９と同様、Ｓｅｒｉｅｓブロック３００＿１を含む。また、切替器２０１には、図３及び図９の各々に示したＳｈｕｎブロック４００＿１に代えて、Ｓｈｕｎｔブロック４０２＿１が設けられている。Ｓｈｕｎｔブロック４０２＿１は、接地点と信号端子１０１及びＳｅｒｉｅｓブロック３００＿１の接続点との間にソース・ドレイン経路が直列接続された、一例として５つのＦＥＴ ４２１ａ〜４２１ｅから成る。これらのＦＥＴ ４２１ａ〜４２１ｅには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、個別の制御電圧Ｖ４１ａ〜Ｖ４１ｅが印加される。

また、切替器２０２は、図９と同様、Ｓｅｒｉｅｓブロック３００＿２を含む。また、切替器２０２には、図３及び図９の各々に示したＳｈｕｎブロック４００＿２に代えて、Ｓｈｕｎｔブロック４０２＿２が設けられている。Ｓｈｕｎｔブロック４０２＿２は、接地点と信号端子１０２及びＳｅｒｉｅｓブロック３００＿２の接続点との間にソース・ドレイン経路が直列接続された、一例として５つのＦＥＴ ４２２ａ〜４２２ｅから成る。これらのＦＥＴ ４２２ａ〜４２２ｅには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、個別の制御電圧Ｖ４２ａ〜Ｖ４２ｅが印加される。

次に、アンテナスイッチ１０ＢにおけるＳＷロス調整に係る動作を、図１２に示す如く、切替器２０１を伝搬状態とする一方で切替器２０２を遮断状態とする場合を例に取って説明する。

ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｅｒｉｅｓブロック３００＿１中のＦＥＴをオンする。これにより、信号端子１０１とアンテナ端子１０３の間で高周波信号が伝搬されることとなる。なお、図示を省略するが、Ｓｅｒｉｅｓブロック３００＿２中のＦＥＴはオフされている。

また、ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｈｕｎｔブロック４０２＿１中の少なくとも一部のＦＥＴを、その閾値電圧以上の制御電圧を印加することによってオンする。図１２の例では、３つのＦＥＴ ４２１ａ〜４２１ｃがオンされ、残り２つのＦＥＴ ４２１ｄ及び４２１ｅはオフされている。

これにより、高周波信号は、接地点方向へ分流される。この結果、信号端子１０１及びアンテナ端子１０３に出力される高周波信号の電力を減衰させることができる。また、減衰量は、オンするＦＥＴの数を変更することにより、段階的に調整できる。

さらに、ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｈｕｎｔブロック４０２＿２中のＦＥＴをオンする。これにより、信号号端子１０２へ高周波信号のリークが抑止される。

このように、本実施の形態においては、上記の実施の形態１及び２と同様、高周波信号を信号端子とアンテナ端子の間で減衰させることができる。また、一般にＳｈｕｎｔブロック中のＦＥＴのサイズはＳｅｒｉｅｓブロックと比して小さいため、本実施の形態では、減衰量の調整粒度を上記の実施の形態１と比して細かくできるという効果も得られる。従って、本実施の形態に係るアンテナスイッチ１０Ｂは、上記の実施の形態２と同様、システム要求に柔軟に対応できる。さらに、アンテナスイッチ１０Ｂには、ＥＳＤ(Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ)等のサージ電圧を接地点へ逃がすことができ、送受信回路２０が破壊し難いというメリットも有る。

[実施の形態４]
本実施の形態に係る通信装置は、上記の実施の形態１と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図１３に示す如く構成する点で、上記の実施の形態１〜３と異なる。

具体的には、図１３に示すように、本実施の形態に係るアンテナスイッチ１０Ｃ内の切替器２０１は、図３に示したＳｅｒｉｅｓブロック３０１＿１、及び図１１に示したＳｈｕｎｔブロック４０２＿１の両者を含む。また、切替器２０２は、図３に示したＳｅｒｉｅｓブロック３０１＿２、及び図１１に示したＳｈｕｎｔブロック４０２＿２の両者を含む。

次に、アンテナスイッチ１０ＣにおけるＳＷロス調整に係る動作を、図１４に示す如く、切替器２０１を伝搬状態とする一方で切替器２０２を遮断状態とする場合を例に取って説明する。

この場合、図４と同様にして、Ｓｅｒｉｅｓブロック３０１＿１中の一部のＦＥＴ ３１１ａ〜３１１ｃがオフされると共に、残りの２つのＦＥＴ ３１１ｄ及び３１１ｅがオンされる。従って、Ｓｅｒｉｅｓブロック３０１＿１は、その通過損失が全てのＦＥＴをオンした場合と比して増大する。

また、図１２と同様にして、Ｓｈｕｎｔブロック４０２＿１中の一部のＦＥＴ４２１ａ〜４２１ｃがオンされ、以て高周波信号を接地点方向へ分流する。この結果、信号端子１０１及びアンテナ端子１０３に出力される高周波信号の電力が減衰される。さらに、Ｓｈｕｎｔブロック４０２＿２中のＦＥＴがオンされ、以て信号号端子１０２へ高周波信号のリークが抑止される。

これにより、本実施の形態では、高周波信号の減衰量を、段階的且つ細かい粒度で調整することができる。従って、本実施の形態によれば、上記の実施の形態１に示した効果、及び上記の実施の形態３に示した効果の両者を得ることができる。

[実施の形態５]
本実施の形態に係る通信装置は、上記の実施の形態１と同様に構成できる。但し、本実施の形態は、アンテナスイッチを図１５に示す如く構成する点で、上記の実施の形態１〜４と異なる。

具体的には、図１５に示すように、本実施の形態に係るアンテナスイッチ１０Ｄ内の切替器２０１には、図３に示したＳｅｒｉｅｓブロック３０１＿１に代えて、Ｓｅｒｉｅｓブロック５０１＿１が設けられている。Ｓｅｒｉｅｓブロック５０１＿１では、ソース・ドレイン経路が直列接続された一例として５つのＦＥＴから成る５つのＦＥＴ列が、信号端子１０１とアンテナ端子１０３の間に並列に接続されている。Ｓｅｒｉｅｓブロック５０１＿１中のＦＥＴには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、個別の制御電圧Ｖ５１ａ〜Ｖ５１ｅ、Ｖ５１ｆ、…、Ｖ５１ｋ、…、Ｖ５１ｐ、…、Ｖ５１ｕ、…が印加される。

また、切替器２０２には、図３に示したＳｅｒｉｅｓブロック３０１＿２に代えて、Ｓｅｒｉｅｓブロック５０１＿２が設けられている。Ｓｅｒｉｅｓブロック５０１＿２では、ソース・ドレイン経路が直列接続された一例として５つのＦＥＴから成る５つのＦＥＴ列が、信号端子１０２とアンテナ端子１０３の間に並列に接続されている。Ｓｅｒｉｅｓブロック５０１＿２中のＦＥＴには、ゲート抵抗を介してＲＦＩＣ ５０又はＢＢ回路４０から、個別の制御電圧Ｖ５２ａ〜Ｖ５２ｅ、Ｖ５２ｆ、…、Ｖ５２ｋ、…、Ｖ５２ｐ、…、Ｖ５２ｕ、…が印加される。

次に、アンテナスイッチ１０ＤにおけるＳＷロス調整に係る動作を、図１６に示す如く、切替器２０１を伝搬状態とする一方で切替器２０２を遮断状態とする場合を例に取って説明する。

ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｅｒｉｅｓブロック５０１＿１中の少なくとも一部のＦＥＴ列中の一部のＦＥＴをオフする。一方、ＲＦＩＣ ５０又はＢＢ回路４０は、Ｓｅｒｉｅｓブロック５０１＿１中の残りのＦＥＴをオンする。図１６の例では、１２個のＦＥＴがオフされ、残り１３個のＦＥＴがオンされている。なお、図示を省略するが、Ｓｈｕｎｔブロック４００＿１中のＦＥＴ、及びＳｅｒｉｅｓブロック５０１＿２中のＦＥＴ ３１２ａ〜３１２ｅはオフされている。Ｓｈｕｎｔブロック４００＿２中のＦＥＴがオンされ、以て信号号端子１０２へ高周波信号のリークが抑止される。

これにより、本実施の形態では、上記の実施の形態１と同様、高周波信号の減衰量を段階的に調整できる。加えて、本実施の形態では、減衰量の可変ステップの幅を、上記の実施の形態１と比して細かく設定することができる。ここで、可変ステップ幅の細かさは、ＦＥＴ列の並列数に比例する。

なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。

１Ａ, １Ｂ 通信装置
２ 基地局
３ セル
４, ５ 地点
１０, １０Ａ〜１０Ｄ アンテナスイッチ
２０ 送受信回路
３０ アンテナ
４０ ＢＢ回路
５０ ＲＦＩＣ
５１ ミキサ
５２ シンセサイザ
６０, ６０＿１, ６０＿２ ＨＰＡ
７０＿１, ７０＿２ デュプレクサ
１０１, １０２ 信号端子
１０３ アンテナ端子
２０１, ２０２ 切替器
３００＿１, ３００＿２, ３０１＿１, ３０１＿２, ５０１＿１, ５０１＿２ Ｓｅｒｉｅｓブロック
４００＿１, ４００＿２, ４０２＿１, ４０２＿２ Ｓｈｕｎｔブロック
３１１ａ〜３１１ｅ, ３１２ａ〜３１２ｅ, ４２１ａ〜４２１ｅ, ４２２ａ〜４２２ｅ ＦＥＴ
Ｖ３＿１, Ｖ３＿２, Ｖ３１ａ〜Ｖ３１ｅ, Ｖ３２ａ〜Ｖ３２ｅ, Ｖ４＿１, Ｖ４＿２, Ｖ４１ａ〜Ｖ４１ｅ, Ｖ４２ａ〜Ｖ４２ｅ, Ｖ５１ａ〜Ｖ５１ｅ, Ｖ５１ｆ, Ｖ５１ｋ, Ｖ５１ｐ, Ｖ５１ｕ, Ｖ５２ａ〜Ｖ５２ｅ, Ｖ５２ｆ, Ｖ５２ｋ, Ｖ５２ｐ, Ｖ５２ｕ 制御電圧

Claims (6)

1. 第１の端子と、
   第２の端子と、
   アンテナに接続される第３の端子と、
   前記第１及び第３の端子間で、高周波信号を伝搬する第１の状態と、前記高周波信号を遮断する第２の状態とを切り替える第１の切替器と、
   前記第２及び第３の端子間で、前記第１の切替器とは排他的に前記第１の状態と前記第２の状態とを切り替える第２の切替器と、を備え、
   前記第１及び第２の切替器各々は、前記第１の状態に在る場合に、前記高周波信号の減衰量を複数段階の内のいずれかに調整し、
   前記第１及び第２の切替器各々は、前記第１及び第２の端子各々と前記第３の端子との間に直列接続された複数のＦＥＴをそれぞれ含む複数のＦＥＴ列を、並列に備え、
   前記第１の状態において、前記複数のＦＥＴ列の内の少なくとも一部のＦＥＴ列中の一部のＦＥＴがオフされると共に残りのＦＥＴがオンされて、前記高周波信号を伝搬し、
   前記減衰量は、前記オフされるＦＥＴの数によって調整される、
   アンテナスイッチ。
2. 請求項１において、
   前記第１の切替器で伝搬する高周波信号の周波数として、第１の帯域が割り当てられ、
   前記第２の切替器で伝搬する高周波信号の周波数として、前記第１の帯域と異なる第２の帯域が割り当てられる、
   ことを特徴としたアンテナスイッチ。
3. 請求項１において、
   前記第１の切替器は、前記第１の端子から前記第３の端子へ、前記アンテナを介して送信すべき高周波信号を伝搬し、
   前記第２の切替器は、前記第３の端子から前記第２の端子へ、前記アンテナを介して受信された高周波信号を伝搬する、
   ことを特徴としたアンテナスイッチ。
4. 請求項１〜３のいずれか一項に記載のアンテナスイッチと、
   前記第１及び第２の切替器における前記第１及び第２の状態の排他的な切り替えと前記減衰量の調整とを制御して、前記アンテナスイッチを介した高周波信号の送受信を行う送受信回路と、
   を備えた通信装置。
5. 請求項４において、
   前記送受信回路は、
   高周波信号を、前記第１の状態に在る一方の切替器へ出力し、
   当該高周波信号の電力を一定レベル以下に低下させる必要がある場合に、前記一方の切替器に対して前記減衰量の調整を指示する、
   ことを特徴とした通信装置。
6. 請求項４又は５において、
   前記送受信回路は、前記第１の状態に在る一方の切替器に対して、自回路へ入力される高周波信号の電力が一定レベルとなるよう前記減衰量の調整を指示する、
   ことを特徴とした通信装置。

Images