JP5751245B2 - チップ部品の実装構造及びこれを用いたモジュール製品 - Google Patents

Description

本発明は、チップ部品の実装構造に関し、特に、モールド構造のモジュール製品に搭載されるチップ部品の実装構造に関するものである。また、本発明はそのようなチップ部品の実装構造を用いたモジュール製品に関する。

近年、スマートフォンやタブレット等の携帯機器の需要増加および多機能化に伴い、搭載される部品の小型・低背化が強く要求されている。このため、機能を集約したモジュール製品の要求が増加している。モジュール製品に搭載されるチップ部品は、小型化の要求に応えるべく狭ピッチで高密度実装される必要があり（特許文献１参照）、かつモールド構造やシールド構造の採用による高信頼性が要求される。

チップ部品の実装方式としては、側面にハンダフィレットを形成する方式が一般的であるが、モールドおよびモールド＋シールド構造の場合は、信頼性確保のため、チップ部品下のソルダーレジストを一部形成せず、かつ部品内側（電極）にハンダフィレットを形成する方式が記載されている。（特許文献２）。

特開２０１０−２１１９２号公報 特許第４３４１３２１号公報

しかし特許文献２において、部品下に一部形成されたレジスト上部と部品素体とのクリアランスが小さいためフラックス残渣の除去およびモールド材の充填が困難となり、特に吸水処理後のリフロー試験において、ハンダフラッシュや剥離を引き起こす可能性がある。

また、ＬＴＣＣ（Low Temperature Co-fired Ceramics）に代表されるセラミック系の基板の表面層には部品搭載用のランドパターンのみが形成され、ソルダーレジストは形成していない場合が多い。これに対し、ＰＣＢ（Printed Circuit Board）に代表される樹脂系の基板は、一部を除いて、基板表面に部品搭載用のランドパターンの他に配線パターンやランド間接続パターンが形成されている。これは、ＰＣＢの製造プロセスがビルドアップ（適時積層）プロセスを採用しているためであり、コスト、プロセス数、厚さなどの観点より、このパターンの上をソルダーレジストでカバーリングした構造となる場合がほとんどである。しかしながら、チップ部品を高密度実装しモールドした構造においては、特に部品間において、ソルダーレジストでカバーリングした部位が剥離やクラックの問題点を引き起こしてしまう。

本発明は、上記課題を解決するためになされたものであり、本発明の目的は、リフロー時の熱膨張差や揮発性残渣によるモールド材の剥離や凝集破壊を抑制し、またハンダの再溶融によるハンダフラッシュの発生を抑制することが可能な信頼性の高いチップ部品の実装構造を提供することにある。また、本発明の他の目的は、そのようなチップ部品の実装構造を有する小型、高性能で信頼性の高いモジュール製品を提供することにある。

上記課題を解決するため、本発明によるチップ部品の実装構造は、回路基板と、前記回路基板上に表面実装された複数のチップ部品と、前記複数のチップ部品と前記回路基板とを電気的に接続するハンダと、前記複数のチップ部品を封止するモールド材とを備え、前記回路基板は、複数のランドを含む配線層と、前記配線層を選択的に覆うソルダーレジスト層とを備え、前記ソルダーレジスト層は、前記ランドを部分的に覆うレジストパターンを含み、前記チップ部品は、前記回路基板の表面と平行な底面電極と、前記回路基板の表面に対して垂直な側面電極とを有し、前記ハンダは、前記底面電極及び前記側面電極と前記ランドの露出部分とを電気的に接続しており、前記レジストパターンは、前記底面電極と平面視にて重なるオーバーラップ部分を有し、前記ハンダは、前記側面電極に付着する第１のハンダ部分と、前記底面電極と前記ランドの前記露出部分との間に位置する第２のハンダ部分とを有し、前記モールド材の一部は、少なくとも前記オーバーラップ部分と前記第１のハンダ部分との間の第１の隙間に充填されていることを特徴とする。

本発明によれば、複数のチップ部品を高密度実装した場合でも、リフロー時の熱膨張によってもモールド材が剥離や凝集破壊を起こしにくく、ハンダフラッシュの発生を抑制することができる。特に、側面電極に付着する第１のハンダ部分と底面電極（ランド）に付着する第２のハンダ部分とをつなぐ経路をレジストパターンが実質的に遮断しているので、ハンダの移動を抑制することができる。また、チップ部品がレジストパターン上に搭載される構造となっているためチップ下にレジストの厚みによって決まる一定以上のクリアランスを確実に確保することができ、フラックス洗浄やモールド材の充填（アンダーフィル）を確実に行うことができる。したがって、フラックス残渣よる二次弊害を防止でき、ハンダフラッシュの原因となる空間にモールド材を確実に充填することができる。

本発明において、前記モールド材の一部は、前記オーバーラップ部分と前記底面電極との間の第２の隙間にさらに充填されていることが好ましい。この構成によれば、端子電極とランドとをつなぐハンダのうち、側面電極に付着する第１のハンダ部分と底面電極に付着する第２のハンダ部分とが確実に分断され、側面電極に付着する第１のハンダ部分がフィレットレスとなる。したがって、ハンダの移動を十分に抑制することができる。

本発明において、前記モールド材の一部は、前記チップ部品と前記回路基板との間の第３の隙間にさらに充填されていることが好ましい。この構成によれば、ハンダフラッシュの原因となる空間を確実に埋め込むことができる。

本発明によるチップ部品の実装構造は、前記モールド材の表面を覆う導電膜をさらに備えることが好ましい。導電膜は、メッキ、スパッタリング、蒸着、金属箔の接着等により形成される導電膜であってもよく、金属フィラーを含有する導電性ペーストの塗布膜であってもよい。この構造はセルフシールド構造の要求に応えるものであるが、加熱時にモールド材に含まれる水分が抜けにくく、リフロー時の加熱で水分が気化膨張してモールド材の剥離や凝集破壊が発生しやすい。しかし、本発明の上記構成によりそのような問題を防止することができ、本発明の効果が顕著である。

前記側面電極は、前記チップ部品の長手方向と直交する第１の側面に形成された第１の側面電極を含み、前記オーバーラップ部分は、前記第１の側面電極に対応する前記ランドの第１の辺に沿った第１の帯状マスクパターンを含むことが好ましい。この構成によれば、第１の側面電極に付着する第１のハンダ部分と底面電極（ランド）に付着する第２のハンダ部分とをつなぐ経路を遮断することができる。

前記側面電極は、前記チップ部品の長手方向と平行な第２及び第３の側面にそれぞれ形成された第２及び第３の側面電極をさらに含み、前記オーバーラップ部分は、前記第２の側面電極に対応する前記ランドの第２の辺に沿った第２の帯状マスクパターンと、前記第３の側面電極に対応する前記ランドの第３の辺に沿った第３の帯状マスクパターンとをさらに含むことが好ましい。この場合において、前記第２の帯状マスクパターンの長さは、前記第２の辺の長さよりも短く、前記第３の帯状マスクパターンの長さは、前記第３の辺の長さよりも短いことが好ましい。この構成によれば、第１〜第３の側面電極に付着する第１のハンダ部分と底面電極（ランド）に付着する第２のハンダ部分とをつなぐ経路を遮断することができる。すなわち、端子電極が複数の側面電極を有する場合であっても、これらの側面電極に付着する第１のハンダ部分と底面電極（ランド）に付着する第２のハンダ部分とをつなぐ経路を遮断することができる。

本発明において、隣接するチップ部品間の距離は５００μｍ以下であることが好ましい。この構成によれば、複数のチップ部品の高密度実装が可能であるが、熱膨張応力の影響を受けやすく、モールド材やソルダーレジストなどの樹脂部材の剥離や凝集破壊が発生しやすい。しかし、本発明の上記構成は、狭ピッチのチップ間距離においても、従来構造より樹脂部材の接着面積が確保できるため、そのような問題を防止することができ、本発明の効果が顕著である。

また、上記課題を解決するため、本発明によるモジュール製品は、上記特徴を有するチップ部品の実装構造を有することを特徴とする。本発明によれば、小型で高性能な信頼性の高いモジュール製品を提供することができる。

本発明によれば、リフロー時の熱膨張によるモールド材の剥離や凝集破壊が抑制され、またハンダの再溶融によるハンダフラッシュの発生が抑制された信頼性の高いチップ部品の実装構造を提供することができる。また、本発明によれば、そのようなチップ部品の実装構造を有する小型、高性能で信頼性の高いモジュール製品を提供することができる。

また、本発明によれば、高密度実装されたチップ部品間に存在するモールド材やソルダーレジストなどの異種部材間の密着面積を従来よりも広く確保することができる。また、チップ部品下に一定以上のクリアランスを確実に確保でき、クリアランス内に樹脂を確実に充填することができる。そしてこれら２点を同一の構造体で実現することにより、量産性が高く、小型、高性能かつ高信頼性のモジュール製品を提供することができる。

図１は、本発明の第１の実施の形態によるモジュール製品の構造を示す略外観斜視図である。 図２は、チップ部品３の実装構造を示す略側面図である。 図３は、チップ部品３の高密度実装レイアウトのバリエーションを示す略平面図である。 図４（ａ）〜（ｃ）は、チップ部品３の端子電極構造のバリエーションを示す略斜視図である。 図５（ａ）〜（ｃ）は、回路基板２上のランドパターンレイアウトを示す略平面図であり、特に、図４（ａ）に示した５面電極構造のチップ部品３の実装領域のパターンレイアウトである。 図６（ａ）及び（ｂ）は、チップ部品３を実装した状態であって、図６（ａ）は図５のＸ−Ｘ'線に沿った側面断面図、図６（ｂ）は図５のＹ−Ｙ'線に沿った側面断面図である。 図７は、図６（ａ）のＰ部（ハンダ接合部）の拡大図である。 図８は、図４（ｂ），（ｃ）に示したチップ部品３の実装位置のパターンレイアウトである。 図９は、チップ部品３の他のバリエーションを示す略斜視図である。 図１０は、チップ部品の断面研磨後のチップ下のクリアランス（スタンドオフ）の測定結果を示すグラフである。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は、本発明の第１の実施の形態によるモジュール製品の構造を示す略外観斜視図である。

図１に示すように、モジュール製品１は、回路基板２上にＩＣチップその他のチップ部品３が実装された電子部品モジュールである。回路基板２の主面には多数のチップ部品３が表面実装されており、さらにこれらのチップ部品３はモールド材４で封止され、実装回路の電気的および機械的な保護が図られている。

図２は、チップ部品３の実装構造を示す略側面図である。

図２に示すように、複数（ここでは２つ）のチップ部品３は回路基板２上において狭隣接実装されている。狭隣接実装とは、隣接するチップ部品の部品間距離（ピッチ）Ｌを非常に狭くして実装することであり、微小チップ部品を高密度実装する場合に使用される技術である。チップサイズ、チップの向き、ランドの形状などにもよるが、狭隣接実装におけるチップ部品間の距離Ｌは５００μｍ以下、好ましくは３００μｍ以下、より好ましくは２００μｍ以下である。特に限定されないが、チップサイズは、４５３２サイズ（４．５×３．２×３．２ｍｍ）から０４０２サイズ（０．４×０．２×０．２ｍｍ）までのものを対象とすることができる。

回路基板２は、基材２Ａと、基材２Ａの表面に設けられた配線層２Ｂと、配線層２Ｂを選択的に覆うソルダーレジスト層２Ｃとを備えている。回路基板２は、表層にソルダーレジスト層２Ｃが標準的に設けられるＰＣＢ等の有機基板が好ましいが、ＬＴＣＣ等のセラミック基板であってもよい。また回路基板２は単層基板、多層基板のいずれでもよく、部品内蔵基板であってもよい。

配線層２Ｂの配線パターンやランド間接続パターンはソルダーレジスト層２Ｃに覆われて電気的および機械的に保護されている。ソルダーレジスト層２Ｃは、部品の実装時にハンダ（ソルダー）が不必要な部分へ付着することを防止すると共に、ほこりや熱、湿気などから配線パターンを保護し、電気絶縁性を維持する保護膜の役割を果たすものである。 ソルダーレジスト材料としてはＰＣＢやパッケージ基板で使用されるものを適時選択すればよく、ドライフィルムやペーストタイプの材料をラミネート、スプレー、印刷などの公知のプロセスで適時構成すればよい。

配線層２Ｂには複数のランド７が設けられており、チップ部品３の端子電極５はハンダ１０を介して対応するランド７に接続されている。ランド７の上方にはソルダーレジスト層２Ｃが選択的に除去されてなる開口部が設けられ、この開口部内のハンダ１０を介して端子電極５とランド７とが電気的且つ機械的に接続される。ハンダ付けは鉛フリーのハンダペーストを用いたリフロー工程により行われる。狭隣接実装を実現するため、ハンダのフィレット寸法（ハンダ付け後の部品端子側のハンダ突き出し量）はできるだけ小さいことが好ましい。

詳細は後述するが、チップ部品３はソルダーレジスト層２Ｃの上面に搭載され、チップ部品３の端子電極５の底面とランド７の上面との間には隙間Ｄが形成される。隙間Ｄは、端子電極５とランド７との間に介在しているソルダーレジスト層２Ｃの厚さと等しいかそれよりもわずかに広い。リフロー後にはハンダの表面張力でチップ部品が持ち上がることがあり、この場合の隙間Ｄはソルダーレジスト層２Ｃの厚さよりも少し広くなるからである。

モールド材４は例えばフィラーを含有するエポキシ樹脂である。モールド材４の形成方法はトランスファー、コンプレッション、印刷、ラミネート、注型のいずれであってもよい。その中でも、材料コストが安く低タクトタイムでモールド可能なタブレット状樹脂を用いたトランフファーモールド、あるいは顆粒状樹脂を用いたコンプレッションモールドが有効である。モジュールのセルフシールド構造への要求に応えるため、モールド材４の表面が導電膜１２でコーティングされていてもよい。導電膜１２はメッキや導電性ペーストにより形成することができる。

図３は、チップ部品３の高密度実装レイアウトのバリエーションを示す略平面図である。

図３（ａ）は、隣接するチップ部品３のサイズ及び向きが同一である場合を示している。また、図３（ｂ）は、隣接するチップ部品３のサイズは異なるが、その向きが同一である場合を示している。図３（ｃ）は、隣接するチップ部品３のサイズが同一であるが、その向きが直交する場合を示している。また、図３（ｄ）は、隣接するチップ部品３のサイズが異なるが、その向きが直交する場合を示している。図３ではチップ部品のみを示し、ランドは省略されているが、ランド間の接続レイアウトは特に限定されない。すなわち、隣接するチップ部品３は配線パターンを介して電気的に接続されていてもよく、絶縁されていてもよい。このようにチップ部品３のレイアウトはさまざまであるが、いずれもチップ部品３が狭隣接実装されているので、モールド材４の熱膨張時に大きな応力が生じやすい。しかし、本実施形態によるチップ部品の実装構造を採用した場合には、そのような応力の発生による種々の不具合を解消することが可能となる。

図４（ａ）〜（ｃ）は、チップ部品３の端子電極構造のバリエーションを示す略斜視図である。

図４（ａ）〜（ｃ）に示すように、チップ部品３の外形は直方体であり、上面３ａ、底面３ｂ、直方体の長手方向（Ｘ方向）と直交する２つの側面（端面）３ｃ，３ｄ、直方体の長手方向と平行な他の２つの側面３ｅ，３ｆを有している。チップ部品３は２端子構造の表面実装部品であり、その長手方向の両端部に端子電極５Ａ，５Ｂがそれぞれ設けられている。たとえば、２端子構造のチップ部品３としては、例えばチップ抵抗、インダクタ、キャパシタ、サーミスタ等の受動部品を挙げることができる。

図４（ａ）に示すチップ部品３の端子電極５Ａ，５Ｂは５面電極構造であり、チップの上面３ａ、底面３ｂ、および３つの側面３ｃ（又は３ｄ），３ｅ，３ｆに電極面６ａ〜６ｅをそれぞれ有している。また図４（ｂ）に示すチップ部品３の端子電極５Ａ，５Ｂは３面電極構造（コの字電極構造）であり、上面３ａ、底面３ｂ、および１つの側面３ｃ（又は３ｄ）に電極面６ａ〜６ｃをそれぞれ有している。さらに図４（ｃ）に示すチップ部品３の端子電極５Ａ，５Ｂはいわゆる２面電極構造（Ｌ字電極構造）であり、底面３ｂ、および１つの側面３ｃ（又は３ｄ）に電極面６ｂ，６ｃをそれぞれ有している。特に限定されないが、端子電極５Ａ，５Ｂは、銀や銅を主体とする導電ペーストを部品本体の両端部に塗布し、８００℃程度で焼付け処理することにより形成することができる。この場合、電極は５Ａ，５ＢはＲ付きの丸みを帯びた形状となる。例えばスパッタで電極を形成する場合はＲが少なくチップ素体に沿った電極形状となる。

これらのチップ部品３はいずれも、長手方向と直交する平面から見て略左右対称な形状、あるいは、チップ部品３の上面及び底面の中心を貫く中心軸を基準にして回転対称（２回対称）な形状を有し、端子電極５Ａと端子電極５Ｂの形状は略同一である。

図４（ａ）〜（ｃ）に示したチップ部品３は回路基板２上にリフロー実装され、端子電極５Ａ，５Ｂは回路基板２上のランドにハンダ付けされる。以下、チップ部品３の実装領域のランドパターンについて詳細に説明する。

図５は、回路基板２上のランドパターンレイアウトを示す略平面図であり、特に、図４（ａ）に示した５面電極構造のチップ部品３の実装領域のパターンレイアウトである。このうち、図５（ａ）はランドを単独で示すものであり、図５（ｂ）はランドとレジストパターンとを重ねて示すものであり、図５（ｃ）はレジストパターンの一部（オーバーラップ部分）を抜き出して示したものである。

図５（ａ）に示すように、回路基板２の主面にはチップ部品３の一対の端子電極５Ａ，５Ｂに対応する一対のランド７Ａ，７Ｂが設けられている。ランド７Ａ，７Ｂは矩形パターンであり、端子電極５Ａ，５Ｂよりも平面視にて広い面積を有している。

図５（ｂ）に示すように、ランド７Ａ，７Ｂの上層にはソルダーレジスト層２Ｃを構成するレジストパターン８Ａ，８Ｂが形成されており、レジストパターン８Ａ，８Ｂはランドの有効面積を制限している。レジストパターン８Ａは、平面視にてランド７Ａの外側寄りを部分的に覆っており、レジストパターン８Ｂは、平面視にてランド７Ｂの外側寄りを部分的に覆っている。ここで、ランドの"外側"及び"内側"は、チップ部品の実装位置を基準にして定められ、チップ部品の長手方向（Ｘ方向）に対しては、チップ部品の両側面３ｃ，３ｄに向かう方向が外側、チップ部品の長手方向中央部に向かう方向が内側である。また、チップ部品の幅方向（Ｙ方向）に対しては、チップ部品の両側面３ｅ，３ｆに向かう方向が外側、チップ部品の幅方向中央部に向かう方向が内側である。

一方、ランド７Ａ，７Ｂの内側寄りはレジストパターン８Ａ，８Ｂに覆われることなく露出している。チップ部品３の端子電極５Ａ，５Ｂはランド７Ａ，７Ｂの露出面にそれぞれハンダ付けされる。

レジストパターン８Ａ，８Ｂは、チップ部品３の底面電極６ｂと平面視にて重なるオーバーラップ部分９を有している。図５（ｃ）はオーバーラップ部分９を抜き出したものであり、オーバーラップ部分９は、ランド７Ａの外側の３辺に沿って一定幅で設けられたコの字状のパターンである。すなわち、ランド７Ａの外側の長辺に沿って設けられた第１のマスクパターン９ａと、２つの短辺に沿ってそれぞれ設けられた第２及び第３のマスクパターン９ｂ，９ｃとの組み合わせからなる。第１〜第３のマスクパターン９ａ〜９ｃは帯状であることが好ましいが、厳密に帯状である必要はない。第１〜第３のマスクパターン９ａ〜９ｃの幅は同じであってもよく、異なっていてもよい。レジストパターン８Ｂの構成もレジストパターン８Ａと同様である。

上記のように、ランド７Ａ，７Ｂの外周部がソルダーレジストで選択的にオーバーコートされ、チップ部品３の底面電極６ｂがソルダーレジスト上に置かれることにより、チップ部品３の底面と回路基板２との間のクリアランス（スタンドオフ）の高さＨ（図２参照）が十分に確保される。モールド材４のフィラーの大きさにもよるが、スタンドオフＨは１０〜７０μｍが好ましく、２５〜７０μｍがさらに好ましい。

図６（ａ）及び（ｂ）は、チップ部品３を実装した状態であって、図６（ａ）は図５のＸ−Ｘ'線に沿った側面断面図、図６（ｂ）は図５のＹ−Ｙ'線に沿った側面断面図である。さらに、図７は、図６（ａ）のＰ部（ハンダ接合部）の拡大図である。

図６（ａ）に示すように、レジストパターン８Ａ，８Ｂの端部はランド７の外側から内側に向かって延びてランド７をオーバーコートしており、チップ部品３の端子電極５Ａ，５Ｂと平面視にて重なるオーバーラップ部分９を有している。レジストパターン８Ａ，８Ｂの端部は、底面電極６ｂとランド７との間に介在しており、巨視的には底面電極６ｂと接触している。

チップ部品３はランド７Ａ，７Ｂ上に搭載され、端子電極５Ａ，５Ｂは第２のハンダ部分１０ｂを介してランド７Ａ，７Ｂにそれぞれ接続される。ランド７Ａ，７Ｂに供給するクリームハンダは、溶融後の体積がレジストパターン８Ａ，８Ｂで高さを規制された空間よりも過剰な量を供給することが好ましい。これによりスタンドオフＨはランド７Ａ，７Ｂ及びレジストパターン８Ａ，８Ｂの合計の厚みを常に確保でき、モールド材４の一部４ａはチップ下のクリアランスの内部に確実に充填される。

図７に示すように、モールド材４の一部は、第１のハンダ部分１０ａとレジストパターン８Ａの上面との間の隙間（第１の隙間）Ｄ１に充填されており、第１のはんだ部分１０ａと平面視にて重なる部分を有している。第１のはんだ部分１０ａの最も外側の端面から回路基板に向かって垂直な仮想線Ｌ１を下したときに、モールド材４の一部は、レジストパターン８Ａと共に仮想線Ｌ１よりもランド７の内側に入り込んでいる。モールド材４の一部はさらに奥に入り込んでいることが好ましい。すなわち、モールド材４の一部はレジストパターン８Ａの上面とチップ部品３の底面電極６ｂとの間の隙間（第２の隙間）Ｄ２にも充填され、これによりモールド材４はチップ部品３の底面電極６ｂと平面視にて重なる部分を有していることが好ましい。チップ部品３の側面電極６ｃから回路基板に向かって垂直な仮想線Ｌ２を降ろしたときに、モールド材４の一部は、レジストパターン８Ａと共に仮想線Ｌ２よりもランド７の内側に入り込んでいる。チップ部品の特に側面電極にＲが付いている場合は、その電極の最も外側（部品の最大外形となる端部）から仮想線Ｌ２を下ろすとする。

チップ部品の底面電極６ｂおよび側面電極６ｃにはハンダが濡れて接合されるが、ソルダーレジスト８Ａの表面はハンダ１０の濡れが悪いため、少量のハンダが付着した状態となるか、あるいはまったく付着しない。またソルダーレジスト８Ａが仮想線Ｌ２やＬ１より内側に延設されているため、ハンダがレジストに付着しないことで形成される隙間Ｄ１およびＤ２にモールド材が充填する。

これにより、端子電極６とランド７とをつなぐハンダのうち、側面電極６ｃに付着する第１のハンダ部分１０ａと底面電極６ｂに付着する第２のハンダ部分１０ｂとが実質的に分断され、側面電極６ｃに付着する第１のハンダ部分１０ａがフィレットレスとなる。レジストパターン８Ｂも同様である。

図６（ｂ）に示すように、第１のハンダ部分１０ａはチップ部品３の側面３ｅ，３ｆにそれぞれ形成された側面電極６ｄ，６ｅにも付着するが、側面電極６ｃと同様に、第１のハンダ部分１０ａと第２のハンダ部分１０ｂはレジストパターンのオーバーラップ部分９によって略分断される。

図８は、図４（ｂ），（ｃ）に示したチップ部品３の実装位置のパターンレイアウトである。

図８に示すように、レジストパターン８Ａは、ランド７Ａの外側の一辺に沿って一定幅で重なるように設けられており、ランド７Ａの外周部を選択的に覆っている。すなわち、レジストパターン８Ａは、ランド７の外側の長辺に沿って設けられた第１のマスクパターン９ａのみからなる。レジストパターン８Ｂもまた同様である。

以上説明したように、本実施形態によるチップ部品３の実装構造は、レジストパターン８Ａ，８Ｂがランド７Ａ，７Ｂの外側部分をそれぞれオーバーコートしており、このレジストパターン８Ａ，８Ｂの一部は、ランド上に実装されたチップ部品３の端部（底面電極６ｂ）と平面視にて重なるオーバーラップ部分９を有しており、ハンダ１０は、側面電極６ｃ，６ｄ，６ｅに付着する第１のハンダ部分１０ａと、底面電極６ｂとランド７の露出部分との間に位置する第２のハンダ部分１０ｂとを有し、モールド材４の一部は、オーバーラップ部分９と側面電極６ｃに濡れ上がったハンダ及び底面電極６ｂとの間の隙間に充填されている。したがって、チップ下のクリアランスとして、ランド７とレジストパターン８の合計の厚さ以上を常に確保することができ、これによりフラックス洗浄プロセスを簡略化した工程で完全に除去することができ、モールド材（特に安価であるトランスファーモールドやコンプレッションモールド）のチップ下への充填（アンダーフィル）を確実に行うことができる。

また、チップ下のクリアランスが確保しやすいので、モールド材のフィラーをより細かいものにカットする必要がなくなり、材料の低コスト化につながる。また、チップ下の狭いクリアランス内にモールド材を充填するために高い圧力をかける必要が無くなるので、低圧成型が可能となり、ストレスに弱い部品をモールドしても不具合が発生しにくくなる。したがって、より低コストで信頼性試験や客先実装リフロー耐性において、より品質レベルの高いモジュールを提供することができる。

また、本実施形態においては、側面電極側に位置する第１のハンダ部分と底面電極側に位置する第２のハンダ部分とがソルダーレジストによって分断されているので、側面電極側から底面電極側へハンダが移動しにくく、ハンダ溶融流動による部品の浮きあがり応力やモールド材とソルダーレジストの剥離応力を抑制できる。またモールド材の膨張により、ソルダーレジストがランドを押し付けるように働き、ソルダーレジストとランドの剥離を防ぐため発生応力に対して充分な密着強度を維持できる。したがって、より信頼性の高いモジュールを提供することができる。

また、本実施形態によれば、ハンダがフィレットレスとなるため、モールド材と基板面（ソルダーレジスト）との密着範囲を増やすことができ、リフロー時の応力に対する限界値を向上させることができ、より狭いピッチでチップ部品を実装することができる。また、狭隣接実装により、同じ機能のモジュールをより小さな実装面積で実現することができる。このような効果は、スマートフォンのように大容量バッテリーの必要性などからメインボードの面積を十分に取れなくなっている携帯機器に対して非常に有効である。また、同じ大きさの基板から取れる製品数を増やすことができるため、低コスト化にも寄与することもできる。

また、モールドしない構造は、「基板材＋レジスト材」のような２層構造となるが、本実施形態のようなモールド構造は、「基板材＋レジスト材＋モールド材」、あるいは「基板材＋配線パターン＋レジスト材＋モールド材」となり、３〜４層構造となる。この場合、すべての層間で不良が出る可能性があり、不良確率が高くなる。その対策として、リフローにて溶融しないハンダを使用する、ハンダ以外の接合材料を用いる、これらの層を全ての同等物性とすることが考えられるが、物質規制、コスト、実装歩留、接続信頼性や、取り得る物性範囲を考慮すると実際には非常に困難である。よって、本発明のように構造面から応力の低減や密着力を向上させることは非常に効果的である。

また、シールド構造を採用する場合にはモールド材から水分が抜けにくく、リフロー時の加熱により水分も気化膨張し、モールド材の熱膨張による応力がさらに増大して剥離や凝集破壊が生じ、ハンダフラッシュの問題が顕著となる。しかし、本実施形態によれば、同じ部品間距離でも部品間におけるモールド材と基板材（レジスト）の密着強度（距離）がより確保でき、上記問題を大幅に低減することができる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記実施形態においては、２端子構造の表面実装型チップ部品を挙げたが、本発明は２端子構造のチップ部品に限定されるものではなく、図９に示す４端子構造やアレイ端子構造など、ハンダのサイドフィレットを作る電極構造をもつ種々のチップ部品に適用することも可能である。ただし、２端子構造のチップ部品はアレイ端子構造や４端子構造のチップ部品に比べて実装される個数が非常に多く、またチップサイズも小さいことから、狭隣接実装が強く求められており、２端子構造のチップ部品のほうが本発明の効果が大きいと言える。

（実施例１）
有機基板材料（ＰＣＢ）としてパナソニック株式会社のR-1515B（厚さt=0.2mm）を用い、サブトラクティブ法を用いてパターニングを行い、ランドを含む配線層を形成した。次に、ソルダーレジストとして太陽インキ製造株式会社のPFR^(r)-800 AUS^(r)410を用い、ラミネート、露光、現像、ポストキュアし、ランドの表面をCu-OSP（Organic Solderability Preservative）（四国化成工業）処理した。ここで、ランド及びレジストパターンは図５のようにしたもの（実施例構造）と、ランドの全面を露出させたもの（従来構造）とをそれぞれ作製した。

次に、上記基板材料に千住金属工業株式会社のＳｎ／Ａｇ／Ｃｕ系ハンダであるM705クリームハンダを印刷し、０６０３〜２５２０サイズのチップ部品をマウンターにて実装後、最高２６０℃のリフロー処理にてチップ部品を基板に接合した。その後、チップ部品の実装状態を拡大顕微鏡にて観察した。また、チップ部品の断面研磨を行ってその断面状態を観察した。

その結果、実施例構造のチップ部品では、ハンダがフィレットレスとなり、同じ部品間距離でもモールド材と基板との密着範囲が広くなることが分かった。一方、従来構造（比較例）のチップ部品では、ハンダがフィレットを有していることが分かった。ハンダがフィレットを有する場合、モールド材の熱膨張によって押されるハンダ量が多く、モールド材の剥離や部品浮きが発生しやすいが、フィレットレスであれば、モールド材の熱膨張によって押されるハンダ量が少ないので、モールド材の剥離や部品浮きが発生せず、ハンダフラッシュも発生を抑制できる。

続いて、断面研磨後のチップ下のクリアランスを工具顕微鏡にて測定した。その結果を図１０に示す。

図１０から明らかなように、１００５サイズ以上のチップ部品においては、実施例及び比較例ともに３０μｍ以上のスタンドオフを確保できたが、０６０３サイズの微小チップ部品では、実施例のみが３０μｍ以上のスタンドオフとなり、比較例では３０μｍ未満のスタンドオフとなることが分かった。

（実施例２）
次に、０６０３〜３２１６サイズのチップ部品に対して、コンプレッションモールド法によるモールド処理を行い、所定の硬化条件にてポストキュアを行った。モールド材はパナソニック株式会社のCV8710TAC（フィラー30μｍカット、平均６μｍ）を用い、メーカー推奨条件（成型圧力5MPa）にて成型を行った。さらに成形品の断面研磨を行ってその断面状態を観察した。その結果を表１に示す。

表１に示すように、実施例の場合には３０μｍ以上のスタンドオフが確保されているので、フラックス残渣がなく、かつモールド材がチップ下のクリアランスに完全に充填されることが分かった。これに対し、比較例の場合には、１０１５サイズ以下において不良が発生し、チップサイズが小さくなるほど不良の発生数が増加することが分かった。

（実施例３）
０６０３〜３２１６サイズのチップ部品の部品間距離をそれぞれ１５０μｍ、２００μｍ、及び２５０μｍのいずれかとして複数配置し、リフロー実装し、モールドした後、ダイシングにより１０×１０ｍｍサイズに個片化し、モジュール製品のサンプルを完成させた。材料や工程条件は上記の通りである。次に、サンプルをIPC/JEDEC J-STD-020D.1に規定されるMSL-2aの吸湿条件下に置き、最高２６０℃のリフロー炉を３回通炉させた後、断面観察にて実装の不具合の有無を確認した。その結果を表２〜表４に示す。

表２において、ｎはモジュール内のチップ数を示している。チップサイズ毎にｎ数が異なるのは、チップサイズが大きいほど一定面積に搭載できる数が少ないためである。表３の「部品間直列」とは図３（ａ）又は（ｂ）のレイアウトを意味し、表４の「部品間９０度」とは図３（ｃ）又は（ｄ）のレイアウトを意味する。例えば、「部品間直列（１５０μm）、０６０３−１００５」とは、０６０３サイズのチップ部品と１００５サイズのチップ部品の端子どうしが向き合い且つ部品間距離が１５０μｍとなるように、１０×１０ｍｍの基板に搭載され、このモジュールの一つがｎの単位となることを意味する。

表３及び表４の「ＯＫ」及び「ＮＧ」は次のように評価したものである。すなわち、１つのモジュール内には複数のチップ部品間が存在しているが、その中に１組でも不良がある場合、モジュール全体としても不良となることから「ＮＧ」とし、不良がまったくないものを「ＯＫ」としている。

表２〜４から明らかなように、実施例によるチップ部品の実装構造では、吸水リフロー後のモールド材の剥離、凝集破壊が改善されることが確認できた。また、比較例によるチップ部品の実装構造では、部品間距離が小さくなるほど不良確率が高くなることが確認できた。

また、上記モールド信頼性試験では、チップサイズが大きくなるほど不具合が多く発生する傾向がみられた。チップサイズが大きい場合に不具合が発生する理由は、チップサイズが小さい場合とは別の要因である。１００５サイズ以下のチップ部品は洗浄不足や充填不足に起因して不良が発生するが、これに対して１６０８サイズ以上のチップ部品はその外形に起因して不良が発生する。大きい部品ほど実装ハンダ量が多く、溶融による「体積膨張応力・ハンダ流動」の影響を強く受けるからである。また比較的広い部品面積に対してモールド樹脂を密着させているため、部材の熱膨張差によるせん断（引き剥がし）応力の影響を強く受ける。本発明によれば、これら大小部品の異なる要因によって発生する不具合を、１つの構造体で解決でき、優れた効果を発揮するものである。

１ モジュール製品
２ 回路基板
２Ａ 基材
２Ｂ 配線層
２Ｃ ソルダーレジスト層
３ チップ部品
３ａ 上面
３ｂ 底面
３ｃ，３ｄ，３ｅ，３ｆ 側面
４ モールド材
５，５Ａ，５Ｂ 端子電極
６ 端子電極
６ｂ 底面電極
６ｃ，６ｄ，６ｅ 側面電極
７，７Ａ，７Ｂ ランド
８，８Ａ，８Ｂ レジストパターン
９ オーバーラップ部分
９ａ，９ｂ，９ｃ マスクパターン
１０ ハンダ
１０ａ 第１のハンダ部分
１０ｂ 第２のハンダ部分
１２ 導電膜

Claims (8)

1. 回路基板と、
   前記回路基板上に表面実装された複数のチップ部品と、
   前記複数のチップ部品と前記回路基板とを電気的に接続するハンダと、
   前記複数のチップ部品を封止するモールド材とを備え、
   前記回路基板は、
   複数のランドを含む配線層と、
   前記配線層を選択的に覆うソルダーレジスト層とを備え、
   前記ソルダーレジスト層は、前記ランドを部分的に覆うレジストパターンを含み、
   前記チップ部品は、
   前記回路基板の表面と平行方向に形成される底面電極と、前記回路基板の表面に対して垂直方向に形成される側面電極とを有し、
   前記ハンダは、前記底面電極及び前記側面電極と前記ランドの露出部分とを電気的に接続しており、
   前記レジストパターンは、前記底面電極と平面視にて重なるオーバーラップ部分を有し、
   前記ハンダは、前記側面電極に付着する第１のハンダ部分と、前記底面電極と前記ランドの前記露出部分との間に位置する第２のハンダ部分とを有し、
   前記モールド材の一部は、少なくとも前記オーバーラップ部分と前記第１のハンダ部分との間の第１の隙間に充填されていることを特徴とするチップ部品の実装構造。
2. 前記モールド材の一部は、前記オーバーラップ部分と前記底面電極との間の第２の隙間にさらに充填されている、請求項１に記載のチップ部品の実装構造。
3. 前記モールド材の一部は、前記チップ部品と前記回路基板との間の第３の隙間にさらに充填されている、請求項１又は２に記載のチップ部品の実装構造。
4. 前記モールド材の表面を覆う導電膜をさらに備える、請求項１乃至３のいずれか一項に記載のチップ部品の実装構造。
5. 前記側面電極は、
   前記チップ部品の第１の側面に形成された第１の側面電極を含み、
   前記オーバーラップ部分は、前記第１の側面電極に対応する前記ランドの第１の辺に沿った第１のマスクパターンを含む、請求項１乃至４のいずれか一項に記載のチップ部品の実装構造。
6. 前記側面電極は、
   前記チップ部品の前記第１の側面と直交する第２及び第３の側面にそれぞれ形成された第２及び第３の側面電極をさらに含み、
   前記オーバーラップ部分は、前記第２の側面電極に対応する前記ランドの第２の辺に沿った第２のマスクパターンと、前記第３の側面電極に対応する前記ランドの第３の辺に沿った第３のマスクパターンとをさらに含む、請求項５に記載のチップ部品の実装構造。
7. 前記オーバーラップ部分と前記底面電極との間の前記第２の隙間には、前記底面電極に付着しながら前記第１のハンダ部分から連続する前記第２のハンダ部分の一部が介在している、請求項１乃至６のいずれか一項に記載のチップ部品の実装構造。
8. 請求項１乃至７のいずれか一項に記載の実装構造を有することを特徴とするモジュール製品。