JP5745702B2 - 複数のセグメントラインを含むディスプレイを駆動する方法および回路 - Google Patents

Description

本開示は、干渉変調器などの電気機械システムを駆動するための方法およびシステムに関する。

電気機械システム(EMS)は、電気的および機械的要素と、アクチュエータと、トランスデューサと、センサーと、(ミラーおよび光学膜層などの)光学的構成要素と、電子回路とを有するデバイスを含む。電気機械システムは、限定はしないが、マイクロスケールおよびナノスケールを含む、様々なスケールで製造され得る。たとえば、マイクロ電気機械システム(MEMS:microelectromechanical system)デバイスは、約1ミクロンから数百ミクロン以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム(NEMS:nanoelectromechanical system)デバイスは、たとえば、数百ナノメートルよりも小さいサイズを含む、1ミクロンよりも小さいサイズを有する構造を含むことができる。電気および電気機械デバイスを形成するために、堆積、エッチング、リソグラフィを使用して、ならびに/あるいは、基板および/または堆積された材料層の部分をエッチング除去するかまたは層を追加する、他の微細加工プロセスを使用して、電気機械要素が作成され得る。

1つのタイプの電気機械システムデバイスは干渉変調器(IMOD:interferometric modulator)と呼ばれる。本明細書で使用する干渉変調器または干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および/または反射するデバイスを指す。いくつかの実施態様では、干渉変調器は伝導性プレートのペアを含み得、そのペアの一方または両方は、全体的にまたは部分的に、透明でおよび/または反射性であり、適切な電気信号の印加時の相対運動が可能であり得る。一実施態様では、一方のプレートは、基板上に堆積された固定層を含み得、他方のプレートは、エアギャップによって固定層から分離された反射膜を含み得る。別のプレートに対するあるプレートの位置は、干渉変調器に入射する光の光学干渉を変化させることがある。干渉変調器デバイスは、広範囲の適用例を有しており、特にディスプレイ能力がある製品の場合、既存の製品を改善し、新しい製品を作成する際に使用されることが予期される。

本開示のシステム、方法およびデバイスは、それぞれいくつかの発明的態様を有し、それらのうちの単一の態様だけが、本明細書で開示する望ましい属性に関与するとは限らない。

本開示で説明する主題の1つの発明的態様は、複数のセグメントラインを含むディスプレイを駆動する方法において実施され得る。方法は、少なくとも1つのインダクタを通してセグメントライン間で電荷を移動するステップを含み得る。

いくつかの態様によれば、複数のセグメントラインを含むディスプレイを駆動するための回路が開示される。回路は、電源と、第1のセグメントラインと、第2のセグメントラインとを含む。回路は、少なくとも1つのインダクタと、第1のセグメントラインを電源および少なくとも1つのインダクタの一方に選択的に接続するように構成された第1のスイッチング回路と、第2のセグメントラインを電源および少なくとも1つのインダクタの一方に選択的に接続するように構成された第2のスイッチング回路とをさらに含む。

いくつかの態様によれば、複数のセグメントラインを含むディスプレイを駆動するための回路が開示される。回路は、複数のセグメントラインに選択的に結合される電源と、少なくとも1つのインダクタを通してセグメントライン間で電荷を移動するための手段とを含む。

いくつかの態様によれば、複数のセグメントラインを含むディスプレイを駆動するように構成されたプログラムに対するデータを処理するためのコンピュータプログラム製品が開示される。コンピュータプログラム製品は、少なくとも1つのインダクタを通してセグメントライン間で電荷を移動することをコンピュータに行わせるためのコードを記憶した非一時的コンピュータ可読媒体を含む。

本明細書で説明する主題の1つまたは複数の実施態様の詳細を、添付の図面および以下の説明において示す。他の特徴、態様、および利点は、明細書、図面、および特許請求の範囲から明らかとなろう。以下の図の相対寸法は一定の縮尺で描かれていないことがあることに留意されたい。

干渉変調器(IMOD)ディスプレイデバイスの一連のピクセル中の2つの隣接ピクセルを示す等角図の一例である。 3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例である。 図1の干渉変調器についての可動反射層位置対印加電圧を示す図の一例である。 様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例である。 図2の3×3干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例である。 図5Aに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例である。 図1の干渉変調器ディスプレイの部分断面図の一例である。 干渉変調器の異なる実施態様の断面図の一例である。 干渉変調器の異なる実施態様の断面図の一例である。 干渉変調器の異なる実施態様の断面図の一例である。 干渉変調器の異なる実施態様の断面図の一例である。 干渉変調器のための製造プロセスを示す流れ図の一例である。 干渉変調器を製作する方法におけるある段階の断面概略図の一例である。 干渉変調器を製作する方法におけるある段階の断面概略図の一例である。 干渉変調器を製作する方法におけるある段階の断面概略図の一例である。 干渉変調器を製作する方法におけるある段階の断面概略図の一例である。 干渉変調器を製作する方法におけるある段階の断面概略図の一例である。 いくつかの実施態様によるディスプレイデバイスを駆動するための回路を示す図である。 いくつかの実施態様による、図9の回路のスイッチS1〜S18の動作に対するタイミング図である。 いくつかの実施態様による、図9の駆動回路の動作の異なる段階における各セグメントラインに対する接続の簡略図である。 いくつかの実施態様による、各セグメントラインの電圧とインダクタを通る電流とを示すグラフである。 いくつかの実施態様による、図9の駆動回路の動作の異なる段階における各セグメントラインに対する接続の簡略図である。 いくつかの実施態様によるディスプレイデバイスを駆動するための回路を示す図である。 いくつかの実施態様による、図12の駆動回路の動作の異なる段階における各セグメントラインに対する接続の簡略図である。 いくつかの実施態様によるディスプレイを駆動する方法のフローチャートである。 いくつかの実施態様によるコンピュータプログラム製品のブロック図である。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の一例である。 複数の干渉変調器を含むディスプレイデバイスを示すシステムブロック図の一例である。

様々な図面中の同様の参照番号および名称は、同様の要素を示す。

以下の説明は、本開示の発明的態様について説明する目的で、いくつかの実施態様を対象とする。ただし、本明細書の教示が多数の異なる方法で適用されてもよいことを、当業者は容易に認識されよう。説明する実施態様は、動いていようと(たとえば、ビデオ)、静止していようと(たとえば、静止画像)、およびテキストであろうと、グラフィックであろうと、絵であろうと、画像を表示するように構成され得る任意のデバイスまたはシステムにおいて実施され得る。より詳細には、説明する実施態様は、限定はしないが、携帯電話、マルチメディアインターネット対応セルラー電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Bluetooth(登録商標)デバイス、携帯情報端末(PDA)、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス(すなわち、電子リーダー)、コンピュータモニタ、自動車ディスプレイ(オドメータおよびスピードメータディスプレイなどを含む)、コックピットコントロールおよび/またはディスプレイ、カメラビューディスプレイ(車両における後部ビューカメラのディスプレイなど)、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造物、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、パーキングメータ、(電気機械システム(EMS)、マイクロ電気機械システム(MEMS)および非MEMS適用例などにおける)パッケージング、審美構造物(たとえば、1つの宝飾品上の画像のディスプレイ)、ならびに様々なEMSデバイスなど、様々な電子デバイス中に含まれるかまたはそれらに関連付けられ得ると考えられる。また、本明細書の教示は、限定はしないが、電子スイッチングデバイス、無線周波フィルタ、センサー、加速度計、ジャイロスコープ、動き感知デバイス、磁力計、コンシューマーエレクトロニクスのための慣
性構成要素、コンシューマーエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセスおよび電子テスト機器など、非ディスプレイ適用例において使用され得る。したがって、本教示は、単に図に示す実施態様に限定されるものではなく、代わりに、当業者に直ちに明らかになるであろう広い適用性を有する。

いくつかの実施態様によれば、スイッチング回路が、干渉変調器構成要素を正電圧VS+、負電圧VS-、第1のスイッチングレール、および第2のスイッチングレールに選択的に接続するために設けられる。第1および第2のスイッチングレールの各々が、スイッチを介してインダクタに接続される。駆動電圧の極性が、干渉変調器構成要素内の電荷の蓄積を低減するために切り替えられる。極性が切り替えられると、干渉変調器構成要素は、関連するスイッチを閉じることによってスイッチングレールを通してインダクタに接続される。したがって、構成要素は、スイッチングレールと接続されたインダクタとを通して放電される。反対の極性に切り替えられている構成要素もまた、それがインダクタを通して充電されるように、第2のスイッチングレールを通してインダクタに接続される。このプロセスによって、1つのセグメントの放電される電圧が、別のセグメントの電圧を充電するために使用され得、したがって、システム内の電力消費量が低減される。

いくつかの実施態様によれば、各スイッチングレールは、個別のインダクタに接続され得、それにより回路内に少なくとも2つのインダクタが存在する。2つのインダクタを有する回路では、正電圧から負電圧に切り替えられる構成要素の数は、負電圧から正電圧に切り替えられる構成要素の数に等しくないことがある。各インダクタを通る充電電流は、極性切替を受ける任意の数の構成要素を充電するために使用され得る。このプロセスによって、任意の数の第1の構成要素の放電された電圧が、任意の数の第2の構成要素を充電するために使用され得、それにより、システム内の電力消費量が低減される。

本開示で説明する主題の特定の実施態様は、以下の潜在的な利点のうちの1つまたは複数を実現するために実施され得る。ディスプレイデバイスの駆動において消費されるエネルギー量は、システム内でエネルギーを再使用することによって低減され得る。エネルギー消費はまた、極性スイッチング動作が非対称であるときでも低減され得る。消費されるエネルギーは、従来技術のセグメントスイッチング動作を上回って、最大で75%まで低減され得る。

説明する実施態様が適用され得る好適なEMSまたはMEMSデバイスの一例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用してそれに入射する光を選択的に吸収および/または反射するために干渉変調器(IMOD)を組み込むことができる。IMODは、吸収体、吸収体に対して可動である反射体、ならびに吸収体と反射体との間に画定された光共振キャビティを含むことができる。反射体は、2つ以上の異なる位置に移動され得、これは、光共振キャビティのサイズを変化させ、それにより干渉変調器の反射率に影響を及ぼすことがある。IMODの反射スペクトルは、かなり広いスペクトルバンドをもたらすことができ、そのスペクトルバンドは、異なる色を生成するために可視波長にわたってシフトされ得る。スペクトルバンドの位置は、光共振キャビティの厚さを変更することによって調節され得る。光共振キャビティを変更する1つの方法は、反射体の位置を変更することによるものである。

図1は、干渉変調器(IMOD)ディスプレイデバイスの一連のピクセル中の2つの隣接ピクセルを示す等角図の一例を示す。IMODディスプレイデバイスは、1つまたは複数の干渉MEMSディスプレイ要素を含む。これらのデバイスでは、MEMSディスプレイ要素のピクセルが、明状態または暗状態のいずれかにあることがある。明(「緩和」、「開」または「オン」)状態では、ディスプレイ要素は、たとえば、ユーザに、入射可視光の大部分を反射する。逆に、暗(「作動」、「閉」または「オフ」)状態では、ディスプレイ要素は入射可視光をほとんど反射しない。いくつかの実施態様では、オン状態の光反射特性とオフ状態の光反射特性は逆にされ得る。MEMSピクセルは、黒および白に加えて、主に、カラーディスプレイを可能にする特定の波長において、反射するように構成され得る。

IMODディスプレイデバイスは、IMODの行/列アレイを含むことができる。各IMODは、(光ギャップまたはキャビティとも呼ばれる)エアギャップを形成するように互いから可変で制御可能な距離をおいて配置された反射層のペア、すなわち、可動反射層と固定部分反射層とを含むことができる。可動反射層は、少なくとも2つの位置の間で移動され得る。第1の位置、すなわち、緩和位置では、可動反射層は、固定部分反射層から比較的大きい距離をおいて配置され得る。第2の位置、すなわち、作動位置では、可動反射層は、部分反射層により近接して配置され得る。それら2つの層から反射する入射光は、可動反射層の位置に応じて、強め合うようにまたは弱め合うように干渉し、各ピクセルについて全反射状態または無反射状態のいずれかを引き起こすことがある。いくつかの実施態様では、IMODは、非作動時に反射状態にあってよく、可視スペクトル内の光を反射し、また、非作動時に暗状態にあってよく、可視範囲内の光を吸収および/または弱め合うように干渉する。ただし、いくつかの他の実施態様では、IMODは、作動していないときに暗状態にあり、作動しているときに反射状態にあり得る。いくつかの実施態様では、印加電圧の導入が、状態を変更するようにピクセルを駆動することができる。いくつかの他の実施態様では、印加電荷が、状態を変更するようにピクセルを駆動することができる。

図1中のピクセルアレイの図示の部分は、2つの隣接する干渉変調器12を含む。(図示のような)左側のIMOD12では、可動反射層14が、部分反射層を含む光学スタック16からの所定の距離における緩和位置に示されている。左側のIMOD12の両端間に印加された電圧V₀は、可動反射層14の作動を引き起こすには不十分である。右側のIMOD12では、可動反射層14は、光学スタック16の近くの、またはそれに隣接する作動位置に示されている。右側のIMOD12の両端間に印加された電圧V_biasは、可動反射層14を作動位置に維持するのに十分である。

図1では、ピクセル12の反射特性が、概して、ピクセル12に入射する光と、左側のピクセル12から反射する光15とを示す矢印13を用いて示されている。詳細に示していないが、ピクセル12に入射する光13の大部分は透明基板20を透過され、光学スタック16に向かうことになることを、当業者なら理解されよう。光学スタック16に入射する光の一部分は光学スタック16の部分反射層を透過されることになり、一部分は反射され、透明基板20を通って戻ることになる。光学スタック16を透過された光13の部分は、可動反射層14において反射され、透明基板20に向かって(およびそれを通って)戻ることになる。光学スタック16の部分反射層から反射された光と可動反射層14から反射された光との間の(強め合うまたは弱め合う)干渉が、ピクセル12から反射される光15の波長を決定することになる。

光学スタック16は、単一の層またはいくつかの層を含むことができる。その層は、電極層と、部分反射および部分透過層と、透明な誘電体層とのうちの1つまたは複数を含むことができる。いくつかの実施態様では、光学スタック16は、電気伝導性であり、部分的に透明で、部分的に反射性であり、たとえば、透明基板20上に上記の層のうちの1つまたは複数を堆積させることによって、作製され得る。電極層は、様々な金属、たとえば酸化インジウムスズ(ITO)など、様々な材料から形成され得る。部分反射層は、クロム(Cr)、半導体、および誘電体などの様々な金属など、部分的に反射性である様々な材料から形成され得る。部分反射層は、材料の1つまたは複数の層から形成され得、それらの層の各々は、単一の材料または材料の組合せから形成され得る。いくつかの実施態様では、光学スタック16は、光吸収体と電気導体の両方として働く、金属または半導体の単一の半透明の膜(thickness)を含むことができるが、(たとえば、光学スタック16の、またはIMODの他の構造の)異なる、電気的により伝導性の高い層または部分が、IMODピクセル間で信号をバスで運ぶ(bus)ように働くことができる。光学スタック16は、1つまたは複数の伝導性層または電気伝導性/光吸収層をカバーする、1つまたは複数の絶縁層または誘電体層をも含むことができる。

いくつかの実施態様では、光学スタック16の層は、以下でさらに説明するように、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。当業者によって理解されるように、「パターニング」という用語は、本明細書では、マスキングプロセスならびにエッチングプロセスを指すために使用される。いくつかの実施態様では、アルミニウム(Al)などの高伝導性および反射性材料が可動反射層14のために使用され得、これらのストリップはディスプレイデバイスにおける列電極を形成し得る。可動反射層14は、(光学スタック16の行電極に直交する)1つまたは複数の堆積された金属層の一連の平行ストリップとして形成されて、ポスト18の上に堆積された列とポスト18間に堆積された介在する犠牲材料とを形成し得る。犠牲材料がエッチング除去されると、画定されたギャップ19または光キャビティが可動反射層14と光学スタック16との間に形成され得る。いくつかの実施態様では、ポスト18間の間隔は約1〜1000μmであり得、ギャップ19は10,000オングストローム(Å)未満であり得る。

いくつかの実施態様では、IMODの各ピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタである。電圧が印加されないとき、可動反射層14は、図1中の左側のピクセル12によって示されるように、機械的に緩和した状態にとどまり、可動反射層14と光学スタック16との間のギャップ19がある。しかしながら、電位差、電圧が、選択された行および列のうちの少なくとも1つに印加されたとき、対応するピクセルにおける行電極と列電極との交差部に形成されたキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層14は、変形し、光学スタック16の近くにまたはそれに対して移動することができる。光学スタック16内の誘電体層(図示せず)が、図1中の右側の作動ピクセル12によって示されるように、短絡を防ぎ、層14と層16との間の分離距離を制御し得る。その挙動は、印加電位差の極性にかかわらず同じである。いくつかの事例ではアレイ中の一連のピクセルが「行」または「列」と呼ばれることがあるが、ある方向を「行」と呼び、別の方向を「列」と呼ぶことは恣意的であることを、当業者は容易に理解されよう。言い換えれば、いくつかの配向では、行は列と見なされ得、列は行であると見なされ得る。さらに、ディスプレイ要素は、直交する行および列に一様に配置されるか(「アレイ」)、または、たとえば、互いに対して一定の位置オフセットを有する、非線形構成で配置され得る(「モザイク」)。「アレイ」および「モザイク」という用語は、いずれかの構成を指し得る。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして言及されるが、その要素自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がなく、非対称形状および不均等に分布された要素を有する配置を含み得る。

図2は、3×3干渉変調器ディスプレイを組み込んだ電子デバイスを示すシステムブロック図の一例を示す。電子デバイスは、1つまたは複数のソフトウェアモジュールを実行するように構成され得るプロセッサ21を含む。オペレーティングシステムを実行することに加えて、プロセッサ21は、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他のソフトウェアアプリケーションを含む、1つまたは複数のソフトウェアアプリケーションを実行するように構成され得る。

プロセッサ21は、アレイドライバ22と通信するように構成され得る。アレイドライバ22は、たとえば、ディスプレイアレイまたはパネル30に、信号を与える行ドライバ回路24と列ドライバ回路26とを含むことができる。図2には、図1に示したIMODディスプレイデバイスの断面が線1-1によって示されている。図2は明快のためにIMODの3×3アレイを示しているが、ディスプレイアレイ30は、極めて多数のIMODを含んでいることがあり、列におけるIMODの数とは異なる数のIMODを行において有し得、その逆も同様である。

図3は、図1の干渉変調器についての可動反射層位置対印加電圧を示す図の一例を示す。MEMS干渉変調器の場合、行/列(すなわち、コモン/セグメント)書込みプロシージャが、図3に示すこれらのデバイスのヒステリシス特性を利用し得る。干渉変調器は、例示的な一実施態様では、可動反射層またはミラーに緩和状態から作動状態に変更させるために、約10ボルトの電位差を使用し得る。電圧がその値から低減されると、電圧が低下して、この例では、10ボルトより下に戻ったとき、可動反射層はそれの状態を維持するが、電圧が2ボルトより下に低下するまで、可動反射層は完全には緩和しない。したがって、図3に示すように、この例では、印加電圧のウィンドウがある電圧の範囲、約3〜7ボルトが存在し、そのウィンドウ内でデバイスは緩和状態または作動状態のいずれかで安定している。これは、本明細書では「ヒステリシスウィンドウ」または「安定性ウィンドウ」と呼ばれる。図3のヒステリシス特性を有するディスプレイアレイ30の場合、行/列書込みプロシージャは、一度に1つまたは複数の行をアドレス指定するように設計され得、その結果、所与の行のアドレス指定中に、作動されるべきアドレス指定された行におけるピクセルは、この例では、約10ボルトの電圧差にさらされ、緩和されるべきピクセルは、ほぼ0ボルトの電圧差にさらされる。アドレス指定後に、それらのピクセルは、それらが前のストローブ状態にとどまるような、この例では、約5ボルトの定常状態またはバイアス電圧差にさらされ得る。この例では、アドレス指定された後に、各ピクセルは、約3〜7ボルトの「安定性ウィンドウ」内の電位差を経験する。このヒステリシス特性の特徴は、たとえば、図1に示したものなどのピクセル設計が、同じ印加電圧条件下で作動または緩和のいずれかの既存の状態で安定したままであることを可能にする。各IMODピクセルは、作動状態にあろうと緩和状態にあろうと、本質的に、固定反射層および可動反射層によって形成されるキャパシタであるので、この安定状態は、電力を実質的に消費するかまたは失うことなしに、ヒステリシスウィンドウ内の定常電圧において保持され得る。その上、印加電圧電位が実質的に固定のままである場合、電流は本質的にほとんどまたはまったくIMODピクセルに流れ込まない。

いくつかの実施態様では、所与の行におけるピクセルの状態の所望の変化(もしあれば)に従って、列電極のセットに沿って「セグメント」電圧の形態のデータ信号を印加することによって、画像のフレームが作成され得る。次に、フレームが一度に1行書き込まれるように、アレイの各行がアドレス指定され得る。第1の行におけるピクセルに所望のデータを書き込むために、第1の行におけるピクセルの所望の状態に対応するセグメント電圧が列電極上に印加され得、特定の「コモン」電圧または信号の形態の第1の行パルスが第1の行電極に印加され得る。次いで、セグメント電圧のセットは、第2の行におけるピクセルの状態の所望の変化(もしあれば)に対応するように変更され得、第2のコモン電圧が第2の行電極に印加され得る。いくつかの実施態様では、第1の行におけるピクセルは、列電極に沿って印加されたセグメント電圧の変化による影響を受けず、第1のコモン電圧行パルス中にそれらのピクセルが設定された状態にとどまる。このプロセスは、画像フレームを生成するために、一連の行全体、または代替的に、一連の列全体について、連続方式で繰り返され得る。フレームは、何らかの所望の数のフレーム毎秒でこのプロセスを断続的に反復することによって、新しい画像データでリフレッシュおよび/または更新され得る。

各ピクセルの両端間に印加されるセグメント信号とコモン信号の組合せ(すなわち、各ピクセルの両端間の電位差)は、各ピクセルの得られる状態を決定する。図4は、様々なコモン電圧およびセグメント電圧が印加されたときの干渉変調器の様々な状態を示す表の一例を示している。当業者によって理解されるように、「セグメント」電圧は、列電極または行電極のいずれかに印加され得、「コモン」電圧は、列電極または行電極のうちの他方に印加され得る。

図4に(ならびに図5Bに示すタイミング図に)示すように、開放電圧(release voltage)VC_RELがコモンラインに沿って印加されたとき、コモンラインに沿ったすべての干渉変調器要素は、セグメントラインに沿って印加された電圧、すなわち、高いセグメント電圧VS_Hおよび低いセグメント電圧VS_Lにかかわらず、代替的に開放または非作動状態と呼ばれる、緩和状態に入れられることになる。特に、開放電圧VC_RELがコモンラインに沿って印加されると、そのピクセルのための対応するセグメントラインに沿って高いセグメント電圧VS_Hが印加されたときも、低いセグメント電圧VS_Lが印加されたときも、変調器ピクセルの両端間の潜在的な電圧(代替的にピクセル電圧と呼ばれる)は緩和ウィンドウ(図3参照。開放ウィンドウとも呼ばれる)内にある。

高い保持電圧VC_{HOLD_H}または低い保持電圧VC_{HOLD_L}などの保持電圧がコモンライン上に印加されたとき、干渉変調器の状態は一定のままであることになる。たとえば、緩和IMODは緩和位置にとどまることになり、作動IMODは作動位置にとどまることになる。保持電圧は、対応するセグメントラインに沿って高いセグメント電圧VS_Hが印加されたときも、低いセグメント電圧VS_Lが印加されたときも、ピクセル電圧が安定性ウィンドウ内にとどまることになるように、選択され得る。したがって、セグメント電圧スイング(voltage swing)、すなわち、高いVS_Hと低いセグメント電圧VS_Lとの間の差は、正または負のいずれかの安定性ウィンドウの幅よりも小さい。

高いアドレス指定電圧VC_{ADD_H}または低いアドレス指定電圧VC_{ADD_L}などのアドレス指定または作動電圧がコモンライン上に印加されたとき、それぞれのセグメントラインに沿ったセグメント電圧の印加によって、データがそのコモンラインに沿った変調器に選択的に書き込まれ得る。セグメント電圧は、作動が印加されたセグメント電圧に依存するように選択され得る。アドレス指定電圧がコモンラインに沿って印加されたとき、一方のセグメント電圧の印加は、安定性ウィンドウ内のピクセル電圧をもたらし、ピクセルが非作動のままであることを引き起こすことになる。対照的に、他方のセグメント電圧の印加は、安定性ウィンドウを越えるピクセル電圧をもたらし、ピクセルの作動をもたらすことになる。作動を引き起こす特定のセグメント電圧は、どのアドレス指定電圧が使用されるかに応じて変動することができる。いくつかの実施態様では、高いアドレス指定電圧VC_{ADD_H}がコモンラインに沿って印加されたとき、高いセグメント電圧VS_Hの印加は、変調器がそれの現在位置にとどまることを引き起こすことがあり、低いセグメント電圧VS_Lの印加は、変調器の作動を引き起こすことがある。当然の結果として、低いアドレス指定電圧VC_{ADD_L}が印加されたとき、セグメント電圧の影響は反対であり、高いセグメント電圧VS_Hは変調器の作動を引き起こし、低いセグメント電圧VS_Lは変調器の状態に影響しない(すなわち、安定したままである)ことがある。

いくつかの実施態様では、常に変調器の両端間で同じ極性電位差を引き起こす保持電圧、アドレス電圧、およびセグメント電圧が使用され得る。いくつかの他の実施態様では、時々、変調器の電位差の極性を交番する信号が使用され得る。変調器の両端間の極性の交番(すなわち、書込みプロシージャの極性の交番)は、単一の極性の反復書込み動作後に起こることがある電荷蓄積を低減または抑止し得る。

図5Aは、図2の3×3干渉変調器ディスプレイにおけるディスプレイデータのフレームを示す図の一例を示す。図5Bは、図5Aに示すディスプレイデータのフレームを書き込むために使用され得るコモン信号およびセグメント信号についてのタイミング図の一例を示す。それらの信号は、図2のアレイに類似した3×3アレイに印加され得、これは、図5Aに示すライン時間60eディスプレイ配置を最終的にもたらすことになる。図5A中の作動変調器は暗状態にあり、すなわち、その状態では、反射光の実質的部分が、たとえば、閲覧者に、暗いアピアランスをもたらすように可視スペクトルの外にある。図5Aに示すフレームを書き込むより前に、ピクセルは任意の状態にあることがあるが、図5Bのタイミング図に示す書込みプロシージャは、各変調器が、第1のライン時間60aの前に、開放されており、非作動状態に属すると仮定する。

第1のライン時間60a中に、開放電圧70がコモンライン1上に印加され、コモンライン2上に印加される電圧が、高い保持電圧72において始まり、開放電圧70に移動し、低い保持電圧76がコモンライン3に沿って印加される。したがって、コモンライン1に沿った変調器(コモン1,セグメント1)、(1,2)および(1,3)は、第1のライン時間60aの持続時間の間、緩和または非作動状態にとどまり、コモンライン2に沿った変調器(2,1)、(2,2)および(2,3)は、緩和状態に移動することになり、コモンライン3に沿った変調器(3,1)、(3,2)および(3,3)は、それらの前の状態にとどまることになる。図4を参照すると、コモンライン1、2または3のいずれも、ライン時間60a中に作動を引き起こす電圧レベルにさらされていないので(すなわち、VC_REL-緩和、およびVC_{HOLD_L}-安定)、セグメントライン1、2および3に沿って印加されたセグメント電圧は、干渉変調器の状態に影響しないことになる。

第2のライン時間60b中に、コモンライン1上の電圧は高い保持電圧72に移動し、コモンライン1に沿ったすべての変調器は、アドレス指定または作動電圧がコモンライン1上に印加されなかったので、印加されたセグメント電圧にかかわらず、緩和状態にとどまる。コモンライン2に沿った変調器は、開放電圧70の印加により、緩和状態にとどまり、コモンライン3に沿った変調器(3,1)、(3,2)および(3,3)は、コモンライン3に沿った電圧が開放電圧70に移動するとき、緩和することになる。

第3のライン時間60c中に、コモンライン1は、コモンライン1上に高いアドレス電圧74を印加することによってアドレス指定される。このアドレス電圧の印加中に低いセグメント電圧64がセグメントライン1および2に沿って印加されるので、変調器(1,1)および(1,2)の両端間のピクセル電圧は変調器の正の安定性ウィンドウの上端よりも大きく(すなわち、電圧差は、あらかじめ定義されたしきい値を超えた)、変調器(1,1)および(1,2)は作動される。逆に、高いセグメント電圧62がセグメントライン3に沿って印加されるので、変調器(1,3)の両端間のピクセル電圧は、変調器(1,1)および(1,2)のピクセル電圧よりも小さく、変調器の正の安定性ウィンドウ内にとどまり、したがって変調器(1,3)は緩和したままである。また、ライン時間60c中に、コモンライン2に沿った電圧は低い保持電圧76に減少し、コモンライン3に沿った電圧は開放電圧70にとどまり、コモンライン2および3に沿った変調器を緩和位置のままにする。

第4のライン時間60d中に、コモンライン1上の電圧は、高い保持電圧72に戻り、コモンライン1に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン2上の電圧は低いアドレス電圧78に減少される。高いセグメント電圧62がセグメントライン2に沿って印加されるので、変調器(2,2)の両端間のピクセル電圧は、変調器の負の安定性ウィンドウの下側端部(lower end)を下回り、変調器(2,2)が作動することを引き起こす。逆に、低いセグメント電圧64がセグメントライン1および3に沿って印加されるので、変調器(2,1)および(2,3)は緩和位置にとどまる。コモンライン3上の電圧は、高い保持電圧72に増加し、コモンライン3に沿った変調器を緩和状態のままにする。

最後に、第5のライン時間60e中に、コモンライン1上の電圧は高い保持電圧72にとどまり、コモンライン2上の電圧は低い保持電圧76にとどまり、コモンライン1および2に沿った変調器を、それらのそれぞれのアドレス指定された状態のままにする。コモンライン3上の電圧は、コモンライン3に沿った変調器をアドレス指定するために、高いアドレス電圧74に増加する。低いセグメント電圧64がセグメントライン2および3上に印加されるので、変調器(3,2)および(3,3)は作動するが、セグメントライン1に沿って印加された高いセグメント電圧62は、変調器(3,1)が緩和位置にとどまることを引き起こす。したがって、第5のライン時間60eの終わりに、3×3ピクセルアレイは、図5Aに示す状態にあり、他のコモンライン(図示せず)に沿った変調器がアドレス指定されているときに起こり得るセグメント電圧の変動にかかわらず、保持電圧がコモンラインに沿って印加される限り、その状態にとどまることになる。

図5Bのタイミング図では、所与の書込みプロシージャ(すなわち、ライン時間60a〜60e)は、高い保持およびアドレス電圧、または低い保持およびアドレス電圧のいずれかの使用を含むことができる。書込みプロシージャが所与のコモンラインについて完了されると(また、コモン電圧が、作動電圧と同じ極性を有する保持電圧に設定されると)、ピクセル電圧は、所与の安定性ウィンドウ内にとどまり、開放電圧がそのコモンライン上に印加されるまで、緩和ウィンドウを通過しない。さらに、各変調器が、変調器をアドレス指定するより前に書込みプロシージャの一部として開放されるので、開放時間ではなく変調器の作動時間が、ライン時間を決定し得る。詳細には、変調器の開放時間が作動時間よりも大きい実施態様では、開放電圧は、図5Bに示すように、単一のライン時間よりも長く印加され得る。いくつかの他の実施態様では、コモンラインまたはセグメントラインに沿って印加される電圧が、異なる色の変調器など、異なる変調器の作動電圧および開放電圧の変動を相殺するように変動し得る。

上記に記載した原理に従って動作する干渉変調器の構造の詳細は大きく異なり得る。たとえば、図6A〜図6Eは、可動反射層14とそれの支持構造とを含む、干渉変調器の異なる実施態様の断面図の例を示している。図6Aは、金属材料のストリップ、すなわち、可動反射層14が、基板20から直角に延在する支持体18上に堆積される、図1の干渉変調器ディスプレイの部分断面図の一例を示している。図6Bでは、各IMODの可動反射層14は、概して形状が正方形または長方形であり、コーナーにおいてまたはその近くでテザー32に接して支持体に取り付けられる。図6Cでは、可動反射層14は、概して形状が正方形または長方形であり、フレキシブルな金属を含み得る変形可能層34から吊るされる。変形可能層34は、可動反射層14の外周の周りで基板20に直接または間接的に接続することがある。これらの接続は、本明細書では支持ポストと呼ばれる。図6Cに示す実施態様は、変形可能層34によって行われる可動反射層14の機械的機能からのそれの光学的機能の分離から派生する追加の利益を有する。この分離は、反射層14のために使用される構造設計および材料と、変形可能層34のために使用される構造設計および材料とが、互いとは無関係に最適化されることを可能にする。

図6Dは、可動反射層14が反射副層(reflective sub-layer)14aを含む、IMODの別の例を示している。可動反射層14は、支持ポスト18などの支持構造上に載る。支持ポスト18は、たとえば、可動反射層14が緩和位置にあるとき、可動反射層14と光学スタック16との間にギャップ19が形成されるように、下側静止電極(すなわち、図示のIMODにおける光学スタック16の一部)からの可動反射層14の分離を可能にする。可動反射層14は、電極として働くように構成され得る伝導性層14cと、支持層14bとをも含むことができる。この例では、伝導性層14cは、基板20から遠位にある支持層14bの一方の面に配設され、反射副層14aは、基板20の近位にある支持層14bの他方の面に配設される。いくつかの実施態様では、反射副層14aは、伝導性であることがあり、支持層14bと光学スタック16との間に配設され得る。支持層14bは、誘電材料、たとえば、酸窒化ケイ素(SiON)または二酸化ケイ素(SiO₂)の、1つまたは複数の層を含むことができる。いくつかの実施態様では、支持層14bは、たとえば、SiO₂/SiON/SiO₂3層スタックなど、複数の層のスタックであり得る。反射副層14aと伝導性層14cのいずれかまたは両方は、たとえば、約0.5%の銅(Cu)または別の反射金属材料を用いた、アルミニウム(Al)合金を含むことができる。誘電支持層14bの上および下で伝導性層14a、14cを採用することは、応力のバランスをとり、伝導の向上を与えることができる。いくつかの実施態様では、反射副層14aおよび伝導性層14cは、可動反射層14内の特定の応力プロファイルを達成することなど、様々な設計目的で、異なる材料から形成され得る。

図6Dに示すように、いくつかの実施態様はブラックマスク構造23をも含むことができる。ブラックマスク構造23は、周辺光または迷光を吸収するために、光学不活性領域において(ピクセル間にまたはポスト18の下になど)形成され得る。ブラックマスク構造23はまた、光がディスプレイの不活性部分から反射されることまたはそれを透過されることを抑止し、それによりコントラスト比を上げることによって、ディスプレイデバイスの光学的特性を改善することができる。さらに、ブラックマスク構造23は、伝導性であり、電気的バス層として機能するように構成され得る。いくつかの実施態様では、行電極は、接続された行電極の抵抗を低減するために、ブラックマスク構造23に接続され得る。ブラックマスク構造23は、堆積およびパターニング技法を含む様々な方法を使用して形成され得る。ブラックマスク構造23は1つまたは複数の層を含むことができる。たとえば、いくつかの実施態様では、ブラックマスク構造23は、それぞれ、約30〜80Å、500〜1000Å、および500〜6000Åの範囲内の厚さをもつ、光吸収体として働くモリブデンクロム(MoCr)層と、反射体として働くアルミニウム合金層と、バス層とを含む。1つまたは複数の層は、たとえば、MoCr層およびSiO₂層の場合は、カーボンテトラフルオロメタン(CF₄)および/または酸素(O₂)、ならびにアルミニウム合金層の場合は、塩素(Cl₂)および/または三塩化ホウ素(BCl₃)を含む、フォトリソグラフィおよびドライエッチングを含む、様々な技法を使用してパターニングされ得る。いくつかの実施態様では、ブラックマスク23はエタロンまたは干渉スタック構造であり得る。そのような干渉スタックブラックマスク構造23では、伝導性吸収体は、各行または列の光学スタック16における下側静止電極間で信号を送信するかまたは信号をバスで運ぶために使用され得る。いくつかの実施態様では、スペーサ層35が、ブラックマスク23中の伝導性層から吸収層16aを概して電気的に絶縁するのに、役立つことができる。

図6Eは、可動反射層14が自立している、IMODの別の例を示している。図6Dとは対照的に、図6Eの実施態様は支持ポスト18を含まない。代わりに、可動反射層14は、複数のロケーションにおいて、下にある光学スタック16に接触し、可動反射層14の湾曲は、干渉変調器の両端間の電圧が作動を引き起こすには不十分であるとき、可動反射層14が図6Eの非作動位置に戻るという、十分な支持を与える。複数のいくつかの異なる層を含んでいることがある光学スタック16は、ここでは明快のために、光吸収体16aと誘電体16bとを含む状態で示されている。いくつかの実施態様では、光吸収体16aは、固定電極としても、部分反射層としても働き得る。いくつかの実施態様では、光吸収体16aは可動反射層14よりも1桁(10倍以上)薄い。いくつかの実施態様では、光吸収体16aは反射副層14aよりも薄い。

図6A〜図6Eに示す実施態様などの実施態様では、IMODは直視型デバイスとして機能し、直視型デバイスでは、画像が、透明基板20の正面、すなわち、変調器が配置された面の反対の面から、閲覧される。これらの実施態様では、デバイスの背面部分(すなわち、たとえば、図6Cに示す変形可能層34を含む、可動反射層14の背後のディスプレイデバイスの任意の部分)は、反射層14がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画質に影響を及ぼすことまたは悪影響を及ぼすことなしに、構成され、作用され得る。たとえば、いくつかの実施態様では、バス構造(図示せず)が可動反射層14の背後に含まれ得、これは、電圧アドレス指定およびそのようなアドレス指定に起因する移動など、変調器の電気機械的特性から変調器の光学的特性を分離する能力を与える。さらに、図6A〜図6Eの実施態様は、たとえば、パターニングなどの処理を簡略化することができる。

図7は、干渉変調器のための製造プロセス80を示す流れ図の一例を示しており、図8A〜図8Eは、そのような製造プロセス80の対応する段階の断面概略図の例を示している。いくつかの実施態様では、製造プロセス80は、図1および図6に示した一般的なタイプの干渉変調器などの電気機械システムデバイスを製造するために実施され得る。電気機械システムデバイスの製造は、図7に示されていない他のブロックをも含むことができる。図1、図6および図7を参照すると、プロセス80はブロック82において開始し、基板20上への光学スタック16の形成を伴う。図8Aは、基板20上で形成されたそのような光学スタック16を示している。基板20は、ガラスまたはプラスチックなどの透明基板であり得、それは、フレキシブルであるかまたは比較的固く曲がらないことがあり、光学スタック16の効率的な形成を可能にするために、洗浄などの事前準備プロセスにかけられていることがある。上記で説明したように、光学スタック16は、電気伝導性であり、部分的に透明で、部分的に反射性であることがあり、たとえば、透明基板20上に、所望の特性を有する1つまたは複数の層を堆積させることによって、作製され得る。図8Aでは、光学スタック16は、副層16aおよび16bを有する多層構造を含むが、いくつかの他の実施態様では、より多いまたはより少ない副層が含まれ得る。いくつかの実施態様では、副層16a、16bのうちの1つは、組み合わせられた導体/吸収体副層16aなど、光吸収特性と電気伝導特性の両方で構成され得る。さらに、副層16a、16bのうちの1つまたは複数は、平行ストリップにパターニングされ得、ディスプレイデバイスにおける行電極を形成し得る。そのようなパターニングは、当技術分野で知られているマスキングおよびエッチングプロセスまたは別の好適なプロセスによって実行され得る。いくつかの実施態様では、副層16a、16bのうちの1つは、1つまたは複数の金属層(たとえば、1つまたは複数の反射層および/または伝導性層)上に堆積された副層16bなど、絶縁層または誘電体層であり得る。さらに、光学スタック16は、ディスプレイの行を形成する個々の平行ストリップにパターニングされ得る。図8A〜図8Eは、一定の縮尺で描かれていないことがあることに留意されたい。たとえば、図8A〜図8Eで
は、副層16a、16bはやや厚く示されているが、いくつかの実施態様では、光学スタックの副層のうちの1つである光吸収層は極めて薄いことがある。

プロセス80はブロック84において続き、光学スタック16上への犠牲層25の形成を伴う。犠牲層25は、キャビティ19を形成するために後で(ブロック90を参照)除去され、したがって、犠牲層25は、図1に示した得られた干渉変調器12には示されていない。図8Bは、光学スタック16上で形成された犠牲層25を含む、部分的に作製されたデバイスを示している。光学スタック16上での犠牲層25の形成は、後続の除去後に、所望の設計サイズを有するギャップまたはキャビティ19(図1および図8Eも参照)を与えるように選択された厚さの、モリブデン(Mo)またはアモルファスシリコン(a-Si)など、二フッ化キセノン(XeF₂)エッチング可能材料の堆積を含み得る。犠牲材料の堆積は、物理堆積(スパッタリングなどの多くの異なる技法を含むPVD)、プラズマ強化化学堆積(PECVD)、熱化学堆積(熱CVD)、またはスピンコーティングなど、堆積技法を使用して行われ得る。

プロセス80はブロック86において続き、図1、図6および図8Cに示すポスト18などの支持構造の形成を伴う。ポスト18の形成は、支持構造開口を形成するために犠牲層25をパターニングし、次いで、PVD、PECVD、熱CVD、またはスピンコーティングなど、堆積方法を使用して、ポスト18を形成するために開口中に材料(ポリマーまたは酸化ケイ素などの無機材料など)を堆積させることを含み得る。いくつかの実施態様では、犠牲層中に形成された支持構造開口は、ポスト18の下側端部が図6Aに示すように基板20に接触するように、犠牲層25と光学スタック16の両方を通って、下にある基板20まで延在することがある。代替的に、図8Cに示すように、犠牲層25中に形成された開口は、犠牲層25は通るが、光学スタック16は通らないで、延在することがある。たとえば、図8Eは、光学スタック16の上側表面(upper surface)と接触している支持ポスト18の下側端部を示している。ポスト18、または他の支持構造は、犠牲層25上に支持構造材料の層を堆積させること、および犠牲層25中の開口から離れて配置された支持構造材料の部分をパターニングすることによって形成され得る。支持構造は、図8Cに示すように開口内に配置され得るが、少なくとも部分的に、犠牲層25の一部分の上で延在することもある。上述のように、犠牲層25および/または支持ポスト18のパターニングは、パターニングおよびエッチングプロセスによって実行され得るが、代替エッチング方法によっても実行され得る。

プロセス80はブロック88において続き、図1、図6および図8Dに示す可動反射層14などの可動反射層または膜の形成を伴う。可動反射層14は、1つまたは複数のパターニング、マスキング、および/またはエッチングステップとともに、たとえば、反射層(アルミニウム、アルミニウム合金、または他の反射層など)堆積を含む、1つまたは複数の堆積ステップを採用することによって、形成され得る。可動反射層14は、電気伝導性であり、電気伝導性層(electrically conductive layer)と呼ばれることがある。いくつかの実施態様では、可動反射層14は、図8Dに示すように複数の副層14a、14b、14cを含み得る。いくつかの実施態様では、副層14a、14cなど、副層のうちの1つまたは複数は、それらの光学的特性のために選択された高反射性副層を含み得、別の副層14bは、それの機械的特性のために選択された機械的副層を含み得る。犠牲層25は、ブロック88において形成された部分的に作製された干渉変調器中に依然として存在するので、可動反射層14は、一般にこの段階では可動でない。犠牲層25を含んでいる部分的に作製されたIMODは、本明細書では「非開放」IMODと呼ばれることもある。図1に関して上記で説明したように、可動反射層14は、ディスプレイの列を形成する個々の平行ストリップにパターニングされ得る。

プロセス80はブロック90において続き、図1、図6および図8Eに示すキャビティ19などのキャビティの形成を伴う。キャビティ19は、(ブロック84において堆積された)犠牲材料25をエッチャントにさらすことによって形成され得る。たとえば、MoまたはアモルファスSiなどのエッチング可能犠牲材料が、ドライ化学エッチングによって、所望の量の材料を除去するのに有効である期間の間、固体XeF₂から派生した蒸気などの気体または蒸気エッチャントに犠牲層25をさらすことによって、除去され得る。犠牲材料は、一般に、キャビティ19を囲む構造に対して選択的に除去される。ウェットエッチングおよび/またはプラズマエッチングなどの他のエッチング方法も使用され得る。犠牲層25がブロック90中に除去されるので、可動反射層14は、一般に、この段階後に可動となる。犠牲材料25の除去後に、得られた完全にまたは部分的に作製されたIMODは、本明細書では「開放」IMODと呼ばれることがある。

ディスプレイ、たとえば、上記で説明したIMODディスプレイに類似する単純マトリックスディスプレイまたは他の単純マトリックスディスプレイを駆動するための駆動回路の一実施態様を、今から、図9を参照しながらより詳細に説明する。図9は、いくつかの実施態様によるディスプレイデバイスを駆動するための回路を示す。前に説明したように、回路は、コモンドライバ24とセグメントドライバ26とを含む。セグメントドライバ26は、セグメントライン100、102、104および106を駆動するように構成される。コモンドライバ24は、ディスプレイの行200、202、204および206を駆動するように構成される。セグメントドライバ26は、電源54から電力を受ける。電源54は、セグメントライン100、102、104および106を駆動するために、正電圧VS+と負電圧VS-とを供給するように構成される。セグメントドライバ26はまた、第1のスイッチングレール310と第2のスイッチングレール312とを含む。

セグメントライン100、102、104および106の各々は、スイッチング回路314、316、318および320にそれぞれに接続される。スイッチング回路314、316、318および320の各々は、セグメントライン100、102、104および106を、正電圧VS+と、負電圧VS-と、第1のスイッチングレール310と、第2のスイッチングレール312とに選択的に接続するための4つのスイッチを含む。たとえば、スイッチング回路314は、スイッチS1〜S4を含む。同様に、スイッチング回路316はスイッチS5〜S8を含み、スイッチング回路318はスイッチS9〜S12を含み、スイッチング回路320はスイッチS13〜S16を含む。

第1のスイッチングレール310はまた、スイッチS17を介してインダクタ300の第1の端部に接続される。同様に、第2のスイッチングレール312は、スイッチS18を介してインダクタ300の第2の端部に接続される。インダクタ300は、約10μHのインダクタンスを有することがあるが、そのことに限定されない。たとえば、インダクタ300は、約5μHから約15μHの間の範囲内のインダクタンスを有することがあるが、そのことに限定されない。スイッチS1〜S18の各々は単極スイッチとして設けられてよく、トランジスタ実装スイッチなどとして設けられてもよい。トランジスタは、薄膜トランジスタ(TFT)または金属酸化物半導体電界効果トランジスタ(MOSFET)であってよい。スイッチS1〜S18は、約1Ωの実効抵抗を有することがあるが、そのことに限定されない。たとえば、スイッチS1〜S18は、約0.5Ωから約3Ωの間の実効抵抗を有することがある。

スイッチング回路314、316、318および320ならびにスイッチS17およびS18は、個別のスイッチング要素として示されているが、構成がそのことに限定されないことは、当業者には認識されよう。たとえば、スイッチS1〜S18の各々は、図9に示すスイッチS1〜S18を設けるように構成される単一のスイッチング回路の中に設けられてもよい。さらに、セグメントライン、スイッチおよび行の数は、図示されたものに限定されない。むしろ、図9の回路は、数百または数千のセグメントラインとコモンラインとを有し、それらの各交点においてディスプレイ要素を有し得るディスプレイ駆動回路の簡略化された構成を表していることは、当業者には認識されよう。

図9に示す駆動回路の動作を、今から、図10A〜図10Cを参照しながらより詳細に説明する。図10Aは、いくつかの実施態様による、図9の回路のスイッチS1〜S18の動作に対するタイミング図を示す。図10Aでは、スイッチS1〜S18の高状態が、対応するスイッチの閉位置に対応し、スイッチS1〜S18の低状態が、対応するスイッチの開位置に対応する。図10Bは、いくつかの実施態様による、図9の駆動回路の動作の異なる段階における各セグメントラインに対する接続の簡略図を示す。図10Cは、いくつかの実施態様による、各セグメントラインの電圧とインダクタを通る電流とを示すグラフを示す。

図10A〜図10Cは、たとえば、2本のセグメントラインがVS+からVS-に切り替えられ、別の2本のセグメントラインがVS-からVS+に切り替えられる、図9の回路の様々なスイッチおよび構成要素の動作を示す。たとえば、図10Bを参照すると、セグメントを駆動する段階1は、セグメントライン102および104を負電圧VS-に接続しながら、セグメントライン100および106を正電圧VS+に接続するステップを含む。図10Aに示すように、スイッチS1、S6、S10およびS13は、電源54によって供給されるそれぞれの電圧にセグメントラインを接続するために、(たとえば、スイッチングトランジスタをオンにすることによって)閉位置に設定される。図9に戻って参照すると、スイッチS1およびS13が、電源54の正電圧端子VS+にセグメントライン100および106を接続するように構成される。スイッチS6およびS10が、電源54の負電圧端子VS-にセグメントライン102および104を接続するように構成される。

第1の時間T1において、セグメントライン100、102、104および106の極性が、トリガされてセグメントドライバ26によって切り替えられる。極性切替は、上記で説明したように、ディスプレイの構成要素内の電荷の蓄積を低減するために開始され得る。図10Aを参照すると、T1において、スイッチS1、S6、S10およびS13は、(たとえば、スイッチングトランジスタをオフにすることによって)開位置に設定され、それにより、セグメントラインがそれぞれの電源端子から切断される。同時に、スイッチS3、S8、S12およびS15が閉位置に設定され、それにより、セグメントライン100、102、104および106が第1または第2のスイッチングレールに接続される。図9に示すように、スイッチS3は、セグメントライン100を第1のスイッチングレール310に接続するように構成され、スイッチS15は、セグメントライン106を第1のスイッチングレール310に接続するように構成される。スイッチS8は、セグメントライン102を第2のスイッチングレール312に接続するように構成され、スイッチS12は、セグメントライン104を第2のスイッチングレール312に接続するように構成される。

T1における動作に続いて、セグメントドライバ26は、極性スイッチング動作の第2の段階、段階2、の間にスイッチングレール310および312をインダクタ300に接続するように構成される。図10Aに示すように、スイッチS17およびS18は、T2において閉位置に設定される。最初に、スイッチングレール310および312にセグメントライン100、102、104および106を接続するのに十分な時間量を与えるために、T1から所定の遅延時間T_DにおいてT2が与えられ得る。たとえば、T_Dは約1μsの時間に設定されることがあるが、そのことに限定されない。たとえば、遅延時間T_Dは、約0.5μsと1.5μsとの間の値を有する時間に対応することがあるが、そのことに限定されない。遅延時間T_Dは、回路のスイッチS1〜S18のスイッチング応答速度に対応する。

図10Bを参照すると、段階2における、セグメントライン100、102、104および106とインダクタ300との有効な接続が示されている。図10Bに示すように、セグメントライン100および106は、インダクタ300の第1の端部に接続されている。セグメントライン102および104は、インダクタ300の第2の端部に接続されている。その結果、電流Iが、インダクタ300を通って流れる。図10Cを参照すると、時間T2において、インダクタの第1の端部における電圧は、最初はVS+に相当し、インダクタの第2の端部における電圧は、最初はVS-に相当する。インダクタを通る電流I_Lは、時間T2から時間T3まで増加し、セグメントライン100および106の電圧は、セグメントライン102および104の電圧より高い。電流I_Lの変化速度は、インダクタ300の両端の電圧差に等しい。セグメントライン100および106からの電荷が、セグメントライン102および104に移動するにつれて、この電圧差は、時間T3において4本のセグメントラインすべての電圧がゼロになるまで低下する。

T3の後、電流はインダクタを通って流れ続けるので、セグメントライン100および106の電圧は負になり、セグメントライン102および104の電圧は正になる。時間T3の後、インダクタの両端の電圧の極性のこの反転が、インダクタを通る電流の減少を引き起こすが、電荷は、引き続き、セグメントライン100および106からセグメントライン102および104に伝送される。

時間T4において、インダクタを通る電流がゼロ(0)(または、実質的なゼロ、たとえば、インダクタの両端の過剰な電圧スパイクを防止し、かつインダクタを通る順方向のほぼ最大の電荷伝送を達成するのに十分なゼロ付近)に到達すると、セグメントライン100および106の電圧(最初はVS+であった)がVS-に接近し、セグメントライン102および104の電圧(最初はVS-であった)がVS+に接近する。この点において、セグメントドライバ26は、セグメントライン100、102、104および106をインダクタ300から切断するように構成される。たとえば、回路は、インダクタ300を通る電流を感知するための電流センサー(図示せず)を含むことがある。インダクタを通る電流がゼロ(0)または実質的にゼロに到達すると、電流センサーは、セグメントドライバ26に信号を送信するように構成されてよい。応答して、セグメントドライバは、セグメントラインをインダクタから切断し、極性スイッチング動作を継続するためにセグメントライン100、102、104および106を新しいそれぞれの電源電圧端子に接続するように構成される。

たとえば、図10Aを参照すると、時間T4において、セグメントドライバ26は、セグメントライン100、102、104および106をインダクタ300から切断するために、スイッチS17およびS18を開くように構成される。遅延時間T_Dに続いて、セグメントドライバ26は、時間T5において、スイッチS2、S5、S9およびS14を閉じるように構成される。図9を参照すると、スイッチS2は、セグメントライン100を電圧端子VS-に接続するように構成され、スイッチS14は、セグメントライン106を電圧端子VS-に接続するように構成される。スイッチS5は、セグメントライン102を電圧端子VS+に接続するように構成され、スイッチS9は、セグメントライン104を電圧端子VS+に接続するように構成される。その結果、セグメントライン100、102、104および106は、極性切替に続いてそれぞれの電圧に完全に到達することができる。この時点、すなわち段階3における極性スイッチング動作の有効な接続を、図10Bに示す。図示のように、セグメントライン100および106が電圧VS+に接続され、セグメントライン102および104が電圧VS-に接続されている。

この極性スイッチング動作の結果として、第1の極性から第2の極性に切り替えられたセグメントラインの電荷が、第2の極性から第1の極性に切り替えられているセグメントラインを充電するために使用され得る。図10Cを参照すると、時間T3〜T4の間の充電動作は、ディスプレイのセグメントライン内に蓄積されているエネルギーを再使用する。その結果、極性スイッチング動作を実施するために導入される新しいエネルギーは、セグメントラインが電源54に接続される期間T5〜T6に対応する。このエネルギーは、極性切替が発生するときの様々なシステム構成要素におけるエネルギー損失量に相当する。

上記で説明した例では、最初に正電圧VS+に接続されるセグメントライン、すなわちセグメントライン100および106が、第1のスイッチングレール310に切り替えられ、最初に負電圧VS-に接続されたセグメントライン、すなわちセグメントライン102および104が、第2のスイッチングレール312に切り替えられる。しかしながら、セグメントドライバ26の動作は、この例に限定されるものではない。代替として、対応するスイッチの動作によって、正電圧VS+に接続されたセグメントラインが第2のスイッチングレール312に切り替えられ、負電圧VS-に接続されたセグメントラインが第1のスイッチングレール310に切り替えられてもよい。いくつかの実施態様では、セグメントドライバ26は、時間T1において、スイッチが閉じているときに、異なる極性のセグメントラインに対して使用されるスイッチングレールを反転するように構成されてもよい。第1の動作では、時間T1において、スイッチングレール310が正のセグメントラインに接続され、スイッチングレール312が負のセグメントラインに接続されてもよい。次の動作では、時間T1において、スイッチングレール310が負のセグメントラインに接続され、スイッチングレール312が正のセグメントラインに接続されてもよい。さらに、セグメントドライバは、スイッチングレール310および312内の電荷の蓄積を低減するために、時間T1において、スイッチングレール310および312の各々に接続されている正または負の電圧を有するセグメントラインを周期的に切り替えるように構成されてよい。

図10Aおよび図10Bを参照しながら説明した例は、対称的または平衡した極性スイッチング動作に対応する。すなわち、2つのセグメントライン100、106が正電圧VS+から負電圧VS-に切り替えられる一方で、2つのセグメントライン102、104が負電圧VS-から正電圧VS+に切り替えられる。しかしながら、ディスプレイデバイス内の複数のセグメントラインを用いて、極性スイッチング動作は、必ずしも対称的であるとは限らない。

非対称極性スイッチング動作におけるセグメントドライバ26の一実施態様の動作を、図11を参照しながら説明する。図11は、いくつかの実施態様による、図9の駆動回路の動作の異なる段階における各セグメントラインに対する接続の簡略図を示す。図11に示すように、セグメントライン100、102および104は、最初に、極性スイッチング動作の段階1における電圧VS+に接続されている。セグメントライン106は、最初に、段階1における電圧VS-に接続されている。これらの接続は、図9に示す回路のスイッチS1、S5、S9およびS14を閉じることによって達成され得る。

段階2では、セグメントライン100、102および104のうちの1本だけが、インダクタ300の第1の端部に接続される。たとえば、スイッチS11およびS17を閉じ、スイッチS9を開くことによって、セグメントライン104がインダクタ300の第1の端部に接続される。スイッチS16およびS18を閉じ、スイッチS14を開くことによって、セグメントライン106がインダクタ300のもう一方の端部に接続される。スイッチS2およびS6を閉じ、スイッチS1およびS5を開くことによって、セグメントライン100および102が直接VS-に接続される。極性スイッチング動作の段階3では、第1のスイッチングレール310および第2のスイッチングレール312がインダクタ300から切断されるように、スイッチS17およびS18が開位置に設定される。その後、S10を閉じ、スイッチS11を開くことによってセグメントライン104が電圧VS-に接続され、スイッチS13を閉じ、スイッチS16を開くことによってセグメントライン106が電圧VS+に接続される。その結果、セグメントライン104および106だけが、極性スイッチング動作中にエネルギーを再使用するように構成される一方で、セグメントライン100および102は、電源54に直接接続されることによって充電される。

代替として、セグメントドライバ26は、切り替えられるセグメントラインが対称でないときでも、有効な極性スイッチング動作を行うために、2つのインダクタで構成され得る。図12は、いくつかの実施態様によるディスプレイデバイスを駆動するための回路を示す。図12の要素は、図9に関して上記で説明した要素に類似しており、したがって、同様の要素の説明を省略する。図12の回路は、第1のスイッチングレール310に接続された第1のインダクタ302と、第2のスイッチングレール312に接続された第2のインダクタ304とを含む。第1のインダクタ302の第1の端部は、スイッチS17を介して第1のスイッチングレール310に接続される。第1のインダクタ302の第2の端部はアースに接続される。第2のインダクタ304は、スイッチS18を介して第2のスイッチングレール312に接続された第1の端部と、アースに接続された第2の端部とを有する。

図12の回路の動作を、図13を参照しながらより詳細に説明する。図13は、いくつかの実施態様による、図12の駆動回路の動作の異なる段階における各セグメントラインに対する接続の簡略図を示す。図13に示すように、極性スイッチング動作の段階1は、電圧VS+に接続されたセグメントライン100、102および104を含む。セグメントライン106は、最初に、VS-に接続されている。これらの接続は、図12に示す回路のスイッチS1、S5、S9およびS14を閉じることによって達成され得る。

段階2では、セグメントライン100、102および104の各々が、第1のインダクタ302の第1の端部に接続される。これらの接続は、スイッチS3、S7、S11およびS17を閉じ、スイッチS1、S5およびS9を開くことによって達成され得る。セグメントライン106は、スイッチS16およびS18を閉じ、スイッチS14を開くことによって、第2のインダクタ304の第2の端部に接続される。その結果、電流I₁が第1のインダクタ302を通って流れ、電流I₂が第2のインダクタ304を通って流れる。図13の構成は、正電圧VS+から放電する3本のセグメントラインを含むので、負電圧VS-から正電圧VS+に切り替えられるセグメントライン、すなわちセグメントライン106は、システム内のエネルギーを再使用することによって完全に充電され得る。一方、第1のインダクタ302を通って流れる過剰電流は、アース端子に流れる。

極性スイッチング動作の段階3では、第1のスイッチングレール310および第2のスイッチングレール312が第1のインダクタ302および第2のインダクタ304から切断されるように、スイッチS17およびS18が開位置に設定される。その後、スイッチS2、S6およびS10を閉じ、スイッチS3、S7およびS11を開くことによって、セグメントライン100、102および104が電圧VS-に接続される。電源54への接続によって、セグメントライン100、102および104が負電圧VS-に充電される。スイッチS13を閉じ、スイッチS16を開くことによって、完全に充電されているセグメントライン106が電圧VS+に接続される。その結果、セグメントライン100、102、104の電荷が、セグメントライン106を充電するために有効に使用され得、極性切替中にシステム内で使用される全エネルギーは、たとえばインダクタを使用することによって極性切替時にディスプレイ内のエネルギーを回復することのないシステムと比較して、低減され得る。

インダクタ300、302および304に対応する組み合わされたインダクタンスを達成するために、任意の数のインダクタが回路内に設けられてよい。たとえば、複数のインダクタが、組み合わされたインダクタンス値を与えるために直列に設けられてよい。また、インダクタは、極性スイッチング動作中に回路の要件に基づいてインダクタンスを変更または制御するために、スイッチング回路を介して並列に設けられてもよい。

極性切替中にディスプレイを駆動する方法を、今から、図14を参照しながら説明する。図14は、いくつかの実施態様によるディスプレイを駆動する方法のフローチャートを示す。ブロック1402で、方法は、第1のセグメントを第1の電圧に接続するステップによって開始する。動作は、第2のセグメントが第2の電圧に接続されるブロック1404に進む。ブロック1402および1404は同時に実施されてよく、またはブロック1404がブロック1402の前に実施されてもよいことが理解されよう。第1の電圧は第1の極性に対応し得、第2の電圧は第2の極性に対応し得る。ブロック1406で、第1のセグメントは、インダクタを介して第2のセグメントに接続される。インダクタは、インダクタを通って流れる電流に対応するインダクタの両端に電圧を誘起することによってセグメントラインを充電するために、上記で説明した少なくとも1つのインダクタを含み得る。その結果、方法は、極性スイッチング動作中にシステム内のエネルギーを再使用することができる。

方法は、プロセッサによって実行されるコンピュータプログラムの形態で実施され得る。図15は、いくつかの実施態様によるコンピュータプログラム製品のブロック図を示す。コンピュータプログラム製品は、プロセッサ1502と、プロセッサ1502に結合されたコンピュータ可読媒体1504とを含む。コンピュータ可読媒体1504は、第1のセグメントを第1の電圧に接続するためのコード1506と、第2のセグメントを第2の電圧に接続するためのコード1508と、第1のセグメントをインダクタを通して第2のセグメントに接続するためのコード1510とを含む。プロセッサは、コンピュータ可読媒体1504に記憶されたコードセグメント1506、1508および1510を実行するように構成され得る。

図16Aおよび図16Bは、複数の干渉変調器を含むディスプレイデバイス40を示すシステムブロック図の例を示している。ディスプレイデバイス40は、たとえば、スマートフォン、セルラー電話または携帯電話であり得る。ただし、ディスプレイデバイス40の同じ構成要素またはディスプレイデバイス40の軽微な変形も、テレビジョン、タブレット、電子リーダー、ハンドヘルドデバイスおよびポータブルメディアプレーヤなど、様々なタイプのディスプレイデバイスを示す。

ディスプレイデバイス40は、ハウジング41と、ディスプレイ30と、アンテナ43と、スピーカー45と、入力デバイス48と、マイクロフォン46とを含む。ハウジング41は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成され得る。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む、様々な材料のうちのいずれかから製作され得る。ハウジング41は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換され得る、取外し可能な部分(図示せず)を含むことができる。

ディスプレイ30は、本明細書で説明する、双安定またはアナログディスプレイを含む様々なディスプレイのうちのいずれかであり得る。ディスプレイ30はまた、プラズマ、EL、OLED、STN LCD、またはTFT LCDなど、フラットパネルディスプレイ、あるいはCRTまたは他の管デバイスなど、非フラットパネルディスプレイを含むように構成され得る。さらに、ディスプレイ30は、本明細書で説明する干渉変調器ディスプレイを含むことができる。

ディスプレイデバイス40の構成要素は図16Bに概略的に示されている。ディスプレイデバイス40は、ハウジング41を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。たとえば、ディスプレイデバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインターフェース27を含む。トランシーバ47はプロセッサ21に接続され、プロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は、信号を調整する(たとえば、信号をフィルタリングする)ように構成され得る。調整ハードウェア52は、スピーカー45およびマイクロフォン46に接続される。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続される。ドライバコントローラ29は、フレームバッファ28に、およびアレイドライバ22に結合され、アレイドライバ22は次にディスプレイアレイ30に結合される。いくつかの実施態様では、電源50が、特定のディスプレイデバイス40設計において実質的にすべての構成要素に電力を与えることができる。

ネットワークインターフェース27は、ディスプレイデバイス40がネットワークを介して1つまたは複数のデバイスと通信することができるように、アンテナ43とトランシーバ47とを含む。ネットワークインターフェース27はまた、たとえば、プロセッサ21のデータ処理要件を軽減するための、何らかの処理能力を有し得る。アンテナ43は信号を送信および受信することができる。いくつかの実施態様では、アンテナ43は、IEEE16.11(a)、(b)、または(g)を含むIEEE16.11規格、あるいはIEEE802.11a、b、g、nを含むIEEE802.11規格、およびそれらのさらなる実施態様に従って、RF信号を送信および受信する。いくつかの他の実施態様では、アンテナ43は、BLUETOOTH（登録商標）規格に従ってRF信号を送信および受信する。セルラー電話の場合、アンテナ43は、3Gまたは4G技術を利用するシステムなどのワイヤレスネットワーク内で通信するために使用される、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications(GSM（登録商標）)、GSM（登録商標）/General Packet Radio Service(GPRS)、Enhanced Data GSM（登録商標） Environment(EDGE)、Terrestrial Trunked Radio(TETRA)、広帯域CDMA(W-CDMA)、Evolution Data Optimized(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速パケットアクセス(HSPA)、高速ダウンリンクパケットアクセス(HSDPA)、高速アップリンクパケットアクセス(HSUPA)、発展型高速パケットアクセス(HSPA+)、Long Term Evolution(LTE)、AMPS、または他の知られている信号を受信するように設計される。トランシーバ47は、アンテナ43から受信された信号がプロセッサ21によって受信され、プロセッサ21によってさらに操作され得るように、その信号を前処理することができる。トランシーバ47はまた、プロセッサ21から受信された信号がアンテナ43を介してディスプレイデバイス40から送信され得るように、その信号を処理することができる。

いくつかの実施態様では、トランシーバ47は受信機によって置き換えられ得る。さらに、いくつかの実施態様では、ネットワークインターフェース27は、プロセッサ21に送られるべき画像データを記憶または生成することができる画像ソースによって置き換えられ得る。プロセッサ21は、ディスプレイデバイス40の全体的な動作を制御することができる。プロセッサ21は、ネットワークインターフェース27または画像ソースから圧縮された画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理されるフォーマットに、処理する。プロセッサ21は、処理されたデータをドライバコントローラ29に、または記憶のためにフレームバッファ28に送ることができる。生データは、一般に、画像内の各ロケーションにおける画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、飽和およびグレースケールレベルを含むことができる。

プロセッサ21は、ディスプレイデバイス40の動作を制御するためのマイクロコントローラ、CPU、または論理ユニットを含むことができる。調整ハードウェア52は、スピーカー45に信号を送信するための、およびマイクロフォン46から信号を受信するための、増幅器およびフィルタを含み得る。調整ハードウェア52は、ディスプレイデバイス40内の個別構成要素であり得、あるいはプロセッサ21または他の構成要素内に組み込まれ得る。

ドライバコントローラ29は、プロセッサ21によって生成された生画像データをプロセッサ21から直接、またはフレームバッファ28から取ることができ、アレイドライバ22への高速送信のために適宜に生画像データを再フォーマットすることができる。いくつかの実施態様では、ドライバコントローラ29は、生画像データを、ラスタ様フォーマットを有するデータフローに再フォーマットすることができ、その結果、そのデータフローは、ディスプレイアレイ30にわたって走査するのに好適な時間順序を有する。次いで、ドライバコントローラ29は、フォーマットされた情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、しばしば、スタンドアロン集積回路(IC)としてシステムプロセッサ21に関連付けられるが、そのようなコントローラは多くの方法で実施され得る。たとえば、コントローラは、ハードウェアとしてプロセッサ21中に埋め込まれるか、ソフトウェアとしてプロセッサ21中に埋め込まれるか、またはハードウェアにおいてアレイドライバ22と完全に一体化され得る。

アレイドライバ22は、ドライバコントローラ29からフォーマットされた情報を受信することができ、ビデオデータを波形の並列セットに再フォーマットすることができ、波形の並列セットは、ディスプレイのピクセルのx-y行列から来る、数百の、および時には数千の(またはより多くの)リード線に毎秒何回も適用される。

いくつかの実施態様では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書で説明するディスプレイのタイプのうちのいずれにも適している。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(IMODコントローラなど)であり得る。さらに、アレイドライバ22は、従来のドライバまたは双安定ディスプレイドライバ(IMODディスプレイドライバなど)であり得る。その上、ディスプレイアレイ30は、従来のディスプレイアレイまたは双安定ディスプレイアレイ(IMODのアレイを含むディスプレイなど)であり得る。いくつかの実施態様では、ドライバコントローラ29はアレイドライバ22と一体化され得る。そのような実施態様は、高集積システム、たとえば、モバイルフォン、ポータブル電子デバイス、ウォッチまたは小面積ディスプレイにおいて、有用であることがある。

いくつかの実施態様では、入力デバイス48は、たとえば、ユーザがディスプレイデバイス40の動作を制御することを可能にするように、構成され得る。入力デバイス48は、QWERTYキーボードまたは電話キーパッドなどのキーパッド、ボタン、スイッチ、ロッカー、タッチセンシティブスクリーン、ディスプレイアレイ30と一体化されたタッチセンシティブスクリーン、あるいは感圧膜または感熱膜を含むことができる。マイクロフォン46は、ディスプレイデバイス40のための入力デバイスとして構成され得る。いくつかの実施態様では、ディスプレイデバイス40の動作を制御するために、マイクロフォン46を介したボイスコマンドが使用され得る。

電源50は様々なエネルギー蓄積デバイスを含むことができる。たとえば、電源50は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリーなどの充電式バッテリーであり得る。充電式バッテリーを使用する実施態様では、充電式バッテリーは、たとえば、壁コンセントあるいは光起電性デバイスまたはアレイから来る電力を使用して充電可能であり得る。代替的に、充電式バッテリーはワイヤレス充電可能であり得る。電源50はまた、再生可能エネルギー源、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池であり得る。電源50はまた、壁コンセントから電力を受け取るように構成され得る。

いくつかの実施態様では、制御プログラマビリティがドライバコントローラ29中に存在し、これは電子ディスプレイシステム中のいくつかの場所に配置され得る。いくつかの他の実施態様では、制御プログラマビリティがアレイドライバ22中に存在する。上記で説明した最適化は、任意の数のハードウェアおよび/またはソフトウェア構成要素において、ならびに様々な構成において実施され得る。

本明細書で開示する実施態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実施されるか、ソフトウェアで実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実施するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実施または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、DSPとマイクロプロセッサとの組合せなどのコンピューティングデバイスの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成としても実装され得る。いくつかの実施態様では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。

1つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実施され得る。また、本明細書で説明した主題の実施態様は、1つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の1つまたは複数のモジュールとして、実施され得る。

ソフトウェアで実施する場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶するか、あるいはコンピュータ可読媒体を介して送信することができる。本明細書で開示された方法またはアルゴリズムのステップは、コンピュータ可読媒体上に存在し得る、プロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することを可能にされ得る任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を含み得る。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれ得る。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク（登録商標）(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー（登録商標）ディスク(disk)およびブルーレイディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれ得る。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の、1つまたは任意の組合せまたはセットとして存在し得る。

本開示で説明した実施態様への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実施態様に適用され得る。したがって、特許請求の範囲は、本明細書で示した実施態様に限定されるものではなく、本開示と、本明細書で開示する原理および新規の特徴とに一致する、最も広い範囲を与えられるべきである。「例示的」という単語は、本明細書ではもっぱら「例、事例、または例示の働きをすること」を意味するために使用される。本明細書に「例示的」と記載されたいかなる実施態様も、必ずしも他の可能態様または実施態様よりも好ましいまたは有利であると解釈されるべきではない。さらに、「上側」および「下側」という用語は、図の説明を簡単にするために時々使用され、適切に配向されたページ上の図の配向に対応する相対位置を示すが、実施されたIMODの適切な配向を反映しないことがあることを、当業者は容易に諒解されよう。

また、別個の実施態様に関して本明細書で説明されたいくつかの特徴は、単一の実施態様において組合せで実施され得る。また、逆に、単一の実施態様に関して説明した様々な特徴は、複数の実施態様において別個に、あるいは任意の好適な部分組合せで実施され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの1つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。

同様に、動作は特定の順序で図面に示されているが、当業者は、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要としないことを容易に認識されよう。さらに、図面は、流れ図の形態で1つまたは複数の例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、1つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実施態様における様々なシステム構成要素の分離は、すべての実施態様においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実施態様が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。

12 干渉変調器、IMOD、ピクセル
13、15 光
14 可動反射層、層、反射層
14a 反射副層、伝導性層、副層
14b 支持層、誘電支持層、副層
14c 伝導性層、副層
16 光学スタック、層
16a 吸収層、光吸収体、副層、導体/吸収体副層
16b 誘電体、副層
18 ポスト、支持体、支持ポスト
19 ギャップ、キャビティ
20 透明基板、基板
21 プロセッサ、システムプロセッサ
22 アレイドライバ
23 ブラックマスク構造
24 行ドライバ回路
25 犠牲層、犠牲材料
26 列ドライバ回路
27 ネットワークインターフェース
28 フレームバッファ
29 ドライバコントローラ
30 ディスプレイアレイ、パネル、ディスプレイ

Claims (22)

1. 複数のセグメントラインを含むディスプレイを駆動する方法であって、
   少なくとも1つの第1のセグメントラインを第1の電圧に接続するステップと、
   少なくとも1つの第2のセグメントラインを第2の電圧に接続するステップと、
   前記少なくとも1つの第1のセグメントラインを前記第1の電圧から切断し、かつ、前記少なくとも1つの第2のセグメントラインを前記第2の電圧から切断した後、前記少なくとも1つの第1のセグメントラインを前記少なくとも1つのインダクタを通して前記少なくとも1つの第2のセグメントラインに接続するステップと、
   少なくとも1つのインダクタを通して前記少なくとも1つの第1のセグメントラインおよび前記少なくとも1つの第2のセグメントライン間で電荷を移動するステップと、
   前記少なくとも1つのインダクタ内の電流が上昇し、実質的にゼロに降下した後、前記少なくとも1つの第1のセグメントラインおよび前記少なくとも1つの第2のセグメントラインを前記少なくとも1つのインダクタから切断するステップと
   を含む、方法。
2. 前記第1の電圧が電源から供給される第1の極性に対応し、前記第2の電圧が電源から供給される第2の極性に対応する、請求項1に記載の方法。
3. 前記少なくとも1つのインダクタから切断された前記少なくとも1つの第1のセグメントラインを前記第2の電圧に接続し、かつ、前記少なくとも1つのインダクタから切断された前記少なくとも1つの第2のセグメントラインを前記第1の電圧に接続するステップをさらに含む、請求項1に記載の方法。
4. ディスプレイを駆動するための回路であって、
   電源と、
   第1のセグメントラインと、
   第2のセグメントラインと、
   少なくとも1つのインダクタと、
   前記第1のセグメントラインを、前記電源および前記少なくとも1つのインダクタの一方に選択的に接続可能な第1のスイッチング回路と、
   前記第2のセグメントラインを、前記電源および前記少なくとも1つのインダクタの一方に選択的に接続可能な第2のスイッチング回路と、
   前記少なくとも1つのインダクタを通して前記第1のセグメントラインおよび前記第2のセグメントライン間で電荷を移動することに伴って、前記少なくとも1つのインダクタ内の電流が上昇し、実質的にゼロに降下した後、前記第1および第2のセグメントラインを前記少なくとも1つのインダクタから切断するセグメント駆動回路と
   を備える、回路。
5. 前記電源が、第1の極性に対応する第1の電圧と、第2の極性に対応する第2の電圧とを出力する、請求項4に記載の回路。
6. 前記少なくとも1つのインダクタが第1および第2のインダクタを含む、請求項4に記載の回路。
7. 前記第1のインダクタの第1の端部が、第1のスイッチングレール、該第1のスイッチングレールを前記第1のインダクタに接続可能なスイッチ、および、前記第1のスイッチング回路を通して前記第1のセグメントラインに接続可能であり、
   前記第2のインダクタの第1の端部が、第2のスイッチングレール、該第2のスイッチングレールを前記第1のインダクタに接続可能なスイッチ、および、前記第2のスイッチング回路を通して前記第2のセグメントラインに接続可能である、請求項6に記載の回路。
8. 前記第1インダクタの第2の端部および前記第2のインダクタの第2の端部がアースに接続される、請求項7に記載の回路。
9. 前記少なくとも1つのインダクタを通る電流を感知可能な電流センサーをさらに備える、請求項6に記載の回路。
10. 単一のインダクタを備え、
    前記単一のインダクタの第1の端部が、第1のスイッチングレール、該第1のスイッチングレールを前記第1のインダクタに接続可能なスイッチ、および、前記第1のスイッチング回路を通して前記第1のセグメントラインに接続可能であり、
    前記単一のインダクタの第2の端部が、第2のスイッチングレール、該第2のスイッチングレールを前記第1のインダクタに接続可能なスイッチ、および、前記第2のスイッチング回路を通して前記第2のセグメントラインに接続可能である、請求項4に記載の回路。
11. 前記第1のスイッチング回路および前記第2のスイッチング回路は、それぞれに、
    前記第1のセグメントラインを第1の電源出力に接続可能な少なくとも1つの第1のスイッチと、
    前記第1のセグメントラインを第2の電源出力に接続可能な少なくとも1つの第2のスイッチと、
    前記第1のセグメントラインを第1のスイッチングレールに接続可能な少なくとも1つの第3のスイッチと、
    前記第1のセグメントラインを第2のスイッチングレールに接続するように構成された少なくとも1つの第4のスイッチと
    を含み、前記セグメント駆動回路は、
    前記第1のスイッチングレールを少なくとも1つのインダクタに接続可能な少なくとも1つの第5のスイッチと、
    前記第2のスイッチングレールを少なくとも1つのインダクタに接続可能な少なくとも1つの第6のスイッチと
    をさらに備える、請求項4に記載の回路。
12. 前記ディスプレイと通信可能であり、画像データを処理可能なプロセッサと、
    前記プロセッサと通信可能なメモリデバイスと
    をさらに備える、請求項4に記載の回路。
13. 前記プロセッサに画像データを送信可能な画像ソースモジュールを含み、前記画像ソースモジュールが、受信機と、トランシーバと、送信機とのうちの少なくとも1つを含む、請求項12に記載の回路。
14. 入力データを受信可能であり、前記プロセッサに前記入力データを伝達可能な入力デバイスをさらに備える、請求項12に記載の回路。
15. 前記第1のスイッチング回路と前記第2のスイッチング回路とを含み、少なくとも1つの信号を前記ディスプレイに送信可能なセグメントドライバ回路をさらに備える、請求項4に記載の回路。
16. 前記セグメントドライバ回路に画像データの少なくとも一部分を送信可能なコントローラをさらに備える、請求項15に記載の回路。
17. 前記第1のスイッチング回路が、前記電源および前記少なくとも1つのインダクタの一方に、複数のセグメントラインのうちの少なくとも1本のセグメントラインを選択的に接続可能であり、前記第2のスイッチング回路が、前記電源および前記少なくとも1つのインダクタの一方に、前記複数のセグメントラインのうちの少なくとも1本のセグメントラインを選択的に接続可能である、請求項4に記載の回路。
18. 複数のセグメントラインを含むディスプレイ内でMEMSデバイスを駆動するための回路であって、
    前記複数のセグメントラインに選択的に結合された電源と、
    １または２以上の第1のセグメントラインを第1の電圧に接続するための手段と、
    １または２以上の第2のセグメントラインを第2の電圧に接続するための手段と、
    前記１または２以上の第1のセグメントラインを前記第1の電圧から切断し、かつ、前記１または２以上の第2のセグメントラインを前記第2の電圧から切断した後、前記１または２以上の第1のセグメントラインを少なくとも1つのインダクタを通して前記１または２以上の第2のセグメントラインに接続するための手段と
    を含み、
    前記１または２以上の第１のセグメントラインを、少なくとも1つのインダクタを通して前記１または２以上の第２のセグメントラインに接続するための手段であって、前記少なくとも1つのインダクタは、前記１または２以上の第1のセグメントラインと、前記１または２以上の第2のセグメントラインとの間の電荷を移動する、手段と、
    前記１または２以上の第１のセグメントラインと前記１または２以上の第２のセグメントラインを、前記少なくとも1つのインダクタ内の電流が上昇しかつ実質的にゼロに降下した後、前記少なくとも1つのインダクタから切断するセグメント駆動回路と、を含む回路。
19. 前記第1のセグメントラインを第1の電圧に接続するための前記手段が、少なくとも1つの第1のスイッチを含み、前記第2のセグメントラインを第2の電圧に接続するための前記手段が、少なくとも1つの第2のスイッチを含み、前記第1のセグメントラインを少なくとも1つのインダクタを通して前記第2のセグメントラインに接続するための前記手段が、少なくとも1つの第3のスイッチを含む、請求項18に記載の回路。
20. 前記少なくとも1つのインダクタを通る電流を感知するための手段をさらに含む、請求項18に記載の回路。
21. 複数のセグメントラインを含むディスプレイを駆動可能なプログラムに対するデータを処理するためのコンピュータプログラムであって、
    第1のセグメントラインを第1の電圧に接続することと、
    第2のセグメントラインを第2の電圧に接続することと、
    前記第1のセグメントラインを前記第1の電圧から切断し、かつ、前記第2のセグメントラインを前記第2の電圧から切断した後、前記第1のセグメントラインを少なくとも1つのインダクタを通して前記第2のセグメントラインに接続することと、
    前記少なくとも1つのインダクタを通して前記第1および第2のセグメントライン間で電荷を移動することと、
    前記少なくとも1つのインダクタ内の電流が上昇し、実質的にゼロに降下した後、前記第1のセグメントラインおよび前記第2のセグメントラインを前記少なくとも1つのインダクタから切断することと
    をコンピュータに行わせるためのコードを備える、
    コンピュータプログラム。
22. 前記少なくとも1つのインダクタから切断された前記第１のセグメントラインを前記第２の電圧に接続するとともに、前記少なくとも1つのインダクタから切断された前記第２のセグメントラインを前記第１の電圧に接続するようにコンピュータに実行させるコードを更に含む、
    請求項21に記載のコンピュータプログラム。

Images